JP2005285993A - 表面実装型多連コンデンサ - Google Patents

Abstract

【課題】隣接するコンデンサ素子間の間隔を狭くして全体構造の小型化を図る場合であっても、端子電極に付着される半田同士の短絡を有効に防止することができる。
【解決手段】多数の誘電体層を積層して直方体状の積層体を形成するとともに、該積層体の内部で、隣接する誘電体層間に複数個の内部電極を１個ずつ介在させてなるｎ個（ｎは２以上の自然数）のコンデンサ素子を誘電体層の積層方向に一列状に配設し、前記積層体の側面に各コンデンサ素子と対応して設けられる端子電極を被着させてなる表面実装型多連コンデンサにおいて、前記端子電極は、前記積層体の実装面近傍で前記コンデンサ素子の中央域に位置する内部電極の外周部に共通接続されるとともに、各コンデンサ素子の中央域に位置する内部電極と両端域に位置する内部電極とが、前記端子電極との間に所定の間隔を空けて前記積層体の側面に被着される。
【選択図】図１

Description

本発明は、マザーボード等の外部配線基板上に表面実装された上、携帯電話機等の各種電子機器に組み込まれる表面実装型多連コンデンサに関するものである。

従来より、各種電子機器に組み込まれる電子部品として、内部に複数個のコンデンサ素子を備えた表面実装型の多連コンデンサが用いられている。

かかる従来の多連コンデンサとしては、例えば図４に示されるものが知られている。図４の（ａ）は従来の多連コンデンサの外観斜視図であり、（ｂ）はその分解斜視図である。同図に示される従来の多連コンデンサは、チタン酸バリウム等から成る多数の誘電体層２２を積層してなる積層体２１の内部に、複数個のコンデンサ素子２４ａ，２４ｂ，２４ｃを配設するとともに、積層体２１の側面に各コンデンサ素子２４ａ，２４ｂ，２４ｃと対応する一対の端子電極２５を被着させた構造を有している（例えば、特許文献１参照。）。

前記コンデンサ素子２４ａ，２４ｂ，２４ｃは、複数個の誘電体層２２とこれら誘電体層間２２‐２２に介在されている内部電極２３ａ、２３ｂ、２３ｃとで構成されており、これら全ての内部電極を積層体２１の下面や側面において、コンデンサ素子毎に、対応する一対の端子電極２５のいずれか一方と電気的に接続させている。

かかる従来の多連コンデンサは、一対の端子電極２５を介して各コンデンサ素子２４ａ，２４ｂ，２４ｃの内部電極間に所定の電圧を印加し、各コンデンサ素子２４ａ，２４ｂ，２４ｃの内部電極間に配されている誘電体層２２に所定の静電容量を形成することによって多連コンデンサとして機能する。

尚、上述した従来の多連コンデンサは、マザーボード等の外部配線基板上に従来周知の半田付け等によって表面実装されるようになっている。具体的には、上述した多連コンデンサを、端子電極２５と外部配線基板の対応する接続パッドとの間にクリーム半田等が介在されるようにして外部配線基板上に載置させた後、クレーム半田を高温で加熱・溶融させて多連コンデンサの端子電極２５を外部配線基板の接続パッドに半田接合させることによって多連コンデンサの実装が行われる。
特開平１１−１６７７８号公報

しかしながら、上述した従来の多連コンデンサにおいては、各コンデンサ素子の全ての内部電極が積層体の下面や側面等で対応する端子電極と電気的に接続されていることから、隣接するコンデンサ素子間の間隔を狭くして全体構造の小型化を図った場合、隣接する端子電極間の間隔も狭くなってしまう。その場合、多連コンデンサを半田付けによってマザーボード等の外部電気回路上に実装した際に、端子電極と外部配線基板の接続パッドとを接合する半田が隣の半田と接触して短絡を起こすことがあり、実装不良を招く欠点が誘発される。

本発明は上記欠点に鑑み案出されたものであり、その目的は、隣接するコンデンサ素子間の間隔を狭くして全体構造の小型化を図る場合であっても、端子電極に付着される半田同士の短絡を有効に防止することができる、実装性に優れた表面実装型多連コンデンサを提供することにある。

本発明の表面実装型多連コンデンサは、多数の誘電体層を積層して直方体状の積層体を形成するとともに、該積層体の内部で、隣接する誘電体層間に複数個の内部電極を１個ずつ介在させてなるｎ個（ｎは２以上の自然数）のコンデンサ素子を誘電体層の積層方向に一列状に配設し、前記積層体の側面に各コンデンサ素子と対応して設けられる端子電極を被着させてなる表面実装型多連コンデンサにおいて、前記端子電極は、前記積層体の実装面近傍で前記コンデンサ素子の中央域に位置する内部電極の外周部に共通接続されるとともに、各コンデンサ素子の中央域に位置する内部電極と両端域に位置する内部電極とが、前記端子電極との間に所定の間隔を空けて前記積層体の側面に被着される連結導体によって電気的に接続されおり、更に隣接するコンデンサ素子の連結導体のうち一方を前記積層体の側面に、他方を前記積層体の実装面もしくは上面に配置させたことを特徴とするものである。

また本発明の表面実装型多連コンデンサは、前記端子電極及び前記連結導体が、各内部電極の外周部を起点として前記積層体の表面に析出させた無電解めっき膜から成っていることを特徴とするものである。

本発明の表面実装型多連コンデンサによれば、コンデンサ素子の中央域に位置する内部電極の外周部に端子電極を積層体の実装面近傍で接続するとともに、コンデンサ素子の中央域に位置する内部電極と両端域に位置する内部電極とを、端子電極との間に所定の間隔を空けて前記積層体の側面に被着される連結導体によって電気的に接続したことから、隣接するコンデンサ素子間の間隔を狭くして全体構造の小型化を図る場合であっても、隣接する端子電極間には各コンデンサ素子の両端域に相当する広い間隔を確保することができる。従って、表面実装型多連コンデンサを半田付けによってマザーボード等の外部電気回路上に実装する際、端子電極と外部配線基板の接続パッドとを接合する半田が隣の半田と接触することによる短絡の発生が有効に防止されるようになる。

しかも、連結導体と端子電極との間に所定の間隔を空けた為、外部電気回路上への実装時、溶融した半田が端子電極を伝って這い上がってきても、連結導体に半田が塗れることが少なくなり、隣接する連結導体同士が半田を介して短絡する恐れも殆どない。

更に隣接するコンデンサ素子の連結導体のうち一方を積層体の側面に、他方を積層体の実装面もしくは上面に配置させたことから、外部電気回路上への実装時、仮に溶融した半田が端子電極から間隔部を超えて連結導体まで這い上がってきたとしても、隣接するコンデンサ素子の連結導体同士が半田を介して短絡するのを有効に防止することができる。

また本発明の表面実装型多連コンデンサによれば、積層体表面の端子電極及び連結導体を、各内部電極の外周部を起点として積層体の表面に析出させた無電解めっき膜で形成することにより、内部電極の外周部を部分的に露出させておいた積層体を無電解めっき用のめっき液に所定時間浸漬しておくだけの簡単な加工によって端子電極及び連結導体を形成することができ、表面実装型多連コンデンサの生産性向上に供することも可能となる。

以下、本発明を添付図面に基づいて詳細に説明する。

図１は本発明の一実施形態に係る表面実装型多連コンデンサの外観斜視図、図２（ａ）は図１の表面実装型多連コンデンサのＡ−Ａ線断面図、図２（ｂ）は図１の表面実装型多連コンデンサのＢ−Ｂ線断面図、図３は図１の表面実装型多連コンデンサの分解斜視図であり、同図に示す表面実装型多連コンデンサは、内部にｎ個（ｎは２以上の自然数）のコンデンサ素子４ａ，４ｂ，４ｃを有した積層体１の側面に、上端及び下端を積層体１の実装面及び上面まで延在させた一対の端子電極５ａ，５ｂ，５ｃを、コンデンサ素子４ａ，４ｂ，４ｃと対応させて被着・形成した構造を有している。尚、本実施形態においてはコンデンサ素子の個数ｎを「３」に設定した例について説明するものとする。

前記積層体１は、多数の誘電体層２を積層することにより形成されており、ｎ個のコンデンサ素子４ａ，４ｂ，４ｃは誘電体層２の積層方向に一列状に配され、これらコンデンサ素子４ａ，４ｂ，４ｃの形成領域には隣接する誘電体層間に内部電極３ａ，３ｂが介在されている。

前記誘電体層２は、例えば、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム等を主成分とする誘電体材料によって１層あたり１μm〜３μmの厚みに形成されており、かかる誘電体層２を、表面実装型多連コンデンサの実装面と平行な方向に、例えば２０層〜２０００層だけ積層することによって積層体１が形成される。尚、図１乃至図３においては本実施形態の表面実装型多連コンデンサを簡略化して示すために誘電体層２の積層数を４２層とした場合を図示している。

このような誘電体層２は、例えば、チタン酸バリウムを主成分とする誘電体材料から成る場合、チタン酸バリウムの粉末に適当な有機溶剤、ガラスフリット、有機バインダ等を添加・混合して泥漿状になすとともに、これを従来周知のドクターブレード法等によって所定形状、所定厚みのセラミックグリーンシートと成し、しかる後、得られたセラミックグリーンシートを従来周知のグリーンシート積層法等にて所定の枚数だけ積層・圧着させることによりセラミックグリーンシートから成る積層素体を形成し、最後にこの積層素体を、例えば１１００℃〜１４００℃の温度で焼成することによって製作される。

一方、前記積層体１の内部で、各コンデンサ素子４ａ，４ｂ，４ｃの形成領域に配設されている多数の内部電極３ａ，３ｂは、間に誘電体層２を介して交互に配置される第１の内部電極３ａと第２の内部電極３ｂとで構成されており、隣接する第１の内部電極３ａ及び第２の内部電極３ｂは間に誘電体層２を介して一部が対向するように配置させてあるため、第１の内部電極３ａと第２の内部電極３ｂとの間に電圧が印加されると、両者の対向領域で所定の静電容量が発生するようになっている。

また、このような内部電極３ａ，３ｂのうち、各コンデンサ素子４ａ，４ｂ，４ｃの中央域に配されている複数個の第１の内部電極３ａは外周の一部が積層体１の側面まで延在された上、少なくとも積層体１の実装面（図中の下面）付近を含む部位において一方の端子電極５ａ，５ｂ，５ｃと共通接続され、各コンデンサ素子４ａ，４ｂ，４ｃの中央域に配されている複数個の第２の内部電極５ｂも外周の一部が積層体１の側面まで延在された上、少なくとも積層体１の実装面付近を含む部位において他方の端子電極５ａ，５ｂ，５ｃに共通接続されている。

一方、コンデンサ素子４ａ，４ｂ，４ｃの中央域に位置する内部電極３ａ，３ｂと両端部に位置する内部電極３ａ，３ｂとは、上記端子電極５ａ，５ｂ，５ｃとの間に所定の間隔を空けて上記積層体１の側面に被着される連結導体６ａ、６ｃ，実装面及び上面に被着される連結導体６ｃよって電気的に接続されている。コンデンサ素子４ａ，４ｂ，４ｃに設けられている全ての第１の内部電極３ａが一方の連結導体６ａ、６ｂ、６ｃに、全ての第２の内部電極３ｂが他方の連結導体６ａ、６ｂ、６ｃに共通接続されている。

ここで各コンデンサ素子４ａ，４ｂ，４ｃの“中央域”、“両端域”とは各コンデンサ素子４ａ，４ｂ，４ｃを３つの領域に区画すべく便宜上、使用している表現であって、両端からの寸法や全体の中の割合等によって決定されるものではなく、各コンデンサ素子４ａ，４ｂ，４ｃの形成領域内において適宜決定することができるものである。即ち、各コンデンサ素子４ａ，４ｂ，４ｃの両端より少しでも内側に位置する領域であれば、その領域を中央域ということができ、その両側の領域が両端域となる。

尚、内部電極３ａ，３ｂは、ニッケル、銅、ニッケル／銅、銀／パラジウム等の金属を主成分とする導体材料によって、例えば０．５μm〜８．０μmの厚みに形成されており、積層体１の形成に際して用いられるセラミックグリーンシートの主面に、上述した金属材料の粉末に適当な有機溶剤、ガラスフリット、有機バインダ等を添加・混合して得た導体ペーストを従来周知のスクリーン印刷等によって所定パターンに塗布しておいたり、或いは、所定パターンのメッキ膜を被着・転写させておくことにより形成される。

一方、積層体１の側面等に被着されている端子電極５ａ，５ｂ，５ｃは、表面実装型多連コンデンサをマザーボード等の外部配線基板上に実装する際、外部配線基板の接続パッドに半田等を介して電気的に接続される外部接続用の端子として機能するものであり、積層体１の実装面から側面を介して上面にかけて、被着・形成されている。

ここで端子電極５ａ，５ｂ，５ｃを積層体１の実装面から側面を介して上面にかけて形成するようにしているのは、表面実装型多連コンデンサをマザーボード等の外部配線基板上に実装する際、上下の方向性を考慮することなく実装作業を行うことができるようにするためである。

また本実施形態においては端子電極５ａ，５ｂ，５ｃが積層体１の側面で２つに分離しているので、実装する際には半田が這い上がる量が少なくなり、端子電極が半田から受ける引っ張り応力は、一方の端子電極と他方の端子電極との間に大きな差が生じなくなる。従って、一方の端子電極に這い上がった半田がちぎれて他方の端子電極だけが外部配線基板の接続パッドに接続してしまう、いわゆる“チップ立ち”現象が起こりにくくなる。尚、端子電極５ａ，５ｂ，５ｃは、実装面からの高さを積層体１の高さの３分の１程度にしておくことが好ましい。

これらの端子電極５ａ，５ｂ，５ｃ、連結導体６ａ、６ｂ、６ｃは、例えば従来周知の無電解めっき法、具体的には、積層体１の表面に各内部電極３ａ，３ｂの外周部を起点として金属を析出させるとともに、これらの析出物同士を相互に連結させることによって形成される。この場合、内部電極３ａ，３ｂの外周部を部分的に露出させておいた積層体１を無電解めっき用のめっき液に所定時間浸漬しておくだけの簡単な加工によって端子電極５ａ，５ｂ，５ｃを所望するパターンに形成することができ、表面実装型多連コンデンサの生産性向上に供することが可能である。

尚、端子電極５ａ，５ｂ，５ｃ、連結導体６ａ、６ｂ、６ｃは、上記無電解めっき法で形成する場合、その断面は図２（ｃ）に示されるような形状となる。また無電解めっき法で形成する場合、析出物同士を相互に連結させる為には各内部電極３ａ，３ｂの間隔が狭いほど短時間で形成されやすくなる。本実施形態のように内部電極を誘電体層一層毎に交互に配設する場合には、連結する内部電極の間隔は誘電体層の２層分に相当する為、誘電体層２の厚みは８μｍ以下に設定するのが好ましい。

かくして上述した表面実装型多連コンデンサは、従来周知の半田付け等によって一度の実装で複数のコンデンサ素子をマザーボード等の外部配線基板上に搭載されるようになっており、個々のコンデンサ素子４ａ，４ｂ，４ｃに対応する一対の端子電極５ａ，５ｂ，５ｃを介して所定の電圧を印加し、複数個の静電容量を形成することによって表面実装型多連コンデンサとして機能することとなる。

上記本実施形態の表面実装型多連コンデンサによれば、コンデンサ素子４ａ，４ｂ，４ｃの中央域に位置する内部電極３ａ，３ｂの外周部に端子電極５ａ，５ｂ，５ｃを積層体１の実装面近傍で接続するとともに、コンデンサ素子４ａ，４ｂ，４ｃの中央域に位置する内部電極と両端域に位置する内部電極３ａ，３ｂとを、端子電極との間に所定の間隔を空けて積層体１の側面に被着される連結導体６ａ、６ｃ、実装面及び上面に被着される連結導体６ｂによって電気的に接続したことから、隣接するコンデンサ素子間の間隔を狭くして全体構造の小型化を図る場合であっても、隣接する端子電極間には各コンデンサ素子の両端域に相当する広い間隔を確保することができる。従って、表面実装型多連コンデンサを半田付けによってマザーボード等の外部電気回路上に実装する際、端子電極と外部配線基板の接続パッドとを接合する半田が隣の半田と接触することによる短絡の発生が有効に防止されるようになる。

しかも、連結導体６ａ、６ｂ、６ｃと端子電極５ａ，５ｂ，５ｃとの間に所定の間隔を空けた為、外部電気回路上への実装時、溶融した半田が端子電極５ａ，５ｂ，５ｃを伝って這い上がってきても、連結導体６ａ、６ｂ、６ｃに半田が塗れることが少なくなり、端子電極と連結導体が半田を介して短絡する恐れも殆どない。

また本実施形態の表面実装型多連コンデンサにおいては、図に示すように連結導体６ａ、６ｃは積層体１の側面に配置し、連結導体６ｂは積層体１の上面に配置している。尚、連結導体６ｂは、積層体１の下面（実装面）に配置させても良い。

このように隣接するコンデンサ素子の連結導体のうち一方を積層体の側面に、他方を積層体の実装面もしくは上面に配置させたことから、外部電気回路上への実装時、仮に溶融した半田が端子電極から間隔部を超えて連結導体まで這い上がってきたとしても、隣接するコンデンサ素子の連結導体同士が半田を介して短絡するのを有効に防止することができる。

尚、本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。

例えば、上述した実施形態において、内部電極３ａ，３ｂ中に誘電体層２を形成している誘電体材料を添加・混合させておくようにしても良い。

また上述した実施形態においては端子電極を無電解めっき膜により形成するようにしたが、これに代えて、導体ペーストの塗布等によって形成するようにしても構わない。

更に上述した実施形態においては、積層体１の内部に設けられるコンデンサ素子の個数ｎを「３」に設定した例について説明するようにしたが、コンデンサ素子の個数ｎは２以上の自然数であればいくつであっても良い。

また更に上述した実施形態の表面実装型多連コンデンサを、いわゆる‘複数個取り’の手法を採用し、大型積層体より切り出して形成しても良いことは言うまでもない。

更にまた上述した実施形態においては、内部電極を誘電体層一層毎に交互に配設しているが、これに限定するものではない。このとき内部電極は、介在する間隔が広く成りすぎる場合であっても、静電容量等の影響のないダミーの内部電極を、連結する内部電極の間に形成・露出しておくことにより、無電解めっき法等で形成した端子電極及び連結導体によって電気的に接続することが容易となる。

また更に上述した実施形態において、積層体１のうち、内部電極３ａ，３ｂ等が存在していない隣接するコンデンサ素子間の領域Ａを、コンデンサ素子４ａ，４ｂ，４ｃを形成している誘電体層２と同材質の誘電体材料から成る誘電体層により形成するとともに、前記領域Ａを形成する誘電体材料の気孔率をコンデンサ素子４ａ，４ｂ，４ｃを形成している誘電体材料の気孔率より大となしておくようにすれば、隣接するコンデンサ素子間の電気的干渉を良好に低減せしめ、所望する特性を備えた多連コンデンサを得ることができる。従って、積層体１のうち、内部電極３ａ，３ｂ等が存在していない隣接するコンデンサ素子間の領域Ａを、コンデンサ素子４ａ，４ｂ，４ｃを形成している誘電体層２と同材質の誘電体材料から成る誘電体層により形成するとともに、前記領域Ａを形成する誘電体材料の気孔率をコンデンサ素子４ａ，４ｂ，４ｃを形成している誘電体材料の気孔率より大となしておくことが好ましい。

本発明の一実施形態に係る表面実装型多連コンデンサの外観斜視図である。 （ａ）は図１の表面実装型多連コンデンサのＡ−Ａ線断面図、（ｂ）は図１の表面実装型多連コンデンサのＢ−Ｂ線断面図、（ｃ）は（ａ）の要部拡大図である。 図１の表面実装型多連コンデンサの分解斜視図である。 （ａ）は従来の多連コンデンサの外観斜視図、（ｂ）は（ａ）の分解斜視図である。

符号の説明

１・・・積層体
２・・・誘電体層
３ａ・・・第１の内部電極（内部電極）
３ｂ・・・第２の内部電極（内部電極）
４ａ，４ｂ，４ｃ・・・コンデンサ素子
５ａ，５ｂ，５ｃ・・・端子電極
６ａ，６ｂ，６ｃ・・・連結導体

Claims (2)

1. 多数の誘電体層を積層して直方体状の積層体を形成するとともに、該積層体の内部で、隣接する誘電体層間に複数個の内部電極を１個ずつ介在させてなるｎ個（ｎは２以上の自然数）のコンデンサ素子を誘電体層の積層方向に一列状に配設し、前記積層体の側面に各コンデンサ素子と対応して設けられる端子電極を被着させてなる表面実装型多連コンデンサにおいて、
   前記端子電極は、前記積層体の実装面近傍で前記コンデンサ素子の中央域に位置する内部電極の外周部に共通接続されるとともに、各コンデンサ素子の中央域に位置する内部電極と両端域に位置する内部電極とが、前記端子電極との間に所定の間隔を空けて前記積層体の側面に被着される連結導体によって電気的に接続されおり、更に隣接するコンデンサ素子の連結導体のうち一方を前記積層体の側面に、他方を前記積層体の実装面もしくは上面に配置させたことを特徴とする表面実装型多連コンデンサ。
2. 前記端子電極及び前記連結導体が、各内部電極の外周部を起点として前記積層体の表面に析出させた無電解めっき膜から成っていることを特徴とする請求項１に記載の表面実装型多連コンデンサ。

Images