CN101010996A - 多层陶瓷基板 - Google Patents

多层陶瓷基板 Download PDF

Info

Publication number
CN101010996A
CN101010996A CNA2006800007451A CN200680000745A CN101010996A CN 101010996 A CN101010996 A CN 101010996A CN A2006800007451 A CNA2006800007451 A CN A2006800007451A CN 200680000745 A CN200680000745 A CN 200680000745A CN 101010996 A CN101010996 A CN 101010996A
Authority
CN
China
Prior art keywords
pattern
deformation
multilayer ceramic
ceramic substrate
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800007451A
Other languages
English (en)
Other versions
CN100553413C (zh
Inventor
伊势坊和弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101010996A publication Critical patent/CN101010996A/zh
Application granted granted Critical
Publication of CN100553413C publication Critical patent/CN100553413C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

提供了一种在其中可防止非均匀变形而不需增加特定工艺的多层陶瓷基板。多层陶瓷基板包括多个层压陶瓷层和放置于陶瓷层的至少之一上的至少一导体图案13和14。此多层陶瓷基板具有至少一第一主表面10a上的空腔12。此多层陶瓷基板包括放置于具有形成空腔12的开口的陶瓷层的至少之一上的防变形图案15。此防变形图案15围绕开口的整个周边并由与导体图案相同的材料构成。

Description

多层陶瓷基板
技术领域
本发明涉及多层陶瓷基板，尤其涉及具有空腔的多层陶瓷基板。
背景技术
具有空腔结构的多层陶瓷基板已被用来提高封装密度及减小电子元件的尺寸和轮廓。
通过层叠不带开口的生陶瓷层和带开口的生陶瓷层并对它们进行焙烧以形成空腔，从而形成具有空腔的多层陶瓷基板。在具有空腔的多层陶瓷基板中，在焙烧期间陶瓷层收缩率的不同往往在空腔底部导致裂缝以及在形成空腔底部的部分或空腔周边的侧壁导致诸如弯曲或波纹的变形。已经提出各种技术来防止这种损坏。
例如，专利文件1提出了在空腔周边形成侧壁的部分设置一插入层。此插入层在焙烧期间呈现出比陶瓷层更小的收缩率。专利文件2提出了设置一应力消除垫片，该应力消除垫片消除在空腔内表面底端附近的陶瓷层之间的分界面上产生的收缩应力。专利文件3提出了沿着多层陶瓷基板空腔的边缘附近嵌入用于保持形状的图案，该图案由最小烧结温度比形成基板的生片陶瓷材料更高的陶瓷材料构成。
此外，专利文件4公开了具有台阶的空腔，该台阶在空腔中间深而在空腔周边浅。
此外，专利文件5和6公开了将内部电极导电膏的最小烧结温度降低到低于陶瓷生片的最小烧结温度。
专利文件1：日本临时专利申请公开No.2003-60106
专利文件2：日本临时专利申请公开No.2002-164654
专利文件3：日本临时专利申请公开No.2004-165247
专利文件4：日本临时专利申请公开No.10-173083
专利文件5：日本临时专利申请公开No.5-243700
专利文件5：日本临时专利申请公开No.2002-265
发明内容
本发明要解决的问题
当设置插入层以在焙烧期间控制陶瓷层的收缩率时，设置在多层陶瓷基板中的电路根据插入层的位置受到更为严密设计的约束。另外，因为插入层在特性或形状上不同于形成基板主要部分的陶瓷生片，所以需要其它工艺。因此，难以降低制造成本。
类似地，因为应力消除垫片或用于保持形状的图案需要特定形状或特性，所以要求另一个特定工艺。因此，难以降低制造成本。
基于这些情况，本发明的一个目的是提供一种可防止非均匀变形而不用增加特定工艺的多层陶瓷基板。
解决问题的方法
本发明提供一种具有以下结构的多层陶瓷基板以解决这些问题。
多层陶瓷基板包括多个层压陶瓷层和放置于至少一陶瓷层上的至少一导体图案。多层陶瓷基板具有在至少一第一主表面上的空腔。具有限定空腔的开口的陶瓷层的至少之一包括防变形图案。防变形图案被放置成围绕开口的整个周边(从第一主表面的法线方向观看时)，且由与导体图案相同的材料构成。
在此结构中，导体图案构成电路部分。具体地，导体图案构成多层陶瓷基板内置电路部分，例如，诸如电容器图案、电感器图案、接地图案或互连配线图的内部电极图案，或者多层陶瓷基板的表面端子图案。防变形图案可仅仅是独立于电路的仿真图案，或者也可用作导体图案。
在上述结构中，防变形图案被放置成围绕开口的整个周边，因此可以在焙烧期间防止陶瓷层非均匀变形。与仅在围绕开口的部分设置防变形图案相比，此防变形图案更有效地防止变形。
根据上述结构，防变形图案由与导体图案相同的材料构成，因此可通过与导体图案相同的工艺来形成。因此，不需要其它特定工艺。
防变形图案最好包括围绕开口整个周边的环形图案。
根据上述结构，有效地防止了具有开口的陶瓷层的变形。
防变形图案最好包括分块图案，其中多个图案元间隔排列在具有开口的陶瓷层上，以围绕开口的整个周边。
根据上述结构，取决于具有开口的陶瓷层的变形程度适当分块的图案可被用来在焙烧期间防止具有开口的陶瓷层的变形。
此开口最好是矩形的。防变形图案包括在具有开口的陶瓷层上的带状图案。此带状图案沿着开口的至少一侧延伸。
根据上述结构，取决于具有开口的陶瓷层的变形程度而适当形成的带状图案可被用来在焙烧期间防止具有开口的陶瓷层的变形。
本文所用的术语“防变形图案”指用于在空腔形成期间或焙烧期间防止变形的图案。这种用于防止变形的图案由面内导体图案和层间连接导体图案构成，并且可以是具有地电位的接地图案，或者可以是用于发送电信号的信号图案。或者，防变形图案可以是未连接到接地图案或信号图案的仿真图案。
此外，防变形图案可以是放置于具有开口的陶瓷层上的环形图案、分块图案和带状图案的任何组合。另外，各个图案的形状和尺寸可通过具有开口的陶瓷层的变形程度来适当地确定。此外，防变形图案并非必须设置在具有作为空腔的开口的一陶瓷层上。例如，放置在至少两个不同陶瓷层上的多个防变形图案可排列成围绕空腔的整个周边(从多层陶瓷基板的主表面观看时)。此外，横向或纵向形成于多层陶瓷基板的防变形图案的数目可随着变形程度改变。例如，进行透视观看时，可形成三层横向防变形图案和一层纵向防变形图案。
空腔的开口最好是方形的。第一主表面是矩形的，并具有长边和短边。此第一主表面包括各个置于空腔的开口与第一主表面的短侧之间的不同于防变形图案的导体图案和至少一防变形图案。此至少一防变形图案具有比不同于防变形图案的导体图案大的面积。
当第一主表面是矩形时，沿着第一主表面的长边焙烧的收缩率大于沿着第一主表面的短边焙烧的收缩率。因此，空腔周围部分往往易于变形。因而，置于第一主表面上的大防变形图案可防止空腔周围部分的变形。
防变形图案最好置于第一主表面上。
根据上述结构，防变形图案可通过与置于第一主表面上的导体图案的端电极相同的方式来容易地形成。此外，可容易地调节具有开口的陶瓷层的防变形程度。
根据本发明的多层陶瓷基板最好包括多个防变形图案和层间连接导体图案。多个防变形图案置于多个具有开口的陶瓷层的各个主表面上。层间连接导体图案由与导体图案相同的材料制成，且穿过陶瓷层连接到多个防变形图案。
根据上述结构，多个防变形图案与层间连接导体图案的连接增加了刚度，并由此提高了防变形能力。此外，多个防变形图案可保持相等的电位。
根据本发明的多层陶瓷基板最好包括多个层间连接导体图案。多个层间连接导体图案可沿至少两条平行线交替设置(从第一主表面的法线方向观看时)。
在此情况下，当多个层间连接导体图案排列成Z字形或交叉形时，设置于空腔中的元件的磁屏蔽得到改进。
防变形图案最好包括电连接到导体图案中具有地电位的部分的接地图案。
根据上述结构，作为接地图案的防变形图案具有地电位，因此也可作为设置于空腔中的元件(具体为IC芯片)的电磁屏蔽。具体地，在置于具有开口的陶瓷层的不同主表面上的防变形图案经由穿过陶瓷层的层间连接导体图案彼此互相连接时，地电位更加稳定。
根据本发明的多层陶瓷基板最好包括置于第一主表面上的端子。此端子将多层陶瓷基板连接到电路板。
根据上述结构，多层陶瓷基板具有“低陷空腔结构”，其中空腔向着电路板(下文中称为“主板”)。在低陷空腔结构中，空腔侧的第一主表面连接到主板。因而，防止具有开口的陶瓷层变形以便确保多层陶瓷基板与主板之间的连接可靠性尤其重要。此外，如上所述，在防变形图案连接到导体图案中具有地电位的部分时，在低陷空腔结构中作为接地图案的防变形图案紧靠主板。因而，此接地图案可接近所谓的“理想接地”。这使得多层陶瓷基板接地增强，这又改进了高频率特性。
第一表面可安装器件最好安装在形成于第一主表面的空腔中。第二表面可安装器件安装到与第一主表面相对的第二主表面上。
根据上述结构，诸如片状电容、片状LC滤波器或半导体IC的表面可安装器件可安装在具有“低陷空腔结构”的多层陶瓷基板的两个表面上。因此，多层陶瓷基板变小，且具有较高的功能性。
根据本发明的多层陶瓷基板最好包括沿着第一主表面上的空腔排列的表面图案。此表面图案由与导体图案相同的材料制成。
根据上述结构，表面图案可暴露于多层陶瓷基板的第一主表面以改进防变形能力。
表面图案并非必须围绕着空腔的整个周边设置。例如，在端子排列于多层陶瓷基板的第一主表面上时，表面图案可排列在不具有端子的空闲区域。在此情况下，表面图案最好具有比排列于第一主表面上的端子大的面积。因为连接可增强接地，所以表面图案最好连接到具有地电位的防变形图案(具体地，多个防变形图案经由层间连接导体图案彼此互相连接)。
陶瓷层最好由低温烧成陶瓷材料制成。导体图案和防变形图案由包含作为主要成分的银或铜的材料构成。
低温烧成陶瓷(LTCC)材料可在1050℃或更低的焙烧温度烧结，并可与具有低电阻率的银(Ag)或铜(Cu)烧结在一起。因此低温烧成陶瓷(LTCC)材料适合于用在高频率应用中的多层陶瓷基板。低温烧结陶瓷材料(下文中称为“LTCC材料”)的具体示例包括：诸如氧化铝或镁橄榄石的陶瓷粉末与硅酸硼玻璃的混合物的玻璃复合LTCC材料；包含ZnO-MgO-Al2O3-SiO2微晶玻璃的微晶玻璃LTCC材料；以及包含BaO-Al2O3-SiO2陶瓷粉末或Al2O3-CaO-SiO2-MgO-B2O3陶瓷粉末的非玻璃质LTCC材料。
本发明的优点
在根据本发明的多层陶瓷基板中，可防止非均匀变形而不增加特定工艺。
附图说明
图1是多层陶瓷基板的横截面视图。(实施例1)
图2是防变形图案的横截面视图。(实施例1)
图3是防变形图案的横截面视图。(更改方案1)
图4是防变形图案的横截面视图。(更改方案2)
图5是防变形图案的横截面视图。(更改方案3)
图6是多层陶瓷基板的外形图。(实施例2)
图7是多层陶瓷基板的立体分解图(A)和装配横截面图(B)。(实施例3)
图8是多层陶瓷基板主要部分的立体分解图。(实施例4)
图9是多层陶瓷基板的立体分解图。(实施例5)
标号
10   多层陶瓷基板
10a  主表面(第二主表面)
10b  主表面(第一主表面)
11   主体
11a  底板部分
11b  空腔周围部分11b
12   空腔
13   面内导体(导体图案)
14  通路孔导体(导体图案)
15  防变形图案
16  层间连接导体图案
17  连接导体
18a，18b  端电极(导体图案)
20  多层陶瓷基板
20b  主表面(第一主表面)
22  空腔
26a，26b  表面图案(防变形图案)
28  端电极(导体图案)
50，60，70  表面可安装器件
100  底板部分
114  防变形图案
116，116a，116b  层间连接导体图案
124  防变形图案
126，126a，126b  层间连接导体图案
134  防变形图案
136  连接导体
162  空腔
200  底板部分
214，214a，214b，214c  接地图案(防变形图案)
216，218  信号图案(防变形图案)
226，226a，226b，226c  层间连接导体图案
234，236  接地图案(防变形图案)
具体实施方式
用于执行本发明的最好模式
以下将参考图1到9描述本发明的实施例。
实施例1
以下将参考图1到5描述根据实施例1的多层陶瓷基板。
如图1的横截面视图中所示，多层陶瓷基板10的主体11包括平面底座板分11a和限定了置于主体11中心的空腔12的空腔周围部分11b。多层陶瓷基板10通过层叠并焙烧多个陶瓷生片层来形成。
在主体11内，置于陶瓷生片之间的面内导体13、穿过陶瓷生片的透眼孔(通孔)进行填充的通路孔导体14和其它元件构成内部电极图案，该内部电极图案构成内置电路部分。内部电极图案的示例包括诸如电容或感应器的无源元件图案、接地图案以及用于互连的配线图。
多层陶瓷基板10的第二主表面10a和第一主表面10b包括电连接到内置电路的端电极18a和18b。此外，空腔12具有在第一主表面10b上的开口。
例如，多层陶瓷基板10包括安装在空腔12中、具有作为内置电路的一部分的接合线72的IC芯片70。此外，例如，使用焊锡52将多层陶瓷片状电容50安装在第二主表面10a的端电极18a上，使用焊球62安装半导体器件60。
包括安装在第二主表面10a上或空腔12中的表面可安装器件50、60和70的多层陶瓷基板10，经由第一主表面10b上的端电极18b安装到诸如印刷电路板的大电路板(主板)上。
接着，将在以下描述多层陶瓷基板10的特性。
如图1中所示，排列在多个陶瓷层之间的多个防变形图案15与面内导体13放置于在多层陶瓷基板10的主体11中限定了空腔12的空腔周围部分11b的内部(边沿)。此外，防变形图案15经由穿过陶瓷层的层间连接导体图案16与通路孔导体14彼此互相连接。可排列一个或至少两个防变形图案15而不经由层间连接导体图案16。
防变形图案15基本上围绕空腔12的整个周边，在多层陶瓷基板10的焙烧期间防止主体11(特别是空腔周围部分11b)变形。多个防变形图案15更有效地防止空腔周围部分11b的变形(特别是弯曲)。另外，经由层间连接图案导体16将多个防变形图案15彼此连接增加了刚性，并在焙烧期间抑制了防变形图案15失准。因此，这提高了防变形能力。
防变形图案15经由连接导体17电连接到多层陶瓷基板10的内置电路中将具有地电位的部分，例如，连接到主板接地端的端电极18b。
因而，围绕空腔12的防变形图案15具有地电位，因此也作为置于空腔12中的元件70的电磁屏蔽。在多个防变形图案15具有地电位时，地电位将更加稳定。此外，设置于不同层的多个防变形图案15经由多个层间连接导体图案彼此连接。这增强了磁屏蔽。防变形图案可以是未连接到内置电路的浮置图案(仿真图案)。
多层陶瓷基板10具有“低陷空腔结构”，其中空腔12的开口向着主板。在此低陷空腔结构中，空腔12侧的主表面10b连接到主板，因此要求具有极好的平坦性。因而，防止空腔周围部分11b的变形尤其重要。具体地，如上所述，在防变形图案15具有地电位时，低陷空腔结构中的防变形图案排列成紧靠主板。因此，接地图案可接近所谓的“理想接地”。这会使得接地增强，这又将改进高频率特性。
如沿图1中II-II线取得的横截面的图2所示，防变形图案15具有围绕空腔12的整个周边的环形图案。环形图案的防变形图案15更有效地防止空腔周围部分11b的变形。
在图2所示环形图案的位置，可形成其中间隔排列有多个图案元以围绕空腔12的整个周边、类似图3所示防变形图案15a的分块图案。在此情况下，可根据空腔周围部分11b的变形程度来适当地确定分块图案的图案元的形状、尺寸和排列，以防止空腔周围部分11b的变形。
此外，类似图4所示防变形图案15b，可形成沿着空腔12的矩形开口的边12x延伸的带状图案。在此情况下，具有适当尺寸和适当形状的带状图案可根据空腔周围部分11b的变形程度排列在适当位置，以防止空腔周围部分11b的变形。此外，沿着边12x的带状图案15b可彼此分隔或者可组合相邻的带状图案15b。此外，各个带状图案不仅可整个平行于空腔12的相应边12x，也可局部平行于相应边12x。
另外，防变形图案可以是环形图案、分块图案和带状图案的适当组合。在此情况下，可根据空腔周围部分11b的变形程度来适当确定各个图案的尺寸、形状和排列，以防止空腔周围部分11b的变形。例如，如图5所示，将分块图案15x和带状图案15y与15z排列成围绕空腔12的整个周边。
接着，将在以下描述用于制造多层陶瓷基板10的方法。
首先，制备用于基板的多个陶瓷生片和辅助陶瓷生片。
用于基板的陶瓷生片是通过使用刮刀法或铸造法将包含玻璃陶瓷的浆料铸模成薄片来形成的未烧结玻璃陶瓷生片。可在1050℃或更低温度烧结的低温烧成陶瓷(LTCC)材料被用于基板的陶瓷生片。低温烧成陶瓷(LTCC)材料可与具有低阻抗率的银(Ag)或铜(Cu)一起烧结，因此适用于在高频率应用的多层陶瓷基板。低温烧成陶瓷(下文中称为“LTCC材料”)的具体示例包括：诸如氧化铝或镁橄榄石的陶瓷粉末与硅酸硼玻璃的混合物的玻璃复合LTCC材料；包含ZnO-MgO-Al2O3-SiO2微晶玻璃的微晶玻璃LTCC材料；以及包含BaO-Al2O3-SiO2陶瓷粉末或Al2O3-CaO-SiO2-MgO-B2O3陶瓷粉末的非玻璃质LTCC材料。
通过诸如使用金属铸模、钻孔、激光束加工或其它用于形成透眼孔的方法在用于基板的陶瓷生片内形成用于通路孔导体14、层间连接导体图案16和连接导体17的透眼孔以及用于空腔12的开口。通过印刷方法和其它适当的方法使用导电膏来填充透眼孔，以形成通孔导体14、层间连接导体图案16和连接导体17。导电膏包括选自Cu、Ag、Pd、W和Au的至少一金属成分和树脂成分。导电膏最好包括作为主成分的Ag或Cu。
此外，面内导体13和防变形图案15可通过例如丝网印刷或照相凹版印刷或者转移具有预定图案的金属箔来印刷导电膏，从而形成于用于基板的陶瓷生片的一主表面上。这种导电膏由与用于填充通路孔导体14、层间连接导体图案16和连接导体17的透眼孔的导电膏相同的材料制成。面内导体13或防变形图案15可通过光刻来形成。
辅助陶瓷生片通过制备扩散于包含有机粘结剂、有机溶剂和增塑剂的有机载体中的诸如氧化铝的陶瓷粉末的浆料，然后使用刮刀法或铸造法铸模成薄片来形成。辅助陶瓷生片具有例如1400℃到1600℃的烧结温度，且基本上在用于基板的陶瓷生片的烧结温度下不会烧结。
除了面内导体13或防变形图案15以外，还在用于基板的陶瓷生片和辅助陶瓷生片的适当位置上设置了导电膏，以在多层陶瓷基板10的主表面10a和10b上形成端电极18a和18b。
然后，用于基板的多个陶瓷生片在辅助陶瓷生片之间以适当次序层叠并且例如通过均衡加压接合来形成生复合层压板。部分辅助陶瓷生片进入空腔并被设置成覆盖空腔的底部。接着，生复合层压板在比辅助陶瓷生片的焙烧温度低的温度例如800℃到1050℃下焙烧。然后，在焙烧的复合层压板中，在有机成分从辅助陶瓷生片挥发出来之后形成的多孔辅助层例如通过喷砂处理、湿法清理或超声波振动来去除。在去除辅助层之后，就获得具有空腔12的多层陶瓷基板10。
通常，包括作为主成分的Au或Cu的导电膏具有比用于基板的陶瓷生片低的初始烧结温度，该陶瓷生片由低温烧成陶瓷材料制成。此外，导电膏完成烧结(的速度)快于用于基板的陶瓷生片。因此，防变形图案15的烧结快于形成空腔周围部分11b的用于基板的陶瓷生片。因此，防变形图案15在焙烧期间均匀地抑制了用于基板的陶瓷生片，由此抑制了形成空腔周围部分11b的用于基板的陶瓷生片的变形。换言之，在空腔周围部分，作为防变形图案的导体图案的焙烧收缩性能超过了陶瓷生片的焙烧收缩性能。这可防止多层陶瓷基板10的主体11，尤其是空腔周围部分11b的非均匀变形。
虽然以上描述了使用辅助层的防收缩方法，但是可使用不需要辅助层的用于制造多层陶瓷基板的常规方法。然而，防收缩方法更适合于防止空腔周围部分的变形，因为防变形图案的使用具有增强效应。
实施例2
以下将参考附图6描述根据实施例2的多层陶瓷基板20。
多层陶瓷基板20基本上具有与根据实施例1的多层陶瓷基板10相同的内部结构。
如图6所示，多层陶瓷基板20不同于根据实施例1的多层陶瓷基板10之处在于，除了端电极28之外，表面图案26a和26b设置于空腔22边的主表面20b上，且空腔22具有正方形开口，而多层陶瓷基板20的主表面20b是矩形，有长边和短边。
在多个端电极28在主表面20b的周边排列成一行时，多层陶瓷基板20的主表面20b的开口与短边20s之间存在间隔(长边20t的方向)。因而，具有大于其它导体图案(在此情况下是端电极28)的面积且平行于短边20s的表面图案26a和26b沿着空腔12排列。换言之，表面图案26a和26b是矩形的，并具有垂直于长边20t的长边。基本上使用与诸如端电极28或面内导体的导体图案相同的材料同时形成表面图案26a和26b以及端电极28。
在此实施例中，在多层陶瓷基板是类似长方体的各向异性而不是各向同性时，空腔周围部分更易变形。具体地，在此实施例中，焙烧收缩率沿着多层陶瓷基板的长边20t较大。因而，具有大于端电极的面积并具有垂直于长边20t的长边的矩形表面图案26a和26b设置成相对于开口与短边之间的开口对称。表面图案26a和26b可更有效地防止空腔周围部分21b的变形。
表面图案26a和26b可局部设置成围绕多层陶瓷基板20的主表面20b上的空腔22。在表面图案26a和26b连接到形成于如实施例1所述空腔周围部分21b内、具有地电位的防变形图案时(具体地，多个防变形图案经由层间连接导体图案彼此互相连接)，它们还可增强接地。
实施例3
图7(A)是根据实施例3的多层陶瓷基板的分解立体图。图7(B)是沿图7(A)b-b线取得的装配横截面图。在图7(A)中，略去信号线。
根据实施例3的多层陶瓷基板包括置于平面底板部分100上的层压陶瓷层110、120和130。层压陶瓷层110、120和130具有形成空腔162的开口112、122和132。
作为自底板部分100起的第一层和第三层的陶瓷层110和130包括防变形图案114和134。防变形图案114和134设置在跨越开口112和132彼此面对面的一对边(图7(A)左侧和右侧)上。如图7(B)所示，防变形图案114和134经由置于作为第一层和第二层的陶瓷层110和120中的层间连接导体图案116和126彼此相互连接。第三陶瓷层130包括防变形图案134与暴露于第一主表面160的接地端电极138之间的连接导体136。因而，防变形图案114和134以及接地端电极138彼此电连接以形成接地线150。
这些接地线150设置在限定了空腔162周边的四个边的第一对相对边上。信号线140被置于第一对边上的接地线150的外部(相对于空腔162)。信号线140电连接到底板部分100、面内导体104和层间连接导体图案106上的表面电极102。信号线140与空腔162中元件的隔离通过接地线150得到进一步改进。
作为自底板部分100起第二层的陶瓷层120包括防变形图案124，该防变形图案124排列于开口122限定了其周边的四个边中未设置接地线150的两个边上。防变形图案124是浮置图案，因而未连接到接地线或信号线。
第一层中的防变形图案114和第三层中的防变形图案134以及第二层中的防变形图案124排列成围绕空腔162的开口112、122和132的整个周边(从第一主表面160的法线方向观看时)。
实施例4
如图8主要部分的分解立体图所示，在根据实施例4的多层陶瓷基板中，与实施例3一样，形成空腔、具有开口112、122和132的陶瓷层110、120和130连接到底板部分(未示出)，并且第一陶瓷层110和第三陶瓷层130包括接地图案114和134。在图8中，略去信号线。
根据实施例4的多层陶瓷基板与实施例3的不同之处在于，在接地图案114与接地图案134之间连接并由此形成接地线的层间连接导体图案116a和116b与层间连接导体图案126a和126b交替放置成两行。
换言之，在第一陶瓷层110与第二陶瓷层120中，层间连接导体图案116a和116b与层间连接导体图案126a和126b排列成平行于开口112和122的边的两条线。第一层间连接导体图案116a和126a与第二层间连接导体图案116b和126b沿着陶瓷层110和120的主表面交替放置(从垂直于层间连接导体图案排116a、116b；126a、126b的方向观看时)。
层间连接导体图案116a和116b与层间连接导体图案126a和126b排列成Z字形或交叉形，由此空腔中设置的元件的磁屏蔽可得到改进。层间连接导体图案并不限于两条线，也可以交叉形排列成三条或更多条线。
实施例5
如图9的分解立体图所示，根据实施例5的多层陶瓷基板包括具有形成空腔的开口212、222和232的陶瓷层210、220和230。作为自底板部分200起第一层的陶瓷层210包括形成接地线的接地图案214、214a、214b和214c以及形成信号线的信号图案216和218。接地图案214、214a、214b和214c以及信号图案216和218沿着开口212的整个周边排列。在图9中，略去信号线。
在第二陶瓷层220中，形成接地线的层间连接导体图案226、226a、226b和226c沿着开口212的四个边排列。
在第三陶瓷层230中，接地图案234和236沿着开口232的整个周边排列。
如第一陶瓷层210所示，接地图案214、214a、214b和214c以及信号图案216和218可排列在同一层上。接地图案214、214a、214b和214c以及信号图案216和218都可作为防变形图案。在图案都排列在同一层上时，信号图案更好是放置在接地图案之间，如信号图案218在接地图案214a、214b和214c之间。这是因为信号图案的隔离得到了改进。
在每个陶瓷层210、220和230中，形成接地线的接地图案214、214a、214b和214c以及234和236，或形成接地线的层间连接导体图案226、226a、226b和226c，或者两者都沿着开口212、222和232的各个边排列。这是因为对设置于空腔中的元件的磁屏蔽得到了改进。
可根据空腔的变形程度来形成接地图案，并且可具有可调节的尺寸。具体地，用于各个陶瓷层的接地图案可具有不同尺寸，如接地图案214和234，或214a、214b和214c与236，或者可在各个单独的陶瓷层中具有不同尺寸，如在接地图案214、214a、214b和214c中。
<结论>
在上述多层陶瓷基板中，防变形图案或表面图案可防止多层陶瓷基板主体的变形，尤其是空腔周围部分的弯曲或波纹。这稳固了元件在多层陶瓷基板上的安装并提高了元件的连接可靠性。此外，多层陶瓷基板自身的安装和连接可靠性也得到了改进。
此外，根据相关技术的用于形成插入层、应力消除垫片或用于保持形状的图案(下文中称为“插入层等”)的特定工艺并非必需。因此，可低成本制造多层陶瓷基板。
另外，不带插入层等的多层陶瓷基板具有较薄的厚度。此外，不具有插入层等时，可通过与面内导体或通路孔导体相同的工艺形成防变形图案或层间连接导体图案。因此，电路也可容易地形成于空腔周围部分内。
此外，防变形图案可具有地电位以增强接地。接地增强可改进诸如高频率特性的特性。
此外，本发明并不限于这些实施例。本发明可根据各个方面进行更改或实践。

Claims (13)

1.一种多层陶瓷基板，包括：
多个层压陶瓷层；以及
设置于所述陶瓷层的至少之一上的至少一导体图案，
其中所述多层陶瓷基板在至少一第一主表面上有一空腔，以及
具有限定了所述空腔的开口的所述陶瓷层的至少之一包括防变形图案，所述防变形图案被设置成从所述第一主表面的法线方向观看时围绕所述开口的整个周边，并且所述防变形图案由与所述导体图案相同的材料制成。
2.如权利要求1所述的多层陶瓷基板，其特征在于，所述防变形图案包括围绕所述开口的所述整个周边的环形图案。
3.如权利要求1所述的多层陶瓷基板，其特征在于，所述防变形图案包括分块图案，其中多个图案间隔排列在具有开口的所述陶瓷层上以围绕所述开口的所述整个周边。
4.如权利要求1所述的多层陶瓷基板，其特征在于，
所述开口为矩形，以及
所述防变形图案包括在具有开口的所述陶瓷层上的带状图案，所述带状图案沿着所述开口的至少一边延伸。
5.如权利要求1到4的任一项所述的多层陶瓷基板，其特征在于，
所述空腔的所述开口为正方形，
所述第一主表面为矩形，并具有长边和短边，
所述第一主表面包括不同于所述防变形图案的导体图案和所述至少一个防变形图案，它们各自设置在所述空腔的所述开口与所述第一主表面的所述短边之间，以及
所述至少一个防变形图案具有比不同于所述防变形图案的所述导体图案大的面积。
6.如权利要求1到5的任一项所述的多层陶瓷基板，其特征在于，所述防变形图案设置在所述第一主表面上。
7.如权利要求1到5的任一项所述的多层陶瓷基板，其特征在于，包括：
多个所述防变形图案，设置在具有所述开口的所述多个陶瓷层的各个主表面上；以及
由与所述导体图案相同的材料制成的层间连接导体图案，所述层间连接导体图案穿过所述陶瓷层并连接到所述多个防变形图案。
8.如权利要求7的任一项所述的多层陶瓷基板，其特征在于，包括：
多个所述层间连接导体图案，
其中所述多个层间连接导体图案交替设置成从所述第一主表面的法线方向观看时为至少两条平行线。
9.如权利要求1到8的任一项所述的多层陶瓷基板，其特征在于，所述防变形图案包括电连接到所述导体图案中具有地电位的部分的接地图案。
10.如权利要求1到9的任一项所述的多层陶瓷基板，其特征在于，还包括用于将所述多层陶瓷基板连接到电路板的端子，所述端子设置于所述第一主表面上。
11.如权利要求10所述的多层陶瓷基板，其特征在于，还包括：
第一表面可安装器件，安装在形成于所述第一主表面的所述空腔中；以及
第二表面可安装器件，安装在与所述第一主表面相对的第二主表面上。
12.如权利要求1到11的任一项所述的多层陶瓷基板，其特征在于，所述防变形图案设置于所述第一主表面上。
13.如权利要求1到12的任一项所述的多层陶瓷基板，其特征在于，
所述陶瓷层由低温烧成陶瓷材料制成，以及
所述导体图案和所述防变形图案由包含作为主要成分的银或铜的材料制成。
CNB2006800007451A 2005-05-12 2006-04-10 多层陶瓷基板 Expired - Fee Related CN100553413C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005140442 2005-05-12
JP140442/2005 2005-05-12

Publications (2)

Publication Number Publication Date
CN101010996A true CN101010996A (zh) 2007-08-01
CN100553413C CN100553413C (zh) 2009-10-21

Family

ID=37396342

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800007451A Expired - Fee Related CN100553413C (zh) 2005-05-12 2006-04-10 多层陶瓷基板

Country Status (6)

Country Link
US (1) US7745734B2 (zh)
EP (1) EP1881751B1 (zh)
JP (1) JP4506990B2 (zh)
KR (1) KR20070083505A (zh)
CN (1) CN100553413C (zh)
WO (1) WO2006120826A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017228730A (ja) * 2016-06-24 2017-12-28 京セラ株式会社 配線基板、電子装置および電子モジュール
CN111599690A (zh) * 2020-05-27 2020-08-28 上海芯波电子科技有限公司 一种基于wb芯片与fc芯片共存的双面挖腔陶瓷封装工艺

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4993739B2 (ja) 2007-12-06 2012-08-08 新光電気工業株式会社 配線基板、その製造方法及び電子部品装置
JP5432918B2 (ja) * 2008-10-31 2014-03-05 太陽誘電株式会社 プリント配線版の製造方法
WO2012014692A1 (ja) * 2010-07-29 2012-02-02 株式会社村田製作所 セラミック多層基板およびその製造方法
US10748867B2 (en) 2012-01-04 2020-08-18 Board Of Regents, The University Of Texas System Extrusion-based additive manufacturing system for 3D structural electronic, electromagnetic and electromechanical components/devices
US10518490B2 (en) 2013-03-14 2019-12-31 Board Of Regents, The University Of Texas System Methods and systems for embedding filaments in 3D structures, structural components, and structural electronic, electromagnetic and electromechanical components/devices
US9414501B2 (en) 2012-01-04 2016-08-09 Board Of Regents, The University Of Texas System Method for connecting inter-layer conductors and components in 3D structures
US9908037B2 (en) 2013-07-11 2018-03-06 Board Of Regents, The University Of Texas System Electronic gaming die
KR102033317B1 (ko) * 2014-09-30 2019-11-08 가부시키가이샤 무라타 세이사쿠쇼 다층 기판
US9724897B2 (en) * 2015-01-07 2017-08-08 Emisense Technologies, Llc Processing method for constraining lower melting point metals within ceramic laminates during sintering
JP6431191B2 (ja) * 2015-06-25 2018-11-28 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6573515B2 (ja) * 2015-09-25 2019-09-11 日本特殊陶業株式会社 セラミック基板
CN208423168U (zh) * 2015-11-11 2019-01-22 株式会社村田制作所 线圈天线、线圈安装基板、记录介质以及电子设备
JP6490255B1 (ja) * 2018-01-16 2019-03-27 三菱電機株式会社 車載電子装置
US10856411B2 (en) * 2018-06-29 2020-12-01 Dell Products, L.P. System and method for design of high speed signaling and power delivery
CN112567508A (zh) * 2018-09-25 2021-03-26 株式会社村田制作所 无线受电电路模块
KR20210101764A (ko) * 2020-02-11 2021-08-19 삼성전자주식회사 인쇄회로기판 조립체 및 이를 포함하는 전자 장치
US20220216171A1 (en) * 2021-01-06 2022-07-07 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4288841A (en) 1979-09-20 1981-09-08 Bell Telephone Laboratories, Incorporated Double cavity semiconductor chip carrier
US4705917A (en) 1985-08-27 1987-11-10 Hughes Aircraft Company Microelectronic package
JPH05243700A (ja) 1992-03-03 1993-09-21 Fujitsu Ltd 多層セラミック回路基板の製造方法
JPH06252558A (ja) * 1993-03-01 1994-09-09 Oki Electric Ind Co Ltd 多層ガラスセラミックキャビティ基板
EP0658937A1 (en) 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
JP3725949B2 (ja) 1996-12-05 2005-12-14 日本特殊陶業株式会社 半導体素子収納用基体とその製造方法
JP3470852B2 (ja) * 1996-12-25 2003-11-25 日本特殊陶業株式会社 配線基板とその製造方法
JP3508905B2 (ja) * 1997-04-15 2004-03-22 日本特殊陶業株式会社 配線基板とその製造方法
JP2001284808A (ja) * 2000-03-31 2001-10-12 Kyocera Corp 積層回路基板
JP4524876B2 (ja) 2000-07-12 2010-08-18 日立金属株式会社 導電性ペーストおよび多層セラミック基板
JP3757788B2 (ja) 2000-11-27 2006-03-22 株式会社村田製作所 多層セラミック基板およびその製造方法
JP2003060106A (ja) 2001-08-21 2003-02-28 Matsushita Electric Ind Co Ltd 積層セラミックパッケージおよびこれを用いた電子部品
JP2003224222A (ja) * 2001-11-26 2003-08-08 Kyocera Corp 半導体素子収納用パッケージ
JP4099756B2 (ja) * 2002-08-07 2008-06-11 日立金属株式会社 積層基板
JP2004095767A (ja) * 2002-08-30 2004-03-25 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
JP2004165247A (ja) 2002-11-11 2004-06-10 Matsushita Electric Ind Co Ltd 多層セラミック基板、その製造方法、通信用デバイスおよびそれを用いた通信機器
JP4543374B2 (ja) * 2004-07-05 2010-09-15 日立金属株式会社 積層基板およびその製造方法
JP4565381B2 (ja) * 2004-07-29 2010-10-20 日立金属株式会社 積層基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017228730A (ja) * 2016-06-24 2017-12-28 京セラ株式会社 配線基板、電子装置および電子モジュール
CN111599690A (zh) * 2020-05-27 2020-08-28 上海芯波电子科技有限公司 一种基于wb芯片与fc芯片共存的双面挖腔陶瓷封装工艺

Also Published As

Publication number Publication date
JP4506990B2 (ja) 2010-07-21
US20070187137A1 (en) 2007-08-16
JPWO2006120826A1 (ja) 2008-12-18
EP1881751B1 (en) 2014-06-04
CN100553413C (zh) 2009-10-21
EP1881751A1 (en) 2008-01-23
EP1881751A4 (en) 2009-07-29
US7745734B2 (en) 2010-06-29
WO2006120826A1 (ja) 2006-11-16
KR20070083505A (ko) 2007-08-24

Similar Documents

Publication Publication Date Title
CN100553413C (zh) 多层陶瓷基板
CN101752084B (zh) 电子部件以及电子部件内置基板
US7703198B2 (en) Method of manufacturing capacitor-embedded low temperature co-fired ceramic substrate
KR20150089279A (ko) 칩형 코일 부품
US10645798B2 (en) Composite component-embedded circuit board and composite component
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
CN104916391A (zh) 一种芯片线圈组件和安装芯片线圈组件的电路板
US9370092B2 (en) Multilayer wiring board
KR20110019536A (ko) 세라믹 기판 및 그 제조방법
KR100748238B1 (ko) 무수축 세라믹 기판 및 그 제조방법
US20160174419A1 (en) Shielded RF Transmission Lines in Low Temperature Co-fired Ceramic Constructs and Method of Making Same
JP4565381B2 (ja) 積層基板
JP2010016141A (ja) 部品内蔵セラミックス基板およびその製造方法
JP3988250B2 (ja) 多層回路基板の製造方法
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
CN104701267B (zh) 元器件内置模块
JPH05347227A (ja) 積層薄膜コンデンサ
KR100660971B1 (ko) 저온 동시 소성 세라믹 다층 기판을 이용한 초광대역통신용대역통과필터
JP2003078103A (ja) 回路基板
JP2005210041A (ja) 配線基板
KR20230120391A (ko) 층간 더미부를 구비하는 다층 세라믹 기판 및 그의 제조 방법
KR100896599B1 (ko) 세라믹 다층 기판 및 그 제조 방법
KR100647021B1 (ko) 전도성 비아를 구비한 저온동시소성세라믹 기판 및 그제조방법
JP3940659B2 (ja) 多層回路基板の製造方法
KR20090090718A (ko) 무수축 세라믹 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091021

Termination date: 20210410

CF01 Termination of patent right due to non-payment of annual fee