KR20070083505A - 세라믹 다층 기판 - Google Patents

세라믹 다층 기판 Download PDF

Info

Publication number
KR20070083505A
KR20070083505A KR1020077004345A KR20077004345A KR20070083505A KR 20070083505 A KR20070083505 A KR 20070083505A KR 1020077004345 A KR1020077004345 A KR 1020077004345A KR 20077004345 A KR20077004345 A KR 20077004345A KR 20070083505 A KR20070083505 A KR 20070083505A
Authority
KR
South Korea
Prior art keywords
pattern
ceramic
main surface
opening
cavity
Prior art date
Application number
KR1020077004345A
Other languages
English (en)
Inventor
카즈히로 이세보
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20070083505A publication Critical patent/KR20070083505A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Abstract

본 발명은 특별한 공정을 추가하지 않고, 불균일한 변형이 발생하지 않도록 할 수 있는 세라믹 다층 기판을 제공하는 것을 목적으로 한다.
본 발명의 구성에 따르면, 적층된 복수의 세라믹층과, 적어도 1개의 세라믹층에 배치된 적어도 1개의 도체 패턴(13, 14)을 구비하고, 적어도 제1의 주면(主面; 10a)에 캐버티(12)가 형성되어 있다. 캐버티(12)를 형성하는 개구를 갖는 적어도 1개의 세라믹층에, 개구의 전 둘레를 둘러싸도록 배치된, 도체 패턴과 동일 재료로 이루어지는 변형 방지 패턴(15)을 구비한다.
세라믹 다층 기판, 주면, 캐버티, 면내 도체, 도체 패턴, 접속 도체

Description

세라믹 다층 기판{CERAMIC MULTILAYER BOARD}
본 발명은 세라믹 다층 기판에 관한 것으로, 상세하게는, 캐버티를 갖는 세라믹 다층 기판에 관한 것이다.
전자부품의 실장 밀도를 높이고, 소형화, 저배화(低背化)를 도모하기 위해서, 캐버티 구조를 갖는 세라믹 다층 기판이 사용되고 있다.
캐버티를 갖는 세라믹 다층 기판은, 캐버티를 형성하기 위해서, 개구가 없는 미소성 세라믹층과, 개구를 갖는 미소성 세라믹층을 적층해서 동시에 소성함으로써 형성된다. 캐버티를 갖는 세라믹 다층 기판은 소성시에 있어서의 세라믹층의 수축량의 차이 등에 의해, 캐버티의 저면(底面)의 단부에 크랙이 발생하거나, 캐버티 저면이나 캐버티 주위의 측벽을 형성하는 부분에 휨이나 구불거림 등의 변형이 발생하기 쉽다. 이러한 문제를 방지하는 기술이 여러 가지 제안되어 있다.
예를 들면 특허문헌 1에는, 세라믹층보다도 소성시의 수축이 작은 삽입층을 캐버티 주위의 측벽을 형성하는 부분에 설치하는 것이 제안되어 있다. 특허문헌 2에는, 캐버티 내주면의 저면측 단부 부근에, 세라믹층간의 계면에 발생하는 수축 응력을 완화하는 수축 완화 패드를 설치하는 것이 제안되어 있다. 특허문헌 3에는, 세라믹 다층 기판의 내부에, 기판형성용 그린시트의 세라믹 재료보다도 소결 개시 온도가 높은 세라믹 재료로 형성한 형성 유지 패턴을, 캐버티의 코너 부근을 따라 메워 넣는 것이 제안되어 있다.
또한, 특허문헌 4에는, 캐버티의 중심부를 깊게, 주변부를 얕게 함으로써, 캐버티에 단차를 형성한 구성이 개시되어 있다.
또한, 특허문헌 5 및 6에는, 내부 전극 등의 도체 페이스트의 소결 수축 개시 온도를, 세라믹 그린시트의 소결 수축 개시 온도보다도 낮게 하는 것이 개시되어 있다.
특허문헌 1: 일본국 특허공개 2003-60106호 공보
특허문헌 2: 일본국 특허공개 2002-164654호 공보
특허문헌 3: 일본국 특허공개 2004-165247호 공보
특허문헌 4: 일본국 특허공개 평10-173083호 공보
특허문헌 5: 일본국 특허공개 평5-243700호 공보
특허문헌 6: 일본국 특허공개 2002-26528호 공보
삽입층을 형성해서 세라믹층의 소성시의 수축을 제어하는 경우, 삽입층의 배치에 의해, 세라믹 다층 기판 내에 설치하는 회로는 설계상의 제한이 커진다. 또한, 삽입층은 기판의 주요부를 형성하는 세라믹 그린시트와는 특성이나 형상이 다르므로, 특별한 공정의 추가가 필요하게 되어, 제조비용 저감이 곤란해진다.
또한, 특별한 형상이나 특성으로 하는 것이 필요한 수축 완화 패드나 형상 유지 패턴을 사용하는 경우도, 특별한 공정의 추가가 필요하게 되어, 제조비용 저감이 곤란해진다.
본 발명은 이러한 사정을 감안하여, 특별한 공정을 추가하지 않고, 불균일한 변형이 발생하지 않도록 할 수 있는 세라믹 다층 기판을 제공하고자 하는 것이다.
본 발명은 상기 과제를 해결하기 위해서, 이하와 같이 구성한 세라믹 다층 기판을 제공한다.
세라믹 다층 기판은 적층된 복수의 세라믹층과, 적어도 1개의 상기 세라믹층에 배치된 적어도 1개의 도체 패턴을 구비하고, 적어도 제1의 주면(主面)에 캐버티가 형성되어 있다. 상기 캐버티를 형성하는 개구를 갖는 적어도 1개의 상기 세라믹층에, 상기 제1의 주면의 법선방향에서 투시했을 때에 상기 개구의 전 둘레를 둘러싸도록 배치된, 상기 도체 패턴과 동일 재료로 이루어지는 변형 방지 패턴을 구비한다.
상기 구성에 있어서, 도체 패턴은 전기회로의 일부를 구성한다. 즉, 세라믹 다층 기판의 내장회로의 일부, 예를 들면, 커패시터 패턴, 인덕터 패턴, 접지 패턴, 인출용 배선 패턴 등과 같은 내부 전극 패턴이나, 세라믹 다층 기판의 표면 단자 패턴 등을 구성한다. 변형 방지 패턴은, 전기회로와는 무관한 단순한 더미 패턴(dummy pattern)이어도 좋고, 도체 패턴을 겸해도 좋다.
상기 구성에 있어서, 변형 방지 패턴은 개구의 전 둘레를 둘러싸도록 배치되어 있으므로, 세라믹층이 소성시에 불균일하게 변형하는 것을 억제할 수 있다. 변형 방지 패턴은 개구 주위의 일부에만 형성되어 있는 경우에 비하여, 변형을 억제하는 효과가 크다.
상기 구성에 따르면, 변형 방지 패턴은 상기 도체 패턴과 동일 재료로 이루어지므로, 도체 패턴과 동일한 공정으로 형성할 수 있으며, 특별한 공정의 추가는 불필요하다.
바람직하게는, 상기 변형 방지용 패턴은 상기 개구의 전 둘레를 연속해서 포위하는 고리형상 패턴을 포함한다.
상기 구성에 따르면, 개구를 갖는 세라믹층의 변형 억제 효과가 크다.
바람직하게는, 상기 변형 방지 패턴은 상기 개구를 갖는 상기 세라믹층에, 상기 개구의 전 둘레를 둘러싸도록, 간격을 형성해서 복수의 패턴 요소가 배치된 분할 패턴을 포함한다.
상기 구성에 따르면, 개구를 갖는 세라믹층의 변형의 정도에 따라, 적절히 분할된 분할 패턴을 사용하여, 개구를 갖는 세라믹층의 소성시의 변형을 억제할 수 있다.
바람직하게는, 상기 개구는 직사각형이다. 상기 변형 방지 패턴은 상기 개구를 갖는 상기 세라믹층에, 상기 개구의 적어도 1개의 변을 따라 연장하는 띠형상 패턴을 포함한다.
상기 구성에 따르면, 개구를 갖는 세라믹층의 변형의 정도에 따라, 적절한 형상의 띠형상 패턴을 사용하여, 개구를 갖는 세라믹층의 소성시의 변형을 억제할 수 있다.
본 발명에 있어서, "변형 방지 패턴"은 캐버티의 성형시나 소성시의 변형을 방지하기 위한 패턴이다. 이 변형 방지 패턴은 면내(面內) 도체 패턴, 층간 접속 도체 패턴의 적어도 한쪽의 패턴으로 형성되어 있으며, 접지 전위에 있는 접지 패턴이어도 좋고, 전기신호를 전파하기 위한 신호 패턴이어도 좋다. 혹은, 접지 패턴이나 신호 패턴에 접속되어 있지 않은 더미 패턴이어도 좋다.
한편, 변형 방지 패턴은, 개구를 갖는 세라믹층에, 전술한 고리형상 패턴, 분할 패턴, 띠형상 패턴을 적절히 조합시켜서 형성한 패턴을 배치해도 좋다. 또한, 각각의 패턴의 형상·치수도, 개구를 갖는 세라믹층의 변형 정도에 따라, 적당히 선택할 수 있다. 또한, 캐버티가 되는 개구를 갖는 1개의 세라믹층상에 형성되어 있을 필요는 없으며, 예를 들면, 2 이상의 다른 세라믹층에 형성된 복수의 변형 방지 패턴이, 세라믹 다층 기판의 주면에서 투시했을 때에, 캐버티의 전 둘레를 둘러싸도록 배치되어 있으면 된다. 또한, 세라믹 다층 기판의 가로방향과 세로방향에 형성된 변형 방지 패턴의 각각의 방향에 형성되는 매수는, 변형 정도에 따라 달라도 좋다. 예를 들면, 투시했을 때에, 가로방향에는 3층의 변형 방지 패턴이 형성되고, 세로방향에는 1층의 변형 방지 패턴이 형성되어 있는 등이어도 좋다.
바람직하게는, 상기 캐버티의 개구의 형상은 정사각형이다. 상기 제1의 주면은 긴 변 및 짧은 변을 갖는 직사각형이다. 상기 제1의 주면에는, 상기 캐버티의 상기 개구와 상기 제1의 주면의 상기 짧은 변 사이에, 상기 변형 방지 패턴 이외의 도체 패턴과, 적어도 1개의 상기 변형 방지 패턴이 배치되어 있다. 상기 적어도 1개의 변형 방지 패턴은 상기 변형 방지 패턴 이외의 상기 도체 패턴보다도 면적이 크다.
제1의 주면이 직사각형형상인 경우, 제1의 주면의 긴 변과 평행한 방향의 소성 수축이, 제1의 주면의 짧은 변과 평행한 방향의 소성 수축보다도 커져서, 캐버티 주위부의 변형이 일어나기 쉬워지지만, 제1의 주면에 면적이 큰 변형 방지 패턴을 배치함으로써, 캐버티 주위부의 변형 억제능을 향상시킬 수 있다.
바람직하게는, 상기 변형 방지 패턴은 상기 제1의 주면에 배치된다.
상기 구성에 따르면, 변형 방지 패턴은 제1의 주면에 배치하는 도체 패턴의 단자 전극과 마찬가지로, 용이하게 형성할 수 있다. 또한, 개구를 갖는 세라믹층의 변형 억제의 정도를 조절하는 것도 용이하다.
바람직하게는, 상기 개구를 갖는 복수의 상기 세라믹층의 주면에 각각 배치된 복수의 상기 변형 방지 패턴과, 상기 도체 패턴과 동일 재료로 이루어지며, 상기 세라믹층을 관통하고, 상기 복수의 상기 변형 방지 패턴을 접속하는 층간 접속 도체 패턴을 구비한다.
상기 구성에 따르면, 복수의 변형 방지 패턴이 층간 접속 도체 패턴으로 접속됨으로써 강성이 증가하므로, 변형 억제능이 보다 커진다. 또한, 복수의 변형 방지 패턴의 전위를 동전위(同電位)로 유지할 수 있다.
바람직하게는, 상기 층간 접속 도체 패턴을 복수 구비한다. 상기 복수의 층간 접속 도체 패턴은, 상기 제1의 주면의 법선방향에서 투시했을 때에, 평행한 적어도 2열로 번갈아 어긋나게 해서 배치되어 있다.
이 경우, 복수의 층간 접속 도체 패턴을 지그재그 또는 갈지자형상으로 배치함으로써, 캐버티 내에 배치하는 부품에 대한 자기 실드성이 향상한다.
바람직하게는, 상기 변형 방지 패턴이, 상기 도체 패턴의 접지 전위가 되는 부분에 전기적으로 접속된 접지 패턴을 포함한다.
상기 구성에 따르면, 접지 패턴인 변형 방지 패턴은 접지 전위가 되기 때문에, 캐버티 내에 배치되는 부품(특히 IC칩)의 전자 실드의 역할도 수행할 수 있다. 특히, 개구를 갖는 세라믹층의 다른 주면에 각각 배치된 변형 방지 패턴이, 세라믹층을 관통하는 층간 접속 도체 패턴으로 접속되어 있는 경우에는, 접지 전위가 강화된다.
바람직하게는, 상기 제1의 주면에, 당해 세라믹 다층 기판을 회로 기판에 접속하기 위한 단자를 갖는다.
상기 구성에 따르면, 세라믹 다층 기판은 캐버티가 회로 기판(이하, "마더보드(motherboard)"라고 말한다.)에 대향하는 "다운 캐버티 구조(down cavity structure)"가 된다. 다운 캐버티 구조의 경우, 캐버티측의 제1의 주면이 마더보드에의 접속부분이 되므로, 세라믹 다층 기판과 마더보드와의 접속 신뢰성을 확보하기 위해서는, 개구를 갖는 세라믹층의 변형을 억제하는 것이 특히 중요하다. 또한, 전술한 바와 같이 변형 방지 패턴이 도체 패턴의 접지 전위가 되는 부분에 접속된 경우, 접지 패턴이 되는 변형 방지 패턴은 다운 캐버티 구조로 함으로써, 마더보드에 가까워지기 때문에, 접지 패턴을 이른바 "이상(理想) 접지"에 가깝게 할 수 있으며, 세라믹 다층 기판의 접지 강화, 나아가서는 고주파 특성의 향상으로 이어진다.
바람직하게는, 상기 제1의 주면에 형성된 상기 캐버티 내에, 제1의 표면실장부품이 실장된다. 상기 제1의 주면과는 반대측의 제2의 주면에, 제2의 표면실장부품이 실장된다.
상기 구성에 따르면, "다운 캐버티 구조"의 세라믹 다층 기판의 양면에, 칩 커패시터, 칩형 LC 필터, 반도체 IC 등의 표면실장부품(Surface Mountable Device)을 탑재할 수 있으며, 보다 소형, 고기능의 세라믹 다층 기판이 얻어진다.
바람직하게는, 상기 제1의 주면에, 상기 캐버티를 따라 배치된, 상기 도체 패턴과 동일 재료로 이루어지는 표면 패턴을 구비한다.
상기 구성에 따르면, 세라믹 다층 기판의 제1의 주면에 노출하도록, 표면 패턴을 형성하여, 변형 억제능을 보다 향상시킬 수 있다.
한편, 표면 패턴은, 캐버티의 전 둘레에 형성할 필요는 없다. 예를 들면, 세라믹 다층 기판의 제1의 주면에 단자가 배치되는 경우에는, 단자가 없는 빈 스페이스에 표면 패턴을 배치하면 된다. 그 경우, 표면 패턴은, 제1의 주면에 배치되는 단자보다도 면적이 큰 것이 바람직하다. 또한, 표면 패턴은 접지 전위가 되는 변형 방지 패턴(특히, 층간 접속 도체 패턴으로 접속된 복수의 변형 방지 패턴)에 접속하면, 접지를 더욱 강화할 수 있어 바람직하다.
바람직하게는, 상기 세라믹층은, 저온 소성 세라믹 재료에 의해 구성된다. 상기 도체 패턴 및 상기 변형 방지 패턴은 은 또는 구리를 주성분으로 하는 재료에 의해 구성된다.
저온 소성 세라믹(LTCC:Low Temperature Co-fired Ceramic) 재료는 1050℃ 이하의 소성온도에서 소결 가능하며, 비저항이 작은 은(Ag), 구리(Cu) 등과 동시 소성이 가능하기 때문에, 고주파 용도의 세라믹 다층 기판에 매우 적합하다. 저온 소결 세라믹 재료(이하, "LTCC 재료"라고 말한다.)로서는, 구체적으로는, 알루미나나 포스터라이트(forsterite) 등의 세라믹 분말에 붕규산계 유리를 혼합해서 이루어지는 유리 복합계 LTCC 재료, ZnO-MgO-Al2O3-SiO2계의 결정화 유리를 사용한 결정화 유리계 LTCC 재료, BaO-Al2O3-SiO2계 세라믹 분말이나 Al2O3-CaO-SiO2-MgO-B2O3계 세라믹 분말 등을 사용한 비유리계 LTCC 재료 등을 들 수 있다.
<발명의 효과>
본 발명의 세라믹 다층 기판은, 특별한 공정을 추가하지 않고, 불균일한 변형이 발생하지 않도록 할 수 있다.
도 1은 세라믹 다층 기판의 구성을 나타내는 단면도이다.(실시예 1)
도 2는 변형 방지 패턴의 구성을 나타내는 단면도이다.(실시예 1)
도 3은 변형 방지 패턴의 구성을 나타내는 단면도이다.(변형예 1)
도 4는 변형 방지 패턴의 구성을 나타내는 단면도이다.(변형예 2)
도 5는 변형 방지 패턴의 구성을 나타내는 단면도이다.(변형예 3)
도 6은 세라믹 다층 기판의 구성을 나타내는 외관도이다.(실시예 2)
도 7은 세라믹 다층 기판의 구성을 나타내는 (A)분해 사시도, (B)조립 단면도이다.(실시예 3)
도 8은 세라믹 다층 기판의 구성을 나타내는 요부 분해 사시도이다.(실시예 4)
도 9는 세라믹 다층 기판의 구성을 나타내는 분해 사시도이다.(실시예 5)
<부호의 설명>
10: 세라믹 다층 기판 10a: 주면(主面)(제2의 주면)
10b: 주면(제1의 주면) 11: 본체
11a: 저판부(底板部; base plate portion)
11b: 캐버티 주위부 12: 캐버티
13: 면내 도체(도체 패턴) 14: 비아홀 도체(도체 패턴)
15: 변형 방지 패턴 16: 층간 접속 도체 패턴
17: 접속 도체 18a, 18b: 단자 전극(도체 패턴)
20: 세라믹 다층 기판 20b: 주면(제1의 주면)
22: 캐버티 26a, 26b: 표면 패턴(변형 방지 패턴)
28: 단자 전극(도체 패턴) 50, 60, 70: 표면실장부품
100: 저판부 114: 변형 방지 패턴
116, 116a, 116b: 층간 접속 도체 패턴
124: 변형 방지 패턴
126, 126a, 126b: 층간 접속 도체 패턴
134: 변형 방지 패턴 136: 접속 도체
162: 캐버티 200: 저판부
214, 214a, 214b, 214c: 접지 패턴(변형 방지 패턴)
216, 218: 신호 패턴(변형 방지 패턴)
226, 226a, 226b, 226c: 층간 접속 도체 패턴
234, 236: 접지 패턴(변형 방지 패턴)
이하, 본 발명의 실시형태에 대해서, 도 1∼도 9를 참조하면서 설명한다.
<실시예 1> 실시예 1의 세라믹 다층 기판(10)에 대해서, 도 1∼도 5를 참조하면서 설명한다.
도 1의 단면도에 나타내는 바와 같이, 세라믹 다층 기판(10)의 본체(11)는 평판형상의 저판부(底板部; 11a)와, 중앙에 캐버티(12)가 형성되어 있는 캐버티 주위부(11b)를 갖는다. 세라믹 다층 기판(10)은 복수 층의 세라믹 그린시트를 적층해서 소성함으로써 형성된다.
본체(11)의 내부에는, 세라믹 그린시트 사이에 배치되는 면내 도체(13)나, 세라믹 그린시트를 관통하는 관통구멍(비아)에 충전되는 비아홀 도체(14) 등에 의해, 내장회로의 일부가 되는 내부 전극 패턴이 형성되어 있다. 예를 들면, 커패시터나 인덕터 등의 수동소자 패턴, 접지 패턴, 인출용 배선 패턴 등의 내부 전극 패턴이 형성되어 있다.
세라믹 다층 기판(10)의 제2의 주면(10a)과 제1의 주면(10b)에는, 내장회로에 전기적으로 접속된 단자 전극(18a, 18b)이 형성되어 있다. 또한, 캐버티(12)는 제1의 주면(10b)에, 그 개구가 향하도록 형성되어 있다.
세라믹 다층 기판(10)에는, 내장회로의 일부로서, 캐버티(12) 내에, 예를 들면, 본딩와이어(72)를 통해서 IC칩(70)이 실장된다. 또한, 제2의 주면(10a)의 단자 전극(18a)에, 예를 들면, 솔더(52)를 통해서 칩형 적층 세라믹 커패시터(50)가 실장되며, 솔더 볼(solder ball; 62)을 통해서 반도체 디바이스(60)가 실장된다.
세라믹 다층 기판(10)은 이와 같이 제2의 주면(10a)이나 캐버티(12) 내에 표면실장부품(50, 60, 70)이 실장된 상태에서, 제1의 주면(10b)의 단자 전극(18b)을 통하여, 프린트 기판 등의 대형의 회로기판(마더보드)에 실장된다.
다음으로, 세라믹 다층 기판(10)의 특징부분에 대해서 설명한다.
도 1에 나타내는 바와 같이, 세라믹 다층 기판(10)의 본체(11) 중, 캐버티(12)를 형성하는 캐버티 주위부(11b)의 내부(둑(bank)부)에는, 면내 도체(13)와 마찬가지로, 복수의 세라믹층 사이에 형성된 복수의 변형 방지 패턴(15)이 배치되어 있다. 또한, 변형 방지 패턴(15) 사이는 비아홀 도체(14)와 마찬가지로, 세라믹층을 관통하도록 형성된 층간 접속 도체 패턴(16)에 의해 접속되어 있다. 한편, 1 또는 2 이상의 변형 방지 패턴(15)만이 배치되고, 층간 접속 도체 패턴(16)이 없는 구성으로 하는 것도 가능하다.
변형 방지 패턴(15)은 캐버티(12)의 거의 전 둘레를 둘러싸도록 배치되어 있으며, 세라믹 다층 기판(10)의 소성시에, 본체(11), 특히 캐버티 주위부(11b)의 변형을 억제한다. 복수의 변형 방지 패턴(15)을 형성함으로써, 캐버티 주위부(11b)의 변형(특히, 휨)의 억제 효과가 높아진다. 또한, 복수의 변형 방지 패턴(15)을 층간 접속 도체 패턴(16)으로 접속함으로써, 강성이 증가하며, 변형 방지 패턴(15)간의 소성 어긋남이 구속되므로, 변형 억제능이 보다 한 층 커진다.
변형 방지 패턴(15)은 접속 도체(17)에 의해, 세라믹 다층 기판(10)의 내장 회로 중 접지 전위가 되는 부분, 예를 들면, 마더보드의 접지 단자에 접속되는 단자 전극(18b)에 전기적으로 접속되어 있다.
이것에 의해, 캐버티(12)의 주위를 둘러싸는 변형 방지 패턴(15)이 접지 전위가 되기 때문에, 캐버티(12) 내에 배치되는 부품(70)의 전자 실드의 역할도 수행할 수 있다. 복수의 변형 방지 패턴(15)이 접지 전위가 되는 경우에는, 접지 전위가 보다 강화된다. 또한, 다른 층에 형성된 복수의 변형 방지 패턴(15)이 복수의 층간 접속 도체 패턴으로 접속되어 있으므로, 자기 실드성이 강화된다. 단, 변형 방지 패턴은 내장회로에 접속되어 있지 않은 플로팅 패턴(floating pattern)(더미 패턴)이어도 좋다.
세라믹 다층 기판(10)은 캐버티(12)의 개구가 마더보드에 대향하는 "다운 캐버티 구조"가 된다. 다운 캐버티 구조의 경우, 캐버티(12)측의 주면(10b)이 마더보드에의 접속부분이 되므로, 높은 평탄성이 요구되기 때문에, 캐버티 주위부(11b)의 변형을 억제하는 것이 특히 중요하다. 특히, 전술한 바와 같이 변형 방지 패턴(15)이 접지 전위가 되는 경우, 다운 캐버티 구조로 함으로써, 변형 방지 패턴이 마더보드에 가까워지기 때문에, 접지 패턴을 이른바 "이상 접지"에 가깝게 할 수 있으며, 접지 강화, 나아가서는 고주파 특성의 향상으로 이어진다.
도 1의 선 Ⅱ-Ⅱ를 따라 절단한 단면도인 도 2에 나타내는 바와 같이, 변형 방지 패턴(15)은 캐버티(12)의 전 둘레를 연속해서 포위하는 고리형상 패턴으로 형성되어 있다. 변형 방지 패턴(15)을 고리형상 패턴으로 함으로써, 캐버티 주위부(11b)의 변형을 억제하는 효과가 커진다.
도 2에 나타낸 고리형상 패턴 대신에, 도 3에 나타내는 변형 방지 패턴(15a)과 같이, 캐버티(12)의 전 둘레를 둘러싸도록, 간격을 형성해서 복수의 패턴 요소가 배치된 분할 패턴이 되도록 형성해도 좋다. 이 경우, 분할 패턴의 패턴 요소의 형상이나 크기, 배치를, 캐버티 주위부(11b)의 변형의 정도에 따라 적절히 선택함으로써, 캐버티 주위부(11b)의 변형을 억제할 수 있다.
또한, 도 4에 나타내는 변형 방지 패턴(15b)과 같이, 캐버티(12)의 직사각형 개구의 각 변(12x)을 따라 연장하는 띠형상 패턴으로 형성해도 좋다. 이 경우, 캐버티 주위부(11b)의 변형의 정도에 따라, 적절한 치수, 형상의 띠형상 패턴을, 적절한 위치에 배치함으로써, 캐버티 주위부(11b)의 변형을 억제할 수 있다. 한편, 띠형상 패턴(15b)은 변(12x)마다 분할되어도, 인접하는 변(12x)을 따르는 띠형상 패턴부분끼리가 결합되어도 좋다. 또한, 각 띠형상 패턴은 캐버티(12)의 하나의 변(12x)의 전체를 따르는 형상에 한하지 않으며, 변(12x)의 일부분만을 따르는 형상이어도 좋다.
또한, 고리형상 패턴, 분할 패턴, 띠형상 패턴을 적절히 조합시킨 변형 방지 패턴으로 해도 좋다. 이 경우, 각각의 패턴의 치수, 형상, 배치를, 캐버티 주위부(11b)의 변형 정도에 따라 적절히 선택함으로써, 캐버티 주위부(11b)의 변형을 억제할 수 있다. 예를 들면 도 5에 나타내는 바와 같이, 캐버티(12)의 전 둘레를 둘러싸도록, 분할 패턴(15x)과 띠형상 패턴(15y, 15z)을 배치한다.
다음으로, 세라믹 다층 기판(10)의 제조방법에 대해서 설명한다.
우선, 복수의 기판용 세라믹 그린시트와, 보조용 세라믹 그린시트를 준비한 다.
기판용 세라믹 그린시트는 유리 세라믹을 포함해서 구성되는 슬러리를, 닥터블레이드법이나 캐스팅법(casting method)으로 시트형상으로 성형한 미소결의 유리 세라믹 그린시트이다. 기판용 세라믹 그린시트에는, 1050℃ 이하의 소성온도에서 소결 가능한 저온 소성 세라믹(LTCC:Low Temperature Co-fired Ceramic) 재료를 사용한다. 비저항이 작은 은(Ag), 구리(Cu) 등과 동시 소성이 가능하기 때문에, 고주파 용도의 세라믹 다층 기판에 매우 적합한 재료이다. 저온 소결 세라믹 재료(이하, "LTCC 재료"라고 말한다.)로서는, 구체적으로는, 알루미나나 포스터라이트 등의 세라믹 분말에 붕규산계 유리를 혼합해서 이루어지는 유리 복합계 LTCC 재료, ZnO-MgO-Al2O3-SiO2계의 결정화 유리를 사용한 결정화 유리계 LTCC 재료, BaO-Al2O3-SiO2계 세라믹 분말이나 Al2O3-CaO-SiO2-MgO-B2O3계 세라믹 분말 등을 사용한 비유리계 LTCC 재료 등을 들 수 있다.
기판용 세라믹 그린시트에는, 금형에 의한 구멍뚫기, 드릴에 의한 구멍뚫기, 레이저가공에 의한 구멍뚫기 등의 방법에 의해, 비아홀 도체(14), 층간 접속 도체 패턴(16) 및 접속 도체(17)를 형성하기 위한 관통구멍이나, 캐버티(12)를 형성하기 위한 개구를 가공한다. 관통구멍에는, 도체 페이스트를 인쇄 등에 의해 메워 넣음으로써, 비아홀 도체(14), 층간 접속 도체 패턴(16) 및 접속 도체(17)를 형성한다. 도체 페이스트는 Cu, Ag, Pd, W, Au 중 적어도 1종류 이상의 금속 성분과 수지 성분을 포함한다. 도체 페이스트는 Ag 또는 Cu를 주성분으로 하는 것이 바람직하다.
또한, 기판용 세라믹 그린시트의 한쪽 주면에는, 비아홀 도체(14), 층간 접속 도체 패턴(16) 및 접속 도체(17)를 형성하기 위한 관통구멍에 메워 넣는 도체 페이스트와 동일 재료로 이루어지는 도체 페이스트를, 스크린 인쇄법이나 그라비아 인쇄법 등에 의해 인쇄하거나, 혹은 소정 패턴 형상의 금속박을 전사(轉寫)하는 등에 의해, 면내 도체(13) 및 변형 방지 패턴(15)을 형성한다. 포토리소그래피 기술을 사용해서, 면내 도체(13)나 변형 방지 패턴(15)을 형성해도 좋다.
보조용 세라믹 그린시트는 알루미나 등의 세라믹 분말을 유기 바인더, 유기 용제, 가소제 등으로 이루어지는 유기 비히클 중에 분산시켜서 슬러리를 조제하고, 얻어진 슬러리를 닥터블레이드법이나 캐스팅법 등에 의해 시트형상으로 성형한 것이다. 보조용 세라믹 그린시트의 소결온도는, 예를 들면 1400∼1600℃이며, 기판용 세라믹 그린시트의 소결온도에서는 실질적으로 소결하지 않는다.
한편, 세라믹 다층 기판(10)의 주면(10a, 10b)의 단자 전극(18a, 18b)을 형성하기 위해서, 기판용 세라믹 그린시트나 보조용 세라믹 그린시트의 적절한 부분에, 면내 도체(13)나 변형 방지 패턴(15)과 마찬가지로 도체 페이스트를 배치해 둔다.
다음으로, 보조용 세라믹 그린시트 사이에 복수의 기판용 세라믹 그린시트를 적절한 순서로 서로 포갠 후, 정수압 프레스(isostatic pressing) 등에 의해 압착하여, 적층된 미소성 복합 적층체를 제작한다. 한편, 이때, 보조용 세라믹 그린시트의 일부가 캐버티 내로 들어가서, 캐버티의 저면상에도 보조용 세라믹 그린시트가 부여된 상태가 된다. 이어서, 미소성 복합 적층체를, 보조용 세라믹 그린시트의 소성온도보다도 낮은 온도, 예를 들면 800℃∼1050℃에서 소성한다. 이어서, 소성 후의 복합 적층체에 대하여, 보조용 세라믹 그린시트로부터 유기 성분이 비산(飛散)해서, 다공질의 상태가 된 보조층을, 샌드블러스팅(sand blasting)법, 웨트블러스팅(wet blasting)법, 초음파 진동법 등에 의해 제거함으로써, 캐버티(12)를 갖는 세라믹 다층 기판(10)을 꺼낸다.
Au나 Cu를 주성분으로 하는 도체 페이스트의 소결 개시 온도는, 일반적으로, 저온 소성 세라믹 재료로 구성된 기판용 세라믹 그린시트의 소결 개시 온도보다도 낮고, 소결 종료의 타이밍도 기판용 세라믹 그린시트의 소결 종료 타이밍보다도 빠르기 때문에, 변형 방지 패턴(15)은 캐버티 주위부(11b)를 형성하는 기판용 세라믹 그린시트보다도 먼저 소결이 끝난다. 그 때문에, 캐버티 주위부(11b)를 형성하는 기판용 세라믹 그린시트는 변형 방지 패턴(15)에 의해, 소성시의 변형이 균일하게 구속된다. 즉, 캐버티 주위부에서는, 세라믹 그린시트의 소성 수축 거동보다도, 변형 방지 패턴인 도체 패턴의 소성 수축 거동이 지배적이 된다. 이것에 의해, 세라믹 다층 기판(10)의 본체(11), 특히 캐버티 주위부(11b)에, 불균일한 변형이 발생하지 않도록 할 수 있다.
한편, 보조층을 사용한 무수축 공법에 대해서 설명하였으나, 보조층을 사용하지 않고, 통상의 세라믹 다층 기판의 제조방법에 의해 제조할 수도 있다. 단, 무수축 공법에 의한 쪽이, 변형 방지 패턴의 사용과의 상승적(相乘的)인 효과에 의해, 보다 바람직하게, 캐버티 주위부의 변형을 억제할 수 있다.
<실시예 2> 실시예 2의 세라믹 다층 기판(20)에 대해서, 도 6을 참조하면서 설명한다.
세라믹 다층 기판(20)의 내부구조는, 실시예 1의 세라믹 다층 기판(10)과 거의 동일하다.
도 6에 나타내는 바와 같이, 세라믹 다층 기판(20)은, 캐버티(22)가 형성된 측의 주면(20b)에, 단자 전극(28) 이외에, 표면 패턴(26a, 26b)이 형성되어 있는 점, 및 캐버티(22)의 개구형상이 정사각형이며, 세라믹 다층 기판(20)의 주면(20b)의 형상이 긴 변 및 짧은 변을 갖는 직사각형인 점이, 실시예 1의 세라믹 다층 기판(10)과 다르다.
여기에서, 주면(20b)의 둘레 가장자리부에 복수의 단자 전극(28)이 일렬로 배치되어 있는 경우, 세라믹 다층 기판(20)의 주면(20b)에 있어서, 개구와 짧은 변(20s) 사이(긴 변(20t) 방향)에는 스페이스의 여유가 있으므로, 짧은 변(20s)과 평행하게 연장하는, 다른 도체 패턴(여기에서는 단자 전극(28))보다도 큰 면적의 표면 패턴(26a, 26b)이 캐버티(12)를 따라 배치되어 있다. 즉, 표면 패턴(26a, 26b)은 긴 변(20t)과 수직인 방향으로 긴 변을 갖는 직사각형으로 형성되어 있으며, 단자 전극(28)이나 면내 도체 등의 도체 패턴과 거의 동일 재료를 사용해서, 단자 전극(28)과 동시에 형성된다.
본 예와 같이, 세라믹 다층 기판이 등방형상(等方形狀)이 아니라, 직육면체와 같은 이형(異形)형상인 경우, 캐버티 주위부의 변형이 일어나기 쉬워진다. 구체적으로 말하면, 본 예의 경우, 세라믹 다층 기판의 긴 변(20t)과 평행한 방향의 소성 수축이 커진다. 그래서, 개구와 짧은 변 사이에, 단자 전극보다도 면적이 크며, 또한, 긴 변(20t)과 수직인 방향으로 긴 변을 갖는 직사각형형상의 표면 패턴(26a, 26b)을, 개구에 관해서 대칭으로 형성함으로써, 캐버티 주위부(21b)의 변형 억제능을 향상시킬 수 있다.
표면 패턴(26a, 26b)은 세라믹 다층 기판(20)의 주면(20b)에 있어서, 캐버티(22)의 주위에 부분적으로 형성하는 것만으로도 좋다. 표면 패턴(26a, 26b)은 실시예 1과 같이, 캐버티 주위부(21b)의 내부에 형성되며, 접지 전위가 되는 변형 방지 패턴(특히, 층간 접속 도체 패턴으로 접속된 복수의 변형 방지 패턴)에 접속하면, 접지를 더욱 강화할 수 있다.
<실시예 3> 도 7A는 실시예 3의 세라믹 다층 기판의 분해 사시도이다. 도 7B는 도 7A의 선 b-b를 따라 절단한 조립 단면도이다. 도 7A에서는, 신호 라인의 도시를 생략하고 있다.
실시예 3의 세라믹 다층 기판은 평판형상의 저판부(100)에, 캐버티(162)가 되는 개구(112, 122, 132)를 갖는 세라믹층(110, 120, 130)이 적층된다.
저판부(100)측으로부터 1층째와 3층째의 세라믹층(110, 130)에는, 개구(112, 132)를 사이에 두고 대향하는 동일한 측의 한 쌍의 변(도면에 있어서 좌우의 변)에, 변형 방지 패턴(114, 134)이 형성되어 있다. 변형 방지 패턴(114, 134)은 도 7B에 나타내는 바와 같이, 1층째와 2층째의 세라믹층(110, 120)에 형성된 층간 접속 도체 패턴(116, 126)에 의해 접속되어 있다. 3층째의 세라믹층(130)에는 변형 방지 패턴(134)과 제1의 주면(160)에 노출하는 접지 단자 전극(138) 사이를 접속하는 접속 도체(136)가 형성되어 있다. 이것에 의해, 변형 방지 패턴(114, 134)과 접 지 단자 전극(138) 사이가 전기적으로 접속되어, 접지 라인(150)이 형성된다.
이 접지 라인(150)은 캐버티(162) 주위의 4변 중, 대향하는 제1쌍의 2변에 형성되어 있다. 이 제1쌍의 2변에는, 접지 라인(150)의 외측(캐버티(162)와는 반대 측)에 신호 라인(140)이 배치되어 있다. 신호 라인(140)은 저판부(100)의 표면 전극(102), 면내 도체(104), 층간 접속 도체 패턴(106)에 전기적으로 접속되어 있다. 신호 라인(140)은 접지 라인(150)에 의해, 캐버티(162) 내에 배치되는 부품에 대한 아이솔레이션이 향상한다.
저판부(100)측으로부터 2층째의 세라믹층(120)에는, 개구(122) 주위의 4변 중, 접지 라인(150)이 형성되어 있지 않은 2변에, 변형 방지 패턴(124)이 형성되어 있다. 변형 방지 패턴(124)은 플로팅 패턴이며, 접지 라인에도, 신호 라인에도 접속되어 있지 않다.
1, 3층째의 변형 방지 패턴(114, 134)과, 2층째의 변형 방지 패턴(124)은, 제1의 주면(160)의 법선방향에서 봤을 때에, 캐버티(162)를 형성하는 개구(112, 122, 132)의 전 둘레를 둘러싸도록 배치되어 있다.
<실시예 4> 실시예 4의 세라믹 다층 기판은 도 8의 요부 분해 사시도에 나타내는 바와 같이, 실시예 3과 마찬가지로, 캐버티가 되는 개구(112, 122, 132)를 갖는 세라믹층(110, 120, 130)이 저판부(도시하지 않음)에 접속되며, 1층째와 3층째의 세라믹층(110, 130)에 접지 패턴(114, 134)이 형성되어 있다. 한편, 도 8에서는, 신호 라인의 도시를 생략하고 있다.
실시예 4의 세라믹 다층 기판은 실시예 3과 달리, 접지 패턴(114, 134) 사이 를 접속하며, 접지 라인을 형성하는 층간 접속 도체 패턴(116a, 116b;126a, 126b)이 2열로 번갈아 어긋나게 해서 배치되어 있다.
즉, 1층째와 2층째의 세라믹층(110, 120)에는, 개구(112, 122)의 변과 평행하게, 층간 접속 도체 패턴(116a, 116b:126a, 126b)이 2열로 배치되어 있다. 1열째의 층간 접속 도체 패턴(116a, 126a)과 2열째의 층간 접속 도체 패턴(116a, 126a)은 세라믹층(110, 120)의 주면을 따라, 층간 접속 도체 패턴(116a, 116b;126a, 126b)의 열에 수직인 방향에서 봤을 때에, 번갈아 배치되어 있다.
이와 같이 층간 접속 도체 패턴(116a, 116b;126a, 126b)을 지그재그 또는 갈지자형상으로 배치함으로써, 캐버티 내에 배치하는 부품에 대한 자기 실드성을 향상할 수 있다. 한편, 층간 접속 도체 패턴은 2열에 한하지 않으며, 3열 이상이 갈지자형상으로 배치되어도 좋다.
<실시예 5> 실시예 5의 세라믹 다층 기판은, 도 9의 분해 사시도에 나타내는 바와 같이, 캐버티를 형성하는 개구(212, 222, 232)를 갖는 세라믹층(210, 220, 230) 중, 저판부(200)측으로부터 1층째의 세라믹층(210)에는, 접지 라인을 형성하는 접지 패턴(214, 214a, 214b, 214c)과, 신호 라인을 형성하는 신호 패턴(216, 218)이 개구(212)를 따라 전 둘레에 배치되어 있다. 한편, 도 9에서는, 신호 라인의 도시를 생략하고 있다.
2층째의 세라믹층(220)에는, 개구(212)를 따라 4변에, 접지 라인을 형성하는 층간 접속 도체 패턴(226, 226a, 226b, 226c)이 형성되어 있다.
3층째의 세라믹층(230)에는, 개구(232)를 따라 전 둘레에, 접지 패턴(234, 236)이 배치되어 있다.
1층째의 세라믹층(210)과 같이, 동일층에, 접지 패턴(214, 214a, 214b, 214c)과, 신호 패턴(216, 218)의 양방을 배치해도 좋다. 어떠한 패턴(214, 214a, 214b, 214c;216, 218)도, 변형 방지용 패턴으로서 기능한다. 양방을 배치하는 경우, 접지 패턴(214a, 214b, 214c)과 신호 패턴(218)과 같이, 접지 패턴 사이에 신호 패턴이 배치되어 있으면 더욱 좋다. 신호 패턴의 아이솔레이션이 향상하기 때문이다.
또한, 각 세라믹층(210, 220, 230)에는, 개구(212, 222, 232)를 따라 각 변에, 접지 라인을 형성하는 접지 패턴(214, 214a, 214b, 214c;234, 236)과, 접지 라인을 형성하는 층간 접속 도체 패턴(226, 226a, 226b, 226c)의 적어도 한쪽이 배치되는 것이 바람직하다. 캐버티 내에 배치하는 부품에 대한 자기 실드성을 향상하기 때문이다.
접지 패턴은 캐버티의 변형 정도에 따라 형성하면 되고, 크기는 일정하지 않아도 된다. 즉, 접지 패턴의 크기는 접지 패턴(214와 234나, 214a, 214b, 214c와 236)과 같이 세라믹층마다 달라도 되고, 접지 패턴(214, 214a, 214b, 214c)과 같이, 동일한 세라믹층 내에 있어서 달라도 된다.
<정리> 이상에 설명한 세라믹 다층 기판은 변형 방지 패턴이나 표면 패턴을 형성함으로써, 세라믹 다층 기판의 본체, 특히 캐버티 주위부의 휨이나 구불거림 등의 변형을 억제할 수 있다. 이것에 의해, 세라믹 다층 기판에의 부품의 실장이 안정되고, 접속 신뢰성이 향상한다. 또한, 세라믹 다층 기판 자신의 실장도 안정되 며, 접속 신뢰성이 향상한다.
또한, 종래기술의 삽입층, 수축 완화 패드, 형상 유지 패턴 등(이하, "삽입층"이라고 말한다.)을 형성하기 위한 특별한 공정을 추가할 필요가 없으므로, 저비용으로 세라믹 다층 기판을 형성하는 것이 가능해진다.
또한, 삽입층 등이 없으므로, 얇게 형성하는 것이 가능해진다. 또한, 삽입층 등이 없고, 면내 도체나 비아홀 도체와 동일한 공정으로 변형 방지 패턴이나 층간 접속 도체 패턴을 형성하므로, 캐버티 주위부의 내부에 회로를 배치하는 것도 용이하다.
또한, 변형 방지 패턴이 접지 전위가 되도록 해서 접지를 강화함으로써, 고주파 특성 등의 특성 향상을 도모할 수 있다.
한편, 본 발명은 상기한 실시형태에 한정되는 것은 아니며, 변경을 가해서, 여러 가지 태양(態樣)으로 실시하는 것이 가능하다.

Claims (13)

  1. 적층된 복수의 세라믹층과,
    적어도 1개의 상기 세라믹층에 배치된 적어도 1개의 도체 패턴을 구비하고,
    적어도 제1의 주면(主面; main surface)에 캐버티가 형성된 세라믹 다층 기판으로서,
    상기 캐버티를 형성하는 개구를 갖는 적어도 1개의 상기 세라믹층에, 상기 제1의 주면의 법선방향에서 투시했을 때에 상기 개구의 전 둘레를 둘러싸도록 배치된, 상기 도체 패턴과 동일 재료로 이루어지는 변형 방지 패턴을 구비한 것을 특징으로 하는 세라믹 다층 기판.
  2. 제1항에 있어서, 상기 변형 방지 패턴은, 상기 개구의 전 둘레를 연속해서 포위하는 고리형상 패턴을 포함하는 것을 특징으로 하는 세라믹 다층 기판.
  3. 제1항에 있어서, 상기 변형 방지 패턴은, 상기 개구를 갖는 상기 세라믹층에, 상기 개구의 전 둘레를 둘러싸도록, 간격을 형성해서 복수의 패턴 요소가 배치된 분할 패턴을 포함하는 것을 특징으로 하는 세라믹 다층 기판.
  4. 제1항에 있어서, 상기 개구는 직사각형이며,
    상기 변형 방지 패턴은, 상기 개구를 갖는 상기 세라믹층에, 상기 개구의 적 어도 1개의 변을 따라 연장하는 띠형상 패턴을 포함하는 것을 특징으로 하는 세라믹 다층 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 캐버티의 개구의 형상은 정사각형이고,
    상기 제1의 주면은 긴 변 및 짧은 변을 갖는 직사각형이며,
    상기 제1의 주면에는, 상기 캐버티의 상기 개구와 상기 제1의 주면의 상기 짧은 변 사이에, 상기 변형 방지 패턴 이외의 도체 패턴과, 적어도 1개의 상기 변형 방지 패턴이 배치되고,
    상기 적어도 1개의 변형 방지 패턴은 상기 변형 방지 패턴 이외의 상기 도체 패턴보다도, 면적이 큰 것을 특징으로 하는 세라믹 다층 기판.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 변형 방지 패턴은 상기 제1의 주면에 배치되는 것을 특징으로 하는 세라믹 다층 기판.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 개구를 갖는 복수의 상기 세라믹층의 주면에 각각 배치된 복수의 상기 변형 방지 패턴과,
    상기 도체 패턴과 동일 재료로 이루어지고, 상기 세라믹층을 관통하며, 상기 복수의 상기 변형 방지 패턴을 접속하는 층간 접속 도체 패턴을 구비한 것을 특징으로 하는 세라믹 다층 기판.
  8. 제7항 중 어느 한 항에 있어서, 상기 층간 접속 도체 패턴을 복수 구비하고,
    상기 복수의 층간 접속 도체 패턴은 상기 제1의 주면의 법선방향에서 투시했을 때에 평행한 적어도 2열로 번갈아 어긋나게 해서 배치되어 있는 것을 특징으로 하는 세라믹 다층 기판.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 변형 방지 패턴이 상기 도체 패턴의 접지 전위가 되는 부분에 전기적으로 접속된 접지 패턴을 포함하는 것을 특징으로 하는 세라믹 다층 기판.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 제1의 주면에, 당해 세라믹 다층 기판을 회로 기판에 접속하기 위한 단자를 갖는 것을 특징으로 하는 세라믹 다층 기판.
  11. 제10항에 있어서, 상기 제1의 주면에 형성된 상기 캐버티 내에, 제1의 표면실장부품이 실장되고,
    상기 제1의 주면과는 반대측의 제2의 주면에, 제2의 표면실장부품이 실장되는 것을 특징으로 하는 세라믹 다층 기판.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 제1의 주면에, 상기 변형 방지 패턴을 구비한 것을 특징으로 하는 세라믹 다층 기판.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 세라믹층은 저온 소성 세라믹 재료에 의해 구성되고,
    상기 도체 패턴 및 상기 변형 방지 패턴은 은 또는 구리를 주성분으로 하는 재료에 의해 구성되는 것을 특징으로 하는 세라믹 다층 기판.
KR1020077004345A 2005-05-12 2006-04-10 세라믹 다층 기판 KR20070083505A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005140442 2005-05-12
JPJP-P-2005-00140442 2005-05-12

Publications (1)

Publication Number Publication Date
KR20070083505A true KR20070083505A (ko) 2007-08-24

Family

ID=37396342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077004345A KR20070083505A (ko) 2005-05-12 2006-04-10 세라믹 다층 기판

Country Status (6)

Country Link
US (1) US7745734B2 (ko)
EP (1) EP1881751B1 (ko)
JP (1) JP4506990B2 (ko)
KR (1) KR20070083505A (ko)
CN (1) CN100553413C (ko)
WO (1) WO2006120826A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021162249A1 (ko) * 2020-02-11 2021-08-19 삼성전자 주식회사 인쇄회로기판 조립체 및 이를 포함하는 전자 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4993739B2 (ja) 2007-12-06 2012-08-08 新光電気工業株式会社 配線基板、その製造方法及び電子部品装置
KR101230448B1 (ko) * 2008-10-31 2013-02-06 다이요 유덴 가부시키가이샤 프린트 배선판 및 그 제조 방법
JP5382225B2 (ja) * 2010-07-29 2014-01-08 株式会社村田製作所 セラミック多層基板およびその製造方法
US9414501B2 (en) 2012-01-04 2016-08-09 Board Of Regents, The University Of Texas System Method for connecting inter-layer conductors and components in 3D structures
US10748867B2 (en) 2012-01-04 2020-08-18 Board Of Regents, The University Of Texas System Extrusion-based additive manufacturing system for 3D structural electronic, electromagnetic and electromechanical components/devices
US10518490B2 (en) 2013-03-14 2019-12-31 Board Of Regents, The University Of Texas System Methods and systems for embedding filaments in 3D structures, structural components, and structural electronic, electromagnetic and electromechanical components/devices
US9908037B2 (en) 2013-07-11 2018-03-06 Board Of Regents, The University Of Texas System Electronic gaming die
KR102033317B1 (ko) * 2014-09-30 2019-11-08 가부시키가이샤 무라타 세이사쿠쇼 다층 기판
US9724897B2 (en) * 2015-01-07 2017-08-08 Emisense Technologies, Llc Processing method for constraining lower melting point metals within ceramic laminates during sintering
CN107615893B (zh) * 2015-06-25 2019-11-05 京瓷株式会社 布线基板、电子装置以及电子模块
JP6573515B2 (ja) * 2015-09-25 2019-09-11 日本特殊陶業株式会社 セラミック基板
WO2017082017A1 (ja) * 2015-11-11 2017-05-18 株式会社村田製作所 コイルアンテナ、コイル実装基板、記録媒体および電子機器
JP6737646B2 (ja) * 2016-06-24 2020-08-12 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6490255B1 (ja) * 2018-01-16 2019-03-27 三菱電機株式会社 車載電子装置
US10856411B2 (en) * 2018-06-29 2020-12-01 Dell Products, L.P. System and method for design of high speed signaling and power delivery
JP7044169B2 (ja) * 2018-09-25 2022-03-30 株式会社村田製作所 ワイヤレス受電回路モジュール
CN111599690A (zh) * 2020-05-27 2020-08-28 上海芯波电子科技有限公司 一种基于wb芯片与fc芯片共存的双面挖腔陶瓷封装工艺
US20220216171A1 (en) * 2021-01-06 2022-07-07 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4288841A (en) * 1979-09-20 1981-09-08 Bell Telephone Laboratories, Incorporated Double cavity semiconductor chip carrier
US4705917A (en) * 1985-08-27 1987-11-10 Hughes Aircraft Company Microelectronic package
JPH05243700A (ja) 1992-03-03 1993-09-21 Fujitsu Ltd 多層セラミック回路基板の製造方法
JPH06252558A (ja) * 1993-03-01 1994-09-09 Oki Electric Ind Co Ltd 多層ガラスセラミックキャビティ基板
EP0658937A1 (en) * 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
JP3725949B2 (ja) 1996-12-05 2005-12-14 日本特殊陶業株式会社 半導体素子収納用基体とその製造方法
JP3470852B2 (ja) * 1996-12-25 2003-11-25 日本特殊陶業株式会社 配線基板とその製造方法
JP3508905B2 (ja) * 1997-04-15 2004-03-22 日本特殊陶業株式会社 配線基板とその製造方法
JP2001284808A (ja) * 2000-03-31 2001-10-12 Kyocera Corp 積層回路基板
JP4524876B2 (ja) 2000-07-12 2010-08-18 日立金属株式会社 導電性ペーストおよび多層セラミック基板
JP3757788B2 (ja) * 2000-11-27 2006-03-22 株式会社村田製作所 多層セラミック基板およびその製造方法
JP2003060106A (ja) 2001-08-21 2003-02-28 Matsushita Electric Ind Co Ltd 積層セラミックパッケージおよびこれを用いた電子部品
JP2003224222A (ja) * 2001-11-26 2003-08-08 Kyocera Corp 半導体素子収納用パッケージ
JP4099756B2 (ja) * 2002-08-07 2008-06-11 日立金属株式会社 積層基板
JP2004095767A (ja) * 2002-08-30 2004-03-25 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
JP2004165247A (ja) 2002-11-11 2004-06-10 Matsushita Electric Ind Co Ltd 多層セラミック基板、その製造方法、通信用デバイスおよびそれを用いた通信機器
JP4543374B2 (ja) * 2004-07-05 2010-09-15 日立金属株式会社 積層基板およびその製造方法
JP4565381B2 (ja) * 2004-07-29 2010-10-20 日立金属株式会社 積層基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021162249A1 (ko) * 2020-02-11 2021-08-19 삼성전자 주식회사 인쇄회로기판 조립체 및 이를 포함하는 전자 장치
CN115066986A (zh) * 2020-02-11 2022-09-16 三星电子株式会社 印刷电路板组件和包括其的电子装置

Also Published As

Publication number Publication date
EP1881751A1 (en) 2008-01-23
CN101010996A (zh) 2007-08-01
JP4506990B2 (ja) 2010-07-21
EP1881751A4 (en) 2009-07-29
US20070187137A1 (en) 2007-08-16
JPWO2006120826A1 (ja) 2008-12-18
EP1881751B1 (en) 2014-06-04
US7745734B2 (en) 2010-06-29
CN100553413C (zh) 2009-10-21
WO2006120826A1 (ja) 2006-11-16

Similar Documents

Publication Publication Date Title
JP4506990B2 (ja) セラミック多層基板
US8410887B2 (en) Built-in-coil substrate
KR100352780B1 (ko) 다층 세라믹 기판 및 그의 제조방법
KR100451949B1 (ko) 다층 세라믹 기판의 제조 방법
US7703198B2 (en) Method of manufacturing capacitor-embedded low temperature co-fired ceramic substrate
KR100745359B1 (ko) 세라믹 다층기판
KR20150089279A (ko) 칩형 코일 부품
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
US20020026978A1 (en) Multilayer ceramic substrate and manufacturing method therefor
JP5704177B2 (ja) 電子部品
KR20110019536A (ko) 세라믹 기판 및 그 제조방법
KR100748238B1 (ko) 무수축 세라믹 기판 및 그 제조방법
JP4565381B2 (ja) 積層基板
JP4501524B2 (ja) セラミック多層基板およびその製造方法
JP2010016141A (ja) 部品内蔵セラミックス基板およびその製造方法
JP5838978B2 (ja) セラミック積層部品
JP4931329B2 (ja) コンデンサ、配線基板、デカップリング回路及び高周波回路
CN110463358B (zh) 布线基板以及电子模块
JP5472653B2 (ja) チップ状電子部品の製造方法およびセラミック基板
KR100519813B1 (ko) 다층기판의 단자구조 및 그 형성방법
KR100887112B1 (ko) 무수축 세라믹 기판의 제조방법 및 이에 의해 제조된 다층세라믹 기판
JP2006032469A (ja) 多層セラミック基板
KR20070098051A (ko) 세라믹 다층기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090323

Effective date: 20100325

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100527

Effective date: 20101217

J2X2 Appeal (before the supreme court)

Free format text: APPEAL BEFORE THE SUPREME COURT FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL

J303 Written judgement (supreme court)

Free format text: JUDGMENT (SUPREME COURT) FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110104

Effective date: 20110428