JP5472653B2 - チップ状電子部品の製造方法およびセラミック基板 - Google Patents
チップ状電子部品の製造方法およびセラミック基板 Download PDFInfo
- Publication number
- JP5472653B2 JP5472653B2 JP2011282067A JP2011282067A JP5472653B2 JP 5472653 B2 JP5472653 B2 JP 5472653B2 JP 2011282067 A JP2011282067 A JP 2011282067A JP 2011282067 A JP2011282067 A JP 2011282067A JP 5472653 B2 JP5472653 B2 JP 5472653B2
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- ceramic
- substrate
- ceramic substrate
- dummy part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
12 部品形成領域
21,31,41,51,61,62,63,64,65,66 ダミー部群
22,23,24,32,33,34,42,43,52,53 ダミー部列
71 ブレード
72 グリーンシート
73 セラミック粒子
74 ガラス粒子
A セラミック基板縁部の中央部
B セラミック基板の角部
Cx 基板の横方向の中心線
Cy 基板の縦方向の中心線
S 材料の塗布方向(シートを引く方向)
X1,X2,X3,X4,Y1,Y2,Y3 基板変形の測定ライン
Claims (6)
- 平面から見て縦方向と横方向とに複数の部品形成領域がマトリックス状に配列されるように、セラミック材料を主構成材料とする1層以上の絶縁層と、導体パターンを含む1層以上の導体層とを積層した未焼成のセラミック基板を作製する工程と、
当該未焼成のセラミック基板を焼成する工程と、
当該焼成したセラミック基板を前記部品形成領域ごとに分割することによりチップ状電子部品を得る工程と
を備えたチップ状電子部品の製造方法であって、
前記未焼成のセラミック基板を作製する工程は、
前記セラミック基板を形成する略方形の平面形状を有する1枚以上のセラミックグリーンシートを用意する工程と、
当該1枚以上のセラミックグリーンシートのうちの少なくとも1枚のセラミックグリーンシートの表面に、前記導体パターンを配置する工程と、
を含み、
前記導体パターンを配置する工程では、前記セラミックグリーンシートの縦方向の両縁部および横方向の両縁部のうちのいずれか一方または双方において複数の部品形成領域を、導体パターンを備えないダミー部とし、
前記セラミックグリーンシートの各縁部に配置した複数のダミー部をダミー部群とすると、前記導体パターンを配置する工程では、当該ダミー部群が、前記セラミックグリーンシートの各縁部の中央部にそれぞれ配置されるように前記ダミー部を形成し、
前記セラミックグリーンシートの縁に平行に複数の前記ダミー部が配列されたダミー部の列をダミー部列とした場合に、前記導体パターンを配置する工程では、前記縦方向の両縁部に形成したダミー部群および前記横方向の両縁部に形成したダミー部群のうちの一方または双方が、当該セラミックグリーンシートの縁から中心に向けて隣接する2以上のダミー部列をそれぞれ含み、且つ、これら2以上のダミー部列の幅が前記セラミックグリーンシートの縁から中心に向け順次小さくなるように前記ダミー部を形成する
ことを特徴とするチップ状電子部品の製造方法。 - 前記セラミックグリーンシートを用意する工程では、スラリー状にしたセラミック材料をブレードを使用して一定方向へ塗布するようにシート状に成形したセラミックグリーンシートを用意し、
前記導体パターンを配置する工程では、前記セラミックグリーンシートの縦方向の両端部に形成したダミー部群が前記セラミックグリーンシートの横方向の両端部に形成したダミー部群より多くのダミー部列を含むように、且つ、前記セラミックグリーンシートの横方向が前記セラミック材料の塗布方向と一致するように、前記ダミー部を形成する
請求項1に記載のチップ状電子部品の製造方法。 - 前記セラミック基板が、LTCC基板である
請求項1または2に記載のチップ状電子部品の製造方法。 - 平面から見て縦方向と横方向とに複数の部品形成領域がマトリックス状に配列されるように、セラミック材料を主構成材料とする1層以上の絶縁層と、導体パターンを含む1層以上の導体層とを積層したセラミック基板であって、
前記セラミック基板は、略方形の平面形状を有し、
当該セラミック基板の縦方向の両縁部および横方向の両縁部のうちのいずれか一方または双方において複数の部品形成領域を、導体パターンを含まないダミー部とし、
前記セラミック基板の各縁部に配置した複数のダミー部をダミー部群とすると、当該ダミー部群は、前記セラミック基板の各縁部の中央部にそれぞれ配置されており、
前記セラミック基板の縁に平行に複数の前記ダミー部が配列されたダミー部の列をダミー部列とした場合に、前記縦方向の両縁部に形成したダミー部群および前記横方向の両縁部に形成したダミー部群のうちの一方または双方が、当該セラミック基板の縁から中心に向けて隣接する2以上のダミー部列をそれぞれ含み、且つ、これら2以上のダミー部列の幅が前記セラミック基板の縁から中心に向け順次小さくなるように前記ダミー部を設けてある
ことを特徴とするセラミック基板。 - 前記縦方向の両端部に形成したダミー部群は、前記横方向の両端部に形成したダミー部群より多くのダミー部列を含み、
前記絶縁層は、スラリー状にしたセラミック材料をブレードを使用して一定方向へ塗布するようにシート状に成形されたものであり、
前記横方向が、前記セラミック材料の塗布方向である
請求項4に記載のセラミック基板。 - 前記セラミック基板が、LTCC基板である
請求項4または5に記載のセラミック基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011282067A JP5472653B2 (ja) | 2011-12-22 | 2011-12-22 | チップ状電子部品の製造方法およびセラミック基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011282067A JP5472653B2 (ja) | 2011-12-22 | 2011-12-22 | チップ状電子部品の製造方法およびセラミック基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013131717A JP2013131717A (ja) | 2013-07-04 |
JP5472653B2 true JP5472653B2 (ja) | 2014-04-16 |
Family
ID=48909033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011282067A Active JP5472653B2 (ja) | 2011-12-22 | 2011-12-22 | チップ状電子部品の製造方法およびセラミック基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5472653B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2707440B2 (ja) * | 1996-10-07 | 1998-01-28 | 北陸電気工業株式会社 | チップ状絶縁基板の製造方法と装置 |
JPH11163478A (ja) * | 1997-11-28 | 1999-06-18 | Kyocera Corp | 分割溝を有するセラミック基板 |
JP4360081B2 (ja) * | 2002-12-02 | 2009-11-11 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
JP2004259767A (ja) * | 2003-02-24 | 2004-09-16 | Koa Corp | セラミック基板 |
JP4277012B2 (ja) * | 2005-03-29 | 2009-06-10 | 日本特殊陶業株式会社 | 多数個取り配線基板 |
-
2011
- 2011-12-22 JP JP2011282067A patent/JP5472653B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013131717A (ja) | 2013-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100451949B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
US8410887B2 (en) | Built-in-coil substrate | |
JP4506990B2 (ja) | セラミック多層基板 | |
KR100451955B1 (ko) | 세라믹 다층 기판의 제조방법 및 미소성의 복합 적층체 | |
KR101565651B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
JP4424420B2 (ja) | 電子部品モジュール | |
JP2010258070A (ja) | 積層型セラミック電子部品 | |
KR20130093034A (ko) | 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서 | |
JP5799973B2 (ja) | セラミック多層配線基板およびこれを備えるモジュール | |
US8450615B2 (en) | Ceramic multilayer substrate | |
KR101434103B1 (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 | |
JP4099756B2 (ja) | 積層基板 | |
US9613755B2 (en) | Multi layer ceramic capacitor, embedded board using multi layer ceramic capacitor and manufacturing method thereof | |
KR101709285B1 (ko) | 전자부품의 제조방법 | |
JP2006222441A (ja) | コンデンサ、配線基板、デカップリング回路及び高周波回路 | |
JP5382225B2 (ja) | セラミック多層基板およびその製造方法 | |
JP5472653B2 (ja) | チップ状電子部品の製造方法およびセラミック基板 | |
JP4595199B2 (ja) | 多層セラミック基板の製造方法 | |
JP5692469B2 (ja) | 電子部品およびその製造方法 | |
JP2023151388A (ja) | 多数個取りセラミック基板、及びその製造方法 | |
JP4931329B2 (ja) | コンデンサ、配線基板、デカップリング回路及び高周波回路 | |
WO2023210465A1 (ja) | 積層セラミックコンデンサ及び積層セラミックコンデンサの実装方法 | |
JP5493535B2 (ja) | 複合部品 | |
JP4413375B2 (ja) | キャパシタ内蔵インターポーザ及びその製造方法 | |
JP2022149755A (ja) | 多数個取り基板及び配線基板並びに電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5472653 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |