JP2004259767A - セラミック基板 - Google Patents
セラミック基板 Download PDFInfo
- Publication number
- JP2004259767A JP2004259767A JP2003046295A JP2003046295A JP2004259767A JP 2004259767 A JP2004259767 A JP 2004259767A JP 2003046295 A JP2003046295 A JP 2003046295A JP 2003046295 A JP2003046295 A JP 2003046295A JP 2004259767 A JP2004259767 A JP 2004259767A
- Authority
- JP
- Japan
- Prior art keywords
- division
- primary
- ceramic substrate
- grooves
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】一次分割溝や二次分割溝に沿った不所望な割れが発生しにくく、かつ、チップ状電子部品の端面形状不良を防止する効果が高いセラミック基板を提供すること。
【解決手段】セラミック基板１１は、表面（上面Ａ）側に形成される一次分割溝１２ａの深さｄ１が、裏面（下面Ｂ）側に形成される一次分割溝１２ｂの深さｄ２よりも深く、かつ、表面側に形成される二次分割溝１３ａの深さｄ３が、裏面側に形成される二次分割溝１３ｂの深さｄ４よりも浅くしてある。そして、セラミック基板１１の表裏両面間の厚さ寸法をｔとしたとき、（ｄ１＋ｄ２）の値と（ｄ３＋ｄ４）の値をいずれも０．４５ｔ〜０．６５ｔの範囲内に設定し、かつ、（ｄ１＋ｄ２）≧（ｄ３＋ｄ４）となるように設定してある。
【選択図】 図２
【解決手段】セラミック基板１１は、表面（上面Ａ）側に形成される一次分割溝１２ａの深さｄ１が、裏面（下面Ｂ）側に形成される一次分割溝１２ｂの深さｄ２よりも深く、かつ、表面側に形成される二次分割溝１３ａの深さｄ３が、裏面側に形成される二次分割溝１３ｂの深さｄ４よりも浅くしてある。そして、セラミック基板１１の表裏両面間の厚さ寸法をｔとしたとき、（ｄ１＋ｄ２）の値と（ｄ３＋ｄ４）の値をいずれも０．４５ｔ〜０．６５ｔの範囲内に設定し、かつ、（ｄ１＋ｄ２）≧（ｄ３＋ｄ４）となるように設定してある。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、分割溝が格子状に形成されていて、チップ状電子部品を多数個取りする大判基板として用いられるセラミック基板に関する。
【０００２】
【従来の技術】
格子状の分割溝を設けたセラミック基板を用いると、その片面に多数の回路素子（例えば抵抗素子）を一括して形成した後、一次分割溝に沿って短冊状に分割し、この短冊状分割片に端面電極を形成してから二次分割溝に沿って分割することにより、多数のチップ状電子部品を効率よく一括製造することができる。そして、従来のこの種のセラミック基板では、一般的に、回路素子が形成される基板片面のみに、直線状に延びる複数の一次分割溝と、一次分割溝に対し直交する方向に延びる複数の二次分割溝とが形成されていた。しかしながら、格子状の分割溝が片面のみに形成されているセラミック基板を使用すると、分割工程でセラミック基板の他面側が斜めに破断して、チップ状電子部品の端面となる分割面の形状がいびつになりやすいため、自動実装に支障をきたす等の不良品が発生して、チップ状電子部品の製造歩留まりが向上させにくいという問題があった。
【０００３】
そこで従来、セラミック基板の表裏両面にそれぞれ一次分割溝および二次分割溝を格子状に形成し、かつ、一次分割溝の深さの和が二次分割溝の深さの和よりも大きくなるように設定しておくという技術が提案されている（例えば、特許文献１参照）。図８は、かかる従来のセラミック基板の分割溝を示す要部断面図であり、同図（ａ）は一次分割溝、同図（ｂ）は二次分割溝を示している。
【０００４】
図８において、セラミック基板１の上面（表面）Ａは回路素子が形成される面であり、下面（裏面）Ｂはチップ状電子部品の底面となる面である。このセラミック基板１には、一次分割工程での分割溝として、上面Ａに直線状に延びる複数の一次分割溝２ａが等ピッチに形成されていると共に、下面Ｂで各一次分割溝２ａと対応する位置にそれぞれ一次分割溝２ｂが形成されており、これら対をなす一次分割溝２ａ，２ｂは深さＤ１に設定されている。同様に、二次分割工程での分割溝として、上面Ａに一次分割溝２ａに対し直交する方向に延びる複数の二次分割溝３ａが等ピッチに形成されていると共に、下面Ｂで各二次分割溝３ａと対応する位置にそれぞれ二次分割溝３ｂが形成されており、これら対をなす二次分割溝３ａ，３ｂは深さＤ２（ただしＤ２＜Ｄ１）に設定されている。
【０００５】
このように表裏両面に格子状の分割溝が形成してあるセラミック基板１は、一次分割工程で表面側の一次分割溝２ａがブレイクされると裏面側の一次分割溝２ｂに向かって破断しやすく、かつ、二次分割工程で表面側の二次分割溝３ａがブレイクされると裏面側の二次分割溝３ｂに向かって破断しやすいため、チップ状電子部品の端面形状不良が発生しにくくなって製造歩留まりの向上が期待できる。また、このセラミック基板１では、一次分割溝２ａ，２ｂの深さの和（２Ｄ１）を二次分割溝３ａ，３ｂの深さの和（２Ｄ２）よりも大きくすることにより、一次分割溝２ａ，２ｂに比して二次分割溝３ａ，３ｂのブレイク強度を高めているので、一次分割工程で懸念される二次分割溝３ａ，３ｂに沿った不所望な割れが発生しにくくなっている。
【０００６】
【発明が解決しようとする課題】
図８に示す従来のセラミック基板１は、分割溝が片面のみに形成されているセラミック基板に比べると、チップ状電子部品の製造歩留まりを向上させるうえで有効であるが、表裏両面に深めの一次分割溝２ａ，２ｂを形成すると両一次分割溝２ａ，２ｂ間が肉薄になって、回路素子の印刷工程時（例えばチャッキング時やスキージング時）などに付与される加圧力で一次分割溝２ａ，２ｂに沿った不所望な割れが発生しやすくなる。そのため、実際には一次分割溝２ａ，２ｂをあまり深く形成することはできないが、そうなると二次分割溝３ａ，３ｂの深さと大差なくなってしまうため、一次分割工程で二次分割溝３ａ，３ｂに沿った割れが発生する危険性が高まる。また、二次分割溝３ａ，３ｂを表裏両面に浅めに形成してブレイク強度を高めた場合には、両二次分割溝３ａ，３ｂ間が肉厚になってしまうため、二次分割工程でチップ状電子部品の端面形状不良が発生する危険性が高まる。
【０００７】
なお、表面側の一次分割溝２ａのみを深くして裏面側の一次分割溝２ｂは浅くすることにより両一次分割溝２ａ，２ｂ間の厚みを確保したセラミック基板も知られているが、このものも、表裏両面の二次分割溝３ａ，３ｂ間をある程度肉厚に設定しておかないと、一次分割工程で二次分割溝３ａ，３ｂに沿った割れが発生しやすくなってしまうため、二次分割工程で懸念されるチップ状電子部品の端面形状不良を防止する効果は十分とは言えなかった。
【０００８】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、一次分割溝や二次分割溝に沿った不所望な割れが発生しにくく、かつ、チップ状電子部品の端面形状不良を防止する効果が高い優れたセラミック基板を提供することにある。
【０００９】
【課題を解決するための手段】
上述した目的を達成するために、本発明によるセラミック基板では、直線状に延びて一次分割工程での分割溝となる複数の一次分割溝と、該一次分割溝に対し直交する方向に延びて二次分割工程での分割溝となる複数の二次分割溝とを、表裏両面に格子状に配列させて形成すると共に、前記表裏両面のうち回路素子が形成される表面側に形成される前記一次分割溝の深さを、裏面側に形成される前記一次分割溝の深さよりも深くし、かつ、前記表面側に形成される前記二次分割溝の深さを、前記裏面側に形成される前記二次分割溝の深さよりも浅くした。
【００１０】
このように構成されたセラミック基板は、一次分割溝と二次分割溝のいずれもが片面側で深く他面側で浅くなっているため、表裏両面の一次分割溝どうしの間および表裏両面の二次分割溝どうしの間に、印刷工程時などに付与される加圧力で割れる恐れのない厚みを確保することができる。また、一次分割工程において表面側に深めに形成されている一次分割溝は開く向きにブレイクされるが、この表面側に形成されている二次分割溝は浅めなので、一次分割工程で懸念される二次分割溝に沿った不所望な割れが発生する危険性は少ない。また、その後の二次分割工程において、表面側の二次分割溝が開く向きにブレイクされると裏面側に深めに形成されている二次分割溝に向かって破断しやすくなるので、チップ状電子部品の端面形状不良も発生しにくい。
【００１１】
かかる構成において、セラミック基板の表裏両面間の厚さ寸法をｔとしたとき、該表裏両面にそれぞれ形成される一次分割溝の深さの和を０．４５ｔ〜０．６５ｔの範囲内に設定すると共に、該表裏両面にそれぞれ形成される二次分割溝の深さの和を０．４５ｔ〜０．６５ｔの範囲内に設定し、かつ、一次分割溝の深さの和を二次分割溝の深さの和よりも大きな値に設定しておけば、各分割溝に沿った不所望な割れや端面形状不良を確実に防止するという観点から好ましい。このとき、表面側に形成される一次分割溝の深さと裏面側に形成される二次分割溝の深さをいずれも０．２５ｔ以上に設定すると共に、裏面側に形成される一次分割溝の深さと表面側に形成される二次分割溝の深さをいずれも０．１ｔ以上に設定しておくことが好ましい。
【００１２】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明すると、図１は本発明の実施形態例に係るセラミック基板の平面図、図２は該セラミック基板の分割溝を示す要部断面図、図３は該セラミック基板上に電極を配設した状態を示す要部平面図、図４は該セラミック基板上に抵抗体を配設した状態を示す要部平面図、図５は該セラミック基板上にガラスコート層を配設した状態を示す要部平面図、図６は該セラミック基板を一次分割して得た短冊状分割片の平面図、図７は該短冊状分割片を二次分割して得たチップ抵抗器の断面図である。
【００１３】
図１，２に示すセラミック基板１１は、図７に示すチップ抵抗器１０を多数個取りするための大判基板であって、アルミナを主成分とする絶縁性材料からなる。セラミック基板１１の上面（表面）Ａは、抵抗体１４等が形成される回路素子形成面であり、この上面Ａに一次分割溝１２ａと二次分割溝１３ａが格子状の配列で形成されている。また、セラミック基板１１の下面（裏面）Ｂはチップ抵抗器１０の底面となる面であり、この下面Ｂに一次分割溝１２ｂと二次分割溝１３ｂが格子状の配列で形成されている。すなわち、このセラミック基板１１には一次分割工程での分割溝として、上面Ａに直線状に延びる複数の一次分割溝１２ａが等ピッチに形成されていると共に、下面Ｂで各一次分割溝１２ａと対応する位置にそれぞれ一次分割溝１２ｂが形成されている。ただし、図２（ａ）に示すように、上面Ａ側の一次分割溝１２ａの深さｄ１は下面Ｂ側の一次分割溝１２ｂの深さｄ２よりも深く、セラミック基板１１の表裏両面間の厚さ寸法をｔとしたとき、（ｄ１＋ｄ２）の値が０．４５ｔ〜０．６５ｔを満足するように設定されている。また、このセラミック基板１１には二次分割工程での分割溝として、上面Ａに一次分割溝１２ａに対し直交する方向に延びる複数の二次分割溝１３ａが等ピッチに形成されていると共に、下面Ｂで各二次分割溝１３ａと対応する位置にそれぞれ二次分割溝１３ｂが形成されている。ただし、図２（ｂ）に示すように、上面Ａ側の二次分割溝１３ａの深さｄ３は下面Ｂ側の二次分割溝１３ｂの深さｄ４よりも浅く、（ｄ３＋ｄ４）の値が（ｄ１＋ｄ２）の値よりも大きくなくて０．４５ｔ〜０．６５ｔを満足するように設定されている。
【００１４】
かかるセラミック基板１１からチップ抵抗器１０を多数個取りするための製造工程について説明すると、まず、図３に示すように、セラミック基板１１の表裏両面に銀ペーストまたは銀とパラジウムのペーストをスクリーン印刷して焼成することにより、個々のチップ抵抗器１０に対応する表面電極１５と裏面電極１６（図７参照）を形成する。ここで、表面電極１５と裏面電極１６はどちらを先に印刷形成してもよい。
【００１５】
次に、図４に示すように、セラミック基板１１の表面側に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して焼成することにより、隣接する一対の表面電極１５間にそれぞれ抵抗体１４を形成する。そして、図５に示すように、各抵抗体１４を被覆するようにガラスペーストをスクリーン印刷して焼成することにより、帯状のガラスコート層１７を形成し、この後、抵抗体１４をレーザトリミングすることにより、各抵抗体１４を所定の抵抗値に調整する。なお、ガラスコート層１７は、抵抗体１４の非トリミング領域がレーザの熱で損傷しないように保護する役目を果たす。
【００１６】
次に、ガラスコート層１７およびトリミング部分を被覆するようにエポキシ等の樹脂ペーストをスクリーン印刷して加温硬化することにより、帯状のオーバーコート層１８を形成し、この後、一次分割溝１２ａ，１２ｂに沿ってセラミック基板１１を分割する一次分割を行って、図６に示すような短冊状分割片１９を形成する。なお、抵抗体１４のトリミングした部分はオーバーコート層１８によって被覆されるため、抵抗体１４は露出部分がなくなって酸化等に起因する抵抗値の変動が防止できる。
【００１７】
次に、短冊状分割片１９の長手方向に沿って延びる一対の側端面にそれぞれニッケルクロム等をスパッタすることにより、表面電極１５と裏面電極１６の端面どうしを橋絡する端面電極２０（図７参照）を形成し、この端面電極２０と表面電極１５および裏面電極１６からなる下地電極層を得る。そして、この短冊状分割片１９を二次分割溝１３ａ，１３ｂに沿って個々のチップ状基板２１に分割する二次分割を行った後、各チップ状基板２１の下地電極層に電解めっきを施してニッケルめっき層２２と半田めっき層２３とを形成することにより、図７に示すようなチップ抵抗器１０が得られる。なお、これらのめっき層２２，２３は、電極くわれの防止や半田付けの信頼性向上を図るためのものである。
【００１８】
このように本実施形態例に係るセラミック基板１１は、表裏両面（上面Ａと下面Ｂ）に形成されている一方の一次分割溝１２ａが深くて他方の一次分割溝１２ｂが浅く、かつ、一方の二次分割溝１３ａが浅くて他方の二次分割溝１３ｂが深くしてあるため、表裏両面の一次分割溝１２ａ，１２ｂどうしの間、および表裏両面の二次分割溝１３ａ，１３ｂどうしの間に、印刷工程時（例えばチャッキング時やスキージング時）などに付与される加圧力で割れる恐れのない厚みが確保されている。また、一次分割工程において、上面Ａ側に深めに形成されている一次分割溝１２ａは開く向きにブレイクされるが、この上面Ａ側に形成されている二次分割溝１３ａは浅めなので、一次分割工程で二次分割溝１３ａ，１３ｂに沿う不所望な割れが発生する危険性は少ない。また、その後の二次分割工程においては、上面Ａ側の二次分割溝１３ａが開く向きにブレイクされるが、このとき短冊状分割片１９は下面Ｂ側に深めに形成されている二次分割溝１３ｂに向かって破断しやすく、二次分割溝１３ｂを外れた破断面が生じる可能性は低いため、多数個取りしたチップ抵抗器１０の端面形状がいびつになる可能性は低い。したがって、このようなセラミック基板１１を大判基板として使用することにより、チップ抵抗器１０の製造歩留まりを大幅に向上させることができる。
【００１９】
なお、本実施形態例では、セラミック基板１１の表裏両面に形成される一次分割溝１２ａ，１２ｂの深さの和（ｄ１＋ｄ２）と、二次分割溝１３ａ，１３ｂの深さの和（ｄ３＋ｄ４）を、いずれも、該セラミック基板１１の表裏両面間の厚さ寸法ｔの４５〜６５％に設定し、かつ、（ｄ１＋ｄ２）≧（ｄ３＋ｄ４）となるように設定してあるが、このような条件を満足することにより、各分割溝に沿った不所望な割れや端面形状不良を確実に防止することができる。このとき、深めに形成されている一次分割溝１２ａと二次分割溝１３ｂの深さｄ１，ｄ４をいずれも０．２５ｔ以上に設定すると共に、浅めに形成されている一次分割溝１２ｂと二次分割溝１３ａの深さｄ２，ｄ３をいずれも０．１ｔ以上に設定しておくことが好ましい。例えば、セラミック基板１１の表裏両面間の厚さ寸法が２８０μｍである場合、ｄ１とｄ４は約７０μｍ以上に設定し、かつ、ｄ２とｄ３は約３０μｍ以上に設定しておくことが好ましい。
【００２０】
また、本実施形態例ではセラミック基板１１からチップ抵抗器１０を製造する場合について説明したが、チップコンデンサなどの他のチップ状電子部品の大判基板として用いられるセラミック基板であっても、本発明を適用できることは言うまでもない。
【００２１】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
【００２２】
表面側に形成される一次分割溝の深さを裏面側に形成される一次分割溝の深さよりも深くし、かつ、表面側に形成される二次分割溝の深さを裏面側に形成される二次分割溝の深さよりも浅くしたセラミック基板なので、表裏両面の一次分割溝どうしの間、および表裏両面の二次分割溝どうしの間に、印刷工程時などに付与される加圧力で割れる恐れのない厚みを確保することができる。そして、表面側の二次分割溝が浅めなため、一次分割工程で懸念される二次分割溝に沿った不所望な割れを防止する効果が高く、また、二次分割工程では裏面側の深めの二次分割溝に向かって破断しやすいため、チップ状電子部品の端面形状不良を防止する効果が高い。
【図面の簡単な説明】
【図１】本発明の実施形態例に係るセラミック基板の平面図である。
【図２】該セラミック基板の分割溝を示す要部断面図である。
【図３】該セラミック基板上に電極を配設した状態を示す要部平面図である。
【図４】該セラミック基板上に抵抗体を配設した状態を示す要部平面図である。
【図５】該セラミック基板上にガラスコート層を配設した状態を示す要部平面図である。
【図６】該セラミック基板を一次分割して得た短冊状分割片の平面図である。
【図７】該短冊状分割片を二次分割して得たチップ抵抗器の断面図である。
【図８】従来例に係るセラミック基板の分割溝を示す要部断面図である。
【符号の説明】
１０ チップ抵抗器
１１ セラミック基板
１２ａ，１２ｂ 一次分割溝
１３ａ，１３ｂ 二次分割溝
１４ 抵抗体
１５ 表面電極
１６ 裏面電極
１７ ガラスコート層
１８ オーバーコート層
１９ 短冊状分割片
２０ 端面電極
２１ チップ状基板
２２，２３ めっき層
【発明の属する技術分野】
本発明は、分割溝が格子状に形成されていて、チップ状電子部品を多数個取りする大判基板として用いられるセラミック基板に関する。
【０００２】
【従来の技術】
格子状の分割溝を設けたセラミック基板を用いると、その片面に多数の回路素子（例えば抵抗素子）を一括して形成した後、一次分割溝に沿って短冊状に分割し、この短冊状分割片に端面電極を形成してから二次分割溝に沿って分割することにより、多数のチップ状電子部品を効率よく一括製造することができる。そして、従来のこの種のセラミック基板では、一般的に、回路素子が形成される基板片面のみに、直線状に延びる複数の一次分割溝と、一次分割溝に対し直交する方向に延びる複数の二次分割溝とが形成されていた。しかしながら、格子状の分割溝が片面のみに形成されているセラミック基板を使用すると、分割工程でセラミック基板の他面側が斜めに破断して、チップ状電子部品の端面となる分割面の形状がいびつになりやすいため、自動実装に支障をきたす等の不良品が発生して、チップ状電子部品の製造歩留まりが向上させにくいという問題があった。
【０００３】
そこで従来、セラミック基板の表裏両面にそれぞれ一次分割溝および二次分割溝を格子状に形成し、かつ、一次分割溝の深さの和が二次分割溝の深さの和よりも大きくなるように設定しておくという技術が提案されている（例えば、特許文献１参照）。図８は、かかる従来のセラミック基板の分割溝を示す要部断面図であり、同図（ａ）は一次分割溝、同図（ｂ）は二次分割溝を示している。
【０００４】
図８において、セラミック基板１の上面（表面）Ａは回路素子が形成される面であり、下面（裏面）Ｂはチップ状電子部品の底面となる面である。このセラミック基板１には、一次分割工程での分割溝として、上面Ａに直線状に延びる複数の一次分割溝２ａが等ピッチに形成されていると共に、下面Ｂで各一次分割溝２ａと対応する位置にそれぞれ一次分割溝２ｂが形成されており、これら対をなす一次分割溝２ａ，２ｂは深さＤ１に設定されている。同様に、二次分割工程での分割溝として、上面Ａに一次分割溝２ａに対し直交する方向に延びる複数の二次分割溝３ａが等ピッチに形成されていると共に、下面Ｂで各二次分割溝３ａと対応する位置にそれぞれ二次分割溝３ｂが形成されており、これら対をなす二次分割溝３ａ，３ｂは深さＤ２（ただしＤ２＜Ｄ１）に設定されている。
【０００５】
このように表裏両面に格子状の分割溝が形成してあるセラミック基板１は、一次分割工程で表面側の一次分割溝２ａがブレイクされると裏面側の一次分割溝２ｂに向かって破断しやすく、かつ、二次分割工程で表面側の二次分割溝３ａがブレイクされると裏面側の二次分割溝３ｂに向かって破断しやすいため、チップ状電子部品の端面形状不良が発生しにくくなって製造歩留まりの向上が期待できる。また、このセラミック基板１では、一次分割溝２ａ，２ｂの深さの和（２Ｄ１）を二次分割溝３ａ，３ｂの深さの和（２Ｄ２）よりも大きくすることにより、一次分割溝２ａ，２ｂに比して二次分割溝３ａ，３ｂのブレイク強度を高めているので、一次分割工程で懸念される二次分割溝３ａ，３ｂに沿った不所望な割れが発生しにくくなっている。
【０００６】
【発明が解決しようとする課題】
図８に示す従来のセラミック基板１は、分割溝が片面のみに形成されているセラミック基板に比べると、チップ状電子部品の製造歩留まりを向上させるうえで有効であるが、表裏両面に深めの一次分割溝２ａ，２ｂを形成すると両一次分割溝２ａ，２ｂ間が肉薄になって、回路素子の印刷工程時（例えばチャッキング時やスキージング時）などに付与される加圧力で一次分割溝２ａ，２ｂに沿った不所望な割れが発生しやすくなる。そのため、実際には一次分割溝２ａ，２ｂをあまり深く形成することはできないが、そうなると二次分割溝３ａ，３ｂの深さと大差なくなってしまうため、一次分割工程で二次分割溝３ａ，３ｂに沿った割れが発生する危険性が高まる。また、二次分割溝３ａ，３ｂを表裏両面に浅めに形成してブレイク強度を高めた場合には、両二次分割溝３ａ，３ｂ間が肉厚になってしまうため、二次分割工程でチップ状電子部品の端面形状不良が発生する危険性が高まる。
【０００７】
なお、表面側の一次分割溝２ａのみを深くして裏面側の一次分割溝２ｂは浅くすることにより両一次分割溝２ａ，２ｂ間の厚みを確保したセラミック基板も知られているが、このものも、表裏両面の二次分割溝３ａ，３ｂ間をある程度肉厚に設定しておかないと、一次分割工程で二次分割溝３ａ，３ｂに沿った割れが発生しやすくなってしまうため、二次分割工程で懸念されるチップ状電子部品の端面形状不良を防止する効果は十分とは言えなかった。
【０００８】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、一次分割溝や二次分割溝に沿った不所望な割れが発生しにくく、かつ、チップ状電子部品の端面形状不良を防止する効果が高い優れたセラミック基板を提供することにある。
【０００９】
【課題を解決するための手段】
上述した目的を達成するために、本発明によるセラミック基板では、直線状に延びて一次分割工程での分割溝となる複数の一次分割溝と、該一次分割溝に対し直交する方向に延びて二次分割工程での分割溝となる複数の二次分割溝とを、表裏両面に格子状に配列させて形成すると共に、前記表裏両面のうち回路素子が形成される表面側に形成される前記一次分割溝の深さを、裏面側に形成される前記一次分割溝の深さよりも深くし、かつ、前記表面側に形成される前記二次分割溝の深さを、前記裏面側に形成される前記二次分割溝の深さよりも浅くした。
【００１０】
このように構成されたセラミック基板は、一次分割溝と二次分割溝のいずれもが片面側で深く他面側で浅くなっているため、表裏両面の一次分割溝どうしの間および表裏両面の二次分割溝どうしの間に、印刷工程時などに付与される加圧力で割れる恐れのない厚みを確保することができる。また、一次分割工程において表面側に深めに形成されている一次分割溝は開く向きにブレイクされるが、この表面側に形成されている二次分割溝は浅めなので、一次分割工程で懸念される二次分割溝に沿った不所望な割れが発生する危険性は少ない。また、その後の二次分割工程において、表面側の二次分割溝が開く向きにブレイクされると裏面側に深めに形成されている二次分割溝に向かって破断しやすくなるので、チップ状電子部品の端面形状不良も発生しにくい。
【００１１】
かかる構成において、セラミック基板の表裏両面間の厚さ寸法をｔとしたとき、該表裏両面にそれぞれ形成される一次分割溝の深さの和を０．４５ｔ〜０．６５ｔの範囲内に設定すると共に、該表裏両面にそれぞれ形成される二次分割溝の深さの和を０．４５ｔ〜０．６５ｔの範囲内に設定し、かつ、一次分割溝の深さの和を二次分割溝の深さの和よりも大きな値に設定しておけば、各分割溝に沿った不所望な割れや端面形状不良を確実に防止するという観点から好ましい。このとき、表面側に形成される一次分割溝の深さと裏面側に形成される二次分割溝の深さをいずれも０．２５ｔ以上に設定すると共に、裏面側に形成される一次分割溝の深さと表面側に形成される二次分割溝の深さをいずれも０．１ｔ以上に設定しておくことが好ましい。
【００１２】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明すると、図１は本発明の実施形態例に係るセラミック基板の平面図、図２は該セラミック基板の分割溝を示す要部断面図、図３は該セラミック基板上に電極を配設した状態を示す要部平面図、図４は該セラミック基板上に抵抗体を配設した状態を示す要部平面図、図５は該セラミック基板上にガラスコート層を配設した状態を示す要部平面図、図６は該セラミック基板を一次分割して得た短冊状分割片の平面図、図７は該短冊状分割片を二次分割して得たチップ抵抗器の断面図である。
【００１３】
図１，２に示すセラミック基板１１は、図７に示すチップ抵抗器１０を多数個取りするための大判基板であって、アルミナを主成分とする絶縁性材料からなる。セラミック基板１１の上面（表面）Ａは、抵抗体１４等が形成される回路素子形成面であり、この上面Ａに一次分割溝１２ａと二次分割溝１３ａが格子状の配列で形成されている。また、セラミック基板１１の下面（裏面）Ｂはチップ抵抗器１０の底面となる面であり、この下面Ｂに一次分割溝１２ｂと二次分割溝１３ｂが格子状の配列で形成されている。すなわち、このセラミック基板１１には一次分割工程での分割溝として、上面Ａに直線状に延びる複数の一次分割溝１２ａが等ピッチに形成されていると共に、下面Ｂで各一次分割溝１２ａと対応する位置にそれぞれ一次分割溝１２ｂが形成されている。ただし、図２（ａ）に示すように、上面Ａ側の一次分割溝１２ａの深さｄ１は下面Ｂ側の一次分割溝１２ｂの深さｄ２よりも深く、セラミック基板１１の表裏両面間の厚さ寸法をｔとしたとき、（ｄ１＋ｄ２）の値が０．４５ｔ〜０．６５ｔを満足するように設定されている。また、このセラミック基板１１には二次分割工程での分割溝として、上面Ａに一次分割溝１２ａに対し直交する方向に延びる複数の二次分割溝１３ａが等ピッチに形成されていると共に、下面Ｂで各二次分割溝１３ａと対応する位置にそれぞれ二次分割溝１３ｂが形成されている。ただし、図２（ｂ）に示すように、上面Ａ側の二次分割溝１３ａの深さｄ３は下面Ｂ側の二次分割溝１３ｂの深さｄ４よりも浅く、（ｄ３＋ｄ４）の値が（ｄ１＋ｄ２）の値よりも大きくなくて０．４５ｔ〜０．６５ｔを満足するように設定されている。
【００１４】
かかるセラミック基板１１からチップ抵抗器１０を多数個取りするための製造工程について説明すると、まず、図３に示すように、セラミック基板１１の表裏両面に銀ペーストまたは銀とパラジウムのペーストをスクリーン印刷して焼成することにより、個々のチップ抵抗器１０に対応する表面電極１５と裏面電極１６（図７参照）を形成する。ここで、表面電極１５と裏面電極１６はどちらを先に印刷形成してもよい。
【００１５】
次に、図４に示すように、セラミック基板１１の表面側に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して焼成することにより、隣接する一対の表面電極１５間にそれぞれ抵抗体１４を形成する。そして、図５に示すように、各抵抗体１４を被覆するようにガラスペーストをスクリーン印刷して焼成することにより、帯状のガラスコート層１７を形成し、この後、抵抗体１４をレーザトリミングすることにより、各抵抗体１４を所定の抵抗値に調整する。なお、ガラスコート層１７は、抵抗体１４の非トリミング領域がレーザの熱で損傷しないように保護する役目を果たす。
【００１６】
次に、ガラスコート層１７およびトリミング部分を被覆するようにエポキシ等の樹脂ペーストをスクリーン印刷して加温硬化することにより、帯状のオーバーコート層１８を形成し、この後、一次分割溝１２ａ，１２ｂに沿ってセラミック基板１１を分割する一次分割を行って、図６に示すような短冊状分割片１９を形成する。なお、抵抗体１４のトリミングした部分はオーバーコート層１８によって被覆されるため、抵抗体１４は露出部分がなくなって酸化等に起因する抵抗値の変動が防止できる。
【００１７】
次に、短冊状分割片１９の長手方向に沿って延びる一対の側端面にそれぞれニッケルクロム等をスパッタすることにより、表面電極１５と裏面電極１６の端面どうしを橋絡する端面電極２０（図７参照）を形成し、この端面電極２０と表面電極１５および裏面電極１６からなる下地電極層を得る。そして、この短冊状分割片１９を二次分割溝１３ａ，１３ｂに沿って個々のチップ状基板２１に分割する二次分割を行った後、各チップ状基板２１の下地電極層に電解めっきを施してニッケルめっき層２２と半田めっき層２３とを形成することにより、図７に示すようなチップ抵抗器１０が得られる。なお、これらのめっき層２２，２３は、電極くわれの防止や半田付けの信頼性向上を図るためのものである。
【００１８】
このように本実施形態例に係るセラミック基板１１は、表裏両面（上面Ａと下面Ｂ）に形成されている一方の一次分割溝１２ａが深くて他方の一次分割溝１２ｂが浅く、かつ、一方の二次分割溝１３ａが浅くて他方の二次分割溝１３ｂが深くしてあるため、表裏両面の一次分割溝１２ａ，１２ｂどうしの間、および表裏両面の二次分割溝１３ａ，１３ｂどうしの間に、印刷工程時（例えばチャッキング時やスキージング時）などに付与される加圧力で割れる恐れのない厚みが確保されている。また、一次分割工程において、上面Ａ側に深めに形成されている一次分割溝１２ａは開く向きにブレイクされるが、この上面Ａ側に形成されている二次分割溝１３ａは浅めなので、一次分割工程で二次分割溝１３ａ，１３ｂに沿う不所望な割れが発生する危険性は少ない。また、その後の二次分割工程においては、上面Ａ側の二次分割溝１３ａが開く向きにブレイクされるが、このとき短冊状分割片１９は下面Ｂ側に深めに形成されている二次分割溝１３ｂに向かって破断しやすく、二次分割溝１３ｂを外れた破断面が生じる可能性は低いため、多数個取りしたチップ抵抗器１０の端面形状がいびつになる可能性は低い。したがって、このようなセラミック基板１１を大判基板として使用することにより、チップ抵抗器１０の製造歩留まりを大幅に向上させることができる。
【００１９】
なお、本実施形態例では、セラミック基板１１の表裏両面に形成される一次分割溝１２ａ，１２ｂの深さの和（ｄ１＋ｄ２）と、二次分割溝１３ａ，１３ｂの深さの和（ｄ３＋ｄ４）を、いずれも、該セラミック基板１１の表裏両面間の厚さ寸法ｔの４５〜６５％に設定し、かつ、（ｄ１＋ｄ２）≧（ｄ３＋ｄ４）となるように設定してあるが、このような条件を満足することにより、各分割溝に沿った不所望な割れや端面形状不良を確実に防止することができる。このとき、深めに形成されている一次分割溝１２ａと二次分割溝１３ｂの深さｄ１，ｄ４をいずれも０．２５ｔ以上に設定すると共に、浅めに形成されている一次分割溝１２ｂと二次分割溝１３ａの深さｄ２，ｄ３をいずれも０．１ｔ以上に設定しておくことが好ましい。例えば、セラミック基板１１の表裏両面間の厚さ寸法が２８０μｍである場合、ｄ１とｄ４は約７０μｍ以上に設定し、かつ、ｄ２とｄ３は約３０μｍ以上に設定しておくことが好ましい。
【００２０】
また、本実施形態例ではセラミック基板１１からチップ抵抗器１０を製造する場合について説明したが、チップコンデンサなどの他のチップ状電子部品の大判基板として用いられるセラミック基板であっても、本発明を適用できることは言うまでもない。
【００２１】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
【００２２】
表面側に形成される一次分割溝の深さを裏面側に形成される一次分割溝の深さよりも深くし、かつ、表面側に形成される二次分割溝の深さを裏面側に形成される二次分割溝の深さよりも浅くしたセラミック基板なので、表裏両面の一次分割溝どうしの間、および表裏両面の二次分割溝どうしの間に、印刷工程時などに付与される加圧力で割れる恐れのない厚みを確保することができる。そして、表面側の二次分割溝が浅めなため、一次分割工程で懸念される二次分割溝に沿った不所望な割れを防止する効果が高く、また、二次分割工程では裏面側の深めの二次分割溝に向かって破断しやすいため、チップ状電子部品の端面形状不良を防止する効果が高い。
【図面の簡単な説明】
【図１】本発明の実施形態例に係るセラミック基板の平面図である。
【図２】該セラミック基板の分割溝を示す要部断面図である。
【図３】該セラミック基板上に電極を配設した状態を示す要部平面図である。
【図４】該セラミック基板上に抵抗体を配設した状態を示す要部平面図である。
【図５】該セラミック基板上にガラスコート層を配設した状態を示す要部平面図である。
【図６】該セラミック基板を一次分割して得た短冊状分割片の平面図である。
【図７】該短冊状分割片を二次分割して得たチップ抵抗器の断面図である。
【図８】従来例に係るセラミック基板の分割溝を示す要部断面図である。
【符号の説明】
１０ チップ抵抗器
１１ セラミック基板
１２ａ，１２ｂ 一次分割溝
１３ａ，１３ｂ 二次分割溝
１４ 抵抗体
１５ 表面電極
１６ 裏面電極
１７ ガラスコート層
１８ オーバーコート層
１９ 短冊状分割片
２０ 端面電極
２１ チップ状基板
２２，２３ めっき層
Claims (3)
- 直線状に延びて一次分割工程での分割溝となる複数の一次分割溝と、該一次分割溝に対し直交する方向に延びて二次分割工程での分割溝となる複数の二次分割溝とを、表裏両面に格子状に配列させて形成すると共に、
前記表裏両面のうち回路素子が形成される表面側に形成される前記一次分割溝の深さを、裏面側に形成される前記一次分割溝の深さよりも深くし、かつ、前記表面側に形成される前記二次分割溝の深さを、前記裏面側に形成される前記二次分割溝の深さよりも浅くしたことを特徴とするセラミック基板。 - 請求項１の記載において、前記表裏両面にそれぞれ形成される前記一次分割溝の深さの和を前記表裏両面間の厚さ寸法の４５〜６５％に設定すると共に、前記表裏両面にそれぞれ形成される前記二次分割溝の深さの和を前記表裏両面間の厚さ寸法の４５〜６５％に設定し、かつ、前記一次分割溝の深さの和を前記二次分割溝の深さの和よりも大きく設定したことを特徴とするセラミック基板。
- 請求項２の記載において、前記表面側に形成される前記一次分割溝の深さと、前記裏面側に形成される前記二次分割溝の深さとを、前記表裏両面間の厚さ寸法の２５％以上に設定すると共に、前記裏面側に形成される前記一次分割溝の深さと、前記表面側に形成される前記二次分割溝の深さとを、前記表裏両面間の厚さ寸法の１０％以上に設定したことを特徴とするセラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003046295A JP2004259767A (ja) | 2003-02-24 | 2003-02-24 | セラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003046295A JP2004259767A (ja) | 2003-02-24 | 2003-02-24 | セラミック基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004259767A true JP2004259767A (ja) | 2004-09-16 |
Family
ID=33112875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003046295A Pending JP2004259767A (ja) | 2003-02-24 | 2003-02-24 | セラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004259767A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013131717A (ja) * | 2011-12-22 | 2013-07-04 | Tdk Corp | チップ状電子部品の製造方法およびセラミック基板 |
-
2003
- 2003-02-24 JP JP2003046295A patent/JP2004259767A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013131717A (ja) * | 2011-12-22 | 2013-07-04 | Tdk Corp | チップ状電子部品の製造方法およびセラミック基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090115569A1 (en) | Chip Resistor | |
| JP3958532B2 (ja) | チップ抵抗器の製造方法 | |
| JP5819366B2 (ja) | アレイ型チップ抵抗器及びその製造方法 | |
| JP6144136B2 (ja) | チップ抵抗器の製造方法 | |
| JP2007049071A (ja) | チップ抵抗器とその製造方法 | |
| JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP2004259767A (ja) | セラミック基板 | |
| JP2009277834A (ja) | チップ抵抗器の製造方法及びチップ抵抗器 | |
| JP2017069441A (ja) | チップ抵抗器 | |
| JP6749752B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
| JP3772270B2 (ja) | 小型電子部品の製造方法およびチップ抵抗器 | |
| JP2000138102A (ja) | 抵抗器およびその製造方法 | |
| JP2005108865A (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
| JP4867325B2 (ja) | チップ形ネットワーク電子部品の製造方法 | |
| JP2023157576A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
| JP3767084B2 (ja) | 抵抗器の製造方法 | |
| JP2000340413A5 (ja) | ||
| JP4485142B2 (ja) | チップ部品の製造方法 | |
| JP6688035B2 (ja) | チップ抵抗器 | |
| JPH10321404A (ja) | 抵抗器およびその製造方法 | |
| JP3826046B2 (ja) | 抵抗器およびその製造方法 | |
| JP3905030B2 (ja) | 抵抗器の製造方法 | |
| JP2022159807A (ja) | チップ抵抗器 | |
| JP3801843B2 (ja) | 配線基板の製造方法 | |
| JP2000188204A (ja) | 抵抗器およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071218 |