JP6749752B2 - チップ抵抗器およびチップ抵抗器の製造方法 - Google Patents

チップ抵抗器およびチップ抵抗器の製造方法 Download PDF

Info

Publication number
JP6749752B2
JP6749752B2 JP2015203934A JP2015203934A JP6749752B2 JP 6749752 B2 JP6749752 B2 JP 6749752B2 JP 2015203934 A JP2015203934 A JP 2015203934A JP 2015203934 A JP2015203934 A JP 2015203934A JP 6749752 B2 JP6749752 B2 JP 6749752B2
Authority
JP
Japan
Prior art keywords
electrode
resistor
division
roughening treatment
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015203934A
Other languages
English (en)
Other versions
JP2017076722A (ja
Inventor
松本 健太郎
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2015203934A priority Critical patent/JP6749752B2/ja
Priority to PCT/JP2016/078724 priority patent/WO2017065008A1/ja
Publication of JP2017076722A publication Critical patent/JP2017076722A/ja
Application granted granted Critical
Publication of JP6749752B2 publication Critical patent/JP6749752B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Details Of Resistors (AREA)

Description

本発明は、大判基板をダイシングにより個片化して得られるチップ抵抗器と、そのようなチップ抵抗器の製造方法に関するものである。
一般的にチップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、これら一対の表電極に接続するように絶縁基板の表面に設けられた抵抗体と、抵抗体を覆うように設けられた絶縁性の保護層と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を導通するように絶縁基板の両端面に設けられた一対の端面電極と、これら端面電極の外表面にめっき処理を施して形成された一対の外部電極とを備えている。
通常、このようなチップ抵抗器を製造する場合、格子状に延びる一次分割溝と二次分割溝が設けられた大判基板を準備し、この大判基板に対して各一次分割溝を跨ぐ位置に複数の表電極を形成すると共に、これら表電極間を橋絡する複数の抵抗体や、各抵抗体を覆う保護層等を一括して形成した後、大判基板を一次分割溝と二次分割溝に沿って格子状に分割して個々のチップ素体を得るようにしている。
しかしながら、このようにして製造されるチップ抵抗器の小型化が促進されると、大判基板上に異なる印刷マスクを用いて形成される表電極と抵抗体とが位置ずれを起こしやすくなるため、一次分割溝と二次分割溝で囲まれた各チップ形成領域内で表電極と抵抗体の重なる面積にバラツキが生じ、各チップ形成領域毎で抵抗体の抵抗値のバラツキが大きくなってしまうという課題がある。
特許文献1に開示された従来技術では、このような課題を解消するために、大判基板に設けられた一次分割溝を跨ぐように複数の帯状の表電極を形成した後、一次分割溝と直交する向きにレーザー光を照射することにより、大判基板に表電極を幅方向に切断する二次分割溝を形成し、しかる後、一次分割溝と二次分割溝で囲まれた各チップ形成領域内に抵抗体や保護層を形成してから、大判基板を一次分割溝と二次分割溝に沿って格子状に分割するようにしている。このような手法によってチップ抵抗器を製造する場合、一次分割溝に沿って分割される帯状の表電極間に抵抗体を形成することにより、一次分割溝と二次分割溝で囲まれた各チップ形成領域内で表電極と抵抗体の重なる面積がほぼ一定となるため、抵抗体の抵抗値のバラツキを抑えることが可能となる。
特開2004−288968号公報
ところで、チップ抵抗器の小型化は近年ますます促進されており、それに伴って大判基板に微細な分割溝を設けることが難しくなってきたため、分割溝の代わりにダイシングブレードを用いて大判基板を切断することにより、寸法精度の高いチップ抵抗器を製造するという方法が採用されている。しかし、かかるダイシングによる分割方法では、帯状の表電極を格子状の分割予想ラインに沿ってダイシングブレードで切断するため、電極の切断面にダイシングブレードによって擦り上げられたバリが発生しやすくなるという難点がある。特に、抵抗体を覆う保護層が表電極の端部と重なっている場合、これら保護層と表電極を幅方向にダイシングするとき、ダイシングによって擦り上げられた電極が上側の保護層を剥がしてしまい、その結果、保護層の耐湿性が著しく悪化してしまうという問題があった。
本発明は、このような従来技術の実情に鑑みてなされたもので、その第1の目的は、寸法精度が高く耐湿性にも優れたチップ抵抗器を提供することにある。また、本発明の第2の目的は、このようなチップ抵抗器の製造方法を提供することにある。
上記した第1の目的を達成するために、本発明のチップ抵抗器は、直方体形状の絶縁基板と、この絶縁基板の表面における長手方向両端部に設けられた一対の表電極と、これら両表電極間を接続する抵抗体と、この抵抗体を覆う絶縁性の保護層と、前記絶縁基板の長手方向両端部に設けられた一対の端面電極とを備えたチップ抵抗器において、前記絶縁基板の表面における短手方向両端部に、前記表電極を一定幅で除去した電極除去部と、この電極除去部に連続して長手方向へ延びる同一幅の粗面化処理部とが形成されており、前記電極除去部と前記粗面化処理部が長手方向へ延びる複数本のV字状溝として形成されていると共に、前記抵抗体を覆う前記保護層が前記電極除去部と前記粗面化処理部に密着しているという構成にした。
このように構成されたチップ抵抗器では、絶縁基板の表面における短手方向両端部に、表電極を一定幅で除去した電極除去部と、この電極除去部に連続して長手方向へ延びる同一幅の粗面化処理部とが形成されており、抵抗体を覆う保護層がこれら電極除去部と粗面化処理部に密着しているため、電極除去部と粗面化処理部をダイシング位置に設定することにより、ダイシング時に表電極が保護層を剥がしてしまうという不具合を確実に阻止することができる。また、電極除去部と粗面化処理部が長手方向へ延びる複数本のV字状溝として形成されており、このような電極除去部と粗面化処理部に保護層を密着させることにより、切断面に露出する絶縁基板と保護層間からの硫化ガスや水分の侵入が抑えられるため、電極の腐食を防止できると共に耐湿性を高めることができる。
この場合において、電極除去部と粗面化処理部は5μm以上の溝深さを有するものであることが好ましい。
また、上記した第2の目的を達成するために、本発明によるチップ抵抗器の製造方法は、格子状に延びる第1分割予想ラインと第2分割予想ラインが設定された大判基板の表面に、前記第2分割予想ラインを跨いで前記第1分割予想ラインに重なるように複数の帯状の表電極を形成する工程と、前記複数の表電極間を橋絡するように前記第2分割予想ラインで挟まれた領域内に複数の抵抗体を形成する工程と、前記大判基板に照射したレーザー光を前記第2分割予想ラインに沿って走査することにより、前記表電極を前記第2分割予想ラインに跨る一定幅で切断して電極除去部を形成すると共に、前記大判基板の表面に前記電極除去部と同一幅の粗面化処理部を形成する工程と、前記第1分割予想ラインで挟まれた領域内に、前記抵抗体の全体を覆うと共に前記電極除去部と前記粗面化処理部を横断するように帯状の保護層を形成する工程と、前記大判基板を前記第1分割予想ラインと前記第2分割予想ラインに沿ってダイシングブレードで切断して個々のチップ素体を形成する工程と、を備え、前記電極除去部と前記粗面化処理部は、前記レーザー光を前記第2分割予想ラインと直交する方向へずらしながら複数回走査することによって形成されることを特徴としている。
このようにレーザー光を第2分割予想ラインに沿って複数回走査することにより、大判基板のダイシング位置に、予め表電極の存在しない電極除去部と表面を粗くした粗面化処理部とを同一幅で形成しておき、これら電極除去部と粗面化処理部に密着するように保護層を形成した後、このダイシング位置に沿って大判基板をダイシングブレードで切断すれば、ダイシング時に表電極が保護層を剥がしてしまうことを防止できるため、寸法精度が高く耐湿性にも優れたチップ抵抗器を提供することができる。
本発明によれば、ダイシングによってチップ素体を得る場合でも、ダイシング時に懸念される保護層の剥離が発生しないため、寸法精度が高く耐湿性にも優れたチップ抵抗器を提供することができる。
本発明の実施形態例に係るチップ抵抗器の平面図である。 図1のII−II線に沿う断面図である。 図1のIII−III線に沿う断面図である。 該チップ抵抗器の製造工程を示す平面図である。 該チップ抵抗器の製造工程を示す平面図である。 該チップ抵抗器の製造工程中に得られるチップ素体の説明図である。
以下、発明の実施の形態について図面を参照しながら説明する。図1〜図3に示すように、本発明の実施形態例に係るチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向(図1のX−X方向)の両端部に設けられた一対の表電極2と、これら表電極2に接続するように設けられた長方形状の抵抗体3と、両表電極2の一部分と抵抗体3の全面を被覆する絶縁性の保護層4と、絶縁基板1の長手方向両端部に設けられた一対の端面電極5と、これら端面電極5の表面に被着された一対の外部電極6とによって主に構成されている。
絶縁基板1はアルミナを主成分とするセラミックス基板であり、この絶縁基板1は後述する大判基板を縦横に延びる第1分割予想ラインと第2分割予想ラインに沿ってダイシングして多数個取りされたものである。絶縁基板1の表面における短手方向(図1のY−Y方向)の両端部には、電極除去部1aと粗面化処理部1bとが長手方向に沿って一定幅で連続的に形成されており、図3に示すように、これら電極除去部1aと粗面化処理部1bは絶縁基板1の長手方向へ延びるV字状溝として形成されている。詳細については後述するが、これら電極除去部1aと粗面化処理部1bは絶縁基板1の表面にレーザー光を照射することによって形成されたものである。
一対の表電極2はAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、これら表電極2は絶縁基板1の電極除去部1aを除いた長手方向両端部に矩形状に形成されている。
抵抗体3は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体3の長手方向の両端部はそれぞれ表電極2に重なっている。なお、図示省略されているが、抵抗体3には抵抗値を調整するためのトリミング溝が形成されている。
保護層4はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、この保護層4のY−Y方向の両端部は電極除去部1aと粗面化処理部1bに密着している。図示省略されているが、保護層4の下側には抵抗体3を覆うアンダーコート層が形成されており、このアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものである。
一対の端面電極5はNi−Cu等をスパッタしたものや、Agペーストをディップして乾燥・焼成させたものであり、これら端面電極5は絶縁基板1の長手方向両端面から表電極2の上面と絶縁基板1の裏面に亘って断面コ字状に形成されている。なお、端面電極5のY−Y方向の両端部は電極除去部1aに密着している。
一対の外部電極6はバリヤー層と外部接続層の2層構造からなり、そのうちバリヤー層は電解メッキによって形成されたNiメッキ層であり、外部接続層は電解メッキによって形成されたSnメッキ層である。
次に、上記の如く構成されたチップ抵抗器の製造方法について、図4〜図6を参照しながら説明する。なお、図6(a)は図5(a)における1つのチップ形成領域に対応し、図6(b)は図5(c)における1つのチップ素体を示している。
まず、図4(a)に示すように、絶縁基板1が多数個取りされる大判基板10Aを準備する。この大判基板10Aに1次分割溝や2次分割溝は形成されていないが、図5(c)に示す後工程で大判基板10Aは縦横に延びる第1分割予想ラインL1と第2分割予想ラインL2に沿ってダイシングされ、これら両分割予想ラインL1,L2によって区切られたマス目の1つ1つが1個分のチップ形成領域となる。
そして、このような大判基板10Aの表面に後述する第2分割予想ラインL2を跨いで第1分割予想ラインL1と重なるようにAg系ペーストを帯状に印刷し、これを乾燥・焼成させることにより、図4(b)に示すように、大判基板10Aの表面に形状(直線性や電極間距離)が安定した複数対の表電極2を所定間隔を存して形成する。
次に、大判基板10Aの表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図4(c)に示すように、対をなす表電極2間に跨る複数の抵抗体3を形成する。なお、表電極2と抵抗体3の形成順序は上記と逆であっても良い。
次に、大判基板10Aの表面に照射したレーザー光を後述する第2分割予想ラインL2に沿って走査してV字状溝を形成し、これを第2分割予想ラインL2と直交する方向へずらしながら複数回繰り返すことにより、図5(a)に示すように、大判基板10Aの表面をレーザースクライブして長手方向へ一定幅で延びる幅広なスクライブ痕Sを形成する。かかるレーザースクライブにより、帯状に延びる表電極2が長手方向と直交する方向に切断されると共に、一対の表電極2で挟まれた部分の大判基板10Aの表面が粗面化されるため、図6(a)に示すように、大判基板10Aの各チップ形成領域における短手方向両側部に一定幅の電極除去部1aと粗面化処理部1bが帯状に形成される。
次に、トリミング溝形成時の抵抗体3へのダメージを軽減するものとして、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体3を覆う図示せぬアンダーコート層を形成した後、このアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層を覆うようにエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図5(b)に示すように、表電極2の一部と抵抗体3の全面を覆うように帯状の保護層4を形成する。その際、保護層4は電極除去部1aと粗面化処理部1bを縦断する位置にも形成されるため、電極除去部1aと粗面化処理部1bに対して保護層4が強固に密着することになる。また、保護層4との密着性を高めるために、電極除去部1aと粗面化処理部1bの溝深さを5μm以上にすることが好ましい。
しかる後、図5(c)に示すように、大判基板10Aを第2表電極12の幅方向中央部を通って長手方向へ延びる第1分割予想ラインL1と、この第1分割予想ラインL1に直交する第2分割予想ラインL2とに沿ってダイシングブレードで切断することにより、図6(b)に示すように、チップ抵抗器と外形を同じくする個々のチップ素体10Bを得る。その際、第2分割予想ラインL2に沿った大判基板10Aのダイシング位置には、表電極2の存在しない電極除去部1aと表面を粗くした粗面化処理部1bとが同一幅で連続的に形成されていると共に、これら電極除去部1aと粗面化処理部1bに密着するように保護層4が形成されているため、大判基板10Aを第2分割予想ラインL2に沿ってダイシングする時に表電極2は切断されず、表電極2の跳ね返りによって保護層4が剥がされてしまうという不具合を確実に阻止することができる。なお、これら第1分割予想ラインL1と第2分割予想ラインL2は大判基板10Aに対して設定された仮想線であり、前述したように大判基板10Aに各分割予想ラインに対応する1次分割溝や2次分割溝は形成されていない。
次に、チップ素体10Bの端面にAgペーストをディップ塗布して加熱硬化させることにより、チップ素体10Bの長手方向両端部に表電極2を覆う端面電極5を形成する。しかる後、個々のチップ素体10Bに対してNi,Sn等の電解メッキを施すことにより、端面電極5を被覆する外部電極6を形成し、図1〜図3に示すようなチップ抵抗器が完成する。
なお、他の方法として、大判基板10Aを第1分割予想ラインL1に沿ってダイシングして短冊状基板を得た後、この短冊状基板の端面にNi−Cuをスパッタリングしたり、短冊状基板の端面にAgペーストをディップ塗布して乾燥・焼成させることにより、短冊状基板の端面を含む幅方向両側部に断面コ字状の端面電極5を形成し、しかる後、この短冊状基板を第2分割予想ラインL2に沿ってダイシングして個々のチップ素体10Bを得るようにしても良い。
以上説明したように、本実施形態例では、予め大判基板10Aのダイシング位置に、表電極2の存在しない電極除去部1aと表面を粗くした粗面化処理部1bとを同一幅で形成しておき、これら電極除去部1aと粗面化処理部1bに密着するように保護層4を形成した後、このダイシング位置に沿って大判基板10Aをダイシングブレードで切断するようにしたので、ダイシング時に表電極2が保護層4を剥がしてしまうという不具合を確実に阻止することが可能となり、寸法精度が高く耐湿性にも優れたチップ抵抗器を提供することができる。
なお、上記実施形態例では、絶縁基板の裏面に電極を有しないチップ抵抗器について説明したが、絶縁基板の裏面における長手方向端部に一対の裏電極を形成し、端面電極を表電極と裏電極の両方に接続するようにしても良い。
1 絶縁基板
1a 電極除去部
1b 粗面化処理部
2 表電極
3 抵抗体
4 保護層
5 端面電極
6 外部電極
10A 大判基板
10B チップ素体
L1 第1分割予想ライン
L2 第2分割予想ライン
S スクライブ痕

Claims (3)

  1. 直方体形状の絶縁基板と、この絶縁基板の表面における長手方向両端部に設けられた一対の表電極と、これら両表電極間を接続する抵抗体と、この抵抗体を覆う絶縁性の保護層と、前記絶縁基板の長手方向両端部に設けられた一対の端面電極とを備えたチップ抵抗器において、
    前記絶縁基板の表面における短手方向両端部に、前記表電極を一定幅で除去した電極除去部と、この電極除去部に連続して長手方向へ延びる同一幅の粗面化処理部とが形成されており、前記電極除去部と前記粗面化処理部が長手方向へ延びる複数本のV字状溝として形成されていると共に、前記抵抗体を覆う前記保護層が前記電極除去部と前記粗面化処理部に密着していることを特徴とするチップ抵抗器。
  2. 請求項1の記載において、前記電極除去部と前記粗面化処理部は5μm以上の溝深さを有することを特徴とするチップ抵抗器。
  3. 格子状に延びる第1分割予想ラインと第2分割予想ラインが設定された大判基板の表面に、前記第2分割予想ラインを跨いで前記第1分割予想ラインに重なるように複数の帯状の表電極を形成する工程と、
    前記複数の表電極間を橋絡するように前記第2分割予想ラインで挟まれた領域内に複数の抵抗体を形成する工程と、
    前記大判基板に照射したレーザー光を前記第2分割予想ラインに沿って走査することにより、前記表電極を前記第2分割予想ラインに跨る一定幅で切断して電極除去部を形成すると共に、前記大判基板の表面に前記電極除去部と同一幅の粗面化処理部を形成する工程と、
    前記第1分割予想ラインで挟まれた領域内に、前記抵抗体の全体を覆うと共に前記電極除去部と前記粗面化処理部を横断するように帯状の保護層を形成する工程と、
    前記大判基板を前記第1分割予想ラインと前記第2分割予想ラインに沿ってダイシングブレードで切断して個々のチップ素体を形成する工程と、
    備え、
    前記電極除去部と前記粗面化処理部は、前記レーザー光を前記第2分割予想ラインと直交する方向へずらしながら複数回走査することによって形成されることを特徴とするチップ抵抗器の製造方法。
JP2015203934A 2015-10-15 2015-10-15 チップ抵抗器およびチップ抵抗器の製造方法 Active JP6749752B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015203934A JP6749752B2 (ja) 2015-10-15 2015-10-15 チップ抵抗器およびチップ抵抗器の製造方法
PCT/JP2016/078724 WO2017065008A1 (ja) 2015-10-15 2016-09-28 チップ抵抗器およびチップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015203934A JP6749752B2 (ja) 2015-10-15 2015-10-15 チップ抵抗器およびチップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2017076722A JP2017076722A (ja) 2017-04-20
JP6749752B2 true JP6749752B2 (ja) 2020-09-02

Family

ID=58517514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015203934A Active JP6749752B2 (ja) 2015-10-15 2015-10-15 チップ抵抗器およびチップ抵抗器の製造方法

Country Status (2)

Country Link
JP (1) JP6749752B2 (ja)
WO (1) WO2017065008A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022189034A (ja) 2021-06-10 2022-12-22 Koa株式会社 チップ抵抗器およびチップ抵抗器の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4295145B2 (ja) * 2004-03-23 2009-07-15 太陽社電気株式会社 チップ抵抗器の製造方法
JP4745027B2 (ja) * 2005-11-09 2011-08-10 太陽社電気株式会社 チップ抵抗器の製造方法
JP4889525B2 (ja) * 2007-03-02 2012-03-07 ローム株式会社 チップ抵抗器、およびその製造方法
JP2015008189A (ja) * 2013-06-25 2015-01-15 パナソニック株式会社 薄膜チップ抵抗器の製造方法

Also Published As

Publication number Publication date
JP2017076722A (ja) 2017-04-20
WO2017065008A1 (ja) 2017-04-20

Similar Documents

Publication Publication Date Title
JP6373723B2 (ja) チップ抵抗器
JP6144136B2 (ja) チップ抵抗器の製造方法
JP2006339589A (ja) チップ抵抗器およびその製造方法
JP6749752B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6615637B2 (ja) チップ抵抗器の製造方法
JP5255899B2 (ja) チップ抵抗器の製造方法及びチップ抵抗器
JP4745027B2 (ja) チップ抵抗器の製造方法
JP4227821B2 (ja) チップ抵抗器の製造方法
JP6170726B2 (ja) チップ抵抗器の製造方法
JP4277633B2 (ja) チップ抵抗器の製造方法
JP5891342B2 (ja) チップ抵抗器の製造方法
JP6731246B2 (ja) チップ抵抗器の製造方法
JP2017224677A (ja) チップ抵抗器およびその製造方法
JP2015008189A (ja) 薄膜チップ抵抗器の製造方法
JP6629013B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2016131169A (ja) チップ抵抗器
JP2016225572A (ja) チップ抵抗器およびその製造方法
JP6688035B2 (ja) チップ抵抗器
JP5973867B2 (ja) 多連チップ抵抗器の製造方法
JP2022189034A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2018107375A (ja) チップ抵抗器
JP3846311B2 (ja) 多連チップ抵抗器の製造方法
JP2018195638A (ja) チップ抵抗器の製造方法
JP2018088497A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2018107373A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200611

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200812

R150 Certificate of patent or registration of utility model

Ref document number: 6749752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250