JP6731246B2 - チップ抵抗器の製造方法 - Google Patents

チップ抵抗器の製造方法 Download PDF

Info

Publication number
JP6731246B2
JP6731246B2 JP2015247741A JP2015247741A JP6731246B2 JP 6731246 B2 JP6731246 B2 JP 6731246B2 JP 2015247741 A JP2015247741 A JP 2015247741A JP 2015247741 A JP2015247741 A JP 2015247741A JP 6731246 B2 JP6731246 B2 JP 6731246B2
Authority
JP
Japan
Prior art keywords
sized substrate
substrate
slit
sized
chip resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015247741A
Other languages
English (en)
Other versions
JP2017112326A (ja
Inventor
松本 健太郎
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2015247741A priority Critical patent/JP6731246B2/ja
Publication of JP2017112326A publication Critical patent/JP2017112326A/ja
Application granted granted Critical
Publication of JP6731246B2 publication Critical patent/JP6731246B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

本発明は、大判基板に複数組の電極や抵抗体等を形成した後、その大判基板を格子状に分割して個片化するようにしたチップ抵抗器の製造方法に関するものである。
チップ抵抗器は、セラミックスからなる直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を橋絡する端面電極と、対をなす表電極どうしを橋絡する抵抗体と、抵抗体を覆う絶縁性の保護膜等によって主に構成されている。
一般的に、このようなチップ抵抗器を製造する場合、大判基板に対して多数個分の電極と抵抗体および保護膜等を一括して形成した後、この大判基板を格子状に延びる1次分割溝と2次分割溝に沿って分割(ブレイク)することにより、個片化されたチップ単体を多数個取りするようになっている。これら1次分割溝と2次分割溝は大判基板に予め形成されたものであり、その形成方法としては、焼成前の大判基板(グリーンシート)に断面V字状の金型を型押してから焼成するという方法や、焼成後の大判基板にレーザー光を照射するという方法(レーザースクライブ法)が知られている。
また、このような分割溝を用いたブレイク方法の代わりに、特許文献1に記載されているように、分割溝が設けられていない大判基板に対して多数個分の電極と抵抗体および保護膜等を一括して形成した後、この大判基板を支持台に固定した状態で、ダイシングブレードを用いて大判基板を格子状に切断することによって、個片化されたチップ単体を多数個取りするというダイシング方法も知られている。
特開2007−173281号公報
しかし、大判基板に予め設けられた分割溝をブレイクするという分割方法では、断面V字状の分割溝を開くような曲げ応力を大判基板に加えてブレイクするため、分割溝の底部と基板面との間に存するセラミックスが基板面に対して直角にブレイクされず、当該部分が基板面に対してランダムな斜め方向にブレイク(変形割れ)されてしまい、それに伴ってチップ抵抗器の外形寸法にバラツキが発生することがある。このようなバラツキは外形寸法の大きなチップ抵抗器では寸法誤差範囲に収まるが、0402mmサイズや0201mmサイズといった超小型のチップ抵抗器の場合においては無視できないものとなる。
一方、特許文献1等に開示されたダイシングによる分割方法では、高速回転するダイヤモンドブレード等を用いて大判基板を切断するようになっているため、形状については高い寸法精度で加工することができる。しかし、高速回転するブレードを大判基板の一辺から対向辺まで走査することで1本の切断線が形成され、このような切断工程を1次分割と2次分割のそれぞれについて複数回行う必要があるため、全ての切断工程を終了させるのに多くのタクト時間が掛かってしまいという難点がある。また、ダイシングによってブレードの厚みに相当する切断代が大判基板から切除され、このような切断代を1次分割と2次分割のダイシング本数に合わせて大判基板に確保しておく必要があるため、生産効率が非常に悪いという問題もある。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、生産効率が良く小型化にも対応可能なチップ抵抗器の製造方法を提供することにある。
上記の目的を達成するために、本発明によるチップ抵抗器の製造方法は、セラミックスからなる大判基板の表面における複数のチップ形成領域にそれぞれ電極と抵抗体を形成した後、前記抵抗体を覆うように絶縁性の保護膜を形成し、しかる後、前記大判基板を互いに直交する方向に1次分割と2次分割することにより、個片化された多数のチップ単体を得るようにしたチップ抵抗器の製造方法において、前記大判基板の表裏両面のいずれか一方側に固定基材を貼り付ける工程を備え、前記1次分割と前記2次分割の少なくとも一方が、前記大判基板にレーザー光を照射して貫通スリットを形成することによって行われ、この貫通スリットが前記大判基板を貫通して前記固定基材の途中まで達する直線状に連続するスリットであることを特徴としている。
このように大判基板の表裏両面のいずれか一方側に固定基材を貼り付け、この状態で大判基板の表面に電極と抵抗体および保護膜を形成した後、大判基板にレーザー光を照射して固定基材の途中まで達する直線状に連続する貫通スリットを形成することによって、1次分割と2次分割のいずれか一方または両方の分割を行うようにすると、レーザー光で切断した部分の基板分割を高い寸法精度にて行うことができると共に、当該部分の分割に伴う切断代はほとんど発生しなくなるため、生産効率が良く小型化にも好適なチップ抵抗器を提供することができる。
上記の製造方法において、大判基板の表面側に固定基材を貼り付けた後、大判基板の裏面側からレーザー光を照射して貫通スリットを形成するようにすると、抵抗体や保護膜がレーザー光の熱によってダメージを受ける影響を軽減することができる。
また、上記の製造方法において、1次分割と2次分割のうち、いずれか一方が大判基板にレーザー光を照射して貫通スリットを形成することによって行われると共に、いずれか他方が大判基板をダイシングブレードで切断することによって行われると、ダイシングを用いた分割側の切断代によって生産効率はいくぶん低下するものの、ダイシングによる切断面の平滑度が向上するため、より一層寸法精度が高いチップ抵抗器を提供することができる。
また、上記の目的を達成するために、本発明によるチップ抵抗器の製造方法は、セラミックスからなる大判基板の表面における複数のチップ形成領域にそれぞれ電極と抵抗体を形成した後、前記抵抗体を覆うように絶縁性の保護膜を形成し、しかる後、前記大判基板を互いに直交する方向に1次分割と2次分割することにより、個片化された多数のチップ単体を得るようにしたチップ抵抗器の製造方法において、前記大判基板の表裏両面の一方側からレーザー光を照射して該大判基板の途中まで達する直線状に連続する第1補助溝を形成した後、前記大判基板の一方側の面に固定基材を貼り付け、この状態で前記大判基板の反対側からレーザー光を照射して前記第1補助溝に達する直線状に連続する第2補助溝を形成することにより、前記第1補助溝と前記第2補助溝が連通して貫通スリットが形成されるようにした。このようにすると、大判基板の一方面側からのみレーザー光を照射して貫通スリットを形成する場合に比べて、抵抗体や保護膜がレーザー光の熱によってダメージを受ける影響を軽減できるだけでなく、レーザー光のビーム角に伴う第1補助溝と第2補助溝の傾斜方向が逆になるため、貫通スリットによる大判基板の面形状を平滑化することができる。
本発明によれば、生産効率が良く小型化にも対応可能なチップ抵抗器の製造方法を提供することができる。
本発明の第1実施形態例に係るチップ抵抗器の平面図である。 図1のII−II線に沿う断面図である。 図1のIII−III線に沿う断面図である。 該チップ抵抗器の製造工程を示す平面図である。 該チップ抵抗器の製造工程を示す断面図である。 該チップ抵抗器の製造工程を示す断面図である。 本発明の第2実施形態例に係るチップ抵抗器の平面図である。 図7のVIII−VIII線に沿う断面図である。 図7のIX−IX線に沿う断面図である。 該チップ抵抗器の製造工程を示す平面図である。 該チップ抵抗器の製造工程を示す断面図である。 該チップ抵抗器の製造工程を示す断面図である。 レーザースクライブ方法の変形例を示す平面図と断面図である。
発明の実施の形態について図面を参照して説明する。図1〜図3に示すように、本発明の第1実施形態例に係るチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向両端部に設けられた一対の表電極2と、これら表電極2に接続するように設けられた長方形状の抵抗体3と、両表電極2の一部分と抵抗体3の全面を被覆する絶縁性の保護膜4と、絶縁基板1の裏面における長手方向両端部に設けられた一対の裏電極5と、絶縁基板1の長手方向両端部に設けられた一対の端面電極6と、これら端面電極6と表電極2および裏電極5の表面に被着された一対の外部電極7とによって主に構成されている。
絶縁基板1はセラミックスからなるアルミナ基板であり、この絶縁基板1は後述する大判基板を縦横に延びる1次分割予想ラインと2次分割予想ラインに沿ってレーザースクライブにより切断して多数個取りされたものである。
一対の表電極2と一対の裏電極5はAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、抵抗体3は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものである。この抵抗体3の長手方向の両端部はそれぞれ表電極2に重なっており、図示省略されているが、抵抗体3には抵抗値を調整するためのトリミング溝が形成されている。
保護膜4はアンダーコート層とオーバーコート層の2層構造からなり、そのうちアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、オーバーコート層はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものである。
一対の端面電極6はNi−Cr等をスパッタしたものやAgペーストをディップして乾燥・焼成させたものであり、これら端面電極6は絶縁基板1の端面に形成されて表電極2と裏電極5を導通している。
一対の外部電極7はバリヤー層と外部接続層の2層構造からなり、そのうちバリヤー層は電解メッキによって形成されたNiメッキ層であり、外部接続層は電解メッキによって形成されたSnメッキ層である。
次に、上記の如く構成されたチップ抵抗器の製造方法について、図4〜図6を参照しながら説明する。なお、図5は図4のX−X線に沿った断面図を示し、図6は図4のY−Y線に沿った断面図をそれぞれ示している。
まず、絶縁基板1が多数個取りされるセラミックスからなる大判基板10を準備する。この大判基板10に1次分割溝や2次分割溝は形成されていないが、図4(e)と図4(i)に示す後工程で大判基板10は縦横方向に延びる1次分割ラインと2次分割ラインに沿ってレーザースクライブされ、これら両分割ラインによって区切られたマス目の1つ1つが1個分のチップ形成領域となる。
そして、このような大判基板10の表面にAg系ペーストを印刷して乾燥・焼成させることにより、図4,5,6(a)に示すように、大判基板10の表面に所定間隔を存し複数の表電極2を形成する。また、これに前後して大判基板10の裏面にAg系ペーストを印刷して乾燥・焼成させることにより、大判基板10の裏面に所定間隔を存し複数の裏電極5を形成する。
次に、大判基板10の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図4,5,6(b)に示すように、対をなす表電極2間に跨る複数の抵抗体3を形成する。なお、表電極2と抵抗体3の形成順序は上記と逆であっても良い。
次に、トリミング溝形成時の抵抗体3へのダメージを軽減するものとして、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体3を覆う図示せぬアンダーコート層を形成した後、このアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層の上からエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図4,5,6(c)に示すように、図の縦方向(Y−Y方向)に配列された各抵抗体3を帯状に覆う複数の保護膜4を形成する。
次に、図4,5,6(d)に示すように、大判基板10の裏面全体に接着剤11を塗布し、この接着剤11を介して固定基材12を大判基板10に貼り付けた後、接着剤11を熱硬化させる。接着剤11としては特定の溶剤によって洗浄可能なものが好ましく、本実施形態例の場合はアルコール系溶剤で溶けるシェラック樹脂が用いられている。また、固定基材12としてはガラス等の硬質材料が好ましく、本実施形態例の場合は大判基板10の材料と同じセラミックス基板が用いられている。
次に、大判基板10の表面側からレーザー光を照射し、このレーザー光を一対の保護膜4で挟まれた表電極2の中央部を通る1次分割予想ラインに沿って走査することにより、図4,5,6(e)に示すように、大判基板10を貫通して固定基材12の途中まで達する貫通スリット13を形成する。この貫通スリット13はレーザー光で切断するレーザースクライブ法によって形成されたものであるため、大判基板0の所定位置(1次分割予想ライン)に短時間で多数本の貫通スリット13を高精度に形成することができる。
その際、照射されるレーザー光のビーム角に倣って貫通スリット13の断面形状が楔形となるため、図5(e)に示すように、貫通スリット13のスリット幅は大判基板10の表面側から裏面側に向かって次第に狭くなり、それに伴って大判基板10の切断面は上方から下方に向かって拡がる傾斜面となる。
このように大判基板10にレーザースクライブによって1次分割用の貫通スリット13を形成した後、アルコール系溶剤で接着剤(シェラック樹脂)11を洗浄して固定基材12を大判基板10から剥離することにより、図4,5,6(f)に示すように、大判基板10からチップ抵抗器とほぼ同一幅の短冊状基板10Aを得る。
しかる後、短冊状基板10Aの端面にNi−Crをスパッタリングしたり、短冊状基板10Aの端面にAgペーストをディップ塗布して乾燥・焼成させることにより、図4,5,6(g)に示すように、短冊状基板10Aの両端面に表電極2と裏電極5を導通する端面電極6を形成する。
次に、図4,5,6(h)に示すように、短冊状基板10Aの裏面全体に接着剤14を塗布し、この接着剤14を介して固定基材15を短冊状基板10Aに貼り付けた後、接着剤1を熱硬化させる。これら接着剤14と固定基材15は、図4,5,6(d)に示す工程で用いられたものと同じものである。
次に、短冊状基板10Aの表面側からレーザー光を照射し、このレーザー光を各抵抗体3の間に存する保護膜4を横切るように2次分割予想ラインに沿って走査することにより、図4,5,6(i)に示すように、短冊状基板10Aを貫通して固定基材15の途中まで達する貫通スリット16を形成する。前述した1次分割用の貫通スリット13と同様に、この貫通スリット16もレーザー光で切断するレーザースクライブ法によって形成されたものであるため、短冊状基板10Aの所定位置(2次分割予想ライン)に短時間で複数数本の貫通スリット16を高精度に形成することができる。
次に、アルコール系溶剤で接着剤14を洗浄して固定基材15を短冊状基板10Aから剥離することにより、図4,5,6(j)に示すように、短冊状基板10Aからチップ抵抗器と同等の大きさの多数のチップ単体10Bを得る。
最後に、個々のチップ単体10Bに対してNi,Sn等の電解メッキを施すことにより、端面電極6と表電極2および裏電極5を被覆する外部電極(図示せず)を形成し、図1〜図3に示すようなチップ抵抗器が完成する。
以上説明したように、本実施形態例に係るチップ抵抗器の製造方法では、大判基板10の表面に表電極2と抵抗体3および保護膜4を形成した後、この大判基板10を互いに直交する1次分割方向と2次分割方向に分割する際に、レーザー光の照射によって貫通スリット13,16を形成するというレーザースクライブ法を用いて1次分割と2次分割の両方を行うようにしたので、レーザー光で切断した部分の基板分割を高い寸法精度にて行うことができると共に、当該部分の分割に伴う切断代はほとんど発生しなくなり、生産効率が良く小型化にも対応可能なチップ抵抗器を提供することができる。
次に、本発明の第2実施形態例に係るチップ抵抗器について説明すると、図7〜図9に示すように、第2実施形態例に係るチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向両端部に設けられた一対の表電極2と、これら表電極2に接続するように設けられた長方形状の抵抗体3と、両表電極2と抵抗体3の全面を被覆する絶縁性の保護膜4と、絶縁基板1の端面から裏面と保護膜4の上面まで回り込むように設けられた一対の端面電極6と、これら端面電極6の表面に被着された一対の外部電極7とによって主に構成されている。
この第2実施形態例が前述した第1実施形態例と大きく相違する点は、絶縁基板1が裏面側に裏電極を有していないことと、保護膜4が表電極2と抵抗体3の全面を被覆していると共に、この保護膜4の上面まで回り込むように端面電極が断面コ字状に形成されていることにあり、それ以外の構成は基本的に同様であるため、図1〜図3に対応する部分に同一符号を付すことで重複する説明は省略することとする。
次に、第2実施形態例に係るチップ抵抗器の製造方法について、図10〜図12を参照しながら説明する。なお、図11は図10のX−X線に沿った断面図を示し、図12は図10のY−Y線に沿った断面図をそれぞれ示している。
まず、絶縁基板1が多数個取りされるセラミックスからなる大判基板20を準備し、この大判基板20の表面にAg系ペーストを印刷して乾燥・焼成させることにより、図10,11,12(a)に示すように、大判基板20の表面に所定間隔を存し複数の表電極2を形成する。
次に、大判基板20の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図10,11,12(b)に示すように、対をなす表電極2間に跨る複数の抵抗体3を形成する。なお、表電極2と抵抗体3の形成順序は上記と逆であっても良い。
次に、トリミング溝形成時の抵抗体3へのダメージを軽減するものとして、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、表電極2と抵抗体3を覆う図示せぬアンダーコート層を形成した後、このアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層の上からエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図10,11,12(c)に示すように、チップ形成領域内に位置する全ての表電極2と抵抗体3を覆う保護膜4を形成する。
次に、図10,11,12(d)に示すように、大判基板20の表面側から保護膜4を覆うように接着剤21を塗布し、この接着剤21を介して固定基材22を大判基板20に貼り付けた後、接着剤21を熱硬化させる。これら接着剤21と固定基材22は第1実施形態例で用いられたものと同じである。
次に、大判基板20の裏面側からレーザー光を照射し、このレーザー光をY−Y方向に配列された各表電極2の中央部を通る1次分割予想ラインに沿って走査することにより、図10,11,12(e)に示すように、大判基板20を貫通して固定基材22の途中まで達する貫通スリット23を形成する。この貫通スリット23はレーザー光で切断するレーザースクライブ法によって形成されたものであるため、大判基板20の所定位置(1次分割予想ライン)に短時間で多数本の貫通スリット23を高精度に形成することができる。
このように大判基板20にレーザースクライブによって1次分割用の貫通スリット23を形成した後、大判基板20の裏面側からX−X方向に延びる2次分割予想ラインに沿ってダイシングブレードで切断することにより、図10,11,12(f)に示すように、Y−Y方向に配列された各抵抗体3を挟んだ位置で固定基材22に達する多数本の分割溝24を形成する。なお、かかるダイシングによる2次分割工程とレーザースクライブによる1次分割工程は順序逆であっても良い。また、これら1次分割予想ラインと2次分割予想ラインは大判基板20に対して設定された仮想線であり、前述した第1実施形態例と同様に、大判基板20に各分割予想ラインが形成されているわけではない。
しかる後、アルコール系溶剤で接着剤21を洗浄して固定基材22を大判基板20から剥離することにより、図10,11,12(g)に示すように、チップ抵抗器と同等の大きさの多数のチップ単体20Bを得る。
次に、チップ単体20Bの端面に樹脂からなるAgペーストをディップ塗布して加熱硬化させることにより、図10,11,12(h)に示すように、チップ単体20Bの両端面から裏面の途中位置と保護膜4の上面まで回り込む端面電極6を形成する。最後に、個々のチップ単体20Bに対してNi,Sn等の電解メッキを施すことにより、端面電極6を被覆する外部電極7を形成し、図7〜図9に示すようなチップ抵抗器が完成する。
以上説明したように、第2実施形態例に係るチップ抵抗器の製造方法では、レーザースクライブによって大判基板20に貫通スリット23を形成して1次分割を行い、2次分割についてはダイシングブレードで大判基板20を切断するようにしたので、1次分割と2次分割の両方をレーザースクライブで行った場合に比べると、2次分割をダイシングで行った分だけタクト時間が長くなったり生産効率が低下するものの、ダイシングによる切断面の平滑度が向上するため、より一層寸法精度が高いチップ抵抗器を提供することができる。
また、第2実施形態例に係るチップ抵抗器の製造方法では、図10,11,12(e)に示すレーザースクライブ工程において、大判基板20の裏面側からレーザー光を照射して貫通スリット23を形成するようにしたので、抵抗体3や保護膜4がレーザー光の熱によってダメージを受ける影響を軽減することができる。
なお、上記の第1および第2実施形態例に係るチップ抵抗器の製造方法では、大判基板の表面側と裏面側のいずれか一方からレーザー光を照射して貫通スリットを形成するようにしているが、図13に示すように、大判基板の表裏両面側からレーザー光を照射して貫通スリットを形成するようにしても良い。
すなわち、図13(a)に示すように、大判基板30の表面に表電極2と抵抗体3および保護膜4を形成した後、保護膜4の上方から大判基板30の表面に向けてレーザー光を照射し、このレーザー光を1次分割予想ラインと2次分割予想ラインに沿って走査することにより、大判基板30の表面から途中まで達する複数本の第1補助溝31a,32aを形成する。なお、図13(a)において、左側上方は大判基板30を真上から見た平面図、その下方はX−X線に沿った断面図、右方はY−Y線に沿った断面図をそれぞれ示しており、以下に説明する図13(b),(c)も同様である。
次に、図13(b)に示すように、大判基板30の表面側から保護膜4を覆うように接着剤33を塗布し、この接着剤33を介して固定基材34を大判基板30に貼り付けた後、接着剤33を熱硬化させる。これら接着剤33と固定基材34は第1および第2実施形態例で用いられたものと同じである。
しかる後、図13(c)に示すように、大判基板30の裏面側からレーザー光を照射し、このレーザー光を1次分割予想ラインと2次分割予想ラインに沿って走査することにより、大判基板30の裏面から途中まで達する複数本の第2補助溝31b,32bを形成する。これにより、第1補助溝31aと第2補助溝31bの先端部どうしが連通して1次分割用の貫通スリット31が形成されると共に、第1補助溝32aと第2補助溝32bの先端部どうしが連通して2次分割用の貫通スリット32が形成される。
このように大判基板30の表面と裏面の両側からレーザー光を照射して貫通スリット31,32を形成すると、大判基板30の一方面側からのみレーザー光を照射して貫通スリットを形成する場合に比べて、抵抗体3や保護膜4がレーザー光の熱によってダメージを受ける影響を軽減できるだけでなく、レーザー光のビーム角に伴う第1補助溝31a,32aと第2補助溝31b,32bの傾斜方向が逆になるため、貫通スリット31,32による大判基板30の切断面形状を平滑化することができる。
1 絶縁基板
2 表電極
3 抵抗体
4 保護膜
5 裏電極
6 端面電極
7 外部電極
10,20,30 大判基板
10A 短冊状基板
10B,20B チップ単体
11,14,21,33 接着剤
12,15,22,34 固定基材
13,16,23,31,32 貫通スリット
24 分割溝
31a,32a 第1補助溝
31b,32b 第2補助溝

Claims (4)

  1. セラミックスからなる大判基板の表面における複数のチップ形成領域にそれぞれ電極と抵抗体を形成した後、前記抵抗体を覆うように絶縁性の保護膜を形成し、しかる後、前記大判基板を互いに直交する方向に1次分割と2次分割することにより、個片化された多数のチップ単体を得るようにしたチップ抵抗器の製造方法において、
    前記大判基板の表裏両面のいずれか一方側に固定基材を貼り付ける工程を備え、
    前記1次分割と前記2次分割の少なくとも一方が、前記大判基板にレーザー光を照射して貫通スリットを形成することによって行われ、この貫通スリットが前記大判基板を貫通して前記固定基材の途中まで達する直線状に連続するスリットであることを特徴とするチップ抵抗器の製造方法。
  2. 請求項1の記載において、前記大判基板の表面側に前記固定基材を貼り付けた後、前記大判基板の裏面側からレーザー光を照射して前記貫通スリットを形成することを特徴とするチップ抵抗器の製造方法。
  3. 請求項1または2の記載において、前記1次分割と前記2次分割のうち、いずれか一方が前記大判基板にレーザー光を照射して前記貫通スリットを形成することによって行われると共に、いずれか他方が前記大判基板をダイシングブレードで切断することによって行われることを特徴とするチップ抵抗器の製造方法。
  4. セラミックスからなる大判基板の表面における複数のチップ形成領域にそれぞれ電極と抵抗体を形成した後、前記抵抗体を覆うように絶縁性の保護膜を形成し、しかる後、前記大判基板を互いに直交する方向に1次分割と2次分割することにより、個片化された多数のチップ単体を得るようにしたチップ抵抗器の製造方法において、
    前記大判基板の表裏両面の一方側からレーザー光を照射して該大判基板の途中まで達する直線状に連続する第1補助溝を形成した後、前記大判基板の一方側の面に固定基材を貼り付け、この状態で前記大判基板の反対側からレーザー光を照射して前記第1補助溝に達する直線状に連続する第2補助溝を形成することにより、前記第1補助溝と前記第2補助溝が連通して貫通スリットが形成されることを特徴とするチップ抵抗器の製造方法。
JP2015247741A 2015-12-18 2015-12-18 チップ抵抗器の製造方法 Active JP6731246B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015247741A JP6731246B2 (ja) 2015-12-18 2015-12-18 チップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015247741A JP6731246B2 (ja) 2015-12-18 2015-12-18 チップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2017112326A JP2017112326A (ja) 2017-06-22
JP6731246B2 true JP6731246B2 (ja) 2020-07-29

Family

ID=59081169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015247741A Active JP6731246B2 (ja) 2015-12-18 2015-12-18 チップ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP6731246B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6615637B2 (ja) * 2016-02-25 2019-12-04 Koa株式会社 チップ抵抗器の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821801A (ja) * 1981-07-31 1983-02-08 富士通株式会社 角板形金属膜抵抗器製造方法
JPS6446905A (en) * 1987-08-14 1989-02-21 Tdk Corp Chip component and manufacture thereof
JPH05166605A (ja) * 1991-12-19 1993-07-02 Tdk Corp 抵抗体チップの製造方法および抵抗体素子の製造方法
JPH05267025A (ja) * 1992-03-23 1993-10-15 Towa Electron Kk チップ部品の製造法及び電子部品の製造法
JPH07283060A (ja) * 1994-04-11 1995-10-27 Tokin Corp 薄膜チップインダクタの製造方法
JP2003133101A (ja) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd 抵抗器
JP2007173281A (ja) * 2005-12-19 2007-07-05 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2007220860A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd チップ形電子部品の製造方法
JP6144136B2 (ja) * 2013-07-17 2017-06-07 Koa株式会社 チップ抵抗器の製造方法

Also Published As

Publication number Publication date
JP2017112326A (ja) 2017-06-22

Similar Documents

Publication Publication Date Title
JP7152184B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6371187B2 (ja) 抵抗体のトリミング方法
JP6479361B2 (ja) チップ抵抗器
WO2007029635A1 (ja) チップ抵抗器及びその製造方法
WO2015162858A1 (ja) チップ抵抗器およびその製造方法
JP6731246B2 (ja) チップ抵抗器の製造方法
JP6615637B2 (ja) チップ抵抗器の製造方法
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6495724B2 (ja) チップ抵抗器およびその製造方法
JP5255899B2 (ja) チップ抵抗器の製造方法及びチップ抵抗器
JP6170726B2 (ja) チップ抵抗器の製造方法
JP4227821B2 (ja) チップ抵抗器の製造方法
JP2015230922A (ja) チップ抵抗器の製造方法
JP6749752B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP5042420B2 (ja) チップ抵抗器の製造方法
JP2017224677A (ja) チップ抵抗器およびその製造方法
JP2015008189A (ja) 薄膜チップ抵抗器の製造方法
JP5820294B2 (ja) チップ抵抗器用集合基板およびチップ抵抗器の製造方法
JP6506639B2 (ja) チップ抵抗器の製造方法
TWI817476B (zh) 晶片電阻器及晶片電阻器之製造方法
JP6506636B2 (ja) チップ抵抗器の製造方法
JP2000269012A (ja) 抵抗素子付きチップ型電子部品及びその製造方法
JP7333726B2 (ja) チップ抵抗器の製造方法
JP2016225572A (ja) チップ抵抗器およびその製造方法
JP5973867B2 (ja) 多連チップ抵抗器の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200706

R150 Certificate of patent or registration of utility model

Ref document number: 6731246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250