JP7152184B2 - チップ抵抗器およびチップ抵抗器の製造方法 - Google Patents

チップ抵抗器およびチップ抵抗器の製造方法 Download PDF

Info

Publication number
JP7152184B2
JP7152184B2 JP2018095499A JP2018095499A JP7152184B2 JP 7152184 B2 JP7152184 B2 JP 7152184B2 JP 2018095499 A JP2018095499 A JP 2018095499A JP 2018095499 A JP2018095499 A JP 2018095499A JP 7152184 B2 JP7152184 B2 JP 7152184B2
Authority
JP
Japan
Prior art keywords
resistor
meandering
trimming groove
electrodes
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018095499A
Other languages
English (en)
Other versions
JP2019201142A (ja
Inventor
和久 牛山
夏希 井口
泰弘 上條
久和 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2018095499A priority Critical patent/JP7152184B2/ja
Priority to CN201980027009.2A priority patent/CN112005323B/zh
Priority to DE112019002509.0T priority patent/DE112019002509T5/de
Priority to PCT/JP2019/015269 priority patent/WO2019220811A1/ja
Priority to US17/049,486 priority patent/US11170918B2/en
Priority to TW108113038A priority patent/TWI687942B/zh
Publication of JP2019201142A publication Critical patent/JP2019201142A/ja
Application granted granted Critical
Publication of JP7152184B2 publication Critical patent/JP7152184B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/22Elongated resistive element being bent or curved, e.g. sinusoidal, helical
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser

Description

本発明は、絶縁基板上に設けられた抵抗体にトリミング溝を形成することで抵抗値が調整されるチップ抵抗器と、そのようなチップ抵抗器の製造方法に関するものである。
チップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を橋絡する端面電極と、対をなす表電極どうしを橋絡する抵抗体と、抵抗体を覆う保護膜等によって主に構成されている。
一般的に、このようなチップ抵抗器を製造する場合、大判基板に対して多数個分の電極や抵抗体や保護コート層等を一括して形成した後、この大判基板を格子状の分割ライン(例えば分割溝)に沿って分割してチップ抵抗器を多数個取りするようにしている。かかるチップ抵抗器の製造過程で、大判基板の片面には抵抗ペーストを印刷・焼成することにより多数の抵抗体が形成されるが、印刷時の位置ずれや滲み、あるいは焼成炉内の温度むら等の影響により、各抵抗体の大きさや膜厚に若干のばらつきを生じることは避け難いため、大判基板の状態で各抵抗体にトリミング溝を形成して所望の抵抗値に設定するという抵抗値調整作業が行われる。
このような構成のチップ抵抗器において、静電気や電源ノイズ等で発生するサージ電圧が印加すると、過剰な電気的ストレスにより抵抗器の特性に影響を与えることになり、最悪の場合に抵抗器が破壊されてしまうことがある。サージ特性を向上させるためには、抵抗体を蛇行形状(ミアンダ形状)にして全長を長くすれば、電位降下がなだらかになってサージ特性を改善できることが知られている。
この種の従来技術として、図4に示すように、絶縁基板100の両端部に設けた一対の表電極101間に2ターン蛇行する抵抗体102を印刷形成した後、その中央部にレーザトリミング法により1本のトリミング溝103を形成することにより、3ターン蛇行する抵抗体102を得るようにしたチップ抵抗器が提案されている(特許文献1参照)。
また、他の従来技術として、図5に示すように、絶縁基板100の両端部に設けた一対の表電極101間に、一対の表電極101に接続される矩形部102aとこの矩形部102a間に位置する略S字部102bとからなる抵抗体102を印刷形成した後、両端の矩形部102aにトリミング溝103を形成したチップ抵抗器が提案されている(特許文献2参照)。
特開平9-205004号公報 特開2001-338801号公報
特許文献1に記載された従来技術では、印刷技法とトリミング加工を併用することで抵抗体102の全長が長くなるため、サージ特性を良好なものにすることができると共に、トリミング溝103の形成が抵抗値調整を兼ねているため、抵抗値精度を高めることができる。しかし、トリミング溝103は抵抗体102における電流の断面積を狭める方向に形成されるため、トリミング溝103の切込み量に伴って上昇する抵抗値の変化量が大きくなり、抵抗値精度をある程度は高めることができるものの、抵抗値を高精度に微調整することはできない。
一方、特許文献2に記載された従来技術では、抵抗体102の略S字部102bを挟んだ両端の矩形部102aにそれぞれトリミング溝103を形成できるため、特許文献1に記載されたチップ抵抗器に比べると抵抗値の調整倍率を大きくすることはできるが、このものもトリミング溝103が抵抗体102における電流の断面積を狭める方向に形成されるため、抵抗値を高精度に微調整することはできない。
本発明は、このような従来技術の実情に鑑みてなされたもので、第1の目的は、サージ特性を向上させることができると共に、抵抗値を高精度に微調整することができるチップ抵抗器を提供することにあり、第2の目的は、そのようなチップ抵抗器の製造方法を提供することにある。
上記第1の目的を達成するために、本発明によるチップ抵抗器は、絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された一対の電極と、これら一対の電極間を橋絡する抵抗体とを備え、前記抵抗体にトリミング溝を形成することで抵抗値が調整されるチップ抵抗器において、前記抵抗体は、前記一対の電極に接続される接続部と、これら両接続部の間に位置する矩形状の調整部とが連続する印刷形成体からなると共に、少なくとも一方の前記接続部がターン形状の蛇行部となっており、前記調整部に前記抵抗体の電流経路を長くする粗調整用の第1トリミング溝が形成されていると共に、前記蛇行部に微調整用の第2トリミング溝が形成されており、前記一対の電極の電極間方向をX方向、このX方向と直交する方向をY方向としたとき、前記蛇行部は、Y方向に延びる引延部と、X方向に延びて前記引延部の一端と前記電極間を接続する外側ターン部と、X方向に延びて前記引延部の他端と前記調整部間を接続する内側ターン部とを有し、前記第2トリミング溝は、前記外側ターン部と前記内側ターン部のいずれか一方を始端位置としてY方向に延びていると共に、その先端が前記引延部の内部で電流が最も多く流れる部位の仮想線に達していないことを特徴としている。
このように構成されたチップ抵抗器では、調整部に抵抗体の電流経路を長くする第1トリミング溝を形成することで、第1トリミング溝の切込み量に伴って抵抗値が上昇するため、サージ特性を向上させた上で抵抗値を粗調整することができると共に、蛇行部における電流分布の少ない領域に第2トリミング溝を形成することで、抵抗値を高精度に微調整することができる。
上記構成のチップ抵抗器において、一対の電極に接続する2つの接続部の一方のみがターン形状の蛇行部となっていても良いが、2つの接続部が両方共にターン形状の蛇行部となっており、これら両蛇行部のいずれか一方に第2トリミング溝が形成されていると、抵抗値全体の長さが長くなって、サージ特性をより向上させることができて好ましい。
また、上記第2の目的を達成するために、本発明によるチップ抵抗器の製造方法は、絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された一対の電極と、これら一対の電極間を橋絡する抵抗体とを備え、前記抵抗体にトリミング溝を形成することで抵抗値が調整されるチップ抵抗器の製造方法において、前記抵抗体は、前記一対の電極に接続される接続部と、これら両接続部の間に位置する矩形状の調整部とが連続する印刷形成体からなると共に、少なくとも一方の前記接続部がターン形状の蛇行部となっており、前記一対の電極の電極間方向をX方向、このX方向と直交する方向をY方向としたとき、前記蛇行部は、Y方向に延びる引延部と、X方向に延びて前記引延部の一端と前記電極間を接続する外側ターン部と、X方向に延びて前記引延部の他端と前記調整部間を接続する内側ターン部とを有しており、前記調整部に前記抵抗体の電流経路を長くする粗調整用の第1トリミング溝を形成した後、前記外側ターン部と前記内側ターン部のいずれか一方を始端位置としてY方向に延びる微調整用の第2トリミング溝を形成し、この第2トリミング溝の先端を前記引延部の内部で電流が最も多く流れる部位の仮想線に達しない位置に設定したことを特徴としている。
このような工程を含むチップ抵抗器の製造方法では、少なくとも1つの蛇行部と調整部が連続するミアンダ形状の抵抗体を印刷形成した後、調整部に抵抗体の電流経路を長くする第1トリミング溝を形成することで、第1トリミング溝の切込み量に伴って抵抗値が上昇するため、サージ特性を向上させた上で抵抗値を粗調整することができると共に、第1トリミング溝の形成後に一方の蛇行部における電流分布の少ない領域に第2トリミング溝を形成することで、抵抗値を高精度に微調整することができる。
本発明によれば、サージ特性を向上させることができると共に、抵抗値を高精度に微調整することができるチップ抵抗器を提供することができる。
本発明の第1実施形態に係るチップ抵抗器の平面図である。 第1実施形態に係るチップ抵抗器の製造工程を示す説明図である。 本発明の第2実施形態に係るチップ抵抗器の平面図である。 従来例に係るチップ抵抗器の平面図である。 他の従来例に係るチップ抵抗器の平面図である。
以下、発明の実施の形態について図面を参照して説明する。
図1は本発明の第1実施形態に係るチップ抵抗器の平面図である。図1に示すように、第1実施形態に係るチップ抵抗器1は、直方体形状の絶縁基板2と、この絶縁基板2の表面の長手方向両端部に設けられた第1表電極3および第2表電極4と、これら一対の表電極3,4に接続するように絶縁基板2の表面に設けられ抵抗体5と、この抵抗体5を覆うように設けられた保護コート層(図示せず)等によって主に構成されている。なお、図示省略されているが、絶縁基板2の裏面には第1および第2表電極3,4に対応するように一対の裏電極が設けられており、絶縁基板2の長手方向の両端面には対応する表電極と裏電極を橋絡する端面電極が設けられている。
抵抗体5は、中央の調整部8を挟んで両端の第1蛇行部6と第2蛇行部7が連続するミアンダ形状に形成されており、このようなミアンダ形状は抵抗体ペーストの印刷形状によって規定されている。図1において、第1および第2表電極3,4の電極間方向をX方向、このX方向と直交する方向をY方向としたとき、第1蛇行部6は、Y方向に延びる引延部6aと、X方向に延びて引延部6aの下端と図示左側の第1表電極3間を接続する外側ターン部6bと、X方向に延びて引延部6aの上端と調整部8間を接続する内側ターン部6cとを有しており、これら引延部6aと外側ターン部6bおよび内側ターン部6cのパターン幅は全て同じに設定されている。
第2蛇行部7は、Y方向に延びる引延部7aと、X方向に延びて引延部7aの下端と図示右側の第2表電極4間を接続する外側ターン部7bと、X方向に延びて引延部7aの上端と調整部8間を接続する内側ターン部7cとを有しており、これら外側ターン部7bと内側ターン部7cのパターン幅は第1蛇行部6と同じに設定されている。ただし、引延部7aのパターン幅は第1蛇行部6の引延部6aのパターン幅に比べて幅広(約2倍)に設定されている。
調整部8は第1蛇行部6と第2蛇行部7のパターン幅に比べて幅広な矩形状に形成されており、この調整部8の相対向する上端側辺に第1蛇行部6の内側ターン部6cと第2蛇行部7の内側ターン部7cが接続されている。そして、調整部8の上辺からY方向に沿って2本の第1トリミング溝9を形成し、これら第1トリミング溝9をIカット形状に延ばして抵抗体5の電流経路を長くすることにより、抵抗体5の抵抗値が目標抵抗値に近づくように粗調整されている。なお、このような第1トリミング溝9を調整部8に形成すると、2つの蛇行部6,7を有する印刷形状に形成された抵抗体5が3ターン蛇行する形状となるため、その分だけ抵抗体5の全長を長くすることができる。
ただし、調整部8に形成される第1トリミング溝9の数は2本に限定されず、1本または3本以上であっても良い。その場合、第1トリミング溝9を形成した後の調整部8の電流経路幅が、印刷によって規定されたトリミング溝の形成されない電流経路幅(6a,6b,6c,7b,7c)の最小パターン幅より広くなるように第1トリミング溝9を形成すると、パターン内での負荷集中を印刷によって形成された部分に集中させることができるため、第1トリミング溝9にマイクロクラックが発生したとしても、抵抗値への影響を少なくすることができる。
また、第2蛇行部7における内側ターン部7cの上辺から引延部7aの内部に向けてLカット形状の第2トリミング溝10が形成されており、この第2トリミング溝10の先端は外側ターン部7bと内側ターン部7cを最短距離で結ぶ仮想線Eを超えない位置に設定されている。ここで、引延部7a内で電流が最も多く流れる部位は仮想線Eであり、第2トリミング溝10は第2蛇行部7における電流分布の少ない領域内に形成されるため、第2トリミング溝10の切込み量に伴う抵抗値変化量は非常に少なく、第2トリミング溝10によって抵抗体5の抵抗値を目標抵抗値と一致するように高精度に微調整することができる。
なお、第2トリミング溝10の形状はLカットに限定されず、Iカット形状の第2トリミング溝10であっても良い。その場合、第2トリミング溝10を形成した後の第2蛇行部7の引延部7aの電流経路幅が、印刷によって規定されたトリミング溝の形成されない電流経路幅(6a,6b,6c,7b,7c)の最小パターン幅より広くなるように第2トリミング溝10を形成すると、パターン内での負荷集中を印刷によって形成された部分に集中させることができるため、第1トリミング溝9にマイクロクラックが発生したとしても、抵抗値への影響を少なくすることができる。
次に、上記のごとく構成されたチップ抵抗器1の製造工程について、図2を参照しながら説明する。
まず、絶縁基板2が多数個取りされる大判基板を準備する。この大判基板には予め縦横に延びる1次分割溝と2次分割溝が格子状に設けられており、両分割溝によって区切られたマス目の1つ1つが1個分のチップ領域となる。図2には1個分のチップ領域に相当する大判基板2Aが代表して示されているが、実際は多数個分のチップ領域に相当する大判基板に対して以下に説明する各工程が一括して行われる。
すなわち、図2(a)に示すように、この大判基板2Aの表面にAg系ペーストをスクリーン印刷した後、これを乾燥・焼成して対をなす第1表電極3と第2表電極4を形成する(表電極形成工程)。なお、この電極形成工程と同時あるいは前後して、大判基板2Aの裏面にAg系ペーストをスクリーン印刷した後、これを乾燥・焼成して図示せぬ裏電極を形成する(裏電極形成工程)。
次に、図2(b)に示すように、大判基板2Aの表面にCu-Niや酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成することにより、長手方向の両端部が第1表電極3と第2表電極4に重なる抵抗体5を形成する(抵抗体形成工程)。この抵抗体5は、第1表電極3に接続する第1蛇行部6と、第2表電極4に接続する第2蛇行部7と、第1表電極3と第2表電極4の間に位置する矩形状の調整部8とを有し、これら第1表電極3と第2表電極4および調整部8は互いに連続してミアンダ形状に形成されている。
ここで、図2において、2次分割溝の延出方向をX方向、1次分割溝の延出方向をY方向とすると、第1蛇行部6は、Y方向に延びる引延部6aと、X方向に延びて引延部6aの下端と図示左側の第1表電極3間を接続する外側ターン部6bと、X方向に延びて引延部6aの上端と調整部8の上端左側辺間を接続する内側ターン部6cとを有している。また、第2蛇行部7は、Y方向に延びる引延部7aと、X方向に延びて引延部7aの下端と図示右側の第2表電極4間を接続する外側ターン部7bと、X方向に延びて引延部7aの上端と調整部8の上端右側辺間を接続する内側ターン部7cとを有している。
次に、抵抗体5の上からガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体5を覆うプリコート層(図示省略)を形成した後、このプリコート層の上からレーザ光を照射することにより、図2(c)に示すように、調整部8にIカット形状の第1トリミング溝9を2本形成して(第1トリミング形成工程)、抵抗体5の抵抗値を目標抵抗値よりも若干低い値に粗調整する。これら第1トリミング溝9は調整部8の上辺から下辺に向かってY方向へ延びるように形成されており、このような第1トリミング溝9を調整部8に形成することによって抵抗体5全体の電流経路が長くなるため、この時点で2つの蛇行部6,7を有するように印刷形状に形成された抵抗体5が3ターン蛇行するミアンダ形状となる。なお、調整部8に形成される第1トリミング溝9の数は2本に限定されず、1本または3本以上であっても良い。
引き続いて、図2(d)に示すように、第2蛇行部7にLカット形状の第2トリミング溝10を形成して(第2トリミング形成工程)、抵抗体5の抵抗値を目標抵抗値と一致するように微調整する。この第2トリミング溝10は引延部7aの上辺から下辺に向かってY方向へ延びるように形成されるが、その先端が外側ターン部7bと内側ターン部7cを最短距離で結ぶ仮想線Eを超えないように配慮されている。ここで、第2トリミング溝10が形成される部位は第2蛇行部7における電流分布の少ない領域であり、当該領域はトリミング量あたりの抵抗値変化量が非常に少ないため、第2トリミング溝10によって抵抗体5の抵抗値を高精度に微調整することができる。なお、第2トリミング溝10の先端が仮想線Eを超えなければ、第2トリミング溝10の形状はLカットに限定されず、Iカット形状の第2トリミング溝10であっても良い。
次に、第1トリミング溝9と第2トリミング溝10の上からエポキシ系の樹脂ペーストをスクリーン印刷して加熱硬化することにより、抵抗体5の全体を覆う図示せぬ保護コート層を形成する(保護コート層形成工程)。
ここまでの各工程は多数個取り用の大判基板2Aに対する一括処理であるが、次なる工程では、大判基板2Aを1次分割溝に沿って短冊状に分割するという1次ブレーク加工を行うことより、複数個分のチップ領域が設けられた図示せぬ短冊状基板を得る(1次分割工程)。次いで、短冊状基板の分割面にAgペーストを塗布して乾燥・焼成したり、Agペーストの代わりにNi/Crをスパッタすることにより、第1および第2表電極3,4と対応する裏電極とを橋絡する図示せぬ端面電極を形成する(端面電極形成工程)。
しかる後、短冊状基板を2次分割溝に沿って分割するという2次ブレーク加工を行うことにより、チップ抵抗器1と同等の大きさのチップ単体を得る(2次分割工程)。最後に、個片化された各チップ単体の絶縁基板2の長手方向両端部にNiとAuやSn等の電解メッキを施し、端面電極と裏電極ならびに保護コート層から露出する第1および第2表電極3,4を覆う図示せぬ外部電極を形成することにより、図1に示すようなチップ抵抗器1が得られる。
以上説明したように、第1実施形態に係るチップ抵抗器1では、矩形状の調整部8を挟んで第1蛇行部6と第2蛇行部7が連続するミアンダ形状の抵抗体5を印刷形成した後、調整部8に第1トリミング溝9を形成することにより、抵抗体5の電流経路を長くしてサージ特性を向上させた上で、抵抗体5の抵抗値を目標抵抗値に近づけるように粗調整することができ、その後に第2蛇行部7における電流分布の少ない領域に第2トリミング溝10を形成することにより、第2トリミング溝10の切込み量に伴って抵抗体の抵抗値を目標抵抗値と一致するように微調整することができるため、サージ特性を向上させた上で抵抗値を高精度に調整することができる。
図3は本発明の第2実施形態に係るチップ抵抗器20の平面図であり、図1に対応する部分には同一符号を付すことにより、重複する説明を適宜省略する。
してある。
この第2実施形態が第1実施形態と相違する点は、第1トリミング溝9の形成によって狭くなった調整部8のパターン幅が第1蛇行部6のパターンと同程度になっていることにあり、それ以外の構成は図1に示すチップ抵抗器1と基本的に同様である。
すなわち、図3に示すように、矩形状に印刷された調整部8が1本の第1トリミング溝9を形成することで蛇行形状となっており、第1蛇行部6のパターン幅をWとすると、第1トリミング溝9が形成される前の調整部8の幅寸法は約2Wとなっている。そして、調整部8の中央部にIカット形状の第1トリミング溝9を形成して抵抗値の粗調整を行うことにより、矩形状の調整部8が蛇行形状となって幅寸法は半分の約Wとなる。
このように構成された第2実施形態に係るチップ抵抗器20では、矩形状に印刷された調整部8に第1トリミング溝9を形成することにより、第1蛇行部6から調整部8を経て第2蛇行部7の内側ターン部7cに至る部分がほぼ同程度のパターン幅Wとなるため、ホットスポットを分散して抵抗体5のパターン全体へ均熱化することができる。
なお、第2実施形態に係るチップ抵抗器20において、調整部8に形成される第1トリミング溝9の数を2本以上にすることも可能であり、その場合、第1トリミング溝9の本数に応じて印刷形成時の調整部8の幅寸法を変更すれば良い。
また、上記各実施形態では、第2蛇行部7における内側ターン部7cの上辺から引延部7aの内部に向けて第2トリミング溝10を形成したが、第2トリミング溝10の先端が外側ターン部7bと内側ターン部7cを最短距離で結ぶ仮想線Eを超えなければ、第2蛇行部7における外側ターン部7bの下辺から引延部7aの内部に向けて第2トリミング溝10を形成しても良い。
また、上記各実施形態では、調整部8を挟んで連続する一対の第1蛇行部6と第2蛇行部7のうち、第2表電極4に接続する第2蛇行部7に第2トリミング溝10を形成した場合について説明したが、第1表電極3に接続する第1蛇行部6に第2トリミング溝10を形成して抵抗値を微調整するようししても良く、その場合は、第1蛇行部6における引延部6aのパターン幅を第2蛇行部7における引延部7aのパターン幅よりも幅広に設定することが好ましい。
また、上記各実施形態では、第1表電極3と第2表電極4に接続する抵抗体5の2つの接続部が、両方共にターン形状の第1蛇行部6と第2蛇行部7となっているが、いずれか一方の接続部をターン形状に屈曲させずにストレート形状にしても良い。すなわち、図1に示すチップ抵抗器1において、第1蛇行部6の引延部6aと外側ターン部6bを省略し、第1表電極3と調整部8と間をX方向に延びる内側ターン部6cで接続するという構成にしても良い。
1,20 チップ抵抗器
2 絶縁基板
2A 大判基板
3 第1表電極
4 第2表電極
5 抵抗体
6 第1蛇行部
6a 引延部
6b 外側ターン部
6c 内側ターン部
7 第2蛇行部
7a 引延部
7b 外側ターン部
7c 内側ターン部
8 調整部
9 第1トリミング溝
10 第2トリミング溝
E 外側ターン部と内側ターン部を最短距離で結ぶ仮想線

Claims (3)

  1. 絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された一対の電極と、これら一対の電極間を橋絡する抵抗体とを備え、前記抵抗体にトリミング溝を形成することで抵抗値が調整されるチップ抵抗器において、
    前記抵抗体は、前記一対の電極に接続される接続部と、これら両接続部の間に位置する矩形状の調整部とが連続する印刷形成体からなると共に、少なくとも一方の前記接続部がターン形状の蛇行部となっており、
    前記調整部に前記抵抗体の電流経路を長くする粗調整用の第1トリミング溝が形成されていると共に、前記蛇行部に微調整用の第2トリミング溝が形成されており、
    前記一対の電極の電極間方向をX方向、このX方向と直交する方向をY方向としたとき、前記蛇行部は、Y方向に延びる引延部と、X方向に延びて前記引延部の一端と前記電極間を接続する外側ターン部と、X方向に延びて前記引延部の他端と前記調整部間を接続する内側ターン部とを有し、
    前記第2トリミング溝は、前記外側ターン部と前記内側ターン部のいずれか一方を始端位置としてY方向に延びていると共に、その先端が前記引延部の内部で電流が最も多く流れる部位の仮想線に達していないことを特徴とするチップ抵抗器。
  2. 請求項1に記載のチップ抵抗器において、一対の前記接続部が両方共にターン形状の蛇行部となっており、前記第2トリミング溝はいずれか一方の前記蛇行部に形成されていることを特徴とするチップ抵抗器。
  3. 絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された一対の電極と、これら一対の電極間を橋絡する抵抗体とを備え、前記抵抗体にトリミング溝を形成することで抵抗値が調整されるチップ抵抗器の製造方法において、
    前記抵抗体は、前記一対の電極に接続される接続部と、これら両接続部の間に位置する矩形状の調整部とが連続する印刷形成体からなると共に、少なくとも一方の前記接続部がターン形状の蛇行部となっており、
    前記一対の電極の電極間方向をX方向、このX方向と直交する方向をY方向としたとき、前記蛇行部は、Y方向に延びる引延部と、X方向に延びて前記引延部の一端と前記電極間を接続する外側ターン部と、X方向に延びて前記引延部の他端と前記調整部間を接続する内側ターン部とを有しており、
    前記調整部に前記抵抗体の電流経路を長くする粗調整用の第1トリミング溝を形成した後、前記外側ターン部と前記内側ターン部のいずれか一方を始端位置としてY方向に延びる微調整用の第2トリミング溝を形成し、この第2トリミング溝の先端を前記引延部の内部で電流が最も多く流れる部位の仮想線に達しない位置に設定したことを特徴とするチップ抵抗器の製造方法。
JP2018095499A 2018-05-17 2018-05-17 チップ抵抗器およびチップ抵抗器の製造方法 Active JP7152184B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018095499A JP7152184B2 (ja) 2018-05-17 2018-05-17 チップ抵抗器およびチップ抵抗器の製造方法
CN201980027009.2A CN112005323B (zh) 2018-05-17 2019-04-08 晶片电阻器及晶片电阻器的制造方法
DE112019002509.0T DE112019002509T5 (de) 2018-05-17 2019-04-08 Chipwiderstand und verfahren zum herstellen eines chipwiderstands
PCT/JP2019/015269 WO2019220811A1 (ja) 2018-05-17 2019-04-08 チップ抵抗器およびチップ抵抗器の製造方法
US17/049,486 US11170918B2 (en) 2018-05-17 2019-04-08 Chip resistor and chip resistor production method
TW108113038A TWI687942B (zh) 2018-05-17 2019-04-15 晶片電阻器及晶片電阻器之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018095499A JP7152184B2 (ja) 2018-05-17 2018-05-17 チップ抵抗器およびチップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2019201142A JP2019201142A (ja) 2019-11-21
JP7152184B2 true JP7152184B2 (ja) 2022-10-12

Family

ID=68540240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018095499A Active JP7152184B2 (ja) 2018-05-17 2018-05-17 チップ抵抗器およびチップ抵抗器の製造方法

Country Status (6)

Country Link
US (1) US11170918B2 (ja)
JP (1) JP7152184B2 (ja)
CN (1) CN112005323B (ja)
DE (1) DE112019002509T5 (ja)
TW (1) TWI687942B (ja)
WO (1) WO2019220811A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6695122B2 (ja) * 2015-10-15 2020-05-20 サンコール株式会社 シャント抵抗器の製造方法
JP2022159796A (ja) * 2021-04-05 2022-10-18 Koa株式会社 チップ抵抗器およびチップ抵抗器の製造方法
JP2022178503A (ja) 2021-05-20 2022-12-02 Koa株式会社 チップ抵抗器
JP2023021533A (ja) * 2021-08-02 2023-02-14 Koa株式会社 抵抗器および抵抗器の製造方法
CN116959827A (zh) 2022-04-13 2023-10-27 国巨电子(中国)有限公司 点火电阻的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338801A (ja) 2000-05-30 2001-12-07 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2002237401A (ja) 2001-02-13 2002-08-23 Matsushita Electric Ind Co Ltd 抵抗器
JP2005093718A (ja) 2003-09-17 2005-04-07 Rohm Co Ltd チップ抵抗器とその製造方法
JP2008305985A (ja) 2007-06-07 2008-12-18 Taiyosha Electric Co Ltd チップ抵抗器
JP2018010987A (ja) 2016-07-14 2018-01-18 Koa株式会社 チップ抵抗器およびチップ抵抗器の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4041440A (en) * 1976-05-13 1977-08-09 General Motors Corporation Method of adjusting resistance of a thick-film thermistor
US4306217A (en) * 1977-06-03 1981-12-15 Angstrohm Precision, Inc. Flat electrical components
FR2398374A1 (fr) * 1977-07-19 1979-02-16 Lignes Telegraph Telephon Ajustement de resistances pour circuits hybrides
JPH0620810A (ja) * 1992-06-30 1994-01-28 Unisia Jecs Corp 印刷抵抗のトリミング方法
US5420562A (en) * 1993-09-28 1995-05-30 Motorola, Inc. Resistor having geometry for enhancing radio frequency performance
JP3138631B2 (ja) * 1996-01-26 2001-02-26 太陽社電気株式会社 チップ抵抗器及びその製造方法
TW340944B (en) * 1996-03-11 1998-09-21 Matsushita Electric Ind Co Ltd Resistor and method of making the same
US7286039B2 (en) * 2003-09-17 2007-10-23 Rohm Co., Ltd. Chip resistor and method of manufacturing the same
JP2005093717A (ja) * 2003-09-17 2005-04-07 Rohm Co Ltd チップ抵抗器とその製造方法
TWI366837B (en) * 2004-02-27 2012-06-21 Rohm Co Ltd Chip resistor and method for manufacturing the same
JP5166140B2 (ja) * 2008-07-03 2013-03-21 ローム株式会社 チップ抵抗器及びその製造方法
JP6371187B2 (ja) * 2014-10-03 2018-08-08 Koa株式会社 抵抗体のトリミング方法
JP2016152301A (ja) * 2015-02-17 2016-08-22 ローム株式会社 チップ抵抗器およびその製造方法
CN107533889B (zh) * 2015-04-24 2019-11-05 釜屋电机株式会社 矩形片式电阻器及其制造方法
JP2017152431A (ja) * 2016-02-22 2017-08-31 Koa株式会社 チップ抵抗器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338801A (ja) 2000-05-30 2001-12-07 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2002237401A (ja) 2001-02-13 2002-08-23 Matsushita Electric Ind Co Ltd 抵抗器
JP2005093718A (ja) 2003-09-17 2005-04-07 Rohm Co Ltd チップ抵抗器とその製造方法
JP2008305985A (ja) 2007-06-07 2008-12-18 Taiyosha Electric Co Ltd チップ抵抗器
JP2018010987A (ja) 2016-07-14 2018-01-18 Koa株式会社 チップ抵抗器およびチップ抵抗器の製造方法

Also Published As

Publication number Publication date
TWI687942B (zh) 2020-03-11
US20210249164A1 (en) 2021-08-12
CN112005323B (zh) 2022-02-18
US11170918B2 (en) 2021-11-09
TW201947617A (zh) 2019-12-16
CN112005323A (zh) 2020-11-27
DE112019002509T5 (de) 2021-03-04
JP2019201142A (ja) 2019-11-21
WO2019220811A1 (ja) 2019-11-21

Similar Documents

Publication Publication Date Title
JP7152184B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JPH1126204A (ja) 抵抗器およびその製造方法
WO2016051939A1 (ja) 抵抗体のトリミング方法
WO2007029635A1 (ja) チップ抵抗器及びその製造方法
JP6479361B2 (ja) チップ抵抗器
JP2018010987A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2015079872A (ja) チップ抵抗器
US20170309378A1 (en) Chip Resistor and Method for Producing Same
CN111279443B (zh) 片式电阻器及片式电阻器的制造方法
JP2022178503A (ja) チップ抵抗器
JP4745027B2 (ja) チップ抵抗器の製造方法
JP2022159796A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP7352436B2 (ja) チップ抵抗器の製造方法
JP2000269012A (ja) 抵抗素子付きチップ型電子部品及びその製造方法
JP2016072298A (ja) チップ抵抗器の製造方法
JP6731246B2 (ja) チップ抵抗器の製造方法
JP2019016643A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6453598B2 (ja) チップ抵抗器
JP2574499Y2 (ja) サージ保護器
JP2004039882A (ja) チップ型サーミスタとその製造方法
JP2022109695A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2018107373A (ja) チップ抵抗器
JP2018107374A (ja) チップ抵抗器
JP2019046879A (ja) チップ抵抗器の製造方法
JP2019040986A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220929

R150 Certificate of patent or registration of utility model

Ref document number: 7152184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150