JP2022159796A - チップ抵抗器およびチップ抵抗器の製造方法 - Google Patents

チップ抵抗器およびチップ抵抗器の製造方法 Download PDF

Info

Publication number
JP2022159796A
JP2022159796A JP2021064208A JP2021064208A JP2022159796A JP 2022159796 A JP2022159796 A JP 2022159796A JP 2021064208 A JP2021064208 A JP 2021064208A JP 2021064208 A JP2021064208 A JP 2021064208A JP 2022159796 A JP2022159796 A JP 2022159796A
Authority
JP
Japan
Prior art keywords
region
resistor
trimming groove
trimming
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021064208A
Other languages
English (en)
Inventor
誉 佐々木
Homare Sasaki
泰弘 上條
Yasuhiro Kamijo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2021064208A priority Critical patent/JP2022159796A/ja
Priority to CN202210291276.4A priority patent/CN115206609B/zh
Priority to US17/703,798 priority patent/US11646136B2/en
Priority to TW111112830A priority patent/TWI823322B/zh
Priority to DE102022107876.0A priority patent/DE102022107876A1/de
Publication of JP2022159796A publication Critical patent/JP2022159796A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/003Apparatus or processes specially adapted for manufacturing resistors using lithography, e.g. photolithography
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/23Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by opening or closing resistor geometric tracks of predetermined resistive values, e.g. snapistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/22Elongated resistive element being bent or curved, e.g. sinusoidal, helical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

【課題】サージ特性を向上させることができると共に、抵抗値を高精度に微調整することができるチップ抵抗器を提供する。【解決手段】チップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の長手方向両端部に設けられた第1表電極3および第2表電極4と、これら第1および第2表電極3,4に接続する抵抗体5とを備えており、抵抗体5は、一対の接続部6,7の間に第1領域8と第2領域9が連結部10を介して連続するミアンダ形状に形成されている。そして、第1領域8には、抵抗体5の電流経路を長くする粗調整用の第1トリミング溝11が形成されており、第2領域9には、第1トリミング溝11の延出方向に沿う直線に対して傾斜する方向へ延びる微調整用の第2トリミング溝12が形成されている。【選択図】図1

Description

本発明は、絶縁基板上に設けられた抵抗体にトリミング溝を形成することで抵抗値が調整されるチップ抵抗器と、そのようなチップ抵抗器の製造方法に関するものである。
チップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を橋絡する端面電極と、対をなす表電極どうしを橋絡する抵抗体と、抵抗体を覆う保護膜等によって主に構成されている。
一般的に、このようなチップ抵抗器を製造する場合、大判基板に対して多数個分の電極や抵抗体や保護コート層等を一括して形成した後、この大判基板を格子状の分割ライン(例えば分割溝)に沿って分割してチップ抵抗器を多数個取りするようにしている。かかるチップ抵抗器の製造過程で、大判基板の片面には抵抗ペーストを印刷・焼成することにより多数の抵抗体が形成されるが、印刷時の位置ずれや滲み、あるいは焼成炉内の温度むら等の影響により、各抵抗体の大きさや膜厚に若干のバラツキを生じることは避け難いため、大判基板の状態で各抵抗体にトリミング溝を形成して所望の抵抗値に設定するという抵抗値調整作業が行われる。
このような構成のチップ抵抗器において、静電気や電源ノイズ等で発生するサージ電圧が印加すると、過剰な電気的ストレスにより抵抗器の特性に影響を与えることになり、最悪の場合に抵抗器が破壊されてしまうことがある。サージ特性を向上させるためには、抵抗体を蛇行形状(ミアンダ形状)にして全長を長くすれば、電位降下がなだらかになってサージ特性を改善できることが知られている。
この種の従来技術として、図8に示すように、絶縁基板100の両端部に設けた一対の表電極101間に、中央の調整部102を挟んで両端の第1蛇行部103と第2蛇行部104とが連続するミアンダ形状の抵抗体105を印刷し、調整部102に抵抗体105の電流経路を長くするIカット形状の第1トリミング溝106を形成して、抵抗体105の抵抗値を目標抵抗値よりも若干低い値に粗調整した後、第2蛇行部104にLカット形状の第2トリミング溝107を形成することで、抵抗体105の抵抗値を目標抵抗値と一致するまで微調整するようにしたチップ抵抗器が提案されている(特許文献1参照)。
上記特許文献1に開示された従来技術では、ミアンダ形状に印刷形成された抵抗体105の調整部102に第1トリミング溝106を形成することにより、抵抗体105の抵抗値を目標抵抗値に近づけるように粗調整した後、第2蛇行部104にLカット形状の第2トリミング溝107を形成することにより、抵抗体105の抵抗値を目標抵抗値と一致するように微調整するようにしているため、サージ特性を向上させた上で抵抗値を高精度に調整することができる。
特開2019-201142号公報
特許文献1に記載のチップ抵抗器においては、電流は抵抗体105の第2蛇行部104内を図8中の仮想線Eで示す最短経路で通過し、この最短経路Eは電流が最も多く流れる部位であって、第2トリミング溝107は電流分布の少ない領域に形成されるため、第2トリミング溝107の先端が最短経路Eを超えないように配慮すれば、第2トリミング溝107の切込み量に伴って抵抗体105の抵抗値を目標抵抗値と一致するように微調整することができる。しかし、印刷形成される抵抗体105の初期抵抗値にはバラツキがあり、抵抗体105の初期抵抗値が低過ぎた場合は、第2トリミング溝107を形成しても抵抗体105の抵抗値を目標抵抗値範囲まで切り上げることができなくなり、歩留まりの低下を招く虞がある。
本発明は、このような従来技術の実情に鑑みてなされたもので、第1の目的は、サージ特性を向上させることができると共に、抵抗値を高精度に微調整することができるチップ抵抗器を提供することにあり、第2の目的は、そのようなチップ抵抗器の製造方法を提供することにある。
上記第1の目的を達成するために、本発明によるチップ抵抗器は、直方体形状の絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された一対の電極と、これら一対の電極間を橋絡する抵抗体とを備え、前記抵抗体に直線状に延びるトリミング溝を形成することで抵抗値が調整されるチップ抵抗器において、前記抵抗体は、一対の前記電極に接続される接続部と、これら両接続部の間に位置する矩形状の調整部とを有する印刷形成体であり、前記調整部に、前記抵抗体の電流経路を長くする粗調整用の第1トリミング溝と、該第1トリミング溝による粗調整後の抵抗値を調整する微調整用の第2トリミング溝とが形成されており、前記第1トリミング溝の延出方向に沿う直線に対して前記第2トリミング溝の延出方向に沿う直線が傾斜していることを特徴としている。
このように構成されたチップ抵抗器では、調整部に抵抗体の電流経路を長くする第1トリミング溝を形成することで、第1トリミング溝の切込み量に伴って抵抗値が上昇するため、サージ特性を向上させた上で抵抗値を粗調整することができると共に、調整部における電流分布の少ない領域に第2トリミング溝を形成することで、抵抗値を高精度に微調整することができる。しかも、第1トリミング溝の延出方向に沿う直線に対して第2トリミング溝の延出方向に沿う直線を傾斜させることで、第2トリミング溝を最短の電流経路に沿わせて長く形成することができるため、抵抗値の調整不良が低減されて歩留まりの向上を図ることができる。
上記構成のチップ抵抗器において、抵抗体の両接続部は直線状に延びるパターンであっても良いが、少なくとも一方の接続部が蛇行形状に延びるターン部となっていると、抵抗体の電流経路が長くなってサージ特性を向上させることができる。
また、上記構成のチップ抵抗器において、1つの調整部に第1トリミング溝と第2トリミング溝の両方を形成しても良いが、調整部が連結部を介して連続する第1領域と第2領域とを有しており、第1領域に第1トリミング溝が形成されていると共に、第2領域に第2トリミング溝が形成されていると、粗調整用トリミング溝と微調整用トリミング溝を形成する領域が分けられるため、より高精度な抵抗値調整が可能になると共に、抵抗体の電流経路が長くなってサージ特性をさらに向上させることができる。
この場合において、第1領域に形成される第1トリミング溝の数は特に限定されないが、第1領域に長さ寸法を異にするIカット形状の第1トリミング溝が複数本形成されていると、抵抗体の抵抗値を高精度に粗調整することができて好ましい。
ここで、第1領域に2本の第1トリミング溝が形成されている場合、1本目の第1トリミング溝に対して2本目の第1トリミング溝を平行に形成しても良いが、一方の第1トリミング溝を他方の第1トリミング溝に対して傾斜させても良い。あるいは、2本の第1トリミング溝が第1領域の相対向する側辺を始端として互いに逆方向に延出するように形成しても良い。
また、上記第2の目的を達成するために、本発明によるチップ抵抗器の製造方法は、絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された第1電極および第2電極と、これら第1電極および第2電極間を橋絡する抵抗体とを備え、前記抵抗体に直線状に延びるトリミング溝を形成することで抵抗値が調整されるチップ抵抗器の製造方法において、前記抵抗体は、前記第1電極に接続して蛇行形状に延びるターン部と、このターン部に接続する矩形状の第1領域と、前記第2電極に接続する矩形状の第2領域と、前記第1領域と前記第2領域間を接続する連結部とを有する印刷形成体からなり、前記第1領域に前記抵抗体の電流経路を長くする粗調整用の第1トリミング溝を形成した後、前記第2領域に前記第1トリミング溝の延出方向に沿う直線に対して傾斜する方向に延びる第2トリミング溝を形成することにより、前記第1トリミング溝による粗調整後の抵抗値を目標抵抗値範囲まで微調整することを特徴としている。
このような工程を含むチップ抵抗器の製造方法では、第1領域と第2領域が連結部を介して連続するミアンダ形状の抵抗体を印刷形成した後、第1領域に抵抗体の電流経路を長くする第1トリミング溝を形成することで、第1トリミング溝の切込み量に伴って抵抗値が上昇するため、サージ特性を向上させた上で抵抗値を粗調整することができる。そして、第1トリミング溝の形成後に、第2領域に第1トリミング溝に対して傾斜する方向に第2トリミング溝を形成することにより、第2トリミング溝を最短の電流経路に沿わせて長く形成することができるため、抵抗値を高精度に微調整することができると共に、抵抗値の調整不良が低減されて歩留まりの向上を図ることができる。
本発明によれば、サージ特性を向上させることができると共に、抵抗値を高精度に微調整することができるチップ抵抗器を提供することができる。
第1の実施形態に係るチップ抵抗器の平面図である。 第1の実施形態に係るチップ抵抗器の製造工程を示す説明図である。 第2の実施形態に係るチップ抵抗器の平面図である。 第3の実施形態に係るチップ抵抗器の平面図である。 第4の実施形態に係るチップ抵抗器の平面図である。 第5の実施形態に係るチップ抵抗器の平面図である。 第6の実施形態に係るチップ抵抗器の平面図である。 従来例に係るチップ抵抗器の平面図である。
以下、発明の実施の形態について図面を参照して説明すると、図1は本発明の第1の実施形態に係るチップ抵抗器の平面図である。
図1に示すように、第1の実施形態に係るチップ抵抗器1は、直方体形状の絶縁基板2と、この絶縁基板2の表面の長手方向両端部に設けられた第1表電極3および第2表電極4と、これら第1および第2表電極3,4に接続するように絶縁基板2の表面に設けられ抵抗体5と、この抵抗体5を覆うように設けられた保護コート層(図示せず)等によって主に構成されている。なお、図示省略されているが、絶縁基板2の裏面には第1および第2表電極3,4に対応するように一対の裏電極が設けられており、絶縁基板2の長手方向の両端面には、対応する表電極と裏電極を橋絡する端面電極と、端面電極を覆うようにメッキ処理された外部電極とが設けられている。なお、以下の説明において、第1および第2表電極3,4の電極間方向をX方向、このX方向に直交する方向をY方向とする。
抵抗体5は、一対の接続部6,7の間に第1領域8と第2領域9が連結部10を介して連続するミアンダ形状に形成されており、このようなミアンダ形状は抵抗体ペーストの印刷形状によって規定されている。図示左側の接続部6は蛇行形状に形成されたターン部となっており、この接続部6は第1表電極3と第1領域8の上端部との間を接続している。また、図示右側の接続部7は直線状のパターンであり、この接続部6は第2表電極4と第2領域9の下端部との間を接続している。第1領域8と第2領域9は抵抗体5の抵抗値を調整するための調整部であり、これら第1領域8と第2領域9は両方共に矩形状に形成されている。第1領域8の上端部と第2領域9の上端部は連結部10を介して接続されており、この連結部10と両接続部6,7のパターン幅はほぼ同じに設定されている。
第1領域8には、長さ寸法を異にする2本の第1トリミング溝11が形成されており、これら第1トリミング溝11によって抵抗体5の抵抗値が目標抵抗値に近づくように粗調整されている。長い方の1本目の第1トリミング溝11は、第1領域8の上辺から下辺に向かってY方向へ延びるIカット形状のスリットであり、このような第1トリミング溝11を第1領域8に形成することにより、抵抗体5が3ターン蛇行する形状になって電流経路が長くなる。短い方の2本目の第1トリミング溝11も、第1領域8の上辺から下辺に向かってY方向へ延びるIカット形状のスリットであり、1本目の第1トリミング溝11と2本目の第1トリミング溝11は互いに平行に延びている。ただし、第1領域8に形成される第1トリミング溝11の数は2本に限定されず、1本または3本以上であっても良い。
第2領域9には、その上辺から下辺に向かってY方向に対し傾斜方向へ延びるIカット形状の第2トリミング溝12が形成されており、この第2トリミング溝12によって抵抗体5の抵抗値が目標抵抗値に近付くように微調整されている。ここで、第2トリミング溝12の先端は連結部10と図示右側の接続部7を最短距離で結ぶ仮想線Eを超えない位置に設定されており、第2領域9内で電流が最も多く流れる部位は仮想線Eであるため、第2トリミング溝12は第2領域9における電流分布の少ない領域内に形成されている。しかも、第2トリミング溝12の延出方向を第1トリミング溝11の延出方向(Y方向)に対して傾斜させているため、第2トリミング溝12を最短の電流経路(仮想線E)に沿わせて長く形成することができる。したがって、第2トリミング溝12の切込み量に伴う抵抗値変化量が少ないものとなり、抵抗体5の抵抗値を高精度に微調整することができると共に、抵抗値の調整不良が低減されて歩留まりの向上を図ることができる。
次に、上記のごとく構成されたチップ抵抗器1の製造工程について、図2を参照しながら説明する。
まず、絶縁基板2が多数個取りされる大判基板を準備する。この大判基板には予め縦横に延びる1次分割溝と2次分割溝が格子状に設けられており、両分割溝によって区切られたマス目の1つ1つが1個分のチップ領域となる。図2には1個分のチップ領域に相当する大判基板2Aが代表して示されているが、実際は多数個分のチップ領域に相当する大判基板に対して以下に説明する各工程が一括して行われる。
すなわち、図2(a)に示すように、この大判基板2Aの表面にAg系ペーストをスクリーン印刷した後、これを乾燥・焼成して対をなす第1表電極3と第2表電極4を形成する(表電極形成工程)。なお、この電極形成工程と同時あるいは前後して、大判基板2Aの裏面にAg系ペーストをスクリーン印刷した後、これを乾燥・焼成して図示せぬ裏電極を形成する(裏電極形成工程)。
次に、図2(b)に示すように、大判基板2Aの表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成することにより、長手方向の両端部が第1表電極3と第2表電極4に重なる抵抗体5を形成する(抵抗体形成工程)。この抵抗体5は、第1表電極3に接続する蛇行形状の接続部(ターン部)6と、第2表電極4に接続する接続部7と、これら両接続部6,7に接続する矩形状の第1領域8および第2領域9とを有し、第1領域8と第2領域9は連結部10を介して繋がっている。なお、表電極形成工程と抵抗体形成工程の順番は逆であっても良く、抵抗体5を形成した後に、抵抗体5の両端部に重なるように第1表電極3と第2表電極4を形成することも可能である。
ここで、図2において、2次分割溝の延出方向をX方向、1次分割溝の延出方向をY方向とすると、図示左側の接続部6は、第1表電極3からX方向に延びる下側水平部6aと、下側水平部6aの右端部からY方向に延びる垂直部6bと、垂直部6bの上端部からX方向に延びて第1領域8の上端部に接続する上側水平部6cとを有している。また、図示.右側の接続部7は、X方向に延びて第2領域9の下端部と第2表電極4間を接続しており、連結部10は、X方向に延びて第1領域8の上端部と第2領域9の上端部間を接続している。
次に、抵抗体5の上からガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体5を覆うプリコート層(図示省略)を形成した後、このプリコート層の上からレーザ光を照射することにより、図2(c)に示すように、第1領域8に1本目の第1トリミング溝11を形成する。1本目の第1トリミング溝11は、第1領域8の上辺から下辺に向かってY方向へ延びるように形成されたIカット形状のスリットであり、このスリットはY方向に延びる直線に沿って形成される。そして、このような第1トリミング溝11を第1領域8に形成することにより、抵抗体5全体の電流経路が長くなるため、この時点で2つの蛇行部分を有するように印刷形状に形成された抵抗体5が3ターン蛇行するミアンダ形状となる。
引き続いて、図2(d)に示すように、第1領域8に1本目の第1トリミング溝11よりも短い2本目の第1トリミング溝11を形成し、これら1本目と2本目の第1トリミング溝11によって、抵抗体5の抵抗値を目標抵抗値よりも若干低い値に粗調整する(抵抗値粗調整工程)。2本目の第1トリミング溝11は、1本目の第1トリミング溝11を形成した後の第1領域8における電流分布の少ない領域内に形成されており、1本目の第1トリミング溝11と同様に第1領域8の上辺から下辺に向かってY方向へ延びるIカット形状のスリットである。なお、第1領域8に形成される第1トリミング溝11の数は2本に限定されず、1本または3本以上であっても良い。
次に、図2(e)に示すように、第2領域9にIカット形状の第2トリミング溝12を形成し、この第2トリミング溝12によって抵抗体5の抵抗値を目標抵抗値と一致するように微調整する(抵抗値微調整工程)。第2トリミング溝12は、第2領域9の上辺からY方向に対して所定の傾斜角度θで延びるIカット形状のスリットであるが、その先端は連結部10と図示右側の接続部7を最短距離で結ぶ仮想線Eを超えないように配慮されている。
ここで、第2領域9内で電流が最も多く流れる部位は仮想線Eであり、第2トリミング溝12は、第2領域9における電流分布の少ない領域内に形成されており、かつ、その延出方向を第1トリミング溝11の延出方向(Y方向)に対して傾斜させている。これにより、第2トリミング溝12を最短の電流経路(仮想線E)に沿わせて長く形成することができるため、第2トリミング溝12の切込み量に伴う抵抗値変化量が少ないものとなり、抵抗体5の抵抗値を高精度に微調整することができる。なお、第2トリミング溝12のY方向に対する傾斜角度θ、換言すると、第1トリミング溝11の延出方向(Y方向)に沿う直線に対する第2トリミング溝12の延出方向に沿う直線の傾斜角度θは、1°~3°(1°≦θ≦3°)の範囲内であることが好ましい。傾斜角度θがそれ以上大きくなると、第2トリミング溝12の切込み量に伴う単位長さ当たりの抵抗値変化量が小さくなり過ぎてしまい、第1トリミング溝11による抵抗値の粗調整後のバラツキを第2トリミング溝12で微調整しきれなくなることがある。
次に、第1トリミング溝11と第2トリミング溝12の上からエポキシ系の樹脂ペーストをスクリーン印刷して加熱硬化することにより、抵抗体5の全体を覆う図示せぬ保護コート層を形成する(保護コート層形成工程)。
ここまでの各工程は多数個取り用の大判基板2Aに対する一括処理であるが、次なる工程では、大判基板2Aを1次分割溝に沿って短冊状に分割するという1次ブレーク加工を行うことより、複数個分のチップ領域が設けられた図示せぬ短冊状基板を得る(1次分割工程)。次いで、短冊状基板の分割面にNi/Crをスパッタすることにより、第1および第2表電極3,4と対応する裏電極とを橋絡する図示せぬ端面電極を形成する(端面電極形成工程)。
しかる後、短冊状基板を2次分割溝に沿って分割するという2次ブレーク加工を行うことにより、チップ抵抗器1と同等の大きさのチップ単体を得る(2次分割工程)。最後に、個片化された各チップ単体の絶縁基板2の長手方向両端部に電解メッキ(NiメッキとSnメッキ)を施し、端面電極と裏電極ならびに保護コート層から露出する第1および第2表電極3,4を覆う図示せぬ外部電極を形成することにより、図1に示すようなチップ抵抗器1が得られる。
以上説明したように、第1の実施形態に係るチップ抵抗器1では、矩形状の第1領域8と第2領域9を有する抵抗体5を印刷形成した後、この第1領域8に第1トリミング溝11を形成することにより、抵抗体5の電流経路を長くしてサージ特性を向上させた上で、抵抗体5の抵抗値を目標抵抗値に近づけるように粗調整することができる。そして、かかる抵抗値の粗調整後に、第2領域9における電流分布の少ない領域に第2トリミング溝12を形成し、その際に、第2トリミング溝12の延出方向を第1トリミング溝11の延出方向に対して傾斜させることにより、第2トリミング溝12を最短の電流経路(仮想線E)に沿わせて長く形成することができる。その結果、第2トリミング溝12の切込みに伴う抵抗値変化が緩やかになり、抵抗値を高精度に微調整することができると共に、抵抗値の調整不良が低減されて歩留まりの向上を図ることができる。
また、第1の実施形態に係るチップ抵抗器1では、抵抗値の調整部である第1領域8と第2領域9とが連結部10を介して繋がれており、粗調整用の第1トリミング溝11と微調整用の第2トリミング溝12を形成する領域が分けられているため、高精度な抵抗値調整が可能になると共に、抵抗体5の電流経路が長くなってサージ特性を向上させることができる。また、第1領域8に形成した2本の第1トリミング溝11によって抵抗値を粗調整し、そのうち2本目の第1トリミング溝11を1本目の第1トリミング溝11より短めに設定しているため、耐電圧(耐サージ特性)に優れたチップ抵抗器1を実現することができる。
図3は本発明の第2の実施形態に係るチップ抵抗器20の平面図であり、図1に対応する部分には同一符号を付すことにより、重複する説明を適宜省略する。
第2の実施形態が第1の実施形態と相違する点は、第1領域8に形成された2本の第1トリミング溝11が平行に延びておらず、2本目の第1トリミング溝11が1本目の第1トリミング溝11に対して傾斜する方向へ形成されていることにあり、それ以外の構成は図1に示すチップ抵抗器1と基本的に同様である。
すなわち、図3に示すように、1本目の第1トリミング溝11は第1領域8の上辺から下辺に向かってY方向へ延びるように形成されており、2本目の第1トリミング溝11は第1領域8の上辺からY方向に対して傾斜方向へ延びるように形成されている。なお、第2領域9に形成される第2トリミング溝12は1本目の第1トリミング溝11の延出方向に対して傾斜しており、2本目の第1トリミング溝11と第2トリミング溝12は1本目の第1トリミング溝11の延出方向に対して逆向きに傾斜している。
このように構成された第2実施形態に係るチップ抵抗器20では、2本目の第1トリミング溝11が1本目の第1トリミング溝11に対して傾斜する方向へ延びているため、2本目の第1トリミング溝11の切込みに伴う抵抗値変化が緩やかになり、より高精度な抵抗値粗調整が可能になる。また、2本目の第1トリミング溝11の先端に発生するマイクロクラックが1本目の第1トリミング溝11に向かうため、2本目の第1トリミング溝11に発生するマイクロクラックの伸展を1本目の第1トリミング溝11で吸収することができる。
なお、第2実施形態に係るチップ抵抗器20では、2本目の第1トリミング溝11を1本目の第1トリミング溝11に対して傾斜させているが、図4に示す第3の実施形態に係るチップ抵抗器30のように、1本目の第1トリミング溝11を第1領域8の上辺からY方向に対して傾斜方向へ延びるように形成した後、2本目の第1トリミング溝11を第1領域8の上辺から下辺に向かってY方向へ延びるように形成しても良い。この場合、2本目の第1トリミング溝11を1本目の第1トリミング溝11よりも長く形成することで、1本目の第1トリミング溝11の先端に発生するマイクロクラックの伸展が2本目の第1トリミング溝11によって吸収される。
図5は本発明の第4の実施形態に係るチップ抵抗器40の平面図であり、図1に対応する部分には同一符号を付すことにより、重複する説明を適宜省略する。
第4の実施形態が第1の実施形態と相違する点は、2本の第1トリミング溝11が第1領域8の上辺と下辺を始端として互いに逆向きに形成されていることと、2本の第2トリミング溝12が第2領域9の上辺と下辺を始端として互いに逆向きに形成されていることにあり、それ以外の構成は図1に示すチップ抵抗器1と基本的に同様である。
すなわち、図5に示すように、1本目の第1トリミング溝11は第1領域8の上辺から下辺に向かってY方向へ延びるように形成されており、2本目の第1トリミング溝11は第1領域8の下辺から上辺に向かってY方向へ延びるように形成されている。このように2本の第1トリミング溝11を第1領域8の上辺と下辺から互いに逆向きに形成することにより、第1領域8の引き回し経路を長くしてサージ特性を高めることができる。
また、抵抗値の微調整については、1本目の第2トリミング溝12を第2領域9の上辺から下辺に向けてY方向に対し傾斜するように形成した後、第2トリミング溝12を第2領域9の下辺から上辺に向けてY方向に対し傾斜するように形成するようにしている。ここで、2本目の第2トリミング溝12が形成される部位は、第2領域9における電流分布が非常に少ない領域内であるため、2本目の第2トリミング溝12を形成することで極めて高精度な微調整が可能になる。なお、2本目の第2トリミング溝12も仮想線Eを超えない位置に設定されており、1本目と2本目の第2トリミング溝12は両方共に最短の電流経路(仮想線E)に沿って形成されている。
図6は本発明の第5の実施形態に係るチップ抵抗器50の平面図であり、図1に対応する部分には同一符号を付すことにより、重複する説明を適宜省略する。
図6に示す第5の実施形態が第1の実施形態と相違する点は、一対の接続部6,7が両方共に直線状のパターンとして形成されていることにあり、それ以外の構成は図1に示すチップ抵抗器1と基本的に同様である。すなわち、図示左側の接続部6は、第1表電極3と第1領域8の上端部との間を接続する直線状のパターンとなっており、図示右側の接続部6は第2表電極4と第2領域9の下端部との間を接続する直線状のパターンとなっている。このような形状の抵抗体5であっても、第1領域8に粗調整用の第1トリミング溝11を形成した後に、第2領域9に第1トリミング溝11に対して傾斜方向へ延びる微調整用の第2トリミング溝12を形成することにより、サージ特性を向上させた上で抵抗値を高精度に微調整することができる。
図7は本発明の第6の実施形態に係るチップ抵抗器60の平面図であり、図1に対応する部分には同一符号を付すことにより、重複する説明を適宜省略する。
図7に示す第6の実施形態が第1の実施形態と相違する点は、第1トリミング溝11と第2トリミング溝12が1つの調整部51に形成されていることにあり、それ以外の構成は図1に示すチップ抵抗器1と基本的に同様である。すなわち、抵抗体5は、蛇行形状に延びる図示左側の接続部6と、直線状に延びる図示右側の接続部7と、これら両接続部6,7の間に形成された矩形状の調整部51とを有しており、この調整部51に粗調整用の第1トリミング溝11と微調整用の第2トリミング溝12が形成されている。このような形状の抵抗体5であっても、第1トリミング溝11を調整部51の上辺から下辺に向けてY方向へ延びるように形成した後、第2トリミング溝12を調整部51の上辺から下辺に向けてY方向に対し傾斜するように形成することにより、サージ特性を向上させた上で抵抗値を高精度に微調整することができる。
なお、本発明は上述した各実施形態に限定されるものではなく、その技術的要旨を逸脱しない範囲で種々の変形が可能である。例えば、粗調整用の第1トリミング溝11はIカット形状に限定されず、直線部を有する形状であれば、直線部の先端がターンしたLカット形状やJカット形状等であっても良い。
また、第1乃至第4の実施形態のように抵抗体が蛇行形状の接続部を有するチップ抵抗器である場合、チップ抵抗器の小型化に伴って抵抗体と表電極との間隔が狭くなると共に、抵抗体の印刷時の滲みによる影響が大きくなる。このような場合は、表電極を抵抗体との接続部側に偏らせて配置することで、抵抗体と表電極との間隔を広げる(離す)ようにしても良い。
1,20,30,40,50,60 チップ抵抗器
2 絶縁基板
2A 大判基板
3 第1表電極
4 第2表電極
5 抵抗体
6,7 接続部
8 第1領域
9 第2領域
10 連結部
11 第1トリミング溝
12 第2トリミング溝
51 調整部

Claims (7)

  1. 直方体形状の絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された一対の電極と、これら一対の電極間を橋絡する抵抗体とを備え、前記抵抗体に直線状に延びるトリミング溝を形成することで抵抗値が調整されるチップ抵抗器において、
    前記抵抗体は、一対の前記電極に接続される接続部と、これら両接続部の間に位置する矩形状の調整部とを有する印刷形成体であり、
    前記調整部に、前記抵抗体の電流経路を長くする粗調整用の第1トリミング溝と、該第1トリミング溝による粗調整後の抵抗値を調整する微調整用の第2トリミング溝とが形成されており、
    前記第1トリミング溝の延出方向に沿う直線に対して前記第2トリミング溝の延出方向に沿う直線が傾斜していることを特徴とするチップ抵抗器。
  2. 少なくとも一方の前記接続部が蛇行形状に延びるターン部となっていることを特徴とする請求項1に記載のチップ抵抗器。
  3. 前記調整部は、連結部を介して連続する第1領域と第2領域とを有しており、前記第1領域に前記第1トリミング溝が形成されていると共に、前記第2領域に前記第2トリミング溝が形成されていることを特徴とする請求項1または2に記載のチップ抵抗器。
  4. 前記第1領域に長さ寸法を異にするIカット形状の前記第1トリミング溝が複数本形成されていることを特徴とする請求項3に記載のチップ抵抗器。
  5. 前記第1領域に前記第1トリミング溝が2本形成されており、一方の前記第1トリミング溝が他方の前記第1トリミング溝に対して傾斜していることを特徴とする請求項4に記載のチップ抵抗器。
  6. 前記第1領域に前記第1トリミング溝が2本形成されており、これら2本の第1トリミング溝は、前記第1領域の相対向する側辺を始端として互いに逆方向に延出していることを特徴とする請求項3に記載のチップ抵抗器。
  7. 絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された第1電極および第2電極と、これら第1電極および第2電極間を橋絡する抵抗体とを備え、前記抵抗体に直線状に延びるトリミング溝を形成することで抵抗値が調整されるチップ抵抗器の製造方法において、
    前記抵抗体は、前記第1電極に接続して蛇行形状に延びるターン部と、このターン部に接続する矩形状の第1領域と、前記第2電極に接続する矩形状の第2領域と、前記第1領域と前記第2領域間を接続する連結部とを有する印刷形成体からなり、
    前記第1領域に前記抵抗体の電流経路を長くする粗調整用の第1トリミング溝を形成した後、前記第2領域に前記第1トリミング溝の延出方向に沿う直線に対して傾斜する方向に延びる第2トリミング溝を形成することにより、前記第1トリミング溝による粗調整後の抵抗値を目標抵抗値範囲まで微調整することを特徴とするチップ抵抗器の製造方法。
JP2021064208A 2021-04-05 2021-04-05 チップ抵抗器およびチップ抵抗器の製造方法 Pending JP2022159796A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021064208A JP2022159796A (ja) 2021-04-05 2021-04-05 チップ抵抗器およびチップ抵抗器の製造方法
CN202210291276.4A CN115206609B (zh) 2021-04-05 2022-03-23 片式电阻器和片式电阻器的制造方法
US17/703,798 US11646136B2 (en) 2021-04-05 2022-03-24 Chip resistor and method of manufacturing chip resistor
TW111112830A TWI823322B (zh) 2021-04-05 2022-04-01 片式電阻器和片式電阻器的製造方法
DE102022107876.0A DE102022107876A1 (de) 2021-04-05 2022-04-01 Chip-Widerstand und Verfahren zur Herstellung eines Chip-Widerstandes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021064208A JP2022159796A (ja) 2021-04-05 2021-04-05 チップ抵抗器およびチップ抵抗器の製造方法

Publications (1)

Publication Number Publication Date
JP2022159796A true JP2022159796A (ja) 2022-10-18

Family

ID=83282348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021064208A Pending JP2022159796A (ja) 2021-04-05 2021-04-05 チップ抵抗器およびチップ抵抗器の製造方法

Country Status (5)

Country Link
US (1) US11646136B2 (ja)
JP (1) JP2022159796A (ja)
CN (1) CN115206609B (ja)
DE (1) DE102022107876A1 (ja)
TW (1) TWI823322B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024203240A1 (ja) * 2023-03-31 2024-10-03 パナソニックIpマネジメント株式会社 チップ抵抗器及びチップ抵抗器の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01304705A (ja) * 1988-06-01 1989-12-08 Murata Mfg Co Ltd 膜抵抗体のトリミング方法
US6007755A (en) * 1995-02-21 1999-12-28 Murata Manufacturing Co., Ltd. Resistor trimming method
TW340944B (en) * 1996-03-11 1998-09-21 Matsushita Electric Ind Co Ltd Resistor and method of making the same
US6462304B2 (en) * 1997-07-22 2002-10-08 Rohm Co., Ltd. Method of laser-trimming for chip resistors
US5874887A (en) * 1997-08-27 1999-02-23 Kosinski; John P. Trimmed surge resistors
JP3727806B2 (ja) * 1999-05-31 2005-12-21 ローム株式会社 チップ抵抗器、およびその製造方法
TW466508B (en) * 1999-07-22 2001-12-01 Rohm Co Ltd Resistor and method of adjusting resistance of the same
JP2001338801A (ja) * 2000-05-30 2001-12-07 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2003124003A (ja) * 2001-10-10 2003-04-25 Kamaya Denki Kk トリマブルチップ抵抗器
JP2007005373A (ja) * 2005-06-21 2007-01-11 Rohm Co Ltd チップ抵抗器とその製造方法
EP1950771A1 (en) * 2005-10-13 2008-07-30 Rohm Co., Ltd. Chip resistor and its manufacturing method
ITTO20120293A1 (it) * 2012-04-03 2013-10-04 Metallux Sa Procedimento per tarare un elemento di calibrazione, e relativo dispositivo
JP6220646B2 (ja) * 2013-11-19 2017-10-25 Koa株式会社 チップ抵抗器とその製造方法
JP6371187B2 (ja) * 2014-10-03 2018-08-08 Koa株式会社 抵抗体のトリミング方法
WO2016171244A1 (ja) * 2015-04-24 2016-10-27 釜屋電機株式会社 角形チップ抵抗器及びその製造法
JP2018010987A (ja) * 2016-07-14 2018-01-18 Koa株式会社 チップ抵抗器およびチップ抵抗器の製造方法
JP2018190922A (ja) * 2017-05-11 2018-11-29 Koa株式会社 チップ抵抗器の製造方法
JP2018195637A (ja) * 2017-05-15 2018-12-06 Koa株式会社 チップ抵抗器の製造方法
JP7152184B2 (ja) 2018-05-17 2022-10-12 Koa株式会社 チップ抵抗器およびチップ抵抗器の製造方法
TWM581284U (zh) * 2019-01-14 2019-07-21 光頡科技股份有限公司 串聯雙面晶片電阻

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024203240A1 (ja) * 2023-03-31 2024-10-03 パナソニックIpマネジメント株式会社 チップ抵抗器及びチップ抵抗器の製造方法

Also Published As

Publication number Publication date
TWI823322B (zh) 2023-11-21
TW202244956A (zh) 2022-11-16
CN115206609B (zh) 2023-12-19
DE102022107876A1 (de) 2022-10-06
CN115206609A (zh) 2022-10-18
US20220319745A1 (en) 2022-10-06
US11646136B2 (en) 2023-05-09

Similar Documents

Publication Publication Date Title
JP7152184B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JPH1126204A (ja) 抵抗器およびその製造方法
US10446304B2 (en) Resistor trimming method
JP6479361B2 (ja) チップ抵抗器
JP2018010987A (ja) チップ抵抗器およびチップ抵抗器の製造方法
CN111279443B (zh) 片式电阻器及片式电阻器的制造方法
JP2022159796A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6371080B2 (ja) チップ抵抗器の製造方法
JP2022178503A (ja) チップ抵抗器
JP6453599B2 (ja) チップ抵抗器の製造方法
JP2002367818A (ja) チップ形抵抗器
JP2019046879A (ja) チップ抵抗器の製造方法
JP2000269012A (ja) 抵抗素子付きチップ型電子部品及びその製造方法
JP6498885B2 (ja) チップ抵抗器およびチップ抵抗器のトリミング方法
JP7352436B2 (ja) チップ抵抗器の製造方法
JP2019016643A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2022109695A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2016225572A (ja) チップ抵抗器およびその製造方法
JP2018006711A (ja) チップ抵抗器およびチップ抵抗器のトリミング方法
TW201946073A (zh) 晶片電阻器
JP2015204417A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240221