JP6453599B2 - チップ抵抗器の製造方法 - Google Patents

チップ抵抗器の製造方法 Download PDF

Info

Publication number
JP6453599B2
JP6453599B2 JP2014197236A JP2014197236A JP6453599B2 JP 6453599 B2 JP6453599 B2 JP 6453599B2 JP 2014197236 A JP2014197236 A JP 2014197236A JP 2014197236 A JP2014197236 A JP 2014197236A JP 6453599 B2 JP6453599 B2 JP 6453599B2
Authority
JP
Japan
Prior art keywords
resistor
resistance value
electrode
electrodes
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014197236A
Other languages
English (en)
Other versions
JP2016072298A (ja
Inventor
松本 健太郎
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2014197236A priority Critical patent/JP6453599B2/ja
Priority to PCT/JP2015/070866 priority patent/WO2016047259A1/ja
Priority to US15/513,725 priority patent/US10109398B2/en
Priority to CN201580051418.8A priority patent/CN106688053B/zh
Priority to DE112015004416.7T priority patent/DE112015004416T5/de
Publication of JP2016072298A publication Critical patent/JP2016072298A/ja
Application granted granted Critical
Publication of JP6453599B2 publication Critical patent/JP6453599B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

本発明は、チップ抵抗器の製造方法に係り、特に、抵抗値修正方法に関するものである。
チップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を橋絡する端面電極と、対をなす表電極どうしを橋絡する抵抗体と、抵抗体を覆う保護層等によって主に構成されている。
一般的に、このようなチップ抵抗器を製造する場合、大判の集合基板に対して多数個分の電極や抵抗体や保護層等を一括して形成した後、この集合基板を格子状の分割ライン(例えば分割溝)に沿って分割してチップ抵抗器を多数個取りするようにしている。かかるチップ抵抗器の製造過程で、集合基板の片面には抵抗ペーストを印刷・焼成することにより多数の抵抗体が形成されるが、印刷時の位置ずれや滲み、あるいは焼成炉内の温度むら等の影響により、各抵抗体の大きさや膜厚に若干のばらつきを生じることは避け難いため、集合基板の状態で各抵抗体にトリミング溝を形成して所望の抵抗値に設定するという抵抗値調整作業が行われる。
この抵抗値調整作業では、抵抗体によって橋絡されている一対の表電極にプローブを接触させて抵抗値を測定しながら、該抵抗体にレーザー光を照射してトリミング溝を形成していく。そして、トリミング溝を長くするのに伴って抵抗体の抵抗値が高くなっていくので、トリミング対象の抵抗体の抵抗値が目標となる抵抗値(基準抵抗値)に到達した時点で、レーザー光の照射を停止して抵抗値調整作業を終了する。
しかしながら、トリミング溝を形成する前の抵抗値(初期抵抗値)は必ずしも基準抵抗値より低くなっているとは限らず、抵抗体の印刷条件や焼成条件等のバラツキにより、初期抵抗値が基準抵抗値よりも高くなってしまうことがあり、その場合はトリミングをしても抵抗値を下げることが不可能となるため、不良品として破棄せざるを得なくなる。
そこで従来より、抵抗体の初期抵抗値が基準抵抗値よりも高いときに、その抵抗体の上に別の抵抗ペーストを印刷して再度焼成することで初期抵抗値を下げた後、このように2層構造にした抵抗体にトリミング溝を形成して抵抗値調整するという技術が提案されている(例えば特許文献1参照)。かかる従来技術のように、絶縁基板上に既に形成されている抵抗体の上に別途抵抗ペーストを重ね合わせて印刷し、この抵抗ペーストを焼成して抵抗体の初期抵抗値を低くすれば、それまで不良品として破棄していた部品を良品とすることが可能となるため、歩留まりが向上して安価なチップ抵抗器を提供することができる。
特開昭61−119004号公報
ところで、この種のチップ抵抗器において、抵抗体の両端に接続する表電極の比抵抗はできるだけ低いことが好ましく、それ以外にも材料費や対環境性等の様々な要因により、通常、表電極には銀を多く含有(例えば銀100%や、銀98%−パラジウム2%)するペースト材料が使用されている。しかし、このような銀リッチの材料で形成された表電極に、その一部が重なるように抵抗ペーストを印刷・焼成して抵抗体を形成すると、焼成時に表電極の銀が抵抗体の中に拡散してしまい、抵抗体が温度特性の悪い銀材料の影響を受けてTCR特性を悪化させたり、抵抗体に接続するエッジ部分の表電極の銀が無くなってセパレーション現象を起こすことがあり、最悪の場合は断線に至ることもある。特に、特許文献1に開示された従来技術のように、抵抗体を2層構造にして抵抗値を下げるようにしたチップ抵抗器の場合、1層目の抵抗体を焼成するときに銀が拡散するだけでなく、2層目の抵抗体を焼成するときに銀の拡散がさらに進むため、上記したTCR特性の悪化やセパレーションといった問題が顕著なものとなる。
本発明は、上記した従来技術の実情に鑑みてなされたものであり、その目的は、銀の拡散による悪影響を抑制した上で抵抗体の初期抵抗値を下げることが可能なチップ抵抗器の製造方法を提供することにある。
上記目的を達成するために、本発明によるチップ抵抗器の製造方法は、絶縁基板の表面に銀を主成分とするペースト材料を印刷・焼成して一対の表電極を形成する工程と、これら一対の表電極に跨るように抵抗ペーストを印刷・焼成して抵抗体を形成する工程と、一対の前記表電極にプローブを接触させて前記抵抗体の初期抵抗値を測定する工程と、前記初期抵抗値が基準抵抗値よりも高い場合にのみ、前記表電極を覆って前記抵抗体の端部に重なるように一対の補助電極を形成する工程と、前記補助電極の形成後に前記抵抗体を再焼成して初期抵抗値を下げる工程と、一対の前記補助電極にプローブを接触させて前記抵抗体の抵抗値を測定しながら前記抵抗体にトリミング溝を形成する工程と、を含み、前記表電極がパラジウムを1〜5重量%含み残部を銀とする材料からなると共に、前記補助電極がパラジウムとそれより比抵抗の低い金属材料を15〜30重量%含み残部を銀とする材料からなることを特徴としている。
本発明によるチップ抵抗器の製造方法では、一対の表電極にプローブを接触させて抵抗体の初期抵抗値を測定したとき、その抵抗値が目標とする基準抵抗値より高くなっていても、これを不良品として破棄せずに表電極の上に補助電極を重ねて形成し、しかる後に抵抗体を再焼成して初期抵抗値を下げるようにしてある。ここで、下層の表電極は銀を主成分とする材料からなるため、抵抗体を繰り返し焼成したときの抵抗値変化量(降下量)は大きくなるが、その反面、表電極の銀が抵抗体に拡散する量が増えることで、抵抗体に接続するエッジ部分の表電極にセパレーション現象が発生し易くなる。一方、上層の補助電極は銀の含有量が少なく残部にパラジウムを多く含む材料からなるため、拡散によって無くなった表電極のエッジ部分において補助電極のパラジウムにより導通が確保され、セパレーションに起因する断線事故を確実に防止することができる。しかも、表電極がパラジウムを1〜5重量%含み残部を銀とする材料からなり、補助電極がパラジウムとそれより比抵抗の低い金属材料を15〜30重量%含み残部を銀とする材料からなるため、表電極と補助電極に含まれるパラジウムによって両者の密着性が高まるだけでなく、補助電極にパラジウムよりも比抵抗の低い金等の金属材料が含まれているため、トリミング溝を形成する抵抗値調整時に補助電極に対するプローブの接触位置がばらついたとしても、そのばらつきが抵抗値測定の精度に影響を及ぼすことはほとんどなく、安定した抵抗値測定を行うことができる。
上記の製造方法において、一対の補助電極の対向間距離は予め一定に設定しておいても良いが、初期測定値の基準抵抗値に対するズレ量に応じて補助電極の対向間距離を変更するようにしておくと、抵抗値調整のしやすい初期抵抗値を狙って抵抗値を変更することができる。
上記の製造方法において、補助電極をその対向間距離が表電極の対向間距離よりも狭くなるように抵抗体の端部に重ね合わせておくと、抵抗体を再焼成することで抵抗値を下げるだけでなく、補助電極の対向間距離によっても抵抗値を下げることができる。すなわち、抵抗体に流れる電流の電極間距離は表電極と補助電極の対向間距離のうち狭い方によって決定されるため、補助電極の対向間距離を表電極よりも狭くしておけば、その分だけ抵抗体の初期抵抗値を下げることが可能となる。また、抵抗体に流れる電流は、パラジウムを多く含有する補助電極を流れることにより、銀が多く拡散している表電極付近の抵抗体部分を跳び越すため、温度特性も良くなる。
本発明によるチップ抵抗器の製造方法では、測定した抵抗値が基準抵抗値を越えて高くなった場合でも、抵抗体を再焼成することで銀の拡散による悪影響を防止しつつ抵抗値を下げることが可能となる。
本発明の実施形態例に係るチップ抵抗器の断面図である。 該チップ抵抗器の製造工程を示す断面図である。 該チップ抵抗器の製造工程を示すフローチャートである。 該チップ抵抗器の製造工程を示すフローチャートである。 該チップ抵抗器の製造工程を示すフローチャートである。 図5に示す工程で製造されたチップ抵抗器の断面図である。
以下、発明の実施の形態について図面を参照しながら説明すると、図1に示すように、本発明の実施形態例に係るチップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の上面における長手方向の両端部に設けられた一対の表電極3と、これら表電極3に跨るように設けられた抵抗体4と、表電極3を覆って抵抗体4の端部に重なるように設けられた一対の補助電極5と、抵抗体4を被覆する第1保護層6と、第1保護層6を被覆する第2保護層7と、絶縁基板2の下面における長手方向の両端部に設けられた一対の裏電極8と、絶縁基板2の側面に設けられて対応する表電極3と補助電極5および裏電極8を橋絡する一対の端面電極9と、補助電極5と裏電極8および端面電極9を被覆するメッキ層10とによって主に構成されている。
絶縁基板2はセラミックス等からなり、この絶縁基板2は後述する大判の集合基板(図2参照)を縦横に延びる一次分割溝と二次分割溝に沿って分割することにより多数個取りされたものである。
表電極3はPd(パラジウム)を1〜5wt%含有するAg(銀)系ペースト材料、例えばAgが98wt%でPdを2wt%含有するAg−Pdペーストをスクリーン印刷して乾燥・焼成させたものであり、一対の表電極3は絶縁基板2上で対向間距離L1を隔てて対向している。
抵抗体4は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体4の両端部は表電極3に重なっている。なお、詳細については後述するが、抵抗体4と第1保護層6にレーザー光を照射してトリミング溝を形成することにより、チップ抵抗器1の抵抗値が目標となる基準抵抗値に調整されるようになっている。
補助電極5はPdとそれより比抵抗の低い金属材料(例えば金や銅)を15〜30wt%含有して残部がAgのAg系ペースト材料をスクリーン印刷して乾燥・焼成させたものであり、本実施形態例の場合は、Pdを20wt%、Au(金)を5wt%含んで残部(75wt%)がAgのAg−Pd−Auペーストが使用されている。一対の補助電極5は抵抗体4上で対向間距離L2を隔てて対向しており、この対向間距離L2はスクリーン印刷のマスクパターンを選択することで任意に設定可能であるが、本実施形態例の場合は、一対の表電極3の対向間距離L1よりも一対の補助電極5の対向間距離L2の方が狭く設定されている(L1>L2)。
第1保護層6と第2保護層7は2層構造の絶縁層を構成し、そのうち第1保護層6はトリミング溝を形成する前に抵抗体4を覆うアンダーコート層であり、第2保護層7はトリミング溝を形成した後の第1保護層6を覆うオーバーコート層である。第1保護層6はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、この第1保護層6は抵抗体4の上面を覆って補助電極5の端部に重なっている。第2保護層7はエポキシ樹脂系ペーストをスクリーン印刷して加熱硬化(焼付け)させたものであり、この第2保護層7は第1保護層6の上面と端面を全て覆っている。
裏電極8はAgペーストやPdの含有量が少ないAg−Pdペーストをスクリーン印刷して乾燥・焼成させたものである。
端面電極9はニッケル(Ni)/クロム(Cr)等をスバッタすることによって形成されたものであり、この端面電極9と補助電極5および裏電極8はNiメッキや半田メッキ等のメッキ層10によって覆われている。
次に、上記の如く構成されたチップ抵抗器1の製造方法について、図2〜図5を参照しながら説明する。
まず、格子状に延びる一次分割溝と二次分割溝が形成された集合基板2Aを準備する。これら一次分割溝と二次分割溝によって集合基板2Aの表裏両面は多数のチップ形成領域に区画され、これらチップ形成領域がそれぞれ1個分の絶縁基板2となる。図2には1つのチップ形成領域が代表的に示されているが、実際には、このようなチップ形成領域が格子状に多数配列されている。
そして、集合基板2Aの裏面にAgペーストをスクリーン印刷して乾燥することにより、図2(a)に示すように、各チップ形成領域の長手方向両端部に所定間隔を存して対向する一対の裏電極8を形成する(図3のS−1)。
次なる工程として、集合基板2Aの表面にAg−Pdペーストをスクリーン印刷して乾燥することにより、図2(b)に示すように、各チップ形成領域の長手方向両端部に所定間隔を存して対向する一対の表電極3を形成する(図3のS−2)。前述したように、表電極3を形成する材料にはAgを多量に含有する銀リッチのAg−Pdペースト、例えばAgが98wt%でPdを2wt%含有するAg−Pdペーストが用いられている。
次なる工程として、表電極3と裏電極8を約850℃の高温で同時に焼成する(図3のS−3)。なお、これら表電極3と裏電極8は個別に焼成しても良く、その形成順を逆にして裏電極8よりも表電極3を先に形成するようにしても良い。
次なる工程として、集合基板2Aの表面に酸化ルテニウム等を含有した抵抗ペーストをスクリーン印刷して乾燥することにより、図2(c)に示すように、両端部を表電極3に重ね合わせた抵抗体4を形成した後(図3のS−4)、これを約850℃の高温で焼成する(図3のS−5)。
次なる工程として、一対の表電極3に図示せぬプローブをそれぞれ接触させ、これらプローブを介して抵抗体4の初期抵抗値を測定する(図3のS−6)。そして、測定した初期抵抗値が目標となる基準抵抗値を越えているか否かを判定し(図3のS−7)、測定した初期抵抗値が基準抵抗値を越えて高くなっている場合(S−7でYES)は図4のS−8へと進む。
このS−8では、S−6で測定した集合基板2A上における各抵抗体4の抵抗値分布を基に、予め準備された複数種類の印刷マスクの中から所望の電極間パターンを選定して、次工程で形成される補助電極5の対向間距離L2を決定する。すなわち、抵抗体4に流れる電流の電極間距離は表電極3と補助電極5の対向間距離L1,L2のうち狭い方によって決定されるため、測定した抵抗値の大部分が基準抵抗値を大きく越えている抵抗値分布の場合は、L1>L2となる短めの電極間パターンを選定し、測定した抵抗値の大部分が基準抵抗値をそれほど越えていない抵抗値分布の場合、あるいは測定した抵抗値が基準抵抗値を越えているものと越えていないものを混在している抵抗値分布の場合は、L1≦L2となる長めの電極間パターンを選定する。
次なる工程では、選定した電極間パターンを有する印刷マスクを用いて、表電極3の上からPdとAuを15〜30wt%含有するAg系ペースト、例えばAg(75%)−Pd(20%)−Au(5%)ペーストをスクリーン印刷して乾燥することにより、図2(d)に示すように、表電極3を覆って抵抗体4の端部に重なる一対の補助電極5を形成した後(図4のS−9)、これを約850℃の高温で焼成する(図4のS−10)。
次なる工程として、抵抗体4を覆う領域にガラスペーストをスクリーン印刷して乾燥することにより、図2(e)に示すように、抵抗体4を被覆する第1保護層6を形成した後(図4のS−11)、これを約600℃の温度で焼成する(図4のS−12)。
次なる工程として、一対の補助電極5にプローブを接触させて抵抗体4の抵抗値を測定しながら、レーザー光を照射して第1保護層6と抵抗体4に図示せぬトリミング溝を形成することにより、抵抗体4の抵抗値が基準抵抗値となるように抵抗値調整する(図4のS−13)。
次なる工程として、第1保護層6を覆うようにエポキシ系等の樹脂ペーストをスクリーン印刷して約200℃の温度で加熱硬化(焼付け)することにより、図2(f)に示すように、第1保護層6の全部と補助電極5の端部を覆う第2保護層7を形成する(図4のS−14)。なお、前述した第1保護層6はレーザー光の熱で抵抗体4のトリミング溝近傍が損傷しないようにするためのものであり、この第2保護層7は抵抗体4を外部環境から保護するためのものである。
これまでの工程は集合基板2Aに対する一括処理であるが、次なる工程では、集合基板2Aを一次分割溝に沿って短冊状に一次分割することにより(図4のS−15)、チップ形成領域の長手方向を幅寸法とする短冊状基板2Bを得る。
そして、次なる工程で、短冊状基板2Bの分割面にNi/Cr等をスパッタリングすることにより、図2(g)に示すように、表電極3と補助電極5および裏電極8を橋絡する一対の端面電極9を形成する(図4のS−16)。しかる後、短冊状基板を二次分割溝に沿って二次分割することにより(図4のS−17)、チップ抵抗器1と同等の大きさのチップ単体(個片)を得る。
最後に、各チップ単体の下地電極層(補助電極5と裏電極8および端面電極9)に対してNiメッキや半田メッキを施すことにより、図2(h)に示すように、この下地電極層を被覆する積層構造のメッキ層10を形成し(図4のS−18)、図1に示すようなチップ抵抗器1が完成する。
上記したS−8からS−18の各工程は、初期抵抗値が目標とする基準抵抗値を越えてしまった場合に実行される工程であるが、S−6で測定した抵抗値の全部もしくは大部分が基準抵抗値を大きく下回っている場合、すなわち、S−7において初期抵抗値が基準抵抗値よりも低い場合(NO)は、図5のS−19へ進んで図6に示すようなチップ抵抗器20が製造される。
このS−19では、抵抗体4を覆う領域にガラスペーストをスクリーン印刷して乾燥することにより、抵抗体4を被覆する第1保護層6を形成した後、これを約600℃の温度で焼成する(図5のS−20)。
次なる工程として、一対の表電極3にプローブを接触させて抵抗体4の抵抗値を測定しながら、レーザー光を照射して第1保護層6と抵抗体4にトリミング溝を形成することにより、抵抗体4の抵抗値が基準抵抗値となるように抵抗値調整する(図5のS−21)。
次なる工程として、第1保護層6を覆うようにエポキシ系等の樹脂ペーストをスクリーン印刷して約200℃の温度で加熱硬化(焼付け)することにより、第1保護層6の全部を覆う第2保護層7を形成する(図5のS−22)。
これまでの工程は集合基板2Aに対する一括処理であるが、次なる工程では、集合基板2Aを一次分割溝に沿って短冊状に一次分割することにより、チップ形成領域の長手方向を幅寸法とする短冊状基板を得る(図5のS−23)。
そして、次なる工程で、短冊状基板の分割面にNi/Cr等をスパッタリングすることにより、表電極3と補助電極5および裏電極8を橋絡する一対の端面電極9を形成する(図5のS−24)。しかる後、短冊状基板を二次分割溝に沿って二次分割することにより(図5のS−25)、チップ抵抗器1と同等の大きさのチップ単体(個片)を得る。
最後に、各チップ単体の下地電極層(補助電極5と裏電極8および端面電極9)に対してNiメッキや半田メッキを施すことにより、この下地電極層を被覆する積層構造のメッキ層10を形成し(図5のS−26)、図6に示すようなチップ抵抗器20が完成する。
以上説明したように、本実施形態例に係るチップ抵抗器1の製造方法では、一対の表電極3にプローブを接触させて抵抗体4の初期抵抗値を測定したとき、その抵抗値が目標とする基準抵抗値を越えて高くなってしまった場合でも、その後に表電極3に重なる補助電極5を形成したり第1および第2保護層6,7を形成する工程で、繰り返しの焼成を行うことによって抵抗体4の抵抗値を下げることが可能となるため、それまで不良品として破棄していたものを良品として再生することができる。この場合において、繰り返しの焼成によって表電極3のAgが抵抗体4側へ多量に拡散しても、拡散によって無くなった表電極3のエッジ部分において補助電極5のPdにより導通が確保されるため、セパレーションに起因する断線事故を確実に防止することができる。しかも、補助電極5にはPdより比抵抗の低いAu等が含まれているため、抵抗体4をトリミングして抵抗値を上げる抵抗値調整時(図4のS−13参照)に、補助電極5に対するプローブの接触位置がばらついたとしても、そのばらつきが抵抗値測定の精度に影響を及ぼすことはほとんどなく、安定した抵抗値測定を行うことができる。
また、本実施形態例に係るチップ抵抗器1の製造方法では、初期測定値の基準抵抗値に対するズレ量に応じて補助電極5の対向間距離L2を変更できるようになっており、図3のS−6で測定した集合基板2A上における各抵抗体4の抵抗値分布を基に、予め準備された複数種類の印刷マスクの中から所望の電極間パターンを選定することにより、次工程で形成される補助電極5の対向間距離L2を決定するようにしている。このため、初期測定値が基準抵抗値を大きく越えてしまった場合でも、補助電極5の対向間距離L2が表電極3の対向間距離L1よりも狭くなるような電極間パターンを選定すれば、そのような補助電極5を形成することで抵抗体4の抵抗値を下げることが可能となる。しかも、抵抗体4に流れる電流はPdを多く含有する補助電極5を流れることにより、Agが多く拡散している表電極3付近の抵抗体4部分を跳び越すため、温度特性も良くなる。
なお、上記実施形態例では、測定した抵抗値分布に基づいて補助電極5の対向間距離L2を最適寸法に選択する工程(図4のS−8)を備えているが、補助電極5の対向間距離L2は常に一定で変更不能であっても良い。この場合、補助電極5の対向間距離L2が表電極3の対向間距離L1よりも広く(L2>L1)設定されていても、繰り返しの焼成によって抵抗体4の抵抗値を下げることは可能であるが、図1に示すように、補助電極5の対向間距離L2が表電極3の対向間距離L1よりも狭く(L1>L2)設定されている方が好ましい。
1 チップ抵抗器
2 絶縁基板
2A 集合基板
2B 短冊状基板
3 表電極
4 抵抗体
5 補助電極
6 第1保護層
7 第2保護層
8 裏電極
9 端面電極
10 メッキ層

Claims (3)

  1. 絶縁基板の表面に銀を主成分とするペースト材料を印刷・焼成して一対の表電極を形成する工程と、これら一対の表電極に跨るように抵抗ペーストを印刷・焼成して抵抗体を形成する工程と、一対の前記表電極にプローブを接触させて前記抵抗体の初期抵抗値を測定する工程と、前記初期抵抗値が基準抵抗値よりも高い場合にのみ、前記表電極を覆って前記抵抗体の端部に重なるように一対の補助電極を形成する工程と、前記補助電極の形成後に前記抵抗体を再焼成して初期抵抗値を下げる工程と、一対の前記補助電極にプローブを接触させて前記抵抗体の抵抗値を測定しながら前記抵抗体にトリミング溝を形成する工程と、を含み、
    前記表電極がパラジウムを1〜5重量%含み残部を銀とする材料からなると共に、前記補助電極がパラジウムとそれより比抵抗の低い金属材料を15〜30重量%含み残部を銀とする材料からなることを特徴とするチップ抵抗器の製造方法。
  2. 請求項1の記載において、前記初期抵抗値の基準抵抗値に対するズレ量に応じて前記補助電極の対向間距離を変更するようにしたことを特徴とするチップ抵抗器の製造方法。
  3. 請求項1または2の記載において、前記補助電極をその対向間距離が前記表電極の対向間距離よりも狭くなるように前記抵抗体の端部に重ね合わせたことを特徴とするチップ抵抗器の製造方法。
JP2014197236A 2014-09-25 2014-09-26 チップ抵抗器の製造方法 Active JP6453599B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014197236A JP6453599B2 (ja) 2014-09-26 2014-09-26 チップ抵抗器の製造方法
PCT/JP2015/070866 WO2016047259A1 (ja) 2014-09-25 2015-07-22 チップ抵抗器及びその製造方法
US15/513,725 US10109398B2 (en) 2014-09-25 2015-07-22 Chip resistor and method for producing same
CN201580051418.8A CN106688053B (zh) 2014-09-25 2015-07-22 贴片电阻器及其制造方法
DE112015004416.7T DE112015004416T5 (de) 2014-09-25 2015-07-22 Chip-Widerstand und Herstellungsverfahren für Chip-Widerstand

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014197236A JP6453599B2 (ja) 2014-09-26 2014-09-26 チップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2016072298A JP2016072298A (ja) 2016-05-09
JP6453599B2 true JP6453599B2 (ja) 2019-01-16

Family

ID=55867313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014197236A Active JP6453599B2 (ja) 2014-09-25 2014-09-26 チップ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP6453599B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10839990B2 (en) 2017-02-08 2020-11-17 Panasonic Intellectual Property Management Co., Ltd. Chip resistor manufacturing method, and chip resistor
DE112022004740T5 (de) * 2021-09-30 2024-07-18 Rohm Co., Ltd. Chip-Widerstand

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193193A (ja) * 1987-10-02 1989-04-12 Mitsubishi Electric Corp 印刷抵抗体の抵抗値調整方法
JPH0244702A (ja) * 1988-08-05 1990-02-14 Meidensha Corp 厚膜混成集積回路の抵抗調整方法
JPH0293193A (ja) * 1988-09-28 1990-04-03 Sekisui Chem Co Ltd 分岐管開口部の閉塞方法
JPH0897003A (ja) * 1994-09-29 1996-04-12 Mitsubishi Materials Corp 厚膜抵抗回路及びその製造方法
JPH08102403A (ja) * 1994-09-30 1996-04-16 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP4061729B2 (ja) * 1998-09-01 2008-03-19 松下電器産業株式会社 抵抗器およびその製造方法
JP3665591B2 (ja) * 2001-08-22 2005-06-29 太陽社電気株式会社 チップ抵抗器
JP2008053251A (ja) * 2006-08-22 2008-03-06 Matsushita Electric Ind Co Ltd チップ抵抗器
JP2008182128A (ja) * 2007-01-25 2008-08-07 Taiyosha Electric Co Ltd チップ抵抗器
JP5329773B2 (ja) * 2007-05-31 2013-10-30 コーア株式会社 チップ抵抗器

Also Published As

Publication number Publication date
JP2016072298A (ja) 2016-05-09

Similar Documents

Publication Publication Date Title
JP7152184B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JPH1126204A (ja) 抵抗器およびその製造方法
JP6326192B2 (ja) チップ抵抗器およびその製造法
JP2016092127A (ja) チップ抵抗器
WO2016047259A1 (ja) チップ抵抗器及びその製造方法
JP6479361B2 (ja) チップ抵抗器
JPH10289803A (ja) 抵抗器およびその製造方法
JP2000077205A (ja) 抵抗器およびその製造方法
JP6453599B2 (ja) チップ抵抗器の製造方法
JP2021103724A (ja) 硫化検出抵抗器
JP6371080B2 (ja) チップ抵抗器の製造方法
JP6453598B2 (ja) チップ抵抗器
JP2015230922A (ja) チップ抵抗器の製造方法
CN115206609A (zh) 片式电阻器和片式电阻器的制造方法
JP2015060955A (ja) 厚膜抵抗器の製造方法
JP7333726B2 (ja) チップ抵抗器の製造方法
JP7352436B2 (ja) チップ抵抗器の製造方法
JP2021005683A (ja) チップ抵抗器
JP2001155902A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP2013165112A (ja) チップ抵抗器用集合基板およびチップ抵抗器の製造方法
JP2018190923A (ja) チップ抵抗器の製造方法
JP2019201139A (ja) チップ抵抗器の製造方法
JP2022178503A (ja) チップ抵抗器
JP2016225572A (ja) チップ抵抗器およびその製造方法
JPH11224810A (ja) 抵抗器の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181213

R150 Certificate of patent or registration of utility model

Ref document number: 6453599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250