JP6453598B2 - チップ抵抗器 - Google Patents

チップ抵抗器 Download PDF

Info

Publication number
JP6453598B2
JP6453598B2 JP2014195607A JP2014195607A JP6453598B2 JP 6453598 B2 JP6453598 B2 JP 6453598B2 JP 2014195607 A JP2014195607 A JP 2014195607A JP 2014195607 A JP2014195607 A JP 2014195607A JP 6453598 B2 JP6453598 B2 JP 6453598B2
Authority
JP
Japan
Prior art keywords
resistor
resistance value
electrode
electrodes
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014195607A
Other languages
English (en)
Other versions
JP2016066743A (ja
Inventor
松本 健太郎
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2014195607A priority Critical patent/JP6453598B2/ja
Priority to PCT/JP2015/070866 priority patent/WO2016047259A1/ja
Priority to US15/513,725 priority patent/US10109398B2/en
Priority to CN201580051418.8A priority patent/CN106688053B/zh
Priority to DE112015004416.7T priority patent/DE112015004416T5/de
Publication of JP2016066743A publication Critical patent/JP2016066743A/ja
Application granted granted Critical
Publication of JP6453598B2 publication Critical patent/JP6453598B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

本発明は、面実装タイプのチップ抵抗器に関するものである。
チップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を橋絡する端面電極と、対をなす表電極どうしを橋絡する抵抗体と、抵抗体を覆う保護層等によって主に構成されている。
一般的に、このようなチップ抵抗器を製造する場合、大判の集合基板に対して多数個分の電極や抵抗体や保護層等を一括して形成した後、この集合基板を格子状の分割ライン(例えば分割溝)に沿って分割してチップ抵抗器を多数個取りするようにしている。かかるチップ抵抗器の製造過程で、集合基板の片面には抵抗ペーストを印刷・焼成することにより多数の抵抗体が形成されるが、印刷時の位置ずれや滲み、あるいは焼成炉内の温度むら等の影響により、各抵抗体の大きさや膜厚に若干のばらつきを生じることは避け難いため、集合基板の状態で各抵抗体にトリミング溝を形成して所望の抵抗値に設定するという抵抗値調整作業が行われる。
この抵抗値調整作業では、抵抗体によって橋絡されている一対の表電極にプローブを接触させて抵抗値を測定しながら、該抵抗体にレーザー光を照射してトリミング溝を形成していく。そして、トリミング溝を長くするのに伴って抵抗体の抵抗値が高くなっていくので、トリミング対象の抵抗体の抵抗値が目標となる抵抗値(基準抵抗値)に到達した時点で、レーザー光の照射を停止して抵抗値調整作業を終了する。
しかしながら、トリミング溝を形成する前の抵抗値(初期抵抗値)は必ずしも基準抵抗値より低くなっているとは限らず、抵抗体の印刷条件や焼成条件等のバラツキにより、初期抵抗値が基準抵抗値よりも高くなってしまうことがあり、その場合はトリミングをしても抵抗値を下げることが不可能となるため、不良品として破棄せざるを得なくなる。
そこで従来より、特許文献1に開示されているように、抵抗体の初期抵抗値が基準抵抗値よりも高いときに、その抵抗体の上に別の抵抗ペーストを印刷して再度焼成することで初期抵抗値を下げた後、このように2層構造にした抵抗体にトリミング溝を形成して抵抗値調整するという技術や、特許文献2に開示されているように、抵抗体の初期抵抗値が基準抵抗値に対してどの程度高いかを測定し、その測定結果に応じた加熱条件でチップ抵抗器を再焼成することにより、初期抵抗値を基準抵抗値に近づけるようにした技術が提案されている。
特開昭61−119004号公報 特開平4−250601号公報
ところで、この種のチップ抵抗器において、抵抗体の両端に接続する表電極の比抵抗はできるだけ低いことが好ましく、それ以外にも材料費や対環境性等の様々な要因により、通常、表電極には銀を主成分とするペースト材料が使用されている。そのため、前述した従来技術のように抵抗値を下げる目的で繰り返しの焼成工程が実行されると、表電極の銀が抵抗体の中に拡散する量が増えてしまい、それに伴って抵抗体に接続するエッジ部分の表電極の銀が無くなるというセパレーション現象が発生し、最悪の場合は断線に至ることがある。
本発明は、上記した従来技術の実情に鑑みてなされたものであり、その目的は、初期抵抗値を下げるのに好適なチップ抵抗器を提供することにある。
上記目的を達成するために、本発明のチップ抵抗器は、絶縁基板と、この絶縁基板の表面に所定間隔を存して対向するように設けられた一対の表電極と、これら一対の表電極に跨るように設けられた抵抗体と、前記表電極を覆って前記抵抗体の端部に重なるように設けられた補助電極とを備え、前記表電極はパラジウムを1〜5重量%含み残部を銀とする材料からなり、前記補助電極はパラジウムとそれより比抵抗の低い金属材料を15〜30重量%含み残部を銀とする材料からなるという構成にした。
このように構成されたチップ抵抗器では、抵抗体の両端部に接続する表電極が補助電極によって覆われており、表電極はパラジウムを少量含んで残部に銀を多く含有する銀リッチの材料からなるため、抵抗体を繰り返し焼成したときの抵抗値変化量(降下量)を大きくすることができるが、その反面、表電極の銀が抵抗体に拡散する量が増えることで、抵抗体に接続するエッジ部分の表電極にセパレーション現象が発生し易くなる。ここで、補助電極は表電極に比べて銀の含有量が少なく残部にパラジウム等を多く含む材料からなり、補助電極と表電極のパラジウムの密着性が高いものとなっているため、拡散によって無くなった表電極のエッジ部分において補助電極のパラジウムにより導通が確保され、セパレーションに起因する断線事故を確実に防止することができる。しかも、補助電極に比抵抗の高いパラジウムを多く含有させたとしても、パラジウムよりも比抵抗の低い金等の金属材料が含まれているため、抵抗体の抵抗値を目標とする基準抵抗値に近づける抵抗値調整時に、補助電極に対するプローブの接触位置がばらついたとしても、そのばらつきが抵抗値測定の精度に影響を及ぼすことはほとんどなく、安定した抵抗値測定を行うことができる。
上記の構成において、表電極の対向間距離に比べて補助電極の対向間距離が狭く設定されていると、抵抗体に流れる電流の電極間距離が狭い方の補助電極の対向間距離によって規定されるため、その分だけ抵抗体の初期抵抗値を下げることが可能となる。
本発明によれば、抵抗体を繰り返し焼成することでセパレーションの発生を防止しつつ抵抗値を大きく下げることができるため、初期抵抗値を下げるのに好適なチップ抵抗器を提供することが可能となる。
本発明の第1実施形態例に係るチップ抵抗器の断面図である。 該チップ抵抗器の製造工程を示す断面図である。 該チップ抵抗器の製造工程を示すフローチャートである。 該チップ抵抗器の製造工程を示すフローチャートである。 本発明の第2実施形態例に係るチップ抵抗器の断面図である。
以下、発明の実施の形態について図面を参照しながら説明すると、図1に示すように、本発明の第1実施形態例に係るチップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の上面における長手方向の両端部に設けられた一対の表電極3と、これら表電極3に跨るように設けられた抵抗体4と、表電極3を覆って抵抗体4の端部に重なるように設けられた一対の補助電極5と、抵抗体4を被覆する第1保護層6と、第1保護層6を被覆する第2保護層7と、絶縁基板2の下面における長手方向の両端部に設けられた一対の裏電極8と、絶縁基板2の側面に設けられて対応する表電極3と補助電極5および裏電極8を橋絡する一対の端面電極9と、補助電極5と裏電極8および端面電極9を被覆するメッキ層10とによって主に構成されている。
絶縁基板2はセラミックス等からなり、この絶縁基板2は後述する大判の集合基板(図2参照)を縦横に延びる一次分割溝と二次分割溝に沿って分割することにより多数個取りされたものである。
表電極3はPd(パラジウム)を1〜5wt%含有するAg(銀)系ペースト材料をスクリーン印刷して乾燥・焼成させたものであり、本実施形態例では、Pdを2wt%含み残部(98wt%)がAgの銀リッチと呼ばれるAg−Pdペーストが使用されている。
抵抗体4は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体4の両端部は表電極3に重なっている。なお、詳細については後述するが、抵抗体4と第1保護層6にレーザー光を照射してトリミング溝を形成することにより、チップ抵抗器1の抵抗値が目標となる基準抵抗値に調整されるようになっている。
補助電極5はPdとそれより比抵抗の低い金属材料(例えば金や銅)を15〜30wt%含有して残部がAgのAg系ペースト材料をスクリーン印刷して乾燥・焼成させたものであり、本実施形態例では、Pdを20wt%、Au(金)を5wt%含んで残部(75wt%)がAgのAg−Pd−Auペーストが使用されている。
第1保護層6と第2保護層7は2層構造の絶縁層を構成し、そのうち第1保護層6はトリミング溝を形成する前に抵抗体4を覆うアンダーコート層であり、第2保護層7はトリミング溝を形成した後の第1保護層6を覆うオーバーコート層である。第1保護層6はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、この第1保護層6は抵抗体4の上面を覆って補助電極5の端部に重なっている。第2保護層7はエポキシ樹脂系ペーストをスクリーン印刷して加熱硬化(焼付け)させたものであり、この第2保護層7は第1保護層6の上面と端面を全て覆っている。
裏電極8はAgペーストやPdの含有量が少ないAg−Pdペーストをスクリーン印刷して乾燥・焼成させたものである。
端面電極9はニッケル(Ni)/クロム(Cr)等をスバッタすることによって形成されたものであり、この端面電極9と補助電極5および裏電極8はNiメッキや半田メッキ等のメッキ層10によって覆われている。
次に、上記の如く構成されたチップ抵抗器1の製造方法について、図2〜図4を参照しながら説明する。
まず、格子状に延びる一次分割溝と二次分割溝が形成された集合基板2Aを準備する。これら一次分割溝と二次分割溝によって集合基板2Aの表裏両面は多数のチップ形成領域に区画され、これらチップ形成領域がそれぞれ1個分の絶縁基板2となる。図2には1つのチップ形成領域が代表的に示されているが、実際には、このようなチップ形成領域が格子状に多数配列されている。
そして、集合基板2Aの裏面にAgペーストをスクリーン印刷して乾燥することにより、図2(a)に示すように、各チップ形成領域の長手方向両端部に所定間隔を存して対向する一対の裏電極8を形成する(図3のS−1)。
次なる工程として、集合基板2Aの表面にAg−Pdペーストをスクリーン印刷して乾燥することにより、図2(b)に示すように、各チップ形成領域の長手方向両端部に所定間隔を存して対向する一対の表電極3を形成する(図3のS−2)。前述したように、表電極3を形成する材料にはAgを多量に含有する銀リッチのAg−Pdペースト、例えばAgが98wt%でPdを2wt%含有するAg−Pdペーストが用いられている。
次なる工程として、表電極3と裏電極8を約850℃の高温で同時に焼成する(図3のS−3)。なお、これら表電極3と裏電極8は個別に焼成しても良く、その形成順を逆にして裏電極8よりも表電極3を先に形成するようにしても良い。
次なる工程として、集合基板2Aの表面に酸化ルテニウム等を含有した抵抗ペーストをスクリーン印刷して乾燥することにより、図2(c)に示すように、両端部を表電極3に重ね合わせた抵抗体4を形成した後(図3のS−4)、これを約850℃の高温で焼成する(図3のS−5)。
次なる工程として、表電極3の上からPdとAuを15〜30wt%含有するAg系ペースト、例えばAg(75%)−Pd(20%)−Au(5%)ペーストをスクリーン印刷して乾燥することにより、図2(d)に示すように、表電極3を覆って抵抗体4の端部に重なる一対の補助電極5を形成した後(図3のS−6)、これを約850℃の高温で焼成する(図3のS−7)。
次なる工程として、一対の補助電極5に図示せぬプローブをそれぞれ接触させ、これらプローブを介して抵抗体4の抵抗値を測定する(図3のS−8)。そして、測定した抵抗値が目標となる基準抵抗値を下回っているか否かを判定し(図3のS−9)、抵抗体4の初期抵抗値が基準抵抗値よりも高い場合、すなわち図3のS−9でNOの場合は図3のS−7へ戻り、再び約850℃の高温で焼成して抵抗体4の抵抗値を下げた後、その抵抗体4の抵抗値を測定して基準抵抗値と比較する(図3のS−8からS−9)。
また、測定した抵抗体4の抵抗値が基準抵抗値よりも低い場合、すなわち図3のS−9でYESの場合は、次なる工程として、抵抗体4を覆う領域にガラスペーストをスクリーン印刷して乾燥することにより、図2(e)に示すように、抵抗体4を被覆する第1保護層6を形成した後(図4のS−10)、これを約600℃の温度で焼成する(図4のS−11)。
次なる工程として、一対の補助電極5にプローブを接触させて抵抗体4の抵抗値を測定しながら、レーザー光を照射して第1保護層6と抵抗体4に図示せぬトリミング溝を形成することにより、抵抗体4の抵抗値が基準抵抗値となるように調整する(図4のS−12)。
次なる工程として、第1保護層6を覆うようにエポキシ系等の樹脂ペーストをスクリーン印刷して約200℃の温度で加熱硬化(焼付け)することにより、図2(f)に示すように、第1保護層6の全部と補助電極5の端部を覆う第2保護層7を形成する(図4のS−13)。なお、前述した第1保護層6はレーザー光の熱で抵抗体4のトリミング溝近傍が損傷しないようにするためのものであり、この第2保護層7は抵抗体4を外部環境から保護するためのものである。
これまでの工程は集合基板2Aに対する一括処理であるが、次なる工程では、集合基板2Aを一次分割溝に沿って短冊状に一次分割することにより(図4のS−14)、チップ形成領域の長手方向を幅寸法とする短冊状基板2Bを得る。
そして、次なる工程で、短冊状基板2Bの分割面にNi/Cr等をスパッタリングすることにより、図2(g)に示すように、表電極3と補助電極5および裏電極8を橋絡する一対の端面電極9を形成する(図4のS−15)。しかる後、短冊状基板を二次分割溝に沿って二次分割することにより(図4のS−16)、チップ抵抗器1と同等の大きさのチップ単体(個片)を得る。
最後に、各チップ単体の下地電極層(補助電極5と裏電極8および端面電極9)に対してNiメッキや半田メッキを施すことにより、図2(h)に示すように、この下地電極層を被覆する積層構造のメッキ層10を形成し(図4のS−17)、図1に示すようなチップ抵抗器1が完成する。
以上説明したように、本実施形態例に係るチップ抵抗器1では、抵抗体4の両端部に接続する一対の表電極3が補助電極5で覆われて2層構造となっており、下層の表電極3がPdを1〜5wt%含んで残部をAgとする材料からなると共に、上層の補助電極5がPdとそれより比抵抗の低い金属材料(例えばAu)を15〜30wt%含んで残部をAgとする材料からなるため、抵抗体4を繰り返し焼成したときの抵抗値変化量(降下量)が大きくなり、抵抗体4の初期抵抗値が目標とする基準抵抗値を越えてしまった場合でも、抵抗体4の抵抗値を下げて良品として再生することが可能となる。また、繰り返しの焼成によって表電極3のAgが抵抗体4側へ多量に拡散しても、拡散によって無くなった表電極3のエッジ部分において補助電極5のPdにより導通が確保されるため、セパレーションに起因する断線事故を確実に防止することができる。しかも、補助電極5に比抵抗の高いPdを多く含有させたとしても、Pdより比抵抗の低いAu等が含まれているため、抵抗体4をトリミングして抵抗値を上げる抵抗値調整時に、補助電極5に対するプローブの接触位置がばらついたとしても、そのばらつきが抵抗値測定の精度に影響を及ぼすことはほとんどなく、安定した抵抗値測定を行うことができる。
図5は本発明の第2実施形態例に係るチップ抵抗器20の断面図であり、図1に対応する部分には同一符号を付してある。
このチップ抵抗器20が第1実施形態例に係るチップ抵抗器1と相違する点は、一対の表電極3の対向間距離L1よりも一対の補助電極5の対向間距離L2の方が狭く設定されている(L1>L2)ことにあり、それ以外の構成は基本的に同じである。
このように構成されたチップ抵抗器20においては、抵抗体4に流れる電流の電極間距離が狭い方の補助電極5の対向間距離L2によって規定されるため、補助電極5を形成する前に比べて補助電極5を形成した後の方が抵抗体4の抵抗値が低くなり、その分だけ抵抗体4の初期抵抗値を下げることが可能となる。
1,20 チップ抵抗器
2 絶縁基板
2A 集合基板
2B 短冊状基板
3 表電極
4 抵抗体
5 補助電極
6 第1保護層
7 第2保護層
8 裏電極
9 端面電極
10 メッキ層

Claims (2)

  1. 絶縁基板と、この絶縁基板の表面に所定間隔を存して対向するように設けられた一対の表電極と、これら一対の表電極に跨るように設けられた抵抗体と、前記表電極を覆って前記抵抗体の端部に重なるように設けられた補助電極とを備え、
    前記表電極はパラジウムを1〜5重量%含み残部を銀とする材料からなり、前記補助電極はパラジウムとそれより比抵抗の低い金属材料を15〜30重量%含み残部を銀とする材料からなることを特徴とするチップ抵抗器。
  2. 請求項1の記載において、前記表電極の対向間距離に比べて前記補助電極の対向間距離が狭く設定されていることを特徴とするチップ抵抗器。
JP2014195607A 2014-09-25 2014-09-25 チップ抵抗器 Active JP6453598B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014195607A JP6453598B2 (ja) 2014-09-25 2014-09-25 チップ抵抗器
PCT/JP2015/070866 WO2016047259A1 (ja) 2014-09-25 2015-07-22 チップ抵抗器及びその製造方法
US15/513,725 US10109398B2 (en) 2014-09-25 2015-07-22 Chip resistor and method for producing same
CN201580051418.8A CN106688053B (zh) 2014-09-25 2015-07-22 贴片电阻器及其制造方法
DE112015004416.7T DE112015004416T5 (de) 2014-09-25 2015-07-22 Chip-Widerstand und Herstellungsverfahren für Chip-Widerstand

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014195607A JP6453598B2 (ja) 2014-09-25 2014-09-25 チップ抵抗器

Publications (2)

Publication Number Publication Date
JP2016066743A JP2016066743A (ja) 2016-04-28
JP6453598B2 true JP6453598B2 (ja) 2019-01-16

Family

ID=55805853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014195607A Active JP6453598B2 (ja) 2014-09-25 2014-09-25 チップ抵抗器

Country Status (1)

Country Link
JP (1) JP6453598B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019116814A1 (ja) * 2017-12-11 2019-06-20 パナソニックIpマネジメント株式会社 チップ抵抗器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193193A (ja) * 1987-10-02 1989-04-12 Mitsubishi Electric Corp 印刷抵抗体の抵抗値調整方法
JPH0244702A (ja) * 1988-08-05 1990-02-14 Meidensha Corp 厚膜混成集積回路の抵抗調整方法
JPH0293193A (ja) * 1988-09-28 1990-04-03 Sekisui Chem Co Ltd 分岐管開口部の閉塞方法
JPH0897003A (ja) * 1994-09-29 1996-04-12 Mitsubishi Materials Corp 厚膜抵抗回路及びその製造方法
JPH08102403A (ja) * 1994-09-30 1996-04-16 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP4061729B2 (ja) * 1998-09-01 2008-03-19 松下電器産業株式会社 抵抗器およびその製造方法
JP3665591B2 (ja) * 2001-08-22 2005-06-29 太陽社電気株式会社 チップ抵抗器
JP2008053251A (ja) * 2006-08-22 2008-03-06 Matsushita Electric Ind Co Ltd チップ抵抗器
JP2008182128A (ja) * 2007-01-25 2008-08-07 Taiyosha Electric Co Ltd チップ抵抗器
JP5329773B2 (ja) * 2007-05-31 2013-10-30 コーア株式会社 チップ抵抗器

Also Published As

Publication number Publication date
JP2016066743A (ja) 2016-04-28

Similar Documents

Publication Publication Date Title
JP6326192B2 (ja) チップ抵抗器およびその製造法
JPH1126204A (ja) 抵抗器およびその製造方法
JP6373723B2 (ja) チップ抵抗器
JP7152184B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6181500B2 (ja) チップ抵抗器およびその製造方法
US10109398B2 (en) Chip resistor and method for producing same
JP7368225B2 (ja) 硫化検出抵抗器
WO2007029635A1 (ja) チップ抵抗器及びその製造方法
JP2020118568A (ja) 硫化検出抵抗器およびその製造方法
JP6453599B2 (ja) チップ抵抗器の製造方法
JP6371080B2 (ja) チップ抵抗器の製造方法
JP6453598B2 (ja) チップ抵抗器
JP2014135427A (ja) チップ抵抗器
JP2015230922A (ja) チップ抵抗器の製造方法
JP5696331B2 (ja) チップ抵抗器およびその製造方法
JP2015060955A (ja) 厚膜抵抗器の製造方法
JP7352436B2 (ja) チップ抵抗器の製造方法
JP5820294B2 (ja) チップ抵抗器用集合基板およびチップ抵抗器の製造方法
JP7333726B2 (ja) チップ抵抗器の製造方法
JP2021005683A (ja) チップ抵抗器
JP7359714B2 (ja) 硫化検出センサ
JP2016225572A (ja) チップ抵抗器およびその製造方法
JP7197425B2 (ja) 硫化検出抵抗器
JP5781894B2 (ja) チップ用抵抗体の抵抗値調整方法
JP2015095573A (ja) チップ状電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181213

R150 Certificate of patent or registration of utility model

Ref document number: 6453598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250