JP4061729B2 - 抵抗器およびその製造方法 - Google Patents

抵抗器およびその製造方法 Download PDF

Info

Publication number
JP4061729B2
JP4061729B2 JP24678298A JP24678298A JP4061729B2 JP 4061729 B2 JP4061729 B2 JP 4061729B2 JP 24678298 A JP24678298 A JP 24678298A JP 24678298 A JP24678298 A JP 24678298A JP 4061729 B2 JP4061729 B2 JP 4061729B2
Authority
JP
Japan
Prior art keywords
electrode layer
layer
surface electrode
substrate
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24678298A
Other languages
English (en)
Other versions
JP2000077205A (ja
Inventor
尚弘 高嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP24678298A priority Critical patent/JP4061729B2/ja
Publication of JP2000077205A publication Critical patent/JP2000077205A/ja
Application granted granted Critical
Publication of JP4061729B2 publication Critical patent/JP4061729B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、各種電子機器に利用される抵抗器およびその製造方法に関するものである。
【0002】
【従来の技術】
従来のこの種の抵抗器としては、特開平4−102302号公報に開示されたものが知られている。
【0003】
以下、従来の抵抗器およびその製造方法について、図面を参照しながら説明する。
【0004】
図6は従来の抵抗器の断面図である。
【0005】
図6において、1は絶縁基板である。2は絶縁基板1の裏面の左右両端部に設けられた裏面電極層である。3は絶縁基板1の上面の左右両端部に設けられた第1の上面電極層である。4は第1の上面電極層3に一部が重なるように設けられた抵抗層である。5は抵抗値を修正するために抵抗層4上に設けられたトリミング溝である。6は抵抗層4の上面にのみ設けられた第2の保護層である。7は第1の上面電極層3の上面に絶縁基板1の幅一杯まで延びるように設けられた第2の上面電極層である。8は裏面電極層2と第2の上面電極層7を電気的に接続するために絶縁基板1の側面に設けられた側面電極層である。9,10は裏面電極層2、第2の上面電極層7および側面電極層8の表面に設けられたニッケルめっき層およびはんだめっき層である。そして前記側面電極層8の形成時には第2の上面電極層7の上面部にまで側面電極層8が回り込むため、第2の上面電極層7上では側面電極層8の形成されている側端部が一番高くなっているものであった。
【0006】
以上のように構成された従来の抵抗器について、以下にその製造方法を図面を参照しながら説明する。
【0007】
図7(a)〜(c)および図8(a)〜(c)は従来の抵抗器の製造方法を示す工程図である。
【0008】
まず、図7(a)に示すように、絶縁基板1の裏面の左右両端部に裏面電極層2(図示せず)を塗着形成し、かつ上面の左右両端部に第1の上面電極層3を塗着形成する。
【0009】
次に、図7(b)に示すように、第1の上面電極層3に一部が重なるように絶縁基板1の上面に抵抗層4を塗着形成する。
【0010】
次に、図7(c)に示すように、抵抗層4における全抵抗値が所定の抵抗値の範囲内に入るようにレーザ等により抵抗層4にトリミング溝5を施す。
【0011】
次に、図8(a)に示すように、抵抗層4の上面にのみ保護層6を塗着形成する。
【0012】
次に、図8(b)に示すように、第1の上面電極層3の上面に絶縁基板1の幅一杯まで延びるように第2の上面電極層7を塗着形成する。
【0013】
次に、図8(c)に示すように、第1の上面電極層3および絶縁基板1の左右両端の側面に第1,第2の上面電極層3,7と電気的に接続するように側面電極層8を塗着形成する。
【0014】
最後に、第2の上面電極層7および側面電極層8の表面にニッケルめっきを施した後、はんだめっきを施すことにより、ニッケルめっき層9、はんだめっき層10を形成し、従来の抵抗器を製造していた。
【0015】
【発明が解決しようとする課題】
しかしながら、上記従来の構成および製造方法では、側面電極層8の形成時に第2の上面電極層7上に側面電極層8が回り込んで、第2の上面電極層7よりも側面電極層8が高く形成されて突出部11が形成されるため、トリミング工程では、図9(a)に示すように、第1の上面電極層3の上のA部にトリミングプローブ12が当接するのに対し、完成抵抗値選別工程では、図9(b)に示すように、突出部11上のはんだめっき層10に完成抵抗値選別器プローブ13が当接するため、トリミング工程と完成抵抗値選別工程ではプローブの当接位置がずれるもので、この位置ずれによって、この位置ずれ分だけ抵抗値がトリミング時の抵抗値よりも高い方向に変化してしまう。また、側面電極層8の第2の上面電極層7上への回り込み量が製品によって変化するため、これに伴って完成抵抗値選別工程のプローブの当接位置も製品毎に異なり、その結果、位置ずれにより変化した抵抗値にばらつきが生じるため、特に低抵抗値(1Ω以下)の場合は、歩留まりが悪化するという課題を有していた。
【0016】
本発明は上記従来の課題を解決するもので、トリミング工程でのプローブの当接位置と完成抵抗値選別工程でのプローブの当接位置を同一にすることができ、これにより、低抵抗値でも製品歩留まりの安定したものが得られる抵抗器およびその製造方法を提供することを目的とするものである。
【0017】
【課題を解決するための手段】
上記目的を達成するために本発明の抵抗器は、基板と、前記基板の下面の両端部に設けられた一対の下面電極層と、前記基板の上面に設けられ、かつ前記下面電極層と同じ電極材料で構成された一対の第1の上面電極層と、前記第1の上面電極層と電気的に接続されるように設けられた抵抗層と、前記第1の上面電極層上に前記抵抗層の一部に重畳すると共に前記基板の側面から離間して設けられ、かつ前記第1の上面電極層と異なる電極材料で構成された一対の第2の上面電極層と、少なくとも前記抵抗層を覆うように設けられた保護層と、少なくとも前記基板の側面および第1の上面電極層における前記第2の上面電極層を有していない上面に設けられた側面電極層と前記下面電極層、第2の上面電極層および側面電極層を覆うように設けられためっき層とを備え、前記側面電極層における前記第1の上面電極層上に回りこむ部分の高さを、前記第2の上面電極層における前記第1の上面電極層上に位置する部分の最大高さよりも低くなるように構成し、かつ前記第1の上面電極層を銅の導電粉末にガラスを含有させたもので構成するとともに、前記第2の上面電極層を銅の導電粉末で構成し、さらに前記抵抗層を銅とニッケルの合金粉末で構成したもので、この構成によれば、トリミング工程でのプローブの当接位置と完成抵抗値選別工程でのプローブの当接位置を同一にすることができ、これにより、低抵抗値でも製品歩留まりの安定したものが得られるものである。
【0018】
【発明の実施の形態】
本発明の請求項1に記載の発明は、基板と、前記基板の下面の両端部に設けられた一対の下面電極層と、前記基板の上面に設けられ、かつ前記下面電極層と同じ電極材料で構成された一対の第1の上面電極層と、前記第1の上面電極層と電気的に接続されるように設けられた抵抗層と、前記第1の上面電極層上に前記抵抗層の一部に重畳すると共に前記基板の側面から離間して設けられ、かつ前記第1の上面電極層と異なる電極材料で構成された一対の第2の上面電極層と、少なくとも前記抵抗層を覆うように設けられた保護層と、少なくとも前記基板の側面および第1の上面電極層における前記第2の上面電極層を有していない上面に設けられた側面電極層と前記下面電極層、第2の上面電極層および側面電極層を覆うように設けられためっき層とを備え、前記側面電極層における前記第1の上面電極層上に回りこむ部分の高さを、前記第2の上面電極層における前記第1の上面電極層上に位置する部分の最大高さよりも低くなるように構成し、かつ前記第1の上面電極層を銅の導電粉末にガラスを含有させたもので構成するとともに、前記第2の上面電極層を銅の導電粉末で構成し、さらに前記抵抗層を銅とニッケルの合金粉末で構成したもので、この構成によれば、側面電極層における第1の上面電極層上に回りこむ部分の高さを、第2の上面電極層における第1の上面電極層上に位置する部分の最大高さよりも低くなるように構成して、側面電極層よりも第2の上面電極層の高さが高くなるようにしているため、トリミング工程と完成抵抗値選別工程でプローブを当接させる場合、このプローブはいずれの工程においても第2の上面電極層に当接させることができ、その結果、トリミング工程でのプローブ当接位置と完成抵抗値選別工程でのプローブ当接位置を同一にすることができるため、従来のように抵抗値のずれやばらつきが生じるということはなくなり、これにより、製品歩留まりの安定したものが得られる。また、第1の上面電極層を銅の導電粉末にガラスを含有させたもので構成しているため、基板との密着強度を向上させることができ、これにより、特性の良好な抵抗器が得られる。さらに、第2の上面電極層を銅の導電粉末で構成するとともに、抵抗層を銅とニッケルの合金粉末で構成しているため、超 低抵抗でかつ低TCRの抵抗器が得られるという作用を有するものである。
【0019】
請求項に記載の発明は、分割溝を有するシート基板の下面の分割溝を跨ぐように銅とガラスとの混合ペースト材料を印刷・乾燥して下面電極層を形成する工程と、前記下面電極層と同じ電極材料により前記シート基板の上面の分割溝を跨ぐように第1の上面電極層を形成する工程と、前記第1の上面電極層と電気的に接続されるように銅とニッケルの混合ペースト材料を印刷・乾燥して抵抗層を形成する工程と、銅のペースト材料を印刷・乾燥することにより前記第1の上面電極層上に前記抵抗層の一部に重畳すると共に前記シート基板の分割溝の真上から離間して第2の上面電極層を形成する工程と、前記第2の上面電極層に少なくとも2端子のプローブを当接しながら所望の抵抗値となるように前記抵抗層をトリミングする工程と、少なくとも前記抵抗層を覆うように保護層を形成する工程と、前記保護層を有するシート基板を短冊状に分割する工程と、少なくとも前記短冊状基板の側面および第1の上面電極層における第2の上面電極層を有していない上面に側面電極層を形成する工程と、前記側面電極層を形成してなる前記短冊状基板を分割して個片状基板を形成する工程と、前記下面電極層、第2の上面電極層および側面電極層を覆うようにめっき層を形成する工程と、前記第2の上面電極層の上面に位置する前記めっき層の上面における前記トリミング工程と同位置に少なくとも2端子のプローブを当接させて抵抗値を測定し所望の抵抗値範囲に選別する完成抵抗値選別工程を備え、前記側面電極層を形成する工程において、前記側面電極層における前記第1の上面電極層上に回りこむ部分の高さを、前記第2の上面電極層における前記第1の上面電極層上に位置する部分の最大高さよりも低くなるように構成したもので、この製造方法によれば、トリミング工程でのプローブ当接位置と完成抵抗値選別工程でのプローブ当接位置を同一にすることができるため、従来のように抵抗値のずれやばらつきが生じるということはなくなり、これにより、製品歩留まりの安定したものが得られるという作用を有するものである。
【0020】
(実施の形態1)
以下、本発明の実施の形態1における抵抗器およびその製造方法について、図面を参照しながら説明する。
【0021】
図1は本発明の実施の形態1における抵抗器の断面図である。
【0022】
図1において、21はアルミナ等からなる基板である。22は基板21の下面の両端部に設けられた銅とガラスとの混合材料からなる一対の下面電極層である。23は基板21の上面の両端部に設けられた銅とガラスとの混合材料からなる一対の第1の上面電極層である。24は第1の上面電極層23と電気的に接続されるように設けられた銅とニッケルとの混合材料からなる抵抗層である。25は抵抗層24の一部に重畳し、かつ第1の上面電極層23の上面に基板21の側面から離間して設けられた銅からなる第2の上面電極層で、この第2の上面電極層25は第1の上面電極層23よりも基板21の内側に位置させて設けられている。26は抵抗層23に設けられたトリミング溝である。27は少なくとも前記抵抗層24の上面を覆うように設けられたエポキシ系の樹脂等からなる保護層である。28は第1の上面電極層23と下面電極層22に電気的に接続されると共に少なくとも基板21の側面および第1の上面電極層23における第2の上面電極層25を有していない上面に設けられた銀とフェノール系の樹脂との混合材料等からなる側面電極層で、この側面電極層28は前記第1の上面電極層23上に回りこむ部分の高さを、前記第2の上面電極層25における前記第1の上面電極層23上に位置する部分の最大高さよりも低くなるように構成されているものである。29は必要により下面電極層22、第1,第2の上面電極層23,25および側面電極層28を覆うように設けられたニッケルめっき等からなる第1のめっき層である。30は必要により第1のめっき層29を覆うように設けられたはんだめっき等からなる第2のめっき層である。
【0023】
以上のように構成された抵抗器について、以下にその製造方法を図面を参照しながら説明する。
【0024】
図2(a)〜(d)および図3(a)〜(d)は本発明の実施の形態1における抵抗器の製造方法を示す工程図である。
【0025】
まず、図2(a)に示すように、縦横の分割溝31を有するアルミナ等からなるシート基板32の一方の主面上に分割溝31を跨ぐように銅とガラスとの混合ペースト材料をスクリーン印刷・乾燥し(図示せず)、さらにシート基板32の他方の主面上に分割溝31を跨ぐように銅とガラスの混合ペースト材料をスクリーン印刷・乾燥して、窒素雰囲気のベルト式連続焼成炉によって約950℃の温度で、約50分のプロファイルによって焼成し、下面電極層(図示せず)と第1の上面電極層34を形成する。
【0026】
次に、図2(b)に示すように、第1の上面電極層34の一部に重畳するように、銅とニッケルの混合ペースト材料をスクリーン印刷・乾燥し、さらにその側部に分割溝31から離間して銅のペースト材料をスクリーン印刷・乾燥して、窒素雰囲気のベルト式連続焼成炉によって約950℃の温度で、約50分のプロファイルによって焼成し、抵抗層35と第2の上面電極層36を形成する。
【0027】
次に、図2(c)に示すように、抵抗層35の抵抗値を修正するために、少なくとも2端子のプローブを第2の上面電極層36上のB部に当接させながらレーザ等によりトリミングし、トリミング溝38を形成する。
【0028】
次に、図2(d)に示すように、少なくとも第1,第2の上面電極層34,36の重畳されていない抵抗層35の上面を覆うようにエポキシ系樹脂ペーストをスクリーン印刷・乾燥し、箱形乾燥炉によって約200℃の温度で、約30分硬化し、保護層39を形成する。
【0029】
次に、図3(a)に示すように、シート基板32の分割溝31に沿って分割して、短冊状基板40を形成する。
【0030】
次に、図3(b)に示すように、下面電極層33と第1の上面電極層34とを電気的に接続するように、銀とフェノール系樹脂との混合ペースト材料をローラ転写印刷・乾燥し、箱形乾燥炉によって約200℃の温度で、約30分硬化し、側面電極層41を形成する。
【0031】
次に、図3(c)に示すように、短冊状基板40を個片に分割して、個片状基板42を形成する。
【0032】
最後に、図3(d)に示すように、下面電極層33、第1,第2の上面電極層34,36および側面電極層41を覆うようにニッケルめっき等からなる第1のめっき層(図示せず)を形成するとともに、この第1のめっき層を覆うようにスズと鉛との合金めっき等からなる第2のめっき層43を形成し、そして第2の上面電極層36の上面に位置する第2のめっき層43の上面におけるトリミング時と同位置のB部に少なくとも2端子のプローブを当接させて抵抗値を測定し、所望の抵抗値範囲に選別して抵抗器を製造するものである。
【0033】
以上のようにして構成され、かつ製造された本発明の実施の形態1における抵抗器を3.2×2.5mmサイズの50mΩで作製し、その抵抗値分布並びに歩留まりを比較した。図4は従来の抵抗器と本発明の実施の形態1における抵抗器とのトリミング工程における抵抗値分布特性を示す特性図であり、図5は同完成抵抗値選別工程における抵抗値分布特性を示す特性図である。また、(表1)に、同完成抵抗値の歩留まりを示す。この時、抵抗値分布はn=100個をハンド測定したときの結果で、歩留まりはn=10,000個を完成抵抗値選別機で選別した結果である。
【0034】
【表1】
Figure 0004061729
【0035】
図4(a),図5(a)および(表1)から明らかなように、従来の抵抗器ではトリミング工程から完成抵抗値選別工程で抵抗値が変化すると共に抵抗値分布が悪化しており、完成抵抗値選別機での歩留まりも悪い。それに対し、図4(b),図5(b)および(表1)から明らかなように、本発明の実施の形態1の抵抗器では、トリミング工程と完成抵抗値選別工程でのプローブ当接位置を同一にすることができるため、トリミング工程から完成抵抗値選別工程で抵抗値ならびに抵抗値分布もほとんど変化せず、完成抵抗値選別機での歩留まりも良好であることが分かる。
【0036】
なお、本発明の実施の形態1においては、下面電極層22と抵抗層24を同時に形成するとともに、第1の上面電極層23と第2の上面電極層25を同時に形成した場合について説明したが、それぞれ個別に、または全て同時に形成しても良いものである。
【0037】
また、本発明の実施の形態1において下面電極層22、抵抗層24、第1,第2の上面電極層23,25、保護層27および側面電極層28を(表2)に示す組み合わせとした場合には、(表2)に示す他の効果が得られるものである。
【0038】
【表2】
Figure 0004061729
【0039】
【発明の効果】
以上のように本発明の抵抗器は、基板と、前記基板の下面の両端部に設けられた一対の下面電極層と、前記基板の上面に設けられ、かつ前記下面電極層と同じ電極材料で構成された一対の第1の上面電極層と、前記第1の上面電極層と電気的に接続されるように設けられた抵抗層と、前記第1の上面電極層上に前記抵抗層の一部に重畳すると共に前記基板の側面から離間して設けられ、かつ前記第1の上面電極層と異なる電極材料で構成された一対の第2の上面電極層と、少なくとも前記抵抗層を覆うように設けられた保護層と、少なくとも前記基板の側面および第1の上面電極層における前記第2の上面電極層を有していない上面に設けられた側面電極層と前記下面電極層、第2の上面電極層および側面電極層を覆うように設けられためっき層とを備え、前記側面電極層の前記第1の上面電極層上に回りこむ部分の高さを、前記第2の上面電極層における前記第1の上面電極層上に位置する部分の最大高さよりも低くなるように構成し、かつ前記第1の上面電極層を銅の導電粉末にガラスを含有させたもので構成するとともに、前記第2の上面電極層を銅の導電粉末で構成し、さらに前記抵抗層を銅とニッケルの合金粉末で構成したもので、この構成によれば、側面電極層における第1の上面電極層上に回りこむ部分の高さを、第2の上面電極層における第1の上面電極層上に位置する部分の最大高さよりも低くなるように構成して、側面電極層よりも第2の上面電極層の高さが高くなるようにしているため、トリミング工程と完成抵抗値選別工程でプローブを当接させる場合、このプローブはいずれも第2の上面電極層に当接させることができ、その結果、トリミング工程でのプローブ当接位置と完成抵抗値選別工程でのプローブ当接位置を同一にすることができるため、従来のように抵抗値のずれやばらつきが生じるということはなくなり、これにより、製品歩留まりの安定したものが得られる。また、第1の上面電極層を銅の導電粉末にガラスを含有させたもので構成しているため、基板との密着強度を向上させることができ、これにより、特性の良好な抵抗器が得られる。さらに、第2の上面電極層を銅の導電粉末で構成するとともに、抵抗層を銅とニッケルの合金粉末で構成しているため、超低抵抗でかつ低TCRの抵抗器が得られるというすぐれた効果を有するものである。
【図面の簡単な説明】
【図1】 本発明の実施の形態1における抵抗器の断面図
【図2】 (a)〜(d)同抵抗器の製造方法を示す工程図
【図3】 (a)〜(d)同抵抗器の製造方法を示す工程図
【図4】 (a)従来の抵抗器のトリミング工程での抵抗値分布を示す図
(b)本発明の実施の形態1における抵抗器のトリミング工程での抵抗値分布を示す図
【図5】 (a)従来の抵抗器の完成抵抗値選別工程での抵抗値分布を示す図
(b)本発明の実施の形態1における抵抗器の完成抵抗値選別工程での抵抗値分布を示す図
【図6】 従来の抵抗器の断面図
【図7】 (a)〜(c)同抵抗器の製造方法を示す工程図
【図8】 (a)〜(c)同抵抗器の製造方法を示す工程図
【図9】 (a)従来の抵抗器のトリミング工程でのプローブ当接位置を示す図
(b)従来の抵抗器の完成抵抗値選別工程でのプローブ当接位置を示す図
【符号の説明】
21 基板
22,33 下面電極層
23,34 第1の上面電極層
24,35 抵抗層
25,36 第2の上面電極層
26,38 トリミング溝
27,39 保護層
28,41 側面電極層
29 第1のめっき層
30,43 第2のめっき層
31 分割溝
32 シート基板
40 短冊状基板
42 個片状基板

Claims (2)

  1. 基板と、前記基板の下面の両端部に設けられた一対の下面電極層と、前記基板の上面に設けられ、かつ前記下面電極層と同じ電極材料で構成された一対の第1の上面電極層と、前記第1の上面電極層と電気的に接続されるように設けられた抵抗層と、前記第1の上面電極層上に前記抵抗層の一部に重畳すると共に前記基板の側面から離間して設けられ、かつ前記第1の上面電極層と異なる電極材料で構成された一対の第2の上面電極層と、少なくとも前記抵抗層を覆うように設けられた保護層と、少なくとも前記基板の側面および第1の上面電極層における前記第2の上面電極層を有していない上面に設けられた側面電極層と前記下面電極層、第2の上面電極層および側面電極層を覆うように設けられためっき層とを備え、前記側面電極層における前記第1の上面電極層上に回りこむ部分の高さを、前記第2の上面電極層における前記第1の上面電極層上に位置する部分の最大高さよりも低くなるように構成し、かつ前記第1の上面電極層を銅の導電粉末にガラスを含有させたもので構成するとともに、前記第2の上面電極層を銅の導電粉末で構成し、さらに前記抵抗層を銅とニッケルの合金粉末で構成した抵抗器。
  2. 分割溝を有するシート基板の下面の分割溝を跨ぐように銅とガラスとの混合ペースト材料を印刷・乾燥して下面電極層を形成する工程と、前記下面電極層と同じ電極材料により前記シート基板の上面の分割溝を跨ぐように第1の上面電極層を形成する工程と、前記第1の上面電極層と電気的に接続されるように銅とニッケルの混合ペースト材料を印刷・乾燥して抵抗層を形成する工程と、銅のペースト材料を印刷・乾燥することにより前記第1の上面電極層上に前記抵抗層の一部に重畳すると共に前記シート基板の分割溝の真上から離間して第2の上面電極層を形成する工程と、前記第2の上面電極層に少なくとも2端子のプローブを当接しながら所望の抵抗値となるように前記抵抗層をトリミングする工程と、少なくとも前記抵抗層を覆うように保護層を形成する工程と、前記保護層を有するシート基板を短冊状に分割する工程と、少なくとも前記短冊状基板の側面および第1の上面電極層における第2の上面電極層を有していない上面に側面電極層を形成する工程と、前記側面電極層を形成してなる前記短冊状基板を分割して個片状基板を形成する工程と、前記下面電極層、第2の上面電極層および側面電極層を覆うようにめっき層を形成する工程と、前記第2の上面電極層の上面に位置する前記めっき層の上面における前記トリミング工程と同位置に少なくとも2端子のプローブを当接させて抵抗値を測定し所望の抵抗値範囲に選別する完成抵抗値選別工程を備え、前記側面電極層を形成する工程において、前記側面電極層における前記第1の上面電極層上に回りこむ部分の高さを、前記第2の上面電極層における前記第1の上面電極層上に位置する部分の最大高さよりも低くなるように構成した抵抗器の製造方法。
JP24678298A 1998-09-01 1998-09-01 抵抗器およびその製造方法 Expired - Fee Related JP4061729B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24678298A JP4061729B2 (ja) 1998-09-01 1998-09-01 抵抗器およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24678298A JP4061729B2 (ja) 1998-09-01 1998-09-01 抵抗器およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000077205A JP2000077205A (ja) 2000-03-14
JP4061729B2 true JP4061729B2 (ja) 2008-03-19

Family

ID=17153594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24678298A Expired - Fee Related JP4061729B2 (ja) 1998-09-01 1998-09-01 抵抗器およびその製造方法

Country Status (1)

Country Link
JP (1) JP4061729B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3665545B2 (ja) * 2000-08-17 2005-06-29 太陽社電気株式会社 チップ抵抗器及びその製造方法
JP4711158B2 (ja) * 2001-07-05 2011-06-29 株式会社村田製作所 低温焼成セラミック回路基板
KR100821277B1 (ko) 2006-05-16 2008-04-11 조인셋 주식회사 칩 세라믹 부품요소, 칩 세라믹 부품 및 그 제조 방법
JP2008182128A (ja) * 2007-01-25 2008-08-07 Taiyosha Electric Co Ltd チップ抵抗器
JP5261947B2 (ja) * 2007-03-02 2013-08-14 パナソニック株式会社 低抵抗チップ抵抗器およびその製造方法
JP2009088368A (ja) * 2007-10-02 2009-04-23 Kamaya Denki Kk 低抵抗チップ抵抗器の製造方法
JP5879498B2 (ja) * 2011-04-27 2016-03-08 パナソニックIpマネジメント株式会社 チップ抵抗器およびその製造方法
JP5957693B2 (ja) * 2012-06-13 2016-07-27 パナソニックIpマネジメント株式会社 チップ抵抗器
JP6386723B2 (ja) * 2013-12-11 2018-09-05 Koa株式会社 抵抗素子の製造方法
JP6379350B2 (ja) * 2014-03-04 2018-08-29 パナソニックIpマネジメント株式会社 チップ抵抗器の製造方法
JP6326192B2 (ja) * 2014-03-19 2018-05-16 Koa株式会社 チップ抵抗器およびその製造法
WO2016047259A1 (ja) 2014-09-25 2016-03-31 Koa株式会社 チップ抵抗器及びその製造方法
JP6453598B2 (ja) * 2014-09-25 2019-01-16 Koa株式会社 チップ抵抗器
JP6453599B2 (ja) * 2014-09-26 2019-01-16 Koa株式会社 チップ抵抗器の製造方法
US10839989B2 (en) * 2016-09-27 2020-11-17 Panasonic Intellectual Property Management Co., Ltd. Chip resistor
CN108962516B (zh) * 2018-08-10 2024-04-30 广东风华高新科技股份有限公司 一种片式电阻器及其制造方法
CN118020117A (zh) * 2021-09-30 2024-05-10 罗姆股份有限公司 片式电阻器

Also Published As

Publication number Publication date
JP2000077205A (ja) 2000-03-14

Similar Documents

Publication Publication Date Title
JP4061729B2 (ja) 抵抗器およびその製造方法
KR100333298B1 (ko) 저항기 및 그 제조방법
JPH1126204A (ja) 抵抗器およびその製造方法
US7667569B2 (en) Chip resistor, and its manufacturing method
US7326999B2 (en) Chip resistor and method for manufacturing same
JPH10289803A (ja) 抵抗器およびその製造方法
EP0836199B1 (en) Thermistor chips and methods of making same
JP3635908B2 (ja) 抵抗器およびその製造方法
JP4512004B2 (ja) チップ抵抗器
JP4046178B2 (ja) チップ抵抗器およびその製造方法
JP3867587B2 (ja) チップ抵抗器
JP3126131B2 (ja) 角板型チップ抵抗器
JP2004319195A (ja) チップ型ヒューズ
JP4522501B2 (ja) 抵抗器の製造方法
JP5879498B2 (ja) チップ抵抗器およびその製造方法
JP3557762B2 (ja) 多連チップ抵抗器およびそれを実装する実装基板
CN211980310U (zh) 电流感应电阻
JP3767084B2 (ja) 抵抗器の製造方法
JP4505925B2 (ja) チップ型サーミスタ素子
JPH10223404A (ja) 抵抗器およびその製造方法
JP4457420B2 (ja) チップ抵抗器の製造方法
JPH11283804A (ja) 抵抗器
JPH09330802A (ja) 抵抗器およびその製造方法
JP2000340413A5 (ja)
KR19990044154A (ko) 저 저항칩 저항기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050310

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140111

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees