JP2004319195A - チップ型ヒューズ - Google Patents

チップ型ヒューズ Download PDF

Info

Publication number
JP2004319195A
JP2004319195A JP2003109873A JP2003109873A JP2004319195A JP 2004319195 A JP2004319195 A JP 2004319195A JP 2003109873 A JP2003109873 A JP 2003109873A JP 2003109873 A JP2003109873 A JP 2003109873A JP 2004319195 A JP2004319195 A JP 2004319195A
Authority
JP
Japan
Prior art keywords
fuse element
fuse
chip type
glass layer
base glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003109873A
Other languages
English (en)
Inventor
Daizo Oda
大造 小田
Hisashi Usui
久 薄井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2003109873A priority Critical patent/JP2004319195A/ja
Publication of JP2004319195A publication Critical patent/JP2004319195A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】過電流印加時におけるヒューズエレメントの速断性を向上させるとともに、製造段階におけるヒューズエレメントの特性の変化を抑制することができるチップ型ヒューズを提供する。
【解決手段】絶縁性基板と、絶縁性基板の上面に設けられた下地ガラス層と、下地ガラス層の上面に設けられた第1ヒューズエレメントと、第1ヒューズエレメントの両端に設けられた表電極と、第1ヒューズエレメント上に設けられ、第1ヒューズエレメントよりも融点が低い第2ヒューズエレメントと、第2ヒューズエレメントを被覆したシリコーンゴムからなる保護層と、を備えたチップ型ヒューズ。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、過電流の流入による電子回路の破壊を防止するために、過電流による負荷が加わったときにエレメントが溶断するように構成されたチップ型ヒューズに関するものである。
【0002】
【従来の技術】
従来の技術をチップ型ヒューズ抵抗器を例に説明すると、絶縁性基体と、該絶縁性基体上に積層した下地ガラス層と、該下地ガラス層上に配設した抵抗体と、該抵抗体に少なくとも一部が積層した一対の表電極と、上記抵抗体を被覆した保護層と、上記一対の表電極の各々に少なくとも一部が積層した端面電極と、上記表電極及び端面電極を被覆しためっき層と、からなるチップ型ヒューズ抵抗器が知られている。
【0003】
このようなチップ型ヒューズ抵抗器においては、抵抗体を被覆した保護層を、上記の下地ガラス層を形成するガラスの軟化点よりも低い軟化点のガラスを用いて形成することで、溶断特性の速動性の向上、溶断時の発煙の抑制、確実な溶断を図る技術が知られている(特許文献1)。
【0004】
また、ヒュージブルリンクの中央部分にすずのスポットを形成する技術が知られており、このような構成とした場合は、電流過負荷状態においてスポットが溶けて合金化するため、ヒュージブルリンクの溶解温度が低下し、溶断特性が向上するものである。(特許文献2)
【0005】
【特許文献1】
特許2608031号公報
【特許文献2】
特許3160294号公報
【0006】
【発明が解決しようとする課題】
1.特許文献1においては、下地ガラス層を形成するガラスの軟化点よりも低い軟化点のガラスを用いて保護ガラス層を形成することにより、溶断特性の速動性の向上等を図っているものの、抵抗体材料は保護ガラス層を形成する際の焼成温度に耐え得るものとする必要がある。このためヒューズエレメントとして用いられる材料は限定され、得られる特性もまた限定されることとなる。
【0007】
2.特許文献2に記載の技術は、スポットに用いる材料をヒュージブルリンクに用いる材料よりも低融点の金属とする必要があるが、チップ型ヒューズを製造する際の焼成工程等において、スポットに用いる材料が溶融してヒュージブルリンクと合金化し、完成品において予定した溶断特性とは異なるものになってしまう可能性がある。
【0008】
本発明は、このような事情に鑑みてなされたものであり、効率良く量産可能で、高い溶断特性を得ることができるチップ型ヒューズを提供するものである。
【0009】
【課題を解決するための手段】
本発明は、絶縁性基板と、絶縁性基板の上面に設けられた下地ガラス層と、下地ガラス層の上面に設けられた第1ヒューズエレメントと、第1ヒューズエレメントの両端に設けられた表電極と、第1ヒューズエレメント上に設けられ、第1ヒューズエレメントよりも融点が低い第2ヒューズエレメントと、第2ヒューズエレメントを被覆したシリコーンゴムからなる保護層と、を備えたチップ型ヒューズである。
【0010】
本発明は、前記第1ヒューズエレメントを、金又は銀を主成分とする金属膜としたチップ型ヒューズである。本発明は、前記第2ヒューズエレメントを、アルミニウム、亜鉛、ビスマス、錫、金、銀、銅、又はこれらから選択された合金からなる金属膜としたチップ型ヒューズである。本発明は、前記第1ヒューズエレメントを厚膜形成したチップ型ヒューズである。本発明は、前記第1ヒューズエレメントの幅よりも前記第2ヒューズエレメントの幅を広くしたチップ型ヒューズである。
【0011】
【発明の実施の形態】
図1は本発明に係るチップ型ヒューズの断面図(図3(d)A−A断面図)である。アルミナ等の絶縁性基板1の上面に下地ガラス層5が形成されている。下地ガラス層5の上面には、第1ヒューズエレメント6が形成されている。第1ヒューズエレメント6は、金又は銀からなる金属膜である。第1ヒューズエレメント6の両端には電極4a,4bが形成されている。電極4a,4bは、銀−パラジウムからなる金属膜である。第1ヒューズエレメント6の略中央部の上面には、第2ヒューズエレメント7が形成されている。第2ヒューズエレメント7は、アルミニウム、亜鉛、ビスマス、錫、金、銀、銅、又はこれらの合金からなる金属膜であり、第1ヒューズエレメント6と比べて、高比抵抗低融点の金属である。過電流が印加された場合は第2ヒューズエレメント7の形成箇所が溶断の主要部となる。
【0012】
第2ヒューズエレメント7の上面には、第2ヒューズエレメント7全体を被覆するようにシリコーンゴムによる第1保護膜11が形成されている。更に、第1保護膜11、第1ヒューズエレメントの露出部及び電極4a,4bの一部を被覆するように、エポキシ系樹脂による第2保護膜12が形成されている。絶縁性基板1の両端面には、それぞれ電極4a,4bの一部と接するようにスパッタリングにより端面電極8が形成されている。電極4a,4bの露出部及び端面電極8の表面にはニッケル−錫からなるめっき層9が施されている。なお、絶縁性基板1を挟んで表面電極4と略同じ位置に裏面電極を設けてもよい。
【0013】
以上のチップ型ヒューズの構成により、第1ヒューズエレメント6に過電流が印加された場合は、温度上昇に伴って第2ヒューズエレメント7が溶融し、第1ヒューズエレメント6と合金化する。これによって過電流印加前の状態とは異なる溶断性が得られ、速断性が向上する。更に、導電物質が含まれていないシリコーンゴムを第1保護膜11に使用したため、溶断した後のヒューズエレメント間が、再び導通してしまうことがない。また、ヒューズエレメントの溶断時の発煙も抑制され、優れた溶断特性が発揮される。
【0014】
次に、図2及び図3を参照して、本発明に係るチップ型ヒューズの製造工程を説明する。図2(a)は、アルミナを主成分とし、多数のチップを一括して形成することができる大判の多数個取り基板15の一部である。多数個取り基板15には、格子状に分割溝2が形成されている。後の工程において分割溝2に沿って多数個取り基板15を分割することによって、チップ単体の絶縁性基板1になる。分割溝2の形成は、分割溝2に対応する凸条パターンが形成された金型を焼成前のシートに押圧して、これを焼成して多数個取り基板15を形成してもよいし、焼成後の基板にレーザーや円形刃などを用いて形成してもよい。
【0015】
次に、図2(b)に示すように、多数個取り基板15の表面に下地ガラス層5を形成する。下地ガラス層5は、ガラスペーストを多数個取り基板15の表面にスクリーン印刷し、950℃で焼成したものである。スクリーン印刷のほかスピンコートで形成してもよい。下地ガラス層15を形成すると熱伝導が良くなりヒューズエレメントの溶断特性が安定する。
【0016】
次に、図2(c)に示すように、第1ヒューズエレメント6を形成する。第1ヒューズエレメント6は、銀系のペーストをスクリーン印刷し、850℃で焼成して形成される。第1ヒューズエレメント6は、分割溝2によって区画された各チップ単体の領域毎に、その略中央部分にそれぞれ細長形状で形成する。特に本例では第1ヒューズエレメント6を厚膜印刷により形成したため、薄膜による形成に比べて工程が簡易であり量産性において有利である。第1ヒューズエレメント6は、レーザーによるLカット等により幅の調整をしてもよく、また、印刷精度を高めヒューズエレメントの幅が一定の範囲になるようにして、レーザーによる幅調整を不要としてもよい。溶断特性の安定化を図るためには後者が望ましい。
【0017】
次に、図2(d)に示すように、表面電極4を形成する。表面電極4は、銀−パラジウム系のペーストを、第1ヒューズエレメント6のそれぞれの両端に重なるように、帯状にスクリーン印刷し、850℃で焼成して形成される。帯状に印刷する以外に、各第1ヒューズエレメント6毎に一対の表電極4となるように、即ち、予め分割溝2によって区画された各チップ単体の領域毎に印刷されるようにしてもよい。また、多数個取り基板1の裏面側にも、表面電極4と同様に裏面電極を形成してもよい。
【0018】
次に、図3(a)に示すように、第1ヒューズエレメント6に重なるように第2ヒューズエレメント7を形成する。第2ヒューズエレメント7は、錫系のペーストをスクリーン印刷し、第1ヒューズエレメント6と合金化しないように150℃で加熱硬化させたものである。ここで形成される第2ヒューズエレメント7は融点が220℃から230℃である。第2ヒューズエレメント7の印刷形状は、第1ヒューズエレメントの幅よりも広い印刷幅とすることが好ましい。特に本例のように、厚膜印刷により第2ヒューズエレメント7を形成した場合は、印刷のずれ、即ち、第1ヒューズエレメント6と第2ヒューズエレメント7の重なり具合によって特性にばらつきが生じる恐れがある。従って多少の印刷ずれが生じても、第1ヒューズエレメント6の全幅を覆うに足りる幅で第2ヒューズエレメントを印刷することによって、特性を安定化させることができる。なお、第2ヒューズエレメント7の形成は、スパッタリングや蒸着などの方法を用いてもよい。また、第2ヒューズエレメント7の材料としては、錫の他、アルミニウム、亜鉛、ビスマス、金、銀、銅、又はこれらから選択された金属の合金を用いることができ、過電流印加時に第1ヒューズエレメント6と合金化して溶断を促進するように作用する材料を適宜選択する。
【0019】
次に、図3(b)に示すように、第2ヒューズエレメント7の表面を被覆する第1保護層11を形成する。第1保護層11は、シリコーンゴムからなるペーストを、第1ヒューズエレメント6の露出部分及び第2ヒューズエレメント7を個々に被覆するように、スクリーン印刷した後、150℃で加熱硬化させたものである。仮に、第1保護層をガラスペーストで形成した場合は、焼成温度が高いため、第1ヒューズエレメント6と第2ヒューズエレメント7とが合金化してしまい、当初期待した特性とは異なるものとなってしまう。シリコーンゴムの場合は、第2ヒューズエレメント7の融点よりも低い温度で硬化させることができるため、第1ヒューズエレメント6と第2ヒューズエレメント7とが合金化する恐れがない。また、シリコーンゴムには溶断後においてヒューズエレメント間を導通させる導電成分が含まれておらず好適である。
【0020】
更に、第1保護膜11の表面及び表面電極4の一部を覆うように第2保護膜12を形成する。第2保護膜はエポキシ系樹脂からなるペーストをスクリーン印刷し、150℃で加熱硬化させたものである。次に、多数個取り基板15を、図3(b)において点線で示す上下方向の分割溝2aに沿って1次分割する。
【0021】
図3(c)は1次分割された後の、短冊状基板16の一部である。短冊状基板16の両端面にはスパッタリングによりニッケル−クロム系金属を析出させ、端面電極8を形成する。端面電極8は表面電極4の一部と接続するように形成されている。また、裏面電極が形成されている場合には、表面電極と裏面電極とを導通させるように端面電極8が形成される。端面電極8は、導電粉末と樹脂とを混練した樹脂ペーストを作成し、短冊状基板16の端面部分に塗布し乾燥させることで形成してもよい。
【0022】
その後、分割溝2bに沿って2次分割を行ない、チップ単体に分割する。図3(d)は2次分割されたチップ単体の平面図を示している。2次分割後、チップ単体の表面電極4の露出部分、端面電極の表面、及び裏面電極がある場合にはこの露出部分の表面に、バレルによる電解めっきにより、ニッケル層および錫層からなるめっき層9を形成する。以上の工程により本発明に係るチップ型ヒューズ20が完成する。
【0023】
【本発明の効果】
本発明によれば、第2ヒューズエレメントの作用により、過電流印加時におけるヒューズエレメントの速断性が向上するとともに、このようなヒューズエレメントを構成した場合においても、第1保護膜としてシリコーンゴムを用いたため、チップ型ヒューズの製造段階におけるヒューズエレメントの特性の変化を抑制することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態例に係るチップ型ヒューズの図3(d)A−A断面図である。
【図2】本発明の実施の形態例に係るチップ抵抗器の製造工程を説明する図である。
【図3】本発明の実施の形態例に係るチップ抵抗器の製造工程を説明する図である。
【符号の説明】
1 絶縁性基板
2 分割溝
4 表面電極
5 下地ガラス層
6 第1ヒューズエレメント
7 第2ヒューズエレメント
8 端面電極
9 めっき
11 第1保護層
12 第2保護層
20 チップ型ヒューズ

Claims (5)

  1. 絶縁性基板と、
    絶縁性基板の上面に設けられた下地ガラス層と、
    下地ガラス層の上面に設けられた第1ヒューズエレメントと、
    第1ヒューズエレメントの両端に設けられた表電極と、
    第1ヒューズエレメント上に設けられ、第1ヒューズエレメントよりも融点が低い第2ヒューズエレメントと、
    第2ヒューズエレメントを被覆したシリコーンゴムからなる保護層と、
    を備えたチップ型ヒューズ。
  2. 第1ヒューズエレメントは、金又は銀を主成分とする金属膜であることを特徴とする請求項1に記載のチップ型ヒューズ。
  3. 第2ヒューズエレメントは、アルミニウム、亜鉛、ビスマス、錫、金、銀、銅、又はこれらから選択された合金からなる金属膜であることを特徴とする請求項1又は請求項2に記載のチップ型ヒューズ。
  4. 第1ヒューズエレメントは厚膜形成されたものであることを特徴とする請求項1乃至請求項3に記載のチップ型ヒューズ。
  5. 第1ヒューズエレメントの幅よりも第2ヒューズエレメントの幅が広いことを特徴とする請求項1乃至請求項4に記載のチップ型ヒューズ。
JP2003109873A 2003-04-15 2003-04-15 チップ型ヒューズ Pending JP2004319195A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003109873A JP2004319195A (ja) 2003-04-15 2003-04-15 チップ型ヒューズ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003109873A JP2004319195A (ja) 2003-04-15 2003-04-15 チップ型ヒューズ

Publications (1)

Publication Number Publication Date
JP2004319195A true JP2004319195A (ja) 2004-11-11

Family

ID=33470877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003109873A Pending JP2004319195A (ja) 2003-04-15 2003-04-15 チップ型ヒューズ

Country Status (1)

Country Link
JP (1) JP2004319195A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009510708A (ja) * 2005-10-03 2009-03-12 リッテルフューズ,インコーポレイティド 筐体を形成するキャビティをもったヒューズ
CN102013368A (zh) * 2010-10-08 2011-04-13 Aem科技(苏州)股份有限公司 一种内置隔热层的熔断器及其制作工艺
CN102664127A (zh) * 2012-05-10 2012-09-12 苏州晶讯科技股份有限公司 表面贴装熔断器
JP2015207550A (ja) * 2014-04-08 2015-11-19 パナソニックIpマネジメント株式会社 回路保護素子およびその製造方法
JP2022158782A (ja) * 2021-03-31 2022-10-17 功得電子工業股▲分▼有限公司 キャビティ付き気密型表面実装ヒューズ
WO2023090320A1 (ja) * 2021-11-16 2023-05-25 北陸電気工業株式会社 チップヒューズ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009510708A (ja) * 2005-10-03 2009-03-12 リッテルフューズ,インコーポレイティド 筐体を形成するキャビティをもったヒューズ
CN102013368A (zh) * 2010-10-08 2011-04-13 Aem科技(苏州)股份有限公司 一种内置隔热层的熔断器及其制作工艺
CN102664127A (zh) * 2012-05-10 2012-09-12 苏州晶讯科技股份有限公司 表面贴装熔断器
WO2013166788A1 (zh) * 2012-05-10 2013-11-14 苏州晶讯科技股份有限公司 表面贴装熔断器
JP2015207550A (ja) * 2014-04-08 2015-11-19 パナソニックIpマネジメント株式会社 回路保護素子およびその製造方法
JP2022158782A (ja) * 2021-03-31 2022-10-17 功得電子工業股▲分▼有限公司 キャビティ付き気密型表面実装ヒューズ
JP7217312B2 (ja) 2021-03-31 2023-02-02 功得電子工業股▲分▼有限公司 キャビティ付き気密型表面実装ヒューズ
WO2023090320A1 (ja) * 2021-11-16 2023-05-25 北陸電気工業株式会社 チップヒューズ

Similar Documents

Publication Publication Date Title
JPH1126204A (ja) 抵抗器およびその製造方法
JP4110967B2 (ja) 保護素子
JP2004185960A (ja) 回路保護素子とその製造方法
JP2004259863A (ja) チップ抵抗器
JP3736602B2 (ja) チップ型サーミスタ
WO2014109224A1 (ja) チップ抵抗器
US20210257174A1 (en) Chip-type fuse with a metal wire type fusible element and manufacturing method for the same
JP2004319195A (ja) チップ型ヒューズ
JP2964478B2 (ja) 表面実装型チップ状ヒューズ抵抗器とその製造方法
JP2003282301A (ja) チップ抵抗器およびその製造方法
JP2007227718A (ja) 抵抗素子を有する電子部品およびその製造法
KR20230042242A (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP4465759B2 (ja) ヒューズ抵抗器
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP3567144B2 (ja) チップ形抵抗器およびその製造方法
JPH04214601A (ja) 機能修正用角形チップ抵抗器およびその製造方法
JP3370685B2 (ja) 角形チップ抵抗器の製造方法
JP3953325B2 (ja) チップ抵抗器およびその製造方法
JP2023157576A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP3651179B2 (ja) 抵抗器の製造方法
JPH07211509A (ja) チップ抵抗器とその製造方法
JPH10112404A (ja) 抵抗器
JP2000311801A (ja) チップ型有機質サーミスタおよびその製造方法
JP3846311B2 (ja) 多連チップ抵抗器の製造方法
JPH0497501A (ja) 抵抗器及びその製造方法