JP3736602B2 - チップ型サーミスタ - Google Patents
チップ型サーミスタ Download PDFInfo
- Publication number
- JP3736602B2 JP3736602B2 JP09500299A JP9500299A JP3736602B2 JP 3736602 B2 JP3736602 B2 JP 3736602B2 JP 09500299 A JP09500299 A JP 09500299A JP 9500299 A JP9500299 A JP 9500299A JP 3736602 B2 JP3736602 B2 JP 3736602B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- temperature coefficient
- positive temperature
- coefficient thermistor
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/01—Mounting; Supporting
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
- E04H15/00—Tents or canopies, in general
- E04H15/02—Tents combined or specially associated with other devices
- E04H15/10—Heating, lighting or ventilating
- E04H15/14—Ventilating
-
- A—HUMAN NECESSITIES
- A45—HAND OR TRAVELLING ARTICLES
- A45F—TRAVELLING OR CAMP EQUIPMENT: SACKS OR PACKS CARRIED ON THE BODY
- A45F3/00—Travelling or camp articles; Sacks or packs carried on the body
- A45F3/52—Nets affording protection against insects
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
- E04H15/00—Tents or canopies, in general
- E04H15/32—Parts, components, construction details, accessories, interior equipment, specially adapted for tents, e.g. guy-line equipment, skirts, thresholds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/008—Thermistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Life Sciences & Earth Sciences (AREA)
- Pest Control & Pesticides (AREA)
- Thermistors And Varistors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、過電流保護などに用いられるチップ型のサーミスタに関するものである。
【０００２】
【従来の技術】
チップ型のサーミスタとしては、正特性サーミスタ、負特性サーミスタがあり、ここでは、過電流保護などに用いられるチップ型の正特性サーミスタについて説明する。このチップ型の正特性サーミスタは、電子機器の回路などに組み込まれ、所定の電流値以上の過大電流が流れたときに、自己発熱して正の抵抗温度特性により抵抗値が上昇し、電子機器へ流れる電流を所定の電流値以下にする働きがある。
【０００３】
図２は、従来の正特性サーミスタ１を示しており、板状の正特性サーミスタ素体２に表面電極３、４が形成されたサーミスタ素子５の両主面に、表面電極３、４を覆うように絶縁層６が形成され、正特性サーミスタ素子５の両端面に表面電極３、４と電気的に接続する外部電極７、８が形成されたものである。
【０００４】
【発明が解決しようとする課題】
過電流保護などに用いられる正特性サーミスタ１は、電圧低下にともなう電力損失を低減する必要から低抵抗化が求められている。
【０００５】
しかしながら、一般にセラミックスを低抵抗化すると、正特性サーミスタ素子の発熱が大きくなる。正特性サーミスタ１は、絶縁層６の厚みが薄いため、回路基板に実装したとき、正特性サーミスタ素子５の熱が回路基板にも伝わって回路基板温度が上昇し、回路基板のみならず周辺部品にも悪影響を及ぼすという問題があった。
【０００６】
この発明の目的は、実装時の回路基板温度の上昇を抑えることができるチップ型サーミスタを提供することである。
【０００７】
【課題を解決するための手段】
この発明に係るチップ型サーミスタは、板状のサーミスタ素体表面に一対のサーミスタ用オーミック性電極が形成されたサーミスタ素子と、前記サーミスタ素子との間に絶縁層を介在して積層された基板と、からなる積層体が構成され、前記積層体の両端部に前記一対のサーミスタ用オーミック性電極をそれぞれ電気的に接続する外部電極が形成され、前記基板は表面電極が形成されていないサーミスタ素体からなり、前記外部電極はＡｇペーストの焼付け電極であることを特徴とする。
【０００８】
前記一対のサーミスタ用オーミック性電極は、前記サーミスタ素体の一主面の大部分から一端面を経由して他主面の一部分に連なる一方のサーミスタ用オーミック性電極と、前記サーミスタ素体の他主面の大部分から他端面を経由して一主面の一部分に連なる他方のサーミスタ用オーミック性電極とが、互いに絶縁状態を保って形成されていることが好ましい。
【００１０】
サーミスタ素子の回路基板に対向する面に絶縁板を貼り合わせることにより、サーミスタ素子の発熱を回路基板に伝わりにくくすることができる。
【００１１】
前記板状のサーミスタ素体としては、正特性サーミスタであっても、負特性サーミスタであってもよい。
【００１２】
【発明の実施の形態】
この発明の実施の形態について、図１に示す、チップ型正特性サーミスタ１１を参照しながら説明する。
【００１３】
チップ型正特性サーミスタ１１は、正特性サーミスタ素子１２と基板１６とが、絶縁層１７ａを介して張り合わされ、その積層体の両端部に外部電極１８、１９が形成されている。
【００１４】
正特性サーミスタ素子１２は、板状の正特性サーミスタ素体１３の表面にＣｒ−モネル−Ａｇの３層からなる膜を薄膜形成し、一対の電極である表面電極１４、１５を形成したものである。
【００１５】
正特性サーミスタ素体１３は、４．５ｍｍ×３．２ｍｍ×０．２ｍｍの板状であり、主面と端面とがなす各角部が面取りされていることが好ましい。これは、表面電極１４、１５が正特性サーミスタ素体１３の各角部に均一の膜厚で付着するとともに、表面電極１４、１５が各角部で切断され導通不良が起こるのを確実に防止するためである。
【００１６】
表面電極１４、１５は、正特性サーミスタ素体１３の一主面の大部分から一端面を経由して他主面の一部分に連なる一方表面電極１３と、正特性サーミスタ素体１２の他主面の大部分から他端面を経由して一主面の一部分に連なる他方表面電極１４が、それぞれ絶縁状態を保って形成されている。
【００１７】
表面電極１４、１５は、それぞれ一主面、端面、他主面の３面に連なって形成されているため、正特性サーミスタ素子１２の両端面において外部電極１８、１９との電気的接続が確実である。また、外部電極１８、１９が主面側に回り込んでも他方の表面電極１５、１４との絶縁が確実である。
【００１８】
なお、表面電極１４、１５は、下地層がオーミック性を示す金属からなるものであればよく、Ｃｒ以外の、例えばＮｉやＡｌでもよい。またその形成方法も、スパッタ、蒸着、導電性ペーストの印刷焼付け、あるいはこれらの電極を複数層形成したものでもよい。
【００１９】
正特性サーミスタ素子１２の両主面全面には、ほうけい酸鉛系のガラスペーストを約８０μｍの厚みで塗布、焼付けすることにより、絶縁層１７ａ、１７ｂが形成されている。絶縁層１７ａ側には、基板１６、つまり表面電極を形成していない正特性サーミスタ素体１６が貼り合わされている。
【００２０】
正特性サーミスタ素体１６を正特性サーミスタ素子１２に貼り合わせるには、ガラスペーストを塗布した正特性サーミスタ素子１２の一主面に正特性サーミスタ素体１６を重ね、焼付けることによって行われる。正特性サーミスタ素体１６の一主面全面にあらかじめガラスペーストを塗布しておき、正特性サーミスタ素子１２と重ね、その後ガラスペーストを焼付けてもよい。
【００２１】
なお、絶縁層１７ａ、１７ｂは図示したものの他に、外部電極１８、１９の形成個所を残して、正特性サーミスタ素子１２の上下両主面および側面（図１に示した断面図における手前側面および向う側面）に形成してもよい。これにより、正特性サーミスタ素子１２の両端面を除く四面が絶縁体であるガラスで被覆される。
【００２２】
なお、この実施の形態では、ほうけい酸鉛系のガラスを用いたが、他のガラスまたは樹脂などの絶縁材料を用いてもよい。
【００２３】
外部電極１８、１９は、前記正特性サーミスタ素子１２と正特性サーミスタ素体１６との積層体の両端面にＡｇペーストを約６μｍの厚みで塗布して５００℃で１０分焼付けたものであり、正特性サーミスタ素子１２の表面電極１４、１５と電気的に接続している。
【００２４】
外部電極１８、１９は、半田付け性のよい金属からなるものであればよく、焼付けＡｇの上層に、Ｓｎなどの、はんだ付けに適した上層膜を形成してもよい。またその形成方法も、スパッタ、蒸着、導電性ペーストの印刷焼付け、めっき、あるいはこれらの電極を複数層形成したものでもよい。
【００２５】
このチップ型正特性サーミスタ１１は、回路基板に対向する面に貼り合わされた正特性サーミスタ素体１６により、正特性サーミスタ素子１２の発熱を回路基板に伝わりにくくし、実装時の回路基板温度の上昇を抑えることができる。
【００２６】
表１は、図２に示す従来例のチップ型正特性サーミスタ１と、実施例の一主面に正特性サーミスタ素体１６を貼り合わせたチップ型正特性サーミスタ１１とを回路基板に実装し、それぞれに電圧を印加した場合、従来例および実施例のチップ型正特性サーミスタ１、１１に対向する回路基板のそれぞれの表面温度を比較したものである。
【００２７】
【表１】
【００２８】
表１に示すように、回路基板の表面温度は、従来例のチップ型正特性サーミスタ１が平均値１２８℃であるのに対し、実施例のチップ型正特性サーミスタ１１は平均値９９℃であり、約３０℃の差があった。このことから、本発明によるチップ型正特性サーミスタ１１は、回路基板に対向する面に貼り合わされた正特性サーミスタ素体１６により、正特性サーミスタ素子１２の発熱が回路基板に伝わりにくく、回路基板に実装したとき、回路基板の温度上昇を抑えることができる。
【００２９】
なお、最上層である正特性サーミスタ素子１２の上側の一主面にもガラスペーストを介して正特性サーミスタ素体１６を貼り合わせ、チップ型正特性サーミスタ素子１２の上下両主面に正特性サーミスタ素体１６を貼り合わせてもよい。
【００３１】
なお、上記した実施の形態では正特性サーミスタについて説明したが、負特性サーミスタに置き換えて構成してもよい。
【００３２】
【発明の効果】
以上述べたように、この発明によるチップ型サーミスタは、最下層に基板を貼り合わせることにより、チップ型サーミスタに対向する回路基板の表面温度を下げることができ、回路基板や周辺部品への熱による影響を低減させることができる。
【図面の簡単な説明】
【図１】この発明に係る一つの実施の形態のチップ型正特性サーミスタの断面図である。
【図２】従来例のチップ型正特性サーミスタの断面図である。
【符号の説明】
１１ チップ型正特性サーミスタ
１２ 正特性サーミスタ素子
１３ 正特性サーミスタ素体
１４、１５ 表面電極
１６ 基板（正特性サーミスタ素体）
１７ａ、１７ｂ 絶縁層
１８、１９ 外部電極
【発明の属する技術分野】
この発明は、過電流保護などに用いられるチップ型のサーミスタに関するものである。
【０００２】
【従来の技術】
チップ型のサーミスタとしては、正特性サーミスタ、負特性サーミスタがあり、ここでは、過電流保護などに用いられるチップ型の正特性サーミスタについて説明する。このチップ型の正特性サーミスタは、電子機器の回路などに組み込まれ、所定の電流値以上の過大電流が流れたときに、自己発熱して正の抵抗温度特性により抵抗値が上昇し、電子機器へ流れる電流を所定の電流値以下にする働きがある。
【０００３】
図２は、従来の正特性サーミスタ１を示しており、板状の正特性サーミスタ素体２に表面電極３、４が形成されたサーミスタ素子５の両主面に、表面電極３、４を覆うように絶縁層６が形成され、正特性サーミスタ素子５の両端面に表面電極３、４と電気的に接続する外部電極７、８が形成されたものである。
【０００４】
【発明が解決しようとする課題】
過電流保護などに用いられる正特性サーミスタ１は、電圧低下にともなう電力損失を低減する必要から低抵抗化が求められている。
【０００５】
しかしながら、一般にセラミックスを低抵抗化すると、正特性サーミスタ素子の発熱が大きくなる。正特性サーミスタ１は、絶縁層６の厚みが薄いため、回路基板に実装したとき、正特性サーミスタ素子５の熱が回路基板にも伝わって回路基板温度が上昇し、回路基板のみならず周辺部品にも悪影響を及ぼすという問題があった。
【０００６】
この発明の目的は、実装時の回路基板温度の上昇を抑えることができるチップ型サーミスタを提供することである。
【０００７】
【課題を解決するための手段】
この発明に係るチップ型サーミスタは、板状のサーミスタ素体表面に一対のサーミスタ用オーミック性電極が形成されたサーミスタ素子と、前記サーミスタ素子との間に絶縁層を介在して積層された基板と、からなる積層体が構成され、前記積層体の両端部に前記一対のサーミスタ用オーミック性電極をそれぞれ電気的に接続する外部電極が形成され、前記基板は表面電極が形成されていないサーミスタ素体からなり、前記外部電極はＡｇペーストの焼付け電極であることを特徴とする。
【０００８】
前記一対のサーミスタ用オーミック性電極は、前記サーミスタ素体の一主面の大部分から一端面を経由して他主面の一部分に連なる一方のサーミスタ用オーミック性電極と、前記サーミスタ素体の他主面の大部分から他端面を経由して一主面の一部分に連なる他方のサーミスタ用オーミック性電極とが、互いに絶縁状態を保って形成されていることが好ましい。
【００１０】
サーミスタ素子の回路基板に対向する面に絶縁板を貼り合わせることにより、サーミスタ素子の発熱を回路基板に伝わりにくくすることができる。
【００１１】
前記板状のサーミスタ素体としては、正特性サーミスタであっても、負特性サーミスタであってもよい。
【００１２】
【発明の実施の形態】
この発明の実施の形態について、図１に示す、チップ型正特性サーミスタ１１を参照しながら説明する。
【００１３】
チップ型正特性サーミスタ１１は、正特性サーミスタ素子１２と基板１６とが、絶縁層１７ａを介して張り合わされ、その積層体の両端部に外部電極１８、１９が形成されている。
【００１４】
正特性サーミスタ素子１２は、板状の正特性サーミスタ素体１３の表面にＣｒ−モネル−Ａｇの３層からなる膜を薄膜形成し、一対の電極である表面電極１４、１５を形成したものである。
【００１５】
正特性サーミスタ素体１３は、４．５ｍｍ×３．２ｍｍ×０．２ｍｍの板状であり、主面と端面とがなす各角部が面取りされていることが好ましい。これは、表面電極１４、１５が正特性サーミスタ素体１３の各角部に均一の膜厚で付着するとともに、表面電極１４、１５が各角部で切断され導通不良が起こるのを確実に防止するためである。
【００１６】
表面電極１４、１５は、正特性サーミスタ素体１３の一主面の大部分から一端面を経由して他主面の一部分に連なる一方表面電極１３と、正特性サーミスタ素体１２の他主面の大部分から他端面を経由して一主面の一部分に連なる他方表面電極１４が、それぞれ絶縁状態を保って形成されている。
【００１７】
表面電極１４、１５は、それぞれ一主面、端面、他主面の３面に連なって形成されているため、正特性サーミスタ素子１２の両端面において外部電極１８、１９との電気的接続が確実である。また、外部電極１８、１９が主面側に回り込んでも他方の表面電極１５、１４との絶縁が確実である。
【００１８】
なお、表面電極１４、１５は、下地層がオーミック性を示す金属からなるものであればよく、Ｃｒ以外の、例えばＮｉやＡｌでもよい。またその形成方法も、スパッタ、蒸着、導電性ペーストの印刷焼付け、あるいはこれらの電極を複数層形成したものでもよい。
【００１９】
正特性サーミスタ素子１２の両主面全面には、ほうけい酸鉛系のガラスペーストを約８０μｍの厚みで塗布、焼付けすることにより、絶縁層１７ａ、１７ｂが形成されている。絶縁層１７ａ側には、基板１６、つまり表面電極を形成していない正特性サーミスタ素体１６が貼り合わされている。
【００２０】
正特性サーミスタ素体１６を正特性サーミスタ素子１２に貼り合わせるには、ガラスペーストを塗布した正特性サーミスタ素子１２の一主面に正特性サーミスタ素体１６を重ね、焼付けることによって行われる。正特性サーミスタ素体１６の一主面全面にあらかじめガラスペーストを塗布しておき、正特性サーミスタ素子１２と重ね、その後ガラスペーストを焼付けてもよい。
【００２１】
なお、絶縁層１７ａ、１７ｂは図示したものの他に、外部電極１８、１９の形成個所を残して、正特性サーミスタ素子１２の上下両主面および側面（図１に示した断面図における手前側面および向う側面）に形成してもよい。これにより、正特性サーミスタ素子１２の両端面を除く四面が絶縁体であるガラスで被覆される。
【００２２】
なお、この実施の形態では、ほうけい酸鉛系のガラスを用いたが、他のガラスまたは樹脂などの絶縁材料を用いてもよい。
【００２３】
外部電極１８、１９は、前記正特性サーミスタ素子１２と正特性サーミスタ素体１６との積層体の両端面にＡｇペーストを約６μｍの厚みで塗布して５００℃で１０分焼付けたものであり、正特性サーミスタ素子１２の表面電極１４、１５と電気的に接続している。
【００２４】
外部電極１８、１９は、半田付け性のよい金属からなるものであればよく、焼付けＡｇの上層に、Ｓｎなどの、はんだ付けに適した上層膜を形成してもよい。またその形成方法も、スパッタ、蒸着、導電性ペーストの印刷焼付け、めっき、あるいはこれらの電極を複数層形成したものでもよい。
【００２５】
このチップ型正特性サーミスタ１１は、回路基板に対向する面に貼り合わされた正特性サーミスタ素体１６により、正特性サーミスタ素子１２の発熱を回路基板に伝わりにくくし、実装時の回路基板温度の上昇を抑えることができる。
【００２６】
表１は、図２に示す従来例のチップ型正特性サーミスタ１と、実施例の一主面に正特性サーミスタ素体１６を貼り合わせたチップ型正特性サーミスタ１１とを回路基板に実装し、それぞれに電圧を印加した場合、従来例および実施例のチップ型正特性サーミスタ１、１１に対向する回路基板のそれぞれの表面温度を比較したものである。
【００２７】
【表１】
表１に示すように、回路基板の表面温度は、従来例のチップ型正特性サーミスタ１が平均値１２８℃であるのに対し、実施例のチップ型正特性サーミスタ１１は平均値９９℃であり、約３０℃の差があった。このことから、本発明によるチップ型正特性サーミスタ１１は、回路基板に対向する面に貼り合わされた正特性サーミスタ素体１６により、正特性サーミスタ素子１２の発熱が回路基板に伝わりにくく、回路基板に実装したとき、回路基板の温度上昇を抑えることができる。
【００２９】
なお、最上層である正特性サーミスタ素子１２の上側の一主面にもガラスペーストを介して正特性サーミスタ素体１６を貼り合わせ、チップ型正特性サーミスタ素子１２の上下両主面に正特性サーミスタ素体１６を貼り合わせてもよい。
【００３１】
なお、上記した実施の形態では正特性サーミスタについて説明したが、負特性サーミスタに置き換えて構成してもよい。
【００３２】
【発明の効果】
以上述べたように、この発明によるチップ型サーミスタは、最下層に基板を貼り合わせることにより、チップ型サーミスタに対向する回路基板の表面温度を下げることができ、回路基板や周辺部品への熱による影響を低減させることができる。
【図面の簡単な説明】
【図１】この発明に係る一つの実施の形態のチップ型正特性サーミスタの断面図である。
【図２】従来例のチップ型正特性サーミスタの断面図である。
【符号の説明】
１１ チップ型正特性サーミスタ
１２ 正特性サーミスタ素子
１３ 正特性サーミスタ素体
１４、１５ 表面電極
１６ 基板（正特性サーミスタ素体）
１７ａ、１７ｂ 絶縁層
１８、１９ 外部電極
Claims (2)
- 板状のサーミスタ素体表面に一対のサーミスタ用オーミック性電極が形成されたサーミスタ素子と、前記サーミスタ素子との間に絶縁層を介在して積層された基板と、からなる積層体が構成され、
前記積層体の両端部に前記一対のサーミスタ用オーミック性電極をそれぞれ電気的に接続する外部電極が形成され、
前記基板は表面電極が形成されていないサーミスタ素体からなり、
前記外部電極はＡｇペーストの焼付け電極であることを特徴とする、チップ型サーミスタ。 - 前記一対のサーミスタ用オーミック性電極は、前記サーミスタ素体の一主面の大部分から一端面を経由して他主面の一部分に連なる一方のサーミスタ用オーミック性電極と、前記サーミスタ素体の他主面の大部分から他端面を経由して一主面の一部分に連なる他方のサーミスタ用オーミック性電極とが、互いに絶縁状態を保って形成されていることを特徴とする、請求項１記載のチップ型サーミスタ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09500299A JP3736602B2 (ja) | 1999-04-01 | 1999-04-01 | チップ型サーミスタ |
| TW089103025A TW498351B (en) | 1999-04-01 | 2000-02-22 | Chip thermistor |
| US09/518,497 US6400251B1 (en) | 1999-04-01 | 2000-03-03 | Chip thermistor |
| EP00104830A EP1041586B1 (en) | 1999-04-01 | 2000-03-07 | Chip thermistor |
| DE60016656T DE60016656T2 (de) | 1999-04-01 | 2000-03-07 | Thermsitorchip |
| KR1020000016128A KR100349780B1 (ko) | 1999-04-01 | 2000-03-29 | 칩 서미스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09500299A JP3736602B2 (ja) | 1999-04-01 | 1999-04-01 | チップ型サーミスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000294403A JP2000294403A (ja) | 2000-10-20 |
| JP3736602B2 true JP3736602B2 (ja) | 2006-01-18 |
Family
ID=14125676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09500299A Expired - Fee Related JP3736602B2 (ja) | 1999-04-01 | 1999-04-01 | チップ型サーミスタ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6400251B1 (ja) |
| EP (1) | EP1041586B1 (ja) |
| JP (1) | JP3736602B2 (ja) |
| KR (1) | KR100349780B1 (ja) |
| DE (1) | DE60016656T2 (ja) |
| TW (1) | TW498351B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3628222B2 (ja) * | 2000-01-14 | 2005-03-09 | ソニーケミカル株式会社 | Ｐｔｃ素子の製造方法 |
| US7038572B2 (en) * | 2001-03-19 | 2006-05-02 | Vishay Dale Electronics, Inc. | Power chip resistor |
| US6686827B2 (en) * | 2001-03-28 | 2004-02-03 | Protectronics Technology Corporation | Surface mountable laminated circuit protection device and method of making the same |
| US6759940B2 (en) * | 2002-01-10 | 2004-07-06 | Lamina Ceramics, Inc. | Temperature compensating device with integral sheet thermistors |
| JP4211510B2 (ja) * | 2002-08-13 | 2009-01-21 | 株式会社村田製作所 | 積層型ｐｔｃサーミスタの製造方法 |
| KR100495133B1 (ko) * | 2002-11-28 | 2005-06-14 | 엘에스전선 주식회사 | 피티씨 서미스터 |
| DE10316194B4 (de) * | 2003-04-09 | 2012-10-11 | Webasto Ag | Luftheizgerät mit einer Vorrichtung zur Flammüberwachung |
| TWM254809U (en) * | 2004-03-09 | 2005-01-01 | Protectronics Technology Corp | Multi-layer over-current protector |
| US20080224816A1 (en) * | 2007-03-13 | 2008-09-18 | Tatsuya Inoue | Electrostatic discharge protection component, and electronic component module using the same |
| US8188832B2 (en) * | 2010-05-05 | 2012-05-29 | State Of The Art, Inc. | Near zero TCR resistor configurations |
| JP6134507B2 (ja) * | 2011-12-28 | 2017-05-24 | ローム株式会社 | チップ抵抗器およびその製造方法 |
| WO2017056988A1 (ja) * | 2015-09-28 | 2017-04-06 | Ｌｉｔｔｅｌｆｕｓｅジャパン合同会社 | 保護素子 |
| CN114143956A (zh) * | 2021-10-21 | 2022-03-04 | 华为技术有限公司 | 封装结构及其制备方法、封装模组和电子装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4912450A (en) * | 1986-09-20 | 1990-03-27 | Murata Manufacturing Co., Ltd. | Thermistor and method of producing the same |
| JPS63281402A (ja) * | 1987-05-13 | 1988-11-17 | Murata Mfg Co Ltd | サ−ミスタ |
| US4706060A (en) * | 1986-09-26 | 1987-11-10 | General Electric Company | Surface mount varistor |
| US5166658A (en) * | 1987-09-30 | 1992-11-24 | Raychem Corporation | Electrical device comprising conductive polymers |
| NL8800853A (nl) * | 1988-04-05 | 1989-11-01 | Philips Nv | Chipweerstand en werkwijze voor het vervaardigen van een chipweerstand. |
| JP3159440B2 (ja) * | 1990-08-13 | 2001-04-23 | 松下電器産業株式会社 | 角形チップ抵抗器 |
| JPH04150001A (ja) * | 1990-10-12 | 1992-05-22 | Murata Mfg Co Ltd | サーミスタ素子 |
| US5488348A (en) * | 1993-03-09 | 1996-01-30 | Murata Manufacturing Co., Ltd. | PTC thermistor |
| JPH06302404A (ja) * | 1993-04-16 | 1994-10-28 | Murata Mfg Co Ltd | 積層型正特性サ−ミスタ |
| JP3465315B2 (ja) | 1993-10-06 | 2003-11-10 | 株式会社村田製作所 | 正特性サーミスタ |
| JPH09205005A (ja) * | 1996-01-24 | 1997-08-05 | Matsushita Electric Ind Co Ltd | 電子部品とその製造方法 |
| JP2000082603A (ja) * | 1998-07-08 | 2000-03-21 | Murata Mfg Co Ltd | チップ型サ―ミスタおよびその製造方法 |
-
1999
- 1999-04-01 JP JP09500299A patent/JP3736602B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-22 TW TW089103025A patent/TW498351B/zh not_active IP Right Cessation
- 2000-03-03 US US09/518,497 patent/US6400251B1/en not_active Expired - Lifetime
- 2000-03-07 DE DE60016656T patent/DE60016656T2/de not_active Expired - Lifetime
- 2000-03-07 EP EP00104830A patent/EP1041586B1/en not_active Expired - Lifetime
- 2000-03-29 KR KR1020000016128A patent/KR100349780B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE60016656D1 (de) | 2005-01-20 |
| US20020084531A1 (en) | 2002-07-04 |
| DE60016656T2 (de) | 2005-12-08 |
| KR20000071503A (ko) | 2000-11-25 |
| EP1041586A2 (en) | 2000-10-04 |
| JP2000294403A (ja) | 2000-10-20 |
| KR100349780B1 (ko) | 2002-08-23 |
| US6400251B1 (en) | 2002-06-04 |
| EP1041586A3 (en) | 2004-01-02 |
| EP1041586B1 (en) | 2004-12-15 |
| TW498351B (en) | 2002-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6040755A (en) | Chip thermistors and methods of making same | |
| EP0398811B1 (en) | Manufacturing method for a PTC thermistor | |
| US6377467B1 (en) | Surface mountable over-current protecting device | |
| JP3736602B2 (ja) | チップ型サーミスタ | |
| US20170092423A1 (en) | Electronic component | |
| KR20050071330A (ko) | 과전류 보호 장치 및 그 제조 방법 | |
| JPH11204304A (ja) | 抵抗器およびその製造方法 | |
| JP2004200373A (ja) | 電子部品および製造方法 | |
| US9307646B2 (en) | Over-current protection device and protective circuit board containing the same | |
| EP1615239A1 (en) | Electrical device having a heat generating resistive element | |
| JPH10144506A (ja) | 過電流過電圧保護素子 | |
| JP2004319195A (ja) | チップ型ヒューズ | |
| JP2003124773A (ja) | チップ型圧電共振部品 | |
| JPH03212901A (ja) | 角板型チップ抵抗器 | |
| JP3953325B2 (ja) | チップ抵抗器およびその製造方法 | |
| JP2556410Y2 (ja) | 集合電子部品 | |
| US20200343025A1 (en) | Chip resistor | |
| JPH08111349A (ja) | チップ部品 | |
| JP2000124063A (ja) | セラミック電子部品 | |
| JP3823512B2 (ja) | サーミスタ素子 | |
| JP2000311801A (ja) | チップ型有機質サーミスタおよびその製造方法 | |
| JP2023157576A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
| JP2022159807A (ja) | チップ抵抗器 | |
| US20020180576A1 (en) | Chip thermistor and chip thermistor mounting structure | |
| JP2559524Y2 (ja) | 正特性サーミスタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |