JP6134507B2 - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法 Download PDF

Info

Publication number
JP6134507B2
JP6134507B2 JP2012269719A JP2012269719A JP6134507B2 JP 6134507 B2 JP6134507 B2 JP 6134507B2 JP 2012269719 A JP2012269719 A JP 2012269719A JP 2012269719 A JP2012269719 A JP 2012269719A JP 6134507 B2 JP6134507 B2 JP 6134507B2
Authority
JP
Japan
Prior art keywords
film
resistor
substrate
chip
chip resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012269719A
Other languages
English (en)
Other versions
JP2013201419A (ja
Inventor
栄二 額賀
栄二 額賀
博詞 玉川
博詞 玉川
靖浩 近藤
靖浩 近藤
松浦　勝也
勝也 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012269719A priority Critical patent/JP6134507B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US14/368,757 priority patent/US9530546B2/en
Priority to CN201810057017.9A priority patent/CN108109788A/zh
Priority to PCT/JP2012/082725 priority patent/WO2013099688A1/ja
Priority to CN201280063419.0A priority patent/CN104025210B/zh
Priority to CN202111519386.3A priority patent/CN114203377A/zh
Publication of JP2013201419A publication Critical patent/JP2013201419A/ja
Priority to US15/352,263 priority patent/US10446302B2/en
Application granted granted Critical
Publication of JP6134507B2 publication Critical patent/JP6134507B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C13/00—Resistors not provided for elsewhere
    • H01C13/02—Structural combinations of resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H01C17/08—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques by vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H01F27/402—Association of measuring or protective means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

この発明は、チップ抵抗器およびその製造方法に関する。
下記特許文献１で開示されたチップ抵抗器では、チップ型の絶縁基板の表面に、抵抗膜と、抵抗膜の両端に接続された主電極といった素子が形成されている。
このチップ抵抗器を製造する場合には、複数の素子が表面に作り込まれた素材基板を、ダイシングソーによって、素子の境界における所定の分割線沿いに切断して、絶縁基板毎に分割する。そして、各絶縁基板の電極表面にメッキ処理を施すと、チップ抵抗器が完成する。
特開２００１−７６９１２号公報
特許文献１の場合、素材基板をダイシングソーで切断することから、切断によって分割された各絶縁基板のコーナー部が角張っているので、コーナー部にチッピング（割れや欠け）が生じやすい。チッピングが生じると、チップ抵抗器が外観不良となるので、チップ抵抗器の生産性の向上が阻害される虞がある。また、チップ抵抗器を実装基板に実装する際にチッピングが生じると、コーナー部の破片が異物となって実装基板上で飛び散ることによって、短絡や実装不良が生じる虞がある。
そこで、この発明の目的は、コーナー部におけるチッピングの発生を防止することができるチップ抵抗器およびその製造方法を提供することである。
この発明のチップ抵抗器は、素子形成面と、前記素子形成面とは反対側の裏面と、前記素子形成面および前記裏面の間を繋ぐ側面とを有する基板と、前記素子形成面に形成された抵抗と、前記抵抗に電気的に接続され、前記素子形成面に配置された外部接続電極と、前記外部接続電極を露出させた状態で前記素子形成面を覆う樹脂膜とを含み、前記基板の前記裏面および側面が交差する交差部がラウンド形状になっていて、前記基板の前記素子形成面および側面が交差する交差部は、前記ラウンド形状とは異なる形状である（請求項１）。この構成によれば、基板における裏面と側面との交差部（コーナー部）におけるチッピングの発生を防止して、生産性を向上できる。
前記基板は、互いに交差する複数の前記側面を有し、前記複数の側面が交差する交差部がラウンド形状になっていることが好ましい（請求項２）。この構成によれば、基板において、裏面と側面との交差部だけでなく、側面同士の交差部におけるチッピングの発生も防止できる。
前記ラウンド形状の曲率半径が２０μｍ以下であることが好ましい（請求項３）。また、前記基板と前記抵抗との間に絶縁層を有することが好ましい（請求項４）。
前記抵抗が、前記素子形成面に形成された薄膜抵抗体を含み、チップ抵抗器が、さらに、前記薄膜抵抗体に接続され、前記素子形成面に形成された配線膜を含み、前記樹脂膜が前記薄膜抵抗体および前記配線膜を覆っていることが好ましい（請求項５）。この構成によれば、異物が薄膜抵抗体および配線膜に付着することが防止されているので、薄膜抵抗体および配線膜における短絡を防止できる。
前記抵抗が、同じ抵抗値を有する複数の薄膜抵抗体から形成され、所定のトリミング対象領域において、前記複数の薄膜抵抗体の接続状態が変更可能であることが好ましい（請求項６）。
チップ抵抗器が、前記薄膜抵抗体および配線膜を覆うように前記素子形成面に形成された保護膜をさらに含み、前記樹脂膜が前記保護膜の表面を覆うように形成されていることが好ましい（請求項７）。この構成によれば、薄膜抵抗体および配線膜を、保護膜および樹脂膜によって二重に保護することができる。
前記樹脂膜は、前記基板の前記素子形成面および側面が交差する交差部を覆っていることが好ましい（請求項８）。この構成によれば、基板における素子形成面と側面との交差部におけるチッピングの発生を樹脂膜によって防止できる。
前記樹脂膜は、前記基板の前記素子形成面および側面が交差する交差部において前記基板の外方へ膨出していることが好ましい（請求項９）。この構成によれば、チップ抵抗器が周囲のものに接触する際、樹脂膜において膨出した部分が周囲のものに最初に接触して、接触による衝撃を緩和するので、衝撃がチップ抵抗器の素子等にまで及ぶことを防止できる。
前記樹脂膜は、前記基板の側面において前記裏面から前記素子形成面側へ離れた領域に設けられていることが好ましい（請求項１０）。また、前記樹脂膜は、ポリイミドを含むことが好ましい（請求項１１）。
この発明のチップ抵抗器の製造方法は、基板の素子形成面に、抵抗をそれぞれ有する複数のチップ抵抗器領域を形成する工程と、隣り合う前記チップ抵抗器領域の間の境界領域において前記基板の材料を除去して、前記素子形成面に直交する側面を形成する工程と、前記境界領域において前記基板を分断することにより、チップ抵抗器を切り出す工程と、分断された前記チップ抵抗器において、前記素子形成面とは反対側の裏面側から行うエッチングによって、前記裏面および側面が交差する交差部をラウンド形状に整形する工程とを含む（請求項１２）。この方法によれば、基板における裏面と側面との交差部がラウンド形状になったチップ抵抗器を製造することができる。
前記側面を形成する工程において、互いに交差する複数の前記側面が形成され、前記エッチングは、等方エッチングであり、前記複数の側面が交差する交差部がラウンド形状に整形されることが好ましい（請求項１３）。これにより、基板において、裏面と側面との交差部だけでなく、側面同士の交差部もラウンド形状になったチップ抵抗器を製造することができる。
前記エッチングが、前記チップ抵抗器の裏面側に向けてエッチング液を霧状に吐出する工程を含むことが好ましい（請求項１４）。これにより、霧状のエッチング液が交差部に付着し易くなって交差部が優先的にエッチングされるので、裏面や各側面のエッチングを抑えつつ、交差部をラウンド状に整形することができる。
前記素子形成面を覆う樹脂膜を形成する工程をさらに含むことが好ましい（請求項１５）。これにより、素子形成面を樹脂膜で保護することができる。
前記樹脂膜を形成する工程は、前記基板の前記素子形成面および側面が交差する交差部を前記樹脂膜で覆う工程を含むことが好ましい（請求項１６）。これにより、基板における素子形成面と側面との交差部を樹脂膜で保護できるので、当該交差部におけるチッピングの発生を防止できる。
前記側面を形成する工程が、隣り合う前記チップ抵抗器領域の間の境界領域において前記基板に溝を形成する工程を含み、前記チップ抵抗器を切り出す工程が、前記基板を裏面側から前記溝に達するまで薄型化する工程を含むことが好ましい（請求項１７）。これにより、チップ抵抗器を個片化することができる。
前記溝を形成した後に、前記素子形成面に支持基材を貼着する工程を含み、前記薄型化する工程が、前記支持基材によって支持された前記基板の裏面側から行われ、前記エッチングが、前記支持基材によって支持された複数の前記チップ抵抗器に対して実行されることが好ましい（請求項１８）。これにより、複数のチップ抵抗器において、一度に、各チップ抵抗器の交差部をラウンド状に整形することができる。
前記エッチングが、前記支持基材を前記裏面に沿う平面内で回転させた状態で実行されることが好ましい（請求項１９）。これにより、各チップ抵抗器の交差部に対してエッチング剤が満遍なく浴びせられるので、各チップ抵抗器の交差部を、均一に、ラウンド状に整形することができる。
図１（ａ）は、本発明の一実施形態に係るチップ抵抗器の構成を説明するための模式的な斜視図であり、図１（ｂ）は、チップ抵抗器が回路基板に実装された状態を示す模式的な側面図である。 図２は、チップ抵抗器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成を示す図である。 図３Ａは、図２に示す素子の一部分を拡大して描いた平面図である。 図３Ｂは、素子における抵抗体の構成を説明するために描いた図３ＡのＢ−Ｂに沿う長さ方向の縦断面図である。 図３Ｃは、素子における抵抗体の構成を説明するために描いた図３ＡのＣ−Ｃに沿う幅方向の縦断面図である。 図４は、抵抗体膜ラインおよび配線膜の電気的特徴を回路記号および電気回路図で示した図である。 図５（ａ）は、図２に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズ膜を含む領域の部分拡大平面図であり、図５（ｂ）は、図５（ａ）のＢ−Ｂに沿う断面構造を示す図である。 図６は、この発明の実施形態に係る素子の電気回路図である。 図７は、この発明の他の実施形態に係る素子の電気回路図である。 図８は、この発明のさらに他の実施形態に係る素子の電気回路図である。 図９は、チップ抵抗器の模式的な断面図である。 図１０Ａは、図９に示すチップ抵抗器の製造方法を示す図解的な断面図である。 図１０Ｂは、図１０Ａの次の工程を示す図解的な断面図である。 図１０Ｃは、図１０Ｂの次の工程を示す図解的な断面図である。 図１０Ｄは、図１０Ｃの次の工程を示す図解的な断面図である。 図１０Ｅは、図１０Ｄの次の工程を示す図解的な断面図である。 図１０Ｆは、図１０Ｅの次の工程を示す図解的な断面図である。 図１０Ｇは、図１０Ｆの次の工程を示す図解的な断面図である。 図１１は、図１０Ｂの工程において溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。 図１２（ａ）は、図１０Ｂの工程において溝が形成された後の基板の模式的な平面図であり、図１２（ｂ）は、図１２（ａ）における一部の拡大図である。 図１３Ａは、本発明の一実施形態に係るチップ抵抗器の製造途中における模式的な断面図である。 図１３Ｂは、比較例に係るチップ抵抗器の製造途中における模式的な断面図である。 図１４（ａ）および（ｂ）は、図１０Ｄの工程においてポリイミドのシートを基板に貼り付ける状態を示す図解的な斜視図である。 図１５は、図１０Ｇの工程直後におけるチップ抵抗器の半製品を示す図解的な斜視図である。 図１６は、図１０Ｇの次の工程を示す第１の模式図である。 図１７は、図１０Ｇの次の工程を示す第２の模式図である。 図１８（ａ）は、第１参考例の一実施形態に係るチップ抵抗器の構成を説明するための模式的な斜視図であり、図１８（ｂ）は、チップ抵抗器が実装基板に実装された状態を示す模式的な側面図である。 図１９は、チップ抵抗器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成を示す図である。 図２０Ａは、図１９に示す素子の一部分を拡大して描いた平面図である。 図２０Ｂは、素子における抵抗体の構成を説明するために描いた図２０ＡのＢ−Ｂに沿う長さ方向の縦断面図である。 図２０Ｃは、素子における抵抗体の構成を説明するために描いた図２０ＡのＣ−Ｃに沿う幅方向の縦断面図である。 図２１は、抵抗体膜ラインおよび配線膜の電気的特徴を回路記号および電気回路図で示した図である。 図２２（ａ）は、図１９に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズを含む領域の部分拡大平面図であり、図２２（ｂ）は、図２２（ａ）のＢ−Ｂに沿う断面構造を示す図である。 図２３は、第１参考例の実施形態に係る素子の電気回路図である。 図２４は、第１参考例の他の実施形態に係る素子の電気回路図である。 図２５は、第１参考例のさらに他の実施形態に係る素子の電気回路図である。 図２６は、チップ抵抗器の模式的な断面図である。 図２７Ａは、図２６に示すチップ抵抗器の製造方法を示す図解的な断面図である。 図２７Ｂは、図２７Ａの次の工程を示す図解的な断面図である。 図２７Ｃは、図２７Ｂの次の工程を示す図解的な断面図である。 図２７Ｄは、図２７Ｃの次の工程を示す図解的な断面図である。 図２７Ｅは、図２７Ｄの次の工程を示す図解的な断面図である。 図２７Ｆは、図２７Ｅの次の工程を示す図解的な断面図である。 図２７Ｇは、図２７Ｆの次の工程を示す図解的な断面図である。 図２８は、図２７Ｂの工程において溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。 図２９Ａは、図２７Ｇの工程後におけるチップ抵抗器を示す図解的な断面図である。 図２９Ｂは、図２９Ａの次の工程を示す図解的な断面図である。 図２９Ｃは、図２９Ｂの次の工程を示す図解的な断面図である。 図２９Ｄは、図２９Ｃの次の工程を示す図解的な断面図である。 図３０Ａは、図２７Ｇの工程後におけるチップ抵抗器を示す図解的な断面図である。 図３０Ｂは、図３０Ａの次の工程を示す図解的な断面図である。 図３０Ｃは、図３０Ｂの次の工程を示す図解的な断面図である。 図３１（ａ）は、チップ抵抗器を長手方向に沿って切断したときの模式的な縦断面図であり、図３１（ｂ）は、チップ抵抗器を短手方向に沿って切断したときの模式的な縦断面図であり、図３１（ｃ）は、チップ抵抗器の平面図である。 図３２は、第１参考例における第１の変形例に係るチップ抵抗器を示しており、図３２（ａ）は、チップ抵抗器を長手方向に沿って切断したときの模式的な縦断面図であり、図３２（ｂ）は、チップ抵抗器を短手方向に沿って切断したときの模式的な縦断面図である。 図３３は、第１参考例における第２の変形例に係るチップ抵抗器を示しており、図３３（ａ）は、チップ抵抗器を長手方向に沿って切断したときの模式的な縦断面図であり、図３３（ｂ）は、チップ抵抗器を短手方向に沿って切断したときの模式的な縦断面図であり、図３３（ｃ）は、チップ抵抗器の平面図である。 図３４は、第１参考例における第３の変形例に係るチップ抵抗器を示しており、図３４（ａ）は、チップ抵抗器を長手方向に沿って切断したときの模式的な縦断面図であり、図３４（ｂ）は、チップ抵抗器を短手方向に沿って切断したときの模式的な縦断面図である。 図３５は、第１参考例における第４の変形例に係るチップ抵抗器を示しており、図３５（ａ）は、チップ抵抗器を長手方向に沿って切断したときの模式的な縦断面図であり、図３５（ｂ）は、チップ抵抗器を短手方向に沿って切断したときの模式的な縦断面図である。 図３６は、第１参考例における第５の変形例に係るチップ抵抗器を示しており、図３６（ａ）は、チップ抵抗器を長手方向に沿って切断したときの模式的な縦断面図であり、図３６（ｂ）は、チップ抵抗器を短手方向に沿って切断したときの模式的な縦断面図である。 図３７は、第１参考例の他の実施形態に係るチップコンデンサの平面図である。 図３８は、図３７の切断面線ＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩから見た断面図である。 図３９は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。 図４０は、前記チップコンデンサの内部の電気的構成を示す回路図である。 図４１（ａ）は、第２参考例の一実施形態に係るチップ抵抗器の構成を説明するための模式的な斜視図であり、図４１（ｂ）は、チップ抵抗器が実装基板に実装された状態を示す模式的な側面図である。 図４２は、チップ抵抗器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成を示す図である。 図４３Ａは、図４２に示す素子の一部分を拡大して描いた平面図である。 図４３Ｂは、素子における抵抗体の構成を説明するために描いた図４３ＡのＢ−Ｂに沿う長さ方向の縦断面図である。 図４３Ｃは、素子における抵抗体の構成を説明するために描いた図４３ＡのＣ−Ｃに沿う幅方向の縦断面図である。 図４４は、抵抗体膜ラインおよび配線膜の電気的特徴を回路記号および電気回路図で示した図である。 図４５（ａ）は、図４２に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズを含む領域の部分拡大平面図であり、図４５（ｂ）は、図４５（ａ）のＢ−Ｂに沿う断面構造を示す図である。 図４６は、第２参考例の実施形態に係る素子の電気回路図である。 図４７は、第２参考例の他の実施形態に係る素子の電気回路図である。 図４８は、第２参考例のさらに他の実施形態に係る素子の電気回路図である。 図４９は、チップ抵抗器の模式的な断面図である。 図５０Ａは、図４９に示すチップ抵抗器の製造方法を示す図解的な断面図である。 図５０Ｂは、図５０Ａの次の工程を示す図解的な断面図である。 図５０Ｃは、図５０Ｂの次の工程を示す図解的な断面図である。 図５０Ｄは、図５０Ｃの次の工程を示す図解的な断面図である。 図５０Ｅは、図５０Ｄの次の工程を示す図解的な断面図である。 図５０Ｆは、図５０Ｅの次の工程を示す図解的な断面図である。 図５０Ｇは、図５０Ｆの次の工程を示す図解的な断面図である。 図５１は、図５０Ｂの工程において溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。 図５２Ａは、図５０Ｇの工程後におけるチップ抵抗器を示す図解的な断面図である。 図５２Ｂは、図５２Ａの次の工程を示す図解的な断面図である。 図５２Ｃは、図５２Ｂの次の工程を示す図解的な断面図である。 図５２Ｄは、図５２Ｃの次の工程を示す図解的な断面図である。 図５３Ａは、図５０Ｇの工程後におけるチップ抵抗器を示す図解的な断面図である。 図５３Ｂは、図５３Ａの次の工程を示す図解的な断面図である。 図５３Ｃは、図５３Ｂの次の工程を示す図解的な断面図である。 図５４（ａ）は、チップ抵抗器を長手方向に沿って切断したときの模式的な縦断面図であり、図５４（ｂ）は、チップ抵抗器を短手方向に沿って切断したときの模式的な縦断面図であり、図５４（ｃ）は、チップ抵抗器の平面図である。 図５５は、第２参考例における第１の変形例に係るチップ抵抗器を示しており、図５５（ａ）は、チップ抵抗器を長手方向に沿って切断したときの模式的な縦断面図であり、図５５（ｂ）は、チップ抵抗器を短手方向に沿って切断したときの模式的な縦断面図である。 図５６は、第２参考例における第２の変形例に係るチップ抵抗器を示しており、図５６（ａ）は、チップ抵抗器を長手方向に沿って切断したときの模式的な縦断面図であり、図５６（ｂ）は、チップ抵抗器を短手方向に沿って切断したときの模式的な縦断面図であり、図５６（ｃ）は、チップ抵抗器の平面図である。 図５７は、第２参考例における第３の変形例に係るチップ抵抗器を示しており、図５７（ａ）は、チップ抵抗器を長手方向に沿って切断したときの模式的な縦断面図であり、図５７（ｂ）は、チップ抵抗器を短手方向に沿って切断したときの模式的な縦断面図である。 図５８は、第２参考例における第４の変形例に係るチップ抵抗器を示しており、図５８（ａ）は、チップ抵抗器を長手方向に沿って切断したときの模式的な縦断面図であり、図５８（ｂ）は、チップ抵抗器を短手方向に沿って切断したときの模式的な縦断面図である。 図５９は、第２参考例における第５の変形例に係るチップ抵抗器を示しており、図５９（ａ）は、チップ抵抗器を長手方向に沿って切断したときの模式的な縦断面図であり、図５９（ｂ）は、チップ抵抗器を短手方向に沿って切断したときの模式的な縦断面図である。 図６０は、第２参考例の他の実施形態に係るチップコンデンサの平面図である。 図６１は、図６０の切断面線ＬＸＩ−ＬＸＩから見た断面図である。 図６２は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。 図６３は、前記チップコンデンサの内部の電気的構成を示す回路図である。 図６４（ａ）は、第３参考例の一実施形態に係るチップ抵抗器の構成を説明するための模式的な斜視図であり、図６４（ｂ）は、チップ抵抗器が実装基板に実装された状態を示す模式的な側面図である。 図６５は、チップ抵抗器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成を示す図である。 図６６Ａは、図６５に示す素子の一部分を拡大して描いた平面図である。 図６６Ｂは、素子における抵抗体の構成を説明するために描いた図６６ＡのＢ−Ｂに沿う長さ方向の縦断面図である。 図６６Ｃは、素子における抵抗体の構成を説明するために描いた図６６ＡのＣ−Ｃに沿う幅方向の縦断面図である。 図６７は、抵抗体膜ラインおよび配線膜の電気的特徴を回路記号および電気回路図で示した図である。 図６８（ａ）は、図６５に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズを含む領域の部分拡大平面図であり、図６８（ｂ）は、図６８（ａ）のＢ−Ｂに沿う断面構造を示す図である。 図６９は、第３参考例の実施形態に係る素子の電気回路図である。 図７０は、第３参考例の他の実施形態に係る素子の電気回路図である。 図７１は、第３参考例のさらに他の実施形態に係る素子の電気回路図である。 図７２は、チップ抵抗器の模式的な断面図である。 図７３Ａは、図７２に示すチップ抵抗器の製造方法を示す図解的な断面図である。 図７３Ｂは、図７３Ａの次の工程を示す図解的な断面図である。 図７３Ｃは、図７３Ｂの次の工程を示す図解的な断面図である。 図７３Ｄは、図７３Ｃの次の工程を示す図解的な断面図である。 図７３Ｅは、図７３Ｄの次の工程を示す図解的な断面図である。 図７３Ｆは、図７３Ｅの次の工程を示す図解的な断面図である。 図７３Ｇは、図７３Ｆの次の工程を示す図解的な断面図である。 図７４は、図７３Ｂの工程において溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。 図７５Ａは、図７３Ｇの工程後におけるチップ抵抗器を示す図解的な断面図である。 図７５Ｂは、図７５Ａの次の工程を示す図解的な断面図である。 図７５Ｃは、図７５Ｂの次の工程を示す図解的な断面図である。 図７５Ｄは、図７５Ｃの次の工程を示す図解的な断面図である。 図７６Ａは、図７３Ｇの工程後におけるチップ抵抗器を示す図解的な断面図である。 図７６Ｂは、図７６Ａの次の工程を示す図解的な断面図である。 図７６Ｃは、図７６Ｂの次の工程を示す図解的な断面図である。 図７７（ａ）は、チップ抵抗器を長手方向に沿って切断したときの模式的な縦断面図であり、図７７（ｂ）は、チップ抵抗器を短手方向に沿って切断したときの模式的な縦断面図であり、図７７（ｃ）は、チップ抵抗器の平面図である。 図７８は、第３参考例における第１の変形例に係るチップ抵抗器を示しており、図７８（ａ）は、チップ抵抗器を長手方向に沿って切断したときの模式的な縦断面図であり、図７８（ｂ）は、チップ抵抗器を短手方向に沿って切断したときの模式的な縦断面図である。 図７９は、第３参考例における第２の変形例に係るチップ抵抗器を示しており、図７９（ａ）は、チップ抵抗器を長手方向に沿って切断したときの模式的な縦断面図であり、図７９（ｂ）は、チップ抵抗器を短手方向に沿って切断したときの模式的な縦断面図であり、図７９（ｃ）は、チップ抵抗器の平面図である。 図８０は、第３参考例における第３の変形例に係るチップ抵抗器を示しており、図８０（ａ）は、チップ抵抗器を長手方向に沿って切断したときの模式的な縦断面図であり、図８０（ｂ）は、チップ抵抗器を短手方向に沿って切断したときの模式的な縦断面図である。 図８１は、第３参考例における第４の変形例に係るチップ抵抗器を示しており、図８１（ａ）は、チップ抵抗器を長手方向に沿って切断したときの模式的な縦断面図であり、図８１（ｂ）は、チップ抵抗器を短手方向に沿って切断したときの模式的な縦断面図である。 図８２は、第３参考例における第５の変形例に係るチップ抵抗器を示しており、図８２（ａ）は、チップ抵抗器を長手方向に沿って切断したときの模式的な縦断面図であり、図８２（ｂ）は、チップ抵抗器を短手方向に沿って切断したときの模式的な縦断面図である。 図８３は、第３参考例の他の実施形態に係るチップコンデンサの平面図である。 図８４は、図８３の切断面線ＬＸＸＸＩＶ−ＬＸＸＸＩＶから見た断面図である。 図８５は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。 図８６は、前記チップコンデンサの内部の電気的構成を示す回路図である。 図８７（ａ）は、第４参考例の一実施形態に係るチップ抵抗器の構成を説明するための模式的な斜視図であり、図８７（ｂ）は、チップ抵抗器が実装基板に実装された状態を示す模式的な断面図である。 図８８は、チップ抵抗器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成を示す図である。 図８９Ａは、図８８に示す素子の一部分を拡大して描いた平面図である。 図８９Ｂは、素子における抵抗体の構成を説明するために描いた図８９ＡのＢ−Ｂに沿う長さ方向の縦断面図である。 図８９Ｃは、素子における抵抗体の構成を説明するために描いた図８９ＡのＣ−Ｃに沿う幅方向の縦断面図である。 図９０は、抵抗体膜ラインおよび配線膜の電気的特徴を回路記号および電気回路図で示した図である。 図９１（ａ）は、図８８に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズを含む領域の部分拡大平面図であり、図９１（ｂ）は、図９１（ａ）のＢ−Ｂに沿う断面構造を示す図である。 図９２は、第４参考例の実施形態に係る素子の電気回路図である。 図９３は、第４参考例の他の実施形態に係る素子の電気回路図である。 図９４は、第４参考例のさらに他の実施形態に係る素子の電気回路図である。 図９５は、チップ抵抗器の模式的な断面図である。 図９６Ａは、図９５に示すチップ抵抗器の製造方法を示す図解的な断面図である。 図９６Ｂは、図９６Ａの次の工程を示す図解的な断面図である。 図９６Ｃは、図９６Ｂの次の工程を示す図解的な断面図である。 図９６Ｄは、図９６Ｃの次の工程を示す図解的な断面図である。 図９６Ｅは、図９６Ｄの次の工程を示す図解的な断面図である。 図９６Ｆは、図９６Ｅの次の工程を示す図解的な断面図である。 図９６Ｇは、図９６Ｆの次の工程を示す図解的な断面図である。 図９６Ｈは、図９６Ｇの次の工程を示す図解的な断面図である。 図９７は、図９６Ｂの工程において第１溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。 図９８は、第１接続電極および第２接続電極の製造工程を説明するための図である。 図９９は、完成したチップ抵抗器をエンボスキャリアテープに収容する様子を説明するための模式図である。 図１００は、第４参考例における第１変形例に係るチップ抵抗器の模式的な断面図である。 図１０１は、第４参考例における第２変形例に係るチップ抵抗器の模式的な断面図である。 図１０２は、第４参考例における第３変形例に係るチップ抵抗器の模式的な断面図である。 図１０３は、第４参考例における第４変形例に係るチップ抵抗器の模式的な断面図である。 図１０４は、第４参考例における第５変形例に係るチップ抵抗器の模式的な断面図である。 図１０５は、第４参考例の他の実施形態に係るチップコンデンサの平面図である。 図１０６は、図１０５の切断面線ＣＶＩ−ＣＶＩから見た断面図である。 図１０７は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。 図１０８は、前記チップコンデンサの内部の電気的構成を示す回路図である。 図１０９は、第４参考例のチップ部品が用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。 図１１０は、スマートフォンの筐体の内部に収容された電子回路アセンブリの構成を示す図解的な平面図である。 図１１１（ａ）は、第５参考例の一実施形態に係るチップ抵抗器の構成を説明するための模式的な斜視図であり、図１１１（ｂ）は、チップ抵抗器が実装基板に実装された状態を示す模式的な断面図である。 図１１２は、チップ抵抗器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成を示す図である。 図１１３Ａは、図１１２に示す素子の一部分を拡大して描いた平面図である。 図１１３Ｂは、素子における抵抗体の構成を説明するために描いた図１１３ＡのＢ−Ｂに沿う長さ方向の縦断面図である。 図１１３Ｃは、素子における抵抗体の構成を説明するために描いた図１１３ＡのＣ−Ｃに沿う幅方向の縦断面図である。 図１１４は、抵抗体膜ラインおよび配線膜の電気的特徴を回路記号および電気回路図で示した図である。 図１１５（ａ）は、図１１２に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズを含む領域の部分拡大平面図であり、図１１５（ｂ）は、図１１５（ａ）のＢ−Ｂに沿う断面構造を示す図である。 図１１６は、第５参考例の実施形態に係る素子の電気回路図である。 図１１７は、第５参考例の他の実施形態に係る素子の電気回路図である。 図１１８は、第５参考例のさらに他の実施形態に係る素子の電気回路図である。 図１１９は、チップ抵抗器の模式的な断面図である。 図１２０Ａは、図１１９に示すチップ抵抗器の製造方法を示す図解的な断面図である。 図１２０Ｂは、図１２０Ａの次の工程を示す図解的な断面図である。 図１２０Ｃは、図１２０Ｂの次の工程を示す図解的な断面図である。 図１２０Ｄは、図１２０Ｃの次の工程を示す図解的な断面図である。 図１２０Ｅは、図１２０Ｄの次の工程を示す図解的な断面図である。 図１２０Ｆは、図１２０Ｅの次の工程を示す図解的な断面図である。 図１２０Ｇは、図１２０Ｆの次の工程を示す図解的な断面図である。 図１２０Ｈは、図１２０Ｇの次の工程を示す図解的な断面図である。 図１２１は、図１２０Ｂの工程において第１溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。 図１２２は、第１接続電極および第２接続電極の製造工程を説明するための図である。 図１２３は、完成したチップ抵抗器をエンボスキャリアテープに収容する様子を説明するための模式図である。 図１２４は、第５参考例における第１変形例に係るチップ抵抗器の模式的な断面図である。 図１２５は、第５参考例における第２変形例に係るチップ抵抗器の模式的な断面図である。 図１２６は、第５参考例における第３変形例に係るチップ抵抗器の模式的な断面図である。 図１２７は、第５参考例における第４変形例に係るチップ抵抗器の模式的な断面図である。 図１２８は、第５参考例における第５変形例に係るチップ抵抗器の模式的な断面図である。 図１２９は、第５参考例の他の実施形態に係るチップコンデンサの平面図である。 図１３０は、図１２９の切断面線ＣＸＸＸ−ＣＸＸＸから見た断面図である。 図１３１は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。 図１３２は、前記チップコンデンサの内部の電気的構成を示す回路図である。 図１３３は、第５参考例のチップ部品が用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。 図１３４は、スマートフォンの筐体の内部に収容された電子回路アセンブリの構成を示す図解的な平面図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１（ａ）は、本発明の一実施形態に係るチップ抵抗器の構成を説明するための模式的な斜視図であり、図１（ｂ）は、チップ抵抗器が回路基板に実装された状態を示す模式的な側面図である。
このチップ抵抗器１は、微小なチップ部品であり、図１（ａ）に示すように、直方体形状をなしている。チップ抵抗器１の寸法に関し、長辺方向の長さＬが約０．３ｍｍであり、短辺方向の幅Ｗが約０．１５ｍｍであり、厚さＴが約０．１ｍｍである。
このチップ抵抗器１は、基板上に多数個のチップ抵抗器１を格子状に形成してから当該基板に溝を形成した後、裏面研磨（または当該基板を溝で分断）して個々のチップ抵抗器１に分離することによって得られる。
チップ抵抗器１は、基板２と、外部接続電極となる第１接続電極３および第２接続電極４と、素子５とを主に備えている。
基板２は、略直方体のチップ形状である。基板２において、図１（ａ）における上面は、素子形成面２Ａである。素子形成面２Ａは、基板２の表面であり、略長方形状である。基板２の厚さ方向において素子形成面２Ａとは反対側の面は、裏面２Ｂである。素子形成面２Ａと裏面２Ｂとは、ほぼ同形状である。また、基板２は、素子形成面２Ａおよび裏面２Ｂ以外に、これらの面に直交して延びてこれらの面の間を繋ぐ側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆを有している。
側面２Ｃは、素子形成面２Ａおよび裏面２Ｂにおける長手方向一端縁（図１（ａ）における左手前側の端縁）の間に架設されていて、側面２Ｄは、素子形成面２Ａおよび裏面２Ｂにおける長手方向他端縁（図１（ａ）における右奥側の端縁）の間に架設されている。側面２Ｃおよび側面２Ｄは、当該長手方向における基板２の両端面である。側面２Ｅは、素子形成面２Ａおよび裏面２Ｂにおける短手方向一端縁（図１（ａ）における左奥側の端縁）の間に架設されていて、側面２Ｆは、素子形成面２Ａおよび裏面２Ｂにおける短手方向他端縁（図１（ａ）における右手前側の端縁）の間に架設されている。側面２Ｅおよび側面２Ｆは、当該短手方向における基板２の両端面である。側面２Ｃおよび側面２Ｄのそれぞれは、側面２Ｅおよび側面２Ｆのそれぞれと交差（厳密には直交）している。
基板２では、素子形成面２Ａの全域が絶縁膜２３で覆われている。そのため、厳密には、図１（ａ）では、素子形成面２Ａの全域は、絶縁膜２３の内側（裏側）に位置していて、外部に露出されていない。さらに、素子形成面２Ａ上の絶縁膜２３は、樹脂膜２４で覆われている。樹脂膜２４は、素子形成面２Ａから、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆのそれぞれにおける素子形成面２Ａ側の端部（図１（ａ）における上端部）まではみ出ている。絶縁膜２３および樹脂膜２４については、以降で詳説する。
そして、直方体の基板２では、裏面２Ｂ、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆにおいて隣り合うもの同士が交差する交差部１１（当該隣り合うもの同士の境界をなすコーナー部）１１が、面取りされたラウンド形状に整形されていて、丸められている。ここで、各交差部１１では、ラウンド形状の曲率半径が２０μｍ以下であることが好ましい。
このように、平面視（底面視）および側面視のそれぞれにおける基板２の輪郭において、屈曲した部分（交差部１１）がいずれもラウンド形状になっている。そのため、交差部１１を掴んだチップ抵抗器１のハンドリングや搬送の際、ラウンド形状の各交差部１１（コーナー部）では、チッピングの発生を防止できる。これにより、チップ抵抗器１の製造において、歩留まり向上（生産性の向上）を図ることができる。
第１接続電極３および第２接続電極４は、基板２の素子形成面２Ａ上に形成されていて、樹脂膜２４から部分的に露出されている。第１接続電極３および第２接続電極４のそれぞれは、たとえば、Ｎｉ（ニッケル）、Ｐｄ（パラジウム）およびＡｕ（金）をこの順番で素子形成面２Ａ上に積層することによって構成されている。第１接続電極３および第２接続電極４は、素子形成面２Ａの長手方向に間隔を隔てて配置されており、素子形成面２Ａの短手方向において長手である。図１（ａ）では、素子形成面２Ａにおいて、側面２Ｃ寄りの位置に第１接続電極３が設けられ、側面２Ｄ寄りの位置に第２接続電極４が設けられている。
素子５は、回路素子であって、基板２の素子形成面２Ａにおける第１接続電極３と第２接続電極４との間の領域に形成されていて、絶縁膜２３および樹脂膜２４によって上から被覆されている。この実施形態の素子５は、ＴｉＮ（窒化チタン）またはＴｉＯＮ（酸化窒化チタン）からなる複数の薄膜状の抵抗体（薄膜抵抗体）Ｒを素子形成面２Ａ上でマトリックス状に配列した回路網によって構成された抵抗５６である。素子５（抵抗体Ｒ）は、後述する配線膜２２に電気的に接続されていて、配線膜２２を介して第１接続電極３と第２接続電極４とに電気的に接続されている。これにより、チップ抵抗器１では、第１接続電極３と第２接続電極４との間に、素子５による抵抗回路が形成されている。
図１（ｂ）に示すように、第１接続電極３と第２接続電極４を回路基板９に対向させて、半田１３によって回路基板９の回路（図示せず）に対して電気的かつ機械的に接続することにより、チップ抵抗器１を回路基板９に実装（フリップチップ接続）することができる。なお、外部接続電極として機能する第１接続電極３および第２接続電極４は、半田濡れ性の向上および信頼性の向上のために、金（Ａｕ）で形成するか、または表面に金メッキを施すことが望ましい。
図２は、チップ抵抗器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成を示す図である。
図２を参照して、抵抗回路網となっている素子５は、一例として、行方向（基板２の長手方向）に沿って配列された８個の抵抗体Ｒと、列方向（基板２の幅方向）に沿って配列された４４個の抵抗体Ｒとで構成された合計３５２個の抵抗体Ｒを有している。それぞれの抵抗体Ｒは、等しい抵抗値を有している。つまり、抵抗体Ｒのまとまり（素子５、抵抗５６）は、同じ抵抗値を有する複数の抵抗体Ｒから形成されている。
これら多数個の抵抗体Ｒが１個〜６４個の所定個数毎にまとめられて電気的に接続されることによって、複数種類の抵抗単位体（単位抵抗）が形成されている。形成された複数種類の抵抗単位体は、接続用導体膜Ｃを介して所定の態様に接続されている。さらに、基板２の素子形成面２Ａには、抵抗単位体を素子５に対して電気的に組み込んだり、または、素子５から電気的に分離したりするために溶断可能な複数のヒューズ膜（ヒューズ）Ｆが設けられている。複数のヒューズ膜Ｆおよび接続用導体膜Ｃは、第２接続電極３の内側辺沿いに、配置領域が直線状になるように配列されている。より具体的には、複数のヒューズ膜Ｆおよび接続用導体膜Ｃが直線状に配置されている。
図３Ａは、図２に示す素子の一部分を拡大して描いた平面図である。図３Ｂは、素子における抵抗体の構成を説明するために描いた図３ＡのＢ−Ｂに沿う長さ方向の縦断面図である。図３Ｃは、素子における抵抗体の構成を説明するために描いた図３ＡのＣ−Ｃに沿う幅方向の縦断面図である。
図３Ａ、図３Ｂおよび図３Ｃを参照して、抵抗体Ｒの構成について説明をする。
チップ抵抗器１は、前述した配線膜２２、絶縁膜２３および樹脂膜２４の他に、絶縁層２０と抵抗体膜２１とをさらに備えている（図３Ｂおよび図３Ｃ参照）。絶縁層２０、抵抗体膜２１、配線膜２２、絶縁膜２３および樹脂膜２４は、基板２（素子形成面２Ａ）上に形成されている。
絶縁層２０は、ＳｉＯ２（酸化シリコン）からなる。絶縁層２０は、基板２の素子形成面２Ａの全域を覆っている。絶縁層２０の厚さは、約１００００Åである。絶縁層２０と絶縁膜２３とは異なった別物である。
抵抗体膜２１は、抵抗体Ｒを構成する。抵抗体膜２１は、ＴｉＮまたはＴｉＯＮからなり、絶縁層２０の表面上に積層されている。抵抗体膜２１の厚さは、約２０００Åである。抵抗体膜２１は、第１接続電極３と第２接続電極４との間をライン状に延びる複数本のライン（以下「抵抗体膜ライン２１Ａ」という）を構成していて、抵抗体膜ライン２１Ａは、ライン方向に所定の位置で切断されている場合がある（図３Ａ参照）。
抵抗体膜ライン２１Ａ上には、配線膜２２が積層されている。配線膜２２は、Ａｌ（アルミニウム）またはアルミニウムとＣｕ（銅）との合金（ＡｌＣｕ合金）からなる。配線膜２２の厚さは、約８０００Åである。配線膜２２は、抵抗体膜ライン２１Ａ上に、ライン方向に一定間隔Ｒを開けて積層されている。
この構成の抵抗体膜ライン２１Ａおよび配線膜２２の電気的特徴を回路記号で示すと、図４の通りである。すなわち、図４（ａ）に示すように、所定間隔Ｒの領域の抵抗体膜ライン２１Ａ部分が、それぞれ、一定の抵抗値ｒを有する１つの抵抗体Ｒを形成している。
そして、配線膜２２が積層された領域では、配線膜２２が隣り合う抵抗体Ｒ同士を電気的に接続することによって、当該配線膜２２で抵抗体膜ライン２１Ａが短絡されている。よって、図４（ｂ）に示す抵抗ｒの抵抗体Ｒの直列接続からなる抵抗回路が形成されている。
また、隣接する抵抗体膜ライン２１Ａ同士は抵抗体膜２１および配線膜２２で接続されているから、図３Ａに示す素子５の抵抗回路網は、図４（ｃ）に示す（前述した抵抗体Ｒの単位抵抗からなる）抵抗回路を構成している。このように、抵抗体膜２１および配線膜２２は、素子５を構成している。
ここで、基板２上に作り込んだ同形同大の抵抗体膜２１は、ほぼ同値になるという特性に基づき、基板２上にマトリックス状に配列された多数個の抵抗体Ｒは、等しい抵抗値を有している。
また、抵抗体膜ライン２１Ａ上に積層された配線膜２２は、抵抗体Ｒを形成するとともに、複数個の抵抗体Ｒを接続して抵抗単位体を構成するための接続用配線膜の役目も果たしている。
図５（ａ）は、図２に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズ膜を含む領域の部分拡大平面図であり、図５（ｂ）は、図５（ａ）のＢ−Ｂに沿う断面構造を示す図である。
図５（ａ）および（ｂ）に示すように、前述したヒューズ膜Ｆおよび接続用導体膜Ｃも、抵抗体Ｒを形成する抵抗体膜２１上に積層された配線膜２２により形成されている。すなわち、抵抗体Ｒを形成する抵抗体膜ライン２１Ａ上に積層された配線膜２２と同じレイヤーに、配線膜２２と同じ金属材料であるＡｌまたはＡｌＣｕ合金によってヒューズ膜Ｆおよび接続用導体膜Ｃが形成されている。
つまり、抵抗体膜２１上に積層された同一レイヤーにおいて、抵抗体Ｒを形成するための配線膜や、ヒューズ膜Ｆや、接続用導体膜Ｃや、さらには、素子５を第１接続電極３および第２接続電極４に接続するための配線膜が、配線膜２２として、同一の金属材料（ＡｌまたはＡｌＣｕ合金）を用いて形成されている。なお、ヒューズ膜Ｆを配線膜２２と異ならせている（区別している）のは、ヒューズ膜Ｆが切断しやすいように細く形成されていること、および、ヒューズ膜Ｆの周囲に他の回路要素が存在しないように配置されていることによるからである。
ここで、配線膜２２において、ヒューズ膜Ｆが配置された領域を、トリミング対象領域Ｘということにする（図２および図５（ａ）参照）。トリミング対象領域Ｘは、第２接続電極３の内側辺沿いの直線状領域であって、トリミング対象領域Ｘには、ヒューズ膜Ｆだけでなく、接続用導体膜Ｃも配置されている。また、トリミング対象領域Ｘの配線膜２２の下方に抵抗体膜２１が形成されている（図５（ｂ）参照）。そして、ヒューズ膜Ｆは、配線膜２２において、トリミング対象領域Ｘ以外の部分よりも配線間距離が大きい（周囲から離された）配線である。
なお、ヒューズ膜Ｆは、配線膜２２の一部だけでなく、抵抗体Ｒ（抵抗体膜２１）の一部と抵抗体膜２１上の配線膜２２の一部とのまとまり（ヒューズ素子）を指していてもよい。
また、ヒューズ膜Ｆは、接続用導体膜Ｃと同一のレイヤーを用いる場合のみを説明したが、接続用導体膜Ｃ部分は、その上に更に別の導体膜を積層するようにし、導体膜の抵抗値を下げるようにしてもよい。なお、この場合であっても、ヒューズ膜Ｆの上に導体膜を積層しなければ、ヒューズ膜Ｆの溶断性が悪くなることはない。
図６は、この発明の実施形態に係る素子の電気回路図である。
図６を参照して、素子５は、基準抵抗単位体Ｒ８と、抵抗単位体Ｒ６４、２つの抵抗単位体Ｒ３２、抵抗単位体Ｒ１６、抵抗単位体Ｒ８、抵抗単位体Ｒ４、抵抗単位体Ｒ２、抵抗単位体Ｒ１、抵抗単位体Ｒ／２、抵抗単位体Ｒ／４、抵抗単位体Ｒ／８、抵抗単位体Ｒ／１６、抵抗単位体Ｒ／３２とを第１接続電極３からこの順番で直列接続することによって構成されている。基準抵抗単位体Ｒ８および抵抗単位体Ｒ６４〜Ｒ２のそれぞれは、自身の末尾の数（Ｒ６４の場合には「６４」）と同数の抵抗体Ｒを直列接続することで構成されている。抵抗単位体Ｒ１は、１つの抵抗体Ｒで構成されている。抵抗単位体Ｒ／２〜Ｒ／３２のそれぞれは、自身の末尾の数（Ｒ／３２の場合には「３２」）と同数の抵抗体Ｒを並列接続することで構成されている。抵抗単位体の末尾の数の意味については、後述する図７および図８においても同じである。
そして、基準抵抗単位体Ｒ８以外の抵抗単位体Ｒ６４〜抵抗単位体Ｒ／３２のそれぞれに対して、ヒューズ膜Ｆが１つずつ並列的に接続されている。ヒューズ膜Ｆ同士は、直接または接続用導体膜Ｃ（図５（ａ）参照）を介して直列に接続されている。
図６に示すように全てのヒューズ膜Ｆが溶断されていない状態では、素子５は、第１接続電極３および第２接続電極４間に設けられた８個の抵抗体Ｒの直列接続からなる基準抵抗単位体Ｒ８（抵抗値８ｒ）の抵抗回路を構成している。たとえば、１個の抵抗体Ｒの抵抗値ｒをｒ＝８Ωとすれば、８ｒ＝６４Ωの抵抗回路により第１接続電極３および第２接続電極４が接続されたチップ抵抗器１が構成されている。
また、全てのヒューズ膜Ｆが溶断されていない状態では、基準抵抗単位体Ｒ８以外の複数種類の抵抗単位体は、短絡された状態となっている。つまり、基準抵抗単位体Ｒ８には、１２種類１３個の抵抗単位体Ｒ６４〜Ｒ／３２が直列に接続されているが、各抵抗単位体は、それぞれ並列に接続されたヒューズ膜Ｆにより短絡されているので、電気的に見ると、各抵抗単位体は素子５に組み込まれてはいない。
この実施形態に係るチップ抵抗器１では、要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザ光で溶断する。それにより、並列的に接続されたヒューズ膜Ｆが溶断された抵抗単位体は、素子５に組み込まれることになる。よって、素子５の全体の抵抗値を、溶断されたヒューズ膜Ｆに対応する抵抗単位体が直列に接続されて組み込まれた抵抗値とすることができる。
特に、複数種類の抵抗単位体は、等しい抵抗値を有する抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個…と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗単位体ならびに等しい抵抗値の抵抗体Ｒが並列に２個、４個、８個、１６個…と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗単位体を備えている。そのため、ヒューズ膜Ｆ（前述したヒューズ素子も含む）を選択的に溶断することにより、素子５（抵抗５６）全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調整して、チップ抵抗器１において所望の値の抵抗を発生させることができる。
図７は、この発明の他の実施形態に係る素子の電気回路図である。
前述したように基準抵抗単位体Ｒ／１６および抵抗単位体Ｒ６４〜抵抗単位体Ｒ／３２を直列接続して素子５を構成する代わりに、図７に示すように素子５を構成してもかまわない。詳しくは、第１接続電極３および第２接続電極４の間で、基準抵抗単位体Ｒ／１６と、１２種類の抵抗単位体Ｒ／１６、Ｒ／８、Ｒ／４、Ｒ／２、Ｒ１、Ｒ２、Ｒ４、Ｒ８、Ｒ１６、Ｒ３２、Ｒ６４、Ｒ１２８の並列接続回路との直列接続回路によって素子５を構成してもよい。
この場合、基準抵抗単位体Ｒ／１６以外の１２種類の抵抗単位体には、それぞれ、ヒューズ膜Ｆが直列に接続されている。全てのヒューズ膜Ｆが溶断されていない状態では、各抵抗単位体は素子５に対して電気的に組み込まれている。要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザ光で溶断すれば、溶断されたヒューズ膜Ｆに対応する抵抗単位体（ヒューズ膜Ｆが直列に接続された抵抗単位体）は、素子５から電気的に分離されるので、チップ抵抗器１全体の抵抗値を調整することができる。
図８は、この発明のさらに他の実施形態に係る素子の電気回路図である。
図８に示す素子５の特徴は、複数種類の抵抗単位体の直列接続と、複数種類の抵抗単位体の並列接続とが直列に接続された回路構成となっていることである。直列接続される複数種類の抵抗単位体には、先の実施形態と同様、抵抗単位体毎に、並列にヒューズ膜Ｆが接続されていて、直列接続された複数種類の抵抗単位体は、全てヒューズ膜Ｆで短絡状態とされている。従って、ヒューズ膜Ｆを溶断すると、その溶断されるヒューズ膜Ｆで短絡されていた抵抗単位体が、素子５に電気的に組み込まれることになる。
一方、並列接続された複数種類の抵抗単位体には、それぞれ、直列にヒューズ膜Ｆが接続されている。従って、ヒューズ膜Ｆを溶断することにより、溶断されたヒューズ膜Ｆが直列に接続されている抵抗単位体を、抵抗単位体の並列接続から電気的に切り離すことができる。
かかる構成とすれば、たとえば、１ｋΩ以下の小抵抗は並列接続側で作り、１ｋΩ以上の抵抗回路を直列接続側で作れば、数Ωの小抵抗から数ＭΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗の回路網を用いて作ることができる。
以上のように、このチップ抵抗器１では、トリミング対象領域Ｘにおいて、複数の抵抗体Ｒ（抵抗単位体）の接続状態が変更可能である。
図９は、チップ抵抗器の模式的な断面図である。
次に、図９を参照して、チップ抵抗器１についてさらに詳しく説明する。なお、説明の便宜上、図９では、前述した素子５については簡略化して示しているとともに、基板２以外の各要素にはハッチングを付している。
ここでは、前述した絶縁膜２３および樹脂膜２４について説明する。
絶縁膜２３は、たとえばＳｉＮ（窒化シリコン）からなる膜であり、その厚さは、１０００Å〜５０００Å（ここでは、約３０００Å）である。絶縁膜２３は、素子形成面２Ａの全域に亘って設けられて、抵抗体膜２１および抵抗体膜２１上の各配線膜２２（つまり、素子５）を表面（図９の上側）から被覆していて、素子５における各抵抗体Ｒの上面を覆っている。そのため、絶縁膜２３は、前述したトリミング対象領域Ｘにおける配線膜２２も覆っている（図５（ｂ）参照）。また、絶縁膜２３は、素子５（配線膜２２および抵抗体膜２１）に接しており、抵抗体膜２１以外の領域では絶縁層２０にも接している。これにより、絶縁膜２３は、素子形成面２Ａ全域を覆って素子５および絶縁層２０を保護する保護膜として機能している。
また、絶縁膜２３によって、抵抗体Ｒ間における配線膜２２以外での短絡（隣り合う抵抗体膜ライン２１Ａ間における短絡）が防止されている。
なお、絶縁膜２３において素子形成面２Ａの端縁に位置する端部２３Ａの表面は、側方（素子形成面２Ａに沿う方向におけるチップ抵抗器１（基板２）の外方）へ向けて膨出するように湾曲している。
図示していないが、絶縁膜２３は、素子形成面２Ａからはみ出して、側面２Ｃ〜２Ｆのそれぞれにおける素子形成面２Ａとの境界部分や、絶縁層２０において側面２Ｃ〜２Ｆに露出されている部分を被覆していてもよい。
樹脂膜２４は、絶縁膜２３とともにチップ抵抗器１の素子形成面２Ａを保護するものであり、ポリイミド等の樹脂からなる。樹脂膜２４の厚みは、約５μｍである。樹脂膜２４は、絶縁膜２３の表面（絶縁膜２３に被覆された抵抗体膜２１および配線膜２２も含む）を全域に亘って被覆しているとともに、側面２Ｃ〜２Ｆのそれぞれにおける素子形成面２Ａとの境界部分（図９における上端部）や、絶縁層２０において側面２Ｃ〜２Ｆに露出されている部分を被覆している。そのため、４つの側面２Ｃ〜２Ｆにおいて素子形成面２Ａとは反対側（図９における下側）の部分は、チップ抵抗器１の外表面として外部に露出している。
このように、絶縁膜２３が抵抗体膜２１（薄膜抵抗体Ｒ）および配線膜２２を覆うとともに、樹脂膜２４が絶縁膜２３の表面を覆っているから、薄膜抵抗体Ｒおよび配線膜２２（素子形成面２Ａ）を、絶縁膜２３および樹脂膜２４によって二重に保護できる。さらに、絶縁膜２３および樹脂膜２４によって、異物が薄膜抵抗体Ｒおよび配線膜２２に付着することが防止されているので、薄膜抵抗体Ｒおよび配線膜２２における短絡を防止できる。
樹脂膜２４では、平面視で４つの側面２Ｃ〜２Ｆと一致する部分が、これらの側面よりも基板２の側方（外方）へ膨出した円弧状の膨出部２４Ａとなっている。つまり、樹脂膜２４（膨出部２４Ａ）は、側面２Ｃ〜２Ｆにおいて側面２Ｃ〜２Ｆ（対応する側面）よりもはみ出している。このような樹脂膜２４は、円弧状の膨出部２４Ａにおいて側方に向かって凸のラウンド形状の側面２４Ｂを有している。
ここで、素子形成面２Ａと側面２Ｃ〜２Ｆのそれぞれとの境界をなす交差部２７において、素子形成面２Ａと側面２Ｃ〜２Ｆのそれぞれとが交差しているのだが、交差部２７は、前記ラウンド形状（交差部１１のラウンド形状）とは異なる角張った形状である。そこで、膨出部２４Ａは、各交差部２７を覆っている。この場合、交差部２７におけるチッピングの発生を樹脂膜２４によって防止できる。また、膨出部２４Ａが交差部２７において側面２Ｃ〜２Ｆよりも外方（素子形成面２Ａに沿う方向における基板２の外方）へ膨出しているので、チップ抵抗器１が周囲のものに接触する際、膨出部２４Ａが周囲のものに最初に接触して、接触による衝撃を緩和するので、衝撃が素子５等にまで及ぶことを防止できる。特に、膨出部２４Ａは、ラウンド形状の側面２４Ｂを有しているから、接触による衝撃を滑らかに緩和することができる。
また、樹脂膜２４は、側面２Ｃ〜２Ｆにおいて、交差部２７側（裏面２Ｂから素子形成面２Ａ側）へ離れた領域に設けられている。しかし、樹脂膜２４が側面２Ｃ〜２Ｆをまったく被覆していない構成（側面２Ｃ〜２Ｆの全部を露出させた構成）もあり得る。
樹脂膜２４において、平面視で離れた２つの位置に開口２５が１つずつ形成されている。各開口２５は、樹脂膜２４および絶縁膜２３を、それぞれの厚さ方向において連続して貫通する貫通孔である。そのため、開口２５は、樹脂膜２４だけでなく絶縁膜２３にも形成されている。各開口２５からは、配線膜２２の一部が露出されている。配線膜２２において各開口２５から露出された部分は、外部接続用のパッド領域２２Ａとなっている。
２つの開口２５のうち、一方の開口２５は、第１接続電極３によって埋め尽くされ、他方の開口２５は、第２接続電極４によって埋め尽くされている。そして、第１接続電極３および第２接続電極４のそれぞれの一部は、樹脂膜２４の表面において開口２５からはみ出している。第１接続電極３は、当該一方の開口２５を介して、この開口２５におけるパッド領域２２Ａにおいて配線膜２２に対して電気的に接続されている。第２接続電極４は、当該他方の開口２５を介して、この開口２５におけるパッド領域２２Ａにおいて配線膜２２に対して電気的に接続されている。これにより、第１接続電極３および第２接続電極４のそれぞれは、素子５に対して電気的に接続されている。ここで、配線膜２２は、抵抗体Ｒのまとまり（抵抗５６）、第１接続電極３および第２接続電極４のそれぞれに接続された配線を形成している。
このように、開口２５が形成された樹脂膜２４および絶縁膜２３は、開口２５から第１接続電極３および第２接続電極４を露出させた状態で素子形成面２Ａを覆っている。そのため、樹脂膜２４の表面において開口２５からはみ出した第１接続電極３および第２接続電極４を介して、チップ抵抗器１と回路基板９との間における電気的接続を達成することができる（図１（ｂ）参照）。
図１０Ａ〜図１０Ｇは、図９に示すチップ抵抗器の製造方法を示す図解的な断面図である。
まず、図１０Ａに示すように、基板２の元となる基板３０を用意する。この場合、基板３０の表面３０Ａは、基板２の素子形成面２Ａであり、基板３０の裏面３０Ｂは、基板２の裏面２Ｂである。
そして、基板３０の表面３０Ａに、ＳｉＯ２等からなる絶縁層２０を形成し、絶縁層２０上に素子５（抵抗体Ｒおよび抵抗体Ｒに接続された配線膜２２）を形成する。具体的には、スパッタリングにより、まず、絶縁層２０の上にＴｉＮまたはＴｉＯＮの抵抗体膜２１を全面に形成し、さらに、抵抗体膜２１の上にアルミニウム（Ａｌ）の配線膜２２を積層する。その後、フォトリソグラフィプロセスを用い、たとえばドライエッチングにより抵抗体膜２１および配線膜２２を選択的に除去し、図３Ａに示すように、平面視で、抵抗体膜２１が積層された一定幅の抵抗体膜ライン２１Ａが一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗体膜ライン２１Ａおよび配線膜２２が切断された領域も形成されるとともに、前述したトリミング対象領域Ｘにおいてヒューズ膜Ｆおよび接続用導体膜Ｃが形成される（図２参照）。続いて、抵抗体膜ライン２１Ａの上に積層された配線膜２２を選択的に除去する。この結果、抵抗体膜ライン２１Ａ上に一定間隔Ｒをあけて配線膜２２が積層された構成の素子５が得られる。
図１０Ａを参照して、素子５は、１枚の基板３０に形成するチップ抵抗器１の数に応じて、基板３０の表面３０Ａ上における多数の箇所に形成される。基板３０において素子５（前述した抵抗５６）が形成された１つの領域をチップ抵抗器領域Ｙというと、基板３０の表面３０Ａには、抵抗５６をそれぞれ有する複数のチップ抵抗器領域Ｙ（つまり、素子５）が形成される。基板３０の表面３０Ａにおいて、隣り合うチップ抵抗器領域Ｙの間の領域を、境界領域Ｚということにする。
次いで、図１０Ａに示すように、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、ＳｉＮからなる絶縁膜（ＣＶＤ絶縁膜）４５を、基板３０の表面３０Ａの全域に亘って形成する。形成後のＣＶＤ絶縁膜４５は、１０００Å〜５０００Å（ここでは、約３０００Å）の厚さを有している。ＣＶＤ絶縁膜４５は、絶縁層２０および絶縁層２０上の素子５（抵抗体膜２１や配線膜２２）を全て覆っていて、これらに接している。そのため、ＣＶＤ絶縁膜４５は、前述したトリミング対象領域Ｘ（図２参照）における配線膜２２も覆っている。また、ＣＶＤ絶縁膜４５は、基板３０の表面３０Ａにおいて全域に亘って形成されることから、表面３０Ａにおいて、トリミング対象領域Ｘ以外の領域にまで延びて形成される。これにより、ＣＶＤ絶縁膜４５は、表面３０Ａ（表面３０Ａ上の素子５も含む）全域を保護する保護膜となる。
次いで、図１０Ｂに示すように、ＣＶＤ絶縁膜４５を全て覆うように、基板３０の表面３０Ａの全域に亘ってレジストパターン４１を形成する。レジストパターン４１には、開口４２が形成されている。
図１１は、図１０Ｂの工程において溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。
図１１を参照して、レジストパターン４１の開口４２は、多数のチップ抵抗器１（換言すれば、前述したチップ抵抗器領域Ｙ）を行列状（格子状でもある）に配置した場合において平面視で隣り合うチップ抵抗器１の輪郭の間の領域（図１１においてハッチングを付した部分であり、換言すれば、境界領域Ｚ）に一致している。そのため、開口４２の全体形状は、互いに直交する直線部分４２Ａおよび４２Ｂを複数有する格子状になっている。
レジストパターン４１では、開口４２において互いに直交する直線部分４２Ａおよび４２Ｂは、互いに直交した状態を保ちながら（湾曲することなく）つながっている。そのため、直線部分４２Ａおよび４２Ｂの交差部分４３は、平面視で略９０°をなすように尖っている。
図１０Ｂを参照して、レジストパターン４１をマスクとするプラズマエッチングにより、ＣＶＤ絶縁膜４５、絶縁層２０および基板３０のそれぞれを選択的に除去する。これにより、隣り合う素子５（チップ抵抗器領域Ｙ）の間の境界領域Ｚにおいて基板３０の材料が除去される。その結果、平面視においてレジストパターン４１の開口４２と一致する位置（境界領域Ｚ）には、ＣＶＤ絶縁膜４５および絶縁層２０を貫通して基板３０の厚さ途中まで到達する溝４４が形成される。溝４４は、互いに対向する側面４４Ａと、対向する側面４４Ａの下端（基板３０の裏面３０Ｂ側の端）とを結ぶ底面４４Ｂとを有している。基板３０の表面３０Ａを基準とした溝４４の深さは約１００μｍであり、溝４４の幅（対向する側面４４Ａの間隔）は約２０μｍである。
図１２（ａ）は、図１０Ｂの工程において溝が形成された後の基板の模式的な平面図であり、図１２（ｂ）は、図１２（ａ）における一部の拡大図である。
図１２（ｂ）を参照して、溝４４の全体形状は、平面視でレジストパターン４１の開口４２（図１１参照）と一致する格子状になっている。そして、基板３０の表面３０Ａでは、各素子５が形成されたチップ抵抗器領域Ｙのまわりを溝４４における矩形枠体部分（境界領域Ｚ）が取り囲んでいる。基板３０において素子５が形成された部分は、チップ抵抗器１の半製品５０である。基板３０の表面３０Ａでは、溝４４に取り囲まれたチップ抵抗器領域Ｙに半製品５０が１つずつ位置していて、これらの半製品５０は、行列状に整列配置されている。
そして、レジストパターン４１の開口４２において尖った交差部分４３（図１１参照）に応じて、平面視おける半製品５０のコーナー部６０（チップ抵抗器１の交差部１１に相当する）は、略直角に尖っている。
図１０Ｂに示すように溝４４が形成された後、レジストパターン４１を除去し、図１０Ｃに示すようにマスク６５を用いたエッチングによって、ＣＶＤ絶縁膜４５を選択的に除去する。マスク６５では、ＣＶＤ絶縁膜４５において平面視で各パッド領域２２Ａ（図９参照）に一致する部分に、開口６６が形成されている。これにより、エッチングによって、ＣＶＤ絶縁膜４５において開口６６と一致する部分が除去され、当該部分には、開口２５が形成される。これにより、ＣＶＤ絶縁膜４５は、開口２５において各パッド領域２２Ａを露出させるように形成されたことになる。１つの半製品５０につき、開口２５は２つ形成される。
図１３Ａは、本発明の一実施形態に係るチップ抵抗器の製造途中における模式的な断面図である。図１３Ｂは、比較例に係るチップ抵抗器の製造途中における模式的な断面図である。
各半製品５０において、図１０Ｃに示すようにＣＶＤ絶縁膜４５に２つの開口２５を形成した後に、抵抗測定装置（図示せず）のプローブ７０を各開口２５のパッド領域２２Ａに接触させて、素子５の全体の抵抗値を検出する。そして、図１３Ａに示すように、ＣＶＤ絶縁膜４５越しにレーザ光Ｌを任意のヒューズ膜Ｆに照射することによって、前述したトリミング対象領域Ｘの配線膜２２をレーザ光Ｌでトリミングして、当該ヒューズ膜Ｆを溶断する。溶断されたヒューズ膜Ｆは、前述したトリミング対象領域Ｘの配線膜２２においてトリミング（溶断）された部分である。このように必要な抵抗値となるようにヒューズ膜Ｆを溶断（トリミング）することによって、前述したように、半製品５０（換言すれば、チップ抵抗器１）全体の抵抗値を調整できる。
この実施形態におけるレーザ光Ｌのパワー（エネルギー）は、１．２μＪ〜２．７μＪであり、レーザ光Ｌのスポット径は、３μｍ〜５μｍである。また、レーザ光ＬがＣＶＤ絶縁膜４５を透過する際に、ＣＶＤ絶縁膜４５においてレーザ光Ｌが透過した部分は切断され、配線膜２２が溶断された場所では、抵抗体膜２１も溶断され、配線膜２２とともに絶縁層２０の一部が削られている。
前述したように、ヒューズ膜Ｆを構成する配線膜２２の全体がＣＶＤ絶縁膜４５によって覆われている。そのため、トリミング対象領域Ｘの配線膜２２に照射されたレーザ光Ｌは、トリミング対象領域ＸのＣＶＤ絶縁膜４５を透過してから配線膜２２（ヒューズ膜Ｆ）に到達する。このようにすれば、レーザ光Ｌのエネルギーが効率よくヒューズ膜Ｆに集中（蓄積）し易くなるので、ヒューズ膜Ｆをレーザ光Ｌによって確実かつ迅速に溶断（レーザトリミング）できる。また、ＣＶＤ絶縁膜４５が配線膜２２に接していることによって、配線膜２２がＣＶＤ絶縁膜４５によって確実に覆われることから、効率よくレーザ光のエネルギーを配線膜２２に集中させることができるので、配線膜２２の確実なトリミングを効果的に実現できる。
また、配線膜２２がＣＶＤ絶縁膜４５によって覆われているので、レーザトリミングによって破片が生じても、当該破片が異物６８となって配線膜２２（素子５）に接触して短絡を引き起こすことはない。つまり、トリミングに起因する短絡を防止できる。
以上により、ヒューズ膜Ｆの溶断（換言すれば、ヒューズ膜Ｆにおける配線膜２２のトリミング）に関して、溶断性が向上するとともに、歩留まりが向上するので、チップ抵抗器１の生産性の向上を図ることができる。
ここで、ＣＶＤ絶縁膜４５は、ＣＶＤ法によって成膜されることから、ＣＶＤ絶縁膜４５と同じ材料が配線膜２２上にペーストされて成膜される場合に比べて、ＣＶＤ絶縁膜４５（特にトリミング対象領域Ｘの全域におけるＣＶＤ絶縁膜４５）の膜質を安定させることができる。これにより、配線膜２２をＣＶＤ絶縁膜４５によって漏れなく覆うことができる。よって、トリミング対象領域Ｘのどの部分においても、配線膜２２の確実なトリミングを実現できる。つまり、このようなＣＶＤ絶縁膜４５を用いることによって、ヒューズ膜Ｆの溶断性の向上や歩留まりの向上を確実に図ることができる。
また、ＣＶＤ絶縁膜４５は、前述したように１０００Å〜５０００Åの厚さを有していることが望ましい。この場合、効率よくレーザ光のエネルギーを配線膜２２に集中させることができるので、配線膜２２の確実なトリミングを効果的に実現できる。なお、ＣＶＤ絶縁膜４５が１０００Åよりも薄いと、レーザ光Ｌのエネルギーを効率よくヒューズ膜Ｆに集中させる効果が減ってしまう。逆に、ＣＶＤ絶縁膜４５が５０００Åよりも厚いと、レーザ光ＬによってＣＶＤ絶縁膜４５を切断することが困難になることによってヒューズ膜Ｆを溶断（トリミング）しにくくなる。
また、ＣＶＤ時におけるＣＶＤ絶縁膜４５のＳｉＮの生成温度は、配線膜２２のＡｌまたはＡｌＣｕ合金の溶融温度よりも低いので、配線膜２２を溶融させることなく、ＣＶＤ絶縁膜４５を配線膜２２上に形成することができる。逆に、ＣＶＤ絶縁膜４５がＳｉＯ２（酸化シリコン）であると、ＳｉＯ２の生成温度がＡｌまたはＡｌＣｕ合金の溶融温度よりも高いことから、ＳｉＯ２からなるＣＶＤ絶縁膜４５の生成時に配線膜２２が溶融してしまい、ＣＶＤ絶縁膜４５を配線膜２２上に形成することができない。
そして、以上のような本願発明とは異なり、図１３Ｂに示すように、配線膜２２がＣＶＤ絶縁膜４５によって覆われずに露出されている比較例の場合、レーザ光Ｌのエネルギーは、ヒューズ膜Ｆに集中（蓄積）できずに、ヒューズ膜Ｆの周りで分散してしまう。詳しくは、レーザ光Ｌのエネルギーは、配線膜２２の表面で反射したり、配線膜２２内で分散したり、抵抗体膜２１や絶縁層２０に吸収されてしまう。そのため、ヒューズ膜Ｆをレーザ光Ｌによって確実に溶断することが困難であるとともに溶断するのに時間がかかる。さらに、配線膜２２（素子５）がむき出しになっているので、前述した異物６８が素子５に付着して、素子５で短絡が発生する虞もある。
そして、前述したように半製品５０全体の抵抗値を調整した後、図１０Ｄに示すように、ポリイミドからなる感光性樹脂のシート４６を、基板３０に対して、ＣＶＤ絶縁膜４５の上から貼着する。
図１４（ａ）および（ｂ）は、図１０Ｄの工程においてポリイミドのシートを基板に貼り付ける状態を示す図解的な斜視図である。
具体的には、図１４（ａ）に示すように、基板３０（厳密には基板３０上のＣＶＤ絶縁膜４５）に対して表面３０Ａ側からポリイミドのシート４６を被せた後に、図１４（ｂ）に示すように回転するローラ４７によってシート４６を基板３０に押し付ける。
図１０Ｄに示すように、シート４６をＣＶＤ絶縁膜４５の表面全域に貼り付けたとき、シート４６の一部が溝４４側に僅かに入り込んでいるものの、溝４４の側面４４Ａにおける素子５側（表面３０Ａ側）の一部を覆っているだけで、シート４６は、溝４４の底面４４Ｂまで届いていない。そのため、シート４６と溝４４の底面４４Ｂとの間の溝４４内には、溝４４とほぼ同じ大きさの空間Ｓが形成されている。このときのシート４６の厚さは、１０μｍ〜３０μｍである。また、シート４６の一部は、ＣＶＤ絶縁膜４５の各開口２５に入り込んで開口２５を塞いでいる。
次いで、シート４６に熱処理を施す。これにより、シート４６の厚みは、約５μｍまで熱収縮する。
次いで、図１０Ｅに示すように、シート４６をパターニングし、シート４６において平面視で溝４４および配線膜２２の各パッド領域２２Ａ（開口２５）と一致する部分を選択的に除去する。具体的には、平面視で溝４４および各パッド領域２２Ａに整合（一致）するパターンの開口６１が形成されたマスク６２を用いて、シート４６を、当該パターンで露光して現像する。これにより、溝４４および各パッド領域２２Ａの上方でシート４６が分離されるとともに、シート４６において分離された縁部分が溝４４側へ少し垂れつつ溝４４の側面４４Ａに重なるので、当該縁部分に、前述した（ラウンド形状の側面２４Ｂを有する）膨出部２４Ａが自然に形成される。膨出部２４Ａが形成されることにより、前述した交差部２７がシート４６で覆われたことになる。
また、このとき、シート４６においてＣＶＤ絶縁膜４５の各開口２５に入り込んでいた部分も除去されるので、開口２５が開放される。
次いで、無電解めっきによって、Ｎｉ、ＰｄおよびＡｕを積層することで構成されたＮｉ／Ｐｄ／Ａｕ積層膜を各開口２５におけるパッド領域２２Ａ上に形成する。このとき、Ｎｉ／Ｐｄ／Ａｕ積層膜を開口２５からシート４６の表面まではみ出るようにする。これにより、各開口２５内のＮｉ／Ｐｄ／Ａｕ積層膜が、図１０Ｆに示す第１接続電極３および第２接続電極４となる。
次いで、第１接続電極３および第２接続電極４間での通電検査が行われた後に、基板３０が裏面３０Ｂから研削される。
具体的には、溝４４を形成した後に、図１０Ｇに示すように、ＰＥＴ（ポリエチレンテレフタレート）からなる薄板状の支持基材７１が、接着剤７２を介して、各半製品５０における第１接続電極３および第２接続電極４側（つまり、素子形成面２Ａ）に貼着される。これにより、各半製品５０が支持基材７１に支持される。ここで、接着剤７２が一体となった支持基材７１として、たとえば、ラミネートシートを用いることができる。
各半製品５０が支持基材７１に支持された状態で、基板３０を裏面３０Ｂ側から研削する。研削によって、溝４４の底面４４Ｂ（図１０Ｆ参照）に達するまで基板３０が薄型化されると、隣り合う半製品５０を連結するものがなくなるので、溝４４を境界として基板３０が分割され、半製品５０が個別に分離する。つまり、溝４４（換言すれば、境界領域Ｚ）において基板３０が切断（分断）され、これによって、個々の半製品５０が切り出される。
その後、各半製品５０における基板３０の裏面３０Ｂを研磨して鏡面化する。
各半製品５０では、溝４４の側面４４Ａをなしていた部分が、チップ抵抗器１における基板２の側面２Ｃ〜２Ｆのいずれかとなり、裏面３０Ｂが裏面２Ｂとなる。つまり、前述した溝４４を形成する工程（図１０Ｂ参照）は、側面２Ｃ〜２Ｆを形成する工程に含まれる。そして、ＣＶＤ絶縁膜４５が絶縁膜２３となる。また、分離したシート４６が樹脂膜２４となる。
チップ抵抗器１のチップサイズが小さくても、このように先に溝４４を形成しておいてから基板３０を裏面３０Ｂから研削することによって、半製品５０（チップ抵抗器１）を個片化することができる。そのため、従来のようにダイシングソーで基板３０をダイシングすることでチップ抵抗器１を個片にする場合と比べて、ダイシング工程省略によって、コスト低減や時間短縮を図り、歩留まり向上を達成できる。
図１５は、図１０Ｇの工程直後におけるチップ抵抗器の半製品を示す図解的な斜視図である。
そして、半製品５０を個別に分離した直後の状態では、各半製品５０は、図１５に示すように、引き続き支持基材７１にくっついていて、支持基材７１によって支持されている。このとき、各半製品５０では、裏面３０Ｂ（裏面２Ｂ）側が支持基材７１から露出されている。図１５において破線円で囲まれた部分の拡大図で示すように、半製品５０では、裏面２Ｂ、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆにおいて隣り合うもの同士の交差部１１が、略直角に尖っている。
図１６は、図１０Ｇの次の工程を示す第１の模式図である。図１７は、図１０Ｇの次の工程を示す第２の模式図である。
図１６を参照して、前述したように裏面３０Ｂから研削することによって半製品５０を個別に分離した後、支持基材７１において半製品５０が付着した側とは反対側の側面（図１６における下側面）の重心位置に対して、回転軸７５が連結される。回転軸７５は、図示しないモータ（図示せず）からの駆動力を受けることによって、軸線周りに、時計方向ＣＷと、反時計方向ＣＣＷとの両方向に回転可能である。半製品５０を支持した状態にある支持基材７１は、半製品５０の裏面３０Ｂに沿う平面内で、回転軸７５と共回り（一体回転）する。
そして、支持基材７１において半製品５０が付着した側を臨むように、エッチングノズル７６が配置される。エッチングノズル７６は、たとえば支持基材７１と平行に延びる管状であって、半製品５０を臨む位置に供給口７７が形成されている。エッチングノズル７６は、薬液等が詰まったタンク（図示せず）につながっている。図１７を参照して、エッチングノズル７６は、支持基材７１と平行な状態で、破線矢印で示すように、供給口７７側とは反対側を支点Ｐとして揺動可能である。回転軸７５およびエッチングノズル７６は、スピンエッチャー８０の一部を構成している。
半製品５０を個別に分離して裏面３０Ｂを研磨した後、支持基材７１が、時計方向ＣＷおよび反時計方向ＣＣＷの一方または両方に所定パターンで回転するとともに、エッチングノズル７６が揺動する。この状態で、エッチングノズル７６の供給口７７から、支持基材７１によって支持された各半製品５０の裏面２Ｂ側に対して、エッチング剤（エッチング液）が満遍なく噴射される。これにより、支持基材７１によって支持された各半製品５０は、裏面２Ｂ側から等方的にケミカルエッチング（ウェットエッチング）される。特に、各半製品５０では、裏面２Ｂ、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆにおいて隣り合うもの同士の交差部１１が、等方エッチングされる。エッチング前の交差部１１が尖っていた場合には（図１５参照）、エッチングに伴う結晶欠陥等によって各交差部１１の角が削れやすくなるので、各交差部１１は、等方エッチングによって、最終的には、ラウンド形状に整形される（図１７において破線円で囲んだ拡大部分を参照）。また、等方エッチングが、支持基材７１を回転させた状態で実行されることにより、各半製品５０の交差部１１に対してエッチング剤が満遍なく浴びせられるので、各半製品５０の交差部１１を、均一に、ラウンド状に整形することができる。さらに、等方エッチングが、支持基材７１によって支持された複数の半製品５０（チップ抵抗器１）に対して実行される。これにより、複数の半製品５０において、一度に、各半製品５０の交差部１１をラウンド状に整形することができる。
また、等方エッチングの際、エッチング液は、霧状となって、各半製品５０の裏面２Ｂ側に向けて吐出される（スプレー噴霧）されるのが好ましい。エッチング液が液状のままだと、交差部１１だけでなく、裏面２Ｂ、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆもエッチングされてしまうが、エッチング液が霧状になった状態で半製品５０に吐出される場合には、霧状のエッチング液が交差部１１に付着し易くなって交差部１１が優先的にエッチングされるので、裏面２Ｂ、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆのエッチングを抑えつつ、各交差部１１をラウンド状に整形することができる。
各交差部１１がラウンド状になると、エッチング処理が終了し、チップ抵抗器１（図９参照）が完成する。その後、エッチングノズル７６からリンス液（水）がチップ抵抗器１に浴びせられ、チップ抵抗器１の洗浄が行われる。このとき、支持基材７１が回転していたり、エッチングノズル７６が揺動したりしていてもよい。チップ抵抗器１は、洗浄後、支持基材７１から剥離され、たとえば、前述した回路基板９（図１（ｂ）参照）に実装される。
ここで、エッチング液は、酸性またはアルカリ性のいずれでもよいが、交差部１１を等方エッチングする場合には、酸性のエッチング液を用いるのが好ましい。アルカリ性のエッチング液を用いる場合、交差部１１は異方性エッチングされるので、酸性のエッチング液を用いる場合に比べて、各交差部１１をラウンド状にするまでに時間がかかる。酸性のエッチング液の一例として、ＨＦ（フッ化水素）およびＨＮＯ３（硝酸）のベース液に対してＨ２ＳＯ４（硫酸）とＣＨ３ＣＯＯＨ（酢酸）とを混合したものが用いられる。このエッチング液では、粘度が硫酸によって調整され、エッチングレートが酢酸によって調整されている。
以上、この発明の実施形態について説明したが、この発明はさらに他の形態で実施することもできる。
たとえば、基板３０を個別のチップ抵抗器１に分割する際、基板３０を裏面３０Ｂ側から溝４４の底面４４Ｂまで研削している（図１０Ｆ参照）。これに代え、基板３０において平面視で溝４４と一致する部分を選択的に裏面３０Ｂからエッチングして除去することで、基板３０を個別のチップ抵抗器１に分割してもよい。また、ダイシングブレード（図示せず）によって基板３０をダイシングして、個別のチップ抵抗器１に分割しても構わない。
また、チップ抵抗器１（第１接続電極３、第２接続電極４および素子５等）は、半導体製造プロセスを用いて基板２上に形成されてもよく、その場合、基板２や基板３０は、Ｓｉ（シリコン）からなる半導体基板であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
＜第１参考例に係る発明＞
（１）第１参考例に係る発明の特徴
たとえば、第１参考例に係る発明の特徴は、以下のＡ１〜Ａ１４である。
（Ａ１）基板の表面上に設定した複数のチップ部品領域にそれぞれ素子を形成する工程と、前記複数のチップ部品領域の境界領域に前記基板の表面から所定の深さの溝を形成する工程と、前記基板の裏面を前記溝に到達するまで研削して、前記基板を複数のチップ部品に分割する工程とを含む、チップ部品の製造方法。
この方法によれば、基板に形成された複数のチップ部品領域を一斉に個々のチップ部品に分割できるので、チップ部品の生産性の向上を図ることができる。
（Ａ２）前記溝を形成する工程が、前記境界領域に対応したレジストパターンを形成する工程と、前記レジストパターンをマスクとしたエッチングによって前記溝を形成する工程とを含む、Ａ１に記載のチップ部品の製造方法。
この方法によれば、エッチングによって溝を高精度に形成できるので、溝によって分割された個々のチップ部品では、外形寸法精度の向上を図ることができる。また、レジストパターンに応じて、溝の間隔を微細化できるので、隣り合う溝の間に形成されるチップ部品の小型化を図ることができる。また、エッチングの場合には、チップ部品を削り出すのではないから、チップ部品のコーナー部にチッピングが生じることを低減でき、チップ部品の外観の向上を図ることができる。
（Ａ３）前記エッチングがプラズマエッチングである、Ａ２に記載のチップ部品の製造方法。
この方法によれば、溝を一層高精度に形成でき、溝の間隔を一層微細化できるので、チップ部品の外形寸法精度および外観の更なる向上を図り、更なる小型化を図ることができる。
（Ａ４）前記素子を形成する工程が、抵抗体を形成する工程を含み、前記チップ部品がチップ抵抗器である、Ａ１〜Ａ３のいずれか一項に記載のチップ部品の製造方法。
この方法によれば、小型化ならびに生産性、外形寸法精度および外観の向上を図ることができるチップ抵抗器を提供できる。
（Ａ５）前記抵抗体を形成する工程が、前記基板の表面上に抵抗体膜を形成する工程と、前記抵抗体膜に接するように配線膜を形成する工程と、前記抵抗体膜および前記配線膜をパターニングすることにより複数の前記抵抗体を形成する工程とを含み、前記素子を外部接続するための外部接続電極を前記基板上に形成する工程と、前記複数の抵抗体を前記外部接続電極に切り離し可能にそれぞれ接続する複数のヒューズを前記基板上に形成する工程とをさらに含む、Ａ４に記載のチップ部品の製造方法。
この方法によれば、チップ抵抗器では、一つまたは複数のヒューズを選択して切断することにより、複数種類の抵抗値に、容易にかつ速やかに対応することができる。換言すれば、抵抗値の異なる複数の抵抗体を組み合わせることによって、様々な抵抗値のチップ抵抗器を共通の設計で実現することができる。
（Ａ６）前記素子を形成する工程が、キャパシタ素子を形成する工程を含み、前記チップ部品がチップコンデンサである、Ａ１〜Ａ３のいずれか一項に記載のチップ部品の製造方法。
この方法によれば、小型化ならびに生産性、外形寸法精度および外観の向上を図ることができるチップコンデンサを提供できる。
（Ａ７）前記キャパシタ素子を形成する工程が、前記基板の表面上に容量膜を形成する工程と、前記容量膜に接する電極膜を形成する工程と、前記電極膜を複数の電極膜部分に分割することにより、前記複数の電極膜部分に対応した複数のキャパシタ要素を形成する工程と、前記素子を外部接続するための外部接続電極を前記基板上に形成する工程と、前記複数のキャパシタ要素を前記外部接続電極に切り離し可能にそれぞれ接続する複数のヒューズを前記基板上に形成する工程とをさらに含む、Ａ６に記載のチップ部品の製造方法。
この方法によれば、チップコンデンサでは、一つまたは複数のヒューズを選択して切断することにより、複数種類の容量値に、容易にかつ速やかに対応することができる。換言すれば、容量値の異なる複数のキャパシタ要素を組み合わせることによって、様々な容量値のチップコンデンサを共通の設計で実現することができる。
（Ａ８）各チップ部品領域の平面形状が、直交する二辺がそれぞれ０．４mm以下、０．２mm以下の矩形である、Ａ１〜Ａ７のいずれか一項に記載のチップ部品の製造方法。
この方法によれば、極めて小型のチップ部品を提供できる。
（Ａ９）前記複数のチップ部品領域の間に、幅１μｍ〜６０μｍの帯状境界領域が設けられている、Ａ１〜Ａ８のいずれか一項に記載のチップ部品の製造方法。
この方法によれば、極めて小型のチップ部品を提供できる。
（Ａ１０）基板と、基板の表面上に形成された複数の素子要素と、前記基板の表面上に形成された外部接続電極と、前記基板の表面上に形成され、前記複数の素子要素を前記外部接続電極にそれぞれ切断可能に接続する複数のヒューズとを含み、前記基板の側面が、不規則パターンの粗面である、チップ部品。
この構成に関し、レジストパターンを用いたエッチングによって基板の表面から所定の深さの溝を形成することによって基板を溝において複数のチップ部品に分割すると、各チップ部品では、溝によって形成された基板の側面が、不規則パターンの粗面となる。このようにエッチングを用いる場合には、基板に形成された複数の素子要素を一斉に個々のチップ部品に分割できるので、チップ部品の生産性の向上を図ることができる。また、エッチングによって溝を高精度に形成できるので、溝によって分割された個々のチップ部品では、外形寸法精度の向上を図ることができる。また、レジストパターンに応じて、溝の間隔を微細化できるので、隣り合う溝の間に形成されるチップ部品の小型化を図ることができる。また、エッチングの場合には、チップ部品を削り出すのではないから、チップ部品のコーナー部にチッピングが生じることを低減でき、チップ部品の外観の向上を図ることができる。
（Ａ１１）前記素子要素が、前記基板の表面上に形成された抵抗体膜と、前記抵抗体膜に接して積層された配線膜とを含む抵抗体であり、前記チップ部品がチップ抵抗器である、Ａ１０に記載のチップ部品。
この構成によれば、小型化ならびに生産性、外形寸法精度および外観の向上を図ることができるチップ抵抗器を提供できる。また、チップ抵抗器では、一つまたは複数のヒューズを選択して切断することにより、複数種類の抵抗値に、容易にかつ速やかに対応することができる。換言すれば、抵抗値の異なる複数の抵抗体を組み合わせることによって、様々な抵抗値のチップ抵抗器を共通の設計で実現することができる。
（Ａ１２）前記素子要素が、前記基板の表面上に形成された容量膜と、前記容量膜に接して形成された電極膜とを含むキャパシタ要素であり、前記チップ部品がチップコンデンサである、Ａ１０に記載のチップ部品。
この構成によれば、小型化ならびに生産性、外形寸法精度および外観の向上を図ることができるチップコンデンサを提供できる。また、チップコンデンサでは、一つまたは複数のヒューズを選択して切断することにより、複数種類の容量値に、容易にかつ速やかに対応することができる。換言すれば、容量値の異なる複数のキャパシタ要素を組み合わせることによって、様々な容量値のチップコンデンサを共通の設計で実現することができる。
（Ａ１３）チップ部品は、チップインダクタであってもよい。
（Ａ１４）チップ部品は、チップダイオードであってもよい。
（２）第１参考例に係る発明の実施形態
以下では、第１参考例の実施の形態を、添付図面を参照して詳細に説明する。なお、図１８〜図４０で示した符号は、これらの図面でのみ有効であり、他の実施形態に使用されていても、当該他の実施形態の符号と同じ要素を示すものではない。
図１８（ａ）は、第１参考例の一実施形態に係るチップ抵抗器の構成を説明するための模式的な斜視図であり、図１８（ｂ）は、チップ抵抗器が実装基板に実装された状態を示す模式的な側面図である。
このチップ抵抗器ａ１は、微小なチップ部品であり、図１８（ａ）に示すように、直方体形状をなしている。チップ抵抗器ａ１の平面形状は、直交する二辺（長辺ａ８１、短辺ａ８２）がそれぞれ０．４ｍｍ以下、０．２ｍｍ以下の矩形である。好ましくは、チップ抵抗器ａ１の寸法に関し、長さＬ（長辺ａ８１の長さ）が約０．３ｍｍであり、幅Ｗ（短辺ａ８２の長さ）が約０．１５ｍｍであり、厚さＴが約０．１ｍｍである。
このチップ抵抗器ａ１は、基板上に多数個のチップ抵抗器ａ１を格子状に形成してから当該基板に溝を形成した後、裏面研磨（または当該基板を溝で分断）して個々のチップ抵抗器ａ１に分離することによって得られる。
チップ抵抗器ａ１は、チップ抵抗器ａ１の本体（抵抗器本体）を構成する基板ａ２と、外部接続電極となる第１接続電極ａ３および第２接続電極ａ４と、第１接続電極ａ３および第２接続電極ａ４によって外部接続される素子ａ５とを主に備えている。
基板ａ２は、略直方体のチップ形状である。基板ａ２において、図１８（ａ）における上面は、表面ａ２Ａである。表面ａ２Ａは、基板ａ２において素子ａ５が形成される面（素子形成面）であり、略長方形状である。基板ａ２の厚さ方向において表面ａ２Ａとは反対側の面は、裏面ａ２Ｂである。表面ａ２Ａと裏面ａ２Ｂとは、ほぼ同形状であり、互いに平行である。ただし、表面ａ２Ａは、裏面ａ２Ｂよりも大きい。そのため、表面ａ２Ａに直交する方向から見た平面視において、裏面ａ２Ｂは、表面ａ２Ａの内側におさまる。表面ａ２Ａにおける一対の長辺ａ８１および短辺ａ８２によって区画された矩形状の縁を、縁部ａ８５ということにし、裏面ａ２Ｂにおける一対の長辺ａ８１および短辺ａ８２によって区画された矩形状の縁を、縁部ａ９０ということにする。
基板ａ２は、表面ａ２Ａおよび裏面ａ２Ｂ以外に、これらの面に交差して延びてこれらの面の間を繋ぐ側面ａ２Ｃ、側面ａ２Ｄ、側面ａ２Ｅおよび側面ａ２Ｆを有している。
側面ａ２Ｃは、表面ａ２Ａおよび裏面ａ２Ｂにおける長手方向一方側（図１８（ａ）における左手前側）の短辺ａ８２間に架設されていて、側面ａ２Ｄは、表面ａ２Ａおよび裏面ａ２Ｂにおける長手方向他方側（図１８（ａ）における右奥側）の短辺ａ８２間に架設されている。側面ａ２Ｃおよび側面ａ２Ｄは、当該長手方向における基板ａ２の両端面である。側面ａ２Ｅは、表面ａ２Ａおよび裏面ａ２Ｂにおける短手方向一方側（図１８（ａ）における左奥側）の長辺ａ８１間に架設されていて、側面ａ２Ｆは、表面ａ２Ａおよび裏面ａ２Ｂにおける短手方向他方側（図１８（ａ）における右手前側）の長辺ａ８１間に架設されている。側面ａ２Ｅおよび側面ａ２Ｆは、当該短手方向における基板ａ２の両端面である。側面ａ２Ｃおよび側面ａ２Ｄのそれぞれは、側面ａ２Ｅおよび側面ａ２Ｆのそれぞれと交差（略直交）している。前述したように表面ａ２Ａが裏面ａ２Ｂよりも大きいので、側面ａ２Ｃ〜ａ２Ｆのそれぞれは、裏面ａ２Ｂ側の上底と表面ａ２Ａ側の下底とを有する等脚台形状をなしている。つまり、チップ抵抗器ａ１の側面形状は、等脚台形状である。そのため、表面ａ２Ａ〜側面ａ２Ｆにおいて隣り合うもの同士が鋭角または鈍角を成している。具体的には、表面ａ２Ａと、側面ａ２Ｃ、側面ａ２Ｄ、側面ａ２Ｅおよび側面ａ２Ｆのそれぞれとは鋭角となしていて、裏面ａ２Ｂと、側面ａ２Ｃ、側面ａ２Ｄ、側面ａ２Ｅおよび側面ａ２Ｆのそれぞれとは鈍角となしている。なお、説明の便宜上、図１８以降の各図では、側面ａ２Ｃ〜ａ２Ｆのそれぞれを実際よりも傾斜させて（誇張して）示している。
基板ａ２では、表面ａ２Ａおよび側面ａ２Ｃ〜ａ２Ｆのそれぞれの全域が絶縁膜ａ２３で覆われている。そのため、厳密には、図１８（ａ）では、表面ａ２Ａおよび側面ａ２Ｃ〜ａ２Ｆのそれぞれの全域は、絶縁膜ａ２３の内側（裏側）に位置していて、外部に露出されていない。さらに、チップ抵抗器ａ１は、樹脂膜ａ２４を有している。樹脂膜ａ２４は、第１樹脂膜ａ２４Ａと、第１樹脂膜ａ２４Ａとは別の第２樹脂膜ａ２４Ｂとを含んでいる。第１樹脂膜ａ２４Ａは、側面ａ２Ｃ、側面ａ２Ｄ、側面ａ２Ｅおよび側面ａ２Ｆのそれぞれにおいて表面ａ２Ａの縁部ａ８５から裏面ａ２Ｂ側へ少し離れた領域に形成されている。第２樹脂膜ａ２４Ｂは、表面ａ２Ａ上の絶縁膜ａ２３において表面ａ２Ａの縁部ａ８５に重ならない部分（縁部ａ８５の内側領域）を覆っている。絶縁膜ａ２３および樹脂膜ａ２４については、以降で詳説する。
第１接続電極ａ３および第２接続電極ａ４は、基板ａ２の表面ａ２Ａ上において縁部ａ８５よりも内側の領域に形成されていて、表面ａ２Ａ上の第２樹脂膜ａ２４Ｂから部分的に露出されている。換言すれば、第２樹脂膜ａ２４Ｂは、第１接続電極ａ３および第２接続電極ａ４を露出させるように表面ａ２Ａ（厳密には表面ａ２Ａ上の絶縁膜ａ２３）を覆っている。第１接続電極ａ３および第２接続電極ａ４のそれぞれは、たとえば、Ｎｉ（ニッケル）、Ｐｄ（パラジウム）およびＡｕ（金）をこの順番で表面ａ２Ａ上に積層することによって構成されている。第１接続電極ａ３および第２接続電極ａ４は、表面ａ２Ａの長手方向に間隔を隔てて配置されており、表面ａ２Ａの短手方向において長手である。図１８（ａ）では、表面ａ２Ａにおいて、側面ａ２Ｃ寄りの位置に第１接続電極ａ３が設けられ、側面ａ２Ｄ寄りの位置に第２接続電極ａ４が設けられている。
素子ａ５は、回路素子であって、基板ａ２の表面ａ２Ａにおける第１接続電極ａ３と第２接続電極ａ４との間の領域に形成されていて、絶縁膜ａ２３および第２樹脂膜ａ２４Ｂによって上から被覆されている。素子ａ５は、前述した抵抗器本体を構成している。この実施形態の素子ａ５は、抵抗ａ５６である。抵抗ａ５６は、等しい抵抗値を有する複数個の（単位）抵抗体Ｒを表面ａ２Ａ上でマトリックス状に配列した回路網によって構成されている。抵抗体Ｒは、ＴｉＮ（窒化チタン）、ＴｉＯＮ（酸化窒化チタン）またはＴｉＳｉＯＮからなる。素子ａ５は、後述する配線膜ａ２２に電気的に接続されていて、配線膜ａ２２を介して第１接続電極ａ３と第２接続電極ａ４とに電気的に接続されている。
図１８（ｂ）に示すように、第１接続電極ａ３と第２接続電極ａ４を実装基板ａ９に対向させて、半田ａ１３によって実装基板ａ９の回路（図示せず）に対して電気的かつ機械的に接続することにより、チップ抵抗器ａ１を実装基板ａ９に実装（フリップチップ接続）することができる。なお、外部接続電極として機能する第１接続電極ａ３および第２接続電極ａ４は、半田濡れ性の向上および信頼性の向上のために、金（Ａｕ）で形成するか、または表面に金メッキを施すことが望ましい。
図１９は、チップ抵抗器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成（レイアウトパターン）を示す図である。
図１９を参照して、素子ａ５は、抵抗回路網となっている。具体的に、素子ａ５は、行方向（基板ａ２の長手方向）に沿って配列された８個の抵抗体Ｒと、列方向（基板ａ２の幅方向）に沿って配列された４４個の抵抗体Ｒとで構成された合計３５２個の抵抗体Ｒを有している。これらの抵抗体Ｒは、素子ａ５の抵抗回路網を構成する複数の素子要素である。
これら多数個の抵抗体Ｒが１個〜６４個の所定個数毎にまとめられて電気的に接続されることによって、複数種類の抵抗回路が形成されている。形成された複数種類の抵抗回路は、導体膜Ｄ（導体で形成された配線膜）で所定の態様に接続されている。さらに、基板ａ２の表面ａ２Ａには、抵抗回路を素子ａ５に対して電気的に組み込んだり、または、素子ａ５から電気的に分離したりするために切断（溶断）可能な複数のヒューズ（ヒューズ）Ｆが設けられている。複数のヒューズＦおよび導体膜Ｄは、第２接続電極ａ３の内側辺沿いに、配置領域が直線状になるように配列されている。より具体的には、複数のヒューズＦおよび導体膜Ｄが隣接するように配置され、その配列方向が直線状になっている。複数のヒューズＦは、複数種類の抵抗回路（抵抗回路毎の複数の抵抗体Ｒ）を第２接続電極ａ３に対して切断可能（切り離し可能）に接続している。複数のヒューズＦおよび導体膜Ｄは、前述した抵抗器本体を構成している。
図２０Ａは、図１９に示す素子の一部分を拡大して描いた平面図である。図２０Ｂは、素子における抵抗体の構成を説明するために描いた図２０ＡのＢ−Ｂに沿う長さ方向の縦断面図である。図２０Ｃは、素子における抵抗体の構成を説明するために描いた図２０ＡのＣ−Ｃに沿う幅方向の縦断面図である。
図２０Ａ、図２０Ｂおよび図２０Ｃを参照して、抵抗体Ｒの構成について説明をする。
チップ抵抗器ａ１は、前述した配線膜ａ２２、絶縁膜ａ２３および樹脂膜ａ２４の他に、絶縁層ａ２０と抵抗体膜ａ２１とをさらに備えている（図２０Ｂおよび図２０Ｃ参照）。絶縁層ａ２０、抵抗体膜ａ２１、配線膜ａ２２、絶縁膜ａ２３および樹脂膜ａ２４は、基板ａ２（表面ａ２Ａ）上に形成されている。
絶縁層ａ２０は、ＳｉＯ２（酸化シリコン）からなる。絶縁層ａ２０は、基板ａ２の表面ａ２Ａの全域を覆っている。絶縁層ａ２０の厚さは、約１００００Åである。
抵抗体膜ａ２１は、絶縁層ａ２０上に形成されている。抵抗体膜ａ２１は、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮにより形成されている。抵抗体膜ａ２１の厚さは、約２０００Åである。抵抗体膜ａ２１は、第１接続電極ａ３と第２接続電極ａ４との間を平行に直線状に延びる複数本の抵抗体膜（以下「抵抗体膜ラインａ２１Ａ」という）を構成していて、抵抗体膜ラインａ２１Ａは、ライン方向に所定の位置で切断されている場合がある（図２０Ａ参照）。
抵抗体膜ラインａ２１Ａ上には、配線膜ａ２２が積層されている。配線膜ａ２２は、Ａｌ（アルミニウム）またはアルミニウムとＣｕ（銅）との合金（ＡｌＣｕ合金）からなる。配線膜ａ２２の厚さは、約８０００Åである。配線膜ａ２２は、抵抗体膜ラインａ２１Ａ上に、ライン方向に一定間隔Ｒを開けて積層されていて、抵抗体膜ラインａ２１Ａに接している。
この構成の抵抗体膜ラインａ２１Ａおよび配線膜ａ２２の電気的特徴を回路記号で示すと、図２１の通りである。すなわち、図２１（ａ）に示すように、所定間隔Ｒの領域の抵抗体膜ラインａ２１Ａ部分が、それぞれ、一定の抵抗値ｒを有する１つの抵抗体Ｒを形成している。
そして、配線膜ａ２２が積層された領域では、配線膜ａ２２が隣り合う抵抗体Ｒ同士を電気的に接続することによって、当該配線膜ａ２２で抵抗体膜ラインａ２１Ａが短絡されている。よって、図２１（ｂ）に示す抵抗ｒの抵抗体Ｒの直列接続からなる抵抗回路が形成されている。
また、隣接する抵抗体膜ラインａ２１Ａ同士は抵抗体膜ａ２１および配線膜ａ２２で接続されているから、図２０Ａに示す素子ａ５の抵抗回路網は、図２１（ｃ）に示す（前述した抵抗体Ｒの単位抵抗からなる）抵抗回路を構成している。このように、抵抗体膜ａ２１および配線膜ａ２２は、抵抗体Ｒや抵抗回路（つまり素子ａ５）を構成している。そして、各抵抗体Ｒは、抵抗体膜ラインａ２１Ａ（抵抗体膜ａ２１）と、抵抗体膜ラインａ２１Ａ上にライン方向に一定間隔をあけて積層された複数の配線膜ａ２２とを含み、配線膜ａ２２が積層されていない一定間隔Ｒ部分の抵抗体膜ラインａ２１Ａが、１個の抵抗体Ｒを構成している。抵抗体Ｒを構成している部分における抵抗体膜ラインａ２１Ａは、その形状および大きさが全て等しい。よって、基板ａ２上にマトリックス状に配列された多数個の抵抗体Ｒは、等しい抵抗値を有している。
また、抵抗体膜ラインａ２１Ａ上に積層された配線膜ａ２２は、抵抗体Ｒを形成するとともに、複数個の抵抗体Ｒを接続して抵抗回路を構成するための導体膜Ｄの役目も果たしている（図１９参照）。
図２２（ａ）は、図１９に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズを含む領域の部分拡大平面図であり、図２２（ｂ）は、図２２（ａ）のＢ−Ｂに沿う断面構造を示す図である。
図２２（ａ）および（ｂ）に示すように、前述したヒューズＦおよび導体膜Ｄも、抵抗体Ｒを形成する抵抗体膜ａ２１上に積層された配線膜ａ２２により形成されている。すなわち、抵抗体Ｒを形成する抵抗体膜ラインａ２１Ａ上に積層された配線膜ａ２２と同じレイヤーに、配線膜ａ２２と同じ金属材料であるＡｌまたはＡｌＣｕ合金によってヒューズＦおよび導体膜Ｄが形成されている。なお、配線膜ａ２２は、前述したように、抵抗回路を形成するために、複数個の抵抗体Ｒを電気的に接続する導体膜Ｄとしても用いられている。
つまり、抵抗体膜ａ２１上に積層された同一レイヤーにおいて、抵抗体Ｒを形成するための配線膜や、ヒューズＦや、導体膜Ｄや、さらには、素子ａ５を第１接続電極ａ３および第２接続電極ａ４に接続するための配線膜が、配線膜ａ２２として、同一の金属材料（ＡｌまたはＡｌＣｕ合金）を用いて形成されている。なお、ヒューズＦを配線膜ａ２２と異ならせている（区別している）のは、ヒューズＦが切断しやすいように細く形成されていること、および、ヒューズＦの周囲に他の回路要素が存在しないように配置されていることによるからである。
ここで、配線膜ａ２２において、ヒューズＦが配置された領域を、トリミング対象領域Ｘということにする（図１９および図２２（ａ）参照）。トリミング対象領域Ｘは、第２接続電極ａ３の内側辺沿いの直線状領域であって、トリミング対象領域Ｘには、ヒューズＦだけでなく、導体膜Ｄも配置されている。また、トリミング対象領域Ｘの配線膜ａ２２の下方にも抵抗体膜ａ２１が形成されている（図２２（ｂ）参照）。そして、ヒューズＦは、配線膜ａ２２において、トリミング対象領域Ｘ以外の部分よりも配線間距離が大きい（周囲から離された）配線である。
なお、ヒューズＦは、配線膜ａ２２の一部だけでなく、抵抗体Ｒ（抵抗体膜ａ２１）の一部と抵抗体膜ａ２１上の配線膜ａ２２の一部とのまとまり（ヒューズ素子）を指していてもよい。
また、ヒューズＦは、導体膜Ｄと同一のレイヤーを用いる場合のみを説明したが、導体膜Ｄでは、その上に更に別の導体膜を積層するようにし、導体膜Ｄ全体の抵抗値を下げるようにしてもよい。なお、この場合であっても、ヒューズＦの上に導体膜を積層しなければ、ヒューズＦの溶断性が悪くなることはない。
図２３は、第１参考例の実施形態に係る素子の電気回路図である。
図２３を参照して、素子ａ５は、基準抵抗回路Ｒ８と、抵抗回路Ｒ６４、２つの抵抗回路Ｒ３２、抵抗回路Ｒ１６、抵抗回路Ｒ８、抵抗回路Ｒ４、抵抗回路Ｒ２、抵抗回路Ｒ１、抵抗回路Ｒ／２、抵抗回路Ｒ／４、抵抗回路Ｒ／８、抵抗回路Ｒ／１６、抵抗回路Ｒ／３２とを第１接続電極ａ３からこの順番で直列接続することによって構成されている。基準抵抗回路Ｒ８および抵抗回路Ｒ６４〜Ｒ２のそれぞれは、自身の末尾の数（Ｒ６４の場合には「６４」）と同数の抵抗体Ｒを直列接続することで構成されている。抵抗回路Ｒ１は、１つの抵抗体Ｒで構成されている。抵抗回路Ｒ／２〜Ｒ／３２のそれぞれは、自身の末尾の数（Ｒ／３２の場合には「３２」）と同数の抵抗体Ｒを並列接続することで構成されている。抵抗回路の末尾の数の意味については、後述する図２４および図２５においても同じである。
そして、基準抵抗回路Ｒ８以外の抵抗回路Ｒ６４〜抵抗回路Ｒ／３２のそれぞれに対して、ヒューズＦが１つずつ並列的に接続されている。ヒューズＦ同士は、直接または導体膜Ｄ（図２２（ａ）参照）を介して直列に接続されている。
図２３に示すように全てのヒューズＦが溶断されていない状態では、素子ａ５は、第１接続電極ａ３および第２接続電極ａ４間に設けられた８個の抵抗体Ｒの直列接続からなる基準抵抗回路Ｒ８の抵抗回路を構成している。たとえば、１個の抵抗体Ｒの抵抗値ｒをｒ＝８Ωとすれば、８ｒ＝６４Ωの抵抗回路（基準抵抗回路Ｒ８）により第１接続電極ａ３および第２接続電極ａ４が接続されたチップ抵抗器ａ１が構成されている。
また、全てのヒューズＦが溶断されていない状態では、基準抵抗回路Ｒ８以外の複数種類の抵抗回路は、短絡された状態となっている。つまり、基準抵抗回路Ｒ８には、１２種類１３個の抵抗回路Ｒ６４〜Ｒ／３２が直列に接続されているが、各抵抗回路は、それぞれ並列に接続されたヒューズＦにより短絡されているので、電気的に見ると、各抵抗回路は素子ａ５に組み込まれてはいない。
この実施形態に係るチップ抵抗器ａ１では、要求される抵抗値に応じて、ヒューズＦを選択的に、たとえばレーザ光で溶断する。それにより、並列的に接続されたヒューズＦが溶断された抵抗回路は、素子ａ５に組み込まれることになる。よって、素子ａ５の全体の抵抗値を、溶断されたヒューズＦに対応する抵抗回路が直列に接続されて組み込まれた抵抗値とすることができる。
特に、複数種類の抵抗回路は、等しい抵抗値を有する抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個…と、公比が２となる等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗回路ならびに等しい抵抗値の抵抗体Ｒが並列に２個、４個、８個、１６個…と、公比が２となる等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗回路を備えている。そのため、ヒューズＦ（前述したヒューズ素子も含む）を選択的に溶断することにより、素子ａ５（抵抗ａ５６）全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調整して、チップ抵抗器ａ１において所望の値の抵抗を発生させることができる。
図２４は、第１参考例の他の実施形態に係る素子の電気回路図である。
図２３に示すように基準抵抗回路Ｒ８および抵抗回路Ｒ６４〜抵抗回路Ｒ／３２を直列接続して素子ａ５を構成する代わりに、図２４に示すように素子ａ５を構成してもかまわない。詳しくは、第１接続電極ａ３および第２接続電極ａ４の間で、基準抵抗回路Ｒ／１６と、１２種類の抵抗回路Ｒ／１６、Ｒ／８、Ｒ／４、Ｒ／２、Ｒ１、Ｒ２、Ｒ４、Ｒ８、Ｒ１６、Ｒ３２、Ｒ６４、Ｒ１２８の並列接続回路との直列接続回路によって素子ａ５を構成してもよい。
この場合、基準抵抗回路Ｒ／１６以外の１２種類の抵抗回路には、それぞれ、ヒューズＦが直列に接続されている。全てのヒューズＦが溶断されていない状態では、各抵抗回路は素子ａ５に対して電気的に組み込まれている。要求される抵抗値に応じて、ヒューズＦを選択的に、たとえばレーザ光で溶断すれば、溶断されたヒューズＦに対応する抵抗回路（ヒューズＦが直列に接続された抵抗回路）は、素子ａ５から電気的に分離されるので、チップ抵抗器ａ１全体の抵抗値を調整することができる。
図２５は、第１参考例のさらに他の実施形態に係る素子の電気回路図である。
図２５に示す素子ａ５の特徴は、複数種類の抵抗回路の直列接続と、複数種類の抵抗回路の並列接続とが直列に接続された回路構成となっていることである。直列接続される複数種類の抵抗回路には、先の実施形態と同様、抵抗回路毎に、並列にヒューズＦが接続されていて、直列接続された複数種類の抵抗回路は、全てヒューズＦで短絡状態とされている。従って、ヒューズＦを溶断すると、その溶断されるヒューズＦで短絡されていた抵抗回路が、素子ａ５に電気的に組み込まれることになる。
一方、並列接続された複数種類の抵抗回路には、それぞれ、直列にヒューズＦが接続されている。従って、ヒューズＦを溶断することにより、溶断されたヒューズＦが直列に接続されている抵抗回路を、抵抗回路の並列接続から電気的に切り離すことができる。
かかる構成とすれば、たとえば、１ｋΩ以下の小抵抗は並列接続側で作り、１ｋΩ以上の抵抗回路を直列接続側で作れば、数Ωの小抵抗から数ＭΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗の回路網を用いて作ることができる。つまり、チップ抵抗器ａ１では、一つまたは複数のヒューズＦを選択して切断することにより、複数種類の抵抗値に、容易にかつ速やかに対応することができる。換言すれば、抵抗値の異なる複数の抵抗体Ｒを組み合わせることによって、様々な抵抗値のチップ抵抗器ａ１を共通の設計で実現することができる。
以上のように、このチップ抵抗器ａ１では、トリミング対象領域Ｘにおいて、複数の抵抗体Ｒ（抵抗回路）の接続状態が変更可能である。
図２６は、チップ抵抗器の模式的な断面図である。
次に、図２６を参照して、チップ抵抗器ａ１についてさらに詳しく説明する。なお、説明の便宜上、図２６では、前述した素子ａ５については簡略化して示しているとともに、基板ａ２以外の各要素にはハッチングを付している。
ここでは、前述した絶縁膜ａ２３および樹脂膜ａ２４について説明する。
絶縁膜ａ２３は、たとえばＳｉＮ（窒化シリコン）からなり、その厚さは、１０００Å〜５０００Å（ここでは、約３０００Å）である。絶縁膜ａ２３は、表面ａ２Ａおよび側面ａ２Ｃ〜ａ２Ｆのそれぞれにおける全域に亘って設けられている。表面ａ２Ａ上の絶縁膜ａ２３は、抵抗体膜ａ２１および抵抗体膜ａ２１上の各配線膜ａ２２（つまり、素子ａ５）を表面（図２６の上側）から被覆していて、素子ａ５における各抵抗体Ｒの上面を覆っている。そのため、絶縁膜ａ２３は、前述したトリミング対象領域Ｘにおける配線膜ａ２２も覆っている（図２２（ｂ）参照）。また、絶縁膜ａ２３は、素子ａ５（配線膜ａ２２および抵抗体膜ａ２１）に接しており、抵抗体膜ａ２１以外の領域では絶縁層ａ２０にも接している。これにより、表面ａ２Ａ上の絶縁膜ａ２３は、表面ａ２Ａ全域を覆って素子ａ５および絶縁層ａ２０を保護する保護膜として機能している。また、表面ａ２Ａでは、絶縁膜ａ２３によって、抵抗体Ｒ間における配線膜ａ２２以外での短絡（隣り合う抵抗体膜ラインａ２１Ａ間における短絡）が防止されている。
一方、側面ａ２Ｃ〜ａ２Ｆのそれぞれに設けられた絶縁膜ａ２３は、側面ａ２Ｃ〜ａ２Ｆのそれぞれを保護する保護層として機能している。側面ａ２Ｃ〜ａ２Ｆのそれぞれと表面ａ２Ａとの境界は、前述した縁部ａ８５であるが、絶縁膜ａ２３は、当該境界（縁部ａ８５）も覆っている。絶縁膜ａ２３において、縁部ａ８５を覆っている部分（縁部ａ８５に重なっている部分）を端部ａ２３Ａということにする。
樹脂膜ａ２４は、絶縁膜ａ２３とともにチップ抵抗器ａ１の表面ａ２Ａを保護するものであり、ポリイミド等の樹脂からなる。樹脂膜ａ２４の厚みは、約５μｍである。
樹脂膜ａ２４は、前述したように、第１樹脂膜ａ２４Ａと第２樹脂膜ａ２４Ｂとを有している。
第１樹脂膜ａ２４Ａは、側面ａ２Ｃ〜ａ２Ｆのそれぞれにおいて縁部ａ８５（絶縁膜ａ２３の端部ａ２３Ａ）から裏面ａ２Ｂ側へ少し離れた部分を被覆している。具体的に、第１樹脂膜ａ２４Ａは、側面ａ２Ｃ〜ａ２Ｆのそれぞれにおいて、表面ａ２Ａの縁部ａ８５から裏面ａ２Ｂ側に間隔Ｋを開けた領域に形成されている。ただし、第１樹脂膜ａ２４Ａは、裏面ａ２Ｂよりも表面ａ２Ａ側へ偏って配置されている。側面ａ２Ｃおよび２Ｄの第１樹脂膜ａ２４Ａは、短辺ａ８２に沿って筋状に延びており、短辺ａ８２方向における全域にわたって形成されている（図１８（ａ）参照）。側面ａ２Ｅおよび２Ｆの第１樹脂膜ａ２４Ａは、長辺ａ８１に沿って筋状に延びており、長辺ａ８１方向における全域にわたって形成されている（図１８（ａ）参照）。側面ａ２Ｃ〜ａ２Ｆのそれぞれにおける第１樹脂膜ａ２４Ａは、表面ａ２Ａの縁（縁部ａ８５）よりも外方に張り出している。詳しくは、第１樹脂膜ａ２４Ａは、表面ａ２Ａに沿う方向において縁部ａ８５よりも外方へ円弧状に膨出している。そのため、平面視では、第１樹脂膜ａ２４Ａがチップ抵抗器ａ１の輪郭をなす。
第２樹脂膜ａ２４Ｂは、表面ａ２Ａ上の絶縁膜ａ２３の表面（絶縁膜ａ２３に被覆された抵抗体膜ａ２１および配線膜ａ２２も含む）の略全域を被覆している。具体的に、第２樹脂膜ａ２４Ｂは、絶縁膜ａ２３の端部ａ２３Ａ（表面ａ２Ａの縁部ａ８５）を覆わないように、端部ａ２３Ａから外れて形成されている。そのため、第１樹脂膜ａ２４Ａと第２樹脂膜ａ２４Ｂとは、連続しておらず、端部ａ２３Ａ（縁部ａ８５の全域）において途切れている。これにより、絶縁膜ａ２３の端部ａ２３Ａ（縁部ａ８５の全域）は、外部に露出されている。
第２樹脂膜ａ２４Ｂにおいて、平面視で離れた２つの位置には、開口ａ２５が１つずつ形成されている。各開口ａ２５は、第２樹脂膜ａ２４Ｂおよび絶縁膜ａ２３を、それぞれの厚さ方向において連続して貫通する貫通孔である。そのため、開口ａ２５は、第２樹脂膜ａ２４Ｂだけでなく絶縁膜ａ２３にも形成されている。各開口ａ２５からは、配線膜ａ２２の一部が露出されている。配線膜ａ２２において各開口ａ２５から露出された部分は、外部接続用のパッド領域ａ２２Ａとなっている。
２つの開口ａ２５のうち、一方の開口ａ２５は、第１接続電極ａ３によって埋め尽くされ、他方の開口ａ２５は、第２接続電極ａ４によって埋め尽くされている。そして、第１接続電極ａ３および第２接続電極ａ４のそれぞれの一部は、第２樹脂膜ａ２４Ｂの表面において開口ａ２５からはみ出している。第１接続電極ａ３は、当該一方の開口ａ２５を介して、この開口ａ２５におけるパッド領域ａ２２Ａにおいて配線膜ａ２２に対して電気的に接続されている。第２接続電極ａ４は、当該他方の開口ａ２５を介して、この開口ａ２５におけるパッド領域ａ２２Ａにおいて配線膜ａ２２に対して電気的に接続されている。これにより、第１接続電極ａ３および第２接続電極ａ４のそれぞれは、素子ａ５に対して電気的に接続されている。ここで、配線膜ａ２２は、抵抗体Ｒのまとまり（抵抗ａ５６）、第１接続電極ａ３および第２接続電極ａ４のそれぞれに接続された配線を形成している。
このように、開口ａ２５が形成された第２樹脂膜ａ２４Ｂおよび絶縁膜ａ２３は、開口ａ２５から第１接続電極ａ３および第２接続電極ａ４を露出させた状態で表面ａ２Ａを覆っている。そのため、第２樹脂膜ａ２４Ｂの表面において開口ａ２５からはみ出した第１接続電極ａ３および第２接続電極ａ４を介して、チップ抵抗器ａ１と実装基板ａ９との間における電気的接続を達成することができる（図１８（ｂ）参照）。
ここで、第２樹脂膜ａ２４Ｂにおいて第１接続電極ａ３と第２接続電極ａ４との間に位置する部分（「中央部分ａ２４Ｃ」ということにする）は、第１接続電極ａ３および第２接続電極ａ４よりも高くなっている（表面ａ２Ａから離れている）。つまり、中央部分ａ２４Ｃは、第１接続電極ａ３および第２接続電極ａ４以上の高さの表面ａ２４Ｄを有している。表面ａ２４Ｄは、表面ａ２Ａから離れる方向へ向けて凸湾曲している。
図２７Ａ〜図２７Ｇは、図２６に示すチップ抵抗器の製造方法を示す図解的な断面図である。
まず、図２７Ａに示すように、基板ａ２の元となる基板ａ３０を用意する。この場合、基板ａ３０の表面ａ３０Ａは、基板ａ２の表面ａ２Ａであり、基板ａ３０の裏面ａ３０Ｂは、基板ａ２の裏面ａ２Ｂである。
そして、基板ａ３０の表面ａ３０Ａを熱酸化して、表面ａ３０ＡにＳｉＯ２等からなる絶縁層ａ２０を形成し、絶縁層ａ２０上に素子ａ５（抵抗体Ｒおよび抵抗体Ｒに接続された配線膜ａ２２）を形成する。具体的には、スパッタリングにより、まず、絶縁層ａ２０の上にＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮの抵抗体膜ａ２１を全面に形成し、さらに、抵抗体膜ａ２１に接するように抵抗体膜ａ２１の上にアルミニウム（Ａｌ）の配線膜ａ２２を積層する。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングにより抵抗体膜ａ２１および配線膜ａ２２を選択的に除去してパターニングし、図２０Ａに示すように、平面視で、抵抗体膜ａ２１が積層された一定幅の抵抗体膜ラインａ２１Ａが一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗体膜ラインａ２１Ａおよび配線膜ａ２２が切断された領域も形成されるとともに、前述したトリミング対象領域ＸにおいてヒューズＦおよび導体膜Ｄが形成される（図１９参照）。続いて、たとえばウェットエッチングにより抵抗体膜ラインａ２１Ａの上に積層された配線膜ａ２２を選択的に除去する。この結果、抵抗体膜ラインａ２１Ａ上に一定間隔Ｒをあけて配線膜ａ２２が積層された構成の素子ａ５が得られる。この際、抵抗体膜ａ２１および配線膜ａ２２が目標寸法で形成されたか否かを確かめるために、素子ａ５全体の抵抗値を測定してもよい。
図２７Ａを参照して、素子ａ５は、１枚の基板ａ３０に形成するチップ抵抗器ａ１の数に応じて、基板ａ３０の表面ａ３０Ａ上における多数の箇所に形成される。基板ａ３０において素子ａ５（前述した抵抗ａ５６）が形成された１つの領域をチップ部品領域Ｙ（またはチップ抵抗器領域Ｙ）というと、基板ａ３０の表面ａ３０Ａには、抵抗ａ５６をそれぞれ有する複数のチップ部品領域Ｙ（つまり、素子ａ５）が形成（設定）される。１つのチップ部品領域Ｙは、完成した１つのチップ抵抗器ａ１（図２６参照）を平面視したものと一致する。そして、基板ａ３０の表面ａ３０Ａにおいて、隣り合うチップ部品領域Ｙの間の領域を、境界領域Ｚということにする。境界領域Ｚは、帯状をなしていて、平面視で格子状に延びている。境界領域Ｚによって区画された１つの格子の中にチップ部品領域Ｙが１つ配置されている。境界領域Ｚの幅は、１μｍ〜６０μｍ（たとえば２０μｍ）と極めて狭いので、基板ａ３０では多くのチップ部品領域Ｙを確保でき、結果としてチップ抵抗器ａ１の大量生産が可能になる。
次いで、図２７Ａに示すように、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、ＳｉＮからなる絶縁膜ａ４５を、基板ａ３０の表面ａ３０Ａの全域に亘って形成する。絶縁膜ａ４５は、絶縁層ａ２０および絶縁層ａ２０上の素子ａ５（抵抗体膜ａ２１や配線膜ａ２２）を全て覆っていて、これらに接している。そのため、絶縁膜ａ４５は、前述したトリミング対象領域Ｘ（図１９参照）における配線膜ａ２２も覆っている。また、絶縁膜ａ４５は、基板ａ３０の表面ａ３０Ａにおいて全域に亘って形成されることから、表面ａ３０Ａにおいて、トリミング対象領域Ｘ以外の領域にまで延びて形成される。これにより、絶縁膜ａ４５は、表面ａ３０Ａ（表面ａ３０Ａ上の素子ａ５も含む）全域を保護する保護膜となる。
次いで、図２７Ｂに示すように、絶縁膜ａ４５を全て覆うように、基板ａ３０の表面ａ３０Ａの全域に亘ってレジストパターンａ４１を形成する。レジストパターンａ４１には、開口ａ４２が形成されている。
図２８は、図２７Ｂの工程において溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。
図２８を参照して、レジストパターンａ４１の開口ａ４２は、多数のチップ抵抗器ａ１（換言すれば、前述したチップ部品領域Ｙ）を行列状（格子状でもある）に配置した場合において平面視で隣り合うチップ抵抗器ａ１の輪郭の間の領域（図２８においてハッチングを付した部分であり、換言すれば、境界領域Ｚ）に一致（対応）している。そのため、開口ａ４２の全体形状は、互いに直交する直線部分ａ４２Ａおよびａ４２Ｂを複数有する格子状になっている。
レジストパターンａ４１では、開口ａ４２において互いに直交する直線部分ａ４２Ａおよびａ４２Ｂは、互いに直交した状態を保ちながら（湾曲することなく）つながっている。そのため、直線部分ａ４２Ａおよびａ４２Ｂの交差部分ａ４３は、平面視で略９０°をなすように尖っている。
図２７Ｂを参照して、レジストパターンａ４１をマスクとするプラズマエッチングにより、絶縁膜ａ４５、絶縁層ａ２０および基板ａ３０のそれぞれを選択的に除去する。これにより、隣り合う素子ａ５（チップ部品領域Ｙ）の間の境界領域Ｚにおいて基板ａ３０の材料が除去される。その結果、平面視においてレジストパターンａ４１の開口ａ４２と一致する位置（境界領域Ｚ）には、絶縁膜ａ４５および絶縁層ａ２０を貫通して基板ａ３０の表面ａ３０Ａから基板ａ３０の厚さ途中まで到達する所定深さの溝ａ４４が形成される。溝ａ４４は、互いに対向する１対の側壁ａ４４Ａと、当該１対の側壁ａ４４Ａの下端（基板ａ３０の裏面ａ３０Ｂ側の端）の間を結ぶ底壁ａ４４Ｂとによって区画されている。基板ａ３０の表面ａ３０Ａを基準とした溝ａ４４の深さは約１００μｍであり、溝ａ４４の幅（対向する側壁ａ４４Ａの間隔）は２０μｍ前後である。ただし、溝ａ４４の幅は、底壁ａ４４Ｂに近付くに従って広がっている。そのため、各側壁ａ４４Ａにおいて溝ａ４４を区画する側面（区画面４４Ｃ）は、基板ａ３０の表面ａ３０Ａに垂直な平面Ｈに対して傾斜している。
基板ａ３０における溝ａ４４の全体形状は、平面視でレジストパターンａ４１の開口ａ４２（図２８参照）と一致する格子状になっている。そして、基板ａ３０の表面ａ３０Ａでは、各素子ａ５が形成されたチップ部品領域Ｙのまわりを溝ａ４４における矩形枠体部分（境界領域Ｚ）が取り囲んでいる。基板ａ３０において素子ａ５が形成された部分は、チップ抵抗器ａ１の半製品ａ５０である。基板ａ３０の表面ａ３０Ａでは、溝ａ４４に取り囲まれたチップ部品領域Ｙに半製品ａ５０が１つずつ位置していて、これらの半製品ａ５０は、行列状に整列配置されている。このように溝ａ４４を形成することによって、基板ａ３０を複数のチップ部品領域Ｙ毎の基板ａ２（前述した抵抗器本体）に分離する。
図２７Ｂに示すように溝ａ４４が形成された後、レジストパターンａ４１を除去し、図２７Ｃに示すようにマスクａ６５を用いたエッチングによって、絶縁膜ａ４５を選択的に除去する。マスクａ６５では、絶縁膜ａ４５において平面視で各パッド領域ａ２２Ａ（図２６参照）に一致する部分に、開口ａ６６が形成されている。これにより、エッチングによって、絶縁膜ａ４５において開口ａ６６と一致する部分が除去され、当該部分には、開口ａ２５が形成される。これにより、絶縁膜ａ４５は、開口ａ２５において各パッド領域ａ２２Ａを露出させるように形成されたことになる。１つの半製品ａ５０につき、開口ａ２５は２つ形成される。
各半製品ａ５０において、絶縁膜ａ４５に２つの開口ａ２５を形成した後に、抵抗測定装置（図示せず）のプローブａ７０を各開口ａ２５のパッド領域ａ２２Ａに接触させて、素子ａ５の全体の抵抗値を検出する。そして、絶縁膜ａ４５越しにレーザ光（図示せず）を任意のヒューズＦ（図１９参照）に照射することによって、前述したトリミング対象領域Ｘの配線膜ａ２２をレーザ光でトリミングして、当該ヒューズＦを溶断する。このようにして、必要な抵抗値となるようにヒューズＦを溶断（トリミング）することによって、前述したように、半製品ａ５０（換言すれば、チップ抵抗器ａ１）全体の抵抗値を調整できる。このとき、絶縁膜ａ４５が素子ａ５を覆うカバー膜となっているので、溶断の際に生じた破片などが素子ａ５に付着して短絡が生じることを防止できる。また、絶縁膜ａ４５がヒューズＦ（抵抗体膜ａ２１）を覆っていることから、レーザ光のエネルギーをヒューズＦに蓄えてヒューズＦを確実に溶断することができる。
その後、ＣＶＤ法によって絶縁膜ａ４５上にＳｉＮを形成し、絶縁膜ａ４５を厚くする。このとき、図２７Ｄに示すように、溝ａ４４の内周面（前述した側壁ａ４４Ａの区画面４４Ｃや底壁ａ４４Ｂの上面）の全域にも絶縁膜ａ４５が形成される。最終的な絶縁膜ａ４５（図２７Ｄに示された状態）は、１０００Å〜５０００Å（ここでは、約３０００Å）の厚さを有している。このとき、絶縁膜ａ４５の一部は、各開口ａ２５に入り込んで開口ａ２５を塞いでいる。
その後、ポリイミドからなる感光性樹脂の液体を、基板ａ３０に対して、絶縁膜ａ４５の上からスプレー塗布して、図２７Ｄに示すように感光性樹脂の塗布膜ａ４６を形成する。液状の感光性樹脂は、溝ａ４４の入口（絶縁膜ａ２３の端部ａ２３Ａや基板ａ２の縁部ａ８５に相当する部分）では留まることができずに流れてしまう。そのため、液状の感光性樹脂は、溝ａ４４の側壁ａ４４Ａ（区画面４４Ｃ）において基板ａ３０の表面ａ３０Ａよりも裏面ａ３０Ｂ側（底壁ａ４４Ｂ側）の領域と、表面ａ３０Ａ上で絶縁膜ａ２３の端部ａ２３Ａから外れた領域とに付着し、それぞれの領域において塗布膜ａ４６（樹脂膜）となる。表面ａ３０Ａ上の塗布膜ａ４６は、表面張力によって上方へ凸湾曲した形状となる。
なお、溝ａ４４の側壁ａ４４Ａに形成された塗布膜ａ４６は、溝ａ４４の側壁ａ４４Ａにおける素子ａ５側（表面ａ３０Ａ側）の一部を覆っているだけで、塗布膜ａ４６は、溝ａ４４の底壁ａ４４Ｂまで届いていない。そのため、溝ａ４４は、塗布膜ａ４６によって塞がれていない。
次いで、塗布膜ａ４６に熱処理（キュア処理）を施す。これにより、塗布膜ａ４６の厚みが熱収縮するとともに、塗布膜ａ４６が硬化して膜質が安定する。
次いで、図２７Ｅに示すように、塗布膜ａ４６をパターニングし、表面ａ３０Ａ上の塗布膜ａ４６において平面視で配線膜ａ２２の各パッド領域ａ２２Ａ（開口ａ２５）と一致する部分を選択的に除去する。具体的には、平面視で各パッド領域ａ２２Ａに整合（一致）するパターンの開口ａ６１が形成されたマスクａ６２を用いて、塗布膜ａ４６を、当該パターンで露光して現像する。これにより、各パッド領域ａ２２Ａの上方で塗布膜ａ４６が分離される。次いで、図示しないマスクを用いたＲＩＥによって各パッド領域ａ２２Ａ上の絶縁膜ａ４５が除去されることで、各開口ａ２５が開放されてパッド領域ａ２２Ａが露出される。
次いで、無電解めっきによって、Ｎｉ、ＰｄおよびＡｕを積層することで構成されたＮｉ／Ｐｄ／Ａｕ積層膜を各開口ａ２５におけるパッド領域ａ２２Ａ上に形成する。このとき、Ｎｉ／Ｐｄ／Ａｕ積層膜を開口ａ２５から塗布膜ａ４６の表面まではみ出るようにする。これにより、各開口ａ２５内のＮｉ／Ｐｄ／Ａｕ積層膜が、図２７Ｆに示す第１接続電極ａ３および第２接続電極ａ４となる。なお、第１接続電極ａ３および第２接続電極ａ４の上面は、表面ａ３０Ａ上で凸湾曲した塗布膜ａ４６の上端以下の位置にある。
次いで、第１接続電極ａ３および第２接続電極ａ４間での通電検査が行われた後に、基板ａ３０が裏面ａ３０Ｂから研削される。
具体的には、溝ａ４４を形成した後に、図２７Ｇに示すように、ＰＥＴ（ポリエチレンテレフタレート）からなる薄板状であって粘着面ａ７２を有する支持テープａ７１が、粘着面ａ７２において、各半製品ａ５０における第１接続電極ａ３および第２接続電極ａ４側（つまり、表面ａ３０Ａ）に貼着される。これにより、各半製品ａ５０が支持テープａ７１に支持される。ここで、支持テープａ７１として、たとえば、ラミネートテープを用いることができる。
各半製品ａ５０が支持テープａ７１に支持された状態で、基板ａ３０を裏面ａ３０Ｂ側から研削する。研削によって、溝ａ４４の底壁ａ４４Ｂ（図２７Ｆ参照）の上面に達するまで基板ａ３０が薄型化されると、隣り合う半製品ａ５０を連結するものがなくなるので、溝ａ４４を境界として基板ａ３０が分割され、半製品ａ５０が個別に分離してチップ抵抗器ａ１の完成品となる。つまり、溝ａ４４（換言すれば、境界領域Ｚ）において基板ａ３０が切断（分断）され、これによって、個々のチップ抵抗器ａ１が切り出される。なお、基板ａ３０を裏面ａ３０Ｂ側から溝ａ４４の底壁ａ４４Ｂまでエッチングすることによってチップ抵抗器ａ１を切り出しても構わない。
完成した各チップ抵抗器ａ１では、溝ａ４４の側壁ａ４４Ａの区画面４４Ｃをなしていた部分が、基板ａ２の側面ａ２Ｃ〜ａ２Ｆのいずれかとなり、裏面ａ３０Ｂが裏面ａ２Ｂとなる。つまり、前述したようにエッチングによって溝ａ４４を形成する工程（図２７Ｂ参照）は、側面ａ２Ｃ〜ａ２Ｆを形成する工程に含まれる。そして、溝ａ４４を形成する工程において、複数のチップ部品領域Ｙ（チップ抵抗器ａ１）における基板ａ３０の側面（区画面４４Ｃ）を、基板ａ３０の表面ａ３０Ａに垂直な平面Ｈに対して傾斜した部分を有するように一度に整形することができる（図２７Ｂ参照）。換言すれば、溝ａ４４を形成することは、各チップ抵抗器ａ１の基板ａ２の側面ａ２Ｃ〜ａ２Ｆを、平面Ｈに対して傾斜した部分を有するように一度に整形することになる。
エッチングによって溝ａ４４を形成することによって、完成したチップ抵抗器ａ１における側面ａ２Ｃ〜ａ２Ｆは、不規則パターンのざらざらした粗面になっている。ちなみに、ダイシングソー（図示せず）で溝ａ４４を機械的に形成した場合には、側面ａ２Ｃ〜ａ２Ｆは、ダイシングソーの研削跡をなす多数の筋が規則的なパターンで残っている。この筋は、側面ａ２Ｃ〜ａ２Ｆをエッチングしたとしても完全に消すことができない。
また、絶縁膜ａ４５が絶縁膜ａ２３となり、分離した塗布膜ａ４６が樹脂膜ａ２４となる。
以上のように、溝ａ４４を形成してから基板ａ３０を裏面ａ３０Ｂ側から研削すれば、基板ａ３０に形成された複数のチップ部品領域Ｙを一斉に個々のチップ抵抗器ａ１（チップ部品）に分割できる（複数のチップ抵抗器ａ１の個片を一度に得ることができる）。よって、複数のチップ抵抗器ａ１の製造時間の短縮によってチップ抵抗器ａ１の生産性の向上を図ることができる。ちなみに、直径が８インチの基板ａ３０を用いると５０万個程度のチップ抵抗器ａ１を切り出すことができる。ダイシングソー（図示せず）だけを用いて基板ａ３０に溝ａ４４を形成することでチップ抵抗器ａ１を切り出す場合には、基板ａ３０にたくさんの溝ａ４４を形成するために何度もダイシングソーを移動させねばならないので、チップ抵抗器ａ１の製造時間が長くなるが、第１参考例のようにエッチングによって溝ａ４４を一度に作るのであれば、このような不具合を解決できる。
つまり、チップ抵抗器ａ１のチップサイズが小さくても、このように先に溝ａ４４を形成しておいてから基板ａ３０を裏面ａ３０Ｂから研削することによって、チップ抵抗器ａ１を一度に個片化することができる。そのため、従来のようにダイシングソーで基板ａ３０をダイシングすることでチップ抵抗器ａ１を個片にする場合と比べて、ダイシング工程省略によって、コスト低減や時間短縮を図り、歩留まり向上を達成できる。
また、エッチングによって溝ａ４４を高精度に形成できるので、溝ａ４４によって分割された個々のチップ抵抗器ａ１では、外形寸法精度の向上を図ることができる。特に、プラズマエッチングを用いれば、溝ａ４４を一層高精度に形成できる。具体的には、一般的なダイシングソーを用いて溝ａ４４を形成する場合のチップ抵抗器ａ１の寸法公差が±２０μｍであるのに対して、第１参考例では、チップ抵抗器ａ１の寸法公差を±５μｍ程度まで小さくすることができる。また、レジストパターンａ４１（図２８参照）に応じて、溝ａ４４の間隔を微細化できるので、隣り合う溝ａ４４の間に形成されるチップ抵抗器ａ１の小型化を図ることができる。また、エッチングの場合には、ダイシングソーを用いる場合と異なり、チップ抵抗器ａ１を削り出すのではないから、チップ抵抗器ａ１の側面ａ２Ｃ〜ａ２Ｆにおいて隣り合うもの同士のコーナー部ａ１１（図１８（ａ）参照）にチッピングが生じることを低減でき、チップ抵抗器ａ１の外観の向上を図ることができる。
基板ａ３０を裏面ａ３０Ｂ側から研削することで個々のチップ抵抗器ａ１を切り出す際、チップ抵抗器ａ１によっては、先に切り出されたり遅れて切り出されたりすることがある。つまり、チップ抵抗器ａ１を切り出す際に、チップ抵抗器ａ１間で若干の時間差が生じることがある。この場合、先に切り出されたチップ抵抗器ａ１が左右に振動し、隣接するチップ抵抗器ａ１に接触することがある。このとき、各チップ抵抗器ａ１では、樹脂膜ａ２４（第１樹脂膜ａ２４Ａ）がバンパーとして機能するので、個片化に先立って支持テープａ７１に支持された状態で隣接しているチップ抵抗器ａ１が互いに衝突しても、互いのチップ抵抗器ａ１では樹脂膜ａ２４同士が最初に接触することから、チップ抵抗器ａ１の表面ａ２Ａおよび裏面ａ２Ｂ側のコーナー部ａ１２（特に表面ａ２Ａ側の縁部ａ８５）におけるチッピングを回避または抑制できる。特に、第１樹脂膜ａ２４Ａがチップ抵抗器ａ１の表面ａ２Ａの縁部ａ８５よりも外方に張り出しているから、縁部ａ８５が周囲のものに接触することがないので、縁部ａ８５におけるチッピングを回避または抑制できる。
なお、完成したチップ抵抗器ａ１における基板ａ２の裏面ａ２Ｂを研磨やエッチングすることによって鏡面化して裏面ａ２Ｂを綺麗にしてもよい。
図２９Ａ〜図２９Ｄは、図２７Ｇの工程後におけるチップ抵抗器の回収工程を示す図解的な断面図である。
図２９Ａでは、個片化された複数のチップ抵抗器ａ１が引き続き支持テープａ７１にくっついている状態を示している。この状態で、図２９Ｂに示すように、各チップ抵抗器ａ１の基板ａ２の裏面ａ２Ｂに対して、熱発泡シートａ７３を貼着する。熱発泡シートａ７３は、シート状のシート本体ａ７４と、シート本体ａ７４内に練り込まれた多数の発泡粒子ａ７５とを含んでいる。
シート本体ａ７４の粘着力は、支持テープａ７１の粘着面ａ７２における粘着力よりも強い。そこで、各チップ抵抗器ａ１の基板ａ２の裏面ａ２Ｂに熱発泡シートａ７３を貼着した後に、図２９Ｃに示すように、支持テープａ７１を各チップ抵抗器ａ１から引き剥がして、チップ抵抗器ａ１を熱発泡シートａ７３に転写する。このとき、支持テープａ７１に紫外線を照射すると（図２９Ｂの点線矢印参照）、粘着面ａ７２の粘着性が低下するので、支持テープａ７１が各チップ抵抗器ａ１から剥がれやすくなる。
次いで、熱発泡シートａ７３を加熱する。これにより、図２９Ｄに示すように、熱発泡シートａ７３では、シート本体ａ７４内の各発泡粒子ａ７５が発泡してシート本体ａ７４の表面から膨出する。その結果、熱発泡シートａ７３と各チップ抵抗器ａ１の基板ａ２の裏面ａ２Ｂとの接触面積が小さくなり、全てのチップ抵抗器ａ１が熱発泡シートａ７３から自然に剥がれる（脱落する）。このように回収されたチップ抵抗器ａ１は、実装基板ａ９（図１８（ｂ）参照）に実装されたり、エンボスキャリアテープ（図示せず）に形成された収容空間に収容されたりする。この場合、支持テープａ７１または熱発泡シートａ７３からチップ抵抗器ａ１を１つずつ引き剥がす場合に比べて、処理時間の短縮を図ることができる。もちろん、複数のチップ抵抗器ａ１が支持テープａ７１にくっついた状態で（図２９Ａ参照）、熱発泡シートａ７３を用いずに、支持テープａ７１からチップ抵抗器ａ１を所定個数ずつ直接引き剥がしてもよい。
図３０Ａ〜図３０Ｃは、図２７Ｇの工程後におけるチップ抵抗器の回収工程（変形例）を示す図解的な断面図である。
図３０Ａ〜図３０Ｃに示す別の方法によって、各チップ抵抗器ａ１を回収することもできる。
図３０Ａでは、図２９Ａと同様に、個片化された複数のチップ抵抗器ａ１が引き続き支持テープａ７１にくっついている状態を示している。この状態で、図３０Ｂに示すように、各チップ抵抗器ａ１の基板ａ２の裏面ａ２Ｂに転写テープａ７７を貼着する。転写テープａ７７は、支持テープａ７１の粘着面ａ７２よりも強い粘着力を有する。そこで、図３０Ｃに示すように、各チップ抵抗器ａ１に転写テープａ７７を貼着した後に、支持テープａ７１を各チップ抵抗器ａ１から引き剥がす。この際、前述したように、粘着面ａ７２の粘着性を低下させるために支持テープａ７１に紫外線（図３０Ｂの点線矢印参照）を照射してもよい。
転写テープａ７７の両端には、回収装置（図示せず）のフレームａ７８が貼り付けられている。両側のフレームａ７８は、互いが接近する方向または離間する方向に移動できる。支持テープａ７１を各チップ抵抗器ａ１から引き剥がした後に、両側のフレームａ７８を互いが離間する方向に移動させると、転写テープａ７７が伸張して薄くなる。これによって、転写テープａ７７の粘着力が低下するので、各チップ抵抗器ａ１が転写テープａ７７から剥がれやすくなる。この状態で、搬送装置（図示せず）の吸着ノズルａ７６をチップ抵抗器ａ１の表面ａ２Ａ側に向けると、搬送装置（図示せず）が発生する吸着力によって、このチップ抵抗器ａ１が転写テープａ７７から引き剥がされて吸着ノズルａ７６に吸着される。この際、図３０Ｃに示す突起ａ７９によって、吸着ノズルａ７６とは反対側から転写テープａ７７越しにチップ抵抗器ａ１を吸着ノズルａ７６側へ突き上げると、チップ抵抗器ａ１を転写テープａ７７から円滑に引き剥がすことができる。このように回収されたチップ抵抗器ａ１は、吸着ノズルａ７６に吸着された状態で搬送装置（図示せず）によって搬送される。
図３１〜図３６は、上記実施形態または変形例に係るチップ抵抗器の縦断面図であり、図３１および図３３では平面図も示している。なお、図３１〜図３６では、説明の便宜上、前述した絶縁膜ａ２３等の図示を省略し、基板ａ２、第１接続電極ａ３、第２接続電極ａ４および樹脂膜ａ２４のみを図示している。また、図３１（ｃ）および図３３（ｃ）では、樹脂膜ａ２４の図示を省略している。
図３１〜図３６に示すように、基板ａ２の側面ａ２Ｃ〜ａ２Ｆのそれぞれは、基板ａ２の表面ａ２Ａに垂直な平面Ｈに対して傾斜した部分を有している。
図３１および図３２に示すチップ抵抗器ａ１では、側面ａ２Ｃ〜ａ２Ｆのそれぞれは、前述した平面Ｈに対して傾斜した平面Ｅに沿った平面である。また、基板ａ２の表面ａ２Ａと基板ａ２の側面ａ２Ｃ〜ａ２Ｆのそれぞれとが鋭角を成している。そのため、基板ａ２の裏面ａ２Ｂの縁部ａ９０が、基板ａ２の表面ａ２Ａの縁部ａ８５に対して基板ａ２の内方に後退している。詳しくは、平面視において、裏面ａ２Ｂの輪郭をなす矩形の縁部ａ９０が、表面ａ２Ａの輪郭をなす矩形の縁部ａ８５の内側に位置している（図３１（ｃ）参照）。そのため、側面ａ２Ｃ〜ａ２Ｆのいずれに関して、平面Ｅは、表面ａ２Ａの縁部ａ８５から裏面ａ２Ｂの縁部ａ９０へ向かって基板ａ２の内方に後退するように傾斜している。よって、チップ抵抗器ａ１における側面ａ２Ｃ〜ａ２Ｆのそれぞれは、裏面ａ２Ｂ側へ向けて細くなる台形（略等脚台形）状である。
ここで、樹脂膜ａ２４では、前述したように、第１樹脂膜ａ２４Ａが、側面ａ２Ｃ〜ａ２Ｆのそれぞれにおいて、各側面と表面ａ２Ａとの境界（縁部ａ８５）から裏面ａ２Ｂ側へ離れた領域に形成されていて、第２樹脂膜ａ２４Ｂが表面ａ２Ａに形成されている。
一方、図３２に示すように、側面ａ２Ｃ〜ａ２Ｆのそれぞれにおける第１樹脂膜ａ２４Ａが、各側面と表面ａ２Ａとの境界（縁部ａ８５）において、第２樹脂膜ａ２４Ｂから分離していなくてもよい。この場合、樹脂膜ａ２４は、側面ａ２Ｃ〜ａ２Ｆのそれぞれから表面ａ２Ａに渡って連続して形成されている。
図３３に示すチップ抵抗器ａ１では、側面ａ２Ｃ〜ａ２Ｆのそれぞれは、前述した平面Ｈに対して傾斜した平面Ｇに沿った平面である。また、基板ａ２の表面ａ２Ａと基板ａ２の側面ａ２Ｃ〜ａ２Ｆのそれぞれとが鈍角を成している。そのため、基板ａ２の裏面ａ２Ｂの縁部ａ９０が、基板ａ２の表面ａ２Ａの縁部ａ８５に対して基板ａ２の外方に張り出している。詳しくは、平面視において、裏面ａ２Ｂの輪郭をなす矩形の縁部ａ９０が、表面ａ２Ａの輪郭をなす矩形の縁部ａ８５の外側に位置している（図３３（ｃ）参照）。そのため、側面ａ２Ｃ〜ａ２Ｆのいずれに関して、平面Ｇは、表面ａ２Ａの縁部ａ８５から裏面ａ２Ｂの縁部ａ９０へ向かって基板ａ２の外方に張り出すように傾斜している。よって、チップ抵抗器ａ１における側面ａ２Ｃ〜ａ２Ｆのそれぞれは、表面ａ２Ａ側へ向けて細くなる台形（略等脚台形）状である。
また、側面ａ２Ｃ〜ａ２Ｆのそれぞれは、前述した平面Ｈに対して傾斜した平面である必要はなく、図３４〜図３６に示すように基板ａ２の内方へ向けて凸湾曲した湾曲面であって、平面Ｈに傾斜した部分（前述した平面Ｅ，Ｇを接線とする曲面部分）を有していればよい。この場合、基板ａ２の表面ａ２Ａと基板ａ２の側面ａ２Ｃ〜ａ２Ｆのそれぞれとが鋭角を成しているとともに、基板ａ２の裏面ａ２Ｂと基板ａ２の側面ａ２Ｃ〜ａ２Ｆのそれぞれとが鋭角を成している。
図３４では、基板ａ２の裏面ａ２Ｂの縁部ａ９０が、基板ａ２の表面ａ２Ａの縁部ａ８５に対して基板ａ２の外方および内方のいずれにもずれておらず、平面視において重なっている。図３５では、基板ａ２の裏面ａ２Ｂの縁部ａ９０が、基板ａ２の表面ａ２Ａの縁部ａ８５に対して基板ａ２の内方に後退している。図３６では、基板ａ２の裏面ａ２Ｂの縁部ａ９０が、基板ａ２の表面ａ２Ａの縁部ａ８５に対して基板ａ２の外方に張り出している。
図３１〜図３６に示した側面ａ２Ｃ〜ａ２Ｆは、エッチングによって溝ａ４４を作る際のエッチング条件を適宜設定することによって実現できる。つまり、エッチング技術によって、基板ａ２における側面ａ２Ｃ〜ａ２Ｆの形状のコントロールが可能となる。
以上のように、チップ抵抗器ａ１では、基板ａ２における表面ａ２Ａの縁部ａ８５および裏面ａ２Ｂの縁部ａ９０のうち、一方が他方よりも基板ａ２の外方へ張り出している（図３５の場合を除く）。そのため、チップ抵抗器ａ１の表面ａ２Ａおよび裏面ａ２Ｂにおけるコーナー部（角部）ａ１２が直角にならないので、コーナー部ａ１２（特に鈍角のコーナー部ａ１２）におけるチッピングを低減できる。
特に、図３１および図３２に示すチップ抵抗器ａ１では、基板ａ２の裏面ａ２Ｂにおけるコーナー部ａ１２（縁部ａ９０のコーナー部ａ１２）が鈍角になるので、当該コーナー部ａ１２におけるチッピングを低減できる。また、図３３に示すチップ抵抗器ａ１では、基板ａ２の表面ａ２Ａにおけるコーナー部ａ１２（縁部ａ８５のコーナー部ａ１２）が鈍角になるので、当該コーナー部ａ１２におけるチッピングを低減できる。
チップ抵抗器ａ１を実装基板ａ９（図１８（ｂ）参照）に実装する場合、自動実装機の吸着ノズル（図示せず）にチップ抵抗器ａ１の裏面ａ２Ｂを吸着してから吸着ノズル（図示せず）を実装基板ａ９まで移動させることによって、チップ抵抗器ａ１を実装基板ａ９に実装する。チップ抵抗器ａ１を吸着ノズル（図示せず）に吸着するのに先立って、チップ抵抗器ａ１の輪郭を表面ａ２Ａ側または裏面ａ２Ｂ側から画像認識してから、チップ抵抗器ａ１の裏面ａ２Ｂにおいて吸着ノズル（図示せず）に吸着させる位置を決める。ここで、縁部ａ８５および縁部ａ９０のうち、一方が他方よりも基板ａ２の外方へ張り出している場合、基板ａ２の表面ａ２Ａ側または裏面ａ２Ｂ側から画像認識したときのチップ部品の輪郭は、基板ａ２における表面ａ２Ａの縁部ａ８５および裏面ａ２Ｂの縁部ａ９０のどちらか一方（基板ａ２の外方へ張り出した縁部）だけで構成されて明瞭である。そのため、チップ抵抗器ａ１の輪郭を正しく認識できるので、チップ抵抗器ａ１の裏面ａ２Ｂにおける所望の部分（たとえば中心部分）を吸着ノズル（図示せず）に対して正確に吸着させて、チップ抵抗器ａ１を精度良く実装基板ａ９（図１８（ｂ）参照）に実装することができる。つまり、実装位置精度の向上を図ることができる。
特に、図３１、図３３〜図３６に示すチップ抵抗器ａ１の場合、側面ａ２Ｃ〜ａ２Ｆのそれぞれにおける第２樹脂膜ａ２４Ｂは、基板ａ２の縁部ａ８５が露出されるように表面ａ２Ａから間隔Ｋを開けた領域に形成されている。さらに、図３１、図３４〜図３６に示すチップ抵抗器ａ１の場合には、基板ａ２の表面ａ２Ａと側面ａ２Ｃ〜ａ２Ｆのそれぞれとが鋭角を成している。よって、基板ａ２の表面ａ２Ａの縁部ａ８５が際立つことからチップ抵抗器ａ１の輪郭（縁部ａ８５）が一層明瞭になって認識しやすくなるので、チップ抵抗器ａ１をより精度良く実装基板ａ９に実装することができる。つまり、当該縁部ａ８５によってチップ抵抗器ａ１の輪郭を容易に認識でき、これによって、正確な位置でチップ抵抗器ａ１を吸着ノズル（図示せず）に吸着させることができる。なお、画像認識するために縁部ａ８５や縁部ａ９０にピントを合わせた場合には、第１樹脂膜ａ２４Ａにはピントが合っていないことから第１樹脂膜ａ２４Ａは不鮮明なっているので、縁部ａ８５または縁部ａ９０と第１樹脂膜ａ２４Ａとが紛らわしくなることはない。
一方、実装位置精度の向上よりもコーナー部ａ１２におけるチッピングの防止を優先するのであれば、図３２に示すように、基板ａ２のコーナー部ａ１２（ここでは表面ａ２Ａ側のコーナー部ａ１２）を樹脂膜ａ２４で覆ってもよい。この場合、当該コーナー部ａ１２におけるチッピングを確実に回避または抑制できる。
また、基板ａ２の表面ａ２Ａは、第２樹脂膜ａ２４Ｂによって保護されている。特に、第２樹脂膜ａ２４Ｂ（中央部分ａ２４Ｃ）の表面ａ２４Ｄは、第１接続電極ａ３および第２接続電極ａ４以上の高さを有している（図３１（ｂ）、図３２（ｂ）、図３３（ｂ）、図３４（ｂ）、図３５（ｂ）および図３６（ｂ）では図示を省略）。そのため、図１８（ｂ）に示すようにチップ抵抗器ａ１を実装基板ａ９に実装する際に、基板ａ２が表面ａ２Ａ側において実装基板ａ９から衝撃を受ける場合には、第２樹脂膜ａ２４Ｂ（中央部分ａ２４Ｃ）が最初に衝撃を受けるようになっているので、この衝撃を第２樹脂膜ａ２４Ｂによって緩和することによって、基板ａ２の表面ａ２Ａを確実に保護することができる。
以上、第１参考例の実施形態について説明してきたが、第１参考例はさらに他の形態で実施することもできる。たとえば、第１参考例のチップ部品の一例として、前述した実施形態では、チップ抵抗器ａ１を開示したが、第１参考例は、チップコンデンサやチップインダクタやチップダイオードといったチップ部品にも適用できる。以下では、チップコンデンサについて説明する。
図３７は、第１参考例の他の実施形態に係るチップコンデンサの平面図である。図３８は、図３７の切断面線ＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩから見た断面図である。図３９は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。
これから述べるチップコンデンサａ１０１において、前述したチップ抵抗器ａ１で説明した部分と対応する部分には、同一の参照符号を付し、当該部分についての詳しい説明を省略する。チップコンデンサａ１０１において、チップ抵抗器ａ１で説明した部分と同一の参照符号が付された部分は、特に言及しない限り、チップ抵抗器ａ１で説明した部分と同じ構成を有していて、チップ抵抗器ａ１で説明した部分と同じ作用効果を奏することができる。
図３７を参照して、チップコンデンサａ１０１は、チップ抵抗器ａ１と同様に、基板ａ２と、基板ａ２上（基板ａ２の表面ａ２Ａ側）に配置された第１接続電極ａ３と、同じく基板ａ２上に配置された第２接続電極ａ４とを備えている。基板ａ２は、この実施形態では、平面視において矩形形状を有している。基板ａ２の長手方向両端部に第１接続電極ａ３および第２接続電極ａ４がそれぞれ配置されている。第１接続電極ａ３および第２接続電極ａ４は、この実施形態では、基板ａ２の短手方向に延びたほぼ矩形の平面形状を有している。基板ａ２の表面ａ２Ａには、第１接続電極ａ３および第２接続電極ａ４の間のキャパシタ配置領域ａ１０５内に、複数のキャパシタ要素Ｃ１〜Ｃ９が配置されている。複数のキャパシタ要素Ｃ１〜Ｃ９は、前述した素子ａ５を構成する複数の素子要素（キャパシタ素子）であり、複数のヒューズユニットａ１０７（前述したヒューズＦに相当する）を介してそれぞれ第２接続電極ａ４に電気的に接続されている。
図３８および図３９に示されているように、基板ａ２の表面ａ２Ａには絶縁層ａ２０が形成されていて、絶縁層ａ２０の表面に下部電極膜ａ１１１が形成されている。下部電極膜ａ１１１は、キャパシタ配置領域ａ１０５のほぼ全域にわたっている。さらに、下部電極膜ａ１１１は、第１接続電極ａ３の直下の領域にまで延びて形成されている。より具体的には、下部電極膜ａ１１１は、キャパシタ配置領域ａ１０５においてキャパシタ要素Ｃ１〜Ｃ９の共通の下部電極として機能するキャパシタ電極領域ａ１１１Ａと、第１接続電極ａ３の直下に配置される外部電極引き出しのためのパッド領域ａ１１１Ｂとを有している。キャパシタ電極領域ａ１１１Ａがキャパシタ配置領域ａ１０５に位置していて、パッド領域ａ１１１Ｂが第１接続電極ａ３の直下に位置して第１接続電極ａ３に接触している。
キャパシタ配置領域ａ１０５において下部電極膜ａ１１１（キャパシタ電極領域ａ１１１Ａ）を覆って接するように容量膜（誘電体膜）ａ１１２が形成されている。容量膜ａ１１２は、キャパシタ電極領域ａ１１１Ａ（キャパシタ配置領域ａ１０５）の全域にわたって形成されている。容量膜ａ１１２は、この実施形態では、さらにキャパシタ配置領域ａ１０５外の絶縁層ａ２０を覆っている。
容量膜ａ１１２の上には、上部電極膜ａ１１３が形成されている。図３７では、明瞭化のために、上部電極膜ａ１１３を着色して示してある。上部電極膜ａ１１３は、キャパシタ配置領域ａ１０５に位置するキャパシタ電極領域ａ１１３Ａと、第２接続電極ａ４の直下に位置して第２接続電極ａ４に接触するパッド領域ａ１１３Ｂと、キャパシタ電極領域ａ１１３Ａとパッド領域ａ１１３Ｂとの間に配置されたヒューズ領域ａ１１３Ｃとを有している。
キャパシタ電極領域ａ１１３Ａにおいて、上部電極膜ａ１１３は、複数の電極膜部分（上部電極膜部分）ａ１３１〜ａ１３９に分割（分離）されている。この実施形態では、各電極膜部分ａ１３１〜ａ１３９は、いずれも矩形形状に形成されていて、ヒューズ領域ａ１１３Ｃから第１接続電極ａ３に向かって帯状に延びている。複数の電極膜部分ａ１３１〜ａ１３９は、複数種類の対向面積で、容量膜ａ１１２を挟んで（容量膜ａ１１２に接しつつ）下部電極膜ａ１１１に対向している。より具体的には、電極膜部分ａ１３１〜ａ１３９の下部電極膜ａ１１１に対する対向面積は、１：２：４：８：１６：３２：６４：１２８：１２８となるように定められていてもよい。すなわち、複数の電極膜部分ａ１３１〜ａ１３９は、対向面積の異なる複数の電極膜部分を含み、より詳細には、公比が２の等比数列をなすように設定された対向面積を有する複数の電極膜部分ａ１３１〜ａ１３８（またはａ１３１〜ａ１３７，ａ１３９）を含む。これによって、各電極膜部分ａ１３１〜ａ１３９と容量膜ａ１１２を挟んで対向する下部電極膜ａ１１１とによってそれぞれ構成される複数のキャパシタ要素Ｃ１〜Ｃ９は、互いに異なる容量値を有する複数のキャパシタ要素を含む。電極膜部分ａ１３１〜ａ１３９の対向面積の比が前述の通りである場合、キャパシタ要素Ｃ１〜Ｃ９の容量値の比は、当該対向面積の比と等しく、１：２：４：８：１６：３２：６４：１２８：１２８となる。すなわち、複数のキャパシタ要素Ｃ１〜Ｃ９は、公比が２の等比数列をなすように容量値が設定された複数のキャパシタ要素Ｃ１〜Ｃ８（またはＣ１〜Ｃ７，Ｃ９）を含むことになる。
この実施形態では、電極膜部分ａ１３１〜ａ１３５は、幅が等しく、長さの比を１：２：４：８：１６に設定した帯状に形成されている。また、電極膜部分ａ１３５，ａ１３６，ａ１３７，ａ１３８，ａ１３９は、長さが等しく、幅の比を１：２：４：８：８に設定した帯状に形成されている。電極膜部分ａ１３５〜ａ１３９は、キャパシタ配置領域ａ１０５の第２接続電極ａ４側の端縁から第１接続電極ａ３側の端縁までの範囲に渡って延びて形成されており、電極膜部分ａ１３１〜ａ１３４は、それよりも短く形成されている。
パッド領域ａ１１３Ｂは、第２接続電極ａ４とほぼ相似形に形成されており、ほぼ矩形の平面形状を有している。図３８に示すように、パッド領域ａ１１３Ｂにおける上部電極膜ａ１１３は、第２接続電極ａ４に接している。
ヒューズ領域ａ１１３Ｃは、パッド領域ａ１１３Ｂの一つの長辺（基板ａ２の周縁に対して内方側の長辺）に沿って配置されている。ヒューズ領域ａ１１３Ｃは、パッド領域ａ１１３Ｂの前記１つの長辺に沿って配列された複数のヒューズユニットａ１０７を含む。
ヒューズユニットａ１０７は、上部電極膜ａ１１３のパッド領域ａ１１３Ｂと同じ材料で一体的に形成されている。複数の電極膜部分ａ１３１〜ａ１３９は、１つまたは複数個のヒューズユニットａ１０７と一体的に形成されていて、それらのヒューズユニットａ１０７を介してパッド領域ａ１１３Ｂに接続され、このパッド領域ａ１１３Ｂを介して第２接続電極ａ４に電気的に接続されている。図３７に示すように、面積の比較的小さな電極膜部分ａ１３１〜ａ１３６は、一つのヒューズユニットａ１０７によってパッド領域ａ１１３Ｂに接続されており、面積の比較的大きな電極膜部分ａ１３７〜１３９は複数個のヒューズユニットａ１０７を介してパッド領域ａ１１３Ｂに接続されている。全てのヒューズユニットａ１０７が用いられる必要はなく、この実施形態では、一部のヒューズユニットａ１０７は未使用である。
ヒューズユニットａ１０７は、パッド領域ａ１１３Ｂとの接続のための第１幅広部ａ１０７Ａと、電極膜部分ａ１３１〜ａ１３９との接続のための第２幅広部ａ１０７Ｂと、第１および第２幅広部ａ１０７Ａ，７Ｂの間を接続する幅狭部ａ１０７Ｃとを含む。幅狭部ａ１０７Ｃは、レーザ光によって切断（溶断）することができるように構成されている。それによって、電極膜部分ａ１３１〜ａ１３９のうち不要な電極膜部分を、ヒューズユニットａ１０７の切断によって第１および第２接続電極ａ３，ａ４から電気的に切り離すことができる。
図３７および図３９では図示を省略したが、図３８に表れている通り、上部電極膜ａ１１３の表面を含むチップコンデンサａ１０１の表面は、前述した絶縁膜ａ２３によって覆われている。絶縁膜ａ２３は、たとえば窒化膜からなっていて、チップコンデンサａ１０１の上面のみならず、基板ａ２の側面ａ２Ｃ〜ａ２Ｆまで延びて、側面ａ２Ｃ〜ａ２Ｆの全域をも覆うように形成されている。さらに、絶縁膜ａ２３の上には、前述した樹脂膜ａ２４が形成されている。樹脂膜ａ２４では、第１樹脂膜ａ２４Ａが、側面ａ２Ｃ〜ａ２Ｆにおいて表面ａ２Ａ側の部分を覆い、第２樹脂膜ａ２４Ｂが、表面ａ２Ａを覆っているものの、樹脂膜ａ２４は、表面ａ２Ａの縁部ａ８５で途切れていて、縁部ａ８５を露出させている。
絶縁膜ａ２３および樹脂膜ａ２４は、チップコンデンサａ１０１の表面を保護する保護膜である。これらには、第１接続電極ａ３および第２接続電極ａ４に対応する領域に、前述した開口ａ２５がそれぞれ形成されている。開口ａ２５はそれぞれ下部電極膜ａ１１１のパッド領域ａ１１１Ｂの一部の領域、上部電極膜ａ１１３のパッド領域ａ１１３Ｂの一部の領域を露出させるように絶縁膜ａ２３および樹脂膜ａ２４を貫通している。さらに、この実施形態では、第１接続電極ａ３に対応した開口ａ２５は、容量膜ａ１１２をも貫通している。
開口ａ２５には、第１接続電極ａ３および第２接続電極ａ４がそれぞれ埋め込まれている。これにより、第１接続電極ａ３は下部電極膜ａ１１１のパッド領域ａ１１１Ｂに接合しており、第２接続電極ａ４は上部電極膜ａ１１３のパッド領域ａ１１３Ｂに接合している。第１および第２外部電極ａ３，４は、樹脂膜ａ２４の表面から突出するように形成されている。これにより、実装基板に対してチップコンデンサａ１０１をフリップチップ接合することができる。
図４０は、チップコンデンサａ１０１の内部の電気的構成を示す回路図である。第１接続電極ａ３と第２接続電極ａ４との間に複数のキャパシタ要素Ｃ１〜Ｃ９が並列に接続されている。各キャパシタ要素Ｃ１〜Ｃ９と第２接続電極ａ４との間には、一つまたは複数のヒューズユニットａ１０７でそれぞれ構成されたヒューズＦ１〜Ｆ９が直列に介装されている。
ヒューズＦ１〜Ｆ９が全て接続されているときは、チップコンデンサａ１０１の容量値は、キャパシタ要素Ｃ１〜Ｃ９の容量値の総和に等しい。複数のヒューズＦ１〜Ｆ９から選択した１つまたは２つ以上のヒューズを切断すると、当該切断されたヒューズに対応するキャパシタ要素が切り離され、当該切り離されたキャパシタ要素の容量値だけチップコンデンサａ１０１の容量値が減少する。
そこで、パッド領域ａ１１１Ｂ，ａ１１３Ｂの間の容量値（キャパシタ要素Ｃ１〜Ｃ９の総容量値）を測定し、その後に所望の容量値に応じてヒューズＦ１〜Ｆ９から適切に選択した一つまたは複数のヒューズをレーザ光で溶断すれば、所望の容量値への合わせ込み（レーザトリミング）を行うことができる。とくに、キャパシタ要素Ｃ１〜Ｃ８の容量値が、公比２の等比数列をなすように設定されていれば、最小の容量値（当該等比数列の初項の値）であるキャパシタ要素Ｃ１の容量値に対応する精度で目標の容量値へと合わせ込む微調整が可能である。
たとえば、キャパシタ要素Ｃ１〜Ｃ９の容量値は次のように定められていてもよい。
Ｃ１＝０．０３１２５ｐＦ
Ｃ２＝０．０６２５ｐＦ
Ｃ３＝０．１２５ｐＦ
Ｃ４＝０．２５ｐＦ
Ｃ５＝０．５ｐＦ
Ｃ６＝１ｐＦ
Ｃ７＝２ｐＦ
Ｃ８＝４ｐＦ
Ｃ９＝４ｐＦ
この場合、０．０３１２５ｐＦの最小合わせ込み精度でチップコンデンサａ１０１の容量を微調整できる。また、ヒューズＦ１〜Ｆ９から切断すべきヒューズを適切に選択することで、１０ｐＦ〜１８ｐＦの間の任意の容量値のチップコンデンサａ１０１を提供することができる。
以上のように、この実施形態によれば、第１接続電極ａ３および第２接続電極ａ４の間に、ヒューズＦ１〜Ｆ９によって切り離し可能な複数のキャパシタ要素Ｃ１〜Ｃ９が設けられている。キャパシタ要素Ｃ１〜Ｃ９は、異なる容量値の複数のキャパシタ要素、より具体的には等比数列をなすように容量値が設定された複数のキャパシタ要素を含んでいる。それによって、ヒューズＦ１〜Ｆ９から１つまたは複数のヒューズを選択してレーザ光で溶断することにより、設計を変更することなく複数種類の容量値に対応でき、かつ所望の容量値に正確に合わせ込むことができるチップコンデンサａ１０１を共通の設計で実現することができる。
チップコンデンサａ１０１の各部の詳細について以下に説明を加える。
図３７を参照して、基板ａ２は、たとえば平面視において０．３ｍｍ×０．１５ｍｍ、０．４ｍｍ×０．２ｍｍなどの矩形形状（好ましくは、０．４ｍｍ×０．２ｍｍ以下の大きさ）を有していてもよい。キャパシタ配置領域ａ１０５は、概ね、基板ａ２の短辺の長さに相当する一辺を有する正方形領域となる。基板ａ２の厚さは、１５０μｍ程度であってもよい。図３８を参照して、基板ａ２は、たとえば、裏面側（キャパシタ要素Ｃ１〜Ｃ９が形成されていない表面）からの研削または研磨によって薄型化された基板であってもよい。基板ａ２の材料としては、シリコン基板に代表される半導体基板を用いてもよいし、ガラス基板を用いてもよいし、樹脂フィルムを用いてもよい。
絶縁層ａ２０は、酸化シリコン膜等の酸化膜であってもよい。その膜厚は、５００Å〜２０００Å程度であってもよい。
下部電極膜ａ１１１は、導電性膜、とくに金属膜であることが好ましく、たとえばアルミニウム膜であってもよい。アルミニウム膜からなる下部電極膜ａ１１１は、スパッタ法によって形成することができる。上部電極膜ａ１１３も同様に、導電性膜、とくに金属膜で構成することが好ましく、アルミニウム膜であってもよい。アルミニウム膜からなる上部電極膜ａ１１３は、スパッタ法によって形成することができる。上部電極膜ａ１１３のキャパシタ電極領域ａ１１３Ａを電極膜部分ａ１３１〜ａ１３９に分割し、さらに、ヒューズ領域ａ１１３Ｃを複数のヒューズユニットａ１０７に整形するためのパターニングは、フォトリソグラフィおよびエッチングプロセスによって行うことができる。
容量膜ａ１１２は、たとえば窒化シリコン膜で構成することができ、その膜厚は５００Å〜２０００Å（たとえば１０００Å）とすることができる。容量膜ａ１１２は、プラズマＣＶＤ（化学的気相成長）によって形成された窒化シリコン膜であってもよい。
絶縁膜ａ２３は、たとえば窒化シリコン膜で構成することができ、たとえばプラズマＣＶＤ法によって形成できる。その膜厚は、８０００Å程度とされてもよい。樹脂膜ａ２４は、前述の通り、ポリイミド膜その他の樹脂膜で構成することができる。
第１および第２接続電極ａ３，ａ４は、たとえば、下部電極膜ａ１１１または上部電極膜ａ１１３に接するニッケル層と、このニッケル層上に積層したパラジウム層と、そのパラジウム層上に積層した金層とを積層した積層構造膜からなっていてもよく、たとえば、めっき法（より具体的には無電解めっき法）で形成することができる。ニッケル層は下部電極膜ａ１１１または上部電極膜ａ１１３に対する密着性の向上に寄与し、パラジウム層は上部電極膜または下部電極膜の材料と第１および第２接続電極ａ３，ａ４の最上層の金との相互拡散を抑制する拡散防止層として機能する。
このようなチップコンデンサａ１０１の製造工程は、素子ａ５を形成した後のチップ抵抗器ａ１の製造工程と同じである。
チップコンデンサａ１０１において素子ａ５（キャパシタ素子）を形成する場合には、まず、前述した基板ａ３０（基板ａ２）の表面に、熱酸化法および／またはＣＶＤ法によって、酸化膜（たとえば酸化シリコン膜）からなる絶縁層ａ２０が形成される。次に、たとえばスパッタ法によって、アルミニウム膜からなる下部電極膜ａ１１１が絶縁層ａ２０の表面全域に形成される。下部電極膜ａ１１１の膜厚は８０００Å程度とされてもよい。次に、その下部電極膜の表面に、下部電極膜ａ１１１の最終形状に対応したレジストパターンが、フォトリソグラフィによって形成される。このレジストパターンをマスクとして、下部電極膜がエッチングされることにより、図３７等に示したパターンの下部電極膜ａ１１１が得られる。下部電極膜ａ１１１のエッチングは、たとえば、反応性イオンエッチングによって行うことができる。
次に、たとえばプラズマＣＶＤ法によって、窒化シリコン膜等からなる容量膜ａ１１２が、下部電極膜ａ１１１上に形成される。下部電極膜ａ１１１が形成されていない領域では、絶縁層ａ２０の表面に容量膜ａ１１２が形成されることになる。次いで、その容量膜ａ１１２の上に、上部電極膜ａ１１３が形成される。上部電極膜ａ１１３は、たとえばアルミニウム膜からなり、スパッタ法によって形成することができる。その膜厚は、８０００Å程度とされてもよい。次いで、上部電極膜ａ１１３の表面に上部電極膜ａ１１３の最終形状に対応したレジストパターンがフォトリソグラフィによって形成される。このレジストパターンをマスクとしたエッチングにより、上部電極膜ａ１１３が、最終形状（図３７等参照）にパターニングされる。それによって、上部電極膜ａ１１３は、キャパシタ電極領域ａ１１３Ａに複数の電極膜部分ａ１３１〜１３９に分割された部分を有し、ヒューズ領域ａ１１３Ｃに複数のヒューズユニットａ１０７を有し、それらのヒューズユニットａ１０７に接続されたパッド領域ａ１１３Ｂを有するパターンに整形される。上部電極膜ａ１１３のパターニングのためのエッチングは、燐酸等のエッチング液を用いたウェットエッチングによって行ってもよいし、反応性イオンエッチングによって行ってもよい。
以上によって、チップコンデンサａ１０１における素子ａ５（キャパシタ要素Ｃ１〜Ｃ９やヒューズユニットａ１０７）が形成される。素子ａ５が形成された後に、プラズマＣＶＤ法によって絶縁膜ａ４５が、素子ａ５（上部電極膜ａ１１３、上部電極膜ａ１１３が形成されていない領域における容量膜ａ１１２）を全て覆うように形成される（図２７Ａ参照）。その後は、溝ａ４４が形成されてから（図２７Ｂ参照）、開口ａ２５が形成される（図２７Ｃ参照）。そして、開口ａ２５から露出された上部電極膜ａ１１３のパッド領域ａ１１３Ｂと下部電極膜ａ１１１のパッド領域ａ１１１Ｂとにプローブａ７０を押し当てて、複数のキャパシタ要素Ｃ０〜Ｃ９の総容量値が測定される（図２７Ｃ参照）。この測定された総容量値に基づき、目的とするチップコンデンサａ１０１の容量値に応じて、切り離すべきキャパシタ要素、すなわち切断すべきヒューズが選択される。
この状態から、ヒューズユニットａ１０７を溶断するためのレーザトリミングが行われる。すなわち、前記総容量値の測定結果に応じて選択されたヒューズを構成するヒューズユニットａ１０７にレーザ光を当てて、そのヒューズユニットａ１０７の幅狭部ａ１０７Ｃ（図３７参照）が溶断される。これにより、対応するキャパシタ要素がパッド領域ａ１１３Ｂから切り離される。ヒューズユニットａ１０７にレーザ光を当てるとき、カバー膜である絶縁膜ａ４５の働きによって、ヒューズユニットａ１０７の近傍にレーザ光のエネルギーが蓄積され、それによって、ヒューズユニットａ１０７が溶断する。これにより、チップコンデンサａ１０１の容量値を確実に目的の容量値とすることができる。
次に、たとえばプラズマＣＶＤ法によって、カバー膜（絶縁膜ａ４５）上に窒化シリコン膜が堆積させられ、絶縁膜ａ２３が形成される。前述のカバー膜は最終形態において、絶縁膜ａ２３と一体化し、この絶縁膜ａ２３の一部を構成する。ヒューズの切断後に形成された絶縁膜ａ２３は、ヒューズ溶断の際に同時に破壊されたカバー膜の開口内に入り込み、ヒューズユニットａ１０７の切断面を覆って保護する。したがって、絶縁膜ａ２３は、ヒューズユニットａ１０７の切断箇所に異物が入り込んだり水分が侵入したりすることを防ぐ。これにより、信頼性の高いチップコンデンサａ１０１を製造することができる。絶縁膜ａ２３は、全体で、たとえば８０００Å程度の膜厚を有するように形成されてもよい。
次に、前述した塗布膜ａ４６が形成される（図２７Ｄ参照）。その後、塗布膜ａ４６や絶縁膜ａ２３によって塞がれていた開口ａ２５が開放され（図２７Ｅ参照）、開口ａ２５内に、たとえば無電解めっき法によって、第１接続電極ａ３および第２接続電極ａ４が成長させられる（図２７Ｆ参照）。
その後、チップ抵抗器ａ１の場合と同じように、基板ａ３０を裏面ａ３０Ｂから研削すると（図２７Ｇ参照）、チップコンデンサａ１０１の個片を切り出すことができる。
フォトリソグラフィ工程を利用した上部電極膜ａ１１３のパターニングでは、微小面積の電極膜部分ａ１３１〜ａ１４９を精度良く形成することができ、さらに微細なパターンのヒューズユニットａ１０７を形成することができる。そして、上部電極膜ａ１１３のパターニングの後に、総容量値の測定を経て、切断すべきヒューズが決定される。その決定されたヒューズを切断することによって、所望の容量値に正確に合わせ込まれたチップコンデンサａ１０１を得ることができる。
以上、第１参考例のチップ部品（チップ抵抗器ａ１やチップコンデンサａ１０１）について説明してきたが、第１参考例はさらに他の形態で実施することもできる。
たとえば、前述の実施形態では、チップ抵抗器ａ１の場合、複数の抵抗回路が公比ｒ（０＜ｒ、ｒ≠１）＝２の等比数列をなす抵抗値を有する複数の抵抗回路を有している例を示したが、当該等比数列の公比は２以外の数であってもよい。また、チップコンデンサａ１０１の場合にも、キャパシタ要素が公比ｒ（０＜ｒ、ｒ≠１）＝２の等比数列をなす容量値を有する複数のキャパシタ要素を有している例を示したが、当該等比数列の公比は２以外の数であってもよい。
また、チップ抵抗器ａ１やチップコンデンサａ１０１では、基板ａ２の表面に絶縁層ａ２０が形成されているが、基板ａ２が絶縁性の基板であれば、絶縁層ａ２０を省くこともできる。
また、チップコンデンサａ１０１では、上部電極膜ａ１１３だけが複数の電極膜部分に分割されている構成を示したが、下部電極膜ａ１１１だけが複数の電極膜部分に分割されていたり、上部電極膜ａ１１３および下部電極膜ａ１１１が両方とも複数の電極膜部分に分割されていたりしてもよい。さらに、前述の実施形態では、上部電極膜または下部電極膜とヒューズユニットとが一体化されている例を示したが、上部電極膜または下部電極膜とは別の導体膜でヒューズユニットを形成してもよい。また、前述したチップコンデンサａ１０１では、上部電極膜ａ１１３および下部電極膜ａ１１１を有する１層のキャパシタ構造が形成されているが、上部電極膜ａ１１３上に、容量膜を介して別の電極膜を積層することで、複数のキャパシタ構造が積層されてもよい。
チップコンデンサａ１０１では、また、基板ａ２として導電性基板を用い、その導電性基板を下部電極として用い、導電性基板の表面に接するように容量膜ａ１１２を形成してもよい。この場合、導電性基板の裏面から一方の外部電極を引き出してもよい。
＜第２参考例に係る発明＞
（１）第２参考例に係る発明の特徴
たとえば、第２参考例に係る発明の特徴は、以下のＢ１〜Ｂ１９である。
（Ｂ１）基板と、基板の表面上に形成された素子と、前記基板の表面上に設けられた外部接続電極とを含み、前記基板の側面が、前記基板の表面に垂直な平面に対して傾斜した部分を有している、チップ部品。
この構成によれば、チップ部品では、基板における表面の縁部および裏面の縁部のうち、一方が他方よりも基板の外方へ張り出している。そのため、チップ部品のコーナー部（角部）が直角にならないので、コーナー部（特に鈍角のコーナー部）におけるチッピングを低減できる。また、この場合、基板の表面側または裏面側から画像認識したときのチップ部品の輪郭は、基板における表面の縁部および裏面の縁部のどちらか一方（基板の外方へ張り出した縁部）だけで構成されて明瞭である。そのため、チップ部品の輪郭を正しく認識できるので、チップ部品を精度良く実装基板に実装することができる。つまり、実装位置精度の向上を図ることができる。
（Ｂ２）前記基板の側面が、前記基板の表面に垂直な平面に対して傾斜した平面に沿った平面である、Ｂ１に記載のチップ部品。
この構成によれば、チップ部品において、基板における表面の縁部および裏面の縁部のうち、一方を確実に他方よりも基板の外方へ張り出すようにすることができる。
（Ｂ３）前記基板の表面の縁部に対して前記基板の裏面の縁部が当該基板の内方に後退している、Ｂ１またはＢ２に記載のチップ部品。
この構成によれば、チップ部品では、基板の裏面におけるコーナー部が鈍角になるので、当該コーナー部におけるチッピングを低減できる。
（Ｂ４）前記基板の表面の縁部に対して前記基板の裏面の縁部が前記基板の外方に張り出している、Ｂ１またはＢ２に記載のチップ部品。
この構成によれば、チップ部品では、基板の表面におけるコーナー部が鈍角になるので、当該コーナー部におけるチッピングを低減できる。
（Ｂ５）前記基板の表面と前記基板の側面とが鋭角を成している、Ｂ１〜Ｂ４のいずれか一項に記載のチップ部品。
この構成によれば、基板の表面の縁部が際立つことからチップ部品の輪郭が一層明瞭になって認識しやすくなるので、チップ部品をより精度良く実装基板に実装することができる。
（Ｂ６）前記素子が、複数の素子要素を含み、前記基板上に設けられ、前記複数の素子要素をそれぞれ前記外部接続電極に切断可能に接続する複数のヒューズをさらに含む、Ｂ１〜Ｂ５のいずれか一項に記載のチップ部品。
（Ｂ７）前記素子要素が、前記基板上に形成された抵抗体膜と、前記抵抗体膜に接するように積層された配線膜とを有する抵抗体である、Ｂ６に記載のチップ部品。
この構成によれば、チップ部品はチップ抵抗器となり、チップ抵抗器では、一つまたは複数のヒューズを選択して切断することにより、複数種類の抵抗値に、容易にかつ速やかに対応することができる。換言すれば、抵抗値の異なる複数の抵抗体を組み合わせることによって、様々な抵抗値のチップ抵抗器を共通の設計で実現することができる。
（Ｂ８）前記素子要素が、前記基板上に形成された容量膜と、前記容量膜に接する電極膜とを有するキャパシタ要素である、Ｂ６に記載のチップ部品。
この構成によれば、チップ部品はチップコンデンサとなり、チップコンデンサでは、一つまたは複数のヒューズを選択して切断することにより、複数種類の容量値に、容易にかつ速やかに対応することができる。換言すれば、容量値の異なる複数のキャパシタ要素を組み合わせることによって、様々な容量値のチップコンデンサを共通の設計で実現することができる。
（Ｂ９）チップ部品は、チップインダクタであってもよい。
（Ｂ１０）チップ部品は、チップダイオードであってもよい。
（Ｂ１１）基板の表面に素子を形成する工程と、前記基板の表面に外部接続電極を形成する工程と、前記基板の側面を、前記基板の表面に垂直な平面に対して傾斜した部分を有するように整形する工程とを含む、チップ部品の製造方法。
この方法によれば、完成したチップ部品では、基板における表面の縁部および裏面の縁部のうち、一方が他方よりも基板の外方へ張り出している。そのため、チップ部品のコーナー部（角部）が直角にならないので、コーナー部（特に鈍角のコーナー部）におけるチッピングを低減できる。また、この場合、基板の表面側または裏面側から画像認識したときのチップ部品の輪郭は、基板における表面の縁部および裏面の縁部のどちらか一方（基板の外方へ張り出した縁部）だけで構成されて明瞭である。そのため、チップ部品の輪郭を正しく認識できるので、チップ部品を精度良く実装基板に実装することができる。つまり、実装位置精度の向上を図ることができる。
（Ｂ１２）基板の表面上に設定した複数のチップ部品領域にそれぞれ素子および外部接続電極を形成する工程と、前記複数のチップ部品領域の境界領域に、前記基板の表面から所定の深さを有し、かつ前記基板の表面に垂直な平面に対して傾斜した部分を有する側壁により区画された溝を形成する工程と、前記基板の裏面を前記溝に到達するまで研削して、前記基板を複数のチップ部品に分割する工程とを含む、チップ部品の製造方法。
この方法によれば、溝を形成する工程において、複数のチップ部品における基板の側面を、基板の表面に垂直な平面に対して傾斜した部分を有するように一度に整形することができる。また、基板の裏面を溝に到達するまで研削することによって、基板から複数のチップ部品の個片を一度に得ることができる。よって、複数のチップ部品の製造時間の短縮を図ることができる。
（Ｂ１３）前記基板の側面を、前記基板の表面に垂直な平面に対して傾斜した平面に沿った平面となるように整形する工程を含む、Ｂ１１またはＢ１２に記載のチップ部品の製造方法。
この方法によれば、チップ部品において、基板における表面の縁部および裏面の縁部のうち、一方を確実に他方よりも基板の外方へ張り出すようにすることができる。
（Ｂ１４）前記基板の表面の縁部に対して前記基板の裏面の縁部を当該基板の内方に後退させる工程を含む、Ｂ１１〜Ｂ１３のいずれか一項に記載のチップ部品の製造方法。
この方法によれば、チップ部品では、基板の裏面におけるコーナー部が鈍角になるので、当該コーナー部におけるチッピングを低減できる。
（Ｂ１５）前記基板の表面の縁部に対して前記基板の裏面の縁部を前記基板の外方に張り出させる工程を含む、Ｂ１１〜Ｂ１３のいずれか一項に記載のチップ部品の製造方法。
この方法によれば、チップ部品では、基板の表面におけるコーナー部が鈍角になるので、当該コーナー部におけるチッピングを低減できる。
（Ｂ１６）前記基板の表面と前記基板の側面とが鋭角を成している、Ｂ１１〜Ｂ１５のいずれか一項に記載のチップ部品の製造方法。
この方法によれば、基板の表面の縁部が際立つことからチップ部品の輪郭が一層明瞭になって認識しやすくなるので、チップ部品をより精度良く実装基板に実装すること（実装位置精度の一層の向上を図ること）ができる。
（Ｂ１７）前記素子が、複数の素子要素を含み、前記基板上に、前記複数の素子要素をそれぞれ前記外部接続電極に切断可能に接続する複数のヒューズを設ける工程を含む、Ｂ１１〜Ｂ１６のいずれか一項に記載のチップ部品の製造方法。
（Ｂ１８）前記素子要素が、前記基板上に形成された抵抗体膜と、前記抵抗体膜に接するように積層された配線膜とを有する抵抗体である、Ｂ１７に記載のチップ部品の製造方法。
この方法によれば、チップ部品はチップ抵抗器となり、チップ抵抗器では、一つまたは複数のヒューズを選択して切断することにより、複数種類の抵抗値に、容易にかつ速やかに対応することができる。換言すれば、抵抗値の異なる複数の抵抗体を組み合わせることによって、様々な抵抗値のチップ抵抗器を共通の設計で実現することができる。
（Ｂ１９）前記素子要素が、前記基板上に形成された容量膜と、前記容量膜に接する電極膜とを有するキャパシタ要素である、Ｂ１７に記載のチップ部品の製造方法。
この方法によれば、チップ部品はチップコンデンサとなり、チップコンデンサでは、一つまたは複数のヒューズを選択して切断することにより、複数種類の容量値に、容易にかつ速やかに対応することができる。換言すれば、容量値の異なる複数のキャパシタ要素を組み合わせることによって、様々な容量値のチップコンデンサを共通の設計で実現することができる。
（２）第２参考例に係る発明の実施形態
以下では、第２参考例の実施の形態を、添付図面を参照して詳細に説明する。なお、図４１〜図６３で示した符号は、これらの図面でのみ有効であり、他の実施形態に使用されていても、当該他の実施形態の符号と同じ要素を示すものではない。
図４１（ａ）は、第２参考例の一実施形態に係るチップ抵抗器の構成を説明するための模式的な斜視図であり、図４１（ｂ）は、チップ抵抗器が実装基板に実装された状態を示す模式的な側面図である。
このチップ抵抗器ｂ１は、微小なチップ部品であり、図４１（ａ）に示すように、直方体形状をなしている。チップ抵抗器ｂ１の平面形状は、直交する二辺（長辺ｂ８１、短辺ｂ８２）がそれぞれ０．４ｍｍ以下、０．２ｍｍ以下の矩形である。好ましくは、チップ抵抗器ｂ１の寸法に関し、長さＬ（長辺ｂ８１の長さ）が約０．３ｍｍであり、幅Ｗ（短辺ｂ８２の長さ）が約０．１５ｍｍであり、厚さＴが約０．１ｍｍである。
このチップ抵抗器ｂ１は、基板上に多数個のチップ抵抗器ｂ１を格子状に形成してから当該基板に溝を形成した後、裏面研磨（または当該基板を溝で分断）して個々のチップ抵抗器ｂ１に分離することによって得られる。
チップ抵抗器ｂ１は、チップ抵抗器ｂ１の本体（抵抗器本体）を構成する基板ｂ２と、外部接続電極となる第１接続電極ｂ３および第２接続電極ｂ４と、第１接続電極ｂ３および第２接続電極ｂ４によって外部接続される素子ｂ５とを主に備えている。
基板ｂ２は、略直方体のチップ形状である。基板ｂ２において、図４１（ａ）における上面は、表面ｂ２Ａである。表面ｂ２Ａは、基板ｂ２において素子ｂ５が形成される面（素子形成面）であり、略長方形状である。基板ｂ２の厚さ方向において表面ｂ２Ａとは反対側の面は、裏面ｂ２Ｂである。表面ｂ２Ａと裏面ｂ２Ｂとは、ほぼ同形状であり、互いに平行である。ただし、表面ｂ２Ａは、裏面ｂ２Ｂよりも大きい。そのため、表面ｂ２Ａに直交する方向から見た平面視において、裏面ｂ２Ｂは、表面ｂ２Ａの内側におさまる。表面ｂ２Ａにおける一対の長辺ｂ８１および短辺ｂ８２によって区画された矩形状の縁を、縁部ｂ８５ということにし、裏面ｂ２Ｂにおける一対の長辺ｂ８１および短辺ｂ８２によって区画された矩形状の縁を、縁部ｂ９０ということにする。
基板ｂ２は、表面ｂ２Ａおよび裏面ｂ２Ｂ以外に、これらの面に交差して延びてこれらの面の間を繋ぐ側面ｂ２Ｃ、側面ｂ２Ｄ、側面ｂ２Ｅおよび側面ｂ２Ｆを有している。
側面ｂ２Ｃは、表面ｂ２Ａおよび裏面ｂ２Ｂにおける長手方向一方側（図４１（ａ）における左手前側）の短辺ｂ８２間に架設されていて、側面ｂ２Ｄは、表面ｂ２Ａおよび裏面ｂ２Ｂにおける長手方向他方側（図４１（ａ）における右奥側）の短辺ｂ８２間に架設されている。側面ｂ２Ｃおよび側面ｂ２Ｄは、当該長手方向における基板ｂ２の両端面である。側面ｂ２Ｅは、表面ｂ２Ａおよび裏面ｂ２Ｂにおける短手方向一方側（図４１（ａ）における左奥側）の長辺ｂ８１間に架設されていて、側面ｂ２Ｆは、表面ｂ２Ａおよび裏面ｂ２Ｂにおける短手方向他方側（図４１（ａ）における右手前側）の長辺ｂ８１間に架設されている。側面ｂ２Ｅおよび側面ｂ２Ｆは、当該短手方向における基板ｂ２の両端面である。側面ｂ２Ｃおよび側面ｂ２Ｄのそれぞれは、側面ｂ２Ｅおよび側面ｂ２Ｆのそれぞれと交差（略直交）している。前述したように表面ｂ２Ａが裏面ｂ２Ｂよりも大きいので、側面ｂ２Ｃ〜ｂ２Ｆのそれぞれは、裏面ｂ２Ｂ側の上底と表面ｂ２Ａ側の下底とを有する等脚台形状をなしている。つまり、チップ抵抗器ｂ１の側面形状は、等脚台形状である。そのため、表面ｂ２Ａ〜側面ｂ２Ｆにおいて隣り合うもの同士が鋭角または鈍角を成している。具体的には、表面ｂ２Ａと、側面ｂ２Ｃ、側面ｂ２Ｄ、側面ｂ２Ｅおよび側面ｂ２Ｆのそれぞれとは鋭角となしていて、裏面ｂ２Ｂと、側面ｂ２Ｃ、側面ｂ２Ｄ、側面ｂ２Ｅおよび側面ｂ２Ｆのそれぞれとは鈍角となしている。なお、説明の便宜上、図４１以降の各図では、側面ｂ２Ｃ〜ｂ２Ｆのそれぞれを実際よりも傾斜させて（誇張して）示している。
基板ｂ２では、表面ｂ２Ａおよび側面ｂ２Ｃ〜ｂ２Ｆのそれぞれの全域が絶縁膜ｂ２３で覆われている。そのため、厳密には、図４１（ａ）では、表面ｂ２Ａおよび側面ｂ２Ｃ〜ｂ２Ｆのそれぞれの全域は、絶縁膜ｂ２３の内側（裏側）に位置していて、外部に露出されていない。さらに、チップ抵抗器ｂ１は、樹脂膜ｂ２４を有している。樹脂膜ｂ２４は、第１樹脂膜ｂ２４Ａと、第１樹脂膜ｂ２４Ａとは別の第２樹脂膜ｂ２４Ｂとを含んでいる。第１樹脂膜ｂ２４Ａは、側面ｂ２Ｃ、側面ｂ２Ｄ、側面ｂ２Ｅおよび側面ｂ２Ｆのそれぞれにおいて表面ｂ２Ａの縁部ｂ８５から裏面ｂ２Ｂ側へ少し離れた領域に形成されている。第２樹脂膜ｂ２４Ｂは、表面ｂ２Ａ上の絶縁膜ｂ２３において表面ｂ２Ａの縁部ｂ８５に重ならない部分（縁部ｂ８５の内側領域）を覆っている。絶縁膜ｂ２３および樹脂膜ｂ２４については、以降で詳説する。
第１接続電極ｂ３および第２接続電極ｂ４は、基板ｂ２の表面ｂ２Ａ上において縁部ｂ８５よりも内側の領域に形成されていて、表面ｂ２Ａ上の第２樹脂膜ｂ２４Ｂから部分的に露出されている。換言すれば、第２樹脂膜ｂ２４Ｂは、第１接続電極ｂ３および第２接続電極ｂ４を露出させるように表面ｂ２Ａ（厳密には表面ｂ２Ａ上の絶縁膜ｂ２３）を覆っている。第１接続電極ｂ３および第２接続電極ｂ４のそれぞれは、たとえば、Ｎｉ（ニッケル）、Ｐｄ（パラジウム）およびＡｕ（金）をこの順番で表面ｂ２Ａ上に積層することによって構成されている。第１接続電極ｂ３および第２接続電極ｂ４は、表面ｂ２Ａの長手方向に間隔を隔てて配置されており、表面ｂ２Ａの短手方向において長手である。図４１（ａ）では、表面ｂ２Ａにおいて、側面ｂ２Ｃ寄りの位置に第１接続電極ｂ３が設けられ、側面ｂ２Ｄ寄りの位置に第２接続電極ｂ４が設けられている。
素子ｂ５は、回路素子であって、基板ｂ２の表面ｂ２Ａにおける第１接続電極ｂ３と第２接続電極ｂ４との間の領域に形成されていて、絶縁膜ｂ２３および第２樹脂膜ｂ２４Ｂによって上から被覆されている。素子ｂ５は、前述した抵抗器本体を構成している。この実施形態の素子ｂ５は、抵抗ｂ５６である。抵抗ｂ５６は、等しい抵抗値を有する複数個の（単位）抵抗体Ｒを表面ｂ２Ａ上でマトリックス状に配列した回路網によって構成されている。抵抗体Ｒは、ＴｉＮ（窒化チタン）、ＴｉＯＮ（酸化窒化チタン）またはＴｉＳｉＯＮからなる。素子ｂ５は、後述する配線膜ｂ２２に電気的に接続されていて、配線膜ｂ２２を介して第１接続電極ｂ３と第２接続電極ｂ４とに電気的に接続されている。
図４１（ｂ）に示すように、第１接続電極ｂ３と第２接続電極ｂ４を実装基板ｂ９に対向させて、半田ｂ１３によって実装基板ｂ９の回路（図示せず）に対して電気的かつ機械的に接続することにより、チップ抵抗器ｂ１を実装基板ｂ９に実装（フリップチップ接続）することができる。なお、外部接続電極として機能する第１接続電極ｂ３および第２接続電極ｂ４は、半田濡れ性の向上および信頼性の向上のために、金（Ａｕ）で形成するか、または表面に金メッキを施すことが望ましい。
図４２は、チップ抵抗器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成（レイアウトパターン）を示す図である。
図４２を参照して、素子ｂ５は、抵抗回路網となっている。具体的に、素子ｂ５は、行方向（基板ｂ２の長手方向）に沿って配列された８個の抵抗体Ｒと、列方向（基板ｂ２の幅方向）に沿って配列された４４個の抵抗体Ｒとで構成された合計３５２個の抵抗体Ｒを有している。これらの抵抗体Ｒは、素子ｂ５の抵抗回路網を構成する複数の素子要素である。
これら多数個の抵抗体Ｒが１個〜６４個の所定個数毎にまとめられて電気的に接続されることによって、複数種類の抵抗回路が形成されている。形成された複数種類の抵抗回路は、導体膜Ｄ（導体で形成された配線膜）で所定の態様に接続されている。さらに、基板ｂ２の表面ｂ２Ａには、抵抗回路を素子ｂ５に対して電気的に組み込んだり、または、素子ｂ５から電気的に分離したりするために切断（溶断）可能な複数のヒューズ（ヒューズ）Ｆが設けられている。複数のヒューズＦおよび導体膜Ｄは、第２接続電極ｂ３の内側辺沿いに、配置領域が直線状になるように配列されている。より具体的には、複数のヒューズＦおよび導体膜Ｄが隣接するように配置され、その配列方向が直線状になっている。複数のヒューズＦは、複数種類の抵抗回路（抵抗回路毎の複数の抵抗体Ｒ）を第２接続電極ｂ３に対して切断可能（切り離し可能）に接続している。複数のヒューズＦおよび導体膜Ｄは、前述した抵抗器本体を構成している。
図４３Ａは、図４２に示す素子の一部分を拡大して描いた平面図である。図４３Ｂは、素子における抵抗体の構成を説明するために描いた図４３ＡのＢ−Ｂに沿う長さ方向の縦断面図である。図４３Ｃは、素子における抵抗体の構成を説明するために描いた図４３ＡのＣ−Ｃに沿う幅方向の縦断面図である。
図４３Ａ、図４３Ｂおよび図４３Ｃを参照して、抵抗体Ｒの構成について説明をする。
チップ抵抗器ｂ１は、前述した配線膜ｂ２２、絶縁膜ｂ２３および樹脂膜ｂ２４の他に、絶縁層ｂ２０と抵抗体膜ｂ２１とをさらに備えている（図４３Ｂおよび図４３Ｃ参照）。絶縁層ｂ２０、抵抗体膜ｂ２１、配線膜ｂ２２、絶縁膜ｂ２３および樹脂膜ｂ２４は、基板ｂ２（表面ｂ２Ａ）上に形成されている。
絶縁層ｂ２０は、ＳｉＯ２（酸化シリコン）からなる。絶縁層ｂ２０は、基板ｂ２の表面ｂ２Ａの全域を覆っている。絶縁層ｂ２０の厚さは、約１００００Åである。
抵抗体膜ｂ２１は、絶縁層ｂ２０上に形成されている。抵抗体膜ｂ２１は、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮにより形成されている。抵抗体膜ｂ２１の厚さは、約２０００Åである。抵抗体膜ｂ２１は、第１接続電極ｂ３と第２接続電極ｂ４との間を平行に直線状に延びる複数本の抵抗体膜（以下「抵抗体膜ラインｂ２１Ａ」という）を構成していて、抵抗体膜ラインｂ２１Ａは、ライン方向に所定の位置で切断されている場合がある（図４３Ａ参照）。
抵抗体膜ラインｂ２１Ａ上には、配線膜ｂ２２が積層されている。配線膜ｂ２２は、Ａｌ（アルミニウム）またはアルミニウムとＣｕ（銅）との合金（ＡｌＣｕ合金）からなる。配線膜ｂ２２の厚さは、約８０００Åである。配線膜ｂ２２は、抵抗体膜ラインｂ２１Ａ上に、ライン方向に一定間隔Ｒを開けて積層されていて、抵抗体膜ラインｂ２１Ａに接している。
この構成の抵抗体膜ラインｂ２１Ａおよび配線膜ｂ２２の電気的特徴を回路記号で示すと、図４４の通りである。すなわち、図４４（ａ）に示すように、所定間隔Ｒの領域の抵抗体膜ラインｂ２１Ａ部分が、それぞれ、一定の抵抗値ｒを有する１つの抵抗体Ｒを形成している。
そして、配線膜ｂ２２が積層された領域では、配線膜ｂ２２が隣り合う抵抗体Ｒ同士を電気的に接続することによって、当該配線膜ｂ２２で抵抗体膜ラインｂ２１Ａが短絡されている。よって、図４４（ｂ）に示す抵抗ｒの抵抗体Ｒの直列接続からなる抵抗回路が形成されている。
また、隣接する抵抗体膜ラインｂ２１Ａ同士は抵抗体膜ｂ２１および配線膜ｂ２２で接続されているから、図４３Ａに示す素子ｂ５の抵抗回路網は、図４４（ｃ）に示す（前述した抵抗体Ｒの単位抵抗からなる）抵抗回路を構成している。このように、抵抗体膜ｂ２１および配線膜ｂ２２は、抵抗体Ｒや抵抗回路（つまり素子ｂ５）を構成している。そして、各抵抗体Ｒは、抵抗体膜ラインｂ２１Ａ（抵抗体膜ｂ２１）と、抵抗体膜ラインｂ２１Ａ上にライン方向に一定間隔をあけて積層された複数の配線膜ｂ２２とを含み、配線膜ｂ２２が積層されていない一定間隔Ｒ部分の抵抗体膜ラインｂ２１Ａが、１個の抵抗体Ｒを構成している。抵抗体Ｒを構成している部分における抵抗体膜ラインｂ２１Ａは、その形状および大きさが全て等しい。よって、基板ｂ２上にマトリックス状に配列された多数個の抵抗体Ｒは、等しい抵抗値を有している。
また、抵抗体膜ラインｂ２１Ａ上に積層された配線膜ｂ２２は、抵抗体Ｒを形成するとともに、複数個の抵抗体Ｒを接続して抵抗回路を構成するための導体膜Ｄの役目も果たしている（図４２参照）。
図４５（ａ）は、図４２に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズを含む領域の部分拡大平面図であり、図４５（ｂ）は、図４５（ａ）のＢ−Ｂに沿う断面構造を示す図である。
図４５（ａ）および（ｂ）に示すように、前述したヒューズＦおよび導体膜Ｄも、抵抗体Ｒを形成する抵抗体膜ｂ２１上に積層された配線膜ｂ２２により形成されている。すなわち、抵抗体Ｒを形成する抵抗体膜ラインｂ２１Ａ上に積層された配線膜ｂ２２と同じレイヤーに、配線膜ｂ２２と同じ金属材料であるＡｌまたはＡｌＣｕ合金によってヒューズＦおよび導体膜Ｄが形成されている。なお、配線膜ｂ２２は、前述したように、抵抗回路を形成するために、複数個の抵抗体Ｒを電気的に接続する導体膜Ｄとしても用いられている。
つまり、抵抗体膜ｂ２１上に積層された同一レイヤーにおいて、抵抗体Ｒを形成するための配線膜や、ヒューズＦや、導体膜Ｄや、さらには、素子ｂ５を第１接続電極ｂ３および第２接続電極ｂ４に接続するための配線膜が、配線膜ｂ２２として、同一の金属材料（ＡｌまたはＡｌＣｕ合金）を用いて形成されている。なお、ヒューズＦを配線膜ｂ２２と異ならせている（区別している）のは、ヒューズＦが切断しやすいように細く形成されていること、および、ヒューズＦの周囲に他の回路要素が存在しないように配置されていることによるからである。
ここで、配線膜ｂ２２において、ヒューズＦが配置された領域を、トリミング対象領域Ｘということにする（図４２および図４５（ａ）参照）。トリミング対象領域Ｘは、第２接続電極ｂ３の内側辺沿いの直線状領域であって、トリミング対象領域Ｘには、ヒューズＦだけでなく、導体膜Ｄも配置されている。また、トリミング対象領域Ｘの配線膜ｂ２２の下方にも抵抗体膜ｂ２１が形成されている（図４５（ｂ）参照）。そして、ヒューズＦは、配線膜ｂ２２において、トリミング対象領域Ｘ以外の部分よりも配線間距離が大きい（周囲から離された）配線である。
なお、ヒューズＦは、配線膜ｂ２２の一部だけでなく、抵抗体Ｒ（抵抗体膜ｂ２１）の一部と抵抗体膜ｂ２１上の配線膜ｂ２２の一部とのまとまり（ヒューズ素子）を指していてもよい。
また、ヒューズＦは、導体膜Ｄと同一のレイヤーを用いる場合のみを説明したが、導体膜Ｄでは、その上に更に別の導体膜を積層するようにし、導体膜Ｄ全体の抵抗値を下げるようにしてもよい。なお、この場合であっても、ヒューズＦの上に導体膜を積層しなければ、ヒューズＦの溶断性が悪くなることはない。
図４６は、第２参考例の実施形態に係る素子の電気回路図である。
図４６を参照して、素子ｂ５は、基準抵抗回路Ｒ８と、抵抗回路Ｒ６４、２つの抵抗回路Ｒ３２、抵抗回路Ｒ１６、抵抗回路Ｒ８、抵抗回路Ｒ４、抵抗回路Ｒ２、抵抗回路Ｒ１、抵抗回路Ｒ／２、抵抗回路Ｒ／４、抵抗回路Ｒ／８、抵抗回路Ｒ／１６、抵抗回路Ｒ／３２とを第１接続電極ｂ３からこの順番で直列接続することによって構成されている。基準抵抗回路Ｒ８および抵抗回路Ｒ６４〜Ｒ２のそれぞれは、自身の末尾の数（Ｒ６４の場合には「６４」）と同数の抵抗体Ｒを直列接続することで構成されている。抵抗回路Ｒ１は、１つの抵抗体Ｒで構成されている。抵抗回路Ｒ／２〜Ｒ／３２のそれぞれは、自身の末尾の数（Ｒ／３２の場合には「３２」）と同数の抵抗体Ｒを並列接続することで構成されている。抵抗回路の末尾の数の意味については、後述する図４７および図４８においても同じである。
そして、基準抵抗回路Ｒ８以外の抵抗回路Ｒ６４〜抵抗回路Ｒ／３２のそれぞれに対して、ヒューズＦが１つずつ並列的に接続されている。ヒューズＦ同士は、直接または導体膜Ｄ（図４５（ａ）参照）を介して直列に接続されている。
図４６に示すように全てのヒューズＦが溶断されていない状態では、素子ｂ５は、第１接続電極ｂ３および第２接続電極ｂ４間に設けられた８個の抵抗体Ｒの直列接続からなる基準抵抗回路Ｒ８の抵抗回路を構成している。たとえば、１個の抵抗体Ｒの抵抗値ｒをｒ＝８Ωとすれば、８ｒ＝６４Ωの抵抗回路（基準抵抗回路Ｒ８）により第１接続電極ｂ３および第２接続電極ｂ４が接続されたチップ抵抗器ｂ１が構成されている。
また、全てのヒューズＦが溶断されていない状態では、基準抵抗回路Ｒ８以外の複数種類の抵抗回路は、短絡された状態となっている。つまり、基準抵抗回路Ｒ８には、１２種類１３個の抵抗回路Ｒ６４〜Ｒ／３２が直列に接続されているが、各抵抗回路は、それぞれ並列に接続されたヒューズＦにより短絡されているので、電気的に見ると、各抵抗回路は素子ｂ５に組み込まれてはいない。
この実施形態に係るチップ抵抗器ｂ１では、要求される抵抗値に応じて、ヒューズＦを選択的に、たとえばレーザ光で溶断する。それにより、並列的に接続されたヒューズＦが溶断された抵抗回路は、素子ｂ５に組み込まれることになる。よって、素子ｂ５の全体の抵抗値を、溶断されたヒューズＦに対応する抵抗回路が直列に接続されて組み込まれた抵抗値とすることができる。
特に、複数種類の抵抗回路は、等しい抵抗値を有する抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個…と、公比が２となる等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗回路ならびに等しい抵抗値の抵抗体Ｒが並列に２個、４個、８個、１６個…と、公比が２となる等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗回路を備えている。そのため、ヒューズＦ（前述したヒューズ素子も含む）を選択的に溶断することにより、素子ｂ５（抵抗ｂ５６）全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調整して、チップ抵抗器ｂ１において所望の値の抵抗を発生させることができる。
図４７は、第２参考例の他の実施形態に係る素子の電気回路図である。
図４６に示すように基準抵抗回路Ｒ８および抵抗回路Ｒ６４〜抵抗回路Ｒ／３２を直列接続して素子ｂ５を構成する代わりに、図４７に示すように素子ｂ５を構成してもかまわない。詳しくは、第１接続電極ｂ３および第２接続電極ｂ４の間で、基準抵抗回路Ｒ／１６と、１２種類の抵抗回路Ｒ／１６、Ｒ／８、Ｒ／４、Ｒ／２、Ｒ１、Ｒ２、Ｒ４、Ｒ８、Ｒ１６、Ｒ３２、Ｒ６４、Ｒ１２８の並列接続回路との直列接続回路によって素子ｂ５を構成してもよい。
この場合、基準抵抗回路Ｒ／１６以外の１２種類の抵抗回路には、それぞれ、ヒューズＦが直列に接続されている。全てのヒューズＦが溶断されていない状態では、各抵抗回路は素子ｂ５に対して電気的に組み込まれている。要求される抵抗値に応じて、ヒューズＦを選択的に、たとえばレーザ光で溶断すれば、溶断されたヒューズＦに対応する抵抗回路（ヒューズＦが直列に接続された抵抗回路）は、素子ｂ５から電気的に分離されるので、チップ抵抗器ｂ１全体の抵抗値を調整することができる。
図４８は、第２参考例のさらに他の実施形態に係る素子の電気回路図である。
図４８に示す素子ｂ５の特徴は、複数種類の抵抗回路の直列接続と、複数種類の抵抗回路の並列接続とが直列に接続された回路構成となっていることである。直列接続される複数種類の抵抗回路には、先の実施形態と同様、抵抗回路毎に、並列にヒューズＦが接続されていて、直列接続された複数種類の抵抗回路は、全てヒューズＦで短絡状態とされている。従って、ヒューズＦを溶断すると、その溶断されるヒューズＦで短絡されていた抵抗回路が、素子ｂ５に電気的に組み込まれることになる。
一方、並列接続された複数種類の抵抗回路には、それぞれ、直列にヒューズＦが接続されている。従って、ヒューズＦを溶断することにより、溶断されたヒューズＦが直列に接続されている抵抗回路を、抵抗回路の並列接続から電気的に切り離すことができる。
かかる構成とすれば、たとえば、１ｋΩ以下の小抵抗は並列接続側で作り、１ｋΩ以上の抵抗回路を直列接続側で作れば、数Ωの小抵抗から数ＭΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗の回路網を用いて作ることができる。つまり、チップ抵抗器ｂ１では、一つまたは複数のヒューズＦを選択して切断することにより、複数種類の抵抗値に、容易にかつ速やかに対応することができる。換言すれば、抵抗値の異なる複数の抵抗体Ｒを組み合わせることによって、様々な抵抗値のチップ抵抗器ｂ１を共通の設計で実現することができる。
以上のように、このチップ抵抗器ｂ１では、トリミング対象領域Ｘにおいて、複数の抵抗体Ｒ（抵抗回路）の接続状態が変更可能である。
図４９は、チップ抵抗器の模式的な断面図である。
次に、図４９を参照して、チップ抵抗器ｂ１についてさらに詳しく説明する。なお、説明の便宜上、図４９では、前述した素子ｂ５については簡略化して示しているとともに、基板ｂ２以外の各要素にはハッチングを付している。
ここでは、前述した絶縁膜ｂ２３および樹脂膜ｂ２４について説明する。
絶縁膜ｂ２３は、たとえばＳｉＮ（窒化シリコン）からなり、その厚さは、１０００Å〜５０００Å（ここでは、約３０００Å）である。絶縁膜ｂ２３は、表面ｂ２Ａおよび側面ｂ２Ｃ〜ｂ２Ｆのそれぞれにおける全域に亘って設けられている。表面ｂ２Ａ上の絶縁膜ｂ２３は、抵抗体膜ｂ２１および抵抗体膜ｂ２１上の各配線膜ｂ２２（つまり、素子ｂ５）を表面（図４９の上側）から被覆していて、素子ｂ５における各抵抗体Ｒの上面を覆っている。そのため、絶縁膜ｂ２３は、前述したトリミング対象領域Ｘにおける配線膜ｂ２２も覆っている（図４５（ｂ）参照）。また、絶縁膜ｂ２３は、素子ｂ５（配線膜ｂ２２および抵抗体膜ｂ２１）に接しており、抵抗体膜ｂ２１以外の領域では絶縁層ｂ２０にも接している。これにより、表面ｂ２Ａ上の絶縁膜ｂ２３は、表面ｂ２Ａ全域を覆って素子ｂ５および絶縁層ｂ２０を保護する保護膜として機能している。また、表面ｂ２Ａでは、絶縁膜ｂ２３によって、抵抗体Ｒ間における配線膜ｂ２２以外での短絡（隣り合う抵抗体膜ラインｂ２１Ａ間における短絡）が防止されている。
一方、側面ｂ２Ｃ〜ｂ２Ｆのそれぞれに設けられた絶縁膜ｂ２３は、側面ｂ２Ｃ〜ｂ２Ｆのそれぞれを保護する保護層として機能している。側面ｂ２Ｃ〜ｂ２Ｆのそれぞれと表面ｂ２Ａとの境界は、前述した縁部ｂ８５であるが、絶縁膜ｂ２３は、当該境界（縁部ｂ８５）も覆っている。絶縁膜ｂ２３において、縁部ｂ８５を覆っている部分（縁部ｂ８５に重なっている部分）を端部ｂ２３Ａということにする。
樹脂膜ｂ２４は、絶縁膜ｂ２３とともにチップ抵抗器ｂ１の表面ｂ２Ａを保護するものであり、ポリイミド等の樹脂からなる。樹脂膜ｂ２４の厚みは、約５μｍである。
樹脂膜ｂ２４は、前述したように、第１樹脂膜ｂ２４Ａと第２樹脂膜ｂ２４Ｂとを有している。
第１樹脂膜ｂ２４Ａは、側面ｂ２Ｃ〜ｂ２Ｆのそれぞれにおいて縁部ｂ８５（絶縁膜ｂ２３の端部ｂ２３Ａ）から裏面ｂ２Ｂ側へ少し離れた部分を被覆している。具体的に、第１樹脂膜ｂ２４Ａは、側面ｂ２Ｃ〜ｂ２Ｆのそれぞれにおいて、表面ｂ２Ａの縁部ｂ８５から裏面ｂ２Ｂ側に間隔Ｋを開けた領域に形成されている。ただし、第１樹脂膜ｂ２４Ａは、裏面ｂ２Ｂよりも表面ｂ２Ａ側へ偏って配置されている。側面ｂ２Ｃおよびｂ２Ｄの第１樹脂膜ｂ２４Ａは、短辺ｂ８２に沿って筋状に延びており、短辺ｂ８２方向における全域にわたって形成されている（図４１（ａ）参照）。側面ｂ２Ｅおよびｂ２Ｆの第１樹脂膜ｂ２４Ａは、長辺ｂ８１に沿って筋状に延びており、長辺ｂ８１方向における全域にわたって形成されている（図４１（ａ）参照）。側面ｂ２Ｃ〜ｂ２Ｆのそれぞれにおける第１樹脂膜ｂ２４Ａは、表面ｂ２Ａの縁（縁部ｂ８５）よりも外方に張り出している。詳しくは、第１樹脂膜ｂ２４Ａは、表面ｂ２Ａに沿う方向において縁部ｂ８５よりも外方へ円弧状に膨出している。そのため、平面視では、第１樹脂膜ｂ２４Ａがチップ抵抗器ｂ１の輪郭をなす。
第２樹脂膜ｂ２４Ｂは、表面ｂ２Ａ上の絶縁膜ｂ２３の表面（絶縁膜ｂ２３に被覆された抵抗体膜ｂ２１および配線膜ｂ２２も含む）の略全域を被覆している。具体的に、第２樹脂膜ｂ２４Ｂは、絶縁膜ｂ２３の端部ｂ２３Ａ（表面ｂ２Ａの縁部ｂ８５）を覆わないように、端部ｂ２３Ａから外れて形成されている。そのため、第１樹脂膜ｂ２４Ａと第２樹脂膜ｂ２４Ｂとは、連続しておらず、端部ｂ２３Ａ（縁部ｂ８５の全域）において途切れている。これにより、絶縁膜ｂ２３の端部ｂ２３Ａ（縁部ｂ８５の全域）は、外部に露出されている。
第２樹脂膜ｂ２４Ｂにおいて、平面視で離れた２つの位置には、開口ｂ２５が１つずつ形成されている。各開口ｂ２５は、第２樹脂膜ｂ２４Ｂおよび絶縁膜ｂ２３を、それぞれの厚さ方向において連続して貫通する貫通孔である。そのため、開口ｂ２５は、第２樹脂膜ｂ２４Ｂだけでなく絶縁膜ｂ２３にも形成されている。各開口ｂ２５からは、配線膜ｂ２２の一部が露出されている。配線膜ｂ２２において各開口ｂ２５から露出された部分は、外部接続用のパッド領域ｂ２２Ａとなっている。
２つの開口ｂ２５のうち、一方の開口ｂ２５は、第１接続電極ｂ３によって埋め尽くされ、他方の開口ｂ２５は、第２接続電極ｂ４によって埋め尽くされている。そして、第１接続電極ｂ３および第２接続電極ｂ４のそれぞれの一部は、第２樹脂膜ｂ２４Ｂの表面において開口ｂ２５からはみ出している。第１接続電極ｂ３は、当該一方の開口ｂ２５を介して、この開口ｂ２５におけるパッド領域ｂ２２Ａにおいて配線膜ｂ２２に対して電気的に接続されている。第２接続電極ｂ４は、当該他方の開口ｂ２５を介して、この開口ｂ２５におけるパッド領域ｂ２２Ａにおいて配線膜ｂ２２に対して電気的に接続されている。これにより、第１接続電極ｂ３および第２接続電極ｂ４のそれぞれは、素子ｂ５に対して電気的に接続されている。ここで、配線膜ｂ２２は、抵抗体Ｒのまとまり（抵抗ｂ５６）、第１接続電極ｂ３および第２接続電極ｂ４のそれぞれに接続された配線を形成している。
このように、開口ｂ２５が形成された第２樹脂膜ｂ２４Ｂおよび絶縁膜ｂ２３は、開口ｂ２５から第１接続電極ｂ３および第２接続電極ｂ４を露出させた状態で表面ｂ２Ａを覆っている。そのため、第２樹脂膜ｂ２４Ｂの表面において開口ｂ２５からはみ出した第１接続電極ｂ３および第２接続電極ｂ４を介して、チップ抵抗器ｂ１と実装基板ｂ９との間における電気的接続を達成することができる（図４１（ｂ）参照）。
ここで、第２樹脂膜ｂ２４Ｂにおいて第１接続電極ｂ３と第２接続電極ｂ４との間に位置する部分（「中央部分ｂ２４Ｃ」ということにする）は、第１接続電極ｂ３および第２接続電極ｂ４よりも高くなっている（表面ｂ２Ａから離れている）。つまり、中央部分ｂ２４Ｃは、第１接続電極ｂ３および第２接続電極ｂ４以上の高さの表面ｂ２４Ｄを有している。表面ｂ２４Ｄは、表面ｂ２Ａから離れる方向へ向けて凸湾曲している。
図５０Ａ〜図５０Ｇは、図４９に示すチップ抵抗器の製造方法を示す図解的な断面図である。
まず、図５０Ａに示すように、基板ｂ２の元となる基板ｂ３０を用意する。この場合、基板ｂ３０の表面ｂ３０Ａは、基板ｂ２の表面ｂ２Ａであり、基板ｂ３０の裏面ｂ３０Ｂは、基板ｂ２の裏面ｂ２Ｂである。
そして、基板ｂ３０の表面ｂ３０Ａを熱酸化して、表面ｂ３０ＡにＳｉＯ２等からなる絶縁層ｂ２０を形成し、絶縁層ｂ２０上に素子ｂ５（抵抗体Ｒおよび抵抗体Ｒに接続された配線膜ｂ２２）を形成する。具体的には、スパッタリングにより、まず、絶縁層ｂ２０の上にＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮの抵抗体膜ｂ２１を全面に形成し、さらに、抵抗体膜ｂ２１に接するように抵抗体膜ｂ２１の上にアルミニウム（Ａｌ）の配線膜ｂ２２を積層する。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングにより抵抗体膜ｂ２１および配線膜ｂ２２を選択的に除去してパターニングし、図４３Ａに示すように、平面視で、抵抗体膜ｂ２１が積層された一定幅の抵抗体膜ラインｂ２１Ａが一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗体膜ラインｂ２１Ａおよび配線膜ｂ２２が切断された領域も形成されるとともに、前述したトリミング対象領域ＸにおいてヒューズＦおよび導体膜Ｄが形成される（図４２参照）。続いて、たとえばウェットエッチングにより抵抗体膜ラインｂ２１Ａの上に積層された配線膜ｂ２２を選択的に除去する。この結果、抵抗体膜ラインｂ２１Ａ上に一定間隔Ｒをあけて配線膜ｂ２２が積層された構成の素子ｂ５が得られる。この際、抵抗体膜ｂ２１および配線膜ｂ２２が目標寸法で形成されたか否かを確かめるために、素子ｂ５全体の抵抗値を測定してもよい。
図５０Ａを参照して、素子ｂ５は、１枚の基板ｂ３０に形成するチップ抵抗器ｂ１の数に応じて、基板ｂ３０の表面ｂ３０Ａ上における多数の箇所に形成される。基板ｂ３０において素子ｂ５（前述した抵抗ｂ５６）が形成された１つの領域をチップ部品領域Ｙ（またはチップ抵抗器領域Ｙ）というと、基板ｂ３０の表面ｂ３０Ａには、抵抗ｂ５６をそれぞれ有する複数のチップ部品領域Ｙ（つまり、素子ｂ５）が形成（設定）される。１つのチップ部品領域Ｙは、完成した１つのチップ抵抗器ｂ１（図４９参照）を平面視したものと一致する。そして、基板ｂ３０の表面ｂ３０Ａにおいて、隣り合うチップ部品領域Ｙの間の領域を、境界領域Ｚということにする。境界領域Ｚは、帯状をなしていて、平面視で格子状に延びている。境界領域Ｚによって区画された１つの格子の中にチップ部品領域Ｙが１つ配置されている。境界領域Ｚの幅は、１μｍ〜６０μｍ（たとえば２０μｍ）と極めて狭いので、基板ｂ３０では多くのチップ部品領域Ｙを確保でき、結果としてチップ抵抗器ｂ１の大量生産が可能になる。
次いで、図５０Ａに示すように、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、ＳｉＮからなる絶縁膜ｂ４５を、基板ｂ３０の表面ｂ３０Ａの全域に亘って形成する。絶縁膜ｂ４５は、絶縁層ｂ２０および絶縁層ｂ２０上の素子ｂ５（抵抗体膜ｂ２１や配線膜ｂ２２）を全て覆っていて、これらに接している。そのため、絶縁膜ｂ４５は、前述したトリミング対象領域Ｘ（図４２参照）における配線膜ｂ２２も覆っている。また、絶縁膜ｂ４５は、基板ｂ３０の表面ｂ３０Ａにおいて全域に亘って形成されることから、表面ｂ３０Ａにおいて、トリミング対象領域Ｘ以外の領域にまで延びて形成される。これにより、絶縁膜ｂ４５は、表面ｂ３０Ａ（表面ｂ３０Ａ上の素子ｂ５も含む）全域を保護する保護膜となる。
次いで、図５０Ｂに示すように、絶縁膜ｂ４５を全て覆うように、基板ｂ３０の表面ｂ３０Ａの全域に亘ってレジストパターンｂ４１を形成する。レジストパターンｂ４１には、開口ｂ４２が形成されている。
図５１は、図５０Ｂの工程において溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。
図５１を参照して、レジストパターンｂ４１の開口ｂ４２は、多数のチップ抵抗器ｂ１（換言すれば、前述したチップ部品領域Ｙ）を行列状（格子状でもある）に配置した場合において平面視で隣り合うチップ抵抗器ｂ１の輪郭の間の領域（図５１においてハッチングを付した部分であり、換言すれば、境界領域Ｚ）に一致（対応）している。そのため、開口ｂ４２の全体形状は、互いに直交する直線部分ｂ４２Ａおよびｂ４２Ｂを複数有する格子状になっている。
レジストパターンｂ４１では、開口ｂ４２において互いに直交する直線部分ｂ４２Ａおよびｂ４２Ｂは、互いに直交した状態を保ちながら（湾曲することなく）つながっている。そのため、直線部分ｂ４２Ａおよびｂ４２Ｂの交差部分ｂ４３は、平面視で略９０°をなすように尖っている。
図５０Ｂを参照して、レジストパターンｂ４１をマスクとするプラズマエッチングにより、絶縁膜ｂ４５、絶縁層ｂ２０および基板ｂ３０のそれぞれを選択的に除去する。これにより、隣り合う素子ｂ５（チップ部品領域Ｙ）の間の境界領域Ｚにおいて基板ｂ３０の材料が除去される。その結果、平面視においてレジストパターンｂ４１の開口ｂ４２と一致する位置（境界領域Ｚ）には、絶縁膜ｂ４５および絶縁層ｂ２０を貫通して基板ｂ３０の表面ｂ３０Ａから基板ｂ３０の厚さ途中まで到達する所定深さの溝ｂ４４が形成される。溝ｂ４４は、互いに対向する１対の側壁ｂ４４Ａと、当該１対の側壁ｂ４４Ａの下端（基板ｂ３０の裏面ｂ３０Ｂ側の端）の間を結ぶ底壁ｂ４４Ｂとによって区画されている。基板ｂ３０の表面ｂ３０Ａを基準とした溝ｂ４４の深さは約１００μｍであり、溝ｂ４４の幅（対向する側壁ｂ４４Ａの間隔）は２０μｍ前後である。ただし、溝ｂ４４の幅は、底壁ｂ４４Ｂに近付くに従って広がっている。そのため、各側壁ｂ４４Ａにおいて溝ｂ４４を区画する側面（区画面ｂ４４Ｃ）は、基板ｂ３０の表面ｂ３０Ａに垂直な平面Ｈに対して傾斜している。
基板ｂ３０における溝ｂ４４の全体形状は、平面視でレジストパターンｂ４１の開口ｂ４２（図５１参照）と一致する格子状になっている。そして、基板ｂ３０の表面ｂ３０Ａでは、各素子ｂ５が形成されたチップ部品領域Ｙのまわりを溝ｂ４４における矩形枠体部分（境界領域Ｚ）が取り囲んでいる。基板ｂ３０において素子ｂ５が形成された部分は、チップ抵抗器ｂ１の半製品ｂ５０である。基板ｂ３０の表面ｂ３０Ａでは、溝ｂ４４に取り囲まれたチップ部品領域Ｙに半製品ｂ５０が１つずつ位置していて、これらの半製品ｂ５０は、行列状に整列配置されている。このように溝ｂ４４を形成することによって、基板ｂ３０を複数のチップ部品領域Ｙ毎の基板ｂ２（前述した抵抗器本体）に分離する。
図５０Ｂに示すように溝ｂ４４が形成された後、レジストパターンｂ４１を除去し、図５０Ｃに示すようにマスクｂ６５を用いたエッチングによって、絶縁膜ｂ４５を選択的に除去する。マスクｂ６５では、絶縁膜ｂ４５において平面視で各パッド領域ｂ２２Ａ（図４９参照）に一致する部分に、開口ｂ６６が形成されている。これにより、エッチングによって、絶縁膜ｂ４５において開口ｂ６６と一致する部分が除去され、当該部分には、開口ｂ２５が形成される。これにより、絶縁膜ｂ４５は、開口ｂ２５において各パッド領域ｂ２２Ａを露出させるように形成されたことになる。１つの半製品ｂ５０につき、開口ｂ２５は２つ形成される。
各半製品ｂ５０において、絶縁膜ｂ４５に２つの開口ｂ２５を形成した後に、抵抗測定装置（図示せず）のプローブｂ７０を各開口ｂ２５のパッド領域ｂ２２Ａに接触させて、素子ｂ５の全体の抵抗値を検出する。そして、絶縁膜ｂ４５越しにレーザ光（図示せず）を任意のヒューズＦ（図４２参照）に照射することによって、前述したトリミング対象領域Ｘの配線膜ｂ２２をレーザ光でトリミングして、当該ヒューズＦを溶断する。このようにして、必要な抵抗値となるようにヒューズＦを溶断（トリミング）することによって、前述したように、半製品ｂ５０（換言すれば、チップ抵抗器ｂ１）全体の抵抗値を調整できる。このとき、絶縁膜ｂ４５が素子ｂ５を覆うカバー膜となっているので、溶断の際に生じた破片などが素子ｂ５に付着して短絡が生じることを防止できる。また、絶縁膜ｂ４５がヒューズＦ（抵抗体膜ｂ２１）を覆っていることから、レーザ光のエネルギーをヒューズＦに蓄えてヒューズＦを確実に溶断することができる。
その後、ＣＶＤ法によって絶縁膜ｂ４５上にＳｉＮを形成し、絶縁膜ｂ４５を厚くする。このとき、図５０Ｄに示すように、溝ｂ４４の内周面（前述した側壁ｂ４４Ａの区画面ｂ４４Ｃや底壁ｂ４４Ｂの上面）の全域にも絶縁膜ｂ４５が形成される。最終的な絶縁膜ｂ４５（図５０Ｄに示された状態）は、１０００Å〜５０００Å（ここでは、約３０００Å）の厚さを有している。このとき、絶縁膜ｂ４５の一部は、各開口ｂ２５に入り込んで開口ｂ２５を塞いでいる。
その後、ポリイミドからなる感光性樹脂の液体を、基板ｂ３０に対して、絶縁膜ｂ４５の上からスプレー塗布して、図５０Ｄに示すように感光性樹脂の塗布膜ｂ４６を形成する。液状の感光性樹脂は、溝ｂ４４の入口（絶縁膜ｂ２３の端部ｂ２３Ａや基板ｂ２の縁部ｂ８５に相当する部分）では留まることができずに流れてしまう。そのため、液状の感光性樹脂は、溝ｂ４４の側壁ｂ４４Ａ（区画面ｂ４４Ｃ）において基板ｂ３０の表面ｂ３０Ａよりも裏面ｂ３０Ｂ側（底壁ｂ４４Ｂ側）の領域と、表面ｂ３０Ａ上で絶縁膜ｂ２３の端部ｂ２３Ａから外れた領域とに付着し、それぞれの領域において塗布膜ｂ４６（樹脂膜）となる。表面ｂ３０Ａ上の塗布膜ｂ４６は、表面張力によって上方へ凸湾曲した形状となる。
なお、溝ｂ４４の側壁ｂ４４Ａに形成された塗布膜ｂ４６は、溝ｂ４４の側壁ｂ４４Ａにおける素子ｂ５側（表面ｂ３０Ａ側）の一部を覆っているだけで、塗布膜ｂ４６は、溝ｂ４４の底壁ｂ４４Ｂまで届いていない。そのため、溝ｂ４４は、塗布膜ｂ４６によって塞がれていない。
次いで、塗布膜ｂ４６に熱処理（キュア処理）を施す。これにより、塗布膜ｂ４６の厚みが熱収縮するとともに、塗布膜ｂ４６が硬化して膜質が安定する。
次いで、図５０Ｅに示すように、塗布膜ｂ４６をパターニングし、表面ｂ３０Ａ上の塗布膜ｂ４６において平面視で配線膜ｂ２２の各パッド領域ｂ２２Ａ（開口ｂ２５）と一致する部分を選択的に除去する。具体的には、平面視で各パッド領域ｂ２２Ａに整合（一致）するパターンの開口ｂ６１が形成されたマスクｂ６２を用いて、塗布膜ｂ４６を、当該パターンで露光して現像する。これにより、各パッド領域ｂ２２Ａの上方で塗布膜ｂ４６が分離される。次いで、図示しないマスクを用いたＲＩＥによって各パッド領域ｂ２２Ａ上の絶縁膜ｂ４５が除去されることで、各開口ｂ２５が開放されてパッド領域ｂ２２Ａが露出される。
次いで、無電解めっきによって、Ｎｉ、ＰｄおよびＡｕを積層することで構成されたＮｉ／Ｐｄ／Ａｕ積層膜を各開口ｂ２５におけるパッド領域ｂ２２Ａ上に形成する。このとき、Ｎｉ／Ｐｄ／Ａｕ積層膜を開口ｂ２５から塗布膜ｂ４６の表面まではみ出るようにする。これにより、各開口ｂ２５内のＮｉ／Ｐｄ／Ａｕ積層膜が、図５０Ｆに示す第１接続電極ｂ３および第２接続電極ｂ４となる。なお、第１接続電極ｂ３および第２接続電極ｂ４の上面は、表面ｂ３０Ａ上で凸湾曲した塗布膜ｂ４６の上端以下の位置にある。
次いで、第１接続電極ｂ３および第２接続電極ｂ４間での通電検査が行われた後に、基板ｂ３０が裏面ｂ３０Ｂから研削される。
具体的には、溝ｂ４４を形成した後に、図５０Ｇに示すように、ＰＥＴ（ポリエチレンテレフタレート）からなる薄板状であって粘着面ｂ７２を有する支持テープｂ７１が、粘着面ｂ７２において、各半製品ｂ５０における第１接続電極ｂ３および第２接続電極ｂ４側（つまり、表面ｂ３０Ａ）に貼着される。これにより、各半製品ｂ５０が支持テープｂ７１に支持される。ここで、支持テープｂ７１として、たとえば、ラミネートテープを用いることができる。
各半製品ｂ５０が支持テープｂ７１に支持された状態で、基板ｂ３０を裏面ｂ３０Ｂ側から研削する。研削によって、溝ｂ４４の底壁ｂ４４Ｂ（図５０Ｆ参照）の上面に達するまで基板ｂ３０が薄型化されると、隣り合う半製品ｂ５０を連結するものがなくなるので、溝ｂ４４を境界として基板ｂ３０が分割され、半製品ｂ５０が個別に分離してチップ抵抗器ｂ１の完成品となる。つまり、溝ｂ４４（換言すれば、境界領域Ｚ）において基板ｂ３０が切断（分断）され、これによって、個々のチップ抵抗器ｂ１が切り出される。なお、基板ｂ３０を裏面ｂ３０Ｂ側から溝ｂ４４の底壁ｂ４４Ｂまでエッチングすることによってチップ抵抗器ｂ１を切り出しても構わない。
完成した各チップ抵抗器ｂ１では、溝ｂ４４の側壁ｂ４４Ａの区画面ｂ４４Ｃをなしていた部分が、基板ｂ２の側面ｂ２Ｃ〜ｂ２Ｆのいずれかとなり、裏面ｂ３０Ｂが裏面ｂ２Ｂとなる。つまり、前述したようにエッチングによって溝ｂ４４を形成する工程（図５０Ｂ参照）は、側面ｂ２Ｃ〜ｂ２Ｆを形成する工程に含まれる。そして、溝ｂ４４を形成する工程において、複数のチップ部品領域Ｙ（チップ抵抗器ｂ１）における基板ｂ３０の側面（区画面ｂ４４Ｃ）を、基板ｂ３０の表面ｂ３０Ａに垂直な平面Ｈに対して傾斜した部分を有するように一度に整形することができる（図５０Ｂ参照）。換言すれば、溝ｂ４４を形成することは、各チップ抵抗器ｂ１の基板ｂ２の側面ｂ２Ｃ〜ｂ２Ｆを、平面Ｈに対して傾斜した部分を有するように一度に整形することになる。
エッチングによって溝ｂ４４を形成することによって、完成したチップ抵抗器ｂ１における側面ｂ２Ｃ〜ｂ２Ｆは、不規則パターンのざらざらした粗面になっている。ちなみに、ダイシングソー（図示せず）で溝ｂ４４を機械的に形成した場合には、側面ｂ２Ｃ〜ｂ２Ｆは、ダイシングソーの研削跡をなす多数の筋が規則的なパターンで残っている。この筋は、側面ｂ２Ｃ〜ｂ２Ｆをエッチングしたとしても完全に消すことができない。
また、絶縁膜ｂ４５が絶縁膜ｂ２３となり、分離した塗布膜ｂ４６が樹脂膜ｂ２４となる。
以上のように、溝ｂ４４を形成してから基板ｂ３０を裏面ｂ３０Ｂ側から研削すれば、基板ｂ３０に形成された複数のチップ部品領域Ｙを一斉に個々のチップ抵抗器ｂ１（チップ部品）に分割できる（複数のチップ抵抗器ｂ１の個片を一度に得ることができる）。よって、複数のチップ抵抗器ｂ１の製造時間の短縮によってチップ抵抗器ｂ１の生産性の向上を図ることができる。ちなみに、直径が８インチの基板ｂ３０を用いると５０万個程度のチップ抵抗器ｂ１を切り出すことができる。ダイシングソー（図示せず）だけを用いて基板ｂ３０に溝ｂ４４を形成することでチップ抵抗器ｂ１を切り出す場合には、基板ｂ３０にたくさんの溝ｂ４４を形成するために何度もダイシングソーを移動させねばならないので、チップ抵抗器ｂ１の製造時間が長くなるが、第２参考例のようにエッチングによって溝ｂ４４を一度に作るのであれば、このような不具合を解決できる。
つまり、チップ抵抗器ｂ１のチップサイズが小さくても、このように先に溝ｂ４４を形成しておいてから基板ｂ３０を裏面ｂ３０Ｂから研削することによって、チップ抵抗器ｂ１を一度に個片化することができる。そのため、従来のようにダイシングソーで基板ｂ３０をダイシングすることでチップ抵抗器ｂ１を個片にする場合と比べて、ダイシング工程省略によって、コスト低減や時間短縮を図り、歩留まり向上を達成できる。
また、エッチングによって溝ｂ４４を高精度に形成できるので、溝ｂ４４によって分割された個々のチップ抵抗器ｂ１では、外形寸法精度の向上を図ることができる。特に、プラズマエッチングを用いれば、溝ｂ４４を一層高精度に形成できる。具体的には、一般的なダイシングソーを用いて溝ｂ４４を形成する場合のチップ抵抗器ｂ１の寸法公差が±２０μｍであるのに対して、第２参考例では、チップ抵抗器ｂ１の寸法公差を±５μｍ程度まで小さくすることができる。また、レジストパターンｂ４１（図５１参照）に応じて、溝ｂ４４の間隔を微細化できるので、隣り合う溝ｂ４４の間に形成されるチップ抵抗器ｂ１の小型化を図ることができる。また、エッチングの場合には、ダイシングソーを用いる場合と異なり、チップ抵抗器ｂ１を削り出すのではないから、チップ抵抗器ｂ１の側面ｂ２Ｃ〜ｂ２Ｆにおいて隣り合うもの同士のコーナー部ｂ１１（図４１（ａ）参照）にチッピングが生じることを低減でき、チップ抵抗器ｂ１の外観の向上を図ることができる。
基板ｂ３０を裏面ｂ３０Ｂ側から研削することで個々のチップ抵抗器ｂ１を切り出す際、チップ抵抗器ｂ１によっては、先に切り出されたり遅れて切り出されたりすることがある。つまり、チップ抵抗器ｂ１を切り出す際に、チップ抵抗器ｂ１間で若干の時間差が生じることがある。この場合、先に切り出されたチップ抵抗器ｂ１が左右に振動し、隣接するチップ抵抗器ｂ１に接触することがある。このとき、各チップ抵抗器ｂ１では、樹脂膜ｂ２４（第１樹脂膜ｂ２４Ａ）がバンパーとして機能するので、個片化に先立って支持テープｂ７１に支持された状態で隣接しているチップ抵抗器ｂ１が互いに衝突しても、互いのチップ抵抗器ｂ１では樹脂膜ｂ２４同士が最初に接触することから、チップ抵抗器ｂ１の表面ｂ２Ａおよび裏面ｂ２Ｂ側のコーナー部ｂ１２（特に表面ｂ２Ａ側の縁部ｂ８５）におけるチッピングを回避または抑制できる。特に、第１樹脂膜ｂ２４Ａがチップ抵抗器ｂ１の表面ｂ２Ａの縁部ｂ８５よりも外方に張り出しているから、縁部ｂ８５が周囲のものに接触することがないので、縁部ｂ８５におけるチッピングを回避または抑制できる。
なお、完成したチップ抵抗器ｂ１における基板ｂ２の裏面ｂ２Ｂを研磨やエッチングすることによって鏡面化して裏面ｂ２Ｂを綺麗にしてもよい。
図５２Ａ〜図５２Ｄは、図５０Ｇの工程後におけるチップ抵抗器の回収工程を示す図解的な断面図である。
図５２Ａでは、個片化された複数のチップ抵抗器ｂ１が引き続き支持テープｂ７１にくっついている状態を示している。この状態で、図５２Ｂに示すように、各チップ抵抗器ｂ１の基板ｂ２の裏面ｂ２Ｂに対して、熱発泡シートｂ７３を貼着する。熱発泡シートｂ７３は、シート状のシート本体ｂ７４と、シート本体ｂ７４内に練り込まれた多数の発泡粒子ｂ７５とを含んでいる。
シート本体ｂ７４の粘着力は、支持テープｂ７１の粘着面ｂ７２における粘着力よりも強い。そこで、各チップ抵抗器ｂ１の基板ｂ２の裏面ｂ２Ｂに熱発泡シートｂ７３を貼着した後に、図５２Ｃに示すように、支持テープｂ７１を各チップ抵抗器ｂ１から引き剥がして、チップ抵抗器ｂ１を熱発泡シートｂ７３に転写する。このとき、支持テープｂ７１に紫外線を照射すると（図５２Ｂの点線矢印参照）、粘着面ｂ７２の粘着性が低下するので、支持テープｂ７１が各チップ抵抗器ｂ１から剥がれやすくなる。
次いで、熱発泡シートｂ７３を加熱する。これにより、図５２Ｄに示すように、熱発泡シートｂ７３では、シート本体ｂ７４内の各発泡粒子ｂ７５が発泡してシート本体ｂ７４の表面から膨出する。その結果、熱発泡シートｂ７３と各チップ抵抗器ｂ１の基板ｂ２の裏面ｂ２Ｂとの接触面積が小さくなり、全てのチップ抵抗器ｂ１が熱発泡シートｂ７３から自然に剥がれる（脱落する）。このように回収されたチップ抵抗器ｂ１は、実装基板ｂ９（図４１（ｂ）参照）に実装されたり、エンボスキャリアテープ（図示せず）に形成された収容空間に収容されたりする。この場合、支持テープｂ７１または熱発泡シートｂ７３からチップ抵抗器ｂ１を１つずつ引き剥がす場合に比べて、処理時間の短縮を図ることができる。もちろん、複数のチップ抵抗器ｂ１が支持テープｂ７１にくっついた状態で（図５２Ａ参照）、熱発泡シートｂ７３を用いずに、支持テープｂ７１からチップ抵抗器ｂ１を所定個数ずつ直接引き剥がしてもよい。
図５３Ａ〜図５３Ｃは、図５０Ｇの工程後におけるチップ抵抗器の回収工程（変形例）を示す図解的な断面図である。
図５３Ａ〜図５３Ｃに示す別の方法によって、各チップ抵抗器ｂ１を回収することもできる。
図５３Ａでは、図５２Ａと同様に、個片化された複数のチップ抵抗器ｂ１が引き続き支持テープｂ７１にくっついている状態を示している。この状態で、図５３Ｂに示すように、各チップ抵抗器ｂ１の基板ｂ２の裏面ｂ２Ｂに転写テープｂ７７を貼着する。転写テープｂ７７は、支持テープｂ７１の粘着面ｂ７２よりも強い粘着力を有する。そこで、図５３Ｃに示すように、各チップ抵抗器ｂ１に転写テープｂ７７を貼着した後に、支持テープｂ７１を各チップ抵抗器ｂ１から引き剥がす。この際、前述したように、粘着面ｂ７２の粘着性を低下させるために支持テープｂ７１に紫外線（図５３Ｂの点線矢印参照）を照射してもよい。
転写テープｂ７７の両端には、回収装置（図示せず）のフレームｂ７８が貼り付けられている。両側のフレームｂ７８は、互いが接近する方向または離間する方向に移動できる。支持テープｂ７１を各チップ抵抗器ｂ１から引き剥がした後に、両側のフレームｂ７８を互いが離間する方向に移動させると、転写テープｂ７７が伸張して薄くなる。これによって、転写テープｂ７７の粘着力が低下するので、各チップ抵抗器ｂ１が転写テープｂ７７から剥がれやすくなる。この状態で、搬送装置（図示せず）の吸着ノズルｂ７６をチップ抵抗器ｂ１の表面ｂ２Ａ側に向けると、搬送装置（図示せず）が発生する吸着力によって、このチップ抵抗器ｂ１が転写テープｂ７７から引き剥がされて吸着ノズルｂ７６に吸着される。この際、図５３Ｃに示す突起ｂ７９によって、吸着ノズルｂ７６とは反対側から転写テープｂ７７越しにチップ抵抗器ｂ１を吸着ノズルｂ７６側へ突き上げると、チップ抵抗器ｂ１を転写テープｂ７７から円滑に引き剥がすことができる。このように回収されたチップ抵抗器ｂ１は、吸着ノズルｂ７６に吸着された状態で搬送装置（図示せず）によって搬送される。
図５４〜図５９は、上記実施形態または変形例に係るチップ抵抗器の縦断面図であり、図５４および図５６では平面図も示している。なお、図５４〜図５９では、説明の便宜上、前述した絶縁膜ｂ２３等の図示を省略し、基板ｂ２、第１接続電極ｂ３、第２接続電極ｂ４および樹脂膜ｂ２４のみを図示している。また、図５４（ｃ）および図５６（ｃ）では、樹脂膜ｂ２４の図示を省略している。
図５４〜図５９に示すように、基板ｂ２の側面ｂ２Ｃ〜ｂ２Ｆのそれぞれは、基板ｂ２の表面ｂ２Ａに垂直な平面Ｈに対して傾斜した部分を有している。
図５４および図５５に示すチップ抵抗器ｂ１では、側面ｂ２Ｃ〜ｂ２Ｆのそれぞれは、前述した平面Ｈに対して傾斜した平面Ｅに沿った平面である。また、基板ｂ２の表面ｂ２Ａと基板ｂ２の側面ｂ２Ｃ〜ｂ２Ｆのそれぞれとが鋭角を成している。そのため、基板ｂ２の裏面ｂ２Ｂの縁部ｂ９０が、基板ｂ２の表面ｂ２Ａの縁部ｂ８５に対して基板ｂ２の内方に後退している。詳しくは、平面視において、裏面ｂ２Ｂの輪郭をなす矩形の縁部ｂ９０が、表面ｂ２Ａの輪郭をなす矩形の縁部ｂ８５の内側に位置している（図５４（ｃ）参照）。そのため、側面ｂ２Ｃ〜ｂ２Ｆのいずれに関して、平面Ｅは、表面ｂ２Ａの縁部ｂ８５から裏面ｂ２Ｂの縁部ｂ９０へ向かって基板ｂ２の内方に後退するように傾斜している。よって、チップ抵抗器ｂ１における側面ｂ２Ｃ〜ｂ２Ｆのそれぞれは、裏面ｂ２Ｂ側へ向けて細くなる台形（略等脚台形）状である。
ここで、樹脂膜ｂ２４では、前述したように、第１樹脂膜ｂ２４Ａが、側面ｂ２Ｃ〜ｂ２Ｆのそれぞれにおいて、各側面と表面ｂ２Ａとの境界（縁部ｂ８５）から裏面ｂ２Ｂ側へ離れた領域に形成されていて、第２樹脂膜ｂ２４Ｂが表面ｂ２Ａに形成されている。
一方、図５５に示すように、側面ｂ２Ｃ〜ｂ２Ｆのそれぞれにおける第１樹脂膜ｂ２４Ａが、各側面と表面ｂ２Ａとの境界（縁部ｂ８５）において、第２樹脂膜ｂ２４Ｂから分離していなくてもよい。この場合、樹脂膜ｂ２４は、側面ｂ２Ｃ〜ｂ２Ｆのそれぞれから表面ｂ２Ａに渡って連続して形成されている。
図５６に示すチップ抵抗器ｂ１では、側面ｂ２Ｃ〜ｂ２Ｆのそれぞれは、前述した平面Ｈに対して傾斜した平面Ｇに沿った平面である。また、基板ｂ２の表面ｂ２Ａと基板ｂ２の側面ｂ２Ｃ〜ｂ２Ｆのそれぞれとが鈍角を成している。そのため、基板ｂ２の裏面ｂ２Ｂの縁部ｂ９０が、基板ｂ２の表面ｂ２Ａの縁部ｂ８５に対して基板ｂ２の外方に張り出している。詳しくは、平面視において、裏面ｂ２Ｂの輪郭をなす矩形の縁部ｂ９０が、表面ｂ２Ａの輪郭をなす矩形の縁部ｂ８５の外側に位置している（図５６（ｃ）参照）。そのため、側面ｂ２Ｃ〜ｂ２Ｆのいずれに関して、平面Ｇは、表面ｂ２Ａの縁部ｂ８５から裏面ｂ２Ｂの縁部ｂ９０へ向かって基板ｂ２の外方に張り出すように傾斜している。よって、チップ抵抗器ｂ１における側面ｂ２Ｃ〜ｂ２Ｆのそれぞれは、表面ｂ２Ａ側へ向けて細くなる台形（略等脚台形）状である。
また、側面ｂ２Ｃ〜ｂ２Ｆのそれぞれは、前述した平面Ｈに対して傾斜した平面である必要はなく、図５７〜図５９に示すように基板ｂ２の内方へ向けて凸湾曲した湾曲面であって、平面Ｈに傾斜した部分（前述した平面Ｅ，Ｇを接線とする曲面部分）を有していればよい。この場合、基板ｂ２の表面ｂ２Ａと基板ｂ２の側面ｂ２Ｃ〜ｂ２Ｆのそれぞれとが鋭角を成しているとともに、基板ｂ２の裏面ｂ２Ｂと基板ｂ２の側面ｂ２Ｃ〜ｂ２Ｆのそれぞれとが鋭角を成している。
図５７では、基板ｂ２の裏面ｂ２Ｂの縁部ｂ９０が、基板ｂ２の表面ｂ２Ａの縁部ｂ８５に対して基板ｂ２の外方および内方のいずれにもずれておらず、平面視において重なっている。図５８では、基板ｂ２の裏面ｂ２Ｂの縁部ｂ９０が、基板ｂ２の表面ｂ２Ａの縁部ｂ８５に対して基板ｂ２の内方に後退している。図５９では、基板ｂ２の裏面ｂ２Ｂの縁部ｂ９０が、基板ｂ２の表面ｂ２Ａの縁部ｂ８５に対して基板ｂ２の外方に張り出している。
図５４〜図５９に示した側面ｂ２Ｃ〜ｂ２Ｆは、エッチングによって溝ｂ４４を作る際のエッチング条件を適宜設定することによって実現できる。つまり、エッチング技術によって、基板ｂ２における側面ｂ２Ｃ〜ｂ２Ｆの形状のコントロールが可能となる。
以上のように、チップ抵抗器ｂ１では、基板ｂ２における表面ｂ２Ａの縁部ｂ８５および裏面ｂ２Ｂの縁部ｂ９０のうち、一方が他方よりも基板ｂ２の外方へ張り出している（図５８の場合を除く）。そのため、チップ抵抗器ｂ１の表面ｂ２Ａおよび裏面ｂ２Ｂにおけるコーナー部（角部）ｂ１２が直角にならないので、コーナー部ｂ１２（特に鈍角のコーナー部ｂ１２）におけるチッピングを低減できる。
特に、図５４および図５５に示すチップ抵抗器ｂ１では、基板ｂ２の裏面ｂ２Ｂにおけるコーナー部ｂ１２（縁部ｂ９０のコーナー部ｂ１２）が鈍角になるので、当該コーナー部ｂ１２におけるチッピングを低減できる。また、図５６に示すチップ抵抗器ｂ１では、基板ｂ２の表面ｂ２Ａにおけるコーナー部ｂ１２（縁部ｂ８５のコーナー部ｂ１２）が鈍角になるので、当該コーナー部ｂ１２におけるチッピングを低減できる。
チップ抵抗器ｂ１を実装基板ｂ９（図４１（ｂ）参照）に実装する場合、自動実装機の吸着ノズル（図示せず）にチップ抵抗器ｂ１の裏面ｂ２Ｂを吸着してから吸着ノズル（図示せず）を実装基板ｂ９まで移動させることによって、チップ抵抗器ｂ１を実装基板ｂ９に実装する。チップ抵抗器ｂ１を吸着ノズル（図示せず）に吸着するのに先立って、チップ抵抗器ｂ１の輪郭を表面ｂ２Ａ側または裏面ｂ２Ｂ側から画像認識してから、チップ抵抗器ｂ１の裏面ｂ２Ｂにおいて吸着ノズル（図示せず）に吸着させる位置を決める。ここで、縁部ｂ８５および縁部ｂ９０のうち、一方が他方よりも基板ｂ２の外方へ張り出している場合、基板ｂ２の表面ｂ２Ａ側または裏面ｂ２Ｂ側から画像認識したときのチップ部品の輪郭は、基板ｂ２における表面ｂ２Ａの縁部ｂ８５および裏面ｂ２Ｂの縁部ｂ９０のどちらか一方（基板ｂ２の外方へ張り出した縁部）だけで構成されて明瞭である。そのため、チップ抵抗器ｂ１の輪郭を正しく認識できるので、チップ抵抗器ｂ１の裏面ｂ２Ｂにおける所望の部分（たとえば中心部分）を吸着ノズル（図示せず）に対して正確に吸着させて、チップ抵抗器ｂ１を精度良く実装基板ｂ９（図４１（ｂ）参照）に実装することができる。つまり、実装位置精度の向上を図ることができる。
特に、図５４、図５６〜図５９に示すチップ抵抗器ｂ１の場合、側面ｂ２Ｃ〜ｂ２Ｆのそれぞれにおける第２樹脂膜ｂ２４Ｂは、基板ｂ２の縁部ｂ８５が露出されるように表面ｂ２Ａから間隔Ｋを開けた領域に形成されている。さらに、図５４、図５７〜図５９に示すチップ抵抗器ｂ１の場合には、基板ｂ２の表面ｂ２Ａと側面ｂ２Ｃ〜ｂ２Ｆのそれぞれとが鋭角を成している。よって、基板ｂ２の表面ｂ２Ａの縁部ｂ８５が際立つことからチップ抵抗器ｂ１の輪郭（縁部ｂ８５）が一層明瞭になって認識しやすくなるので、チップ抵抗器ｂ１をより精度良く実装基板ｂ９に実装することができる。つまり、当該縁部ｂ８５によってチップ抵抗器ｂ１の輪郭を容易に認識でき、これによって、正確な位置でチップ抵抗器ｂ１を吸着ノズル（図示せず）に吸着させることができる。なお、画像認識するために縁部ｂ８５や縁部ｂ９０にピントを合わせた場合には、第１樹脂膜ｂ２４Ａにはピントが合っていないことから第１樹脂膜ｂ２４Ａは不鮮明なっているので、縁部ｂ８５または縁部ｂ９０と第１樹脂膜ｂ２４Ａとが紛らわしくなることはない。
一方、実装位置精度の向上よりもコーナー部ｂ１２におけるチッピングの防止を優先するのであれば、図５５に示すように、基板ｂ２のコーナー部ｂ１２（ここでは表面ｂ２Ａ側のコーナー部ｂ１２）を樹脂膜ｂ２４で覆ってもよい。この場合、当該コーナー部ｂ１２におけるチッピングを確実に回避または抑制できる。
また、基板ｂ２の表面ｂ２Ａは、第２樹脂膜ｂ２４Ｂによって保護されている。特に、第２樹脂膜ｂ２４Ｂ（中央部分ｂ２４Ｃ）の表面ｂ２４Ｄは、第１接続電極ｂ３および第２接続電極ｂ４以上の高さを有している（図５４（ｂ）、図５５（ｂ）、図５６（ｂ）、図５７（ｂ）、図５８（ｂ）および図５９（ｂ）では図示を省略）。そのため、図４１（ｂ）に示すようにチップ抵抗器ｂ１を実装基板ｂ９に実装する際に、基板ｂ２が表面ｂ２Ａ側において実装基板ｂ９から衝撃を受ける場合には、第２樹脂膜ｂ２４Ｂ（中央部分ｂ２４Ｃ）が最初に衝撃を受けるようになっているので、この衝撃を第２樹脂膜ｂ２４Ｂによって緩和することによって、基板ｂ２の表面ｂ２Ａを確実に保護することができる。
以上、第２参考例の実施形態について説明してきたが、第２参考例はさらに他の形態で実施することもできる。たとえば、第２参考例のチップ部品の一例として、前述した実施形態では、チップ抵抗器ｂ１を開示したが、第２参考例は、チップコンデンサやチップインダクタやチップダイオードといったチップ部品にも適用できる。以下では、チップコンデンサについて説明する。
図６０は、第２参考例の他の実施形態に係るチップコンデンサの平面図である。図６１は、図６０の切断面線ＬＸＩ−ＬＸＩから見た断面図である。図６２は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。
これから述べるチップコンデンサｂ１０１において、前述したチップ抵抗器ｂ１で説明した部分と対応する部分には、同一の参照符号を付し、当該部分についての詳しい説明を省略する。チップコンデンサｂ１０１において、チップ抵抗器ｂ１で説明した部分と同一の参照符号が付された部分は、特に言及しない限り、チップ抵抗器ｂ１で説明した部分と同じ構成を有していて、チップ抵抗器ｂ１で説明した部分と同じ作用効果を奏することができる。
図６０を参照して、チップコンデンサｂ１０１は、チップ抵抗器ｂ１と同様に、基板ｂ２と、基板ｂ２上（基板ｂ２の表面ｂ２Ａ側）に配置された第１接続電極ｂ３と、同じく基板ｂ２上に配置された第２接続電極ｂ４とを備えている。基板ｂ２は、この実施形態では、平面視において矩形形状を有している。基板ｂ２の長手方向両端部に第１接続電極ｂ３および第２接続電極ｂ４がそれぞれ配置されている。第１接続電極ｂ３および第２接続電極ｂ４は、この実施形態では、基板ｂ２の短手方向に延びたほぼ矩形の平面形状を有している。基板ｂ２の表面ｂ２Ａには、第１接続電極ｂ３および第２接続電極ｂ４の間のキャパシタ配置領域ｂ１０５内に、複数のキャパシタ要素Ｃ１〜Ｃ９が配置されている。複数のキャパシタ要素Ｃ１〜Ｃ９は、前述した素子ｂ５を構成する複数の素子要素（キャパシタ素子）であり、複数のヒューズユニットｂ１０７（前述したヒューズＦに相当する）を介してそれぞれ第２接続電極ｂ４に電気的に接続されている。
図６１および図６２に示されているように、基板ｂ２の表面ｂ２Ａには絶縁層ｂ２０が形成されていて、絶縁層ｂ２０の表面に下部電極膜ｂ１１１が形成されている。下部電極膜ｂ１１１は、キャパシタ配置領域ｂ１０５のほぼ全域にわたっている。さらに、下部電極膜ｂ１１１は、第１接続電極ｂ３の直下の領域にまで延びて形成されている。より具体的には、下部電極膜ｂ１１１は、キャパシタ配置領域ｂ１０５においてキャパシタ要素Ｃ１〜Ｃ９の共通の下部電極として機能するキャパシタ電極領域ｂ１１１Ａと、第１接続電極ｂ３の直下に配置される外部電極引き出しのためのパッド領域ｂ１１１Ｂとを有している。キャパシタ電極領域ｂ１１１Ａがキャパシタ配置領域ｂ１０５に位置していて、パッド領域ｂ１１１Ｂが第１接続電極ｂ３の直下に位置して第１接続電極ｂ３に接触している。
キャパシタ配置領域ｂ１０５において下部電極膜ｂ１１１（キャパシタ電極領域ｂ１１１Ａ）を覆って接するように容量膜（誘電体膜）ｂ１１２が形成されている。容量膜ｂ１１２は、キャパシタ電極領域ｂ１１１Ａ（キャパシタ配置領域ｂ１０５）の全域にわたって形成されている。容量膜ｂ１１２は、この実施形態では、さらにキャパシタ配置領域ｂ１０５外の絶縁層ｂ２０を覆っている。
容量膜ｂ１１２の上には、上部電極膜ｂ１１３が形成されている。図６０では、明瞭化のために、上部電極膜ｂ１１３を着色して示してある。上部電極膜ｂ１１３は、キャパシタ配置領域ｂ１０５に位置するキャパシタ電極領域ｂ１１３Ａと、第２接続電極ｂ４の直下に位置して第２接続電極ｂ４に接触するパッド領域ｂ１１３Ｂと、キャパシタ電極領域ｂ１１３Ａとパッド領域ｂ１１３Ｂとの間に配置されたヒューズ領域ｂ１１３Ｃとを有している。
キャパシタ電極領域ｂ１１３Ａにおいて、上部電極膜ｂ１１３は、複数の電極膜部分（上部電極膜部分）ｂ１３１〜ｂ１３９に分割（分離）されている。この実施形態では、各電極膜部分ｂ１３１〜ｂ１３９は、いずれも矩形形状に形成されていて、ヒューズ領域ｂ１１３Ｃから第１接続電極ｂ３に向かって帯状に延びている。複数の電極膜部分ｂ１３１〜ｂ１３９は、複数種類の対向面積で、容量膜ｂ１１２を挟んで（容量膜ｂ１１２に接しつつ）下部電極膜ｂ１１１に対向している。より具体的には、電極膜部分ｂ１３１〜ｂ１３９の下部電極膜ｂ１１１に対する対向面積は、１：２：４：８：１６：３２：６４：１２８：１２８となるように定められていてもよい。すなわち、複数の電極膜部分ｂ１３１〜ｂ１３９は、対向面積の異なる複数の電極膜部分を含み、より詳細には、公比が２の等比数列をなすように設定された対向面積を有する複数の電極膜部分ｂ１３１〜ｂ１３８（またはｂ１３１〜ｂ１３７，ｂ１３９）を含む。これによって、各電極膜部分ｂ１３１〜ｂ１３９と容量膜ｂ１１２を挟んで対向する下部電極膜ｂ１１１とによってそれぞれ構成される複数のキャパシタ要素Ｃ１〜Ｃ９は、互いに異なる容量値を有する複数のキャパシタ要素を含む。電極膜部分ｂ１３１〜ｂ１３９の対向面積の比が前述の通りである場合、キャパシタ要素Ｃ１〜Ｃ９の容量値の比は、当該対向面積の比と等しく、１：２：４：８：１６：３２：６４：１２８：１２８となる。すなわち、複数のキャパシタ要素Ｃ１〜Ｃ９は、公比が２の等比数列をなすように容量値が設定された複数のキャパシタ要素Ｃ１〜Ｃ８（またはＣ１〜Ｃ７，Ｃ９）を含むことになる。
この実施形態では、電極膜部分ｂ１３１〜ｂ１３５は、幅が等しく、長さの比を１：２：４：８：１６に設定した帯状に形成されている。また、電極膜部分ｂ１３５，ｂ１３６，ｂ１３７，ｂ１３８，ｂ１３９は、長さが等しく、幅の比を１：２：４：８：８に設定した帯状に形成されている。電極膜部分ｂ１３５〜ｂ１３９は、キャパシタ配置領域ｂ１０５の第２接続電極ｂ４側の端縁から第１接続電極ｂ３側の端縁までの範囲に渡って延びて形成されており、電極膜部分ｂ１３１〜ｂ１３４は、それよりも短く形成されている。
パッド領域ｂ１１３Ｂは、第２接続電極ｂ４とほぼ相似形に形成されており、ほぼ矩形の平面形状を有している。図６１に示すように、パッド領域ｂ１１３Ｂにおける上部電極膜ｂ１１３は、第２接続電極ｂ４に接している。
ヒューズ領域ｂ１１３Ｃは、パッド領域ｂ１１３Ｂの一つの長辺（基板ｂ２の周縁に対して内方側の長辺）に沿って配置されている。ヒューズ領域ｂ１１３Ｃは、パッド領域ｂ１１３Ｂの前記１つの長辺に沿って配列された複数のヒューズユニットｂ１０７を含む。
ヒューズユニットｂ１０７は、上部電極膜ｂ１１３のパッド領域ｂ１１３Ｂと同じ材料で一体的に形成されている。複数の電極膜部分ｂ１３１〜ｂ１３９は、１つまたは複数個のヒューズユニットｂ１０７と一体的に形成されていて、それらのヒューズユニットｂ１０７を介してパッド領域ｂ１１３Ｂに接続され、このパッド領域ｂ１１３Ｂを介して第２接続電極ｂ４に電気的に接続されている。図６０に示すように、面積の比較的小さな電極膜部分ｂ１３１〜ｂ１３６は、一つのヒューズユニットｂ１０７によってパッド領域ｂ１１３Ｂに接続されており、面積の比較的大きな電極膜部分ｂ１３７〜ｂ１３９は複数個のヒューズユニットｂ１０７を介してパッド領域ｂ１１３Ｂに接続されている。全てのヒューズユニットｂ１０７が用いられる必要はなく、この実施形態では、一部のヒューズユニットｂ１０７は未使用である。
ヒューズユニットｂ１０７は、パッド領域ｂ１１３Ｂとの接続のための第１幅広部ｂ１０７Ａと、電極膜部分ｂ１３１〜ｂ１３９との接続のための第２幅広部ｂ１０７Ｂと、第１および第２幅広部ｂ１０７Ａ，７Ｂの間を接続する幅狭部ｂ１０７Ｃとを含む。幅狭部ｂ１０７Ｃは、レーザ光によって切断（溶断）することができるように構成されている。それによって、電極膜部分ｂ１３１〜ｂ１３９のうち不要な電極膜部分を、ヒューズユニットｂ１０７の切断によって第１および第２接続電極ｂ３，４から電気的に切り離すことができる。
図６０および図６２では図示を省略したが、図６１に表れている通り、上部電極膜ｂ１１３の表面を含むチップコンデンサｂ１０１の表面は、前述した絶縁膜ｂ２３によって覆われている。絶縁膜ｂ２３は、たとえば窒化膜からなっていて、チップコンデンサｂ１０１の上面のみならず、基板ｂ２の側面ｂ２Ｃ〜ｂ２Ｆまで延びて、側面ｂ２Ｃ〜ｂ２Ｆの全域をも覆うように形成されている。さらに、絶縁膜ｂ２３の上には、前述した樹脂膜ｂ２４が形成されている。樹脂膜ｂ２４では、第１樹脂膜ｂ２４Ａが、側面ｂ２Ｃ〜ｂ２Ｆにおいて表面ｂ２Ａ側の部分を覆い、第２樹脂膜ｂ２４Ｂが、表面ｂ２Ａを覆っているものの、樹脂膜ｂ２４は、表面ｂ２Ａの縁部ｂ８５で途切れていて、縁部ｂ８５を露出させている。
絶縁膜ｂ２３および樹脂膜ｂ２４は、チップコンデンサｂ１０１の表面を保護する保護膜である。これらには、第１接続電極ｂ３および第２接続電極ｂ４に対応する領域に、前述した開口ｂ２５がそれぞれ形成されている。開口ｂ２５はそれぞれ下部電極膜ｂ１１１のパッド領域ｂ１１１Ｂの一部の領域、上部電極膜ｂ１１３のパッド領域ｂ１１３Ｂの一部の領域を露出させるように絶縁膜ｂ２３および樹脂膜ｂ２４を貫通している。さらに、この実施形態では、第１接続電極ｂ３に対応した開口ｂ２５は、容量膜ｂ１１２をも貫通している。
開口ｂ２５には、第１接続電極ｂ３および第２接続電極ｂ４がそれぞれ埋め込まれている。これにより、第１接続電極ｂ３は下部電極膜ｂ１１１のパッド領域ｂ１１１Ｂに接合しており、第２接続電極ｂ４は上部電極膜ｂ１１３のパッド領域ｂ１１３Ｂに接合している。第１および第２外部電極ｂ３，ｂ４は、樹脂膜ｂ２４の表面から突出するように形成されている。これにより、実装基板に対してチップコンデンサｂ１０１をフリップチップ接合することができる。
図６３は、チップコンデンサｂ１０１の内部の電気的構成を示す回路図である。第１接続電極ｂ３と第２接続電極ｂ４との間に複数のキャパシタ要素Ｃ１〜Ｃ９が並列に接続されている。各キャパシタ要素Ｃ１〜Ｃ９と第２接続電極ｂ４との間には、一つまたは複数のヒューズユニットｂ１０７でそれぞれ構成されたヒューズＦ１〜Ｆ９が直列に介装されている。
ヒューズＦ１〜Ｆ９が全て接続されているときは、チップコンデンサｂ１０１の容量値は、キャパシタ要素Ｃ１〜Ｃ９の容量値の総和に等しい。複数のヒューズＦ１〜Ｆ９から選択した１つまたは２つ以上のヒューズを切断すると、当該切断されたヒューズに対応するキャパシタ要素が切り離され、当該切り離されたキャパシタ要素の容量値だけチップコンデンサｂ１０１の容量値が減少する。
そこで、パッド領域ｂ１１１Ｂ，ｂ１１３Ｂの間の容量値（キャパシタ要素Ｃ１〜Ｃ９の総容量値）を測定し、その後に所望の容量値に応じてヒューズＦ１〜Ｆ９から適切に選択した一つまたは複数のヒューズをレーザ光で溶断すれば、所望の容量値への合わせ込み（レーザトリミング）を行うことができる。とくに、キャパシタ要素Ｃ１〜Ｃ８の容量値が、公比２の等比数列をなすように設定されていれば、最小の容量値（当該等比数列の初項の値）であるキャパシタ要素Ｃ１の容量値に対応する精度で目標の容量値へと合わせ込む微調整が可能である。
たとえば、キャパシタ要素Ｃ１〜Ｃ９の容量値は次のように定められていてもよい。
Ｃ１＝０．０３１２５ｐＦ
Ｃ２＝０．０６２５ｐＦ
Ｃ３＝０．１２５ｐＦ
Ｃ４＝０．２５ｐＦ
Ｃ５＝０．５ｐＦ
Ｃ６＝１ｐＦ
Ｃ７＝２ｐＦ
Ｃ８＝４ｐＦ
Ｃ９＝４ｐＦ
この場合、０．０３１２５ｐＦの最小合わせ込み精度でチップコンデンサｂ１０１の容量を微調整できる。また、ヒューズＦ１〜Ｆ９から切断すべきヒューズを適切に選択することで、１０ｐＦ〜１８ｐＦの間の任意の容量値のチップコンデンサｂ１０１を提供することができる。
以上のように、この実施形態によれば、第１接続電極ｂ３および第２接続電極ｂ４の間に、ヒューズＦ１〜Ｆ９によって切り離し可能な複数のキャパシタ要素Ｃ１〜Ｃ９が設けられている。キャパシタ要素Ｃ１〜Ｃ９は、異なる容量値の複数のキャパシタ要素、より具体的には等比数列をなすように容量値が設定された複数のキャパシタ要素を含んでいる。それによって、ヒューズＦ１〜Ｆ９から１つまたは複数のヒューズを選択してレーザ光で溶断することにより、設計を変更することなく複数種類の容量値に対応でき、かつ所望の容量値に正確に合わせ込むことができるチップコンデンサｂ１０１を共通の設計で実現することができる。
チップコンデンサｂ１０１の各部の詳細について以下に説明を加える。
図６０を参照して、基板ｂ２は、たとえば平面視において０．３ｍｍ×０．１５ｍｍ、０．４ｍｍ×０．２ｍｍなどの矩形形状（好ましくは、０．４ｍｍ×０．２ｍｍ以下の大きさ）を有していてもよい。キャパシタ配置領域ｂ１０５は、概ね、基板ｂ２の短辺の長さに相当する一辺を有する正方形領域となる。基板ｂ２の厚さは、１５０μｍ程度であってもよい。図６１を参照して、基板ｂ２は、たとえば、裏面側（キャパシタ要素Ｃ１〜Ｃ９が形成されていない表面）からの研削または研磨によって薄型化された基板であってもよい。基板ｂ２の材料としては、シリコン基板に代表される半導体基板を用いてもよいし、ガラス基板を用いてもよいし、樹脂フィルムを用いてもよい。
絶縁層ｂ２０は、酸化シリコン膜等の酸化膜であってもよい。その膜厚は、５００Å〜２０００Å程度であってもよい。
下部電極膜ｂ１１１は、導電性膜、とくに金属膜であることが好ましく、たとえばアルミニウム膜であってもよい。アルミニウム膜からなる下部電極膜ｂ１１１は、スパッタ法によって形成することができる。上部電極膜ｂ１１３も同様に、導電性膜、とくに金属膜で構成することが好ましく、アルミニウム膜であってもよい。アルミニウム膜からなる上部電極膜ｂ１１３は、スパッタ法によって形成することができる。上部電極膜ｂ１１３のキャパシタ電極領域ｂ１１３Ａを電極膜部分ｂ１３１〜ｂ１３９に分割し、さらに、ヒューズ領域ｂ１１３Ｃを複数のヒューズユニットｂ１０７に整形するためのパターニングは、フォトリソグラフィおよびエッチングプロセスによって行うことができる。
容量膜ｂ１１２は、たとえば窒化シリコン膜で構成することができ、その膜厚は５００Å〜２０００Å（たとえば１０００Å）とすることができる。容量膜ｂ１１２は、プラズマＣＶＤ（化学的気相成長）によって形成された窒化シリコン膜であってもよい。
絶縁膜ｂ２３は、たとえば窒化シリコン膜で構成することができ、たとえばプラズマＣＶＤ法によって形成できる。その膜厚は、８０００Å程度とされてもよい。樹脂膜ｂ２４は、前述の通り、ポリイミド膜その他の樹脂膜で構成することができる。
第１および第２接続電極ｂ３，ｂ４は、たとえば、下部電極膜ｂ１１１または上部電極膜ｂ１１３に接するニッケル層と、このニッケル層上に積層したパラジウム層と、そのパラジウム層上に積層した金層とを積層した積層構造膜からなっていてもよく、たとえば、めっき法（より具体的には無電解めっき法）で形成することができる。ニッケル層は下部電極膜ｂ１１１または上部電極膜ｂ１１３に対する密着性の向上に寄与し、パラジウム層は上部電極膜または下部電極膜の材料と第１および第２接続電極ｂ３，ｂ４の最上層の金との相互拡散を抑制する拡散防止層として機能する。
このようなチップコンデンサｂ１０１の製造工程は、素子ｂ５を形成した後のチップ抵抗器ｂ１の製造工程と同じである。
チップコンデンサｂ１０１において素子ｂ５（キャパシタ素子）を形成する場合には、まず、前述した基板ｂ３０（基板ｂ２）の表面に、熱酸化法および／またはＣＶＤ法によって、酸化膜（たとえば酸化シリコン膜）からなる絶縁層ｂ２０が形成される。次に、たとえばスパッタ法によって、アルミニウム膜からなる下部電極膜ｂ１１１が絶縁層ｂ２０の表面全域に形成される。下部電極膜ｂ１１１の膜厚は８０００Å程度とされてもよい。次に、その下部電極膜の表面に、下部電極膜ｂ１１１の最終形状に対応したレジストパターンが、フォトリソグラフィによって形成される。このレジストパターンをマスクとして、下部電極膜がエッチングされることにより、図６０等に示したパターンの下部電極膜ｂ１１１が得られる。下部電極膜ｂ１１１のエッチングは、たとえば、反応性イオンエッチングによって行うことができる。
次に、たとえばプラズマＣＶＤ法によって、窒化シリコン膜等からなる容量膜ｂ１１２が、下部電極膜ｂ１１１上に形成される。下部電極膜ｂ１１１が形成されていない領域では、絶縁層ｂ２０の表面に容量膜ｂ１１２が形成されることになる。次いで、その容量膜ｂ１１２の上に、上部電極膜ｂ１１３が形成される。上部電極膜ｂ１１３は、たとえばアルミニウム膜からなり、スパッタ法によって形成することができる。その膜厚は、８０００Å程度とされてもよい。次いで、上部電極膜ｂ１１３の表面に上部電極膜ｂ１１３の最終形状に対応したレジストパターンがフォトリソグラフィによって形成される。このレジストパターンをマスクとしたエッチングにより、上部電極膜ｂ１１３が、最終形状（図６０等参照）にパターニングされる。それによって、上部電極膜ｂ１１３は、キャパシタ電極領域ｂ１１３Ａに複数の電極膜部分ｂ１３１〜ｂ１３９に分割された部分を有し、ヒューズ領域ｂ１１３Ｃに複数のヒューズユニットｂ１０７を有し、それらのヒューズユニットｂ１０７に接続されたパッド領域ｂ１１３Ｂを有するパターンに整形される。上部電極膜ｂ１１３のパターニングのためのエッチングは、燐酸等のエッチング液を用いたウェットエッチングによって行ってもよいし、反応性イオンエッチングによって行ってもよい。
以上によって、チップコンデンサｂ１０１における素子ｂ５（キャパシタ要素Ｃ１〜Ｃ９やヒューズユニットｂ１０７）が形成される。素子ｂ５が形成された後に、プラズマＣＶＤ法によって絶縁膜ｂ４５が、素子ｂ５（上部電極膜ｂ１１３、上部電極膜ｂ１１３が形成されていない領域における容量膜ｂ１１２）を全て覆うように形成される（図５０Ａ参照）。その後は、溝ｂ４４が形成されてから（図５０Ｂ参照）、開口ｂ２５が形成される（図５０Ｃ参照）。そして、開口ｂ２５から露出された上部電極膜ｂ１１３のパッド領域ｂ１１３Ｂと下部電極膜ｂ１１１のパッド領域ｂ１１１Ｂとにプローブｂ７０を押し当てて、複数のキャパシタ要素Ｃ０〜Ｃ９の総容量値が測定される（図５０Ｃ参照）。この測定された総容量値に基づき、目的とするチップコンデンサｂ１０１の容量値に応じて、切り離すべきキャパシタ要素、すなわち切断すべきヒューズが選択される。
この状態から、ヒューズユニットｂ１０７を溶断するためのレーザトリミングが行われる。すなわち、前記総容量値の測定結果に応じて選択されたヒューズを構成するヒューズユニットｂ１０７にレーザ光を当てて、そのヒューズユニットｂ１０７の幅狭部ｂ１０７Ｃ（図６０参照）が溶断される。これにより、対応するキャパシタ要素がパッド領域ｂ１１３Ｂから切り離される。ヒューズユニットｂ１０７にレーザ光を当てるとき、カバー膜である絶縁膜ｂ４５の働きによって、ヒューズユニットｂ１０７の近傍にレーザ光のエネルギーが蓄積され、それによって、ヒューズユニットｂ１０７が溶断する。これにより、チップコンデンサｂ１０１の容量値を確実に目的の容量値とすることができる。
次に、たとえばプラズマＣＶＤ法によって、カバー膜（絶縁膜ｂ４５）上に窒化シリコン膜が堆積させられ、絶縁膜ｂ２３が形成される。前述のカバー膜は最終形態において、絶縁膜ｂ２３と一体化し、この絶縁膜ｂ２３の一部を構成する。ヒューズの切断後に形成された絶縁膜ｂ２３は、ヒューズ溶断の際に同時に破壊されたカバー膜の開口内に入り込み、ヒューズユニットｂ１０７の切断面を覆って保護する。したがって、絶縁膜ｂ２３は、ヒューズユニットｂ１０７の切断箇所に異物が入り込んだり水分が侵入したりすることを防ぐ。これにより、信頼性の高いチップコンデンサｂ１０１を製造することができる。絶縁膜ｂ２３は、全体で、たとえば８０００Å程度の膜厚を有するように形成されてもよい。
次に、前述した塗布膜ｂ４６が形成される（図５０Ｄ参照）。その後、塗布膜ｂ４６や絶縁膜ｂ２３によって塞がれていた開口ｂ２５が開放され（図５０Ｅ参照）、開口ｂ２５内に、たとえば無電解めっき法によって、第１接続電極ｂ３および第２接続電極ｂ４が成長させられる（図５０Ｆ参照）。
その後、チップ抵抗器ｂ１の場合と同じように、基板ｂ３０を裏面ｂ３０Ｂから研削すると（図５０Ｇ参照）、チップコンデンサｂ１０１の個片を切り出すことができる。
フォトリソグラフィ工程を利用した上部電極膜ｂ１１３のパターニングでは、微小面積の電極膜部分ｂ１３１〜ｂ１４９を精度良く形成することができ、さらに微細なパターンのヒューズユニットｂ１０７を形成することができる。そして、上部電極膜ｂ１１３のパターニングの後に、総容量値の測定を経て、切断すべきヒューズが決定される。その決定されたヒューズを切断することによって、所望の容量値に正確に合わせ込まれたチップコンデンサｂ１０１を得ることができる。
以上、第２参考例のチップ部品（チップ抵抗器ｂ１やチップコンデンサｂ１０１）について説明してきたが、第２参考例はさらに他の形態で実施することもできる。
たとえば、前述の実施形態では、チップ抵抗器ｂ１の場合、複数の抵抗回路が公比ｒ（０＜ｒ、ｒ≠１）＝２の等比数列をなす抵抗値を有する複数の抵抗回路を有している例を示したが、当該等比数列の公比は２以外の数であってもよい。また、チップコンデンサｂ１０１の場合にも、キャパシタ要素が公比ｒ（０＜ｒ、ｒ≠１）＝２の等比数列をなす容量値を有する複数のキャパシタ要素を有している例を示したが、当該等比数列の公比は２以外の数であってもよい。
また、チップ抵抗器ｂ１やチップコンデンサｂ１０１では、基板ｂ２の表面に絶縁層ｂ２０が形成されているが、基板ｂ２が絶縁性の基板であれば、絶縁層ｂ２０を省くこともできる。
また、チップコンデンサｂ１０１では、上部電極膜ｂ１１３だけが複数の電極膜部分に分割されている構成を示したが、下部電極膜ｂ１１１だけが複数の電極膜部分に分割されていたり、上部電極膜ｂ１１３および下部電極膜ｂ１１１が両方とも複数の電極膜部分に分割されていたりしてもよい。さらに、前述の実施形態では、上部電極膜または下部電極膜とヒューズユニットとが一体化されている例を示したが、上部電極膜または下部電極膜とは別の導体膜でヒューズユニットを形成してもよい。また、前述したチップコンデンサｂ１０１では、上部電極膜ｂ１１３および下部電極膜ｂ１１１を有する１層のキャパシタ構造が形成されているが、上部電極膜ｂ１１３上に、容量膜を介して別の電極膜を積層することで、複数のキャパシタ構造が積層されてもよい。
チップコンデンサｂ１０１では、また、基板ｂ２として導電性基板を用い、その導電性基板を下部電極として用い、導電性基板の表面に接するように容量膜ｂ１１２を形成してもよい。この場合、導電性基板の裏面から一方の外部電極を引き出してもよい。
＜第３参考例に係る発明＞
（１）第３参考例に係る発明の特徴
たとえば、第３参考例に係る発明の特徴は、以下のＣ１〜Ｃ２３である。
（Ｃ１）本体と、前記本体の表面に設けられた電極と、前記本体の側面に形成された樹脂膜とを含む、チップ部品。
この構成によれば、チップ部品では、樹脂膜がバンパーとして機能するので、個片化に先立って支持テープ等に支持された状態で隣接しているチップ部品が互いに衝突しても、互いのチップ部品では樹脂膜同士が最初に接触することから、チップ部品のコーナー部におけるチッピングを回避または抑制できる。
（Ｃ２）前記樹脂膜が、前記本体の表面の縁よりも外方に張り出している、Ｃ１に記載のチップ部品。
この構成によれば、チップ部品の表面のコーナー部が周囲のものに接触することがないので、当該コーナー部におけるチッピングを回避または抑制できる。
（Ｃ３）前記樹脂膜が、前記本体の表面の縁を露出させるように形成されている、Ｃ１またはＣ２に記載のチップ部品。
実装基板にチップ部品を実装するために、一般的に、チップ部品を自動実装機の吸着ノズルに吸着して移動させる。チップ部品を吸着ノズルに吸着するのに先立って、チップ部品の輪郭を表面側または裏面側から画像認識してから、チップ部品において吸着ノズルに吸着させる位置を決めるのだが、本発明の構成によれば、本体の表面の縁が露出されているので、当該縁によってチップ部品の輪郭を容易に認識でき、これによって、正確な位置でチップ部品を吸着ノズルに吸着させることができる。
（Ｃ４）前記樹脂膜が、前記本体の側面において前記本体の表面から間隔を開けた領域に形成されている、Ｃ１〜Ｃ３のいずれか一項に記載のチップ部品。
この構成によれば、本体の表面の縁を確実に露出させることができる。
（Ｃ５）前記樹脂膜が、前記本体の側面から表面に渡って連続して形成されている、Ｃ１またはＣ２に記載のチップ部品。
この構成によれば、本体の表面のコーナー部が樹脂膜に覆われるので、当該コーナー部におけるチッピングを確実に回避または抑制できる。
（Ｃ６）前記本体の表面と側面とが鋭角または鈍角を成している、Ｃ１〜Ｃ５のいずれか一項に記載のチップ部品。
この構成によれば、本体のコーナー部が直角でないので、コーナー部（特に鈍角のコーナー部）におけるチッピングを回避または抑制できる。
（Ｃ７）前記電極を露出させるように前記本体の表面を覆っている別の樹脂膜をさらに含む、Ｃ１〜Ｃ６のいずれか一項に記載のチップ部品。
この構成によれば、本体の表面を当該別の樹脂膜によって保護することができる。
（Ｃ８）前記別の樹脂膜が、前記電極以上の高さの表面を有している、Ｃ７に記載のチップ部品。
この構成によれば、本体が表面側において衝撃を受ける場合には、当該別の樹脂膜が最初に衝撃を受けるようになっているので、この衝撃を当該別の樹脂膜によって緩和することによって、本体の表面を確実に保護することができる。
（Ｃ９）前記本体が、基板と、基板上に形成された複数の抵抗体とを含み、各抵抗体が、前記基板の表面に形成された抵抗体膜と、抵抗体膜に接するように積層された配線膜とを含み、前記配線膜に前記電極が電気的に接続されている、Ｃ１〜Ｃ８のいずれか一項に記載のチップ部品。
この構成によれば、チップ部品は、チップ抵抗器となり、複数の抵抗体を組み合わせることによって、複数種類の抵抗値に対応することができる。
（Ｃ１０）前記本体が、前記基板上に形成され、前記複数の抵抗体を前記電極に対してそれぞれ切断可能に接続する複数のヒューズをさらに含む、Ｃ９に記載のチップ部品。
この構成によれば、チップ抵抗器であるチップ部品では、一つまたは複数のヒューズを選択して切断することにより、複数種類の抵抗値に、容易にかつ速やかに対応することができる。換言すれば、抵抗値の異なる複数の抵抗体を組み合わせることによって、様々な抵抗値のチップ抵抗器を共通の設計で実現することができる。
（Ｃ１１）チップ部品は、チップインダクタであってもよい。
（Ｃ１２）チップ部品は、チップダイオードであってもよい。
（Ｃ１３）チップ部品は、チップコンデンサであってもよい。
（Ｃ１４）複数のチップ部品領域を含む基板の各チップ部品領域に電極を形成する工程と、前記複数のチップ部品領域の境界領域に前記基板の表面から所定深さの溝を形成して、前記複数のチップ部品領域毎の本体に分離する工程と、前記溝の側面に樹脂膜を形成することにより、各本体の側面に当該樹脂膜を形成する工程と、前記基板の裏面を前記溝に到達するまで研削して、前記基板を複数のチップ部品に分割する工程とを含む、チップ部品の製造方法。
この方法によれば、完成したチップ部品は、バンパーとして機能する樹脂膜を側面に有するので、個片化に先立って支持テープ等に支持された状態で隣接しているチップ部品が互いに衝突しても、互いのチップ部品では樹脂膜同士が最初に接触することから、チップ部品のコーナー部におけるチッピングを回避または抑制できる。
（Ｃ１５）前記溝の形成が、エッチングによって行われる、Ｃ１４に記載のチップ部品の製造方法。
この方法によれば、基板における全てのチップ部品領域の境界領域に一度に溝を形成することができるので、チップ部品の製造にかかる時間の短縮を図ることができる。
（Ｃ１６）前記樹脂膜が、前記本体の表面の縁よりも外方に張り出すように形成される、Ｃ１４またはＣ１５に記載のチップ部品の製造方法。
この方法によれば、チップ部品の表面のコーナー部が周囲のものに接触することがないので、当該コーナー部におけるチッピングを回避または抑制できる。
（Ｃ１７）前記樹脂膜が、前記本体の表面の縁を露出させるように形成される、Ｃ１４〜Ｃ１６のいずれか一項に記載のチップ部品の製造方法。
実装基板にチップ部品を実装するために、一般的に、チップ部品を自動実装機の吸着ノズルに吸着して移動させる。チップ部品を吸着ノズルに吸着するのに先立って、チップ部品の輪郭を表面側または裏面側から画像認識してから、チップ部品において吸着ノズルに吸着させる位置を決めるのだが、本発明の構成によれば、本体の表面の縁が露出されているので、当該縁によってチップ部品の輪郭を容易に認識でき、これによって、正確な位置でチップ部品を吸着ノズルに吸着させることができる。
（Ｃ１８）前記樹脂膜が、前記本体の側面において前記本体の表面から間隔を開けた領域に形成される、Ｃ１４〜Ｃ１７のいずれか一項に記載のチップ部品の製造方法。
この方法によれば、本体の表面の縁を確実に露出させることができる。
（Ｃ１９）前記樹脂膜が、前記本体の側面から表面に渡って連続して形成される、Ｃ１４〜Ｃ１６のいずれか一項に記載のチップ部品の製造方法。
この方法によれば、本体の表面のコーナー部が樹脂膜に覆われるので、当該コーナー部におけるチッピングを確実に回避または抑制できる。
（Ｃ２０）前記本体の表面と側面とが鋭角または鈍角を成している、Ｃ１４〜Ｃ１９のいずれか一項に記載のチップ部品の製造方法。
この方法によれば、本体のコーナー部が直角でないので、コーナー部（特に鈍角のコーナー部）におけるチッピングを回避または抑制できる。
（Ｃ２１）前記電極を露出させるように前記本体の表面を覆う別の樹脂膜を形成する工程を含む、Ｃ１４〜Ｃ２０のいずれか一項に記載のチップ部品の製造方法。
この方法によれば、本体の表面を当該別の樹脂膜によって保護することができる。
（Ｃ２２）前記別の樹脂膜が、前記電極以上の高さの表面を有している、Ｃ２１に記載のチップ部品の製造方法。
この方法によれば、本体が表面側において衝撃を受ける場合には、当該別の樹脂膜が最初に衝撃を受けるようになっているので、この衝撃を当該別の樹脂膜によって緩和することによって、本体の表面を確実に保護することができる。
（Ｃ２３）前記本体が、基板と、基板上に形成された複数の抵抗体とを含み、各抵抗体が、前記基板の表面に形成された抵抗体膜と、抵抗体膜に接するように積層された配線膜とを含み、前記配線膜に前記電極が電気的に接続されている、Ｃ１４〜Ｃ２２のいずれか一項に記載のチップ部品の製造方法。
この方法によれば、チップ部品は、チップ抵抗器となり、複数の抵抗体を組み合わせることによって、複数種類の抵抗値に対応することができる。
（２）第３参考例に係る発明の実施形態
以下では、第３参考例の実施の形態を、添付図面を参照して詳細に説明する。なお、図６４〜図８６で示した符号は、これらの図面でのみ有効であり、他の実施形態に使用されていても、当該他の実施形態の符号と同じ要素を示すものではない。
図６４（ａ）は、第３参考例の一実施形態に係るチップ抵抗器の構成を説明するための模式的な斜視図であり、図６４（ｂ）は、チップ抵抗器が実装基板に実装された状態を示す模式的な側面図である。
このチップ抵抗器ｃ１は、微小なチップ部品であり、図６４（ａ）に示すように、直方体形状をなしている。チップ抵抗器ｃ１の平面形状は、直交する二辺（長辺ｃ８１、短辺ｃ８２）がそれぞれ０．４ｍｍ以下、０．２ｍｍ以下の矩形である。好ましくは、チップ抵抗器ｃ１の寸法に関し、長さＬ（長辺ｃ８１の長さ）が約０．３ｍｍであり、幅Ｗ（短辺ｃ８２の長さ）が約０．１５ｍｍであり、厚さＴが約０．１ｍｍである。
このチップ抵抗器ｃ１は、基板上に多数個のチップ抵抗器ｃ１を格子状に形成してから当該基板に溝を形成した後、裏面研磨（または当該基板を溝で分断）して個々のチップ抵抗器ｃ１に分離することによって得られる。
チップ抵抗器ｃ１は、チップ抵抗器ｃ１の本体（抵抗器本体）を構成する基板ｃ２と、外部接続電極となる第１接続電極ｃ３および第２接続電極ｃ４と、第１接続電極ｃ３および第２接続電極ｃ４によって外部接続される素子ｃ５とを主に備えている。
基板ｃ２は、略直方体のチップ形状である。基板ｃ２において、図６４（ａ）における上面は、表面ｃ２Ａである。表面ｃ２Ａは、基板ｃ２において素子ｃ５が形成される面（素子形成面）であり、略長方形状である。基板ｃ２の厚さ方向において表面ｃ２Ａとは反対側の面は、裏面ｃ２Ｂである。表面ｃ２Ａと裏面ｃ２Ｂとは、ほぼ同形状であり、互いに平行である。ただし、表面ｃ２Ａは、裏面ｃ２Ｂよりも大きい。そのため、表面ｃ２Ａに直交する方向から見た平面視において、裏面ｃ２Ｂは、表面ｃ２Ａの内側におさまる。表面ｃ２Ａにおける一対の長辺ｃ８１および短辺ｃ８２によって区画された矩形状の縁を、縁部ｃ８５ということにし、裏面ｃ２Ｂにおける一対の長辺ｃ８１および短辺ｃ８２によって区画された矩形状の縁を、縁部ｃ９０ということにする。
基板ｃ２は、表面ｃ２Ａおよび裏面ｃ２Ｂ以外に、これらの面に交差して延びてこれらの面の間を繋ぐ側面ｃ２Ｃ、側面ｃ２Ｄ、側面ｃ２Ｅおよび側面ｃ２Ｆを有している。
側面ｃ２Ｃは、表面ｃ２Ａおよび裏面ｃ２Ｂにおける長手方向一方側（図６４（ａ）における左手前側）の短辺ｃ８２間に架設されていて、側面ｃ２Ｄは、表面ｃ２Ａおよび裏面ｃ２Ｂにおける長手方向他方側（図６４（ａ）における右奥側）の短辺ｃ８２間に架設されている。側面ｃ２Ｃおよび側面ｃ２Ｄは、当該長手方向における基板ｃ２の両端面である。側面ｃ２Ｅは、表面ｃ２Ａおよび裏面ｃ２Ｂにおける短手方向一方側（図６４（ａ）における左奥側）の長辺ｃ８１間に架設されていて、側面ｃ２Ｆは、表面ｃ２Ａおよび裏面ｃ２Ｂにおける短手方向他方側（図６４（ａ）における右手前側）の長辺ｃ８１間に架設されている。側面ｃ２Ｅおよび側面ｃ２Ｆは、当該短手方向における基板ｃ２の両端面である。側面ｃ２Ｃおよび側面ｃ２Ｄのそれぞれは、側面ｃ２Ｅおよび側面ｃ２Ｆのそれぞれと交差（略直交）している。前述したように表面ｃ２Ａが裏面ｃ２Ｂよりも大きいので、側面ｃ２Ｃ〜ｃ２Ｆのそれぞれは、裏面ｃ２Ｂ側の上底と表面ｃ２Ａ側の下底とを有する等脚台形状をなしている。つまり、チップ抵抗器ｃ１の側面形状は、等脚台形状である。そのため、表面ｃ２Ａ〜側面ｃ２Ｆにおいて隣り合うもの同士が鋭角または鈍角を成している。具体的には、表面ｃ２Ａと、側面ｃ２Ｃ、側面ｃ２Ｄ、側面ｃ２Ｅおよび側面ｃ２Ｆのそれぞれとは鋭角となしていて、裏面ｃ２Ｂと、側面ｃ２Ｃ、側面ｃ２Ｄ、側面ｃ２Ｅおよび側面ｃ２Ｆのそれぞれとは鈍角となしている。なお、説明の便宜上、図６４以降の各図では、側面ｃ２Ｃ〜ｃ２Ｆのそれぞれを実際よりも傾斜させて（誇張して）示している。
基板ｃ２では、表面ｃ２Ａおよび側面ｃ２Ｃ〜ｃ２Ｆのそれぞれの全域が絶縁膜ｃ２３で覆われている。そのため、厳密には、図６４（ａ）では、表面ｃ２Ａおよび側面ｃ２Ｃ〜ｃ２Ｆのそれぞれの全域は、絶縁膜ｃ２３の内側（裏側）に位置していて、外部に露出されていない。さらに、チップ抵抗器ｃ１は、樹脂膜ｃ２４を有している。樹脂膜ｃ２４は、第１樹脂膜ｃ２４Ａと、第１樹脂膜ｃ２４Ａとは別の第２樹脂膜ｃ２４Ｂとを含んでいる。第１樹脂膜ｃ２４Ａは、側面ｃ２Ｃ、側面ｃ２Ｄ、側面ｃ２Ｅおよび側面ｃ２Ｆのそれぞれにおいて表面ｃ２Ａの縁部ｃ８５から裏面ｃ２Ｂ側へ少し離れた領域に形成されている。第２樹脂膜ｃ２４Ｂは、表面ｃ２Ａ上の絶縁膜ｃ２３において表面ｃ２Ａの縁部ｃ８５に重ならない部分（縁部ｃ８５の内側領域）を覆っている。絶縁膜ｃ２３および樹脂膜ｃ２４については、以降で詳説する。
第１接続電極ｃ３および第２接続電極ｃ４は、基板ｃ２の表面ｃ２Ａ上において縁部ｃ８５よりも内側の領域に形成されていて、表面ｃ２Ａ上の第２樹脂膜ｃ２４Ｂから部分的に露出されている。換言すれば、第２樹脂膜ｃ２４Ｂは、第１接続電極ｃ３および第２接続電極ｃ４を露出させるように表面ｃ２Ａ（厳密には表面ｃ２Ａ上の絶縁膜ｃ２３）を覆っている。第１接続電極ｃ３および第２接続電極ｃ４のそれぞれは、たとえば、Ｎｉ（ニッケル）、Ｐｄ（パラジウム）およびＡｕ（金）をこの順番で表面ｃ２Ａ上に積層することによって構成されている。第１接続電極ｃ３および第２接続電極ｃ４は、表面ｃ２Ａの長手方向に間隔を隔てて配置されており、表面ｃ２Ａの短手方向において長手である。図６４（ａ）では、表面ｃ２Ａにおいて、側面ｃ２Ｃ寄りの位置に第１接続電極ｃ３が設けられ、側面ｃ２Ｄ寄りの位置に第２接続電極ｃ４が設けられている。
素子ｃ５は、回路素子であって、基板ｃ２の表面ｃ２Ａにおける第１接続電極ｃ３と第２接続電極ｃ４との間の領域に形成されていて、絶縁膜ｃ２３および第２樹脂膜ｃ２４Ｂによって上から被覆されている。素子ｃ５は、前述した抵抗器本体を構成している。この実施形態の素子ｃ５は、抵抗ｃ５６である。抵抗ｃ５６は、等しい抵抗値を有する複数個の（単位）抵抗体Ｒを表面ｃ２Ａ上でマトリックス状に配列した回路網によって構成されている。抵抗体Ｒは、ＴｉＮ（窒化チタン）、ＴｉＯＮ（酸化窒化チタン）またはＴｉＳｉＯＮからなる。素子ｃ５は、後述する配線膜ｃ２２に電気的に接続されていて、配線膜ｃ２２を介して第１接続電極ｃ３と第２接続電極ｃ４とに電気的に接続されている。
図６４（ｂ）に示すように、第１接続電極ｃ３と第２接続電極ｃ４を実装基板ｃ９に対向させて、半田ｃ１３によって実装基板ｃ９の回路（図示せず）に対して電気的かつ機械的に接続することにより、チップ抵抗器ｃ１を実装基板ｃ９に実装（フリップチップ接続）することができる。なお、外部接続電極として機能する第１接続電極ｃ３および第２接続電極ｃ４は、半田濡れ性の向上および信頼性の向上のために、金（Ａｕ）で形成するか、または表面に金メッキを施すことが望ましい。
図６５は、チップ抵抗器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成（レイアウトパターン）を示す図である。
図６５を参照して、素子ｃ５は、抵抗回路網となっている。具体的に、素子ｃ５は、行方向（基板ｃ２の長手方向）に沿って配列された８個の抵抗体Ｒと、列方向（基板ｃ２の幅方向）に沿って配列された４４個の抵抗体Ｒとで構成された合計３５２個の抵抗体Ｒを有している。これらの抵抗体Ｒは、素子ｃ５の抵抗回路網を構成する複数の素子要素である。
これら多数個の抵抗体Ｒが１個〜６４個の所定個数毎にまとめられて電気的に接続されることによって、複数種類の抵抗回路が形成されている。形成された複数種類の抵抗回路は、導体膜Ｄ（導体で形成された配線膜）で所定の態様に接続されている。さらに、基板ｃ２の表面ｃ２Ａには、抵抗回路を素子ｃ５に対して電気的に組み込んだり、または、素子ｃ５から電気的に分離したりするために切断（溶断）可能な複数のヒューズ（ヒューズ）Ｆが設けられている。複数のヒューズＦおよび導体膜Ｄは、第２接続電極ｃ３の内側辺沿いに、配置領域が直線状になるように配列されている。より具体的には、複数のヒューズＦおよび導体膜Ｄが隣接するように配置され、その配列方向が直線状になっている。複数のヒューズＦは、複数種類の抵抗回路（抵抗回路毎の複数の抵抗体Ｒ）を第２接続電極ｃ３に対して切断可能（切り離し可能）に接続している。複数のヒューズＦおよび導体膜Ｄは、前述した抵抗器本体を構成している。
図６６Ａは、図６５に示す素子の一部分を拡大して描いた平面図である。図６６Ｂは、素子における抵抗体の構成を説明するために描いた図６６ＡのＢ−Ｂに沿う長さ方向の縦断面図である。図６６Ｃは、素子における抵抗体の構成を説明するために描いた図６６ＡのＣ−Ｃに沿う幅方向の縦断面図である。
図６６Ａ、図６６Ｂおよび図６６Ｃを参照して、抵抗体Ｒの構成について説明をする。
チップ抵抗器ｃ１は、前述した配線膜ｃ２２、絶縁膜ｃ２３および樹脂膜ｃ２４の他に、絶縁層ｃ２０と抵抗体膜ｃ２１とをさらに備えている（図６６Ｂおよび図６６Ｃ参照）。絶縁層ｃ２０、抵抗体膜ｃ２１、配線膜ｃ２２、絶縁膜ｃ２３および樹脂膜ｃ２４は、基板ｃ２（表面ｃ２Ａ）上に形成されている。
絶縁層ｃ２０は、ＳｉＯ２（酸化シリコン）からなる。絶縁層ｃ２０は、基板ｃ２の表面ｃ２Ａの全域を覆っている。絶縁層ｃ２０の厚さは、約１００００Åである。
抵抗体膜ｃ２１は、絶縁層ｃ２０上に形成されている。抵抗体膜ｃ２１は、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮにより形成されている。抵抗体膜ｃ２１の厚さは、約２０００Åである。抵抗体膜ｃ２１は、第１接続電極ｃ３と第２接続電極ｃ４との間を平行に直線状に延びる複数本の抵抗体膜（以下「抵抗体膜ラインｃ２１Ａ」という）を構成していて、抵抗体膜ラインｃ２１Ａは、ライン方向に所定の位置で切断されている場合がある（図６６Ａ参照）。
抵抗体膜ラインｃ２１Ａ上には、配線膜ｃ２２が積層されている。配線膜ｃ２２は、Ａｌ（アルミニウム）またはアルミニウムとＣｕ（銅）との合金（ＡｌＣｕ合金）からなる。配線膜ｃ２２の厚さは、約８０００Åである。配線膜ｃ２２は、抵抗体膜ラインｃ２１Ａ上に、ライン方向に一定間隔Ｒを開けて積層されていて、抵抗体膜ラインｃ２１Ａに接している。
この構成の抵抗体膜ラインｃ２１Ａおよび配線膜ｃ２２の電気的特徴を回路記号で示すと、図６７の通りである。すなわち、図６７（ａ）に示すように、所定間隔Ｒの領域の抵抗体膜ラインｃ２１Ａ部分が、それぞれ、一定の抵抗値ｒを有する１つの抵抗体Ｒを形成している。
そして、配線膜ｃ２２が積層された領域では、配線膜ｃ２２が隣り合う抵抗体Ｒ同士を電気的に接続することによって、当該配線膜ｃ２２で抵抗体膜ラインｃ２１Ａが短絡されている。よって、図６７（ｂ）に示す抵抗ｒの抵抗体Ｒの直列接続からなる抵抗回路が形成されている。
また、隣接する抵抗体膜ラインｃ２１Ａ同士は抵抗体膜ｃ２１および配線膜ｃ２２で接続されているから、図６６Ａに示す素子ｃ５の抵抗回路網は、図６７（ｃ）に示す（前述した抵抗体Ｒの単位抵抗からなる）抵抗回路を構成している。このように、抵抗体膜ｃ２１および配線膜ｃ２２は、抵抗体Ｒや抵抗回路（つまり素子ｃ５）を構成している。そして、各抵抗体Ｒは、抵抗体膜ラインｃ２１Ａ（抵抗体膜ｃ２１）と、抵抗体膜ラインｃ２１Ａ上にライン方向に一定間隔をあけて積層された複数の配線膜ｃ２２とを含み、配線膜ｃ２２が積層されていない一定間隔Ｒ部分の抵抗体膜ラインｃ２１Ａが、１個の抵抗体Ｒを構成している。抵抗体Ｒを構成している部分における抵抗体膜ラインｃ２１Ａは、その形状および大きさが全て等しい。よって、基板ｃ２上にマトリックス状に配列された多数個の抵抗体Ｒは、等しい抵抗値を有している。
また、抵抗体膜ラインｃ２１Ａ上に積層された配線膜ｃ２２は、抵抗体Ｒを形成するとともに、複数個の抵抗体Ｒを接続して抵抗回路を構成するための導体膜Ｄの役目も果たしている（図６５参照）。
図６８（ａ）は、図６５に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズを含む領域の部分拡大平面図であり、図６８（ｂ）は、図６８（ａ）のＢ−Ｂに沿う断面構造を示す図である。
図６８（ａ）および（ｂ）に示すように、前述したヒューズＦおよび導体膜Ｄも、抵抗体Ｒを形成する抵抗体膜ｃ２１上に積層された配線膜ｃ２２により形成されている。すなわち、抵抗体Ｒを形成する抵抗体膜ラインｃ２１Ａ上に積層された配線膜ｃ２２と同じレイヤーに、配線膜ｃ２２と同じ金属材料であるＡｌまたはＡｌＣｕ合金によってヒューズＦおよび導体膜Ｄが形成されている。なお、配線膜ｃ２２は、前述したように、抵抗回路を形成するために、複数個の抵抗体Ｒを電気的に接続する導体膜Ｄとしても用いられている。
つまり、抵抗体膜ｃ２１上に積層された同一レイヤーにおいて、抵抗体Ｒを形成するための配線膜や、ヒューズＦや、導体膜Ｄや、さらには、素子ｃ５を第１接続電極ｃ３および第２接続電極ｃ４に接続するための配線膜が、配線膜ｃ２２として、同一の金属材料（ＡｌまたはＡｌＣｕ合金）を用いて形成されている。なお、ヒューズＦを配線膜ｃ２２と異ならせている（区別している）のは、ヒューズＦが切断しやすいように細く形成されていること、および、ヒューズＦの周囲に他の回路要素が存在しないように配置されていることによるからである。
ここで、配線膜ｃ２２において、ヒューズＦが配置された領域を、トリミング対象領域Ｘということにする（図６５および図６８（ａ）参照）。トリミング対象領域Ｘは、第２接続電極ｃ３の内側辺沿いの直線状領域であって、トリミング対象領域Ｘには、ヒューズＦだけでなく、導体膜Ｄも配置されている。また、トリミング対象領域Ｘの配線膜ｃ２２の下方にも抵抗体膜ｃ２１が形成されている（図６８（ｂ）参照）。そして、ヒューズＦは、配線膜ｃ２２において、トリミング対象領域Ｘ以外の部分よりも配線間距離が大きい（周囲から離された）配線である。
なお、ヒューズＦは、配線膜ｃ２２の一部だけでなく、抵抗体Ｒ（抵抗体膜ｃ２１）の一部と抵抗体膜ｃ２１上の配線膜ｃ２２の一部とのまとまり（ヒューズ素子）を指していてもよい。
また、ヒューズＦは、導体膜Ｄと同一のレイヤーを用いる場合のみを説明したが、導体膜Ｄでは、その上に更に別の導体膜を積層するようにし、導体膜Ｄ全体の抵抗値を下げるようにしてもよい。なお、この場合であっても、ヒューズＦの上に導体膜を積層しなければ、ヒューズＦの溶断性が悪くなることはない。
図６９は、第３参考例の実施形態に係る素子の電気回路図である。
図６９を参照して、素子ｃ５は、基準抵抗回路Ｒ８と、抵抗回路Ｒ６４、２つの抵抗回路Ｒ３２、抵抗回路Ｒ１６、抵抗回路Ｒ８、抵抗回路Ｒ４、抵抗回路Ｒ２、抵抗回路Ｒ１、抵抗回路Ｒ／２、抵抗回路Ｒ／４、抵抗回路Ｒ／８、抵抗回路Ｒ／１６、抵抗回路Ｒ／３２とを第１接続電極ｃ３からこの順番で直列接続することによって構成されている。基準抵抗回路Ｒ８および抵抗回路Ｒ６４〜Ｒ２のそれぞれは、自身の末尾の数（Ｒ６４の場合には「６４」）と同数の抵抗体Ｒを直列接続することで構成されている。抵抗回路Ｒ１は、１つの抵抗体Ｒで構成されている。抵抗回路Ｒ／２〜Ｒ／３２のそれぞれは、自身の末尾の数（Ｒ／３２の場合には「３２」）と同数の抵抗体Ｒを並列接続することで構成されている。抵抗回路の末尾の数の意味については、後述する図７０および図７１においても同じである。
そして、基準抵抗回路Ｒ８以外の抵抗回路Ｒ６４〜抵抗回路Ｒ／３２のそれぞれに対して、ヒューズＦが１つずつ並列的に接続されている。ヒューズＦ同士は、直接または導体膜Ｄ（図６８（ａ）参照）を介して直列に接続されている。
図６９に示すように全てのヒューズＦが溶断されていない状態では、素子ｃ５は、第１接続電極ｃ３および第２接続電極ｃ４間に設けられた８個の抵抗体Ｒの直列接続からなる基準抵抗回路Ｒ８の抵抗回路を構成している。たとえば、１個の抵抗体Ｒの抵抗値ｒをｒ＝８Ωとすれば、８ｒ＝６４Ωの抵抗回路（基準抵抗回路Ｒ８）により第１接続電極ｃ３および第２接続電極ｃ４が接続されたチップ抵抗器ｃ１が構成されている。
また、全てのヒューズＦが溶断されていない状態では、基準抵抗回路Ｒ８以外の複数種類の抵抗回路は、短絡された状態となっている。つまり、基準抵抗回路Ｒ８には、１２種類１３個の抵抗回路Ｒ６４〜Ｒ／３２が直列に接続されているが、各抵抗回路は、それぞれ並列に接続されたヒューズＦにより短絡されているので、電気的に見ると、各抵抗回路は素子ｃ５に組み込まれてはいない。
この実施形態に係るチップ抵抗器ｃ１では、要求される抵抗値に応じて、ヒューズＦを選択的に、たとえばレーザ光で溶断する。それにより、並列的に接続されたヒューズＦが溶断された抵抗回路は、素子ｃ５に組み込まれることになる。よって、素子ｃ５の全体の抵抗値を、溶断されたヒューズＦに対応する抵抗回路が直列に接続されて組み込まれた抵抗値とすることができる。
特に、複数種類の抵抗回路は、等しい抵抗値を有する抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個…と、公比が２となる等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗回路ならびに等しい抵抗値の抵抗体Ｒが並列に２個、４個、８個、１６個…と、公比が２となる等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗回路を備えている。そのため、ヒューズＦ（前述したヒューズ素子も含む）を選択的に溶断することにより、素子ｃ５（抵抗ｃ５６）全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調整して、チップ抵抗器ｃ１において所望の値の抵抗を発生させることができる。
図７０は、第３参考例の他の実施形態に係る素子の電気回路図である。
図６９に示すように基準抵抗回路Ｒ８および抵抗回路Ｒ６４〜抵抗回路Ｒ／３２を直列接続して素子ｃ５を構成する代わりに、図７０に示すように素子ｃ５を構成してもかまわない。詳しくは、第１接続電極ｃ３および第２接続電極ｃ４の間で、基準抵抗回路Ｒ／１６と、１２種類の抵抗回路Ｒ／１６、Ｒ／８、Ｒ／４、Ｒ／２、Ｒ１、Ｒ２、Ｒ４、Ｒ８、Ｒ１６、Ｒ３２、Ｒ６４、Ｒ１２８の並列接続回路との直列接続回路によって素子ｃ５を構成してもよい。
この場合、基準抵抗回路Ｒ／１６以外の１２種類の抵抗回路には、それぞれ、ヒューズＦが直列に接続されている。全てのヒューズＦが溶断されていない状態では、各抵抗回路は素子ｃ５に対して電気的に組み込まれている。要求される抵抗値に応じて、ヒューズＦを選択的に、たとえばレーザ光で溶断すれば、溶断されたヒューズＦに対応する抵抗回路（ヒューズＦが直列に接続された抵抗回路）は、素子ｃ５から電気的に分離されるので、チップ抵抗器ｃ１全体の抵抗値を調整することができる。
図７１は、第３参考例のさらに他の実施形態に係る素子の電気回路図である。
図７１に示す素子ｃ５の特徴は、複数種類の抵抗回路の直列接続と、複数種類の抵抗回路の並列接続とが直列に接続された回路構成となっていることである。直列接続される複数種類の抵抗回路には、先の実施形態と同様、抵抗回路毎に、並列にヒューズＦが接続されていて、直列接続された複数種類の抵抗回路は、全てヒューズＦで短絡状態とされている。従って、ヒューズＦを溶断すると、その溶断されるヒューズＦで短絡されていた抵抗回路が、素子ｃ５に電気的に組み込まれることになる。
一方、並列接続された複数種類の抵抗回路には、それぞれ、直列にヒューズＦが接続されている。従って、ヒューズＦを溶断することにより、溶断されたヒューズＦが直列に接続されている抵抗回路を、抵抗回路の並列接続から電気的に切り離すことができる。
かかる構成とすれば、たとえば、１ｋΩ以下の小抵抗は並列接続側で作り、１ｋΩ以上の抵抗回路を直列接続側で作れば、数Ωの小抵抗から数ＭΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗の回路網を用いて作ることができる。つまり、チップ抵抗器ｃ１では、一つまたは複数のヒューズＦを選択して切断することにより、複数種類の抵抗値に、容易にかつ速やかに対応することができる。換言すれば、抵抗値の異なる複数の抵抗体Ｒを組み合わせることによって、様々な抵抗値のチップ抵抗器ｃ１を共通の設計で実現することができる。
以上のように、このチップ抵抗器ｃ１では、トリミング対象領域Ｘにおいて、複数の抵抗体Ｒ（抵抗回路）の接続状態が変更可能である。
図７２は、チップ抵抗器の模式的な断面図である。
次に、図７２を参照して、チップ抵抗器ｃ１についてさらに詳しく説明する。なお、説明の便宜上、図７２では、前述した素子ｃ５については簡略化して示しているとともに、基板ｃ２以外の各要素にはハッチングを付している。
ここでは、前述した絶縁膜ｃ２３および樹脂膜ｃ２４について説明する。
絶縁膜ｃ２３は、たとえばＳｉＮ（窒化シリコン）からなり、その厚さは、１０００Å〜５０００Å（ここでは、約３０００Å）である。絶縁膜ｃ２３は、表面ｃ２Ａおよび側面ｃ２Ｃ〜ｃ２Ｆのそれぞれにおける全域に亘って設けられている。表面ｃ２Ａ上の絶縁膜ｃ２３は、抵抗体膜ｃ２１および抵抗体膜ｃ２１上の各配線膜ｃ２２（つまり、素子ｃ５）を表面（図７２の上側）から被覆していて、素子ｃ５における各抵抗体Ｒの上面を覆っている。そのため、絶縁膜ｃ２３は、前述したトリミング対象領域Ｘにおける配線膜ｃ２２も覆っている（図６８（ｂ）参照）。また、絶縁膜ｃ２３は、素子ｃ５（配線膜ｃ２２および抵抗体膜ｃ２１）に接しており、抵抗体膜ｃ２１以外の領域では絶縁層ｃ２０にも接している。これにより、表面ｃ２Ａ上の絶縁膜ｃ２３は、表面ｃ２Ａ全域を覆って素子ｃ５および絶縁層ｃ２０を保護する保護膜として機能している。また、表面ｃ２Ａでは、絶縁膜ｃ２３によって、抵抗体Ｒ間における配線膜ｃ２２以外での短絡（隣り合う抵抗体膜ラインｃ２１Ａ間における短絡）が防止されている。
一方、側面ｃ２Ｃ〜ｃ２Ｆのそれぞれに設けられた絶縁膜ｃ２３は、側面ｃ２Ｃ〜ｃ２Ｆのそれぞれを保護する保護層として機能している。側面ｃ２Ｃ〜ｃ２Ｆのそれぞれと表面ｃ２Ａとの境界は、前述した縁部ｃ８５であるが、絶縁膜ｃ２３は、当該境界（縁部ｃ８５）も覆っている。絶縁膜ｃ２３において、縁部ｃ８５を覆っている部分（縁部ｃ８５に重なっている部分）を端部ｃ２３Ａということにする。
樹脂膜ｃ２４は、絶縁膜ｃ２３とともにチップ抵抗器ｃ１の表面ｃ２Ａを保護するものであり、ポリイミド等の樹脂からなる。樹脂膜ｃ２４の厚みは、約５μｍである。
樹脂膜ｃ２４は、前述したように、第１樹脂膜ｃ２４Ａと第２樹脂膜ｃ２４Ｂとを有している。
第１樹脂膜ｃ２４Ａは、側面ｃ２Ｃ〜ｃ２Ｆのそれぞれにおいて縁部ｃ８５（絶縁膜ｃ２３の端部ｃ２３Ａ）から裏面ｃ２Ｂ側へ少し離れた部分を被覆している。具体的に、第１樹脂膜ｃ２４Ａは、側面ｃ２Ｃ〜ｃ２Ｆのそれぞれにおいて、表面ｃ２Ａの縁部ｃ８５から裏面ｃ２Ｂ側に間隔Ｋを開けた領域に形成されている。ただし、第１樹脂膜ｃ２４Ａは、裏面ｃ２Ｂよりも表面ｃ２Ａ側へ偏って配置されている。側面ｃ２Ｃおよび２Ｄの第１樹脂膜ｃ２４Ａは、短辺ｃ８２に沿って筋状に延びており、短辺ｃ８２方向における全域にわたって形成されている（図６４（ａ）参照）。側面ｃ２Ｅおよび２Ｆの第１樹脂膜ｃ２４Ａは、長辺ｃ８１に沿って筋状に延びており、長辺ｃ８１方向における全域にわたって形成されている（図６４（ａ）参照）。側面ｃ２Ｃ〜ｃ２Ｆのそれぞれにおける第１樹脂膜ｃ２４Ａは、表面ｃ２Ａの縁（縁部ｃ８５）よりも外方に張り出している。詳しくは、第１樹脂膜ｃ２４Ａは、表面ｃ２Ａに沿う方向において縁部ｃ８５よりも外方へ円弧状に膨出している。そのため、平面視では、第１樹脂膜ｃ２４Ａがチップ抵抗器ｃ１の輪郭をなす。
第２樹脂膜ｃ２４Ｂは、表面ｃ２Ａ上の絶縁膜ｃ２３の表面（絶縁膜ｃ２３に被覆された抵抗体膜ｃ２１および配線膜ｃ２２も含む）の略全域を被覆している。具体的に、第２樹脂膜ｃ２４Ｂは、絶縁膜ｃ２３の端部ｃ２３Ａ（表面ｃ２Ａの縁部ｃ８５）を覆わないように、端部ｃ２３Ａから外れて形成されている。そのため、第１樹脂膜ｃ２４Ａと第２樹脂膜ｃ２４Ｂとは、連続しておらず、端部ｃ２３Ａ（縁部ｃ８５の全域）において途切れている。これにより、絶縁膜ｃ２３の端部ｃ２３Ａ（縁部ｃ８５の全域）は、外部に露出されている。
第２樹脂膜ｃ２４Ｂにおいて、平面視で離れた２つの位置には、開口ｃ２５が１つずつ形成されている。各開口ｃ２５は、第２樹脂膜ｃ２４Ｂおよび絶縁膜ｃ２３を、それぞれの厚さ方向において連続して貫通する貫通孔である。そのため、開口ｃ２５は、第２樹脂膜ｃ２４Ｂだけでなく絶縁膜ｃ２３にも形成されている。各開口ｃ２５からは、配線膜ｃ２２の一部が露出されている。配線膜ｃ２２において各開口ｃ２５から露出された部分は、外部接続用のパッド領域ｃ２２Ａとなっている。
２つの開口ｃ２５のうち、一方の開口ｃ２５は、第１接続電極ｃ３によって埋め尽くされ、他方の開口ｃ２５は、第２接続電極ｃ４によって埋め尽くされている。そして、第１接続電極ｃ３および第２接続電極ｃ４のそれぞれの一部は、第２樹脂膜ｃ２４Ｂの表面において開口ｃ２５からはみ出している。第１接続電極ｃ３は、当該一方の開口ｃ２５を介して、この開口ｃ２５におけるパッド領域ｃ２２Ａにおいて配線膜ｃ２２に対して電気的に接続されている。第２接続電極ｃ４は、当該他方の開口ｃ２５を介して、この開口ｃ２５におけるパッド領域ｃ２２Ａにおいて配線膜ｃ２２に対して電気的に接続されている。これにより、第１接続電極ｃ３および第２接続電極ｃ４のそれぞれは、素子ｃ５に対して電気的に接続されている。ここで、配線膜ｃ２２は、抵抗体Ｒのまとまり（抵抗ｃ５６）、第１接続電極ｃ３および第２接続電極ｃ４のそれぞれに接続された配線を形成している。
このように、開口ｃ２５が形成された第２樹脂膜ｃ２４Ｂおよび絶縁膜ｃ２３は、開口ｃ２５から第１接続電極ｃ３および第２接続電極ｃ４を露出させた状態で表面ｃ２Ａを覆っている。そのため、第２樹脂膜ｃ２４Ｂの表面において開口ｃ２５からはみ出した第１接続電極ｃ３および第２接続電極ｃ４を介して、チップ抵抗器ｃ１と実装基板ｃ９との間における電気的接続を達成することができる（図６４（ｂ）参照）。
ここで、第２樹脂膜ｃ２４Ｂにおいて第１接続電極ｃ３と第２接続電極ｃ４との間に位置する部分（「中央部分ｃ２４Ｃ」ということにする）は、第１接続電極ｃ３および第２接続電極ｃ４よりも高くなっている（表面ｃ２Ａから離れている）。つまり、中央部分ｃ２４Ｃは、第１接続電極ｃ３および第２接続電極ｃ４以上の高さの表面ｃ２４Ｄを有している。表面ｃ２４Ｄは、表面ｃ２Ａから離れる方向へ向けて凸湾曲している。
図７３Ａ〜図７３Ｇは、図７２に示すチップ抵抗器の製造方法を示す図解的な断面図である。
まず、図７３Ａに示すように、基板ｃ２の元となる基板ｃ３０を用意する。この場合、基板ｃ３０の表面ｃ３０Ａは、基板ｃ２の表面ｃ２Ａであり、基板ｃ３０の裏面ｃ３０Ｂは、基板ｃ２の裏面ｃ２Ｂである。
そして、基板ｃ３０の表面ｃ３０Ａを熱酸化して、表面ｃ３０ＡにＳｉＯ２等からなる絶縁層ｃ２０を形成し、絶縁層ｃ２０上に素子ｃ５（抵抗体Ｒおよび抵抗体Ｒに接続された配線膜ｃ２２）を形成する。具体的には、スパッタリングにより、まず、絶縁層ｃ２０の上にＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮの抵抗体膜ｃ２１を全面に形成し、さらに、抵抗体膜ｃ２１に接するように抵抗体膜ｃ２１の上にアルミニウム（Ａｌ）の配線膜ｃ２２を積層する。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングにより抵抗体膜ｃ２１および配線膜ｃ２２を選択的に除去してパターニングし、図６６Ａに示すように、平面視で、抵抗体膜ｃ２１が積層された一定幅の抵抗体膜ラインｃ２１Ａが一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗体膜ラインｃ２１Ａおよび配線膜ｃ２２が切断された領域も形成されるとともに、前述したトリミング対象領域ＸにおいてヒューズＦおよび導体膜Ｄが形成される（図６５参照）。続いて、たとえばウェットエッチングにより抵抗体膜ラインｃ２１Ａの上に積層された配線膜ｃ２２を選択的に除去する。この結果、抵抗体膜ラインｃ２１Ａ上に一定間隔Ｒをあけて配線膜ｃ２２が積層された構成の素子ｃ５が得られる。この際、抵抗体膜ｃ２１および配線膜ｃ２２が目標寸法で形成されたか否かを確かめるために、素子ｃ５全体の抵抗値を測定してもよい。
図７３Ａを参照して、素子ｃ５は、１枚の基板ｃ３０に形成するチップ抵抗器ｃ１の数に応じて、基板ｃ３０の表面ｃ３０Ａ上における多数の箇所に形成される。基板ｃ３０において素子ｃ５（前述した抵抗ｃ５６）が形成された１つの領域をチップ部品領域Ｙ（またはチップ抵抗器領域Ｙ）というと、基板ｃ３０の表面ｃ３０Ａには、抵抗ｃ５６をそれぞれ有する複数のチップ部品領域Ｙ（つまり、素子ｃ５）が形成（設定）される。１つのチップ部品領域Ｙは、完成した１つのチップ抵抗器ｃ１（図７２参照）を平面視したものと一致する。そして、基板ｃ３０の表面ｃ３０Ａにおいて、隣り合うチップ部品領域Ｙの間の領域を、境界領域Ｚということにする。境界領域Ｚは、帯状をなしていて、平面視で格子状に延びている。境界領域Ｚによって区画された１つの格子の中にチップ部品領域Ｙが１つ配置されている。境界領域Ｚの幅は、１μｍ〜６０μｍ（たとえば２０μｍ）と極めて狭いので、基板ｃ３０では多くのチップ部品領域Ｙを確保でき、結果としてチップ抵抗器ｃ１の大量生産が可能になる。
次いで、図７３Ａに示すように、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、ＳｉＮからなる絶縁膜ｃ４５を、基板ｃ３０の表面ｃ３０Ａの全域に亘って形成する。絶縁膜ｃ４５は、絶縁層ｃ２０および絶縁層ｃ２０上の素子ｃ５（抵抗体膜ｃ２１や配線膜ｃ２２）を全て覆っていて、これらに接している。そのため、絶縁膜ｃ４５は、前述したトリミング対象領域Ｘ（図６５参照）における配線膜ｃ２２も覆っている。また、絶縁膜ｃ４５は、基板ｃ３０の表面ｃ３０Ａにおいて全域に亘って形成されることから、表面ｃ３０Ａにおいて、トリミング対象領域Ｘ以外の領域にまで延びて形成される。これにより、絶縁膜ｃ４５は、表面ｃ３０Ａ（表面ｃ３０Ａ上の素子ｃ５も含む）全域を保護する保護膜となる。
次いで、図７３Ｂに示すように、絶縁膜ｃ４５を全て覆うように、基板ｃ３０の表面ｃ３０Ａの全域に亘ってレジストパターンｃ４１を形成する。レジストパターンｃ４１には、開口ｃ４２が形成されている。
図７４は、図７３Ｂの工程において溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。
図７４を参照して、レジストパターンｃ４１の開口ｃ４２は、多数のチップ抵抗器ｃ１（換言すれば、前述したチップ部品領域Ｙ）を行列状（格子状でもある）に配置した場合において平面視で隣り合うチップ抵抗器ｃ１の輪郭の間の領域（図７４においてハッチングを付した部分であり、換言すれば、境界領域Ｚ）に一致（対応）している。そのため、開口ｃ４２の全体形状は、互いに直交する直線部分ｃ４２Ａおよびｃ４２Ｂを複数有する格子状になっている。
レジストパターンｃ４１では、開口ｃ４２において互いに直交する直線部分ｃ４２Ａおよびｃ４２Ｂは、互いに直交した状態を保ちながら（湾曲することなく）つながっている。そのため、直線部分ｃ４２Ａおよびｃ４２Ｂの交差部分ｃ４３は、平面視で略９０°をなすように尖っている。
図７３Ｂを参照して、レジストパターンｃ４１をマスクとするプラズマエッチングにより、絶縁膜ｃ４５、絶縁層ｃ２０および基板ｃ３０のそれぞれを選択的に除去する。これにより、隣り合う素子ｃ５（チップ部品領域Ｙ）の間の境界領域Ｚにおいて基板ｃ３０の材料が除去される。その結果、平面視においてレジストパターンｃ４１の開口ｃ４２と一致する位置（境界領域Ｚ）には、絶縁膜ｃ４５および絶縁層ｃ２０を貫通して基板ｃ３０の表面ｃ３０Ａから基板ｃ３０の厚さ途中まで到達する所定深さの溝ｃ４４が形成される。溝ｃ４４は、互いに対向する１対の側壁ｃ４４Ａと、当該１対の側壁ｃ４４Ａの下端（基板ｃ３０の裏面ｃ３０Ｂ側の端）の間を結ぶ底壁ｃ４４Ｂとによって区画されている。基板ｃ３０の表面ｃ３０Ａを基準とした溝ｃ４４の深さは約１００μｍであり、溝ｃ４４の幅（対向する側壁ｃ４４Ａの間隔）は２０μｍ前後である。ただし、溝ｃ４４の幅は、底壁ｃ４４Ｂに近付くに従って広がっている。そのため、各側壁ｃ４４Ａにおいて溝ｃ４４を区画する側面（区画面ｃ４４Ｃ）は、基板ｃ３０の表面ｃ３０Ａに垂直な平面Ｈに対して傾斜している。
基板ｃ３０における溝ｃ４４の全体形状は、平面視でレジストパターンｃ４１の開口ｃ４２（図７４参照）と一致する格子状になっている。そして、基板ｃ３０の表面ｃ３０Ａでは、各素子ｃ５が形成されたチップ部品領域Ｙのまわりを溝ｃ４４における矩形枠体部分（境界領域Ｚ）が取り囲んでいる。基板ｃ３０において素子ｃ５が形成された部分は、チップ抵抗器ｃ１の半製品ｃ５０である。基板ｃ３０の表面ｃ３０Ａでは、溝ｃ４４に取り囲まれたチップ部品領域Ｙに半製品ｃ５０が１つずつ位置していて、これらの半製品ｃ５０は、行列状に整列配置されている。このように溝ｃ４４を形成することによって、基板ｃ３０を複数のチップ部品領域Ｙ毎の基板ｃ２（前述した抵抗器本体）に分離する。
図７３Ｂに示すように溝ｃ４４が形成された後、レジストパターンｃ４１を除去し、図７３Ｃに示すようにマスクｃ６５を用いたエッチングによって、絶縁膜ｃ４５を選択的に除去する。マスクｃ６５では、絶縁膜ｃ４５において平面視で各パッド領域ｃ２２Ａ（図７２参照）に一致する部分に、開口ｃ６６が形成されている。これにより、エッチングによって、絶縁膜ｃ４５において開口ｃ６６と一致する部分が除去され、当該部分には、開口ｃ２５が形成される。これにより、絶縁膜ｃ４５は、開口ｃ２５において各パッド領域ｃ２２Ａを露出させるように形成されたことになる。１つの半製品ｃ５０につき、開口ｃ２５は２つ形成される。
各半製品ｃ５０において、絶縁膜ｃ４５に２つの開口ｃ２５を形成した後に、抵抗測定装置（図示せず）のプローブｃ７０を各開口ｃ２５のパッド領域ｃ２２Ａに接触させて、素子ｃ５の全体の抵抗値を検出する。そして、絶縁膜ｃ４５越しにレーザ光（図示せず）を任意のヒューズＦ（図６５参照）に照射することによって、前述したトリミング対象領域Ｘの配線膜ｃ２２をレーザ光でトリミングして、当該ヒューズＦを溶断する。このようにして、必要な抵抗値となるようにヒューズＦを溶断（トリミング）することによって、前述したように、半製品ｃ５０（換言すれば、チップ抵抗器ｃ１）全体の抵抗値を調整できる。このとき、絶縁膜ｃ４５が素子ｃ５を覆うカバー膜となっているので、溶断の際に生じた破片などが素子ｃ５に付着して短絡が生じることを防止できる。また、絶縁膜ｃ４５がヒューズＦ（抵抗体膜ｃ２１）を覆っていることから、レーザ光のエネルギーをヒューズＦに蓄えてヒューズＦを確実に溶断することができる。
その後、ＣＶＤ法によって絶縁膜ｃ４５上にＳｉＮを形成し、絶縁膜ｃ４５を厚くする。このとき、図７３Ｄに示すように、溝ｃ４４の内周面（前述した側壁ｃ４４Ａの区画面ｃ４４Ｃや底壁ｃ４４Ｂの上面）の全域にも絶縁膜ｃ４５が形成される。最終的な絶縁膜ｃ４５（図７３Ｄに示された状態）は、１０００Å〜５０００Å（ここでは、約３０００Å）の厚さを有している。このとき、絶縁膜ｃ４５の一部は、各開口ｃ２５に入り込んで開口ｃ２５を塞いでいる。
その後、ポリイミドからなる感光性樹脂の液体を、基板ｃ３０に対して、絶縁膜ｃ４５の上からスプレー塗布して、図７３Ｄに示すように感光性樹脂の塗布膜ｃ４６を形成する。液状の感光性樹脂は、溝ｃ４４の入口（絶縁膜ｃ２３の端部ｃ２３Ａや基板ｃ２の縁部ｃ８５に相当する部分）では留まることができずに流れてしまう。そのため、液状の感光性樹脂は、溝ｃ４４の側壁ｃ４４Ａ（区画面ｃ４４Ｃ）において基板ｃ３０の表面ｃ３０Ａよりも裏面ｃ３０Ｂ側（底壁ｃ４４Ｂ側）の領域と、表面ｃ３０Ａ上で絶縁膜ｃ２３の端部ｃ２３Ａから外れた領域とに付着し、それぞれの領域において塗布膜ｃ４６（樹脂膜）となる。表面ｃ３０Ａ上の塗布膜ｃ４６は、表面張力によって上方へ凸湾曲した形状となる。
なお、溝ｃ４４の側壁ｃ４４Ａに形成された塗布膜ｃ４６は、溝ｃ４４の側壁ｃ４４Ａにおける素子ｃ５側（表面ｃ３０Ａ側）の一部を覆っているだけで、塗布膜ｃ４６は、溝ｃ４４の底壁ｃ４４Ｂまで届いていない。そのため、溝ｃ４４は、塗布膜ｃ４６によって塞がれていない。
次いで、塗布膜ｃ４６に熱処理（キュア処理）を施す。これにより、塗布膜ｃ４６の厚みが熱収縮するとともに、塗布膜ｃ４６が硬化して膜質が安定する。
次いで、図７３Ｅに示すように、塗布膜ｃ４６をパターニングし、表面ｃ３０Ａ上の塗布膜ｃ４６において平面視で配線膜ｃ２２の各パッド領域ｃ２２Ａ（開口ｃ２５）と一致する部分を選択的に除去する。具体的には、平面視で各パッド領域ｃ２２Ａに整合（一致）するパターンの開口ｃ６１が形成されたマスクｃ６２を用いて、塗布膜ｃ４６を、当該パターンで露光して現像する。これにより、各パッド領域ｃ２２Ａの上方で塗布膜ｃ４６が分離される。次いで、図示しないマスクを用いたＲＩＥによって各パッド領域ｃ２２Ａ上の絶縁膜ｃ４５が除去されることで、各開口ｃ２５が開放されてパッド領域ｃ２２Ａが露出される。
次いで、無電解めっきによって、Ｎｉ、ＰｄおよびＡｕを積層することで構成されたＮｉ／Ｐｄ／Ａｕ積層膜を各開口ｃ２５におけるパッド領域ｃ２２Ａ上に形成する。このとき、Ｎｉ／Ｐｄ／Ａｕ積層膜を開口ｃ２５から塗布膜ｃ４６の表面まではみ出るようにする。これにより、各開口ｃ２５内のＮｉ／Ｐｄ／Ａｕ積層膜が、図７３Ｆに示す第１接続電極ｃ３および第２接続電極ｃ４となる。なお、第１接続電極ｃ３および第２接続電極ｃ４の上面は、表面ｃ３０Ａ上で凸湾曲した塗布膜ｃ４６の上端以下の位置にある。
次いで、第１接続電極ｃ３および第２接続電極ｃ４間での通電検査が行われた後に、基板ｃ３０が裏面ｃ３０Ｂから研削される。
具体的には、溝ｃ４４を形成した後に、図７３Ｇに示すように、ＰＥＴ（ポリエチレンテレフタレート）からなる薄板状であって粘着面ｃ７２を有する支持テープｃ７１が、粘着面ｃ７２において、各半製品ｃ５０における第１接続電極ｃ３および第２接続電極ｃ４側（つまり、表面ｃ３０Ａ）に貼着される。これにより、各半製品ｃ５０が支持テープｃ７１に支持される。ここで、支持テープｃ７１として、たとえば、ラミネートテープを用いることができる。
各半製品ｃ５０が支持テープｃ７１に支持された状態で、基板ｃ３０を裏面ｃ３０Ｂ側から研削する。研削によって、溝ｃ４４の底壁ｃ４４Ｂ（図７３Ｆ参照）の上面に達するまで基板ｃ３０が薄型化されると、隣り合う半製品ｃ５０を連結するものがなくなるので、溝ｃ４４を境界として基板ｃ３０が分割され、半製品ｃ５０が個別に分離してチップ抵抗器ｃ１の完成品となる。つまり、溝ｃ４４（換言すれば、境界領域Ｚ）において基板ｃ３０が切断（分断）され、これによって、個々のチップ抵抗器ｃ１が切り出される。なお、基板ｃ３０を裏面ｃ３０Ｂ側から溝ｃ４４の底壁ｃ４４Ｂまでエッチングすることによってチップ抵抗器ｃ１を切り出しても構わない。
完成した各チップ抵抗器ｃ１では、溝ｃ４４の側壁ｃ４４Ａの区画面ｃ４４Ｃをなしていた部分が、基板ｃ２の側面ｃ２Ｃ〜ｃ２Ｆのいずれかとなり、裏面ｃ３０Ｂが裏面ｃ２Ｂとなる。つまり、前述したようにエッチングによって溝ｃ４４を形成する工程（図７３Ｂ参照）は、側面ｃ２Ｃ〜ｃ２Ｆを形成する工程に含まれる。そして、溝ｃ４４を形成する工程において、複数のチップ部品領域Ｙ（チップ抵抗器ｃ１）における基板ｃ３０の側面（区画面ｃ４４Ｃ）を、基板ｃ３０の表面ｃ３０Ａに垂直な平面Ｈに対して傾斜した部分を有するように一度に整形することができる（図７３Ｂ参照）。換言すれば、溝ｃ４４を形成することは、各チップ抵抗器ｃ１の基板ｃ２の側面ｃ２Ｃ〜ｃ２Ｆを、平面Ｈに対して傾斜した部分を有するように一度に整形することになる。
エッチングによって溝ｃ４４を形成することによって、完成したチップ抵抗器ｃ１における側面ｃ２Ｃ〜ｃ２Ｆは、不規則パターンのざらざらした粗面になっている。ちなみに、ダイシングソー（図示せず）で溝ｃ４４を機械的に形成した場合には、側面ｃ２Ｃ〜ｃ２Ｆは、ダイシングソーの研削跡をなす多数の筋が規則的なパターンで残っている。この筋は、側面ｃ２Ｃ〜ｃ２Ｆをエッチングしたとしても完全に消すことができない。
また、絶縁膜ｃ４５が絶縁膜ｃ２３となり、分離した塗布膜ｃ４６が樹脂膜ｃ２４となる。
以上のように、溝ｃ４４を形成してから基板ｃ３０を裏面ｃ３０Ｂ側から研削すれば、基板ｃ３０に形成された複数のチップ部品領域Ｙを一斉に個々のチップ抵抗器ｃ１（チップ部品）に分割できる（複数のチップ抵抗器ｃ１の個片を一度に得ることができる）。よって、複数のチップ抵抗器ｃ１の製造時間の短縮によってチップ抵抗器ｃ１の生産性の向上を図ることができる。ちなみに、直径が８インチの基板ｃ３０を用いると５０万個程度のチップ抵抗器ｃ１を切り出すことができる。ダイシングソー（図示せず）だけを用いて基板ｃ３０に溝ｃ４４を形成することでチップ抵抗器ｃ１を切り出す場合には、基板ｃ３０にたくさんの溝ｃ４４を形成するために何度もダイシングソーを移動させねばならないので、チップ抵抗器ｃ１の製造時間が長くなるが、第３参考例のようにエッチングによって溝ｃ４４を一度に作るのであれば、このような不具合を解決できる。
つまり、チップ抵抗器ｃ１のチップサイズが小さくても、このように先に溝ｃ４４を形成しておいてから基板ｃ３０を裏面ｃ３０Ｂから研削することによって、チップ抵抗器ｃ１を一度に個片化することができる。そのため、従来のようにダイシングソーで基板ｃ３０をダイシングすることでチップ抵抗器ｃ１を個片にする場合と比べて、ダイシング工程省略によって、コスト低減や時間短縮を図り、歩留まり向上を達成できる。
また、エッチングによって溝ｃ４４を高精度に形成できるので、溝ｃ４４によって分割された個々のチップ抵抗器ｃ１では、外形寸法精度の向上を図ることができる。特に、プラズマエッチングを用いれば、溝ｃ４４を一層高精度に形成できる。具体的には、一般的なダイシングソーを用いて溝ｃ４４を形成する場合のチップ抵抗器ｃ１の寸法公差が±２０μｍであるのに対して、第３参考例では、チップ抵抗器ｃ１の寸法公差を±５μｍ程度まで小さくすることができる。また、レジストパターンｃ４１（図７４参照）に応じて、溝ｃ４４の間隔を微細化できるので、隣り合う溝ｃ４４の間に形成されるチップ抵抗器ｃ１の小型化を図ることができる。また、エッチングの場合には、ダイシングソーを用いる場合と異なり、チップ抵抗器ｃ１を削り出すのではないから、チップ抵抗器ｃ１の側面ｃ２Ｃ〜ｃ２Ｆにおいて隣り合うもの同士のコーナー部ｃ１１（図６４（ａ）参照）にチッピングが生じることを低減でき、チップ抵抗器ｃ１の外観の向上を図ることができる。
基板ｃ３０を裏面ｃ３０Ｂ側から研削することで個々のチップ抵抗器ｃ１を切り出す際、チップ抵抗器ｃ１によっては、先に切り出されたり遅れて切り出されたりすることがある。つまり、チップ抵抗器ｃ１を切り出す際に、チップ抵抗器ｃ１間で若干の時間差が生じることがある。この場合、先に切り出されたチップ抵抗器ｃ１が左右に振動し、隣接するチップ抵抗器ｃ１に接触することがある。このとき、各チップ抵抗器ｃ１では、樹脂膜ｃ２４（第１樹脂膜ｃ２４Ａ）がバンパーとして機能するので、個片化に先立って支持テープｃ７１に支持された状態で隣接しているチップ抵抗器ｃ１が互いに衝突しても、互いのチップ抵抗器ｃ１では樹脂膜ｃ２４同士が最初に接触することから、チップ抵抗器ｃ１の表面ｃ２Ａおよび裏面ｃ２Ｂ側のコーナー部ｃ１２（特に表面ｃ２Ａ側の縁部ｃ８５）におけるチッピングを回避または抑制できる。特に、第１樹脂膜ｃ２４Ａがチップ抵抗器ｃ１の表面ｃ２Ａの縁部ｃ８５よりも外方に張り出しているから、縁部ｃ８５が周囲のものに接触することがないので、縁部ｃ８５におけるチッピングを回避または抑制できる。
なお、完成したチップ抵抗器ｃ１における基板ｃ２の裏面ｃ２Ｂを研磨やエッチングすることによって鏡面化して裏面ｃ２Ｂを綺麗にしてもよい。
図７５Ａ〜図７５Ｄは、図７３Ｇの工程後におけるチップ抵抗器の回収工程を示す図解的な断面図である。
図７５Ａでは、個片化された複数のチップ抵抗器ｃ１が引き続き支持テープｃ７１にくっついている状態を示している。この状態で、図７５Ｂに示すように、各チップ抵抗器ｃ１の基板ｃ２の裏面ｃ２Ｂに対して、熱発泡シートｃ７３を貼着する。熱発泡シートｃ７３は、シート状のシート本体ｃ７４と、シート本体ｃ７４内に練り込まれた多数の発泡粒子ｃ７５とを含んでいる。
シート本体ｃ７４の粘着力は、支持テープｃ７１の粘着面ｃ７２における粘着力よりも強い。そこで、各チップ抵抗器ｃ１の基板ｃ２の裏面ｃ２Ｂに熱発泡シートｃ７３を貼着した後に、図７５Ｃに示すように、支持テープｃ７１を各チップ抵抗器ｃ１から引き剥がして、チップ抵抗器ｃ１を熱発泡シートｃ７３に転写する。このとき、支持テープｃ７１に紫外線を照射すると（図７５Ｂの点線矢印参照）、粘着面ｃ７２の粘着性が低下するので、支持テープｃ７１が各チップ抵抗器ｃ１から剥がれやすくなる。
次いで、熱発泡シートｃ７３を加熱する。これにより、図７５Ｄに示すように、熱発泡シートｃ７３では、シート本体ｃ７４内の各発泡粒子ｃ７５が発泡してシート本体ｃ７４の表面から膨出する。その結果、熱発泡シートｃ７３と各チップ抵抗器ｃ１の基板ｃ２の裏面ｃ２Ｂとの接触面積が小さくなり、全てのチップ抵抗器ｃ１が熱発泡シートｃ７３から自然に剥がれる（脱落する）。このように回収されたチップ抵抗器ｃ１は、実装基板ｃ９（図６４（ｂ）参照）に実装されたり、エンボスキャリアテープ（図示せず）に形成された収容空間に収容されたりする。この場合、支持テープｃ７１または熱発泡シートｃ７３からチップ抵抗器ｃ１を１つずつ引き剥がす場合に比べて、処理時間の短縮を図ることができる。もちろん、複数のチップ抵抗器ｃ１が支持テープｃ７１にくっついた状態で（図７５Ａ参照）、熱発泡シートｃ７３を用いずに、支持テープｃ７１からチップ抵抗器ｃ１を所定個数ずつ直接引き剥がしてもよい。
図７６Ａ〜図７６Ｃは、図７３Ｇの工程後におけるチップ抵抗器の回収工程（変形例）を示す図解的な断面図である。
図７６Ａ〜図７６Ｃに示す別の方法によって、各チップ抵抗器ｃ１を回収することもできる。
図７６Ａでは、図７５Ａと同様に、個片化された複数のチップ抵抗器ｃ１が引き続き支持テープｃ７１にくっついている状態を示している。この状態で、図７６Ｂに示すように、各チップ抵抗器ｃ１の基板ｃ２の裏面ｃ２Ｂに転写テープｃ７７を貼着する。転写テープｃ７７は、支持テープｃ７１の粘着面ｃ７２よりも強い粘着力を有する。そこで、図７６Ｃに示すように、各チップ抵抗器ｃ１に転写テープｃ７７を貼着した後に、支持テープｃ７１を各チップ抵抗器ｃ１から引き剥がす。この際、前述したように、粘着面ｃ７２の粘着性を低下させるために支持テープｃ７１に紫外線（図７６Ｂの点線矢印参照）を照射してもよい。
転写テープｃ７７の両端には、回収装置（図示せず）のフレームｃ７８が貼り付けられている。両側のフレームｃ７８は、互いが接近する方向または離間する方向に移動できる。支持テープｃ７１を各チップ抵抗器ｃ１から引き剥がした後に、両側のフレームｃ７８を互いが離間する方向に移動させると、転写テープｃ７７が伸張して薄くなる。これによって、転写テープｃ７７の粘着力が低下するので、各チップ抵抗器ｃ１が転写テープｃ７７から剥がれやすくなる。この状態で、搬送装置（図示せず）の吸着ノズルｃ７６をチップ抵抗器ｃ１の表面ｃ２Ａ側に向けると、搬送装置（図示せず）が発生する吸着力によって、このチップ抵抗器ｃ１が転写テープｃ７７から引き剥がされて吸着ノズルｃ７６に吸着される。この際、図７６Ｃに示す突起ｃ７９によって、吸着ノズルｃ７６とは反対側から転写テープｃ７７越しにチップ抵抗器ｃ１を吸着ノズルｃ７６側へ突き上げると、チップ抵抗器ｃ１を転写テープｃ７７から円滑に引き剥がすことができる。このように回収されたチップ抵抗器ｃ１は、吸着ノズルｃ７６に吸着された状態で搬送装置（図示せず）によって搬送される。
図７７〜図８２は、上記実施形態または変形例に係るチップ抵抗器の縦断面図であり、図７７および図７９では平面図も示している。なお、図７７〜図８２では、説明の便宜上、前述した絶縁膜ｃ２３等の図示を省略し、基板ｃ２、第１接続電極ｃ３、第２接続電極ｃ４および樹脂膜ｃ２４のみを図示している。また、図７７（ｃ）および図７９（ｃ）では、樹脂膜ｃ２４の図示を省略している。
図７７〜図８２に示すように、基板ｃ２の側面ｃ２Ｃ〜ｃ２Ｆのそれぞれは、基板ｃ２の表面ｃ２Ａに垂直な平面Ｈに対して傾斜した部分を有している。
図７７および図７８に示すチップ抵抗器ｃ１では、側面ｃ２Ｃ〜ｃ２Ｆのそれぞれは、前述した平面Ｈに対して傾斜した平面Ｅに沿った平面である。また、基板ｃ２の表面ｃ２Ａと基板ｃ２の側面ｃ２Ｃ〜ｃ２Ｆのそれぞれとが鋭角を成している。そのため、基板ｃ２の裏面ｃ２Ｂの縁部ｃ９０が、基板ｃ２の表面ｃ２Ａの縁部ｃ８５に対して基板ｃ２の内方に後退している。詳しくは、平面視において、裏面ｃ２Ｂの輪郭をなす矩形の縁部ｃ９０が、表面ｃ２Ａの輪郭をなす矩形の縁部ｃ８５の内側に位置している（図７７（ｃ）参照）。そのため、側面ｃ２Ｃ〜ｃ２Ｆのいずれに関して、平面Ｅは、表面ｃ２Ａの縁部ｃ８５から裏面ｃ２Ｂの縁部ｃ９０へ向かって基板ｃ２の内方に後退するように傾斜している。よって、チップ抵抗器ｃ１における側面ｃ２Ｃ〜ｃ２Ｆのそれぞれは、裏面ｃ２Ｂ側へ向けて細くなる台形（略等脚台形）状である。
ここで、樹脂膜ｃ２４では、前述したように、第１樹脂膜ｃ２４Ａが、側面ｃ２Ｃ〜ｃ２Ｆのそれぞれにおいて、各側面と表面ｃ２Ａとの境界（縁部ｃ８５）から裏面ｃ２Ｂ側へ離れた領域に形成されていて、第２樹脂膜ｃ２４Ｂが表面ｃ２Ａに形成されている。
一方、図７８に示すように、側面ｃ２Ｃ〜ｃ２Ｆのそれぞれにおける第１樹脂膜ｃ２４Ａが、各側面と表面ｃ２Ａとの境界（縁部ｃ８５）において、第２樹脂膜ｃ２４Ｂから分離していなくてもよい。この場合、樹脂膜ｃ２４は、側面ｃ２Ｃ〜ｃ２Ｆのそれぞれから表面ｃ２Ａに渡って連続して形成されている。
図７９に示すチップ抵抗器ｃ１では、側面ｃ２Ｃ〜ｃ２Ｆのそれぞれは、前述した平面Ｈに対して傾斜した平面Ｇに沿った平面である。また、基板ｃ２の表面ｃ２Ａと基板ｃ２の側面ｃ２Ｃ〜ｃ２Ｆのそれぞれとが鈍角を成している。そのため、基板ｃ２の裏面ｃ２Ｂの縁部ｃ９０が、基板ｃ２の表面ｃ２Ａの縁部ｃ８５に対して基板ｃ２の外方に張り出している。詳しくは、平面視において、裏面ｃ２Ｂの輪郭をなす矩形の縁部ｃ９０が、表面ｃ２Ａの輪郭をなす矩形の縁部ｃ８５の外側に位置している（図７９（ｃ）参照）。そのため、側面ｃ２Ｃ〜ｃ２Ｆのいずれに関して、平面Ｇは、表面ｃ２Ａの縁部ｃ８５から裏面ｃ２Ｂの縁部ｃ９０へ向かって基板ｃ２の外方に張り出すように傾斜している。よって、チップ抵抗器ｃ１における側面ｃ２Ｃ〜ｃ２Ｆのそれぞれは、表面ｃ２Ａ側へ向けて細くなる台形（略等脚台形）状である。
また、側面ｃ２Ｃ〜ｃ２Ｆのそれぞれは、前述した平面Ｈに対して傾斜した平面である必要はなく、図８０〜図８２に示すように基板ｃ２の内方へ向けて凸湾曲した湾曲面であって、平面Ｈに傾斜した部分（前述した平面Ｅ，Ｇを接線とする曲面部分）を有していればよい。この場合、基板ｃ２の表面ｃ２Ａと基板ｃ２の側面ｃ２Ｃ〜ｃ２Ｆのそれぞれとが鋭角を成しているとともに、基板ｃ２の裏面ｃ２Ｂと基板ｃ２の側面ｃ２Ｃ〜ｃ２Ｆのそれぞれとが鋭角を成している。
図８０では、基板ｃ２の裏面ｃ２Ｂの縁部ｃ９０が、基板ｃ２の表面ｃ２Ａの縁部ｃ８５に対して基板ｃ２の外方および内方のいずれにもずれておらず、平面視において重なっている。図８１では、基板ｃ２の裏面ｃ２Ｂの縁部ｃ９０が、基板ｃ２の表面ｃ２Ａの縁部ｃ８５に対して基板ｃ２の内方に後退している。図８２では、基板ｃ２の裏面ｃ２Ｂの縁部ｃ９０が、基板ｃ２の表面ｃ２Ａの縁部ｃ８５に対して基板ｃ２の外方に張り出している。
図７７〜図８２に示した側面ｃ２Ｃ〜ｃ２Ｆは、エッチングによって溝ｃ４４を作る際のエッチング条件を適宜設定することによって実現できる。つまり、エッチング技術によって、基板ｃ２における側面ｃ２Ｃ〜ｃ２Ｆの形状のコントロールが可能となる。
以上のように、チップ抵抗器ｃ１では、基板ｃ２における表面ｃ２Ａの縁部ｃ８５および裏面ｃ２Ｂの縁部ｃ９０のうち、一方が他方よりも基板ｃ２の外方へ張り出している（図８１の場合を除く）。そのため、チップ抵抗器ｃ１の表面ｃ２Ａおよび裏面ｃ２Ｂにおけるコーナー部（角部）１２が直角にならないので、コーナー部ｃ１２（特に鈍角のコーナー部ｃ１２）におけるチッピングを低減できる。
特に、図７７および図７８に示すチップ抵抗器ｃ１では、基板ｃ２の裏面ｃ２Ｂにおけるコーナー部ｃ１２（縁部ｃ９０のコーナー部ｃ１２）が鈍角になるので、当該コーナー部ｃ１２におけるチッピングを低減できる。また、図７９に示すチップ抵抗器ｃ１では、基板ｃ２の表面ｃ２Ａにおけるコーナー部ｃ１２（縁部ｃ８５のコーナー部ｃ１２）が鈍角になるので、当該コーナー部ｃ１２におけるチッピングを低減できる。
チップ抵抗器ｃ１を実装基板ｃ９（図６４（ｂ）参照）に実装する場合、自動実装機の吸着ノズル（図示せず）にチップ抵抗器ｃ１の裏面ｃ２Ｂを吸着してから吸着ノズル（図示せず）を実装基板ｃ９まで移動させることによって、チップ抵抗器ｃ１を実装基板ｃ９に実装する。チップ抵抗器ｃ１を吸着ノズル（図示せず）に吸着するのに先立って、チップ抵抗器ｃ１の輪郭を表面ｃ２Ａ側または裏面ｃ２Ｂ側から画像認識してから、チップ抵抗器ｃ１の裏面ｃ２Ｂにおいて吸着ノズル（図示せず）に吸着させる位置を決める。ここで、縁部ｃ８５および縁部ｃ９０のうち、一方が他方よりも基板ｃ２の外方へ張り出している場合、基板ｃ２の表面ｃ２Ａ側または裏面ｃ２Ｂ側から画像認識したときのチップ部品の輪郭は、基板ｃ２における表面ｃ２Ａの縁部ｃ８５および裏面ｃ２Ｂの縁部ｃ９０のどちらか一方（基板ｃ２の外方へ張り出した縁部）だけで構成されて明瞭である。そのため、チップ抵抗器ｃ１の輪郭を正しく認識できるので、チップ抵抗器ｃ１の裏面ｃ２Ｂにおける所望の部分（たとえば中心部分）を吸着ノズル（図示せず）に対して正確に吸着させて、チップ抵抗器ｃ１を精度良く実装基板ｃ９（図６４（ｂ）参照）に実装することができる。つまり、実装位置精度の向上を図ることができる。
特に、図７７、図７９〜図８２に示すチップ抵抗器ｃ１の場合、側面ｃ２Ｃ〜ｃ２Ｆのそれぞれにおける第２樹脂膜ｃ２４Ｂは、基板ｃ２の縁部ｃ８５が露出されるように表面ｃ２Ａから間隔Ｋを開けた領域に形成されている。さらに、図７７、図８０〜図８２に示すチップ抵抗器ｃ１の場合には、基板ｃ２の表面ｃ２Ａと側面ｃ２Ｃ〜ｃ２Ｆのそれぞれとが鋭角を成している。よって、基板ｃ２の表面ｃ２Ａの縁部ｃ８５が際立つことからチップ抵抗器ｃ１の輪郭（縁部ｃ８５）が一層明瞭になって認識しやすくなるので、チップ抵抗器ｃ１をより精度良く実装基板ｃ９に実装することができる。つまり、当該縁部ｃ８５によってチップ抵抗器ｃ１の輪郭を容易に認識でき、これによって、正確な位置でチップ抵抗器ｃ１を吸着ノズル（図示せず）に吸着させることができる。なお、画像認識するために縁部ｃ８５や縁部ｃ９０にピントを合わせた場合には、第１樹脂膜ｃ２４Ａにはピントが合っていないことから第１樹脂膜ｃ２４Ａは不鮮明なっているので、縁部ｃ８５または縁部ｃ９０と第１樹脂膜ｃ２４Ａとが紛らわしくなることはない。
一方、実装位置精度の向上よりもコーナー部ｃ１２におけるチッピングの防止を優先するのであれば、図７８に示すように、基板ｃ２のコーナー部ｃ１２（ここでは表面ｃ２Ａ側のコーナー部ｃ１２）を樹脂膜ｃ２４で覆ってもよい。この場合、当該コーナー部ｃ１２におけるチッピングを確実に回避または抑制できる。
また、基板ｃ２の表面ｃ２Ａは、第２樹脂膜ｃ２４Ｂによって保護されている。特に、第２樹脂膜ｃ２４Ｂ（中央部分ｃ２４Ｃ）の表面ｃ２４Ｄは、第１接続電極ｃ３および第２接続電極ｃ４以上の高さを有している（図７７（ｂ）、図７８（ｂ）、図７９（ｂ）、図８０（ｂ）、図８１（ｂ）および図８２（ｂ）では図示を省略）。そのため、図６４（ｂ）に示すようにチップ抵抗器ｃ１を実装基板ｃ９に実装する際に、基板ｃ２が表面ｃ２Ａ側において実装基板ｃ９から衝撃を受ける場合には、第２樹脂膜ｃ２４Ｂ（中央部分ｃ２４Ｃ）が最初に衝撃を受けるようになっているので、この衝撃を第２樹脂膜ｃ２４Ｂによって緩和することによって、基板ｃ２の表面ｃ２Ａを確実に保護することができる。
以上、第３参考例の実施形態について説明してきたが、第３参考例はさらに他の形態で実施することもできる。たとえば、第３参考例のチップ部品の一例として、前述した実施形態では、チップ抵抗器ｃ１を開示したが、第３参考例は、チップコンデンサやチップインダクタやチップダイオードといったチップ部品にも適用できる。以下では、チップコンデンサについて説明する。
図８３は、第３参考例の他の実施形態に係るチップコンデンサの平面図である。図８４は、図８３の切断面線ＬＸＸＸＩＶ−ＬＸＸＸＩＶから見た断面図である。図８５は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。
これから述べるチップコンデンサｃ１０１において、前述したチップ抵抗器ｃ１で説明した部分と対応する部分には、同一の参照符号を付し、当該部分についての詳しい説明を省略する。チップコンデンサｃ１０１において、チップ抵抗器ｃ１で説明した部分と同一の参照符号が付された部分は、特に言及しない限り、チップ抵抗器ｃ１で説明した部分と同じ構成を有していて、チップ抵抗器ｃ１で説明した部分と同じ作用効果を奏することができる。
図８３を参照して、チップコンデンサｃ１０１は、チップ抵抗器ｃ１と同様に、基板ｃ２と、基板ｃ２上（基板ｃ２の表面ｃ２Ａ側）に配置された第１接続電極ｃ３と、同じく基板ｃ２上に配置された第２接続電極ｃ４とを備えている。基板ｃ２は、この実施形態では、平面視において矩形形状を有している。基板ｃ２の長手方向両端部に第１接続電極ｃ３および第２接続電極ｃ４がそれぞれ配置されている。第１接続電極ｃ３および第２接続電極ｃ４は、この実施形態では、基板ｃ２の短手方向に延びたほぼ矩形の平面形状を有している。基板ｃ２の表面ｃ２Ａには、第１接続電極ｃ３および第２接続電極ｃ４の間のキャパシタ配置領域ｃ１０５内に、複数のキャパシタ要素Ｃ１〜Ｃ９が配置されている。複数のキャパシタ要素Ｃ１〜Ｃ９は、前述した素子ｃ５を構成する複数の素子要素（キャパシタ素子）であり、複数のヒューズユニットｃ１０７（前述したヒューズＦに相当する）を介してそれぞれ第２接続電極ｃ４に電気的に接続されている。
図８４および図８５に示されているように、基板ｃ２の表面ｃ２Ａには絶縁層ｃ２０が形成されていて、絶縁層ｃ２０の表面に下部電極膜ｃ１１１が形成されている。下部電極膜ｃ１１１は、キャパシタ配置領域ｃ１０５のほぼ全域にわたっている。さらに、下部電極膜ｃ１１１は、第１接続電極ｃ３の直下の領域にまで延びて形成されている。より具体的には、下部電極膜ｃ１１１は、キャパシタ配置領域ｃ１０５においてキャパシタ要素Ｃ１〜Ｃ９の共通の下部電極として機能するキャパシタ電極領域ｃ１１１Ａと、第１接続電極ｃ３の直下に配置される外部電極引き出しのためのパッド領域ｃ１１１Ｂとを有している。キャパシタ電極領域ｃ１１１Ａがキャパシタ配置領域ｃ１０５に位置していて、パッド領域ｃ１１１Ｂが第１接続電極ｃ３の直下に位置して第１接続電極ｃ３に接触している。
キャパシタ配置領域ｃ１０５において下部電極膜ｃ１１１（キャパシタ電極領域ｃ１１１Ａ）を覆って接するように容量膜（誘電体膜）ｃ１１２が形成されている。容量膜ｃ１１２は、キャパシタ電極領域ｃ１１１Ａ（キャパシタ配置領域ｃ１０５）の全域にわたって形成されている。容量膜ｃ１１２は、この実施形態では、さらにキャパシタ配置領域ｃ１０５外の絶縁層ｃ２０を覆っている。
容量膜ｃ１１２の上には、上部電極膜ｃ１１３が形成されている。図８３では、明瞭化のために、上部電極膜ｃ１１３を着色して示してある。上部電極膜ｃ１１３は、キャパシタ配置領域ｃ１０５に位置するキャパシタ電極領域ｃ１１３Ａと、第２接続電極ｃ４の直下に位置して第２接続電極ｃ４に接触するパッド領域ｃ１１３Ｂと、キャパシタ電極領域ｃ１１３Ａとパッド領域ｃ１１３Ｂとの間に配置されたヒューズ領域ｃ１１３Ｃとを有している。
キャパシタ電極領域ｃ１１３Ａにおいて、上部電極膜ｃ１１３は、複数の電極膜部分（上部電極膜部分）ｃ１３１〜ｃ１３９に分割（分離）されている。この実施形態では、各電極膜部分ｃ１３１〜ｃ１３９は、いずれも矩形形状に形成されていて、ヒューズ領域ｃ１１３Ｃから第１接続電極ｃ３に向かって帯状に延びている。複数の電極膜部分ｃ１３１〜ｃ１３９は、複数種類の対向面積で、容量膜ｃ１１２を挟んで（容量膜ｃ１１２に接しつつ）下部電極膜ｃ１１１に対向している。より具体的には、電極膜部分ｃ１３１〜ｃ１３９の下部電極膜ｃ１１１に対する対向面積は、１：２：４：８：１６：３２：６４：１２８：１２８となるように定められていてもよい。すなわち、複数の電極膜部分ｃ１３１〜ｃ１３９は、対向面積の異なる複数の電極膜部分を含み、より詳細には、公比が２の等比数列をなすように設定された対向面積を有する複数の電極膜部分ｃ１３１〜ｃ１３８（またはｃ１３１〜ｃ１３７，ｃ１３９）を含む。これによって、各電極膜部分ｃ１３１〜ｃ１３９と容量膜ｃ１１２を挟んで対向する下部電極膜ｃ１１１とによってそれぞれ構成される複数のキャパシタ要素Ｃ１〜Ｃ９は、互いに異なる容量値を有する複数のキャパシタ要素を含む。電極膜部分ｃ１３１〜ｃ１３９の対向面積の比が前述の通りである場合、キャパシタ要素Ｃ１〜Ｃ９の容量値の比は、当該対向面積の比と等しく、１：２：４：８：１６：３２：６４：１２８：１２８となる。すなわち、複数のキャパシタ要素Ｃ１〜Ｃ９は、公比が２の等比数列をなすように容量値が設定された複数のキャパシタ要素Ｃ１〜Ｃ８（またはＣ１〜Ｃ７，Ｃ９）を含むことになる。
この実施形態では、電極膜部分ｃ１３１〜ｃ１３５は、幅が等しく、長さの比を１：２：４：８：１６に設定した帯状に形成されている。また、電極膜部分ｃ１３５，ｃ１３６，ｃ１３７，ｃ１３８，ｃ１３９は、長さが等しく、幅の比を１：２：４：８：８に設定した帯状に形成されている。電極膜部分ｃ１３５〜ｃ１３９は、キャパシタ配置領域ｃ１０５の第２接続電極ｃ４側の端縁から第１接続電極ｃ３側の端縁までの範囲に渡って延びて形成されており、電極膜部分ｃ１３１〜ｃ１３４は、それよりも短く形成されている。
パッド領域ｃ１１３Ｂは、第２接続電極ｃ４とほぼ相似形に形成されており、ほぼ矩形の平面形状を有している。図８４に示すように、パッド領域ｃ１１３Ｂにおける上部電極膜ｃ１１３は、第２接続電極ｃ４に接している。
ヒューズ領域ｃ１１３Ｃは、パッド領域ｃ１１３Ｂの一つの長辺（基板ｃ２の周縁に対して内方側の長辺）に沿って配置されている。ヒューズ領域ｃ１１３Ｃは、パッド領域ｃ１１３Ｂの前記１つの長辺に沿って配列された複数のヒューズユニットｃ１０７を含む。
ヒューズユニットｃ１０７は、上部電極膜ｃ１１３のパッド領域ｃ１１３Ｂと同じ材料で一体的に形成されている。複数の電極膜部分ｃ１３１〜ｃ１３９は、１つまたは複数個のヒューズユニットｃ１０７と一体的に形成されていて、それらのヒューズユニットｃ１０７を介してパッド領域ｃ１１３Ｂに接続され、このパッド領域ｃ１１３Ｂを介して第２接続電極ｃ４に電気的に接続されている。図８３に示すように、面積の比較的小さな電極膜部分ｃ１３１〜ｃ１３６は、一つのヒューズユニットｃ１０７によってパッド領域ｃ１１３Ｂに接続されており、面積の比較的大きな電極膜部分ｃ１３７〜ｃ１３９は複数個のヒューズユニットｃ１０７を介してパッド領域ｃ１１３Ｂに接続されている。全てのヒューズユニットｃ１０７が用いられる必要はなく、この実施形態では、一部のヒューズユニットｃ１０７は未使用である。
ヒューズユニットｃ１０７は、パッド領域ｃ１１３Ｂとの接続のための第１幅広部ｃ１０７Ａと、電極膜部分ｃ１３１〜ｃ１３９との接続のための第２幅広部ｃ１０７Ｂと、第１および第２幅広部ｃ１０７Ａ，７Ｂの間を接続する幅狭部ｃ１０７Ｃとを含む。幅狭部ｃ１０７Ｃは、レーザ光によって切断（溶断）することができるように構成されている。それによって、電極膜部分ｃ１３１〜ｃ１３９のうち不要な電極膜部分を、ヒューズユニットｃ１０７の切断によって第１および第２接続電極ｃ３，ｃ４から電気的に切り離すことができる。
図８３および図８５では図示を省略したが、図８４に表れている通り、上部電極膜ｃ１１３の表面を含むチップコンデンサｃ１０１の表面は、前述した絶縁膜ｃ２３によって覆われている。絶縁膜ｃ２３は、たとえば窒化膜からなっていて、チップコンデンサｃ１０１の上面のみならず、基板ｃ２の側面ｃ２Ｃ〜ｃ２Ｆまで延びて、側面ｃ２Ｃ〜ｃ２Ｆの全域をも覆うように形成されている。さらに、絶縁膜ｃ２３の上には、前述した樹脂膜ｃ２４が形成されている。樹脂膜ｃ２４では、第１樹脂膜ｃ２４Ａが、側面ｃ２Ｃ〜ｃ２Ｆにおいて表面ｃ２Ａ側の部分を覆い、第２樹脂膜ｃ２４Ｂが、表面ｃ２Ａを覆っているものの、樹脂膜ｃ２４は、表面ｃ２Ａの縁部ｃ８５で途切れていて、縁部ｃ８５を露出させている。
絶縁膜ｃ２３および樹脂膜ｃ２４は、チップコンデンサｃ１０１の表面を保護する保護膜である。これらには、第１接続電極ｃ３および第２接続電極ｃ４に対応する領域に、前述した開口ｃ２５がそれぞれ形成されている。開口ｃ２５はそれぞれ下部電極膜ｃ１１１のパッド領域ｃ１１１Ｂの一部の領域、上部電極膜ｃ１１３のパッド領域ｃ１１３Ｂの一部の領域を露出させるように絶縁膜ｃ２３および樹脂膜ｃ２４を貫通している。さらに、この実施形態では、第１接続電極ｃ３に対応した開口ｃ２５は、容量膜ｃ１１２をも貫通している。
開口ｃ２５には、第１接続電極ｃ３および第２接続電極ｃ４がそれぞれ埋め込まれている。これにより、第１接続電極ｃ３は下部電極膜ｃ１１１のパッド領域ｃ１１１Ｂに接合しており、第２接続電極ｃ４は上部電極膜ｃ１１３のパッド領域ｃ１１３Ｂに接合している。第１および第２外部電極ｃ３，４は、樹脂膜ｃ２４の表面から突出するように形成されている。これにより、実装基板に対してチップコンデンサｃ１０１をフリップチップ接合することができる。
図８６は、チップコンデンサｃ１０１の内部の電気的構成を示す回路図である。第１接続電極ｃ３と第２接続電極ｃ４との間に複数のキャパシタ要素Ｃ１〜Ｃ９が並列に接続されている。各キャパシタ要素Ｃ１〜Ｃ９と第２接続電極ｃ４との間には、一つまたは複数のヒューズユニットｃ１０７でそれぞれ構成されたヒューズＦ１〜Ｆ９が直列に介装されている。
ヒューズＦ１〜Ｆ９が全て接続されているときは、チップコンデンサｃ１０１の容量値は、キャパシタ要素Ｃ１〜Ｃ９の容量値の総和に等しい。複数のヒューズＦ１〜Ｆ９から選択した１つまたは２つ以上のヒューズを切断すると、当該切断されたヒューズに対応するキャパシタ要素が切り離され、当該切り離されたキャパシタ要素の容量値だけチップコンデンサｃ１０１の容量値が減少する。
そこで、パッド領域ｃ１１１Ｂ，ｃ１１３Ｂの間の容量値（キャパシタ要素Ｃ１〜Ｃ９の総容量値）を測定し、その後に所望の容量値に応じてヒューズＦ１〜Ｆ９から適切に選択した一つまたは複数のヒューズをレーザ光で溶断すれば、所望の容量値への合わせ込み（レーザトリミング）を行うことができる。とくに、キャパシタ要素Ｃ１〜Ｃ８の容量値が、公比２の等比数列をなすように設定されていれば、最小の容量値（当該等比数列の初項の値）であるキャパシタ要素Ｃ１の容量値に対応する精度で目標の容量値へと合わせ込む微調整が可能である。
たとえば、キャパシタ要素Ｃ１〜Ｃ９の容量値は次のように定められていてもよい。
Ｃ１＝０．０３１２５ｐＦ
Ｃ２＝０．０６２５ｐＦ
Ｃ３＝０．１２５ｐＦ
Ｃ４＝０．２５ｐＦ
Ｃ５＝０．５ｐＦ
Ｃ６＝１ｐＦ
Ｃ７＝２ｐＦ
Ｃ８＝４ｐＦ
Ｃ９＝４ｐＦ
この場合、０．０３１２５ｐＦの最小合わせ込み精度でチップコンデンサｃ１０１の容量を微調整できる。また、ヒューズＦ１〜Ｆ９から切断すべきヒューズを適切に選択することで、１０ｐＦ〜１８ｐＦの間の任意の容量値のチップコンデンサｃ１０１を提供することができる。
以上のように、この実施形態によれば、第１接続電極ｃ３および第２接続電極ｃ４の間に、ヒューズＦ１〜Ｆ９によって切り離し可能な複数のキャパシタ要素Ｃ１〜Ｃ９が設けられている。キャパシタ要素Ｃ１〜Ｃ９は、異なる容量値の複数のキャパシタ要素、より具体的には等比数列をなすように容量値が設定された複数のキャパシタ要素を含んでいる。それによって、ヒューズＦ１〜Ｆ９から１つまたは複数のヒューズを選択してレーザ光で溶断することにより、設計を変更することなく複数種類の容量値に対応でき、かつ所望の容量値に正確に合わせ込むことができるチップコンデンサｃ１０１を共通の設計で実現することができる。
チップコンデンサｃ１０１の各部の詳細について以下に説明を加える。
図８３を参照して、基板ｃ２は、たとえば平面視において０．３ｍｍ×０．１５ｍｍ、０．４ｍｍ×０．２ｍｍなどの矩形形状（好ましくは、０．４ｍｍ×０．２ｍｍ以下の大きさ）を有していてもよい。キャパシタ配置領域ｃ１０５は、概ね、基板ｃ２の短辺の長さに相当する一辺を有する正方形領域となる。基板ｃ２の厚さは、１５０μｍ程度であってもよい。図８４を参照して、基板ｃ２は、たとえば、裏面側（キャパシタ要素Ｃ１〜Ｃ９が形成されていない表面）からの研削または研磨によって薄型化された基板であってもよい。基板ｃ２の材料としては、シリコン基板に代表される半導体基板を用いてもよいし、ガラス基板を用いてもよいし、樹脂フィルムを用いてもよい。
絶縁層ｃ２０は、酸化シリコン膜等の酸化膜であってもよい。その膜厚は、５００Å〜２０００Å程度であってもよい。
下部電極膜ｃ１１１は、導電性膜、とくに金属膜であることが好ましく、たとえばアルミニウム膜であってもよい。アルミニウム膜からなる下部電極膜ｃ１１１は、スパッタ法によって形成することができる。上部電極膜ｃ１１３も同様に、導電性膜、とくに金属膜で構成することが好ましく、アルミニウム膜であってもよい。アルミニウム膜からなる上部電極膜ｃ１１３は、スパッタ法によって形成することができる。上部電極膜ｃ１１３のキャパシタ電極領域ｃ１１３Ａを電極膜部分ｃ１３１〜ｃ１３９に分割し、さらに、ヒューズ領域ｃ１１３Ｃを複数のヒューズユニットｃ１０７に整形するためのパターニングは、フォトリソグラフィおよびエッチングプロセスによって行うことができる。
容量膜ｃ１１２は、たとえば窒化シリコン膜で構成することができ、その膜厚は５００Å〜２０００Å（たとえば１０００Å）とすることができる。容量膜ｃ１１２は、プラズマＣＶＤ（化学的気相成長）によって形成された窒化シリコン膜であってもよい。
絶縁膜ｃ２３は、たとえば窒化シリコン膜で構成することができ、たとえばプラズマＣＶＤ法によって形成できる。その膜厚は、８０００Å程度とされてもよい。樹脂膜ｃ２４は、前述の通り、ポリイミド膜その他の樹脂膜で構成することができる。
第１および第２接続電極ｃ３，４は、たとえば、下部電極膜ｃ１１１または上部電極膜ｃ１１３に接するニッケル層と、このニッケル層上に積層したパラジウム層と、そのパラジウム層上に積層した金層とを積層した積層構造膜からなっていてもよく、たとえば、めっき法（より具体的には無電解めっき法）で形成することができる。ニッケル層は下部電極膜ｃ１１１または上部電極膜ｃ１１３に対する密着性の向上に寄与し、パラジウム層は上部電極膜または下部電極膜の材料と第１および第２接続電極ｃ３，ｃ４の最上層の金との相互拡散を抑制する拡散防止層として機能する。
このようなチップコンデンサｃ１０１の製造工程は、素子ｃ５を形成した後のチップ抵抗器ｃ１の製造工程と同じである。
チップコンデンサｃ１０１において素子ｃ５（キャパシタ素子）を形成する場合には、まず、前述した基板ｃ３０（基板ｃ２）の表面に、熱酸化法および／またはＣＶＤ法によって、酸化膜（たとえば酸化シリコン膜）からなる絶縁層ｃ２０が形成される。次に、たとえばスパッタ法によって、アルミニウム膜からなる下部電極膜ｃ１１１が絶縁層ｃ２０の表面全域に形成される。下部電極膜ｃ１１１の膜厚は８０００Å程度とされてもよい。次に、その下部電極膜の表面に、下部電極膜ｃ１１１の最終形状に対応したレジストパターンが、フォトリソグラフィによって形成される。このレジストパターンをマスクとして、下部電極膜がエッチングされることにより、図８３等に示したパターンの下部電極膜ｃ１１１が得られる。下部電極膜ｃ１１１のエッチングは、たとえば、反応性イオンエッチングによって行うことができる。
次に、たとえばプラズマＣＶＤ法によって、窒化シリコン膜等からなる容量膜ｃ１１２が、下部電極膜ｃ１１１上に形成される。下部電極膜ｃ１１１が形成されていない領域では、絶縁層ｃ２０の表面に容量膜ｃ１１２が形成されることになる。次いで、その容量膜ｃ１１２の上に、上部電極膜ｃ１１３が形成される。上部電極膜ｃ１１３は、たとえばアルミニウム膜からなり、スパッタ法によって形成することができる。その膜厚は、８０００Å程度とされてもよい。次いで、上部電極膜ｃ１１３の表面に上部電極膜ｃ１１３の最終形状に対応したレジストパターンがフォトリソグラフィによって形成される。このレジストパターンをマスクとしたエッチングにより、上部電極膜ｃ１１３が、最終形状（図８３等参照）にパターニングされる。それによって、上部電極膜ｃ１１３は、キャパシタ電極領域ｃ１１３Ａに複数の電極膜部分ｃ１３１〜ｃ１３９に分割された部分を有し、ヒューズ領域ｃ１１３Ｃに複数のヒューズユニットｃ１０７を有し、それらのヒューズユニットｃ１０７に接続されたパッド領域ｃ１１３Ｂを有するパターンに整形される。上部電極膜ｃ１１３のパターニングのためのエッチングは、燐酸等のエッチング液を用いたウェットエッチングによって行ってもよいし、反応性イオンエッチングによって行ってもよい。
以上によって、チップコンデンサｃ１０１における素子ｃ５（キャパシタ要素Ｃ１〜Ｃ９やヒューズユニットｃ１０７）が形成される。素子ｃ５が形成された後に、プラズマＣＶＤ法によって絶縁膜ｃ４５が、素子ｃ５（上部電極膜ｃ１１３、上部電極膜ｃ１１３が形成されていない領域における容量膜ｃ１１２）を全て覆うように形成される（図７３Ａ参照）。その後は、溝ｃ４４が形成されてから（図７３Ｂ参照）、開口ｃ２５が形成される（図７３Ｃ参照）。そして、開口ｃ２５から露出された上部電極膜ｃ１１３のパッド領域ｃ１１３Ｂと下部電極膜ｃ１１１のパッド領域ｃ１１１Ｂとにプローブｃ７０を押し当てて、複数のキャパシタ要素Ｃ０〜Ｃ９の総容量値が測定される（図７３Ｃ参照）。この測定された総容量値に基づき、目的とするチップコンデンサｃ１０１の容量値に応じて、切り離すべきキャパシタ要素、すなわち切断すべきヒューズが選択される。
この状態から、ヒューズユニットｃ１０７を溶断するためのレーザトリミングが行われる。すなわち、前記総容量値の測定結果に応じて選択されたヒューズを構成するヒューズユニットｃ１０７にレーザ光を当てて、そのヒューズユニットｃ１０７の幅狭部ｃ１０７Ｃ（図８３参照）が溶断される。これにより、対応するキャパシタ要素がパッド領域ｃ１１３Ｂから切り離される。ヒューズユニットｃ１０７にレーザ光を当てるとき、カバー膜である絶縁膜ｃ４５の働きによって、ヒューズユニットｃ１０７の近傍にレーザ光のエネルギーが蓄積され、それによって、ヒューズユニットｃ１０７が溶断する。これにより、チップコンデンサｃ１０１の容量値を確実に目的の容量値とすることができる。
次に、たとえばプラズマＣＶＤ法によって、カバー膜（絶縁膜ｃ４５）上に窒化シリコン膜が堆積させられ、絶縁膜ｃ２３が形成される。前述のカバー膜は最終形態において、絶縁膜ｃ２３と一体化し、この絶縁膜ｃ２３の一部を構成する。ヒューズの切断後に形成された絶縁膜ｃ２３は、ヒューズ溶断の際に同時に破壊されたカバー膜の開口内に入り込み、ヒューズユニットｃ１０７の切断面を覆って保護する。したがって、絶縁膜ｃ２３は、ヒューズユニットｃ１０７の切断箇所に異物が入り込んだり水分が侵入したりすることを防ぐ。これにより、信頼性の高いチップコンデンサｃ１０１を製造することができる。絶縁膜ｃ２３は、全体で、たとえば８０００Å程度の膜厚を有するように形成されてもよい。
次に、前述した塗布膜ｃ４６が形成される（図７３Ｄ参照）。その後、塗布膜ｃ４６や絶縁膜ｃ２３によって塞がれていた開口ｃ２５が開放され（図７３Ｅ参照）、開口ｃ２５内に、たとえば無電解めっき法によって、第１接続電極ｃ３および第２接続電極ｃ４が成長させられる（図７３Ｆ参照）。
その後、チップ抵抗器ｃ１の場合と同じように、基板ｃ３０を裏面ｃ３０Ｂから研削すると（図７３Ｇ参照）、チップコンデンサｃ１０１の個片を切り出すことができる。
フォトリソグラフィ工程を利用した上部電極膜ｃ１１３のパターニングでは、微小面積の電極膜部分ｃ１３１〜１４９を精度良く形成することができ、さらに微細なパターンのヒューズユニットｃ１０７を形成することができる。そして、上部電極膜ｃ１１３のパターニングの後に、総容量値の測定を経て、切断すべきヒューズが決定される。その決定されたヒューズを切断することによって、所望の容量値に正確に合わせ込まれたチップコンデンサｃ１０１を得ることができる。
以上、第３参考例のチップ部品（チップ抵抗器ｃ１やチップコンデンサｃ１０１）について説明してきたが、第３参考例はさらに他の形態で実施することもできる。
たとえば、前述の実施形態では、チップ抵抗器ｃ１の場合、複数の抵抗回路が公比ｒ（０＜ｒ、ｒ≠１）＝２の等比数列をなす抵抗値を有する複数の抵抗回路を有している例を示したが、当該等比数列の公比は２以外の数であってもよい。また、チップコンデンサｃ１０１の場合にも、キャパシタ要素が公比ｒ（０＜ｒ、ｒ≠１）＝２の等比数列をなす容量値を有する複数のキャパシタ要素を有している例を示したが、当該等比数列の公比は２以外の数であってもよい。
また、チップ抵抗器ｃ１やチップコンデンサｃ１０１では、基板ｃ２の表面に絶縁層ｃ２０が形成されているが、基板ｃ２が絶縁性の基板であれば、絶縁層ｃ２０を省くこともできる。
また、チップコンデンサｃ１０１では、上部電極膜ｃ１１３だけが複数の電極膜部分に分割されている構成を示したが、下部電極膜ｃ１１１だけが複数の電極膜部分に分割されていたり、上部電極膜ｃ１１３および下部電極膜ｃ１１１が両方とも複数の電極膜部分に分割されていたりしてもよい。さらに、前述の実施形態では、上部電極膜または下部電極膜とヒューズユニットとが一体化されている例を示したが、上部電極膜または下部電極膜とは別の導体膜でヒューズユニットを形成してもよい。また、前述したチップコンデンサｃ１０１では、上部電極膜ｃ１１３および下部電極膜ｃ１１１を有する１層のキャパシタ構造が形成されているが、上部電極膜ｃ１１３上に、容量膜を介して別の電極膜を積層することで、複数のキャパシタ構造が積層されてもよい。
チップコンデンサｃ１０１では、また、基板ｃ２として導電性基板を用い、その導電性基板を下部電極として用い、導電性基板の表面に接するように容量膜ｃ１１２を形成してもよい。この場合、導電性基板の裏面から一方の外部電極を引き出してもよい。
＜第４参考例に係る発明＞
（１）第４参考例に係る発明の特徴
たとえば、第４参考例に係る発明の特徴は、以下のＤ１〜Ｄ１５である。
（Ｄ１）基板と、前記基板上に形成された複数の素子要素を含む素子回路網と、前記基板上に設けられ、前記素子回路網を外部接続するための電極と、前記複数の素子要素を切り離し可能に前記電極にそれぞれ接続するための複数のヒューズと、前記電極を露出させた状態で前記複数の素子要素および前記複数のヒューズを覆い、前記基板の端縁よりも当該基板の内方に後退した縁を有する保護樹脂膜とを含む、チップ部品。
この構成によれば、保護樹脂膜は、樹脂製であることから、衝撃によりクラックが生じるおそれが少ない。そのため、保護樹脂膜が、基板表面（特に、素子回路網およびヒューズ）を衝撃から確実に保護できるので、耐衝撃性に優れたチップ部品を提供することができる。また、このチップ部品では、一つまたは複数のヒューズを選択して切断することにより、素子回路網における複数の素子要素の組み合わせパターンを任意のパターンとすることができるので、素子回路網の電気的特性が様々なチップ部品を共通の設計で実現することができる。
（Ｄ２）基板と、前記基板上に形成された複数の素子要素を含む素子回路網と、前記基板上に設けられ、前記素子回路網を外部接続するための電極と、前記複数の素子要素を切り離し可能に前記電極にそれぞれ接続するための複数のヒューズと、前記基板の表面を覆う表面被覆部および前記基板の側面を覆う側面被覆部を有するパッシベーション膜と、前記電極を露出させた状態で前記パッシベーション膜上に形成され、平面視において前記パッシベーション膜の側面被覆部と整合する縁を有する保護樹脂膜とを含む、チップ部品。
この構成によれば、保護樹脂膜は、樹脂製であることから、衝撃によりクラックが生じるおそれが少ない。そのため、保護樹脂膜が、基板表面（特に、素子回路網およびヒューズ）と、基板表面の縁とを衝撃から確実に保護できるので、耐衝撃性に優れたチップ部品を提供することができる。また、このチップ部品では、一つまたは複数のヒューズを選択して切断することにより、素子回路網における複数の素子要素の組み合わせパターンを任意のパターンとすることができるので、素子回路網の電気的特性が様々なチップ部品を共通の設計で実現することができる。
（Ｄ３）基板と、前記基板上に形成された複数の素子要素を含む素子回路網と、前記基板上に設けられ、前記素子回路網を外部接続するための電極と、前記複数の素子要素を切り離し可能に前記電極にそれぞれ接続するための複数のヒューズと、前記基板の表面を覆う表面被覆部および前記基板の側面を覆う側面被覆部を有するパッシベーション膜と、前記電極を露出させた状態で前記パッシベーション膜上に形成され、前記パッシベーション膜の表面被覆部および側面被覆部の両方を覆う保護樹脂膜とを含む、チップ部品。
この構成によれば、保護樹脂膜は、樹脂製であることから、衝撃によりクラックが生じるおそれが少ない。そのため、保護樹脂膜が、基板表面（特に、素子回路網およびヒューズ）と、基板の側面とを衝撃から確実に保護できるので、耐衝撃性に優れたチップ部品を提供することができる。また、このチップ部品では、一つまたは複数のヒューズを選択して切断することにより、素子回路網における複数の素子要素の組み合わせパターンを任意のパターンとすることができるので、素子回路網の電気的特性が様々なチップ部品を共通の設計で実現することができる。
（Ｄ４）前記素子回路網が、前記基板上に形成された複数の抵抗体を含む抵抗回路網を含み、前記チップ部品がチップ抵抗器である、Ｄ１〜Ｄ３のいずれか一項に記載のチップ部品。
この構成によれば、このチップ部品（チップ抵抗器）では、一つまたは複数のヒューズを選択して切断することにより、複数種類の抵抗値に、容易にかつ速やかに対応することができる。換言すれば、抵抗値の異なる複数の抵抗体を組み合わせることによって、様々な抵抗値のチップ抵抗器を共通の設計で実現することができる。
（Ｄ５）前記抵抗体が、前記基板上に形成された抵抗体膜および前記抵抗体膜に積層された配線膜を含む、Ｄ４に記載のチップ部品。
この構成によれば、抵抗体膜において隣り合う配線膜の間の部分が抵抗体となるので、抵抗体膜に配線膜を積層するだけで抵抗体を簡易に構成することができる。
（Ｄ６）前記素子回路網が、前記基板上に形成された複数のキャパシタ要素を含むキャパシタ回路網を含み、前記チップ部品がチップコンデンサである、Ｄ１〜Ｄ３のいずれか一項に記載のチップ部品。
この構成によれば、このチップ部品（チップコンデンサ）では、一つまたは複数のヒューズを選択して切断することにより、複数種類の容量値に、容易にかつ速やかに対応することができる。換言すれば、容量値の異なる複数のキャパシタ要素を組み合わせることによって、様々な容量値のチップコンデンサを共通の設計で実現することができる。
（Ｄ７）前記キャパシタ要素が、前記基板上に形成された容量膜と、前記容量膜を挟んで対向する下部電極膜および上部電極膜とを含み、前記下部電極膜および前記上部電極膜が、分離された複数の電極膜部分を含み、前記複数の電極膜部分が前記複数のヒューズにそれぞれ接続されている、Ｄ６に記載のチップ部品。
この構成によれば、電極膜部分の数に応じた複数のキャパシタ要素を形成することができる。
（Ｄ８）前記素子回路網が、前記基板上に形成された複数のインダクタ要素を含むインダクタ回路網を含み、前記チップ部品がチップインダクタである、Ｄ１〜Ｄ３のいずれか一項に記載のチップ部品。
この構成によれば、このチップ部品（チップインダクタ）では、一つまたは複数のヒューズを選択して切断することにより、インダクタ回路網における複数のインダクタ要素の組み合わせパターンを任意のパターンとすることができるので、インダクタ回路網の電気的特性が様々なチップインダクタを共通の設計で実現することができる。
（Ｄ９）前記素子回路網が、前記基板上に形成された複数のダイオード要素を含むダイオード回路網を含み、前記チップ部品がチップダイオードである、Ｄ１〜Ｄ３のいずれか一項に記載のチップ部品。
この構成によれば、このチップ部品（チップダイオード）では、一つまたは複数のヒューズを選択して切断することにより、ダイオード回路網における複数のダイオード要素の組み合わせパターンを任意のパターンとすることができるので、ダイオード回路網の電気的特性が様々なチップダイオードを共通の設計で実現することができる。
（Ｄ１０）前記保護樹脂膜は、ポリイミドからなることが好ましい。
（Ｄ１１）前記保護樹脂膜には、前記保護樹脂膜を厚さ方向に貫通し、前記電極が配置される開口が形成されている、Ｄ１〜Ｄ１０のいずれか一項に記載のチップ部品。
この場合、保護樹脂膜では、開口から、電極を露出させることができる。
（Ｄ１２）前記開口は、前記保護樹脂膜の表面に向かうのに従って広がっていてもよい。
（Ｄ１３）前記電極の表面では、端部が基板の表面側へ湾曲している。
（Ｄ１４）前記電極は、Ｎｉ層と、Ａｕ層とを含み、前記Ａｕ層が最表面に露出している、Ｄ１〜Ｄ１３のいずれか一項に記載のチップ部品。
この場合、電極では、Ｎｉ層の表面がＡｕ層によって覆われているので、Ｎｉ層が酸化することを防止できる。
（Ｄ１５）前記電極が、前記Ｎｉ層と前記Ａｕ層との間に介装されたＰｄ層をさらに含む、Ｄ１４に記載のチップ部品。
この場合、電極では、Ａｕ層を薄くすることによってＡｕ層に貫通孔（ピンホール）ができてしまっても、Ｎｉ層とＡｕ層との間に介装されたＰｄ層が当該貫通孔を塞いでいるので、当該貫通孔からＮｉ層が外部に露出されて酸化することを防止できる。
（２）第４参考例に係る発明の実施形態
以下では、第４参考例の実施の形態を、添付図面を参照して詳細に説明する。なお、図８７〜図１１０で示した符号は、これらの図面でのみ有効であり、他の実施形態に使用されていても、当該他の実施形態の符号と同じ要素を示すものではない。
図８７（ａ）は、第４参考例の一実施形態に係るチップ抵抗器の構成を説明するための模式的な斜視図であり、図８７（ｂ）は、チップ抵抗器が実装基板に実装された状態を示す模式的な断面図である。
このチップ抵抗器ｄ１は、微小なチップ部品であり、図８７（ａ）に示すように、直方体形状をなしている。チップ抵抗器ｄ１の平面形状は、矩形である。チップ抵抗器ｄ１の寸法に関し、たとえば、長さＬ（長辺ｄ８１の長さ）が約０．６ｍｍであり、幅Ｗ（短辺ｄ８２の長さ）が約０．３ｍｍであり、厚さＴが約０．２ｍｍである。
このチップ抵抗器ｄ１は、基板上に多数個のチップ抵抗器ｄ１を格子状に形成してから当該基板に溝を形成した後、裏面研磨（または当該基板を溝で分断）して個々のチップ抵抗器ｄ１に分離することによって得られる。
チップ抵抗器ｄ１は、チップ抵抗器ｄ１の本体を構成する基板ｄ２と、一対の外部接続電極となる第１接続電極ｄ３および第２接続電極ｄ４と、第１接続電極ｄ３および第２接続電極ｄ４によって外部接続される素子ｄ５とを主に備えている。
基板ｄ２は、略直方体のチップ形状である。基板ｄ２において、図８７（ａ）における上面は、表面ｄ２Ａである。表面ｄ２Ａは、基板ｄ２において素子ｄ５が形成される面（素子形成面）であり、略長方形状である。基板ｄ２の厚さ方向において表面ｄ２Ａとは反対側の面は、裏面ｄ２Ｂである。表面ｄ２Ａと裏面ｄ２Ｂとは、ほぼ同形状であり、互いに平行である。ただし、裏面ｄ２Ｂは、表面ｄ２Ａよりも大きい。そのため、表面ｄ２Ａに直交する方向から見た平面視において、表面ｄ２Ａは、裏面ｄ２Ｂの内側におさまる。表面ｄ２Ａにおける一対の長辺ｄ８１および短辺ｄ８２によって区画された矩形状の端縁を、縁部ｄ８５ということにし、裏面ｄ２Ｂにおける一対の長辺ｄ８１および短辺ｄ８２によって区画された矩形状の端縁を、縁部ｄ９０ということにする。
基板ｄ２は、表面ｄ２Ａおよび裏面ｄ２Ｂ以外に、複数の側面（側面ｄ２Ｃ、側面ｄ２Ｄ、側面ｄ２Ｅおよび側面ｄ２Ｆ）を有している。当該複数の側面は、表面ｄ２Ａおよび裏面ｄ２Ｂのそれぞれに交差（詳しくは、直交）して延びて、表面ｄ２Ａおよび裏面ｄ２Ｂの間を繋いでいる。
側面ｄ２Ｃは、表面ｄ２Ａおよび裏面ｄ２Ｂにおける長手方向一方側（図８７（ａ）における左手前側）の短辺ｄ８２間に架設されていて、側面ｄ２Ｄは、表面ｄ２Ａおよび裏面ｄ２Ｂにおける長手方向他方側（図８７（ａ）における右奥側）の短辺ｄ８２間に架設されている。側面ｄ２Ｃおよび側面ｄ２Ｄは、当該長手方向における基板ｄ２の両端面である。側面ｄ２Ｅは、表面ｄ２Ａおよび裏面ｄ２Ｂにおける短手方向一方側（図８７（ａ）における左奥側）の長辺ｄ８１間に架設されていて、側面ｄ２Ｆは、表面ｄ２Ａおよび裏面ｄ２Ｂにおける短手方向他方側（図８７（ａ）における右手前側）の長辺ｄ８１間に架設されている。側面ｄ２Ｅおよび側面ｄ２Ｆは、当該短手方向における基板ｄ２の両端面である。側面ｄ２Ｃおよび側面ｄ２Ｄのそれぞれは、側面ｄ２Ｅおよび側面ｄ２Ｆのそれぞれと交差（詳しくは、直交）している。
以上により、表面ｄ２Ａ〜側面ｄ２Ｆにおいて隣り合うもの同士は、略直角を成している。
側面ｄ２Ｃ、側面ｄ２Ｄ、側面ｄ２Ｅおよび側面ｄ２Ｆのそれぞれ（以下では、「各側面」ということにする）は、表面ｄ２Ａ側の粗面領域Ｓと、裏面ｄ２Ｂ側の筋状パターン領域Ｐとを有している。各側面は、粗面領域Ｓでは、図８７（ａ）の細かいドットで示したように、不規則パターンのざらざらした粗面になっている。各側面は、筋状パターン領域Ｐでは、後述するダイシングソーの研削跡をなす多数の筋（ソーマーク）Ｖが規則的なパターンで残っている。このように、各側面に粗面領域Ｓおよび筋状パターン領域Ｐが存在するのは、チップ抵抗器ｄ１の製造工程によるからであり、詳しくは、追って説明する。
各側面において、粗面領域Ｓは、表面ｄ２Ａ側の略半分を占めていて、筋状パターン領域Ｐは、裏面ｄ２Ｂ側の略半分を占めている。各側面において、筋状パターン領域Ｐが粗面領域Ｓよりも基板ｄ２の外方（平面視における基板ｄ２の外側）にはみ出ており、これにより、粗面領域Ｓと筋状パターン領域Ｐとの間に、段差Ｎが形成されている。段差Ｎは、粗面領域Ｓの下端縁と筋状パターン領域Ｐの上端縁との間をつないで表面ｄ２Ａおよび裏面ｄ２Ｂと平行に延びている。各側面の段差Ｎはつながっていて、全体として、平面視で表面ｄ２Ａの縁部ｄ８５と裏面ｄ２Ｂの縁部ｄ９０との間に位置する矩形枠体状をなしている。
このように各側面に段差Ｎが設けられているので、前述したように、裏面ｄ２Ｂは、表面ｄ２Ａよりも大きい。
基板ｄ２では、表面ｄ２Ａおよび側面ｄ２Ｃ〜ｄ２Ｆのそれぞれの全域（各側面では粗面領域Ｓおよび筋状パターン領域Ｐの両方）がパッシベーション膜ｄ２３で覆われている。そのため、厳密には、図８７（ａ）では、表面ｄ２Ａおよび側面ｄ２Ｃ〜ｄ２Ｆのそれぞれの全域は、パッシベーション膜ｄ２３の内側（裏側）に位置していて、外部に露出されていない。ここで、パッシベーション膜ｄ２３において、表面ｄ２Ａを覆う部分を表面被覆部ｄ２３Ａといい、側面ｄ２Ｃ〜ｄ２Ｆのそれぞれを覆う部分を側面被覆部ｄ２３Ｂということにする。
さらに、チップ抵抗器ｄ１は、樹脂膜ｄ２４を有している。樹脂膜ｄ２４は、パッシベーション膜ｄ２３上に形成されており、表面ｄ２Ａの全域を少なくとも覆う保護膜（保護樹脂膜）である。
パッシベーション膜ｄ２３および樹脂膜ｄ２４については、以降で詳説する。
第１接続電極ｄ３および第２接続電極ｄ４は、基板ｄ２の表面ｄ２Ａ上において縁部ｄ８５よりも内側の領域に形成されていて、表面ｄ２Ａ上の樹脂膜ｄ２４から部分的に露出されている。換言すれば、樹脂膜ｄ２４は、第１接続電極ｄ３および第２接続電極ｄ４を露出させるように表面ｄ２Ａ（厳密には表面ｄ２Ａ上のパッシベーション膜ｄ２３）を覆っている。第１接続電極ｄ３および第２接続電極ｄ４のそれぞれは、たとえば、Ｎｉ（ニッケル）、Ｐｄ（パラジウム）およびＡｕ（金）をこの順番で表面ｄ２Ａ上に積層することによって構成されている。第１接続電極ｄ３および第２接続電極ｄ４は、表面ｄ２Ａの長手方向に間隔を隔てて配置されており、表面ｄ２Ａの短手方向において長手である。図８７（ａ）では、表面ｄ２Ａにおいて、側面ｄ２Ｃ寄りの位置に第１接続電極ｄ３が設けられ、側面ｄ２Ｄ寄りの位置に第２接続電極ｄ４が設けられている。
素子ｄ５は、素子回路網であって、基板ｄ２上（表面ｄ２Ａ上）、詳しくは、基板ｄ２の表面ｄ２Ａにおける第１接続電極ｄ３と第２接続電極ｄ４との間の領域に形成されていて、パッシベーション膜ｄ２３（表面被覆部ｄ２３Ａ）および樹脂膜ｄ２４によって上から被覆されている。この実施形態の素子ｄ５は、抵抗ｄ５６である。抵抗ｄ５６は、等しい抵抗値を有する複数個の（単位）抵抗体Ｒを表面ｄ２Ａ上でマトリックス状に配列した抵抗回路網によって構成されている。各抵抗体Ｒは、ＴｉＮ（窒化チタン）、ＴｉＯＮ（酸化窒化チタン）またはＴｉＳｉＯＮからなる。素子ｄ５は、後述する配線膜ｄ２２に電気的に接続されていて、配線膜ｄ２２を介して第１接続電極ｄ３と第２接続電極ｄ４とに電気的に接続されている。
図８７（ｂ）に示すように、第１接続電極ｄ３および第２接続電極ｄ４を実装基板ｄ９に対向させて、半田ｄ１３によって、実装基板ｄ９における１対の接続端子ｄ８８に対して電気的かつ機械的に接続する。これによって、チップ抵抗器ｄ１を実装基板ｄ９に実装（フリップチップ接続）することができる。なお、外部接続電極として機能する第１接続電極ｄ３および第２接続電極ｄ４は、半田濡れ性の向上および信頼性の向上のために、金（Ａｕ）で形成するか、または表面に金メッキを施すことが望ましい。
図８８は、チップ抵抗器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成（レイアウトパターン）を示す図である。
図８８を参照して、抵抗回路網である素子ｄ５は、行方向（基板ｄ２の長手方向）に沿って配列された８個の抵抗体Ｒと、列方向（基板ｄ２の幅方向）に沿って配列された４４個の抵抗体Ｒとで構成された合計３５２個の抵抗体Ｒを有している。これらの抵抗体Ｒは、素子ｄ５の抵抗回路網を構成する複数の素子要素である。
これら多数個の抵抗体Ｒが１個〜６４個の所定個数毎にまとめられて電気的に接続されることによって、複数種類の抵抗回路が形成されている。形成された複数種類の抵抗回路は、導体膜Ｄ（導体で形成された配線膜）で所定の態様に接続されている。さらに、基板ｄ２の表面ｄ２Ａには、抵抗回路を素子ｄ５に対して電気的に組み込んだり、または、素子ｄ５から電気的に分離したりするために切断（溶断）可能な複数のヒューズ（ヒューズ）Ｆが設けられている。複数のヒューズＦおよび導体膜Ｄは、第２接続電極ｄ３の内側辺沿いに、配置領域が直線状になるように配列されている。より具体的には、複数のヒューズＦおよび導体膜Ｄが隣接するように配置され、その配列方向が直線状になっている。複数のヒューズＦは、複数種類の抵抗回路（抵抗回路毎の複数の抵抗体Ｒ）のそれぞれを第２接続電極ｄ３に対して切断可能（切り離し可能）に接続している。
図８９Ａは、図８８に示す素子の一部分を拡大して描いた平面図である。図８９Ｂは、素子における抵抗体の構成を説明するために描いた図８９ＡのＢ−Ｂに沿う長さ方向の縦断面図である。図８９Ｃは、素子における抵抗体の構成を説明するために描いた図８９ＡのＣ−Ｃに沿う幅方向の縦断面図である。
図８９Ａ、図８９Ｂおよび図８９Ｃを参照して、抵抗体Ｒの構成について説明をする。
チップ抵抗器ｄ１は、前述した配線膜ｄ２２、パッシベーション膜ｄ２３および樹脂膜ｄ２４の他に、絶縁層ｄ２０と抵抗体膜ｄ２１とをさらに備えている（図８９Ｂおよび図８９Ｃ参照）。絶縁層ｄ２０、抵抗体膜ｄ２１、配線膜ｄ２２、パッシベーション膜ｄ２３および樹脂膜ｄ２４は、基板ｄ２（表面ｄ２Ａ）上に形成されている。
絶縁層ｄ２０は、ＳｉＯ２（酸化シリコン）からなる。絶縁層ｄ２０は、基板ｄ２の表面ｄ２Ａの全域を覆っている。絶縁層ｄ２０の厚さは、約１００００Åである。
抵抗体膜ｄ２１は、絶縁層ｄ２０上に形成されている。抵抗体膜ｄ２１は、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮにより形成されている。抵抗体膜ｄ２１の厚さは、約２０００Åである。抵抗体膜ｄ２１は、第１接続電極ｄ３と第２接続電極ｄ４との間を平行に直線状に延びる複数本の抵抗体膜（以下「抵抗体膜ラインｄ２１Ａ」という）を構成していて、抵抗体膜ラインｄ２１Ａは、ライン方向に所定の位置で切断されている場合がある（図８９Ａ参照）。
抵抗体膜ラインｄ２１Ａ上には、配線膜ｄ２２が積層されている。配線膜ｄ２２は、Ａｌ（アルミニウム）またはアルミニウムとＣｕ（銅）との合金（ＡｌＣｕ合金）からなる。配線膜ｄ２２の厚さは、約８０００Åである。配線膜ｄ２２は、抵抗体膜ラインｄ２１Ａ上に、ライン方向に一定間隔Ｒを開けて積層されていて、抵抗体膜ラインｄ２１Ａに接している。
この構成の抵抗体膜ラインｄ２１Ａおよび配線膜ｄ２２の電気的特徴を回路記号で示すと、図９０の通りである。すなわち、図９０（ａ）に示すように、所定間隔Ｒの領域の抵抗体膜ラインｄ２１Ａ部分が、それぞれ、一定の抵抗値ｒを有する１つの抵抗体Ｒを形成している。
そして、配線膜ｄ２２が積層された領域では、配線膜ｄ２２が隣り合う抵抗体Ｒ同士を電気的に接続することによって、当該配線膜ｄ２２で抵抗体膜ラインｄ２１Ａが短絡されている。よって、図９０（ｂ）に示す抵抗ｒの抵抗体Ｒの直列接続からなる抵抗回路が形成されている。
また、隣接する抵抗体膜ラインｄ２１Ａ同士は抵抗体膜ｄ２１および配線膜ｄ２２で接続されているから、図８９Ａに示す素子ｄ５の抵抗回路網は、図９０（ｃ）に示す（前述した抵抗体Ｒの単位抵抗からなる）抵抗回路を構成している。このように、抵抗体膜ｄ２１および配線膜ｄ２２は、抵抗体Ｒや抵抗回路（つまり素子ｄ５）を構成している。そして、各抵抗体Ｒは、抵抗体膜ラインｄ２１Ａ（抵抗体膜ｄ２１）と、抵抗体膜ラインｄ２１Ａ上にライン方向に一定間隔をあけて積層された複数の配線膜ｄ２２とを含み、配線膜ｄ２２が積層されていない一定間隔Ｒ部分の抵抗体膜ラインｄ２１Ａが、１個の抵抗体Ｒを構成している。抵抗体Ｒを構成している部分における抵抗体膜ラインｄ２１Ａは、その形状および大きさが全て等しい。よって、基板ｄ２上にマトリックス状に配列された多数個の抵抗体Ｒは、等しい抵抗値を有している。
また、抵抗体膜ラインｄ２１Ａ上に積層された配線膜ｄ２２は、抵抗体Ｒを形成するとともに、複数個の抵抗体Ｒを接続して抵抗回路を構成するための導体膜Ｄの役目も果たしている（図８８参照）。
図９１（ａ）は、図８８に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズを含む領域の部分拡大平面図であり、図９１（ｂ）は、図９１（ａ）のＢ−Ｂに沿う断面構造を示す図である。
図９１（ａ）および（ｂ）に示すように、前述したヒューズＦおよび導体膜Ｄも、抵抗体Ｒを形成する抵抗体膜ｄ２１上に積層された配線膜ｄ２２により形成されている。すなわち、抵抗体Ｒを形成する抵抗体膜ラインｄ２１Ａ上に積層された配線膜ｄ２２と同じレイヤーに、配線膜ｄ２２と同じ金属材料であるＡｌまたはＡｌＣｕ合金によってヒューズＦおよび導体膜Ｄが形成されている。なお、配線膜ｄ２２は、前述したように、抵抗回路を形成するために、複数個の抵抗体Ｒを電気的に接続する導体膜Ｄとしても用いられている。
つまり、抵抗体膜ｄ２１上に積層された同一レイヤーにおいて、抵抗体Ｒを形成するための配線膜や、ヒューズＦや、導体膜Ｄや、さらには、素子ｄ５を第１接続電極ｄ３および第２接続電極ｄ４に接続するための配線膜が、配線膜ｄ２２として、同一の金属材料（ＡｌまたはＡｌＣｕ合金）を用いて形成されている。なお、ヒューズＦを配線膜ｄ２２と異ならせている（区別している）のは、ヒューズＦが切断しやすいように細く形成されていること、および、ヒューズＦの周囲に他の回路要素が存在しないように配置されていることによるからである。
ここで、配線膜ｄ２２において、ヒューズＦが配置された領域を、トリミング対象領域Ｘということにする（図８８および図９１（ａ）参照）。トリミング対象領域Ｘは、第２接続電極ｄ３の内側辺沿いの直線状領域であって、トリミング対象領域Ｘには、ヒューズＦだけでなく、導体膜Ｄも配置されている。また、トリミング対象領域Ｘの配線膜ｄ２２の下方にも抵抗体膜ｄ２１が形成されている（図９１（ｂ）参照）。そして、ヒューズＦは、配線膜ｄ２２において、トリミング対象領域Ｘ以外の部分よりも配線間距離が大きい（周囲から離された）配線である。
なお、ヒューズＦは、配線膜ｄ２２の一部だけでなく、抵抗体Ｒ（抵抗体膜ｄ２１）の一部と抵抗体膜ｄ２１上の配線膜ｄ２２の一部とのまとまり（ヒューズ素子）を指していてもよい。
また、ヒューズＦは、導体膜Ｄと同一のレイヤーを用いる場合のみを説明したが、導体膜Ｄでは、その上に更に別の導体膜を積層するようにし、導体膜Ｄ全体の抵抗値を下げるようにしてもよい。なお、この場合であっても、ヒューズＦの上に導体膜を積層しなければ、ヒューズＦの溶断性が悪くなることはない。
図９２は、第４参考例の実施形態に係る素子の電気回路図である。
図９２を参照して、素子ｄ５は、基準抵抗回路Ｒ８と、抵抗回路Ｒ６４、２つの抵抗回路Ｒ３２、抵抗回路Ｒ１６、抵抗回路Ｒ８、抵抗回路Ｒ４、抵抗回路Ｒ２、抵抗回路Ｒ１、抵抗回路Ｒ／２、抵抗回路Ｒ／４、抵抗回路Ｒ／８、抵抗回路Ｒ／１６、抵抗回路Ｒ／３２とを第１接続電極ｄ３からこの順番で直列接続することによって構成されている。基準抵抗回路Ｒ８および抵抗回路Ｒ６４〜Ｒ２のそれぞれは、自身の末尾の数（Ｒ６４の場合には「６４」）と同数の抵抗体Ｒを直列接続することで構成されている。抵抗回路Ｒ１は、１つの抵抗体Ｒで構成されている。抵抗回路Ｒ／２〜Ｒ／３２のそれぞれは、自身の末尾の数（Ｒ／３２の場合には「３２」）と同数の抵抗体Ｒを並列接続することで構成されている。抵抗回路の末尾の数の意味については、後述する図９３および図９４においても同じである。
そして、基準抵抗回路Ｒ８以外の抵抗回路Ｒ６４〜抵抗回路Ｒ／３２のそれぞれに対して、ヒューズＦが１つずつ並列的に接続されている。ヒューズＦ同士は、直接または導体膜Ｄ（図９１（ａ）参照）を介して直列に接続されている。
図９２に示すように全てのヒューズＦが溶断されていない状態では、素子ｄ５は、第１接続電極ｄ３および第２接続電極ｄ４間に設けられた８個の抵抗体Ｒの直列接続からなる基準抵抗回路Ｒ８の抵抗回路を構成している。たとえば、１個の抵抗体Ｒの抵抗値ｒをｒ＝８Ωとすれば、８ｒ＝６４Ωの抵抗回路（基準抵抗回路Ｒ８）により第１接続電極ｄ３および第２接続電極ｄ４が接続されたチップ抵抗器ｄ１が構成されている。
また、全てのヒューズＦが溶断されていない状態では、基準抵抗回路Ｒ８以外の複数種類の抵抗回路は、短絡された状態となっている。つまり、基準抵抗回路Ｒ８には、１２種類１３個の抵抗回路Ｒ６４〜Ｒ／３２が直列に接続されているが、各抵抗回路は、それぞれ並列に接続されたヒューズＦにより短絡されているので、電気的に見ると、各抵抗回路は素子ｄ５に組み込まれてはいない。
この実施形態に係るチップ抵抗器ｄ１では、要求される抵抗値に応じて、ヒューズＦを選択的に、たとえばレーザ光で溶断する。それにより、並列的に接続されたヒューズＦが溶断された抵抗回路は、素子ｄ５に組み込まれることになる。よって、素子ｄ５の全体の抵抗値を、溶断されたヒューズＦに対応する抵抗回路が直列に接続されて組み込まれた抵抗値とすることができる。
特に、複数種類の抵抗回路は、等しい抵抗値を有する抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個…と、公比が２となる等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗回路ならびに等しい抵抗値の抵抗体Ｒが並列に２個、４個、８個、１６個…と、公比が２となる等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗回路を備えている。そのため、ヒューズＦ（前述したヒューズ素子も含む）を選択的に溶断することにより、素子ｄ５（抵抗ｄ５６）全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調整して、チップ抵抗器ｄ１において所望の値の抵抗を発生させることができる。
図９３は、第４参考例の他の実施形態に係る素子の電気回路図である。
図９２に示すように基準抵抗回路Ｒ８および抵抗回路Ｒ６４〜抵抗回路Ｒ／３２を直列接続して素子ｄ５を構成する代わりに、図９３に示すように素子ｄ５を構成してもかまわない。詳しくは、第１接続電極ｄ３および第２接続電極ｄ４の間で、基準抵抗回路Ｒ／１６と、１２種類の抵抗回路Ｒ／１６、Ｒ／８、Ｒ／４、Ｒ／２、Ｒ１、Ｒ２、Ｒ４、Ｒ８、Ｒ１６、Ｒ３２、Ｒ６４、Ｒ１２８の並列接続回路との直列接続回路によって素子ｄ５を構成してもよい。
この場合、基準抵抗回路Ｒ／１６以外の１２種類の抵抗回路には、それぞれ、ヒューズＦが直列に接続されている。全てのヒューズＦが溶断されていない状態では、各抵抗回路は素子ｄ５に対して電気的に組み込まれている。要求される抵抗値に応じて、ヒューズＦを選択的に、たとえばレーザ光で溶断すれば、溶断されたヒューズＦに対応する抵抗回路（ヒューズＦが直列に接続された抵抗回路）は、素子ｄ５から電気的に分離されるので、チップ抵抗器ｄ１全体の抵抗値を調整することができる。
図９４は、第４参考例のさらに他の実施形態に係る素子の電気回路図である。
図９４に示す素子ｄ５の特徴は、複数種類の抵抗回路の直列接続と、複数種類の抵抗回路の並列接続とが直列に接続された回路構成となっていることである。直列接続される複数種類の抵抗回路には、先の実施形態と同様、抵抗回路毎に、並列にヒューズＦが接続されていて、直列接続された複数種類の抵抗回路は、全てヒューズＦで短絡状態とされている。従って、ヒューズＦを溶断すると、その溶断されるヒューズＦで短絡されていた抵抗回路が、素子ｄ５に電気的に組み込まれることになる。
一方、並列接続された複数種類の抵抗回路には、それぞれ、直列にヒューズＦが接続されている。従って、ヒューズＦを溶断することにより、溶断されたヒューズＦが直列に接続されている抵抗回路を、抵抗回路の並列接続から電気的に切り離すことができる。
かかる構成とすれば、たとえば、１ｋΩ以下の小抵抗は並列接続側で作り、１ｋΩ以上の抵抗回路を直列接続側で作れば、数Ωの小抵抗から数ＭΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗の回路網を用いて作ることができる。つまり、チップ抵抗器ｄ１では、一つまたは複数のヒューズＦを選択して切断することにより、複数種類の抵抗値に、容易にかつ速やかに対応することができる。換言すれば、抵抗値の異なる複数の抵抗体Ｒを組み合わせることによって、様々な抵抗値のチップ抵抗器ｄ１を共通の設計で実現することができる。
以上のように、このチップ抵抗器ｄ１では、トリミング対象領域Ｘにおいて、複数の抵抗体Ｒ（抵抗回路）の接続状態が変更可能である。
図９５は、チップ抵抗器の模式的な断面図である。
次に、図９５を参照して、チップ抵抗器ｄ１についてさらに詳しく説明する。なお、説明の便宜上、図９５では、前述した素子ｄ５については簡略化して示しているとともに、基板ｄ２以外の各要素にはハッチングを付している。
ここでは、前述したパッシベーション膜ｄ２３および樹脂膜ｄ２４について説明する。
パッシベーション膜ｄ２３は、たとえばＳｉＮ（窒化シリコン）からなり、その厚さは、１０００Å〜５０００Å（ここでは、約３０００Å）である。パッシベーション膜ｄ２３は、前述したように、表面ｄ２Ａの全域に亘って設けられた表面被覆部ｄ２３Ａと、側面ｄ２Ｃ〜ｄ２Ｆのそれぞれにおける全域に亘って設けられた側面被覆部ｄ２３Ｂとを含む。表面被覆部ｄ２３Ａは、抵抗体膜ｄ２１および抵抗体膜ｄ２１上の各配線膜ｄ２２（つまり、素子ｄ５）を表面（図９５の上側）から被覆していて、素子ｄ５における各抵抗体Ｒの上面を覆っている。そのため、表面被覆部ｄ２３Ａは、前述したトリミング対象領域Ｘにおける配線膜ｄ２２も覆っている（図９１（ｂ）参照）。また、表面被覆部ｄ２３Ａは、素子ｄ５（配線膜ｄ２２および抵抗体膜ｄ２１）に接しており、抵抗体膜ｄ２１以外の領域では絶縁層ｄ２０にも接している。これにより、表面被覆部ｄ２３Ａは、表面ｄ２Ａ全域を覆って素子ｄ５および絶縁層ｄ２０を保護する保護膜として機能している。また、表面ｄ２Ａでは、表面被覆部ｄ２３Ａによって、抵抗体Ｒ間における配線膜ｄ２２以外での短絡（隣り合う抵抗体膜ラインｄ２１Ａ間における短絡）が防止されている。
一方、側面ｄ２Ｃ〜ｄ２Ｆのそれぞれに設けられた側面被覆部ｄ２３Ｂは、側面ｄ２Ｃ〜ｄ２Ｆのそれぞれを保護する保護層として機能している。側面被覆部ｄ２３Ｂは、側面ｄ２Ｃ〜ｄ２Ｆのそれぞれにおいて、粗面領域Ｓおよび筋状パターン領域Ｐを全て覆っており、粗面領域Ｓと筋状パターン領域Ｐとの間の段差Ｎも漏れなく覆っている。
また、側面ｄ２Ｃ〜ｄ２Ｆのそれぞれと表面ｄ２Ａとの境界は、前述した縁部ｄ８５であるが、パッシベーション膜ｄ２３は、当該境界（縁部ｄ８５）も覆っている。パッシベーション膜ｄ２３において、縁部ｄ８５を覆っている部分（縁部ｄ８５に重なっている部分）を端部ｄ２３Ｃということにする。
樹脂膜ｄ２４は、パッシベーション膜ｄ２３とともにチップ抵抗器ｄ１の表面ｄ２Ａを保護するものであり、ポリイミド等の樹脂からなる。樹脂膜ｄ２４は、平面視における表面ｄ２Ａにおいて第１接続電極ｄ３および第２接続電極ｄ４以外の領域を全て覆うように、パッシベーション膜ｄ２３の表面被覆部ｄ２３Ａ（前述した端部ｄ２３Ｃも含む）上に形成されている。そのため、樹脂膜ｄ２４は、表面ｄ２Ａ上の表面被覆部ｄ２３Ａの表面（表面被覆部ｄ２３Ａに被覆された素子ｄ５やヒューズＦも含む）の全域を被覆している。一方で、樹脂膜ｄ２４は、側面ｄ２Ｃ〜ｄ２Ｆを覆っていない。そのため、樹脂膜ｄ２４の外周における縁２４Ａは、平面視において側面被覆部ｄ２３Ｂと整合しており、縁２４Ａにおける樹脂膜ｄ２４の側端面ｄ２４Ｂは、側面被覆部ｄ２３Ｂ（厳密には、各側面の粗面領域Ｓにおける側面被覆部ｄ２３Ｂ）と面一となって、基板ｄ２の厚さ方向に延びている。樹脂膜ｄ２４の表面ｄ２４Ｃは、基板ｄ２の表面ｄ２Ａと平行となるように平坦に延びている。チップ抵抗器ｄ１における基板ｄ２の表面ｄ２Ａ側に応力がかかった場合に、樹脂膜ｄ２４の表面ｄ２４Ｃ（特に、第１接続電極ｄ３と第２接続電極ｄ４との間の領域の表面ｄ２４Ｃ）が、応力分散面として機能して、当該応力を分散する。
また、樹脂膜ｄ２４において、平面視で離れた２つの位置には、開口ｄ２５が１つずつ形成されている。各開口ｄ２５は、樹脂膜ｄ２４およびパッシベーション膜ｄ２３（表面被覆部ｄ２３Ａ）を、それぞれの厚さ方向において連続して貫通する貫通孔である。そのため、開口ｄ２５は、樹脂膜ｄ２４だけでなくパッシベーション膜ｄ２３にも形成されている。各開口ｄ２５からは、配線膜ｄ２２の一部が露出されている。配線膜ｄ２２において各開口ｄ２５から露出された部分は、外部接続用のパッド領域ｄ２２Ａ（パッド）となっている。各開口ｄ２５は、表面被覆部ｄ２３Ａでは、表面被覆部ｄ２３Ａの厚さ方向（基板ｄ２の厚さ方向と同じ）に沿って延びていて、樹脂膜ｄ２４では、表面被覆部ｄ２３Ａ側から樹脂膜ｄ２４の表面ｄ２４Ｃに向かうのに従って基板ｄ２の長手方向（図９５における左右方向）に徐々に広がっている。そのため、樹脂膜ｄ２４において開口ｄ２５を区画する区画面ｄ２４Ｄは、基板ｄ２の厚さ方向に対して交差する傾斜面になっている。なお、樹脂膜ｄ２４において各開口ｄ２５を縁取る部分には、開口ｄ２５を前記長手方向から区画する１対の区画面ｄ２４Ｄが存在するが、これらの区画面ｄ２４Ｄの間隔は、表面被覆部ｄ２３Ａ側から樹脂膜ｄ２４の表面ｄ２４Ｃに向かうのに従って次第に広がっている。また、樹脂膜ｄ２４において各開口ｄ２５を縁取る部分には、開口ｄ２５を基板ｄ２の短手方向から区画する別の１対の区画面ｄ２４Ｄが存在するが（図９５にはあらわれていない）、これらの区画面ｄ２４Ｄの間隔も、表面被覆部ｄ２３Ａ側から樹脂膜ｄ２４の表面ｄ２４Ｃに向かうのに従って次第に広がっていてもよい。
２つの開口ｄ２５のうち、一方の開口ｄ２５は、第１接続電極ｄ３によって埋め尽くされ、他方の開口ｄ２５は、第２接続電極ｄ４によって埋め尽くされている。第１接続電極ｄ３および第２接続電極ｄ４のそれぞれは、樹脂膜ｄ２４の表面ｄ２４Ｃに向かって広がる開口ｄ２５に応じて、樹脂膜ｄ２４の表面ｄ２４Ｃに向かって広がっている。そのため、第１接続電極ｄ３および第２接続電極ｄ４のそれぞれの縦断面（基板ｄ２の長手方向および厚さ方向に沿う平面で切断したときの切断面）は、基板ｄ２の表面ｄ２Ａ側に上底を有して樹脂膜ｄ２４の表面ｄ２４Ｃ側に下底を有する台形状をなしている。また、当該下底が第１接続電極ｄ３および第２接続電極ｄ４のそれぞれにおける表面ｄ３Ａ，４Ａとなるのだが、表面ｄ３Ａ，ｄ４Ａのそれぞれでは、開口ｄ２５側の端部が基板ｄ２の表面ｄ２Ａ側へ湾曲している。なお、開口ｄ２５が樹脂膜ｄ２４の表面ｄ２４Ｃに向かって広がっていない場合（開口ｄ２５を区画する区画面ｄ２４Ｄが基板ｄ２の厚さ方向に延びている）には、表面ｄ３Ａ，ｄ４Ａのそれぞれは、開口ｄ２５側の端部を含む全ての領域において、基板ｄ２の表面ｄ２Ａに沿った平坦面になる。
また、前述したように、第１接続電極ｄ３および第２接続電極ｄ４のそれぞれは、Ｎｉ、ＰｄおよびＡｕをこの順番で表面ｄ２Ａ上に積層することによって構成されているので、Ｎｉ層ｄ３３、Ｐｄ層ｄ３４およびＡｕ層ｄ３５を表面ｄ２Ａ側からこの順で有している。そのため、第１接続電極ｄ３および第２接続電極ｄ４のそれぞれにおいて、Ｎｉ層ｄ３３とＡｕ層ｄ３５との間にＰｄ層ｄ３４が介装されている。第１接続電極ｄ３および第２接続電極ｄ４のそれぞれにおいて、Ｎｉ層ｄ３３は各接続電極の大部分を占めており、Ｐｄ層ｄ３４およびＡｕ層ｄ３５は、Ｎｉ層ｄ３３に比べて格段に薄く形成されている。Ｎｉ層ｄ３３は、チップ抵抗器ｄ１が実装基板ｄ９に実装された際に（図８７（ｂ）参照）、各開口ｄ２５のパッド領域ｄ２２Ａにおける配線膜ｄ２２のＡｌと、前述した半田ｄ１３とを中継する役割を有している。
第１接続電極ｄ３および第２接続電極ｄ４では、Ｎｉ層ｄ３３の表面が、Ｐｄ層ｄ３４を介してＡｕ層ｄ３５によって覆われているので、Ｎｉ層ｄ３３が酸化することを防止できる。また、Ａｕ層ｄ３５を薄くすることによってＡｕ層ｄ３５に貫通孔（ピンホール）ができてしまっても、Ｎｉ層ｄ３３とＡｕ層ｄ３５との間に介装されたＰｄ層ｄ３４が当該貫通孔を塞いでいるので、当該貫通孔からＮｉ層ｄ３３が外部に露出されて酸化することを防止できる。
そして、第１接続電極ｄ３および第２接続電極ｄ４のそれぞれでは、Ａｕ層ｄ３５が、表面ｄ３Ａ，ｄ４Ａとして、最表面に露出しており、樹脂膜ｄ２４の表面ｄ２４Ａにおいて開口ｄ２５から外部を臨んでいる。第１接続電極ｄ３は、一方の開口ｄ２５を介して、この開口ｄ２５におけるパッド領域ｄ２２Ａにおいて配線膜ｄ２２に対して電気的に接続されている。第２接続電極ｄ４は、他方の開口ｄ２５を介して、この開口ｄ２５におけるパッド領域ｄ２２Ａにおいて配線膜ｄ２２に対して電気的に接続されている。第１接続電極ｄ３および第２接続電極ｄ４のそれぞれでは、Ｎｉ層ｄ３３がパッド領域ｄ２２Ａに対して接続されている。これにより、第１接続電極ｄ３および第２接続電極ｄ４のそれぞれは、素子ｄ５に対して電気的に接続されている。ここで、配線膜ｄ２２は、抵抗体Ｒのまとまり（抵抗ｄ５６）、第１接続電極ｄ３および第２接続電極ｄ４のそれぞれに接続された配線を形成している。
このように、開口ｄ２５が形成された樹脂膜ｄ２４およびパッシベーション膜ｄ２３は、開口ｄ２５から第１接続電極ｄ３および第２接続電極ｄ４を露出させた状態で表面ｄ２Ａを覆っている。そのため、樹脂膜ｄ２４の表面ｄ２４Ｃにおいて開口ｄ２５に露出された第１接続電極ｄ３および第２接続電極ｄ４を介して、チップ抵抗器ｄ１と実装基板ｄ９との間における電気的接続を達成することができる（図８７（ｂ）参照）。
ここで、樹脂膜ｄ２４の厚み、つまり、基板ｄ２の表面ｄ２Ａからの樹脂膜ｄ２４の表面ｄ２４Ｃまでの高さＨは、第１接続電極ｄ３および第２接続電極ｄ４のそれぞれの（表面ｄ２Ａからの）高さＪ以上である。図９５では、第１の実施形態として、高さＨと高さＪとは同じになっていて、樹脂膜ｄ２４の表面ｄ２４Ｃと、第１接続電極ｄ３および第２接続電極ｄ４のそれぞれの表面ｄ３Ａ，ｄ４Ａとが面一になっている。
図９６Ａ〜図９６Ｈは、図９５に示すチップ抵抗器の製造方法を示す図解的な断面図である。
まず、図９６Ａに示すように、基板ｄ２の元となる基板ｄ３０を用意する。この場合、基板ｄ３０の表面ｄ３０Ａは、基板ｄ２の表面ｄ２Ａであり、基板ｄ３０の裏面ｄ３０Ｂは、基板ｄ２の裏面ｄ２Ｂである。
そして、基板ｄ３０の表面ｄ３０Ａを熱酸化して、表面ｄ３０ＡにＳｉＯ２等からなる絶縁層ｄ２０を形成し、絶縁層ｄ２０上に素子ｄ５（抵抗体Ｒおよび抵抗体Ｒに接続された配線膜ｄ２２）を形成する。具体的には、スパッタリングにより、まず、絶縁層ｄ２０の上にＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮの抵抗体膜ｄ２１を全面に形成し、さらに、抵抗体膜ｄ２１に接するように抵抗体膜ｄ２１の上にアルミニウム（Ａｌ）の配線膜ｄ２２を積層する。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングにより抵抗体膜ｄ２１および配線膜ｄ２２を選択的に除去してパターニングし、図８９Ａに示すように、平面視で、抵抗体膜ｄ２１が積層された一定幅の抵抗体膜ラインｄ２１Ａが一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗体膜ラインｄ２１Ａおよび配線膜ｄ２２が切断された領域も形成されるとともに、前述したトリミング対象領域ＸにおいてヒューズＦおよび導体膜Ｄが形成される（図８８参照）。続いて、たとえばウェットエッチングにより抵抗体膜ラインｄ２１Ａの上に積層された配線膜ｄ２２を選択的に除去してパターニングする。この結果、抵抗体膜ラインｄ２１Ａ上に一定間隔Ｒをあけて配線膜ｄ２２が積層された構成の素子ｄ５（換言すれば複数の抵抗体Ｒ）が得られる。このように、抵抗体膜ｄ２１に配線膜ｄ２２を積層して抵抗体膜ｄ２１および配線膜ｄ２２をパターニングするだけで、複数の抵抗体ＲとともにヒューズＦも一括して簡易に形成することができる。なお、抵抗体膜ｄ２１および配線膜ｄ２２が目標寸法で形成されたか否かを確かめるために、素子ｄ５全体の抵抗値を測定してもよい。
図９６Ａを参照して、素子ｄ５は、１枚の基板ｄ３０に形成するチップ抵抗器ｄ１の数に応じて、基板ｄ３０の表面ｄ３０Ａ上における多数の箇所に形成される。基板ｄ３０において（１つの）素子ｄ５（前述した抵抗ｄ５６）が形成された１つの領域をチップ部品領域Ｙというと、基板ｄ３０の表面ｄ３０Ａ上には、抵抗ｄ５６をそれぞれ有する複数のチップ部品領域Ｙ（つまり、素子ｄ５）が形成（設定）される。１つのチップ部品領域Ｙは、完成した１つのチップ抵抗器ｄ１（図９５参照）を平面視したものと一致する。そして、基板ｄ３０の表面ｄ３０Ａにおいて、隣り合うチップ部品領域Ｙの間の領域を、境界領域Ｚということにする。境界領域Ｚは、帯状をなしていて、平面視で格子状に延びている。境界領域Ｚによって区画された１つの格子の中にチップ部品領域Ｙが１つ配置されている。境界領域Ｚの幅は、１μｍ〜６０μｍ（たとえば２０μｍ）と極めて狭いので、基板ｄ３０では多くのチップ部品領域Ｙを確保でき、結果としてチップ抵抗器ｄ１の大量生産が可能になる。
次いで、図９６Ａに示すように、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、ＳｉＮからなる絶縁膜ｄ４５を、基板ｄ３０の表面ｄ３０Ａの全域に亘って形成する。絶縁膜ｄ４５は、絶縁層ｄ２０および絶縁層ｄ２０上の素子ｄ５（抵抗体膜ｄ２１や配線膜ｄ２２）を全て覆っていて、これらに接している。そのため、絶縁膜ｄ４５は、前述したトリミング対象領域Ｘ（図８８参照）における配線膜ｄ２２も覆っている。また、絶縁膜ｄ４５は、基板ｄ３０の表面ｄ３０Ａにおいて全域に亘って形成されることから、表面ｄ３０Ａにおいて、トリミング対象領域Ｘ以外の領域にまで延びて形成される。これにより、絶縁膜ｄ４５は、表面ｄ３０Ａ（表面ｄ３０Ａ上の素子ｄ５も含む）全域を保護する保護膜となる。
次いで、図９６Ｂに示すように、絶縁膜ｄ４５を全て覆うように、基板ｄ３０の表面ｄ３０Ａの全域に亘ってレジストパターンｄ４１を形成する。レジストパターンｄ４１には、開口ｄ４２が形成されている。
図９７は、図９６Ｂの工程において第１溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。
図９７を参照して、レジストパターンｄ４１の開口ｄ４２は、多数のチップ抵抗器ｄ１（換言すれば、前述したチップ部品領域Ｙ）を行列状（格子状でもある）に配置した場合において平面視で隣り合うチップ抵抗器ｄ１の輪郭の間の領域（図９７においてハッチングを付した部分であり、換言すれば、境界領域Ｚ）に一致（対応）している。そのため、開口ｄ４２の全体形状は、互いに直交する直線部分ｄ４２Ａおよびｄ４２Ｂを複数有する格子状になっている。
レジストパターンｄ４１では、開口ｄ４２において互いに直交する直線部分ｄ４２Ａおよびｄ４２Ｂは、互いに直交した状態を保ちながら（湾曲することなく）つながっている。そのため、直線部分ｄ４２Ａおよびｄ４２Ｂの交差部分ｄ４３は、平面視で略９０°をなすように尖っている。
図９６Ｂを参照して、レジストパターンｄ４１をマスクとするプラズマエッチングにより、絶縁膜ｄ４５、絶縁層ｄ２０および基板ｄ３０のそれぞれを選択的に除去する。これにより、隣り合う素子ｄ５（チップ部品領域Ｙ）の間の境界領域Ｚにおいて基板ｄ３０の材料がエッチング（除去）される。その結果、平面視においてレジストパターンｄ４１の開口ｄ４２と一致する位置（境界領域Ｚ）には、絶縁膜ｄ４５および絶縁層ｄ２０を貫通して基板ｄ３０の表面ｄ３０Ａから基板ｄ３０の厚さ途中まで到達する所定深さの第１溝ｄ４４が形成される。第１溝ｄ４４は、互いに対向する１対の側面ｄ４４Ａと、当該１対の側面ｄ４４Ａの下端（基板ｄ３０の裏面ｄ３０Ｂ側の端）の間を結ぶ底面ｄ４４Ｂとによって区画されている。基板ｄ３０の表面ｄ３０Ａを基準とした第１溝ｄ４４の深さは、完成したチップ抵抗器ｄ１の厚さＴ（図８７（ａ）参照）の半分程度であり、第１溝ｄ４４の幅（対向する側面ｄ４４Ａの間隔）Ｍは、２０μｍ前後であって、深さ方向全域に亘って一定になっている。エッチングの中でも、特にプラズマエッチングを用いることによって、第１溝ｄ４４を高精度に形成することができる。
基板ｄ３０における第１溝ｄ４４の全体形状は、平面視でレジストパターンｄ４１の開口ｄ４２（図９７参照）と一致する格子状になっている。そして、基板ｄ３０の表面ｄ３０Ａでは、各素子ｄ５が形成されたチップ部品領域Ｙのまわりを第１溝ｄ４４における矩形枠体部分（境界領域Ｚ）が取り囲んでいる。基板ｄ３０において素子ｄ５が形成された部分は、チップ抵抗器ｄ１の半製品ｄ５０である。基板ｄ３０の表面ｄ３０Ａでは、第１溝ｄ４４に取り囲まれたチップ部品領域Ｙに半製品ｄ５０が１つずつ位置していて、これらの半製品ｄ５０は、行列状に整列配置されている。
図９６Ｂに示すように第１溝ｄ４４が形成された後、レジストパターンｄ４１が除去され、図９６Ｃに示すように、ダイシングソーｄ４７を有するダイシングマシン（図示せず）が稼動される。ダイシングソーｄ４７は、円板形状の砥石であって、その周端面に切断歯部が形成されている。ダイシングソーｄ４７の幅Ｑ（厚み）は、第１溝ｄ４４の幅Ｍよりも小さい。ここで、第１溝ｄ４４の中央位置（互いに対向する１対の側面ｄ４４Ａから等距離にある位置）に、ダイシングラインＵが設定される。ダイシングソーｄ４７は、その厚さ方向における中央位置４７Ａが平面視でダイシングラインＵに一致した状態で、第１溝ｄ４４内をダイシングラインＵに沿って移動し、その際、第１溝ｄ４４の底面ｄ４４Ｂから基板ｄ３０を削る。ダイシングソーｄ４７の移動が完了すると、基板ｄ３０には、第１溝ｄ４４の底面ｄ４４Ｂから掘り下がった所定深さの第２溝ｄ４８が形成される。
第２溝ｄ４８は、第１溝ｄ４４の底面ｄ４４Ｂから連続して、所定深さで基板ｄ３０の裏面ｄ３０Ｂ側へ窪んでいる。第２溝ｄ４８は、互いに対向する１対の側面ｄ４８Ａと、当該１対の側面ｄ４８Ａの下端（基板ｄ３０の裏面ｄ３０Ｂ側の端）の間を結ぶ底面ｄ４８Ｂとによって区画されている。第１溝ｄ４４の底面ｄ４４Ｂを基準とした第２溝ｄ４８の深さは、完成したチップ抵抗器ｄ１の厚さＴの半分程度であり、第２溝ｄ４８の幅（対向する側面ｄ４８Ａの間隔）は、ダイシングソーｄ４７の幅Ｑと同じであって、深さ方向全域に亘って一定になっている。第１溝ｄ４４および第２溝ｄ４８において、基板ｄ３０の厚さ方向に隣り合う側面ｄ４４Ａと側面ｄ４８Ａとの間には、当該厚さ方向に直交する方向（基板ｄ３０の表面ｄ３０Ａに沿う方向）に延びる段差ｄ４９が形成されている。そのため、連続している第１溝ｄ４４および第２溝ｄ４８のまとまりは、裏面ｄ３０Ｂ側へ向けて細くなる凸状になっている。側面ｄ４４Ａが、完成したチップ抵抗器ｄ１における各側面（側面ｄ２Ｃ〜ｄ２Ｆのそれぞれ）の粗面領域Ｓとなり、側面ｄ４８Ａが、チップ抵抗器ｄ１における各側面の筋状パターン領域Ｐとなり、段差ｄ４９が、チップ抵抗器ｄ１における各側面の段差Ｎとなる。
ここで、エッチングによって第１溝ｄ４４を形成することによって、各側面ｄ４４Ａおよび底面ｄ４４Ｂは、不規則パターンのざらざらした粗面になっている。一方、ダイシングソーｄ４７によって第２溝ｄ４８を形成することによって、各側面ｄ４８Ａには、ダイシングソーｄ４７の研削跡をなす多数の筋が規則的なパターンで残っている。この筋は、側面ｄ４８Ａをエッチングしたとしても完全に消すことができず、完成したチップ抵抗器ｄ１では、前述した筋Ｖとなる（図８７（ａ）参照）。
次いで、図９６Ｄに示すようにマスクｄ６５を用いたエッチングによって、絶縁膜ｄ４５を選択的に除去する。マスクｄ６５では、絶縁膜ｄ４５において平面視で各パッド領域ｄ２２Ａ（図９５参照）に一致する部分に、開口ｄ６６が形成されている。これにより、エッチングによって、絶縁膜ｄ４５において開口ｄ６６と一致する部分が除去され、当該部分には、開口ｄ２５が形成される。これにより、絶縁膜ｄ４５は、開口ｄ２５において各パッド領域ｄ２２Ａを露出させるように形成されたことになる。１つの半製品ｄ５０につき、開口ｄ２５は２つ形成される。
各半製品ｄ５０において、絶縁膜ｄ４５に２つの開口ｄ２５を形成した後に、抵抗測定装置（図示せず）のプローブｄ７０を各開口ｄ２５のパッド領域ｄ２２Ａに接触させて、素子ｄ５の全体の抵抗値を検出する。そして、絶縁膜ｄ４５越しにレーザ光（図示せず）を任意のヒューズＦ（図８８参照）に照射することによって、前述したトリミング対象領域Ｘの配線膜ｄ２２をレーザ光でトリミングして、当該ヒューズＦを溶断する。このようにして、必要な抵抗値となるようにヒューズＦを溶断（トリミング）することによって、前述したように、半製品ｄ５０（換言すれば、チップ抵抗器ｄ１）全体の抵抗値を調整できる。このとき、絶縁膜ｄ４５が素子ｄ５を覆うカバー膜となっているので、溶断の際に生じた破片などが素子ｄ５に付着して短絡が生じることを防止できる。また、絶縁膜ｄ４５がヒューズＦ（抵抗体膜ｄ２１）を覆っていることから、レーザ光のエネルギーをヒューズＦに蓄えてヒューズＦを確実に溶断することができる。
その後、ＣＶＤ法によって絶縁膜ｄ４５上にＳｉＮを形成し、絶縁膜ｄ４５を厚くする。このとき、図９６Ｅに示すように、第１溝ｄ４４および第２溝ｄ４８の内周面（前述した側面ｄ４４Ａ、底面ｄ４４Ｂ、側面ｄ４８Ａおよび底面ｄ４８Ｂ）の全域にも絶縁膜ｄ４５が形成される。そのため、絶縁膜ｄ４５は、前述した段差ｄ４９上にも形成されている。第１溝ｄ４４および第２溝ｄ４８のそれぞれの内周面における絶縁膜ｄ４５（図９６Ｅに示された状態の絶縁膜ｄ４５）は、１０００Å〜５０００Å（ここでは、約３０００Å）の厚さを有している。このとき、絶縁膜ｄ４５の一部は、各開口ｄ２５に入り込んで開口ｄ２５を塞いでいる。
その後、ポリイミドからなる感光性樹脂の液体を、基板ｄ３０に対して、絶縁膜ｄ４５の上からスプレー塗布して、図９６Ｅに示すように感光性樹脂の樹脂膜ｄ４６を形成する。この際、当該液体が第１溝ｄ４４および第２溝ｄ４８内に入り込まないように、平面視で第１溝ｄ４４および第２溝ｄ４８だけを覆うパターンを有するマスク（図示せず）越しに、当該液体が基板ｄ３０に対して塗布される。その結果、当該液状の感光性樹脂は、基板ｄ３０上だけに形成され、基板ｄ３０上において、樹脂膜ｄ４６（樹脂膜）となる。表面ｄ３０Ａ上の樹脂膜ｄ４６の表面ｄ４６Ａは、表面ｄ３０Ａに沿って平坦になっている。
なお、当該液体が第１溝ｄ４４および第２溝ｄ４８内に入り込んでいないので、第１溝ｄ４４および第２溝ｄ４８内には、樹脂膜ｄ４６が形成されていない。また、感光性樹脂の液体をスプレー塗布する以外に、当該液体をスピン塗布したり、感光性樹脂からなるシートを基板ｄ３０の表面ｄ３０Ａに貼り付けたりすることによって、樹脂膜ｄ４６を形成してもよい。
次いで、樹脂膜ｄ４６に熱処理（キュア処理）を施す。これにより、樹脂膜ｄ４６の厚みが熱収縮するとともに、樹脂膜ｄ４６が硬化して膜質が安定する。
次いで、図９６Ｆに示すように、樹脂膜ｄ４６をパターニングし、表面ｄ３０Ａ上の樹脂膜ｄ４６において平面視で配線膜ｄ２２の各パッド領域ｄ２２Ａ（開口ｄ２５）と一致する部分を選択的に除去する。具体的には、平面視で各パッド領域ｄ２２Ａに整合（一致）するパターンの開口ｄ６１が形成されたマスクｄ６２を用いて、樹脂膜ｄ４６を、当該パターンで露光して現像する。これにより、各パッド領域ｄ２２Ａの上方で樹脂膜ｄ４６が分離されて開口ｄ２５が形成される。この際、樹脂膜ｄ４６において開口ｄ２５を縁取っている部分が熱収縮し、当該部分において開口ｄ２５を区画する区画面ｄ４６Ｂは、基板ｄ３０の厚さ方向に対して交差する傾斜面になる。これによって、開口ｄ２５は、前述したように、樹脂膜ｄ４６の表面ｄ４６Ａ（樹脂膜ｄ２４の表面ｄ２４Ｃになる）に向かうのに従って広がった状態になる。
次いで、図示しないマスクを用いたＲＩＥによって各パッド領域ｄ２２Ａ上の絶縁膜ｄ４５が除去されることで、各開口ｄ２５が開放されてパッド領域ｄ２２Ａが露出される。
次いで、無電解めっきによって、Ｎｉ、ＰｄおよびＡｕを積層することで構成されたＮｉ／Ｐｄ／Ａｕ積層膜を各開口ｄ２５におけるパッド領域ｄ２２Ａ上に形成することによって、図９６Ｇに示すように、パッド領域ｄ２２Ａ上に第１接続電極ｄ３および第２接続電極ｄ４を形成する。
図９８は、第１接続電極および第２接続電極の製造工程を説明するための図である。
詳しくは、図９８を参照して、まず、パッド領域ｄ２２Ａの表面が浄化されることで、当該表面の有機物（炭素のしみ等のスマットや油脂性の汚れも含む）が除去（脱脂）される（ステップＳ１）。次いで、当該表面の酸化膜が除去される（ステップＳ２）。次いで、当該表面においてジンケート処理が実施されて、当該表面における（配線膜ｄ２２の）ＡｌがＺｎに置換される（ステップＳ３）。次いで、当該表面上のＺｎが硝酸等で剥離されて、パッド領域ｄ２２Ａでは、新しいＡｌが露出される（ステップＳ４）。
次いで、パッド領域ｄ２２Ａをめっき液に浸けることによって、パッド領域ｄ２２Ａにおける新しいＡｌの表面にＮｉめっきが施される。これにより、めっき液中のＮｉが化学的に還元析出されて、当該表面にＮｉ層ｄ３３が形成される（ステップＳ５）。
次いで、Ｎｉ層ｄ３３を別のめっき液に浸けることによって、当該Ｎｉ層ｄ３３の表面にＰｄめっきが施される。これにより、めっき液中のＰｄが化学的に還元析出されて、当該Ｎｉ層ｄ３３の表面にＰｄ層ｄ３４が形成される（ステップＳ６）。
次いで、Ｐｄ層ｄ３４をさらに別のめっき液に浸けることによって、当該Ｐｄ層ｄ３４の表面にＡｕめっきが施される。これにより、めっき液中のＡｕが化学的に還元析出されて、当該Ｐｄ層ｄ３４の表面にＡｕ層ｄ３５が形成される（ステップＳ７）。これによって、第１接続電極ｄ３および第２接続電極ｄ４が形成され、形成後の第１接続電極ｄ３および第２接続電極ｄ４を乾燥させると（ステップＳ８）、第１接続電極ｄ３および第２接続電極ｄ４の製造工程が完了する。なお、前後するステップの間には、半製品ｄ５０を水で洗浄する工程が適宜実施される。また、ジンケート処理は複数回実施されてもよい。
図９６Ｇでは、各半製品ｄ５０において第１接続電極ｄ３および第２接続電極ｄ４が形成された後の状態を示している。第１接続電極ｄ３および第２接続電極ｄ４のそれぞれでは、表面ｄ３Ａ，ｄ４Ａが、樹脂膜ｄ４６の表面ｄ４６Ａと面一になっている。また、樹脂膜ｄ４６において開口ｄ２５を区画する区画面ｄ４６Ｂが前述したように傾斜しているのに応じて、第１接続電極ｄ３および第２接続電極ｄ４のそれぞれでは、表面ｄ３Ａ，ｄ４Ａにおいて開口ｄ２５の縁側の端部が、基板ｄ３０の裏面ｄ３０Ｂ側へ湾曲している。そのため、第１接続電極ｄ３および第２接続電極ｄ４のそれぞれでは、Ｎｉ層ｄ３３、Ｐｄ層ｄ３４およびＡｕ層ｄ３５のそれぞれにおける開口ｄ２５の縁側の端部が、基板ｄ３０の裏面ｄ３０Ｂ側へ湾曲している。
以上のように、第１接続電極ｄ３および第２接続電極ｄ４を無電解めっきによって形成するので、第１接続電極ｄ３および第２接続電極ｄ４を電解めっきによって形成する場合に比べて、第１接続電極ｄ３および第２接続電極ｄ４についての形成工程の工程数（たとえば、電解めっきで必要となるリソグラフィ工程やレジストマスクの剥離工程等）を削減してチップ抵抗器ｄ１の生産性を向上できる。さらに、無電解めっきの場合には、電解めっきで必要とされるレジストマスクが不要であることから、レジストマスクの位置ずれによる第１接続電極ｄ３および第２接続電極ｄ４についての形成位置にずれが生じないので、第１接続電極ｄ３および第２接続電極ｄ４の形成位置精度を向上して歩留まりを向上できる。また、樹脂膜ｄ２４から露出されたパッド領域ｄ２２Ａを無電解めっきすることによって、当該パッド領域ｄ２２Ａ上だけに第１接続電極ｄ３および第２接続電極ｄ４を形成することができる。
また、電解めっきの場合には、めっき液にＮｉやＳｎが含有されている場合が一般的である。そのため、第１接続電極ｄ３および第２接続電極ｄ４の表面ｄ３Ａ，ｄ４Ａに残ったＳｎが酸化されることによって、第１接続電極ｄ３および第２接続電極ｄ４と実装基板ｄ９の接続端子ｄ８８（図８７（ｂ）参照）との接続不良が生じ得るが、無電解めっきを用いる第４参考例では、そのような問題はない。
このように第１接続電極ｄ３および第２接続電極ｄ４が形成されてから、第１接続電極ｄ３および第２接続電極ｄ４間での通電検査が行われた後に、基板ｄ３０が裏面ｄ３０Ｂから研削される。
具体的には、図９６Ｈに示すように、ＰＥＴ（ポリエチレンテレフタレート）からなる薄板状であって粘着面ｄ７２を有する支持テープｄ７１が、粘着面ｄ７２において、各半製品ｄ５０における第１接続電極ｄ３および第２接続電極ｄ４側（つまり、表面ｄ３０Ａ）に貼着される。これにより、各半製品ｄ５０が支持テープｄ７１に支持される。ここで、支持テープｄ７１として、たとえば、ラミネートテープを用いることができる。
各半製品ｄ５０が支持テープｄ７１に支持された状態で、基板ｄ３０を裏面ｄ３０Ｂ側から研削する。研削によって、裏面ｄ３０Ｂが第２溝ｄ４８の底面ｄ４８Ｂ（図９６Ｇ参照）に到達するまで基板ｄ３０が薄型化されると、隣り合う半製品ｄ５０を連結するものがなくなるので、第１溝ｄ４４および第２溝ｄ４８を境界として基板ｄ３０が分割され、半製品ｄ５０が個別に分離してチップ抵抗器ｄ１の完成品となる。つまり、第１溝ｄ４４および第２溝ｄ４８（換言すれば、境界領域Ｚ）において基板ｄ３０が切断（分断）され、これによって、個々のチップ抵抗器ｄ１が切り出される。裏面ｄ３０Ｂを研削した後の基板ｄ３０（基板ｄ２）の厚さは、１５０μｍ〜４００μｍ（１５０μｍ以上４００μｍ以下）である。
完成した各チップ抵抗器ｄ１では、第１溝ｄ４４の側面ｄ４４Ａをなしていた部分が、基板ｄ２の側面ｄ２Ｃ〜ｄ２Ｆのいずれかの粗面領域Ｓとなり、第２溝ｄ４８の側面ｄ４８Ａをなしていた部分が、基板ｄ２の側面ｄ２Ｃ〜ｄ２Ｆのいずれかの筋状パターン領域Ｐとなり、側面ｄ４４Ａと側面ｄ４８Ａとの間の段差ｄ４９が、前述した段差Ｎとなる。そして、完成した各チップ抵抗器ｄ１では、裏面ｄ３０Ｂが裏面ｄ２Ｂとなる。つまり、前述したように第１溝ｄ４４および第２溝ｄ４８を形成する工程（図９６Ｂおよび図９６Ｃ参照）は、側面ｄ２Ｃ〜ｄ２Ｆを形成する工程に含まれる。また、絶縁膜ｄ４５がパッシベーション膜ｄ２３となり、樹脂膜ｄ４６が樹脂膜ｄ２４となる。
たとえば、エッチングによって形成された第１溝ｄ４４（図９６Ｂ参照）の深さが一様でなくでも、ダイシングソーｄ４７によって第２溝ｄ４８を形成すれば（図９６Ｃ参照）、第１溝ｄ４４および第２溝ｄ４８の全体の深さ（基板ｄ３０の表面ｄ３０Ａから第２溝ｄ４８の底までの深さ）は一様になる。そのため、基板ｄ３０の裏面ｄ３０Ｂを研削してチップ抵抗器ｄ１を個片化するときに、基板ｄ３０から分離されるまでのチップ抵抗器ｄ１間の時間差を少なくして各チップ抵抗器ｄ１をほぼ同時に基板ｄ３０から分離することができる。これにより、先に分離されたチップ抵抗器ｄ１が基板ｄ３０と衝突を繰り返すことによってチップ抵抗器ｄ１にチッピングが生じるといった不具合を抑制できる。また、チップ抵抗器ｄ１の表面ｄ２Ａ側の角部（コーナー部ｄ１１）は、エッチングで形成された第１溝ｄ４４によって区画されているので、コーナー部ｄ１１では、ダイシングソーｄ４７によって区画される場合と比べて、チッピングが生じにくい。以上の結果、チップ抵抗器ｄ１の個片化に際してチッピングを抑制でき、かつ個片化不良が生じることを回避できる。つまり、チップ抵抗器ｄ１の表面ｄ２Ａ側におけるコーナー部ｄ１１（図８７（ａ）参照）における形状のコントロールが可能となる。また、第１溝ｄ４４および第２溝ｄ４８の両方をエッチングによって形成する場合に比べて、チップ抵抗器ｄ１の個片化にかかる時間を短縮して、チップ抵抗器ｄ１の生産性を向上することもできる。
特に、個片化されたチップ抵抗器ｄ１における基板ｄ２の厚さが１５０μｍ〜４００μｍと比較的大きい場合には、エッチングだけで基板ｄ３０の表面ｄ３０Ａから第２溝ｄ４８の底面ｄ４８Ｂまで到達する溝（図９６Ｃ参照）を形成するのは困難であるし、時間がかかる。しかし、このような場合であっても、エッチングおよびダイシングソーｄ４７によるダイシングを併用して第１溝ｄ４４および第２溝ｄ４８を形成してから基板ｄ３０の裏面ｄ３０Ｂを研削することによって、チップ抵抗器ｄ１の個片化にかかる時間を短縮できる。よって、チップ抵抗器ｄ１の生産性を向上することができる。
また、ダイシングによって第２溝ｄ４８を基板ｄ３０の裏面ｄ３０Ｂまで到達させてしまうと（第２溝ｄ４８が基板ｄ３０を貫通するようにすると）、完成したチップ抵抗器ｄ１では、裏面ｄ２Ｂと側面ｄ２Ｃ〜ｄ２Ｆとのコーナー部にチッピングが生じ得る。しかし、第４参考例のように第２溝ｄ４８が裏面ｄ３０Ｂまで到達しないようにハーフダイシングしてから（図９６Ｃ参照）、裏面ｄ３０Ｂを研磨すれば、裏面ｄ２Ｂと側面ｄ２Ｃ〜ｄ２Ｆとのコーナー部にチッピングが生じにくい。
また、エッチングだけで基板ｄ３０の表面ｄ３０Ａから第２溝ｄ４８の底面ｄ４８Ｂまで到達する溝を形成すると、エッチングレートのばらつきによって、完成後の溝の側面は基板ｄ２の厚さ方向に沿わず、溝の断面が矩形状になりにくい。つまり、溝の側面にばらつきが生じる。しかし、第４参考例のようにエッチングおよびダイシングを併用することによって、エッチングだけの場合に比べて、第１溝ｄ４４および第２溝ｄ４８の全体の溝側面（側面ｄ４４Ａおよび側面ｄ４８Ａのそれぞれ）におけるばらつきを低減して、当該溝側面を基板ｄ２の厚さ方向に沿わせることができる。
また、ダイシングソーｄ４７の幅Ｑが第１溝ｄ４４の幅Ｍよりも小さいので、ダイシングソーｄ４７によって形成された第２溝ｄ４８の幅Ｑは、第１溝ｄ４４の幅Ｍよりも小さくなり、第２溝ｄ４８は、第１溝ｄ４４の内側に位置する（図９６Ｃ参照）。そのため、ダイシングソーｄ４７によって第２溝ｄ４８を形成するときに、ダイシングソーｄ４７が第１溝ｄ４４の幅を広げてしまうことはない。よって、第１溝ｄ４４によって区画されるはずのチップ抵抗器ｄ１の表面ｄ２Ａ側のコーナー部ｄ１１がダイシングソーｄ４７によって区画されてしまってコーナー部ｄ１１にチッピングが生じることを確実に抑制できる。
なお、第２溝ｄ４８を形成してから裏面ｄ３０Ｂを研削することでチップ抵抗器ｄ１を個片化しているが、第２溝ｄ４８を形成する前に、裏面ｄ３０Ｂを先に研削しておいてから、第２溝ｄ４８をダイシングで形成してもよい。また、基板ｄ３０を裏面ｄ３０Ｂ側から第２溝ｄ４８の底面ｄ４８Ｂまでエッチングすることによってチップ抵抗器ｄ１を切り出すことも想定される。
以上のように、第１溝ｄ４４および第２溝ｄ４８を形成してから基板ｄ３０を裏面ｄ３０Ｂ側から研削すれば、基板ｄ３０に形成された複数のチップ部品領域Ｙを一斉に個々のチップ抵抗器ｄ１（チップ部品）に分割できる（複数のチップ抵抗器ｄ１の個片を一度に得ることができる）。よって、複数のチップ抵抗器ｄ１の製造時間の短縮によってチップ抵抗器ｄ１の生産性の向上を図ることができる。ちなみに、直径が８インチの基板ｄ３０を用いると５０万個程度のチップ抵抗器ｄ１を切り出すことができる。
つまり、チップ抵抗器ｄ１のチップサイズが小さくても、このように先に第１溝ｄ４４および第２溝ｄ４８を形成しておいてから基板ｄ３０を裏面ｄ３０Ｂから研削することによって、チップ抵抗器ｄ１を一度に個片化することができる。
また、エッチングによって第１溝ｄ４４を高精度に形成できるので、個々のチップ抵抗器ｄ１において第１溝ｄ４４によって区画された側面ｄ２Ｃ〜ｄ２Ｆの粗面領域Ｓ側では、外形寸法精度の向上を図ることができる。特に、プラズマエッチングを用いれば、第１溝ｄ４４を一層高精度に形成できる。また、レジストパターンｄ４１（図９７参照）に応じて、第１溝ｄ４４の間隔を微細化できるので、隣り合う第１溝ｄ４４の間に形成されるチップ抵抗器ｄ１の小型化を図ることができる。また、エッチングの場合には、チップ抵抗器ｄ１の側面ｄ２Ｃ〜ｄ２Ｆの粗面領域Ｓにおいて隣り合うもの同士のコーナー部ｄ１１（図８７（ａ）参照）にチッピングが生じることを低減でき、チップ抵抗器ｄ１の外観の向上を図ることができる。
なお、完成したチップ抵抗器ｄ１における基板ｄ２の裏面ｄ２Ｂを研磨やエッチングすることによって鏡面化して裏面ｄ２Ｂを綺麗にしてもよい。
図９６Ｈに示すように完成したチップ抵抗器ｄ１は、支持テープｄ７１から引き剥がされた後に、所定のスペースまで搬送されて当該スペースで保管される。
チップ抵抗器ｄ１を実装基板ｄ９（図８７（ｂ）参照）に実装する場合、自動実装機の吸着ノズルｄ９１（図８７（ｂ）参照）にチップ抵抗器ｄ１の裏面ｄ２Ｂを吸着してから吸着ノズルｄ９１を動かすことによって、チップ抵抗器ｄ１を搬送する。このとき、吸着ノズルｄ９１は、裏面ｄ２Ｂの長手方向における略中央部分に吸着する。そして、図８７（ｂ）を参照して、チップ抵抗器ｄ１を吸着した吸着ノズルｄ９１を実装基板ｄ９まで移動させる。実装基板ｄ９には、チップ抵抗器ｄ１の第１接続電極ｄ３および第２接続電極ｄ４に応じて、前述した１対の接続端子ｄ８８が設けられている。接続端子ｄ８８は、たとえば、Ｃｕからなる。各接続端子ｄ８８の表面には、半田ｄ１３が当該表面から突出するように設けられている。
そこで、吸着ノズルｄ９１を移動させて実装基板ｄ９に押し付けることで、チップ抵抗器ｄ１において、第１接続電極ｄ３を一方の接続端子ｄ８８の半田ｄ１３に接触させ、第２接続電極ｄ４を他方の接続端子ｄ８８の半田ｄ１３に接触させる。この状態で、半田ｄ１３を加熱すると、半田ｄ１３が溶融する。その後、半田ｄ１３が冷却されて固まると、第１接続電極ｄ３と当該一方の接続端子ｄ８８とが半田ｄ１３を介して接合し、第２接続電極ｄ４と当該他方の接続端子ｄ８８とが半田ｄ１３を介して接合し、実装基板ｄ９へのチップ抵抗器ｄ１の実装が完了する。
図９９は、完成したチップ抵抗器をエンボスキャリアテープに収容する様子を説明するための模式図である。
一方、図９６Ｈに示すように完成したチップ抵抗器ｄ１を、図９９に示すエンボスキャリアテープｄ９２に収容する場合もある。
エンボスキャリアテープｄ９２は、たとえば、ポリカーボネート樹脂等で形成されたテープ（帯状体）である。エンボスキャリアテープｄ９２には、多数のポケットｄ９３が、エンボスキャリアテープｄ９２の長手方向に並ぶように形成されている。各ポケットｄ９３は、エンボスキャリアテープｄ９２の一方の面（裏面）へ窪む凹状の空間として区画されている。
完成したチップ抵抗器ｄ１（図９６Ｈ参照）をエンボスキャリアテープｄ９２に収容する場合、搬送装置の吸着ノズルｄ９１（図８７（ｂ）参照）にチップ抵抗器ｄ１の裏面ｄ２Ｂ（長手方向における略中央部分）を吸着してから吸着ノズルｄ９１を動かすことによって、チップ抵抗器ｄ１を支持テープｄ７１から引き剥がす。そして、吸着ノズルｄ９１をエンボスキャリアテープｄ９２のポケットｄ９３に対向する位置まで移動させる。このとき、吸着ノズルｄ９１に吸着されたチップ抵抗器ｄ１では、表面ｄ２Ａ側の第１接続電極ｄ３および第２接続電極ｄ４および樹脂膜ｄ２４がポケットｄ９３に対向している。
ここで、チップ抵抗器ｄ１をエンボスキャリアテープｄ９２に収容する場合、エンボスキャリアテープｄ９２は、平坦な支持台ｄ９５の上に載せられている。吸着ノズルｄ９１をポケットｄ９３側へ移動させて（太線矢印参照）、表面ｄ２Ａ側がポケットｄ９３に対向した姿勢にあるチップ抵抗器ｄ１を、ポケットｄ９３内へ収容する。そして、チップ抵抗器ｄ１の表面ｄ２Ａ側がポケットｄ９３の底ｄ９３Ａに接触すると、エンボスキャリアテープｄ９２に対するチップ抵抗器ｄ１の収容が完了する。吸着ノズルｄ９１を移動させることでチップ抵抗器ｄ１の表面ｄ２Ａ側をポケットｄ９３の底ｄ９３Ａに接触させるとき、表面ｄ２Ａ側の第１接続電極ｄ３および第２接続電極ｄ４および樹脂膜ｄ２４は、支持台ｄ９５によって支持された底ｄ９３Ａに対して押し付けられる。
エンボスキャリアテープｄ９２に対するチップ抵抗器ｄ１の収容が完了してから、エンボスキャリアテープｄ９２の表面には、剥離カバーｄ９４が貼り付けられ、各ポケットｄ９３の内部が剥離カバーｄ９４によって密閉される。これにより、各ポケットｄ９３内に異物が侵入することが防止される。エンボスキャリアテープｄ９２からチップ抵抗器ｄ１を取り出す場合には、剥離カバーｄ９４がエンボスキャリアテープｄ９２から剥がされてポケットｄ９３が開放される。その後、自動実装機によって、ポケットｄ９３からチップ抵抗器ｄ１が取り出されて、前述したように実装される。
このようにチップ抵抗器ｄ１を実装する場合や、チップ抵抗器ｄ１をエンボスキャリアテープｄ９２に収容する場合や、さらにはチップ抵抗器ｄ１に対して応力試験を行う場合において、チップ抵抗器ｄ１の裏面ｄ２Ｂ（長手方向における略中央部分）に力をかけて第１接続電極ｄ３および第２接続電極ｄ４を何か（「被接触部」ということにする）に押し付けようとすると、基板ｄ２の表面ｄ２Ａに応力が作用する。なお、当該被接触部とは、チップ抵抗器ｄ１を実装する場合には、実装基板ｄ９であり、チップ抵抗器ｄ１をエンボスキャリアテープｄ９２へ収容する時には、支持台ｄ９５によって支持されたポケットｄ９３の底ｄ９３Ａであり、応力試験時には、応力を受けるチップ抵抗器ｄ１を支える支持面である。
この場合において、基板ｄ２の表面ｄ２Ａにおける樹脂膜ｄ２４の高さＨ（図９５参照）が、第１接続電極ｄ３および第２接続電極ｄ４のそれぞれの高さＪ（図９５参照）未満であって、第１接続電極ｄ３および第２接続電極ｄ４の表面ｄ３Ａ，４Ａが基板ｄ２の表面ｄ２Ａから最も突出している（つまり、樹脂膜ｄ２４が薄い）チップ抵抗器ｄ１が考えられる（後述する図１００参照）。このようなチップ抵抗器ｄ１は、表面ｄ２Ａ側では、前述した被接触部に対して第１接続電極ｄ３および第２接続電極ｄ４だけで接触（２点接触）するので、チップ抵抗器ｄ１にかかる応力は、第１接続電極ｄ３および第２接続電極ｄ４のそれぞれと基板ｄ２との接合部に集中する。これによって、チップ抵抗器ｄ１の電気的特性が悪化する虞がある。さらには、当該応力によって、チップ抵抗器ｄ１内（特に、基板ｄ２の長手方向における略中央部分）に歪みが生じ、ひどい場合には当該略中央部分を起点として基板ｄ２が割れてしまう虞がある。
しかしながら、第４参考例では、前述したように、樹脂膜ｄ２４の高さＨは、第１接続電極ｄ３および第２接続電極ｄ４のそれぞれの高さＪ以上となるように、樹脂膜ｄ２４が厚くなっている（図９５参照）。よって、チップ抵抗器ｄ１にかかる応力は、第１接続電極ｄ３および第２接続電極ｄ４だけでなく樹脂膜ｄ２４によっても受け止められる。つまり、チップ抵抗器ｄ１において応力を受ける部分の面積を増大させることができるので、チップ抵抗器ｄ１にかかる応力を分散できる。これにより、チップ抵抗器ｄ１において第１接続電極ｄ３および第２接続電極ｄ４に対する応力の集中を抑制できる。特に、樹脂膜ｄ２４の表面ｄ２４Ｃによって、チップ抵抗器ｄ１にかかる応力をより効果的に分散できる。これにより、チップ抵抗器ｄ１に対する応力の集中を一層抑制できるので、チップ抵抗器ｄ１の強度向上を図ることができる。その結果、実装時や耐久試験時やエンボスキャリアテープｄ９２への収容時におけるチップ抵抗器ｄ１の破壊を抑制できる。その結果、実装やエンボスキャリアテープｄ９２への収容における歩留まりを向上させることができ、さらに、チップ抵抗器ｄ１が壊れにくいことからチップ抵抗器ｄ１の取扱い性を向上させることもできる。
次に、チップ抵抗器ｄ１の変形例について説明する。図１００〜図１０４は、第１〜第５変形例に係るチップ抵抗器の模式的な断面図である。第１〜第５変形例において、これまでチップ抵抗器ｄ１で説明した部分と対応する部分には、同一の参照符号を付し、当該部分についての詳しい説明を省略する。
第１接続電極ｄ３および第２接続電極ｄ４に関し、図９５では、第１接続電極ｄ３の表面ｄ３Ａおよび第２接続電極ｄ４の表面ｄ４Ａが、樹脂膜ｄ２４の表面ｄ２４Ｃと面一になっている。実装時等にチップ抵抗器ｄ１にかかる応力を分散することを考慮しないのであれば、図１００に示す第１変形例のように、第１接続電極ｄ３の表面ｄ３Ａおよび第２接続電極ｄ４の表面ｄ４Ａは、基板ｄ２の表面ｄ２Ａから離れる方向（図１００では上方）へ向けて樹脂膜ｄ２４の表面ｄ２４Ｃよりも突出していてもよい。このとき、樹脂膜ｄ２４の高さＨは、第１接続電極ｄ３および第２接続電極ｄ４のそれぞれの高さＪよりも低くなる。
逆に、図９５の場合よりも、実装時等にチップ抵抗器ｄ１にかかる応力を分散したいのであれば、図１０１に示す第２変形例のように、樹脂膜ｄ２４の高さＨを第１接続電極ｄ３および第２接続電極ｄ４のそれぞれの高さＪよりも高くするとよい。これにより、樹脂膜ｄ２４が厚くなって、第１接続電極ｄ３の表面ｄ３Ａおよび第２接続電極ｄ４の表面ｄ４Ａが、樹脂膜ｄ２４の表面ｄ２４Ｃよりも、基板ｄ２の表面ｄ２Ａ側（図１００では下方）へずれる。この場合には、第１接続電極ｄ３および第２接続電極ｄ４が、樹脂膜ｄ２４の表面ｄ２４Ｃよりも基板ｄ２側へ埋没した状態になっているので、前述した第１接続電極ｄ３および第２接続電極ｄ４における２点接触自体が発生しない。そのため、チップ抵抗器ｄ１に対する応力の集中を一層抑制できる。ただし、第２変形例のチップ抵抗器ｄ１を実装基板ｄ９に実装する場合には、実装基板ｄ９の各接続端子ｄ８８上の半田ｄ１３を、第１接続電極ｄ３の表面ｄ３Ａおよび第２接続電極ｄ４の表面ｄ４Ａに届くように厚くしておいて、第１接続電極ｄ３および第２接続電極ｄ４と半田ｄ１３との接続不良を予防しておく必要がある（図８７（ｂ）参照）。
また、基板ｄ２の表面ｄ２Ａ上の絶縁層ｄ２０では、その端面ｄ２０Ａ（平面視で表面ｄ２Ａの縁部ｄ８５と一致する部分）が、基板ｄ２の厚さ方向（図９５、図１００および図１０１では上下方向）に延びているが、図１０２〜図１０４に示すように、傾斜していてもよい。詳しくは、絶縁層ｄ２０の端面ｄ２０Ａは、基板ｄ２の表面ｄ２Ａから絶縁層ｄ２０の表面へ近付くのに従って基板ｄ２の内方へ向かうように傾斜している。このような端面ｄ２０Ａに応じて、パッシベーション膜ｄ２３において当該端面ｄ２０Ａを覆っている部分（前述した端部ｄ２３Ｃ）も、端面ｄ２０Ａに沿って傾斜している。
図１０２〜図１０４に示す第３〜第５変形例のチップ抵抗器ｄ１では、樹脂膜ｄ２４の縁２４Ａの位置に違いがある。
まず、図１０２に示す第３変形例のチップ抵抗器ｄ１は、絶縁層ｄ２０の端面ｄ２０Ａおよびパッシベーション膜ｄ２３の端部ｄ２３Ｃが傾斜している点以外では、図９５のチップ抵抗器ｄ１と同じである。そのため、平面視において、樹脂膜ｄ２４の縁２４Ａは、パッシベーション膜ｄ２３の側面被覆部ｄ２３Ｂと整合していて、側面被覆部ｄ２３Ｂの厚み分だけ、基板ｄ２の表面ｄ２Ａの縁部ｄ８５（基板ｄ２の表面ｄ２Ａ側の端縁）よりも外側に位置している。このように縁２４Ａを側面被覆部ｄ２３Ｂと整合させたければ、前述した樹脂膜ｄ４６を形成するために感光性樹脂の液体をスプレー塗布する際において（図９６Ｅ参照）、図示しないマスクを用いて当該液体が第１溝ｄ４４および第２溝ｄ４８内に入り込まないようにしておく必要がある。または、当該液体が第１溝ｄ４４および第２溝ｄ４８内に入り込んだとしても、その後に樹脂膜ｄ４６をパターニングする際に（図９６Ｆ参照）、マスクｄ６２において平面視で第１溝ｄ４４および第２溝ｄ４８と一致する部分にも開口ｄ６１を形成しておくとよい。そうすれば、樹脂膜ｄ４６のパターニングによって、第１溝ｄ４４および第２溝ｄ４８内の樹脂膜ｄ４６を除去し、樹脂膜ｄ２４の縁２４Ａを側面被覆部ｄ２３Ｂと整合させることができる。
ここで、樹脂膜ｄ２４は、樹脂製であることから、衝撃によりクラックが生じるおそれが少ない。そのため、樹脂膜ｄ２４が、基板ｄ２の表面ｄ２Ａ（特に、素子ｄ５およびヒューズＦ）と、基板ｄ２の表面ｄ２Ａの縁部ｄ８５とを衝撃から確実に保護できるので、耐衝撃性に優れたチップ抵抗器ｄ１を提供することができる。
一方、図１０３に示す第４変形例のチップ抵抗器ｄ１では、平面視において、樹脂膜ｄ２４の縁２４Ａは、パッシベーション膜ｄ２３の側面被覆部ｄ２３Ｂと整合しておらず、側面被覆部ｄ２３Ｂよりも内方、詳しくは、基板ｄ２の表面ｄ２Ａの縁部ｄ８５よりも基板ｄ２の内方に後退している。この場合にも、樹脂膜ｄ２４が、基板ｄ２の表面ｄ２Ａ（特に、素子ｄ５およびヒューズＦ）を衝撃から確実に保護できるので、耐衝撃性に優れたチップ抵抗器ｄ１を提供することができる。樹脂膜ｄ２４の縁２４Ａを基板ｄ２の内方に後退させるためには、樹脂膜ｄ４６をパターニングする際に、マスクｄ６２において平面視で基板ｄ２（基板ｄ３０）の縁部ｄ８５と重なる部分にも開口ｄ６１を形成しておくとよい（図９６Ｆ参照）。そうすれば、樹脂膜ｄ４６のパターニングによって、平面視で基板ｄ２（基板ｄ３０）の縁部ｄ８５と重なる領域の樹脂膜ｄ４６を除去し、結果として、樹脂膜ｄ２４の縁２４Ａを基板ｄ２の内方に後退させることができる。
そして、図１０４に示す第５変形例のチップ抵抗器ｄ１では、平面視において、樹脂膜ｄ２４の縁２４Ａは、パッシベーション膜ｄ２３の側面被覆部ｄ２３Ｂと整合していない。詳しくは、樹脂膜ｄ２４は、側面被覆部ｄ２３Ｂよりも外方に張り出していて、側面被覆部ｄ２３Ｂの全域を外から覆っている。つまり、第５変形例では、樹脂膜ｄ２４は、パッシベーション膜ｄ２３の表面被覆部ｄ２３Ａおよび側面被覆部ｄ２３Ｂの両方を覆っている。この場合、樹脂膜ｄ２４が、基板ｄ２の表面ｄ２Ａ（特に、素子ｄ５およびヒューズＦ）と、基板ｄ２の側面ｄ２Ｃ〜ｄ２Ｆとを衝撃から確実に保護できるので、耐衝撃性に優れたチップ抵抗器ｄ１を提供することができる。樹脂膜ｄ２４が表面被覆部ｄ２３Ａおよび側面被覆部ｄ２３Ｂの両方を覆いたいのであれば、前述した樹脂膜ｄ４６を形成するために感光性樹脂の液体をスプレー塗布する際において（図９６Ｅ参照）、当該液体が第１溝ｄ４４および第２溝ｄ４８内に入り込んで側面被覆部ｄ２３Ｂに付着するようにすればよい。なお、前述したように当該液体をスピン塗布する場合には、当該液体が膜状にならずに第１溝ｄ４４および第２溝ｄ４８を完全に埋めてしまうので好ましくない。一方、感光性樹脂からなるシートを基板ｄ３０の表面ｄ３０Ａに貼り付けたりすることで樹脂膜ｄ４６を形成する場合には、当該シートは第１溝ｄ４４および第２溝ｄ４８内に入り込めないから、側面被覆部ｄ２３Ｂの全域を覆うことができないので好ましくない。よって、樹脂膜ｄ２４が表面被覆部ｄ２３Ａおよび側面被覆部ｄ２３Ｂの両方を覆うためには、感光性樹脂の液体をスプレー塗布するのが有効である。
以上、第４参考例の実施形態について説明してきたが、第４参考例はさらに他の形態で実施することもできる。たとえば、第４参考例のチップ部品の一例として、前述した実施形態では、チップ抵抗器ｄ１を開示したが、第４参考例は、チップコンデンサやチップインダクタやチップダイオードといったチップ部品にも適用できる。以下では、チップコンデンサについて説明する。
図１０５は、第４参考例の他の実施形態に係るチップコンデンサの平面図である。図１０６は、図１０５の切断面線ＣＶＩ−ＣＶＩから見た断面図である。図１０７は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。
これから述べるチップコンデンサｄ１０１において、前述したチップ抵抗器ｄ１で説明した部分と対応する部分には、同一の参照符号を付し、当該部分についての詳しい説明を省略する。チップコンデンサｄ１０１において、チップ抵抗器ｄ１で説明した部分と同一の参照符号が付された部分は、特に言及しない限り、チップ抵抗器ｄ１で説明した部分と同じ構成を有していて、チップ抵抗器ｄ１で説明した部分と同じ作用効果を奏することができる。
図１０５を参照して、チップコンデンサｄ１０１は、チップ抵抗器ｄ１と同様に、基板ｄ２と、基板ｄ２上（基板ｄ２の表面ｄ２Ａ側）に配置された第１接続電極ｄ３と、同じく基板ｄ２上に配置された第２接続電極ｄ４とを備えている。基板ｄ２は、この実施形態では、平面視において矩形形状を有している。基板ｄ２の長手方向両端部に第１接続電極ｄ３および第２接続電極ｄ４がそれぞれ配置されている。第１接続電極ｄ３および第２接続電極ｄ４は、この実施形態では、基板ｄ２の短手方向に延びたほぼ矩形の平面形状を有している。基板ｄ２の表面ｄ２Ａには、第１接続電極ｄ３および第２接続電極ｄ４の間のキャパシタ配置領域ｄ１０５内に、複数のキャパシタ要素Ｃ１〜Ｃ９が配置されている。複数のキャパシタ要素Ｃ１〜Ｃ９は、前述した素子ｄ５を構成する複数の素子要素（キャパシタ素子）であり、複数のヒューズユニットｄ１０７（前述したヒューズＦに相当する）を介してそれぞれ第２接続電極ｄ４に対して切り離し可能となるように電気的に接続されている。これらのキャパシタ要素Ｃ１〜Ｃ９によって構成された素子ｄ５は、キャパシタ回路網になっている。
図１０６および図１０７に示されているように、基板ｄ２の表面ｄ２Ａには絶縁層ｄ２０が形成されていて、絶縁層ｄ２０の表面に下部電極膜ｄ１１１が形成されている。下部電極膜ｄ１１１は、キャパシタ配置領域ｄ１０５のほぼ全域にわたっている。さらに、下部電極膜ｄ１１１は、第１接続電極ｄ３の直下の領域にまで延びて形成されている。より具体的には、下部電極膜ｄ１１１は、キャパシタ配置領域ｄ１０５においてキャパシタ要素Ｃ１〜Ｃ９の共通の下部電極として機能するキャパシタ電極領域ｄ１１１Ａと、第１接続電極ｄ３の直下に配置される外部電極引き出しのためのパッド領域ｄ１１１Ｂ（パッド）とを有している。キャパシタ電極領域ｄ１１１Ａがキャパシタ配置領域ｄ１０５に位置していて、パッド領域ｄ１１１Ｂが第１接続電極ｄ３の直下に位置して第１接続電極ｄ３に接触している。
キャパシタ配置領域ｄ１０５において下部電極膜ｄ１１１（キャパシタ電極領域ｄ１１１Ａ）を覆って接するように容量膜（誘電体膜）ｄ１１２が形成されている。容量膜ｄ１１２は、キャパシタ電極領域ｄ１１１Ａ（キャパシタ配置領域ｄ１０５）の全域にわたって形成されている。容量膜ｄ１１２は、この実施形態では、さらにキャパシタ配置領域ｄ１０５外の絶縁層ｄ２０を覆っている。
容量膜ｄ１１２の上には、上部電極膜ｄ１１３が容量膜ｄ１１２に接するように形成されている。図１０５では、明瞭化のために、上部電極膜ｄ１１３を着色して示してある。上部電極膜ｄ１１３は、キャパシタ配置領域ｄ１０５に位置するキャパシタ電極領域ｄ１１３Ａと、第２接続電極ｄ４の直下に位置して第２接続電極ｄ４に接触するパッド領域ｄ１１３Ｂ（パッド）と、キャパシタ電極領域ｄ１１３Ａとパッド領域ｄ１１３Ｂとの間に配置されたヒューズ領域ｄ１１３Ｃとを有している。
キャパシタ電極領域ｄ１１３Ａにおいて、上部電極膜ｄ１１３は、複数の電極膜部分（上部電極膜部分）ｄ１３１〜ｄ１３９に分割（分離）されている。この実施形態では、各電極膜部分ｄ１３１〜ｄ１３９は、いずれも矩形形状に形成されていて、ヒューズ領域ｄ１１３Ｃから第１接続電極ｄ３に向かって帯状に延びている。複数の電極膜部分ｄ１３１〜ｄ１３９は、複数種類の対向面積で、容量膜ｄ１１２を挟んで（容量膜ｄ１１２に接しつつ）下部電極膜ｄ１１１に対向している。より具体的には、電極膜部分ｄ１３１〜ｄ１３９の下部電極膜ｄ１１１に対する対向面積は、１：２：４：８：１６：３２：６４：１２８：１２８となるように定められていてもよい。すなわち、複数の電極膜部分ｄ１３１〜ｄ１３９は、対向面積の異なる複数の電極膜部分を含み、より詳細には、公比が２の等比数列をなすように設定された対向面積を有する複数の電極膜部分ｄ１３１〜ｄ１３８（またはｄ１３１〜ｄ１３７，ｄ１３９）を含む。これによって、各電極膜部分ｄ１３１〜ｄ１３９と容量膜ｄ１１２を挟んで対向する下部電極膜ｄ１１１と容量膜ｄ１１２とによってそれぞれ構成される複数のキャパシタ要素Ｃ１〜Ｃ９は、互いに異なる容量値を有する複数のキャパシタ要素を含む。電極膜部分ｄ１３１〜ｄ１３９の対向面積の比が前述の通りである場合、キャパシタ要素Ｃ１〜Ｃ９の容量値の比は、当該対向面積の比と等しく、１：２：４：８：１６：３２：６４：１２８：１２８となる。すなわち、複数のキャパシタ要素Ｃ１〜Ｃ９は、公比が２の等比数列をなすように容量値が設定された複数のキャパシタ要素Ｃ１〜Ｃ８（またはＣ１〜Ｃ７，Ｃ９）を含むことになる。
この実施形態では、電極膜部分ｄ１３１〜ｄ１３５は、幅が等しく、長さの比を１：２：４：８：１６に設定した帯状に形成されている。また、電極膜部分ｄ１３５，ｄ１３６，ｄ１３７，ｄ１３８，ｄ１３９は、長さが等しく、幅の比を１：２：４：８：８に設定した帯状に形成されている。電極膜部分ｄ１３５〜ｄ１３９は、キャパシタ配置領域ｄ１０５の第２接続電極ｄ４側の端縁から第１接続電極ｄ３側の端縁までの範囲に渡って延びて形成されており、電極膜部分ｄ１３１〜ｄ１３４は、それよりも短く形成されている。
パッド領域ｄ１１３Ｂは、第２接続電極ｄ４とほぼ相似形に形成されており、ほぼ矩形の平面形状を有している。図１０６に示すように、パッド領域ｄ１１３Ｂにおける上部電極膜ｄ１１３は、第２接続電極ｄ４に接している。
ヒューズ領域ｄ１１３Ｃは、パッド領域ｄ１１３Ｂの一つの長辺（基板ｄ２の周縁に対して内方側の長辺）に沿って配置されている。ヒューズ領域ｄ１１３Ｃは、パッド領域ｄ１１３Ｂの前記１つの長辺に沿って配列された複数のヒューズユニットｄ１０７を含む。
ヒューズユニットｄ１０７は、上部電極膜ｄ１１３のパッド領域ｄ１１３Ｂと同じ材料で一体的に形成されている。複数の電極膜部分ｄ１３１〜ｄ１３９は、１つまたは複数個のヒューズユニットｄ１０７と一体的に形成されていて、それらのヒューズユニットｄ１０７を介してパッド領域ｄ１１３Ｂに接続され、このパッド領域ｄ１１３Ｂを介して第２接続電極ｄ４に電気的に接続されている。図１０５に示すように、面積の比較的小さな電極膜部分ｄ１３１〜ｄ１３６は、一つのヒューズユニットｄ１０７によってパッド領域ｄ１１３Ｂに接続されており、面積の比較的大きな電極膜部分ｄ１３７〜ｄ１３９は複数個のヒューズユニットｄ１０７を介してパッド領域ｄ１１３Ｂに接続されている。全てのヒューズユニットｄ１０７が用いられる必要はなく、この実施形態では、一部のヒューズユニットｄ１０７は未使用である。
ヒューズユニットｄ１０７は、パッド領域ｄ１１３Ｂとの接続のための第１幅広部ｄ１０７Ａと、電極膜部分ｄ１３１〜ｄ１３９との接続のための第２幅広部ｄ１０７Ｂと、第１および第２幅広部ｄ１０７Ａ，７Ｂの間を接続する幅狭部ｄ１０７Ｃとを含む。幅狭部ｄ１０７Ｃは、レーザ光によって切断（溶断）することができるように構成されている。それによって、電極膜部分ｄ１３１〜ｄ１３９のうち不要な電極膜部分を、ヒューズユニットｄ１０７の切断によって第１および第２接続電極ｄ３，ｄ４から電気的に切り離すことができる。
図１０５および図１０７では図示を省略したが、図１０６に表れている通り、上部電極膜ｄ１１３の表面を含むチップコンデンサｄ１０１の表面は、前述したパッシベーション膜ｄ２３によって覆われている。パッシベーション膜ｄ２３は、たとえば窒化膜からなっていて、チップコンデンサｄ１０１の上面のみならず、基板ｄ２の側面ｄ２Ｃ〜ｄ２Ｆまで延びて、側面ｄ２Ｃ〜ｄ２Ｆの全域をも覆うように形成されている。さらに、パッシベーション膜ｄ２３の上には、前述した樹脂膜ｄ２４が形成されている。
パッシベーション膜ｄ２３および樹脂膜ｄ２４は、チップコンデンサｄ１０１の表面を保護する保護膜である。これらには、第１接続電極ｄ３および第２接続電極ｄ４に対応する領域に、前述した開口ｄ２５がそれぞれ形成されている。開口ｄ２５はそれぞれ下部電極膜ｄ１１１のパッド領域ｄ１１１Ｂの一部の領域、上部電極膜ｄ１１３のパッド領域ｄ１１３Ｂの一部の領域を露出させるようにパッシベーション膜ｄ２３および樹脂膜ｄ２４を貫通している。さらに、この実施形態では、第１接続電極ｄ３に対応した開口ｄ２５は、容量膜ｄ１１２をも貫通している。
開口ｄ２５には、第１接続電極ｄ３および第２接続電極ｄ４がそれぞれ埋め込まれている。これにより、第１接続電極ｄ３は下部電極膜ｄ１１１のパッド領域ｄ１１１Ｂに接合しており、第２接続電極ｄ４は上部電極膜ｄ１１３のパッド領域ｄ１１３Ｂに接合している。この実施形態では、第１および第２外部電極ｄ３，ｄ４は、それぞれの表面ｄ３Ａ，４Ａが樹脂膜ｄ２４の表面ｄ２４Ａと略面一になるように形成されている。チップ抵抗器ｄ１と同様に、実装基板ｄ９に対してチップコンデンサｄ１０１をフリップチップ接合することができる。
図１０８は、前記チップコンデンサの内部の電気的構成を示す回路図である。第１接続電極ｄ３と第２接続電極ｄ４との間に複数のキャパシタ要素Ｃ１〜Ｃ９が並列に接続されている。各キャパシタ要素Ｃ１〜Ｃ９と第２接続電極ｄ４との間には、一つまたは複数のヒューズユニットｄ１０７でそれぞれ構成されたヒューズＦ１〜Ｆ９が直列に介装されている。
ヒューズＦ１〜Ｆ９が全て接続されているときは、チップコンデンサｄ１０１の容量値は、キャパシタ要素Ｃ１〜Ｃ９の容量値の総和に等しい。複数のヒューズＦ１〜Ｆ９から選択した１つまたは２つ以上のヒューズを切断すると、当該切断されたヒューズに対応するキャパシタ要素が切り離され、当該切り離されたキャパシタ要素の容量値だけチップコンデンサｄ１０１の容量値が減少する。
そこで、パッド領域ｄ１１１Ｂ，ｄ１１３Ｂの間の容量値（キャパシタ要素Ｃ１〜Ｃ９の総容量値）を測定し、その後に所望の容量値に応じてヒューズＦ１〜Ｆ９から適切に選択した一つまたは複数のヒューズをレーザ光で溶断すれば、所望の容量値への合わせ込み（レーザトリミング）を行うことができる。とくに、キャパシタ要素Ｃ１〜Ｃ８の容量値が、公比２の等比数列をなすように設定されていれば、最小の容量値（当該等比数列の初項の値）であるキャパシタ要素Ｃ１の容量値に対応する精度で目標の容量値へと合わせ込む微調整が可能である。
たとえば、キャパシタ要素Ｃ１〜Ｃ９の容量値は次のように定められていてもよい。
Ｃ１＝０．０３１２５ｐＦ
Ｃ２＝０．０６２５ｐＦ
Ｃ３＝０．１２５ｐＦ
Ｃ４＝０．２５ｐＦ
Ｃ５＝０．５ｐＦ
Ｃ６＝１ｐＦ
Ｃ７＝２ｐＦ
Ｃ８＝４ｐＦ
Ｃ９＝４ｐＦ
この場合、０．０３１２５ｐＦの最小合わせ込み精度でチップコンデンサｄ１０１の容量を微調整できる。また、ヒューズＦ１〜Ｆ９から切断すべきヒューズを適切に選択することで、１０ｐＦ〜１８ｐＦの間の任意の容量値のチップコンデンサｄ１０１を提供することができる。
以上のように、この実施形態によれば、第１接続電極ｄ３および第２接続電極ｄ４の間に、ヒューズＦ１〜Ｆ９によって切り離し可能な複数のキャパシタ要素Ｃ１〜Ｃ９が設けられている。キャパシタ要素Ｃ１〜Ｃ９は、異なる容量値の複数のキャパシタ要素、より具体的には等比数列をなすように容量値が設定された複数のキャパシタ要素を含んでいる。それによって、ヒューズＦ１〜Ｆ９から１つまたは複数のヒューズを選択してレーザ光で溶断することにより、設計を変更することなく複数種類の容量値に対応でき、かつ所望の容量値に正確に合わせ込むことができるチップコンデンサｄ１０１を共通の設計で実現することができる。
チップコンデンサｄ１０１の各部の詳細について以下に説明を加える。
図１０５を参照して、基板ｄ２は、たとえば平面視において０．３ｍｍ×０．１５ｍｍ、０．４ｍｍ×０．２ｍｍなどの矩形形状（好ましくは、０．４ｍｍ×０．２ｍｍ以下の大きさ）を有していてもよい。キャパシタ配置領域ｄ１０５は、概ね、基板ｄ２の短辺の長さに相当する一辺を有する正方形領域となる。基板ｄ２の厚さは、１５０μｍ程度であってもよい。図１０６を参照して、基板ｄ２は、たとえば、裏面側（キャパシタ要素Ｃ１〜Ｃ９が形成されていない表面）からの研削または研磨によって薄型化された基板であってもよい。基板ｄ２の材料としては、シリコン基板に代表される半導体基板を用いてもよいし、ガラス基板を用いてもよいし、樹脂フィルムを用いてもよい。
絶縁層ｄ２０は、酸化シリコン膜等の酸化膜であってもよい。その膜厚は、５００Å〜２０００Å程度であってもよい。
下部電極膜ｄ１１１は、導電性膜、とくに金属膜であることが好ましく、たとえばアルミニウム膜であってもよい。アルミニウム膜からなる下部電極膜ｄ１１１は、スパッタ法によって形成することができる。上部電極膜ｄ１１３も同様に、導電性膜、とくに金属膜で構成することが好ましく、アルミニウム膜であってもよい。アルミニウム膜からなる上部電極膜ｄ１１３は、スパッタ法によって形成することができる。上部電極膜ｄ１１３のキャパシタ電極領域ｄ１１３Ａを電極膜部分ｄ１３１〜ｄ１３９に分割し、さらに、ヒューズ領域ｄ１１３Ｃを複数のヒューズユニットｄ１０７に整形するためのパターニングは、フォトリソグラフィおよびエッチングプロセスによって行うことができる。
容量膜ｄ１１２は、たとえば窒化シリコン膜で構成することができ、その膜厚は５００Å〜２０００Å（たとえば１０００Å）とすることができる。容量膜ｄ１１２は、プラズマＣＶＤ（化学的気相成長）によって形成された窒化シリコン膜であってもよい。
パッシベーション膜ｄ２３は、たとえば窒化シリコン膜で構成することができ、たとえばプラズマＣＶＤ法によって形成できる。その膜厚は、８０００Å程度とされてもよい。樹脂膜ｄ２４は、前述の通り、ポリイミド膜その他の樹脂膜で構成することができる。
第１および第２接続電極ｄ３，４は、たとえば、下部電極膜ｄ１１１または上部電極膜ｄ１１３に接するＮｉ層ｄ３３と、このＮｉ層ｄ３３上に積層したＰｄ層ｄ３４と、そのＰｄ層ｄ３４上に積層したＡｕ層ｄ３５とを積層した積層構造膜からなっていてもよく、たとえば、無電解めっき法で形成することができる。Ｎｉ層ｄ３３は下部電極膜ｄ１１１または上部電極膜ｄ１１３に対する密着性の向上に寄与し、Ｐｄ層ｄ３４は上部電極膜または下部電極膜の材料と第１および第２接続電極ｄ３，ｄ４の最上層の金との相互拡散を抑制する拡散防止層として機能する。
このようなチップコンデンサｄ１０１の製造工程は、素子ｄ５を形成した後のチップ抵抗器ｄ１の製造工程と同じである。
チップコンデンサｄ１０１において素子ｄ５（キャパシタ素子）を形成する場合には、まず、前述した基板ｄ３０（基板ｄ２）の表面に、熱酸化法および／またはＣＶＤ法によって、酸化膜（たとえば酸化シリコン膜）からなる絶縁層ｄ２０が形成される。次に、たとえばスパッタ法によって、アルミニウム膜からなる下部電極膜ｄ１１１が絶縁層ｄ２０の表面全域に形成される。下部電極膜ｄ１１１の膜厚は８０００Å程度とされてもよい。次に、その下部電極膜の表面に、下部電極膜ｄ１１１の最終形状に対応したレジストパターンが、フォトリソグラフィによって形成される。このレジストパターンをマスクとして、下部電極膜がエッチングされることにより、図１０５等に示したパターンの下部電極膜ｄ１１１が得られる。下部電極膜ｄ１１１のエッチングは、たとえば、反応性イオンエッチングによって行うことができる。
次に、たとえばプラズマＣＶＤ法によって、窒化シリコン膜等からなる容量膜ｄ１１２が、下部電極膜ｄ１１１上に形成される。下部電極膜ｄ１１１が形成されていない領域では、絶縁層ｄ２０の表面に容量膜ｄ１１２が形成されることになる。次いで、その容量膜ｄ１１２の上に、上部電極膜ｄ１１３が形成される。上部電極膜ｄ１１３は、たとえばアルミニウム膜からなり、スパッタ法によって形成することができる。その膜厚は、８０００Å程度とされてもよい。次いで、上部電極膜ｄ１１３の表面に上部電極膜ｄ１１３の最終形状に対応したレジストパターンがフォトリソグラフィによって形成される。このレジストパターンをマスクとしたエッチングにより、上部電極膜ｄ１１３が、最終形状（図１０５等参照）にパターニングされる。それによって、上部電極膜ｄ１１３は、キャパシタ電極領域ｄ１１３Ａに複数の電極膜部分ｄ１３１〜ｄ１３９に分割された部分を有し、ヒューズ領域ｄ１１３Ｃに複数のヒューズユニットｄ１０７を有し、それらのヒューズユニットｄ１０７に接続されたパッド領域ｄ１１３Ｂを有するパターンに整形される。上部電極膜ｄ１１３が分割されることによって、電極膜部分ｄ１３１〜ｄ１３９の数に応じた複数のキャパシタ要素Ｃ１〜Ｃ９を形成することができる。上部電極膜ｄ１１３のパターニングのためのエッチングは、燐酸等のエッチング液を用いたウェットエッチングによって行ってもよいし、反応性イオンエッチングによって行ってもよい。
以上によって、チップコンデンサｄ１０１における素子ｄ５（キャパシタ要素Ｃ１〜Ｃ９やヒューズユニットｄ１０７）が形成される。素子ｄ５が形成された後に、プラズマＣＶＤ法によって絶縁膜ｄ４５が、素子ｄ５（上部電極膜ｄ１１３、上部電極膜ｄ１１３が形成されていない領域における容量膜ｄ１１２）を全て覆うように形成される（図９６Ａ参照）。その後は、第１溝ｄ４４および第２溝ｄ４８が形成されてから（図９６Ｂおよび図９６Ｃ参照）、開口ｄ２５が形成される（図９６Ｄ参照）。そして、開口ｄ２５から露出された上部電極膜ｄ１１３のパッド領域ｄ１１３Ｂと下部電極膜ｄ１１１のパッド領域ｄ１１１Ｂとにプローブｄ７０を押し当てて、複数のキャパシタ要素Ｃ０〜Ｃ９の総容量値が測定される（図９６Ｄ参照）。この測定された総容量値に基づき、目的とするチップコンデンサｄ１０１の容量値に応じて、切り離すべきキャパシタ要素、すなわち切断すべきヒューズが選択される。
この状態から、ヒューズユニットｄ１０７を溶断するためのレーザトリミングが行われる。すなわち、前記総容量値の測定結果に応じて選択されたヒューズを構成するヒューズユニットｄ１０７にレーザ光を当てて、そのヒューズユニットｄ１０７の幅狭部ｄ１０７Ｃ（図１０５参照）が溶断される。これにより、対応するキャパシタ要素がパッド領域ｄ１１３Ｂから切り離される。ヒューズユニットｄ１０７にレーザ光を当てるとき、カバー膜である絶縁膜ｄ４５の働きによって、ヒューズユニットｄ１０７の近傍にレーザ光のエネルギーが蓄積され、それによって、ヒューズユニットｄ１０７が溶断する。これにより、チップコンデンサｄ１０１の容量値を確実に目的の容量値とすることができる。
次に、たとえばプラズマＣＶＤ法によって、カバー膜（絶縁膜ｄ４５）上に窒化シリコン膜が堆積させられ、パッシベーション膜ｄ２３が形成される。前述のカバー膜は最終形態において、パッシベーション膜ｄ２３と一体化し、このパッシベーション膜ｄ２３の一部を構成する。ヒューズの切断後に形成されたパッシベーション膜ｄ２３は、ヒューズ溶断の際に同時に破壊されたカバー膜の開口内に入り込み、ヒューズユニットｄ１０７の切断面を覆って保護する。したがって、パッシベーション膜ｄ２３は、ヒューズユニットｄ１０７の切断箇所に異物が入り込んだり水分が侵入したりすることを防ぐ。これにより、信頼性の高いチップコンデンサｄ１０１を製造することができる。パッシベーション膜ｄ２３は、全体で、たとえば８０００Å程度の膜厚を有するように形成されてもよい。
次に、前述した樹脂膜ｄ４６が形成される（図９６Ｅ参照）。その後、樹脂膜ｄ４６やパッシベーション膜ｄ２３によって塞がれていた開口ｄ２５が開放され（図９６Ｆ参照）、パッド領域ｄ１１１Ｂおよびパッド領域ｄ１１３Ｂが、開口ｄ２５を介して樹脂膜ｄ４６（樹脂膜ｄ２４）から露出される。その後、開口ｄ２５において樹脂膜ｄ４６から露出されたパッド領域ｄ１１１Ｂ上およびパッド領域ｄ１１３Ｂ上に、たとえば無電解めっき法によって、第１接続電極ｄ３および第２接続電極ｄ４が形成される（図９６Ｇ参照）。
その後、チップ抵抗器ｄ１の場合と同じように、基板ｄ３０を裏面ｄ３０Ｂから研削すると（図９６Ｈ参照）、チップコンデンサｄ１０１の個片を切り出すことができる。
フォトリソグラフィ工程を利用した上部電極膜ｄ１１３のパターニングでは、微小面積の電極膜部分ｄ１３１〜ｄ１３９を精度良く形成することができ、さらに微細なパターンのヒューズユニットｄ１０７を形成することができる。そして、上部電極膜ｄ１１３のパターニングの後に、総容量値の測定を経て、切断すべきヒューズが決定される。その決定されたヒューズを切断することによって、所望の容量値に正確に合わせ込まれたチップコンデンサｄ１０１を得ることができる。つまり、このチップコンデンサｄ１０１では、一つまたは複数のヒューズを選択して切断することにより、複数種類の容量値に、容易にかつ速やかに対応することができる。換言すれば、容量値の異なる複数のキャパシタ要素Ｃ１〜Ｃ９を組み合わせることによって、様々な容量値のチップコンデンサｄ１０１を共通の設計で実現することができる。
以上、第４参考例のチップ部品（チップ抵抗器ｄ１やチップコンデンサｄ１０１）について説明してきたが、第４参考例はさらに他の形態で実施することもできる。
たとえば、前述の実施形態では、チップ抵抗器ｄ１の場合、複数の抵抗回路が公比ｒ（０＜ｒ、ｒ≠１）＝２の等比数列をなす抵抗値を有する複数の抵抗回路を有している例を示したが、当該等比数列の公比は２以外の数であってもよい。また、チップコンデンサｄ１０１の場合にも、キャパシタ要素が公比ｒ（０＜ｒ、ｒ≠１）＝２の等比数列をなす容量値を有する複数のキャパシタ要素を有している例を示したが、当該等比数列の公比は２以外の数であってもよい。
また、チップ抵抗器ｄ１やチップコンデンサｄ１０１では、基板ｄ２の表面に絶縁層ｄ２０が形成されているが、基板ｄ２が絶縁性の基板であれば、絶縁層ｄ２０を省くこともできる。
また、チップコンデンサｄ１０１では、上部電極膜ｄ１１３だけが複数の電極膜部分に分割されている構成を示したが、下部電極膜ｄ１１１だけが複数の電極膜部分に分割されていたり、上部電極膜ｄ１１３および下部電極膜ｄ１１１が両方とも複数の電極膜部分に分割されていたりしてもよい。さらに、前述の実施形態では、上部電極膜または下部電極膜とヒューズユニットとが一体化されている例を示したが、上部電極膜または下部電極膜とは別の導体膜でヒューズユニットを形成してもよい。また、前述したチップコンデンサｄ１０１では、上部電極膜ｄ１１３および下部電極膜ｄ１１１を有する１層のキャパシタ構造が形成されているが、上部電極膜ｄ１１３上に、容量膜を介して別の電極膜を積層することで、複数のキャパシタ構造が積層されてもよい。
チップコンデンサｄ１０１では、また、基板ｄ２として導電性基板を用い、その導電性基板を下部電極として用い、導電性基板の表面に接するように容量膜ｄ１１２を形成してもよい。この場合、導電性基板の裏面から一方の外部電極を引き出してもよい。
また、第４参考例を、チップインダクタに適用した場合、当該チップインダクタにおいて前述した基板ｄ２上に形成された素子ｄ５は、複数のインダクタ要素（素子要素）を含んだインダクタ回路網（インダクタ素子）を含む。この場合、素子ｄ５は、基板ｄ２の表面ｄ２Ａ上に形成された多層配線中に設けられていて、配線膜ｄ２２によって形成されている。このチップインダクタでは、一つまたは複数のヒューズＦを選択して切断することにより、インダクタ回路網における複数のインダクタ要素の組み合わせパターンを任意のパターンとすることができるので、インダクタ回路網の電気的特性が様々なチップインダクタを共通の設計で実現することができる。
そして、第４参考例を、チップダイオードに適用した場合、当該チップダイオードにおいて前述した基板ｄ２上に形成された素子ｄ５は、複数のダイオード要素（素子要素）を含んだダイオード回路網（ダイオード素子）を含む。ダイオード素子は基板ｄ２に形成されている。このチップダイオードでは、一つまたは複数のヒューズＦを選択して切断することにより、ダイオード回路網における複数のダイオード要素の組み合わせパターンを任意のパターンとすることができるので、ダイオード回路網の電気的特性が様々なチップダイオードを共通の設計で実現することができる。
チップインダクタおよびチップダイオードのいずれにおいても、チップ抵抗器ｄ１やチップコンデンサｄ１０１の場合と同じ作用効果を奏することができる。
また、前述した第１接続電極ｄ３および第２接続電極ｄ４において、Ｎｉ層ｄ３３とＡｕ層ｄ３５との間に介装されていたＰｄ層ｄ３４を省略することもできる。Ｎｉ層ｄ３３とＡｕ層ｄ３５との接着性が良好なので、Ａｕ層ｄ３５に前述したピンホールができないのであれば、Ｐｄ層ｄ３４を省略しても構わない。
また、前述したようにエッチングによって第１溝ｄ４４を形成する際に用いるレジストパターンｄ４１の開口ｄ４２の交差部分４３（図９７参照）をラウンド形状にしておけば、完成したチップ部品では、基板ｄ２の表面ｄ２Ａ側のコーナー部（粗面領域Ｓにおけるコーナー部）１１をラウンド状に成形することができる。
また、チップ抵抗器ｄ１において説明した変形例１〜５（図１００〜図１０４）の構成は、チップコンデンサｄ１０１、チップインダクタおよびチップダイオードのいずれにおいても適用可能である。
図１０９は、第４参考例のチップ部品が用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。スマートフォンｄ２０１は、扁平な直方体形状の筐体ｄ２０２の内部に電子部品を収納して構成されている。筐体ｄ２０２は表側および裏側に長方形状の一対の主面を有しており、その一対の主面が４つの側面で結合されている。筐体ｄ２０２の一つの主面には、液晶パネルや有機ＥＬパネル等で構成された表示パネルｄ２０３の表示面が露出している。表示パネルｄ２０３の表示面は、タッチパネルを構成しており、使用者に対する入力インターフェースを提供している。
表示パネルｄ２０３は、筐体ｄ２０２の一つの主面の大部分を占める長方形形状に形成されている。表示パネルｄ２０３の一つの短辺に沿うように、操作ボタンｄ２０４が配置されている。この実施形態では、複数（３つ）の操作ボタンｄ２０４が表示パネルｄ２０３の短辺に沿って配列されている。使用者は、操作ボタンｄ２０４およびタッチパネルを操作することによって、スマートフォンｄ２０１に対する操作を行い、必要な機能を呼び出して実行させることができる。
表示パネルｄ２０３の別の一つの短辺の近傍には、スピーカｄ２０５が配置されている。スピーカｄ２０５は、電話機能のための受話口を提供するとともに、音楽データ等を再生するための音響化ユニットとしても用いられる。一方、操作ボタンｄ２０４の近くには、筐体ｄ２０２の一つの側面にマイクロフォンｄ２０６が配置されている。マイクロフォンｄ２０６は、電話機能のための送話口を提供するほか、録音用のマイクロフォンとして用いることもできる。
図１１０は、筐体ｄ２０２の内部に収容された電子回路アセンブリｄ２１０の構成を示す図解的な平面図である。電子回路アセンブリｄ２１０は、配線基板ｄ２１１と、配線基板ｄ２１１の実装面に実装された回路部品とを含む。複数の回路部品は、複数の集積回路素子（ＩＣ）ｄ２１２−ｄ２２０と、複数のチップ部品とを含む。複数のＩＣは、伝送処理ＩＣｄ２１２、ワンセグＴＶ受信ＩＣｄ２１３、ＧＰＳ受信ＩＣｄ２１４、ＦＭチューナＩＣｄ２１５、電源ＩＣｄ２１６、フラッシュメモリｄ２１７、マイクロコンピュータｄ２１８、電源ＩＣｄ２１９およびベースバンドＩＣｄ２２０を含む。複数のチップ部品（第４参考例のチップ部品に相当する）は、チップインダクタｄ２２１，ｄ２２５，ｄ２３５、チップ抵抗器ｄ２２２，ｄ２２４，ｄ２３３、チップキャパシタｄ２２７，ｄ２３０，ｄ２３４、およびチップダイオードｄ２２８，ｄ２３１を含む。
伝送処理ＩＣｄ２１２は、表示パネルｄ２０３に対する表示制御信号を生成し、かつ表示パネルｄ２０３の表面のタッチパネルからの入力信号を受信するための電子回路を内蔵している。表示パネルｄ２０３との接続のために、伝送処理ＩＣｄ２１２には、フレキシブル配線２０９が接続されている。
ワンセグＴＶ受信ＩＣｄ２１３は、ワンセグ放送（携帯機器を受信対象とする地上デジタルテレビ放送）の電波を受信するための受信機を構成する電子回路を内蔵している。ワンセグＴＶ受信ＩＣｄ２１３の近傍には、複数のチップインダクタｄ２２１と、複数のチップ抵抗器ｄ２２２とが配置されている。ワンセグＴＶ受信ＩＣｄ２１３、チップインダクタｄ２２１およびチップ抵抗器ｄ２２２は、ワンセグ放送受信回路ｄ２２３を構成している。チップインダクタｄ２２１およびチップ抵抗器ｄ２２２は、正確に合わせ込まれたインダクタンスおよび抵抗をそれぞれ有し、ワンセグ放送受信回路ｄ２２３に高精度な回路定数を与える。
ＧＰＳ受信ＩＣｄ２１４は、ＧＰＳ衛星からの電波を受信してスマートフォンｄ２０１の位置情報を出力する電子回路を内蔵している。
ＦＭチューナＩＣｄ２１５は、その近傍において配線基板ｄ２１１に実装された複数のチップ抵抗器ｄ２２４および複数のチップインダクタｄ２２５とともに、ＦＭ放送受信回路ｄ２２６を構成している。チップ抵抗器ｄ２２４およびチップインダクタｄ２２５は、正確に合わせ込まれた抵抗値およびインダクタンスをそれぞれ有し、ＦＭ放送受信回路ｄ２２６に高精度な回路定数を与える。
電源ＩＣｄ２１６の近傍には、複数のチップキャパシタｄ２２７および複数のチップダイオードｄ２２８が配線基板ｄ２１１の実装面に実装されている。電源ＩＣｄ２１６は、チップキャパシタｄ２２７およびチップダイオードｄ２２８とともに、電源回路ｄ２２９を構成している。
フラッシュメモリｄ２１７は、オペレーティングシステムプログラム、スマートフォンｄ２０１の内部で生成されたデータ、通信機能によって外部から取得したデータおよびプログラムなどを記録するための記憶装置である。
マイクロコンピュータｄ２１８は、ＣＰＵ、ＲＯＭおよびＲＡＭを内蔵しており、各種の演算処理を実行することにより、スマートフォンｄ２０１の複数の機能を実現する演算処理回路である。より具体的には、マイクロコンピュータｄ２１８の働きにより、画像処理や各種アプリケーションプログラムのための演算処理が実現されるようになっている。
電源ＩＣｄ２１９の近くには、複数のチップキャパシタｄ２３０および複数のチップダイオードｄ２３１が配線基板ｄ２１１の実装面に実装されている。電源ＩＣｄ２１９は、チップキャパシタｄ２３０およびチップダイオードｄ２３１とともに、電源回路ｄ２３２を構成している。
ベースバンドＩＣｄ２２０の近くには、複数のチップ抵抗器ｄ２３３、複数のチップキャパシタｄ２３４、および複数のチップインダクタｄ２３５が、配線基板ｄ２１１の実装面に実装されている。ベースバンドＩＣｄ２２０は、チップ抵抗器ｄ２３３、チップキャパシタｄ２３４およびチップインダクタｄ２３５とともに、ベースバンド通信回路ｄ２３６を構成している。ベースバンド通信回路ｄ２３６は、電話通信およびデータ通信のための通信機能を提供する。
このような構成によって、電源回路ｄ２２９，ｄ２３２によって適切に調整された電力が、伝送処理ＩＣｄ２１２、ＧＰＳ受信ＩＣｄ２１４、ワンセグ放送受信回路ｄ２２３、ＦＭ放送受信回路ｄ２２６、ベースバンド通信回路ｄ２３６、フラッシュメモリｄ２１７およびマイクロコンピュータｄ２１８に供給される。マイクロコンピュータｄ２１８は、伝送処理ＩＣｄ２１２を介して入力される入力信号に応答して演算処理を行い、伝送処理ＩＣｄ２１２から表示パネルｄ２０３に表示制御信号を出力して表示パネルｄ２０３に各種の表示を行わせる。
タッチパネルまたは操作ボタンｄ２０４の操作によってワンセグ放送の受信が指示されると、ワンセグ放送受信回路ｄ２２３の働きによってワンセグ放送が受信される。そして、受信された画像を表示パネルｄ２０３に出力し、受信された音声をスピーカｄ２０５から音響化させるための演算処理が、マイクロコンピュータｄ２１８によって実行される。
また、スマートフォンｄ２０１の位置情報が必要とされるときには、マイクロコンピュータｄ２１８は、ＧＰＳ受信ＩＣｄ２１４が出力する位置情報を取得し、その位置情報を用いた演算処理を実行する。
さらに、タッチパネルまたは操作ボタンｄ２０４の操作によってＦＭ放送受信指令が入力されると、マイクロコンピュータｄ２１８は、ＦＭ放送受信回路ｄ２２６を起動し、受信された音声をスピーカｄ２０５から出力させるための演算処理を実行する。
フラッシュメモリｄ２１７は、通信によって取得したデータの記憶や、マイクロコンピュータｄ２１８の演算や、タッチパネルからの入力によって作成されたデータを記憶するために用いられる。マイクロコンピュータｄ２１８は、必要に応じて、フラッシュメモリｄ２１７に対してデータを書き込み、またフラッシュメモリｄ２１７からデータを読み出す。
電話通信またはデータ通信の機能は、ベースバンド通信回路ｄ２３６によって実現される。マイクロコンピュータｄ２１８は、ベースバンド通信回路ｄ２３６を制御して、音声またはデータを送受信するための処理を行う。
＜第５参考例に係る発明＞
（１）第５参考例に係る発明の特徴
たとえば、第５参考例に係る発明の特徴は、以下のＥ１〜Ｅ１６である。
（Ｅ１）基板の表面上に設定した複数のチップ部品領域にそれぞれ素子を形成する工程と、前記複数のチップ部品領域の境界領域をエッチングすることによって、前記基板の表面から所定の深さの第１溝を形成する工程と、ダイシングソーによって、前記第１溝の底面から所定深さの第２溝を形成する工程と、前記基板の裏面を前記第２溝に到達するまで研削して、前記基板を複数のチップ部品に分割する工程とを含む、チップ部品の製造方法。
この方法によれば、エッチングによって形成された第１溝の深さが一様でなくでも、ダイシングソーによって第２溝を形成すれば、第１溝および第２溝の全体の深さ（基板の表面から第２溝の底までの深さ）は一様になる。そのため、基板の裏面を研削してチップ部品を個片化するときに、基板から分離されるまでのチップ部品間の時間差を少なくして各チップ部品をほぼ同時に基板から分離することができる。これにより、先に分離されたチップ部品が基板と衝突を繰り返すことによってチップ部品にチッピングが生じるといった不具合を抑制できる。また、チップ部品の表面側の角部は、エッチングで形成された第１溝によって区画されているので、当該角部では、ダイシングソーによって区画される場合と比べて、チッピングが生じにくい。以上の結果、チップ部品の個片化に際してチッピングを抑制でき、かつ個片化不良が生じることを回避できる。また、第１溝および第２溝の両方をエッチングによって形成する場合に比べて、チップ部品の個片化にかかる時間を短縮して、チップ部品の生産性を向上することもできる。
（Ｅ２）前記ダイシングソーが、前記第１溝の幅よりも小さい幅を有している、Ｅ１に記載のチップ部品の製造方法。
この方法によれば、ダイシングソーによって形成された第２溝の幅は、第１溝の幅よりも小さくなり、第２溝は、第１溝の内側に位置する。そのため、ダイシングソーによって第２溝を形成するときに、ダイシングソーが第１溝の幅を広げてしまうことはない。よって、第１溝によって区画されるはずのチップ部品の表面側の角部がダイシングソーによって区画されてしまって当該角部にチッピングが生じることを確実に抑制できる。
（Ｅ３）前記エッチングがプラズマエッチングである、Ｅ１または２に記載のチップ部品の製造方法。
この方法によれば、第１溝を高精度に形成することができる。
（Ｅ４）前記素子を形成する工程が、抵抗体を形成する工程を含み、前記チップ部品がチップ抵抗器である、Ｅ１〜Ｅ３のいずれか一項に記載のチップ部品の製造方法。
この方法によれば、個片化に際してチッピングを抑制でき、かつ個片化不良が生じることを回避できるチップ抵抗器を製造することができる。
（Ｅ５）前記抵抗体を形成する工程が、前記基板の表面上に抵抗体膜を形成する工程と、前記抵抗体膜に接するように配線膜を形成する工程と、前記抵抗体膜および前記配線膜をパターニングすることにより複数の前記抵抗体を形成する工程とを含み、前記素子を外部接続するための外部接続電極を前記基板上に形成する工程と、前記複数の抵抗体を前記外部接続電極に切り離し可能にそれぞれ接続する複数のヒューズを前記基板上に形成する工程とをさらに含む、Ｅ４に記載のチップ部品の製造方法。
この方法によれば、チップ部品（チップ抵抗器）では、一つまたは複数のヒューズを選択して切断することにより、複数種類の抵抗値に、容易にかつ速やかに対応することができる。換言すれば、抵抗値の異なる複数の抵抗体を組み合わせることによって、様々な抵抗値のチップ抵抗器を共通の設計で実現することができる。
（Ｅ６）前記素子を形成する工程が、キャパシタ素子を形成する工程を含み、前記チップ部品がチップコンデンサである、Ｅ１〜Ｅ３のいずれか一項に記載のチップ部品の製造方法。
この方法によれば、個片化に際してチッピングを抑制でき、かつ個片化不良が生じることを回避できるチップコンデンサを製造することができる。
（Ｅ７）前記キャパシタ素子を形成する工程が、前記基板の表面上に容量膜を形成する工程と、前記容量膜に接する電極膜を形成する工程と、前記電極膜を複数の電極膜部分に分割することにより、前記複数の電極膜部分に対応した複数のキャパシタ要素を形成する工程と、前記素子を外部接続するための外部接続電極を前記基板上に形成する工程と、前記複数のキャパシタ要素を前記外部接続電極に切り離し可能にそれぞれ接続する複数のヒューズを前記基板上に形成する工程とをさらに含む、Ｅ６に記載のチップ部品の製造方法。
この方法によれば、チップ部品（チップコンデンサ）では、一つまたは複数のヒューズを選択して切断することにより、複数種類の容量値に、容易にかつ速やかに対応することができる。換言すれば、容量値の異なる複数のキャパシタ要素を組み合わせることによって、様々な容量値のチップコンデンサを共通の設計で実現することができる。
（Ｅ８）前記素子を形成する工程が、インダクタ素子を形成する工程を含み、前記チップ部品がチップインダクタである、Ｅ１〜Ｅ３のいずれか一項に記載のチップ部品の製造方法。
この方法によれば、個片化に際してチッピングを抑制でき、かつ個片化不良が生じることを回避できるチップインダクタを製造することができる。
（Ｅ９）前記素子を形成する工程が、ダイオード素子を形成する工程を含み、前記チップ部品がチップダイオードである、Ｅ１〜Ｅ３のいずれか一項に記載のチップ部品の製造方法。
この方法によれば、個片化に際してチッピングを抑制でき、かつ個片化不良が生じることを回避できるチップダイオードを製造することができる。
（Ｅ１０）前記基板の裏面を研削した後の当該基板の厚さが１５０μｍ〜４００μｍである、Ｅ１〜Ｅ９のいずれか一項に記載のチップ部品の製造方法。
この方法によれば、個片化されたチップ部品における基板の厚さが１５０μｍ〜４００μｍと比較的大きい場合であっても、エッチングによって第１溝を形成し、ダイシングソーによって第２溝を形成してから基板の裏面を研削することによって、チップ部品の個片化にかかる時間を短縮して、チップ部品の生産性を向上することができる。
（Ｅ１１）表面および裏面を有する基板と、基板の表面上に形成された複数の素子要素と、前記基板の表面上に形成された外部接続電極と、前記基板の表面上に形成され、前記複数の素子要素を前記外部接続電極にそれぞれ切断可能に接続する複数のヒューズとを含み、前記基板の側面が、不規則パターンの粗面領域を前記表面側に有し、筋状パターン領域を前記基板の裏面側に有している、チップ部品。
この構成に関し、レジストパターンを用いたエッチングによって基板の表面から第１溝を形成した後に、ダイシングソーによって第１溝の底面から第２溝を形成して基板の裏面を研削することによって、基板を溝（第１溝および第２溝）において複数のチップ部品に分割する。そうすると、分割された各チップ部品の基板の側面では、第１溝によって形成された表面側が、不規則パターンの粗面領域となり、第２溝によって形成された裏面側が、筋状パターン領域となる。
このようにエッチングによって第１溝を形成してからダイシングソーによって第２溝を形成する場合には、エッチングによって形成された第１溝の深さが一様でなくでも、ダイシングソーによって第２溝を形成すれば、第１溝および第２溝の全体の深さ（基板の表面から第２溝の底までの深さ）は一様になる。そのため、基板の裏面を研削してチップ部品を個片化するときに、基板から分離されるまでのチップ部品間の時間差を少なくして各チップ部品をほぼ同時に基板から分離することができる。これにより、先に分離されたチップ部品が基板と衝突を繰り返すことによってチップ部品にチッピングが生じるといった不具合を抑制できる。また、チップ部品の表面側の角部は、エッチングで形成された第１溝によって区画されているので、当該角部では、ダイシングソーによって区画される場合と比べて、チッピングが生じにくい。以上の結果、チップ部品の個片化に際してチッピングを抑制でき、かつ個片化不良が生じることを回避できる。また、第１溝および第２溝の両方をエッチングによって形成する場合に比べて、チップ部品の個片化にかかる時間を短縮して、チップ部品の生産性を向上することもできる。
また、このチップ部品では、一つまたは複数のヒューズを選択して切断することにより、素子における複数の素子要素の組み合わせパターンを任意のパターンとすることができるので、素子の電気的特性が様々なチップ部品を共通の設計で実現することができる。
（Ｅ１２）前記筋状パターン領域が前記粗面領域よりも前記基板の外方にはみ出しており、前記粗面領域と前記筋状パターン領域との間に段差が形成されている、Ｅ１１に記載のチップ部品。
この場合、当該段差が形成されるためには、前述した第２溝を形成するためのダイシングソーが、第１溝の幅よりも小さい幅を有するので、ダイシングソーによって形成された第２溝の幅は、第１溝の幅よりも小さくなり、第２溝は、第１溝の内側に位置する。そのため、ダイシングソーによって第２溝を形成するときに、ダイシングソーが第１溝の幅を広げてしまうことはない。よって、第１溝によって区画されるはずのチップ部品の表面側の角部がダイシングソーによって区画されてしまって当該角部にチッピングが生じることを確実に抑制できる。
（Ｅ１３）前記素子要素が、前記基板の表面上に形成された抵抗体膜と、前記抵抗体膜に接して積層された配線膜とを含む抵抗体であり、前記チップ部品がチップ抵抗器である、Ｅ１１またはＥ１２に記載のチップ部品。
この構成によれば、このチップ部品（チップ抵抗器）では、一つまたは複数のヒューズを選択して切断することにより、複数種類の抵抗値に、容易にかつ速やかに対応することができる。換言すれば、抵抗値の異なる複数の抵抗体を組み合わせることによって、様々な抵抗値のチップ抵抗器を共通の設計で実現することができる。
（Ｅ１４）前記素子要素が、前記基板の表面上に形成された容量膜と、前記容量膜に接して形成された電極膜とを含むキャパシタ要素であり、前記チップ部品がチップコンデンサである、Ｅ１１またはＥ１２に記載のチップ部品。
この構成によれば、このチップ部品（チップコンデンサ）では、一つまたは複数のヒューズを選択して切断することにより、複数種類の容量値に、容易にかつ速やかに対応することができる。換言すれば、容量値の異なる複数のキャパシタ要素を組み合わせることによって、様々な容量値のチップコンデンサを共通の設計で実現することができる。
（Ｅ１５）前記素子要素が、前記基板の表面上に形成された多層配線中に設けられたインダクタ要素を含み、前記チップ部品がチップインダクタである、Ｅ１１または１２に記載のチップ部品。
この構成によれば、このチップ部品（チップインダクタ）では、一つまたは複数のヒューズを選択して切断することにより、複数のインダクタ要素の組み合わせパターンを任意のパターンとすることができるので、電気的特性が様々なチップインダクタを共通の設計で実現することができる。
（Ｅ１６）前記素子要素が、ダイオード要素であり、前記チップ部品がチップダイオードである、Ｅ１１またはＥ１２に記載のチップ部品。
この構成によれば、このチップ部品（チップダイオード）では、一つまたは複数のヒューズを選択して切断することにより、複数のダイオード要素の組み合わせパターンを任意のパターンとすることができるので、電気的特性が様々なチップダイオードを共通の設計で実現することができる。
（２）第５参考例に係る発明の実施形態
以下では、第５参考例の実施の形態を、添付図面を参照して詳細に説明する。なお、図１１１〜図１３４で示した符号は、これらの図面でのみ有効であり、他の実施形態に使用されていても、当該他の実施形態の符号と同じ要素を示すものではない。
図１１１（ａ）は、第５参考例の一実施形態に係るチップ抵抗器の構成を説明するための模式的な斜視図であり、図１１１（ｂ）は、チップ抵抗器が実装基板に実装された状態を示す模式的な断面図である。
このチップ抵抗器ｅ１は、微小なチップ部品であり、図１１１（ａ）に示すように、直方体形状をなしている。チップ抵抗器ｅ１の平面形状は、矩形である。チップ抵抗器ｅ１の寸法に関し、たとえば、長さＬ（長辺ｅ８１の長さ）が約０．６ｍｍであり、幅Ｗ（短辺ｅ８２の長さ）が約０．３ｍｍであり、厚さＴが約０．２ｍｍである。
このチップ抵抗器ｅ１は、基板上に多数個のチップ抵抗器ｅ１を格子状に形成してから当該基板に溝を形成した後、裏面研磨（または当該基板を溝で分断）して個々のチップ抵抗器ｅ１に分離することによって得られる。
チップ抵抗器ｅ１は、チップ抵抗器ｅ１の本体を構成する基板ｅ２と、一対の外部接続電極となる第１接続電極ｅ３および第２接続電極ｅ４と、第１接続電極ｅ３および第２接続電極ｅ４によって外部接続される素子ｅ５とを主に備えている。
基板ｅ２は、略直方体のチップ形状である。基板ｅ２において、図１１１（ａ）における上面は、表面ｅ２Ａである。表面ｅ２Ａは、基板ｅ２において素子ｅ５が形成される面（素子形成面）であり、略長方形状である。基板ｅ２の厚さ方向において表面ｅ２Ａとは反対側の面は、裏面ｅ２Ｂである。表面ｅ２Ａと裏面ｅ２Ｂとは、ほぼ同形状であり、互いに平行である。ただし、裏面ｅ２Ｂは、表面ｅ２Ａよりも大きい。そのため、表面ｅ２Ａに直交する方向から見た平面視において、表面ｅ２Ａは、裏面ｅ２Ｂの内側におさまる。表面ｅ２Ａにおける一対の長辺ｅ８１および短辺ｅ８２によって区画された矩形状の端縁を、縁部ｅ８５ということにし、裏面ｅ２Ｂにおける一対の長辺ｅ８１および短辺ｅ８２によって区画された矩形状の端縁を、縁部ｅ９０ということにする。
基板ｅ２は、表面ｅ２Ａおよび裏面ｅ２Ｂ以外に、複数の側面（側面ｅ２Ｃ、側面ｅ２Ｄ、側面ｅ２Ｅおよび側面ｅ２Ｆ）を有している。当該複数の側面は、表面ｅ２Ａおよび裏面ｅ２Ｂのそれぞれに交差（詳しくは、直交）して延びて、表面ｅ２Ａおよび裏面ｅ２Ｂの間を繋いでいる。
側面ｅ２Ｃは、表面ｅ２Ａおよび裏面ｅ２Ｂにおける長手方向一方側（図１１１（ａ）における左手前側）の短辺ｅ８２間に架設されていて、側面ｅ２Ｄは、表面ｅ２Ａおよび裏面ｅ２Ｂにおける長手方向他方側（図１１１（ａ）における右奥側）の短辺ｅ８２間に架設されている。側面ｅ２Ｃおよび側面ｅ２Ｄは、当該長手方向における基板ｅ２の両端面である。側面ｅ２Ｅは、表面ｅ２Ａおよび裏面ｅ２Ｂにおける短手方向一方側（図１１１（ａ）における左奥側）の長辺ｅ８１間に架設されていて、側面ｅ２Ｆは、表面ｅ２Ａおよび裏面ｅ２Ｂにおける短手方向他方側（図１１１（ａ）における右手前側）の長辺ｅ８１間に架設されている。側面ｅ２Ｅおよび側面ｅ２Ｆは、当該短手方向における基板ｅ２の両端面である。側面ｅ２Ｃおよび側面ｅ２Ｄのそれぞれは、側面ｅ２Ｅおよび側面ｅ２Ｆのそれぞれと交差（詳しくは、直交）している。
以上により、表面ｅ２Ａ〜側面ｅ２Ｆにおいて隣り合うもの同士は、略直角を成している。
側面ｅ２Ｃ、側面ｅ２Ｄ、側面ｅ２Ｅおよび側面ｅ２Ｆのそれぞれ（以下では、「各側面」ということにする）は、表面ｅ２Ａ側の粗面領域Ｓと、裏面ｅ２Ｂ側の筋状パターン領域Ｐとを有している。各側面は、粗面領域Ｓでは、図１１１（ａ）の細かいドットで示したように、不規則パターンのざらざらした粗面になっている。各側面は、筋状パターン領域Ｐでは、後述するダイシングソーの研削跡をなす多数の筋（ソーマーク）Ｖが規則的なパターンで残っている。このように、各側面に粗面領域Ｓおよび筋状パターン領域Ｐが存在するのは、チップ抵抗器ｅ１の製造工程によるからであり、詳しくは、追って説明する。
各側面において、粗面領域Ｓは、表面ｅ２Ａ側の略半分を占めていて、筋状パターン領域Ｐは、裏面ｅ２Ｂ側の略半分を占めている。各側面において、筋状パターン領域Ｐが粗面領域Ｓよりも基板ｅ２の外方（平面視における基板ｅ２の外側）にはみ出ており、これにより、粗面領域Ｓと筋状パターン領域Ｐとの間に、段差Ｎが形成されている。段差Ｎは、粗面領域Ｓの下端縁と筋状パターン領域Ｐの上端縁との間をつないで表面ｅ２Ａおよび裏面ｅ２Ｂと平行に延びている。各側面の段差Ｎはつながっていて、全体として、平面視で表面ｅ２Ａの縁部ｅ８５と裏面ｅ２Ｂの縁部ｅ９０との間に位置する矩形枠体状をなしている。
このように各側面に段差Ｎが設けられているので、前述したように、裏面ｅ２Ｂは、表面ｅ２Ａよりも大きい。
基板ｅ２では、表面ｅ２Ａおよび側面ｅ２Ｃ〜ｅ２Ｆのそれぞれの全域（各側面では粗面領域Ｓおよび筋状パターン領域Ｐの両方）がパッシベーション膜ｅ２３で覆われている。そのため、厳密には、図１１１（ａ）では、表面ｅ２Ａおよび側面ｅ２Ｃ〜ｅ２Ｆのそれぞれの全域は、パッシベーション膜ｅ２３の内側（裏側）に位置していて、外部に露出されていない。ここで、パッシベーション膜ｅ２３において、表面ｅ２Ａを覆う部分を表面被覆部ｅ２３Ａといい、側面ｅ２Ｃ〜ｅ２Ｆのそれぞれを覆う部分を側面被覆部ｅ２３Ｂということにする。
さらに、チップ抵抗器ｅ１は、樹脂膜ｅ２４を有している。樹脂膜ｅ２４は、パッシベーション膜ｅ２３上に形成されており、表面ｅ２Ａの全域を少なくとも覆う保護膜（保護樹脂膜）である。
パッシベーション膜ｅ２３および樹脂膜ｅ２４については、以降で詳説する。
第１接続電極ｅ３および第２接続電極ｅ４は、基板ｅ２の表面ｅ２Ａ上において縁部ｅ８５よりも内側の領域に形成されていて、表面ｅ２Ａ上の樹脂膜ｅ２４から部分的に露出されている。換言すれば、樹脂膜ｅ２４は、第１接続電極ｅ３および第２接続電極ｅ４を露出させるように表面ｅ２Ａ（厳密には表面ｅ２Ａ上のパッシベーション膜ｅ２３）を覆っている。第１接続電極ｅ３および第２接続電極ｅ４のそれぞれは、たとえば、Ｎｉ（ニッケル）、Ｐｄ（パラジウム）およびＡｕ（金）をこの順番で表面ｅ２Ａ上に積層することによって構成されている。第１接続電極ｅ３および第２接続電極ｅ４は、表面ｅ２Ａの長手方向に間隔を隔てて配置されており、表面ｅ２Ａの短手方向において長手である。図１１１（ａ）では、表面ｅ２Ａにおいて、側面ｅ２Ｃ寄りの位置に第１接続電極ｅ３が設けられ、側面ｅ２Ｄ寄りの位置に第２接続電極ｅ４が設けられている。
素子ｅ５は、素子回路網であって、基板ｅ２上（表面ｅ２Ａ上）、詳しくは、基板ｅ２の表面ｅ２Ａにおける第１接続電極ｅ３と第２接続電極ｅ４との間の領域に形成されていて、パッシベーション膜ｅ２３（表面被覆部ｅ２３Ａ）および樹脂膜ｅ２４によって上から被覆されている。この実施形態の素子ｅ５は、抵抗ｅ５６である。抵抗ｅ５６は、等しい抵抗値を有する複数個の（単位）抵抗体Ｒを表面ｅ２Ａ上でマトリックス状に配列した抵抗回路網によって構成されている。各抵抗体Ｒは、ＴｉＮ（窒化チタン）、ＴｉＯＮ（酸化窒化チタン）またはＴｉＳｉＯＮからなる。素子ｅ５は、後述する配線膜ｅ２２に電気的に接続されていて、配線膜ｅ２２を介して第１接続電極ｅ３と第２接続電極ｅ４とに電気的に接続されている。
図１１１（ｂ）に示すように、第１接続電極ｅ３および第２接続電極ｅ４を実装基板ｅ９に対向させて、半田ｅ１３によって、実装基板ｅ９における１対の接続端子ｅ８８に対して電気的かつ機械的に接続する。これによって、チップ抵抗器ｅ１を実装基板ｅ９に実装（フリップチップ接続）することができる。なお、外部接続電極として機能する第１接続電極ｅ３および第２接続電極ｅ４は、半田濡れ性の向上および信頼性の向上のために、金（Ａｕ）で形成するか、または表面に金メッキを施すことが望ましい。
図１１２は、チップ抵抗器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成（レイアウトパターン）を示す図である。
図１１２を参照して、抵抗回路網である素子ｅ５は、行方向（基板ｅ２の長手方向）に沿って配列された８個の抵抗体Ｒと、列方向（基板ｅ２の幅方向）に沿って配列された４４個の抵抗体Ｒとで構成された合計３５２個の抵抗体Ｒを有している。これらの抵抗体Ｒは、素子ｅ５の抵抗回路網を構成する複数の素子要素である。
これら多数個の抵抗体Ｒが１個〜６４個の所定個数毎にまとめられて電気的に接続されることによって、複数種類の抵抗回路が形成されている。形成された複数種類の抵抗回路は、導体膜Ｄ（導体で形成された配線膜）で所定の態様に接続されている。さらに、基板ｅ２の表面ｅ２Ａには、抵抗回路を素子ｅ５に対して電気的に組み込んだり、または、素子ｅ５から電気的に分離したりするために切断（溶断）可能な複数のヒューズ（ヒューズ）Ｆが設けられている。複数のヒューズＦおよび導体膜Ｄは、第２接続電極ｅ３の内側辺沿いに、配置領域が直線状になるように配列されている。より具体的には、複数のヒューズＦおよび導体膜Ｄが隣接するように配置され、その配列方向が直線状になっている。複数のヒューズＦは、複数種類の抵抗回路（抵抗回路毎の複数の抵抗体Ｒ）のそれぞれを第２接続電極ｅ３に対して切断可能（切り離し可能）に接続している。
図１１３Ａは、図１１２に示す素子の一部分を拡大して描いた平面図である。図１１３Ｂは、素子における抵抗体の構成を説明するために描いた図１１３ＡのＢ−Ｂに沿う長さ方向の縦断面図である。図１１３Ｃは、素子における抵抗体の構成を説明するために描いた図１１３ＡのＣ−Ｃに沿う幅方向の縦断面図である。
図１１３Ａ、図１１３Ｂおよび図１１３Ｃを参照して、抵抗体Ｒの構成について説明をする。
チップ抵抗器ｅ１は、前述した配線膜ｅ２２、パッシベーション膜ｅ２３および樹脂膜ｅ２４の他に、絶縁層ｅ２０と抵抗体膜ｅ２１とをさらに備えている（図１１３Ｂおよび図１１３Ｃ参照）。絶縁層ｅ２０、抵抗体膜ｅ２１、配線膜ｅ２２、パッシベーション膜ｅ２３および樹脂膜ｅ２４は、基板ｅ２（表面ｅ２Ａ）上に形成されている。
絶縁層ｅ２０は、ＳｉＯ２（酸化シリコン）からなる。絶縁層ｅ２０は、基板ｅ２の表面ｅ２Ａの全域を覆っている。絶縁層ｅ２０の厚さは、約１００００Åである。
抵抗体膜ｅ２１は、絶縁層ｅ２０上に形成されている。抵抗体膜ｅ２１は、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮにより形成されている。抵抗体膜ｅ２１の厚さは、約２０００Åである。抵抗体膜ｅ２１は、第１接続電極ｅ３と第２接続電極ｅ４との間を平行に直線状に延びる複数本の抵抗体膜（以下「抵抗体膜ラインｅ２１Ａ」という）を構成していて、抵抗体膜ラインｅ２１Ａは、ライン方向に所定の位置で切断されている場合がある（図１１３Ａ参照）。
抵抗体膜ラインｅ２１Ａ上には、配線膜ｅ２２が積層されている。配線膜ｅ２２は、Ａｌ（アルミニウム）またはアルミニウムとＣｕ（銅）との合金（ＡｌＣｕ合金）からなる。配線膜ｅ２２の厚さは、約８０００Åである。配線膜ｅ２２は、抵抗体膜ラインｅ２１Ａ上に、ライン方向に一定間隔Ｒを開けて積層されていて、抵抗体膜ラインｅ２１Ａに接している。
この構成の抵抗体膜ラインｅ２１Ａおよび配線膜ｅ２２の電気的特徴を回路記号で示すと、図１１４の通りである。すなわち、図１１４（ａ）に示すように、所定間隔Ｒの領域の抵抗体膜ラインｅ２１Ａ部分が、それぞれ、一定の抵抗値ｒを有する１つの抵抗体Ｒを形成している。
そして、配線膜ｅ２２が積層された領域では、配線膜ｅ２２が隣り合う抵抗体Ｒ同士を電気的に接続することによって、当該配線膜ｅ２２で抵抗体膜ラインｅ２１Ａが短絡されている。よって、図１１４（ｂ）に示す抵抗ｒの抵抗体Ｒの直列接続からなる抵抗回路が形成されている。
また、隣接する抵抗体膜ラインｅ２１Ａ同士は抵抗体膜ｅ２１および配線膜ｅ２２で接続されているから、図１１３Ａに示す素子ｅ５の抵抗回路網は、図１１４（ｃ）に示す（前述した抵抗体Ｒの単位抵抗からなる）抵抗回路を構成している。このように、抵抗体膜ｅ２１および配線膜ｅ２２は、抵抗体Ｒや抵抗回路（つまり素子ｅ５）を構成している。そして、各抵抗体Ｒは、抵抗体膜ラインｅ２１Ａ（抵抗体膜ｅ２１）と、抵抗体膜ラインｅ２１Ａ上にライン方向に一定間隔をあけて積層された複数の配線膜ｅ２２とを含み、配線膜ｅ２２が積層されていない一定間隔Ｒ部分の抵抗体膜ラインｅ２１Ａが、１個の抵抗体Ｒを構成している。抵抗体Ｒを構成している部分における抵抗体膜ラインｅ２１Ａは、その形状および大きさが全て等しい。よって、基板ｅ２上にマトリックス状に配列された多数個の抵抗体Ｒは、等しい抵抗値を有している。
また、抵抗体膜ラインｅ２１Ａ上に積層された配線膜ｅ２２は、抵抗体Ｒを形成するとともに、複数個の抵抗体Ｒを接続して抵抗回路を構成するための導体膜Ｄの役目も果たしている（図１１２参照）。
図１１５（ａ）は、図１１２に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズを含む領域の部分拡大平面図であり、図１１５（ｂ）は、図１１５（ａ）のＢ−Ｂに沿う断面構造を示す図である。
図１１５（ａ）および（ｂ）に示すように、前述したヒューズＦおよび導体膜Ｄも、抵抗体Ｒを形成する抵抗体膜ｅ２１上に積層された配線膜ｅ２２により形成されている。すなわち、抵抗体Ｒを形成する抵抗体膜ラインｅ２１Ａ上に積層された配線膜ｅ２２と同じレイヤーに、配線膜ｅ２２と同じ金属材料であるＡｌまたはＡｌＣｕ合金によってヒューズＦおよび導体膜Ｄが形成されている。なお、配線膜ｅ２２は、前述したように、抵抗回路を形成するために、複数個の抵抗体Ｒを電気的に接続する導体膜Ｄとしても用いられている。
つまり、抵抗体膜ｅ２１上に積層された同一レイヤーにおいて、抵抗体Ｒを形成するための配線膜や、ヒューズＦや、導体膜Ｄや、さらには、素子ｅ５を第１接続電極ｅ３および第２接続電極ｅ４に接続するための配線膜が、配線膜ｅ２２として、同一の金属材料（ＡｌまたはＡｌＣｕ合金）を用いて形成されている。なお、ヒューズＦを配線膜ｅ２２と異ならせている（区別している）のは、ヒューズＦが切断しやすいように細く形成されていること、および、ヒューズＦの周囲に他の回路要素が存在しないように配置されていることによるからである。
ここで、配線膜ｅ２２において、ヒューズＦが配置された領域を、トリミング対象領域Ｘということにする（図１１２および図１１５（ａ）参照）。トリミング対象領域Ｘは、第２接続電極ｅ３の内側辺沿いの直線状領域であって、トリミング対象領域Ｘには、ヒューズＦだけでなく、導体膜Ｄも配置されている。また、トリミング対象領域Ｘの配線膜ｅ２２の下方にも抵抗体膜ｅ２１が形成されている（図１１５（ｂ）参照）。そして、ヒューズＦは、配線膜ｅ２２において、トリミング対象領域Ｘ以外の部分よりも配線間距離が大きい（周囲から離された）配線である。
なお、ヒューズＦは、配線膜ｅ２２の一部だけでなく、抵抗体Ｒ（抵抗体膜ｅ２１）の一部と抵抗体膜ｅ２１上の配線膜ｅ２２の一部とのまとまり（ヒューズ素子）を指していてもよい。
また、ヒューズＦは、導体膜Ｄと同一のレイヤーを用いる場合のみを説明したが、導体膜Ｄでは、その上に更に別の導体膜を積層するようにし、導体膜Ｄ全体の抵抗値を下げるようにしてもよい。なお、この場合であっても、ヒューズＦの上に導体膜を積層しなければ、ヒューズＦの溶断性が悪くなることはない。
図１１６は、第５参考例の実施形態に係る素子の電気回路図である。
図１１６を参照して、素子ｅ５は、基準抵抗回路Ｒ８と、抵抗回路Ｒ６４、２つの抵抗回路Ｒ３２、抵抗回路Ｒ１６、抵抗回路Ｒ８、抵抗回路Ｒ４、抵抗回路Ｒ２、抵抗回路Ｒ１、抵抗回路Ｒ／２、抵抗回路Ｒ／４、抵抗回路Ｒ／８、抵抗回路Ｒ／１６、抵抗回路Ｒ／３２とを第１接続電極ｅ３からこの順番で直列接続することによって構成されている。基準抵抗回路Ｒ８および抵抗回路Ｒ６４〜Ｒ２のそれぞれは、自身の末尾の数（Ｒ６４の場合には「６４」）と同数の抵抗体Ｒを直列接続することで構成されている。抵抗回路Ｒ１は、１つの抵抗体Ｒで構成されている。抵抗回路Ｒ／２〜Ｒ／３２のそれぞれは、自身の末尾の数（Ｒ／３２の場合には「３２」）と同数の抵抗体Ｒを並列接続することで構成されている。抵抗回路の末尾の数の意味については、後述する図１１７および図１１８においても同じである。
そして、基準抵抗回路Ｒ８以外の抵抗回路Ｒ６４〜抵抗回路Ｒ／３２のそれぞれに対して、ヒューズＦが１つずつ並列的に接続されている。ヒューズＦ同士は、直接または導体膜Ｄ（図１１５（ａ）参照）を介して直列に接続されている。
図１１６に示すように全てのヒューズＦが溶断されていない状態では、素子ｅ５は、第１接続電極ｅ３および第２接続電極ｅ４間に設けられた８個の抵抗体Ｒの直列接続からなる基準抵抗回路Ｒ８の抵抗回路を構成している。たとえば、１個の抵抗体Ｒの抵抗値ｒをｒ＝８Ωとすれば、８ｒ＝６４Ωの抵抗回路（基準抵抗回路Ｒ８）により第１接続電極ｅ３および第２接続電極ｅ４が接続されたチップ抵抗器ｅ１が構成されている。
また、全てのヒューズＦが溶断されていない状態では、基準抵抗回路Ｒ８以外の複数種類の抵抗回路は、短絡された状態となっている。つまり、基準抵抗回路Ｒ８には、１２種類１３個の抵抗回路Ｒ６４〜Ｒ／３２が直列に接続されているが、各抵抗回路は、それぞれ並列に接続されたヒューズＦにより短絡されているので、電気的に見ると、各抵抗回路は素子ｅ５に組み込まれてはいない。
この実施形態に係るチップ抵抗器ｅ１では、要求される抵抗値に応じて、ヒューズＦを選択的に、たとえばレーザ光で溶断する。それにより、並列的に接続されたヒューズＦが溶断された抵抗回路は、素子ｅ５に組み込まれることになる。よって、素子ｅ５の全体の抵抗値を、溶断されたヒューズＦに対応する抵抗回路が直列に接続されて組み込まれた抵抗値とすることができる。
特に、複数種類の抵抗回路は、等しい抵抗値を有する抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個…と、公比が２となる等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗回路ならびに等しい抵抗値の抵抗体Ｒが並列に２個、４個、８個、１６個…と、公比が２となる等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗回路を備えている。そのため、ヒューズＦ（前述したヒューズ素子も含む）を選択的に溶断することにより、素子ｅ５（抵抗ｅ５６）全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調整して、チップ抵抗器ｅ１において所望の値の抵抗を発生させることができる。
図１１７は、第５参考例の他の実施形態に係る素子の電気回路図である。
図１１６に示すように基準抵抗回路Ｒ８および抵抗回路Ｒ６４〜抵抗回路Ｒ／３２を直列接続して素子ｅ５を構成する代わりに、図１１７に示すように素子ｅ５を構成してもかまわない。詳しくは、第１接続電極ｅ３および第２接続電極ｅ４の間で、基準抵抗回路Ｒ／１６と、１２種類の抵抗回路Ｒ／１６、Ｒ／８、Ｒ／４、Ｒ／２、Ｒ１、Ｒ２、Ｒ４、Ｒ８、Ｒ１６、Ｒ３２、Ｒ６４、Ｒ１２８の並列接続回路との直列接続回路によって素子ｅ５を構成してもよい。
この場合、基準抵抗回路Ｒ／１６以外の１２種類の抵抗回路には、それぞれ、ヒューズＦが直列に接続されている。全てのヒューズＦが溶断されていない状態では、各抵抗回路は素子ｅ５に対して電気的に組み込まれている。要求される抵抗値に応じて、ヒューズＦを選択的に、たとえばレーザ光で溶断すれば、溶断されたヒューズＦに対応する抵抗回路（ヒューズＦが直列に接続された抵抗回路）は、素子ｅ５から電気的に分離されるので、チップ抵抗器ｅ１全体の抵抗値を調整することができる。
図１１８は、第５参考例のさらに他の実施形態に係る素子の電気回路図である。
図１１８に示す素子ｅ５の特徴は、複数種類の抵抗回路の直列接続と、複数種類の抵抗回路の並列接続とが直列に接続された回路構成となっていることである。直列接続される複数種類の抵抗回路には、先の実施形態と同様、抵抗回路毎に、並列にヒューズＦが接続されていて、直列接続された複数種類の抵抗回路は、全てヒューズＦで短絡状態とされている。従って、ヒューズＦを溶断すると、その溶断されるヒューズＦで短絡されていた抵抗回路が、素子ｅ５に電気的に組み込まれることになる。
一方、並列接続された複数種類の抵抗回路には、それぞれ、直列にヒューズＦが接続されている。従って、ヒューズＦを溶断することにより、溶断されたヒューズＦが直列に接続されている抵抗回路を、抵抗回路の並列接続から電気的に切り離すことができる。
かかる構成とすれば、たとえば、１ｋΩ以下の小抵抗は並列接続側で作り、１ｋΩ以上の抵抗回路を直列接続側で作れば、数Ωの小抵抗から数ＭΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗の回路網を用いて作ることができる。つまり、チップ抵抗器ｅ１では、一つまたは複数のヒューズＦを選択して切断することにより、複数種類の抵抗値に、容易にかつ速やかに対応することができる。換言すれば、抵抗値の異なる複数の抵抗体Ｒを組み合わせることによって、様々な抵抗値のチップ抵抗器ｅ１を共通の設計で実現することができる。
以上のように、このチップ抵抗器ｅ１では、トリミング対象領域Ｘにおいて、複数の抵抗体Ｒ（抵抗回路）の接続状態が変更可能である。
図１１９は、チップ抵抗器の模式的な断面図である。
次に、図１１９を参照して、チップ抵抗器ｅ１についてさらに詳しく説明する。なお、説明の便宜上、図１１９では、前述した素子ｅ５については簡略化して示しているとともに、基板ｅ２以外の各要素にはハッチングを付している。
ここでは、前述したパッシベーション膜ｅ２３および樹脂膜ｅ２４について説明する。
パッシベーション膜ｅ２３は、たとえばＳｉＮ（窒化シリコン）からなり、その厚さは、１０００Å〜５０００Å（ここでは、約３０００Å）である。パッシベーション膜ｅ２３は、前述したように、表面ｅ２Ａの全域に亘って設けられた表面被覆部ｅ２３Ａと、側面ｅ２Ｃ〜ｅ２Ｆのそれぞれにおける全域に亘って設けられた側面被覆部ｅ２３Ｂとを含む。表面被覆部ｅ２３Ａは、抵抗体膜ｅ２１および抵抗体膜ｅ２１上の各配線膜ｅ２２（つまり、素子ｅ５）を表面（図１１９の上側）から被覆していて、素子ｅ５における各抵抗体Ｒの上面を覆っている。そのため、表面被覆部ｅ２３Ａは、前述したトリミング対象領域Ｘにおける配線膜ｅ２２も覆っている（図１１５（ｂ）参照）。また、表面被覆部ｅ２３Ａは、素子ｅ５（配線膜ｅ２２および抵抗体膜ｅ２１）に接しており、抵抗体膜ｅ２１以外の領域では絶縁層ｅ２０にも接している。これにより、表面被覆部ｅ２３Ａは、表面ｅ２Ａ全域を覆って素子ｅ５および絶縁層ｅ２０を保護する保護膜として機能している。また、表面ｅ２Ａでは、表面被覆部ｅ２３Ａによって、抵抗体Ｒ間における配線膜ｅ２２以外での短絡（隣り合う抵抗体膜ラインｅ２１Ａ間における短絡）が防止されている。
一方、側面ｅ２Ｃ〜ｅ２Ｆのそれぞれに設けられた側面被覆部ｅ２３Ｂは、側面ｅ２Ｃ〜ｅ２Ｆのそれぞれを保護する保護層として機能している。側面被覆部ｅ２３Ｂは、側面ｅ２Ｃ〜ｅ２Ｆのそれぞれにおいて、粗面領域Ｓおよび筋状パターン領域Ｐを全て覆っており、粗面領域Ｓと筋状パターン領域Ｐとの間の段差Ｎも漏れなく覆っている。
また、側面ｅ２Ｃ〜ｅ２Ｆのそれぞれと表面ｅ２Ａとの境界は、前述した縁部ｅ８５であるが、パッシベーション膜ｅ２３は、当該境界（縁部ｅ８５）も覆っている。パッシベーション膜ｅ２３において、縁部ｅ８５を覆っている部分（縁部ｅ８５に重なっている部分）を端部ｅ２３Ｃということにする。
樹脂膜ｅ２４は、パッシベーション膜ｅ２３とともにチップ抵抗器ｅ１の表面ｅ２Ａを保護するものであり、ポリイミド等の樹脂からなる。樹脂膜ｅ２４は、平面視における表面ｅ２Ａにおいて第１接続電極ｅ３および第２接続電極ｅ４以外の領域を全て覆うように、パッシベーション膜ｅ２３の表面被覆部ｅ２３Ａ（前述した端部ｅ２３Ｃも含む）上に形成されている。そのため、樹脂膜ｅ２４は、表面ｅ２Ａ上の表面被覆部ｅ２３Ａの表面（表面被覆部ｅ２３Ａに被覆された素子ｅ５やヒューズＦも含む）の全域を被覆している。一方で、樹脂膜ｅ２４は、側面ｅ２Ｃ〜ｅ２Ｆを覆っていない。そのため、樹脂膜ｅ２４の外周における縁２４Ａは、平面視において側面被覆部ｅ２３Ｂと整合しており、縁２４Ａにおける樹脂膜ｅ２４の側端面ｅ２４Ｂは、側面被覆部ｅ２３Ｂ（厳密には、各側面の粗面領域Ｓにおける側面被覆部ｅ２３Ｂ）と面一となって、基板ｅ２の厚さ方向に延びている。樹脂膜ｅ２４の表面ｅ２４Ｃは、基板ｅ２の表面ｅ２Ａと平行となるように平坦に延びている。チップ抵抗器ｅ１における基板ｅ２の表面ｅ２Ａ側に応力がかかった場合に、樹脂膜ｅ２４の表面ｅ２４Ｃ（特に、第１接続電極ｅ３と第２接続電極ｅ４との間の領域の表面ｅ２４Ｃ）が、応力分散面として機能して、当該応力を分散する。
また、樹脂膜ｅ２４において、平面視で離れた２つの位置には、開口ｅ２５が１つずつ形成されている。各開口ｅ２５は、樹脂膜ｅ２４およびパッシベーション膜ｅ２３（表面被覆部ｅ２３Ａ）を、それぞれの厚さ方向において連続して貫通する貫通孔である。そのため、開口ｅ２５は、樹脂膜ｅ２４だけでなくパッシベーション膜ｅ２３にも形成されている。各開口ｅ２５からは、配線膜ｅ２２の一部が露出されている。配線膜ｅ２２において各開口ｅ２５から露出された部分は、外部接続用のパッド領域ｅ２２Ａ（パッド）となっている。各開口ｅ２５は、表面被覆部ｅ２３Ａでは、表面被覆部ｅ２３Ａの厚さ方向（基板ｅ２の厚さ方向と同じ）に沿って延びていて、樹脂膜ｅ２４では、表面被覆部ｅ２３Ａ側から樹脂膜ｅ２４の表面ｅ２４Ｃに向かうのに従って基板ｅ２の長手方向（図１１９における左右方向）に徐々に広がっている。そのため、樹脂膜ｅ２４において開口ｅ２５を区画する区画面ｅ２４Ｄは、基板ｅ２の厚さ方向に対して交差する傾斜面になっている。なお、樹脂膜ｅ２４において各開口ｅ２５を縁取る部分には、開口ｅ２５を前記長手方向から区画する１対の区画面ｅ２４Ｄが存在するが、これらの区画面ｅ２４Ｄの間隔は、表面被覆部ｅ２３Ａ側から樹脂膜ｅ２４の表面ｅ２４Ｃに向かうのに従って次第に広がっている。また、樹脂膜ｅ２４において各開口ｅ２５を縁取る部分には、開口ｅ２５を基板ｅ２の短手方向から区画する別の１対の区画面ｅ２４Ｄが存在するが（図１１９にはあらわれていない）、これらの区画面ｅ２４Ｄの間隔も、表面被覆部ｅ２３Ａ側から樹脂膜ｅ２４の表面ｅ２４Ｃに向かうのに従って次第に広がっていてもよい。
２つの開口ｅ２５のうち、一方の開口ｅ２５は、第１接続電極ｅ３によって埋め尽くされ、他方の開口ｅ２５は、第２接続電極ｅ４によって埋め尽くされている。第１接続電極ｅ３および第２接続電極ｅ４のそれぞれは、樹脂膜ｅ２４の表面ｅ２４Ｃに向かって広がる開口ｅ２５に応じて、樹脂膜ｅ２４の表面ｅ２４Ｃに向かって広がっている。そのため、第１接続電極ｅ３および第２接続電極ｅ４のそれぞれの縦断面（基板ｅ２の長手方向および厚さ方向に沿う平面で切断したときの切断面）は、基板ｅ２の表面ｅ２Ａ側に上底を有して樹脂膜ｅ２４の表面ｅ２４Ｃ側に下底を有する台形状をなしている。また、当該下底が第１接続電極ｅ３および第２接続電極ｅ４のそれぞれにおける表面ｅ３Ａ，ｅ４Ａとなるのだが、表面ｅ３Ａ，ｅ４Ａのそれぞれでは、開口ｅ２５側の端部が基板ｅ２の表面ｅ２Ａ側へ湾曲している。なお、開口ｅ２５が樹脂膜ｅ２４の表面ｅ２４Ｃに向かって広がっていない場合（開口ｅ２５を区画する区画面ｅ２４Ｄが基板ｅ２の厚さ方向に延びている）には、表面ｅ３Ａ，ｅ４Ａのそれぞれは、開口ｅ２５側の端部を含む全ての領域において、基板ｅ２の表面ｅ２Ａに沿った平坦面になる。
また、前述したように、第１接続電極ｅ３および第２接続電極ｅ４のそれぞれは、Ｎｉ、ＰｄおよびＡｕをこの順番で表面ｅ２Ａ上に積層することによって構成されているので、Ｎｉ層ｅ３３、Ｐｄ層ｅ３４およびＡｕ層ｅ３５を表面ｅ２Ａ側からこの順で有している。そのため、第１接続電極ｅ３および第２接続電極ｅ４のそれぞれにおいて、Ｎｉ層ｅ３３とＡｕ層ｅ３５との間にＰｄ層ｅ３４が介装されている。第１接続電極ｅ３および第２接続電極ｅ４のそれぞれにおいて、Ｎｉ層ｅ３３は各接続電極の大部分を占めており、Ｐｄ層ｅ３４およびＡｕ層ｅ３５は、Ｎｉ層ｅ３３に比べて格段に薄く形成されている。Ｎｉ層ｅ３３は、チップ抵抗器ｅ１が実装基板ｅ９に実装された際に（図１１１（ｂ）参照）、各開口ｅ２５のパッド領域ｅ２２Ａにおける配線膜ｅ２２のＡｌと、前述した半田ｅ１３とを中継する役割を有している。
第１接続電極ｅ３および第２接続電極ｅ４では、Ｎｉ層ｅ３３の表面が、Ｐｄ層ｅ３４を介してＡｕ層ｅ３５によって覆われているので、Ｎｉ層ｅ３３が酸化することを防止できる。また、Ａｕ層ｅ３５を薄くすることによってＡｕ層ｅ３５に貫通孔（ピンホール）ができてしまっても、Ｎｉ層ｅ３３とＡｕ層ｅ３５との間に介装されたＰｄ層ｅ３４が当該貫通孔を塞いでいるので、当該貫通孔からＮｉ層ｅ３３が外部に露出されて酸化することを防止できる。
そして、第１接続電極ｅ３および第２接続電極ｅ４のそれぞれでは、Ａｕ層ｅ３５が、表面ｅ３Ａ，ｅ４Ａとして、最表面に露出しており、樹脂膜ｅ２４の表面ｅ２４Ａにおいて開口ｅ２５から外部を臨んでいる。第１接続電極ｅ３は、一方の開口ｅ２５を介して、この開口ｅ２５におけるパッド領域ｅ２２Ａにおいて配線膜ｅ２２に対して電気的に接続されている。第２接続電極ｅ４は、他方の開口ｅ２５を介して、この開口ｅ２５におけるパッド領域ｅ２２Ａにおいて配線膜ｅ２２に対して電気的に接続されている。第１接続電極ｅ３および第２接続電極ｅ４のそれぞれでは、Ｎｉ層ｅ３３がパッド領域ｅ２２Ａに対して接続されている。これにより、第１接続電極ｅ３および第２接続電極ｅ４のそれぞれは、素子ｅ５に対して電気的に接続されている。ここで、配線膜ｅ２２は、抵抗体Ｒのまとまり（抵抗ｅ５６）、第１接続電極ｅ３および第２接続電極ｅ４のそれぞれに接続された配線を形成している。
このように、開口ｅ２５が形成された樹脂膜ｅ２４およびパッシベーション膜ｅ２３は、開口ｅ２５から第１接続電極ｅ３および第２接続電極ｅ４を露出させた状態で表面ｅ２Ａを覆っている。そのため、樹脂膜ｅ２４の表面ｅ２４Ｃにおいて開口ｅ２５に露出された第１接続電極ｅ３および第２接続電極ｅ４を介して、チップ抵抗器ｅ１と実装基板ｅ９との間における電気的接続を達成することができる（図１１１（ｂ）参照）。
ここで、樹脂膜ｅ２４の厚み、つまり、基板ｅ２の表面ｅ２Ａからの樹脂膜ｅ２４の表面ｅ２４Ｃまでの高さＨは、第１接続電極ｅ３および第２接続電極ｅ４のそれぞれの（表面ｅ２Ａからの）高さＪ以上である。図１１９では、第１の実施形態として、高さＨと高さＪとは同じになっていて、樹脂膜ｅ２４の表面ｅ２４Ｃと、第１接続電極ｅ３および第２接続電極ｅ４のそれぞれの表面ｅ３Ａ，ｅ４Ａとが面一になっている。
図１２０Ａ〜図１２０Ｈは、図１１９に示すチップ抵抗器の製造方法を示す図解的な断面図である。
まず、図１２０Ａに示すように、基板ｅ２の元となる基板ｅ３０を用意する。この場合、基板ｅ３０の表面ｅ３０Ａは、基板ｅ２の表面ｅ２Ａであり、基板ｅ３０の裏面ｅ３０Ｂは、基板ｅ２の裏面ｅ２Ｂである。
そして、基板ｅ３０の表面ｅ３０Ａを熱酸化して、表面ｅ３０ＡにＳｉＯ２等からなる絶縁層ｅ２０を形成し、絶縁層ｅ２０上に素子ｅ５（抵抗体Ｒおよび抵抗体Ｒに接続された配線膜ｅ２２）を形成する。具体的には、スパッタリングにより、まず、絶縁層ｅ２０の上にＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮの抵抗体膜ｅ２１を全面に形成し、さらに、抵抗体膜ｅ２１に接するように抵抗体膜ｅ２１の上にアルミニウム（Ａｌ）の配線膜ｅ２２を積層する。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングにより抵抗体膜ｅ２１および配線膜ｅ２２を選択的に除去してパターニングし、図１１３Ａに示すように、平面視で、抵抗体膜ｅ２１が積層された一定幅の抵抗体膜ラインｅ２１Ａが一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗体膜ラインｅ２１Ａおよび配線膜ｅ２２が切断された領域も形成されるとともに、前述したトリミング対象領域ＸにおいてヒューズＦおよび導体膜Ｄが形成される（図１１２参照）。続いて、たとえばウェットエッチングにより抵抗体膜ラインｅ２１Ａの上に積層された配線膜ｅ２２を選択的に除去してパターニングする。この結果、抵抗体膜ラインｅ２１Ａ上に一定間隔Ｒをあけて配線膜ｅ２２が積層された構成の素子ｅ５（換言すれば複数の抵抗体Ｒ）が得られる。このように、抵抗体膜ｅ２１に配線膜ｅ２２を積層して抵抗体膜ｅ２１および配線膜ｅ２２をパターニングするだけで、複数の抵抗体ＲとともにヒューズＦも一括して簡易に形成することができる。なお、抵抗体膜ｅ２１および配線膜ｅ２２が目標寸法で形成されたか否かを確かめるために、素子ｅ５全体の抵抗値を測定してもよい。
図１２０Ａを参照して、素子ｅ５は、１枚の基板ｅ３０に形成するチップ抵抗器ｅ１の数に応じて、基板ｅ３０の表面ｅ３０Ａ上における多数の箇所に形成される。基板ｅ３０において（１つの）素子ｅ５（前述した抵抗ｅ５６）が形成された１つの領域をチップ部品領域Ｙというと、基板ｅ３０の表面ｅ３０Ａ上には、抵抗ｅ５６をそれぞれ有する複数のチップ部品領域Ｙ（つまり、素子ｅ５）が形成（設定）される。１つのチップ部品領域Ｙは、完成した１つのチップ抵抗器ｅ１（図１１９参照）を平面視したものと一致する。そして、基板ｅ３０の表面ｅ３０Ａにおいて、隣り合うチップ部品領域Ｙの間の領域を、境界領域Ｚということにする。境界領域Ｚは、帯状をなしていて、平面視で格子状に延びている。境界領域Ｚによって区画された１つの格子の中にチップ部品領域Ｙが１つ配置されている。境界領域Ｚの幅は、１μｍ〜６０μｍ（たとえば２０μｍ）と極めて狭いので、基板ｅ３０では多くのチップ部品領域Ｙを確保でき、結果としてチップ抵抗器ｅ１の大量生産が可能になる。
次いで、図１２０Ａに示すように、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、ＳｉＮからなる絶縁膜ｅ４５を、基板ｅ３０の表面ｅ３０Ａの全域に亘って形成する。絶縁膜ｅ４５は、絶縁層ｅ２０および絶縁層ｅ２０上の素子ｅ５（抵抗体膜ｅ２１や配線膜ｅ２２）を全て覆っていて、これらに接している。そのため、絶縁膜ｅ４５は、前述したトリミング対象領域Ｘ（図１１２参照）における配線膜ｅ２２も覆っている。また、絶縁膜ｅ４５は、基板ｅ３０の表面ｅ３０Ａにおいて全域に亘って形成されることから、表面ｅ３０Ａにおいて、トリミング対象領域Ｘ以外の領域にまで延びて形成される。これにより、絶縁膜ｅ４５は、表面ｅ３０Ａ（表面ｅ３０Ａ上の素子ｅ５も含む）全域を保護する保護膜となる。
次いで、図１２０Ｂに示すように、絶縁膜ｅ４５を全て覆うように、基板ｅ３０の表面ｅ３０Ａの全域に亘ってレジストパターンｅ４１を形成する。レジストパターンｅ４１には、開口ｅ４２が形成されている。
図１２１は、図１２０Ｂの工程において第１溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。
図１２１を参照して、レジストパターンｅ４１の開口ｅ４２は、多数のチップ抵抗器ｅ１（換言すれば、前述したチップ部品領域Ｙ）を行列状（格子状でもある）に配置した場合において平面視で隣り合うチップ抵抗器ｅ１の輪郭の間の領域（図１２１においてハッチングを付した部分であり、換言すれば、境界領域Ｚ）に一致（対応）している。そのため、開口ｅ４２の全体形状は、互いに直交する直線部分ｅ４２Ａおよびｅ４２Ｂを複数有する格子状になっている。
レジストパターンｅ４１では、開口ｅ４２において互いに直交する直線部分ｅ４２Ａおよびｅ４２Ｂは、互いに直交した状態を保ちながら（湾曲することなく）つながっている。そのため、直線部分ｅ４２Ａおよびｅ４２Ｂの交差部分ｅ４３は、平面視で略９０°をなすように尖っている。
図１２０Ｂを参照して、レジストパターンｅ４１をマスクとするプラズマエッチングにより、絶縁膜ｅ４５、絶縁層ｅ２０および基板ｅ３０のそれぞれを選択的に除去する。これにより、隣り合う素子ｅ５（チップ部品領域Ｙ）の間の境界領域Ｚにおいて基板ｅ３０の材料がエッチング（除去）される。その結果、平面視においてレジストパターンｅ４１の開口ｅ４２と一致する位置（境界領域Ｚ）には、絶縁膜ｅ４５および絶縁層ｅ２０を貫通して基板ｅ３０の表面ｅ３０Ａから基板ｅ３０の厚さ途中まで到達する所定深さの第１溝ｅ４４が形成される。第１溝ｅ４４は、互いに対向する１対の側面ｅ４４Ａと、当該１対の側面ｅ４４Ａの下端（基板ｅ３０の裏面ｅ３０Ｂ側の端）の間を結ぶ底面ｅ４４Ｂとによって区画されている。基板ｅ３０の表面ｅ３０Ａを基準とした第１溝ｅ４４の深さは、完成したチップ抵抗器ｅ１の厚さＴ（図１１１（ａ）参照）の半分程度であり、第１溝ｅ４４の幅（対向する側面ｅ４４Ａの間隔）Ｍは、２０μｍ前後であって、深さ方向全域に亘って一定になっている。エッチングの中でも、特にプラズマエッチングを用いることによって、第１溝ｅ４４を高精度に形成することができる。
基板ｅ３０における第１溝ｅ４４の全体形状は、平面視でレジストパターンｅ４１の開口ｅ４２（図１２１参照）と一致する格子状になっている。そして、基板ｅ３０の表面ｅ３０Ａでは、各素子ｅ５が形成されたチップ部品領域Ｙのまわりを第１溝ｅ４４における矩形枠体部分（境界領域Ｚ）が取り囲んでいる。基板ｅ３０において素子ｅ５が形成された部分は、チップ抵抗器ｅ１の半製品ｅ５０である。基板ｅ３０の表面ｅ３０Ａでは、第１溝ｅ４４に取り囲まれたチップ部品領域Ｙに半製品ｅ５０が１つずつ位置していて、これらの半製品ｅ５０は、行列状に整列配置されている。
図１２０Ｂに示すように第１溝ｅ４４が形成された後、レジストパターンｅ４１が除去され、図１２０Ｃに示すように、ダイシングソーｅ４７を有するダイシングマシン（図示せず）が稼動される。ダイシングソーｅ４７は、円板形状の砥石であって、その周端面に切断歯部が形成されている。ダイシングソーｅ４７の幅Ｑ（厚み）は、第１溝ｅ４４の幅Ｍよりも小さい。ここで、第１溝ｅ４４の中央位置（互いに対向する１対の側面ｅ４４Ａから等距離にある位置）に、ダイシングラインＵが設定される。ダイシングソーｅ４７は、その厚さ方向における中央位置４７Ａが平面視でダイシングラインＵに一致した状態で、第１溝ｅ４４内をダイシングラインＵに沿って移動し、その際、第１溝ｅ４４の底面ｅ４４Ｂから基板ｅ３０を削る。ダイシングソーｅ４７の移動が完了すると、基板ｅ３０には、第１溝ｅ４４の底面ｅ４４Ｂから掘り下がった所定深さの第２溝ｅ４８が形成される。
第２溝ｅ４８は、第１溝ｅ４４の底面ｅ４４Ｂから連続して、所定深さで基板ｅ３０の裏面ｅ３０Ｂ側へ窪んでいる。第２溝ｅ４８は、互いに対向する１対の側面ｅ４８Ａと、当該１対の側面ｅ４８Ａの下端（基板ｅ３０の裏面ｅ３０Ｂ側の端）の間を結ぶ底面ｅ４８Ｂとによって区画されている。第１溝ｅ４４の底面ｅ４４Ｂを基準とした第２溝ｅ４８の深さは、完成したチップ抵抗器ｅ１の厚さＴの半分程度であり、第２溝ｅ４８の幅（対向する側面ｅ４８Ａの間隔）は、ダイシングソーｅ４７の幅Ｑと同じであって、深さ方向全域に亘って一定になっている。第１溝ｅ４４および第２溝ｅ４８において、基板ｅ３０の厚さ方向に隣り合う側面ｅ４４Ａと側面ｅ４８Ａとの間には、当該厚さ方向に直交する方向（基板ｅ３０の表面ｅ３０Ａに沿う方向）に延びる段差ｅ４９が形成されている。そのため、連続している第１溝ｅ４４および第２溝ｅ４８のまとまりは、裏面ｅ３０Ｂ側へ向けて細くなる凸状になっている。側面ｅ４４Ａが、完成したチップ抵抗器ｅ１における各側面（側面ｅ２Ｃ〜ｅ２Ｆのそれぞれ）の粗面領域Ｓとなり、側面ｅ４８Ａが、チップ抵抗器ｅ１における各側面の筋状パターン領域Ｐとなり、段差ｅ４９が、チップ抵抗器ｅ１における各側面の段差Ｎとなる。
ここで、エッチングによって第１溝ｅ４４を形成することによって、各側面ｅ４４Ａおよび底面ｅ４４Ｂは、不規則パターンのざらざらした粗面になっている。一方、ダイシングソーｅ４７によって第２溝ｅ４８を形成することによって、各側面ｅ４８Ａには、ダイシングソーｅ４７の研削跡をなす多数の筋が規則的なパターンで残っている。この筋は、側面ｅ４８Ａをエッチングしたとしても完全に消すことができず、完成したチップ抵抗器ｅ１では、前述した筋Ｖとなる（図１１１（ａ）参照）。
次いで、図１２０Ｄに示すようにマスクｅ６５を用いたエッチングによって、絶縁膜ｅ４５を選択的に除去する。マスクｅ６５では、絶縁膜ｅ４５において平面視で各パッド領域ｅ２２Ａ（図１１９参照）に一致する部分に、開口ｅ６６が形成されている。これにより、エッチングによって、絶縁膜ｅ４５において開口ｅ６６と一致する部分が除去され、当該部分には、開口ｅ２５が形成される。これにより、絶縁膜ｅ４５は、開口ｅ２５において各パッド領域ｅ２２Ａを露出させるように形成されたことになる。１つの半製品ｅ５０につき、開口ｅ２５は２つ形成される。
各半製品ｅ５０において、絶縁膜ｅ４５に２つの開口ｅ２５を形成した後に、抵抗測定装置（図示せず）のプローブｅ７０を各開口ｅ２５のパッド領域ｅ２２Ａに接触させて、素子ｅ５の全体の抵抗値を検出する。そして、絶縁膜ｅ４５越しにレーザ光（図示せず）を任意のヒューズＦ（図１１２参照）に照射することによって、前述したトリミング対象領域Ｘの配線膜ｅ２２をレーザ光でトリミングして、当該ヒューズＦを溶断する。このようにして、必要な抵抗値となるようにヒューズＦを溶断（トリミング）することによって、前述したように、半製品ｅ５０（換言すれば、チップ抵抗器ｅ１）全体の抵抗値を調整できる。このとき、絶縁膜ｅ４５が素子ｅ５を覆うカバー膜となっているので、溶断の際に生じた破片などが素子ｅ５に付着して短絡が生じることを防止できる。また、絶縁膜ｅ４５がヒューズＦ（抵抗体膜ｅ２１）を覆っていることから、レーザ光のエネルギーをヒューズＦに蓄えてヒューズＦを確実に溶断することができる。
その後、ＣＶＤ法によって絶縁膜ｅ４５上にＳｉＮを形成し、絶縁膜ｅ４５を厚くする。このとき、図１２０Ｅに示すように、第１溝ｅ４４および第２溝ｅ４８の内周面（前述した側面ｅ４４Ａ、底面ｅ４４Ｂ、側面ｅ４８Ａおよび底面ｅ４８Ｂ）の全域にも絶縁膜ｅ４５が形成される。そのため、絶縁膜ｅ４５は、前述した段差ｅ４９上にも形成されている。第１溝ｅ４４および第２溝ｅ４８のそれぞれの内周面における絶縁膜ｅ４５（図１２０Ｅに示された状態の絶縁膜ｅ４５）は、１０００Å〜５０００Å（ここでは、約３０００Å）の厚さを有している。このとき、絶縁膜ｅ４５の一部は、各開口ｅ２５に入り込んで開口ｅ２５を塞いでいる。
その後、ポリイミドからなる感光性樹脂の液体を、基板ｅ３０に対して、絶縁膜ｅ４５の上からスプレー塗布して、図１２０Ｅに示すように感光性樹脂の樹脂膜ｅ４６を形成する。この際、当該液体が第１溝ｅ４４および第２溝ｅ４８内に入り込まないように、平面視で第１溝ｅ４４および第２溝ｅ４８だけを覆うパターンを有するマスク（図示せず）越しに、当該液体が基板ｅ３０に対して塗布される。その結果、当該液状の感光性樹脂は、基板ｅ３０上だけに形成され、基板ｅ３０上において、樹脂膜ｅ４６（樹脂膜）となる。表面ｅ３０Ａ上の樹脂膜ｅ４６の表面ｅ４６Ａは、表面ｅ３０Ａに沿って平坦になっている。
なお、当該液体が第１溝ｅ４４および第２溝ｅ４８内に入り込んでいないので、第１溝ｅ４４および第２溝ｅ４８内には、樹脂膜ｅ４６が形成されていない。また、感光性樹脂の液体をスプレー塗布する以外に、当該液体をスピン塗布したり、感光性樹脂からなるシートを基板ｅ３０の表面ｅ３０Ａに貼り付けたりすることによって、樹脂膜ｅ４６を形成してもよい。
次いで、樹脂膜ｅ４６に熱処理（キュア処理）を施す。これにより、樹脂膜ｅ４６の厚みが熱収縮するとともに、樹脂膜ｅ４６が硬化して膜質が安定する。
次いで、図１２０Ｆに示すように、樹脂膜ｅ４６をパターニングし、表面ｅ３０Ａ上の樹脂膜ｅ４６において平面視で配線膜ｅ２２の各パッド領域ｅ２２Ａ（開口ｅ２５）と一致する部分を選択的に除去する。具体的には、平面視で各パッド領域ｅ２２Ａに整合（一致）するパターンの開口ｅ６１が形成されたマスクｅ６２を用いて、樹脂膜ｅ４６を、当該パターンで露光して現像する。これにより、各パッド領域ｅ２２Ａの上方で樹脂膜ｅ４６が分離されて開口ｅ２５が形成される。この際、樹脂膜ｅ４６において開口ｅ２５を縁取っている部分が熱収縮し、当該部分において開口ｅ２５を区画する区画面ｅ４６Ｂは、基板ｅ３０の厚さ方向に対して交差する傾斜面になる。これによって、開口ｅ２５は、前述したように、樹脂膜ｅ４６の表面ｅ４６Ａ（樹脂膜ｅ２４の表面ｅ２４Ｃになる）に向かうのに従って広がった状態になる。
次いで、図示しないマスクを用いたＲＩＥによって各パッド領域ｅ２２Ａ上の絶縁膜ｅ４５が除去されることで、各開口ｅ２５が開放されてパッド領域ｅ２２Ａが露出される。
次いで、無電解めっきによって、Ｎｉ、ＰｄおよびＡｕを積層することで構成されたＮｉ／Ｐｄ／Ａｕ積層膜を各開口ｅ２５におけるパッド領域ｅ２２Ａ上に形成することによって、図１２０Ｇに示すように、パッド領域ｅ２２Ａ上に第１接続電極ｅ３および第２接続電極ｅ４を形成する。
図１２２は、第１接続電極および第２接続電極の製造工程を説明するための図である。
詳しくは、図１２２を参照して、まず、パッド領域ｅ２２Ａの表面が浄化されることで、当該表面の有機物（炭素のしみ等のスマットや油脂性の汚れも含む）が除去（脱脂）される（ステップＳ１）。次いで、当該表面の酸化膜が除去される（ステップＳ２）。次いで、当該表面においてジンケート処理が実施されて、当該表面における（配線膜ｅ２２の）ＡｌがＺｎに置換される（ステップＳ３）。次いで、当該表面上のＺｎが硝酸等で剥離されて、パッド領域ｅ２２Ａでは、新しいＡｌが露出される（ステップＳ４）。
次いで、パッド領域ｅ２２Ａをめっき液に浸けることによって、パッド領域ｅ２２Ａにおける新しいＡｌの表面にＮｉめっきが施される。これにより、めっき液中のＮｉが化学的に還元析出されて、当該表面にＮｉ層ｅ３３が形成される（ステップＳ５）。
次いで、Ｎｉ層ｅ３３を別のめっき液に浸けることによって、当該Ｎｉ層ｅ３３の表面にＰｄめっきが施される。これにより、めっき液中のＰｄが化学的に還元析出されて、当該Ｎｉ層ｅ３３の表面にＰｄ層ｅ３４が形成される（ステップＳ６）。
次いで、Ｐｄ層ｅ３４をさらに別のめっき液に浸けることによって、当該Ｐｄ層ｅ３４の表面にＡｕめっきが施される。これにより、めっき液中のＡｕが化学的に還元析出されて、当該Ｐｄ層ｅ３４の表面にＡｕ層ｅ３５が形成される（ステップＳ７）。これによって、第１接続電極ｅ３および第２接続電極ｅ４が形成され、形成後の第１接続電極ｅ３および第２接続電極ｅ４を乾燥させると（ステップＳ８）、第１接続電極ｅ３および第２接続電極ｅ４の製造工程が完了する。なお、前後するステップの間には、半製品ｅ５０を水で洗浄する工程が適宜実施される。また、ジンケート処理は複数回実施されてもよい。
図１２０Ｇでは、各半製品ｅ５０において第１接続電極ｅ３および第２接続電極ｅ４が形成された後の状態を示している。第１接続電極ｅ３および第２接続電極ｅ４のそれぞれでは、表面ｅ３Ａ，ｅ４Ａが、樹脂膜ｅ４６の表面ｅ４６Ａと面一になっている。また、樹脂膜ｅ４６において開口ｅ２５を区画する区画面ｅ４６Ｂが前述したように傾斜しているのに応じて、第１接続電極ｅ３および第２接続電極ｅ４のそれぞれでは、表面ｅ３Ａ，ｅ４Ａにおいて開口ｅ２５の縁側の端部が、基板ｅ３０の裏面ｅ３０Ｂ側へ湾曲している。そのため、第１接続電極ｅ３および第２接続電極ｅ４のそれぞれでは、Ｎｉ層ｅ３３、Ｐｄ層ｅ３４およびＡｕ層ｅ３５のそれぞれにおける開口ｅ２５の縁側の端部が、基板ｅ３０の裏面ｅ３０Ｂ側へ湾曲している。
以上のように、第１接続電極ｅ３および第２接続電極ｅ４を無電解めっきによって形成するので、第１接続電極ｅ３および第２接続電極ｅ４を電解めっきによって形成する場合に比べて、第１接続電極ｅ３および第２接続電極ｅ４についての形成工程の工程数（たとえば、電解めっきで必要となるリソグラフィ工程やレジストマスクの剥離工程等）を削減してチップ抵抗器ｅ１の生産性を向上できる。さらに、無電解めっきの場合には、電解めっきで必要とされるレジストマスクが不要であることから、レジストマスクの位置ずれによる第１接続電極ｅ３および第２接続電極ｅ４についての形成位置にずれが生じないので、第１接続電極ｅ３および第２接続電極ｅ４の形成位置精度を向上して歩留まりを向上できる。また、樹脂膜ｅ２４から露出されたパッド領域ｅ２２Ａを無電解めっきすることによって、当該パッド領域ｅ２２Ａ上だけに第１接続電極ｅ３および第２接続電極ｅ４を形成することができる。
また、電解めっきの場合には、めっき液にＮｉやＳｎが含有されている場合が一般的である。そのため、第１接続電極ｅ３および第２接続電極ｅ４の表面ｅ３Ａ，ｅ４Ａに残ったＳｎが酸化されることによって、第１接続電極ｅ３および第２接続電極ｅ４と実装基板ｅ９の接続端子ｅ８８（図１１１（ｂ）参照）との接続不良が生じ得るが、無電解めっきを用いる第５参考例では、そのような問題はない。
このように第１接続電極ｅ３および第２接続電極ｅ４が形成されてから、第１接続電極ｅ３および第２接続電極ｅ４間での通電検査が行われた後に、基板ｅ３０が裏面ｅ３０Ｂから研削される。
具体的には、図１２０Ｈに示すように、ＰＥＴ（ポリエチレンテレフタレート）からなる薄板状であって粘着面ｅ７２を有する支持テープｅ７１が、粘着面ｅ７２において、各半製品ｅ５０における第１接続電極ｅ３および第２接続電極ｅ４側（つまり、表面ｅ３０Ａ）に貼着される。これにより、各半製品ｅ５０が支持テープｅ７１に支持される。ここで、支持テープｅ７１として、たとえば、ラミネートテープを用いることができる。
各半製品ｅ５０が支持テープｅ７１に支持された状態で、基板ｅ３０を裏面ｅ３０Ｂ側から研削する。研削によって、裏面ｅ３０Ｂが第２溝ｅ４８の底面ｅ４８Ｂ（図１２０Ｇ参照）に到達するまで基板ｅ３０が薄型化されると、隣り合う半製品ｅ５０を連結するものがなくなるので、第１溝ｅ４４および第２溝ｅ４８を境界として基板ｅ３０が分割され、半製品ｅ５０が個別に分離してチップ抵抗器ｅ１の完成品となる。つまり、第１溝ｅ４４および第２溝ｅ４８（換言すれば、境界領域Ｚ）において基板ｅ３０が切断（分断）され、これによって、個々のチップ抵抗器ｅ１が切り出される。裏面ｅ３０Ｂを研削した後の基板ｅ３０（基板ｅ２）の厚さは、１５０μｍ〜４００μｍ（１５０μｍ以上４００μｍ以下）である。
完成した各チップ抵抗器ｅ１では、第１溝ｅ４４の側面ｅ４４Ａをなしていた部分が、基板ｅ２の側面ｅ２Ｃ〜ｅ２Ｆのいずれかの粗面領域Ｓとなり、第２溝ｅ４８の側面ｅ４８Ａをなしていた部分が、基板ｅ２の側面ｅ２Ｃ〜ｅ２Ｆのいずれかの筋状パターン領域Ｐとなり、側面ｅ４４Ａと側面ｅ４８Ａとの間の段差ｅ４９が、前述した段差Ｎとなる。そして、完成した各チップ抵抗器ｅ１では、裏面ｅ３０Ｂが裏面ｅ２Ｂとなる。つまり、前述したように第１溝ｅ４４および第２溝ｅ４８を形成する工程（図１２０Ｂおよび図１２０Ｃ参照）は、側面ｅ２Ｃ〜ｅ２Ｆを形成する工程に含まれる。また、絶縁膜ｅ４５がパッシベーション膜ｅ２３となり、樹脂膜ｅ４６が樹脂膜ｅ２４となる。
たとえば、エッチングによって形成された第１溝ｅ４４（図１２０Ｂ参照）の深さが一様でなくでも、ダイシングソーｅ４７によって第２溝ｅ４８を形成すれば（図１２０Ｃ参照）、第１溝ｅ４４および第２溝ｅ４８の全体の深さ（基板ｅ３０の表面ｅ３０Ａから第２溝ｅ４８の底までの深さ）は一様になる。そのため、基板ｅ３０の裏面ｅ３０Ｂを研削してチップ抵抗器ｅ１を個片化するときに、基板ｅ３０から分離されるまでのチップ抵抗器ｅ１間の時間差を少なくして各チップ抵抗器ｅ１をほぼ同時に基板ｅ３０から分離することができる。これにより、先に分離されたチップ抵抗器ｅ１が基板ｅ３０と衝突を繰り返すことによってチップ抵抗器ｅ１にチッピングが生じるといった不具合を抑制できる。また、チップ抵抗器ｅ１の表面ｅ２Ａ側の角部（コーナー部ｅ１１）は、エッチングで形成された第１溝ｅ４４によって区画されているので、コーナー部ｅ１１では、ダイシングソーｅ４７によって区画される場合と比べて、チッピングが生じにくい。以上の結果、チップ抵抗器ｅ１の個片化に際してチッピングを抑制でき、かつ個片化不良が生じることを回避できる。つまり、チップ抵抗器ｅ１の表面ｅ２Ａ側におけるコーナー部ｅ１１（図１１１（ａ）参照）における形状のコントロールが可能となる。また、第１溝ｅ４４および第２溝ｅ４８の両方をエッチングによって形成する場合に比べて、チップ抵抗器ｅ１の個片化にかかる時間を短縮して、チップ抵抗器ｅ１の生産性を向上することもできる。
特に、個片化されたチップ抵抗器ｅ１における基板ｅ２の厚さが１５０μｍ〜４００μｍと比較的大きい場合には、エッチングだけで基板ｅ３０の表面ｅ３０Ａから第２溝ｅ４８の底面ｅ４８Ｂまで到達する溝（図１２０Ｃ参照）を形成するのは困難であるし、時間がかかる。しかし、このような場合であっても、エッチングおよびダイシングソーｅ４７によるダイシングを併用して第１溝ｅ４４および第２溝ｅ４８を形成してから基板ｅ３０の裏面ｅ３０Ｂを研削することによって、チップ抵抗器ｅ１の個片化にかかる時間を短縮できる。よって、チップ抵抗器ｅ１の生産性を向上することができる。
また、ダイシングによって第２溝ｅ４８を基板ｅ３０の裏面ｅ３０Ｂまで到達させてしまうと（第２溝ｅ４８が基板ｅ３０を貫通するようにすると）、完成したチップ抵抗器ｅ１では、裏面ｅ２Ｂと側面ｅ２Ｃ〜ｅ２Ｆとのコーナー部にチッピングが生じ得る。しかし、第５参考例のように第２溝ｅ４８が裏面ｅ３０Ｂまで到達しないようにハーフダイシングしてから（図１２０Ｃ参照）、裏面ｅ３０Ｂを研磨すれば、裏面ｅ２Ｂと側面ｅ２Ｃ〜ｅ２Ｆとのコーナー部にチッピングが生じにくい。
また、エッチングだけで基板ｅ３０の表面ｅ３０Ａから第２溝ｅ４８の底面ｅ４８Ｂまで到達する溝を形成すると、エッチングレートのばらつきによって、完成後の溝の側面は基板ｅ２の厚さ方向に沿わず、溝の断面が矩形状になりにくい。つまり、溝の側面にばらつきが生じる。しかし、第５参考例のようにエッチングおよびダイシングを併用することによって、エッチングだけの場合に比べて、第１溝ｅ４４および第２溝ｅ４８の全体の溝側面（側面ｅ４４Ａおよび側面ｅ４８Ａのそれぞれ）におけるばらつきを低減して、当該溝側面を基板ｅ２の厚さ方向に沿わせることができる。
また、ダイシングソーｅ４７の幅Ｑが第１溝ｅ４４の幅Ｍよりも小さいので、ダイシングソーｅ４７によって形成された第２溝ｅ４８の幅Ｑは、第１溝ｅ４４の幅Ｍよりも小さくなり、第２溝ｅ４８は、第１溝ｅ４４の内側に位置する（図１２０Ｃ参照）。そのため、ダイシングソーｅ４７によって第２溝ｅ４８を形成するときに、ダイシングソーｅ４７が第１溝ｅ４４の幅を広げてしまうことはない。よって、第１溝ｅ４４によって区画されるはずのチップ抵抗器ｅ１の表面ｅ２Ａ側のコーナー部ｅ１１がダイシングソーｅ４７によって区画されてしまってコーナー部ｅ１１にチッピングが生じることを確実に抑制できる。
なお、第２溝ｅ４８を形成してから裏面ｅ３０Ｂを研削することでチップ抵抗器ｅ１を個片化しているが、第２溝ｅ４８を形成する前に、裏面ｅ３０Ｂを先に研削しておいてから、第２溝ｅ４８をダイシングで形成してもよい。また、基板ｅ３０を裏面ｅ３０Ｂ側から第２溝ｅ４８の底面ｅ４８Ｂまでエッチングすることによってチップ抵抗器ｅ１を切り出すことも想定される。
以上のように、第１溝ｅ４４および第２溝ｅ４８を形成してから基板ｅ３０を裏面ｅ３０Ｂ側から研削すれば、基板ｅ３０に形成された複数のチップ部品領域Ｙを一斉に個々のチップ抵抗器ｅ１（チップ部品）に分割できる（複数のチップ抵抗器ｅ１の個片を一度に得ることができる）。よって、複数のチップ抵抗器ｅ１の製造時間の短縮によってチップ抵抗器ｅ１の生産性の向上を図ることができる。ちなみに、直径が８インチの基板ｅ３０を用いると５０万個程度のチップ抵抗器ｅ１を切り出すことができる。
つまり、チップ抵抗器ｅ１のチップサイズが小さくても、このように先に第１溝ｅ４４および第２溝ｅ４８を形成しておいてから基板ｅ３０を裏面ｅ３０Ｂから研削することによって、チップ抵抗器ｅ１を一度に個片化することができる。
また、エッチングによって第１溝ｅ４４を高精度に形成できるので、個々のチップ抵抗器ｅ１において第１溝ｅ４４によって区画された側面ｅ２Ｃ〜ｅ２Ｆの粗面領域Ｓ側では、外形寸法精度の向上を図ることができる。特に、プラズマエッチングを用いれば、第１溝ｅ４４を一層高精度に形成できる。また、レジストパターンｅ４１（図１２１参照）に応じて、第１溝ｅ４４の間隔を微細化できるので、隣り合う第１溝ｅ４４の間に形成されるチップ抵抗器ｅ１の小型化を図ることができる。また、エッチングの場合には、チップ抵抗器ｅ１の側面ｅ２Ｃ〜ｅ２Ｆの粗面領域Ｓにおいて隣り合うもの同士のコーナー部ｅ１１（図１１１（ａ）参照）にチッピングが生じることを低減でき、チップ抵抗器ｅ１の外観の向上を図ることができる。
なお、完成したチップ抵抗器ｅ１における基板ｅ２の裏面ｅ２Ｂを研磨やエッチングすることによって鏡面化して裏面ｅ２Ｂを綺麗にしてもよい。
図１２０Ｈに示すように完成したチップ抵抗器ｅ１は、支持テープｅ７１から引き剥がされた後に、所定のスペースまで搬送されて当該スペースで保管される。
チップ抵抗器ｅ１を実装基板ｅ９（図１１１（ｂ）参照）に実装する場合、自動実装機の吸着ノズルｅ９１（図１１１（ｂ）参照）にチップ抵抗器ｅ１の裏面ｅ２Ｂを吸着してから吸着ノズルｅ９１を動かすことによって、チップ抵抗器ｅ１を搬送する。このとき、吸着ノズルｅ９１は、裏面ｅ２Ｂの長手方向における略中央部分に吸着する。そして、図１１１（ｂ）を参照して、チップ抵抗器ｅ１を吸着した吸着ノズルｅ９１を実装基板ｅ９まで移動させる。実装基板ｅ９には、チップ抵抗器ｅ１の第１接続電極ｅ３および第２接続電極ｅ４に応じて、前述した１対の接続端子ｅ８８が設けられている。接続端子ｅ８８は、たとえば、Ｃｕからなる。各接続端子ｅ８８の表面には、半田ｅ１３が当該表面から突出するように設けられている。
そこで、吸着ノズルｅ９１を移動させて実装基板ｅ９に押し付けることで、チップ抵抗器ｅ１において、第１接続電極ｅ３を一方の接続端子ｅ８８の半田ｅ１３に接触させ、第２接続電極ｅ４を他方の接続端子ｅ８８の半田ｅ１３に接触させる。この状態で、半田ｅ１３を加熱すると、半田ｅ１３が溶融する。その後、半田ｅ１３が冷却されて固まると、第１接続電極ｅ３と当該一方の接続端子ｅ８８とが半田ｅ１３を介して接合し、第２接続電極ｅ４と当該他方の接続端子ｅ８８とが半田ｅ１３を介して接合し、実装基板ｅ９へのチップ抵抗器ｅ１の実装が完了する。
図１２３は、完成したチップ抵抗器をエンボスキャリアテープに収容する様子を説明するための模式図である。
一方、図１２０Ｈに示すように完成したチップ抵抗器ｅ１を、図１２３に示すエンボスキャリアテープｅ９２に収容する場合もある。
エンボスキャリアテープｅ９２は、たとえば、ポリカーボネート樹脂等で形成されたテープ（帯状体）である。エンボスキャリアテープｅ９２には、多数のポケットｅ９３が、エンボスキャリアテープｅ９２の長手方向に並ぶように形成されている。各ポケットｅ９３は、エンボスキャリアテープｅ９２の一方の面（裏面）へ窪む凹状の空間として区画されている。
完成したチップ抵抗器ｅ１（図１２０Ｈ参照）をエンボスキャリアテープｅ９２に収容する場合、搬送装置の吸着ノズルｅ９１（図１１１（ｂ）参照）にチップ抵抗器ｅ１の裏面ｅ２Ｂ（長手方向における略中央部分）を吸着してから吸着ノズルｅ９１を動かすことによって、チップ抵抗器ｅ１を支持テープｅ７１から引き剥がす。そして、吸着ノズルｅ９１をエンボスキャリアテープｅ９２のポケットｅ９３に対向する位置まで移動させる。このとき、吸着ノズルｅ９１に吸着されたチップ抵抗器ｅ１では、表面ｅ２Ａ側の第１接続電極ｅ３および第２接続電極ｅ４および樹脂膜ｅ２４がポケットｅ９３に対向している。
ここで、チップ抵抗器ｅ１をエンボスキャリアテープｅ９２に収容する場合、エンボスキャリアテープｅ９２は、平坦な支持台ｅ９５の上に載せられている。吸着ノズルｅ９１をポケットｅ９３側へ移動させて（太線矢印参照）、表面ｅ２Ａ側がポケットｅ９３に対向した姿勢にあるチップ抵抗器ｅ１を、ポケットｅ９３内へ収容する。そして、チップ抵抗器ｅ１の表面ｅ２Ａ側がポケットｅ９３の底ｅ９３Ａに接触すると、エンボスキャリアテープｅ９２に対するチップ抵抗器ｅ１の収容が完了する。吸着ノズルｅ９１を移動させることでチップ抵抗器ｅ１の表面ｅ２Ａ側をポケットｅ９３の底ｅ９３Ａに接触させるとき、表面ｅ２Ａ側の第１接続電極ｅ３および第２接続電極ｅ４および樹脂膜ｅ２４は、支持台ｅ９５によって支持された底ｅ９３Ａに対して押し付けられる。
エンボスキャリアテープｅ９２に対するチップ抵抗器ｅ１の収容が完了してから、エンボスキャリアテープｅ９２の表面には、剥離カバーｅ９４が貼り付けられ、各ポケットｅ９３の内部が剥離カバーｅ９４によって密閉される。これにより、各ポケットｅ９３内に異物が侵入することが防止される。エンボスキャリアテープｅ９２からチップ抵抗器ｅ１を取り出す場合には、剥離カバーｅ９４がエンボスキャリアテープｅ９２から剥がされてポケットｅ９３が開放される。その後、自動実装機によって、ポケットｅ９３からチップ抵抗器ｅ１が取り出されて、前述したように実装される。
このようにチップ抵抗器ｅ１を実装する場合や、チップ抵抗器ｅ１をエンボスキャリアテープｅ９２に収容する場合や、さらにはチップ抵抗器ｅ１に対して応力試験を行う場合において、チップ抵抗器ｅ１の裏面ｅ２Ｂ（長手方向における略中央部分）に力をかけて第１接続電極ｅ３および第２接続電極ｅ４を何か（「被接触部」ということにする）に押し付けようとすると、基板ｅ２の表面ｅ２Ａに応力が作用する。なお、当該被接触部とは、チップ抵抗器ｅ１を実装する場合には、実装基板ｅ９であり、チップ抵抗器ｅ１をエンボスキャリアテープｅ９２へ収容する時には、支持台ｅ９５によって支持されたポケットｅ９３の底ｅ９３Ａであり、応力試験時には、応力を受けるチップ抵抗器ｅ１を支える支持面である。
この場合において、基板ｅ２の表面ｅ２Ａにおける樹脂膜ｅ２４の高さＨ（図１１９参照）が、第１接続電極ｅ３および第２接続電極ｅ４のそれぞれの高さＪ（図１１９参照）未満であって、第１接続電極ｅ３および第２接続電極ｅ４の表面ｅ３Ａ，４Ａが基板ｅ２の表面ｅ２Ａから最も突出している（つまり、樹脂膜ｅ２４が薄い）チップ抵抗器ｅ１が考えられる（後述する図１２４参照）。このようなチップ抵抗器ｅ１は、表面ｅ２Ａ側では、前述した被接触部に対して第１接続電極ｅ３および第２接続電極ｅ４だけで接触（２点接触）するので、チップ抵抗器ｅ１にかかる応力は、第１接続電極ｅ３および第２接続電極ｅ４のそれぞれと基板ｅ２との接合部に集中する。これによって、チップ抵抗器ｅ１の電気的特性が悪化する虞がある。さらには、当該応力によって、チップ抵抗器ｅ１内（特に、基板ｅ２の長手方向における略中央部分）に歪みが生じ、ひどい場合には当該略中央部分を起点として基板ｅ２が割れてしまう虞がある。
しかしながら、第５参考例では、前述したように、樹脂膜ｅ２４の高さＨは、第１接続電極ｅ３および第２接続電極ｅ４のそれぞれの高さＪ以上となるように、樹脂膜ｅ２４が厚くなっている（図１１９参照）。よって、チップ抵抗器ｅ１にかかる応力は、第１接続電極ｅ３および第２接続電極ｅ４だけでなく樹脂膜ｅ２４によっても受け止められる。つまり、チップ抵抗器ｅ１において応力を受ける部分の面積を増大させることができるので、チップ抵抗器ｅ１にかかる応力を分散できる。これにより、チップ抵抗器ｅ１において第１接続電極ｅ３および第２接続電極ｅ４に対する応力の集中を抑制できる。特に、樹脂膜ｅ２４の表面ｅ２４Ｃによって、チップ抵抗器ｅ１にかかる応力をより効果的に分散できる。これにより、チップ抵抗器ｅ１に対する応力の集中を一層抑制できるので、チップ抵抗器ｅ１の強度向上を図ることができる。その結果、実装時や耐久試験時やエンボスキャリアテープｅ９２への収容時におけるチップ抵抗器ｅ１の破壊を抑制できる。その結果、実装やエンボスキャリアテープｅ９２への収容における歩留まりを向上させることができ、さらに、チップ抵抗器ｅ１が壊れにくいことからチップ抵抗器ｅ１の取扱い性を向上させることもできる。
次に、チップ抵抗器ｅ１の変形例について説明する。図１２４〜図１２８は、第１〜第５変形例に係るチップ抵抗器の模式的な断面図である。第１〜第５変形例において、これまでチップ抵抗器ｅ１で説明した部分と対応する部分には、同一の参照符号を付し、当該部分についての詳しい説明を省略する。
第１接続電極ｅ３および第２接続電極ｅ４に関し、図１１９では、第１接続電極ｅ３の表面ｅ３Ａおよび第２接続電極ｅ４の表面ｅ４Ａが、樹脂膜ｅ２４の表面ｅ２４Ｃと面一になっている。実装時等にチップ抵抗器ｅ１にかかる応力を分散することを考慮しないのであれば、図１２４に示す第１変形例のように、第１接続電極ｅ３の表面ｅ３Ａおよび第２接続電極ｅ４の表面ｅ４Ａは、基板ｅ２の表面ｅ２Ａから離れる方向（図１２４では上方）へ向けて樹脂膜ｅ２４の表面ｅ２４Ｃよりも突出していてもよい。このとき、樹脂膜ｅ２４の高さＨは、第１接続電極ｅ３および第２接続電極ｅ４のそれぞれの高さＪよりも低くなる。
逆に、図１１９の場合よりも、実装時等にチップ抵抗器ｅ１にかかる応力を分散したいのであれば、図１２５に示す第２変形例のように、樹脂膜ｅ２４の高さＨを第１接続電極ｅ３および第２接続電極ｅ４のそれぞれの高さＪよりも高くするとよい。これにより、樹脂膜ｅ２４が厚くなって、第１接続電極ｅ３の表面ｅ３Ａおよび第２接続電極ｅ４の表面ｅ４Ａが、樹脂膜ｅ２４の表面ｅ２４Ｃよりも、基板ｅ２の表面ｅ２Ａ側（図１２４では下方）へずれる。この場合には、第１接続電極ｅ３および第２接続電極ｅ４が、樹脂膜ｅ２４の表面ｅ２４Ｃよりも基板ｅ２側へ埋没した状態になっているので、前述した第１接続電極ｅ３および第２接続電極ｅ４における２点接触自体が発生しない。そのため、チップ抵抗器ｅ１に対する応力の集中を一層抑制できる。ただし、第２変形例のチップ抵抗器ｅ１を実装基板ｅ９に実装する場合には、実装基板ｅ９の各接続端子ｅ８８上の半田ｅ１３を、第１接続電極ｅ３の表面ｅ３Ａおよび第２接続電極ｅ４の表面ｅ４Ａに届くように厚くしておいて、第１接続電極ｅ３および第２接続電極ｅ４と半田ｅ１３との接続不良を予防しておく必要がある（図１１１（ｂ）参照）。
また、基板ｅ２の表面ｅ２Ａ上の絶縁層ｅ２０では、その端面ｅ２０Ａ（平面視で表面ｅ２Ａの縁部ｅ８５と一致する部分）が、基板ｅ２の厚さ方向（図１１９、図１２４および図１２５では上下方向）に延びているが、図１２６〜図１２８に示すように、傾斜していてもよい。詳しくは、絶縁層ｅ２０の端面ｅ２０Ａは、基板ｅ２の表面ｅ２Ａから絶縁層ｅ２０の表面へ近付くのに従って基板ｅ２の内方へ向かうように傾斜している。このような端面ｅ２０Ａに応じて、パッシベーション膜ｅ２３において当該端面ｅ２０Ａを覆っている部分（前述した端部ｅ２３Ｃ）も、端面ｅ２０Ａに沿って傾斜している。
図１２６〜図１２８に示す第３〜第５変形例のチップ抵抗器ｅ１では、樹脂膜ｅ２４の縁２４Ａの位置に違いがある。
まず、図１２６に示す第３変形例のチップ抵抗器ｅ１は、絶縁層ｅ２０の端面ｅ２０Ａおよびパッシベーション膜ｅ２３の端部ｅ２３Ｃが傾斜している点以外では、図１１９のチップ抵抗器ｅ１と同じである。そのため、平面視において、樹脂膜ｅ２４の縁２４Ａは、パッシベーション膜ｅ２３の側面被覆部ｅ２３Ｂと整合していて、側面被覆部ｅ２３Ｂの厚み分だけ、基板ｅ２の表面ｅ２Ａの縁部ｅ８５（基板ｅ２の表面ｅ２Ａ側の端縁）よりも外側に位置している。このように縁２４Ａを側面被覆部ｅ２３Ｂと整合させたければ、前述した樹脂膜ｅ４６を形成するために感光性樹脂の液体をスプレー塗布する際において（図１２０Ｅ参照）、図示しないマスクを用いて当該液体が第１溝ｅ４４および第２溝ｅ４８内に入り込まないようにしておく必要がある。または、当該液体が第１溝ｅ４４および第２溝ｅ４８内に入り込んだとしても、その後に樹脂膜ｅ４６をパターニングする際に（図１２０Ｆ参照）、マスクｅ６２において平面視で第１溝ｅ４４および第２溝ｅ４８と一致する部分にも開口ｅ６１を形成しておくとよい。そうすれば、樹脂膜ｅ４６のパターニングによって、第１溝ｅ４４および第２溝ｅ４８内の樹脂膜ｅ４６を除去し、樹脂膜ｅ２４の縁２４Ａを側面被覆部ｅ２３Ｂと整合させることができる。
ここで、樹脂膜ｅ２４は、樹脂製であることから、衝撃によりクラックが生じるおそれが少ない。そのため、樹脂膜ｅ２４が、基板ｅ２の表面ｅ２Ａ（特に、素子ｅ５およびヒューズＦ）と、基板ｅ２の表面ｅ２Ａの縁部ｅ８５とを衝撃から確実に保護できるので、耐衝撃性に優れたチップ抵抗器ｅ１を提供することができる。
一方、図１２７に示す第４変形例のチップ抵抗器ｅ１では、平面視において、樹脂膜ｅ２４の縁２４Ａは、パッシベーション膜ｅ２３の側面被覆部ｅ２３Ｂと整合しておらず、側面被覆部ｅ２３Ｂよりも内方、詳しくは、基板ｅ２の表面ｅ２Ａの縁部ｅ８５よりも基板ｅ２の内方に後退している。この場合にも、樹脂膜ｅ２４が、基板ｅ２の表面ｅ２Ａ（特に、素子ｅ５およびヒューズＦ）を衝撃から確実に保護できるので、耐衝撃性に優れたチップ抵抗器ｅ１を提供することができる。樹脂膜ｅ２４の縁２４Ａを基板ｅ２の内方に後退させるためには、樹脂膜ｅ４６をパターニングする際に、マスクｅ６２において平面視で基板ｅ２（基板ｅ３０）の縁部ｅ８５と重なる部分にも開口ｅ６１を形成しておくとよい（図１２０Ｆ参照）。そうすれば、樹脂膜ｅ４６のパターニングによって、平面視で基板ｅ２（基板ｅ３０）の縁部ｅ８５と重なる領域の樹脂膜ｅ４６を除去し、結果として、樹脂膜ｅ２４の縁２４Ａを基板ｅ２の内方に後退させることができる。
そして、図１２８に示す第５変形例のチップ抵抗器ｅ１では、平面視において、樹脂膜ｅ２４の縁２４Ａは、パッシベーション膜ｅ２３の側面被覆部ｅ２３Ｂと整合していない。詳しくは、樹脂膜ｅ２４は、側面被覆部ｅ２３Ｂよりも外方に張り出していて、側面被覆部ｅ２３Ｂの全域を外から覆っている。つまり、第５変形例では、樹脂膜ｅ２４は、パッシベーション膜ｅ２３の表面被覆部ｅ２３Ａおよび側面被覆部ｅ２３Ｂの両方を覆っている。この場合、樹脂膜ｅ２４が、基板ｅ２の表面ｅ２Ａ（特に、素子ｅ５およびヒューズＦ）と、基板ｅ２の側面ｅ２Ｃ〜ｅ２Ｆとを衝撃から確実に保護できるので、耐衝撃性に優れたチップ抵抗器ｅ１を提供することができる。樹脂膜ｅ２４が表面被覆部ｅ２３Ａおよび側面被覆部ｅ２３Ｂの両方を覆いたいのであれば、前述した樹脂膜ｅ４６を形成するために感光性樹脂の液体をスプレー塗布する際において（図１２０Ｅ参照）、当該液体が第１溝ｅ４４および第２溝ｅ４８内に入り込んで側面被覆部ｅ２３Ｂに付着するようにすればよい。なお、前述したように当該液体をスピン塗布する場合には、当該液体が膜状にならずに第１溝ｅ４４および第２溝ｅ４８を完全に埋めてしまうので好ましくない。一方、感光性樹脂からなるシートを基板ｅ３０の表面ｅ３０Ａに貼り付けたりすることで樹脂膜ｅ４６を形成する場合には、当該シートは第１溝ｅ４４および第２溝ｅ４８内に入り込めないから、側面被覆部ｅ２３Ｂの全域を覆うことができないので好ましくない。よって、樹脂膜ｅ２４が表面被覆部ｅ２３Ａおよび側面被覆部ｅ２３Ｂの両方を覆うためには、感光性樹脂の液体をスプレー塗布するのが有効である。
以上、第５参考例の実施形態について説明してきたが、第５参考例はさらに他の形態で実施することもできる。たとえば、第５参考例のチップ部品の一例として、前述した実施形態では、チップ抵抗器ｅ１を開示したが、第５参考例は、チップコンデンサやチップインダクタやチップダイオードといったチップ部品にも適用できる。以下では、チップコンデンサについて説明する。
図１２９は、第５参考例の他の実施形態に係るチップコンデンサの平面図である。図１３０は、図１２９の切断面線ＣＸＸＸ−ＣＸＸＸから見た断面図である。図１３１は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。
これから述べるチップコンデンサｅ１０１において、前述したチップ抵抗器ｅ１で説明した部分と対応する部分には、同一の参照符号を付し、当該部分についての詳しい説明を省略する。チップコンデンサｅ１０１において、チップ抵抗器ｅ１で説明した部分と同一の参照符号が付された部分は、特に言及しない限り、チップ抵抗器ｅ１で説明した部分と同じ構成を有していて、チップ抵抗器ｅ１で説明した部分と同じ作用効果を奏することができる。
図１２９を参照して、チップコンデンサｅ１０１は、チップ抵抗器ｅ１と同様に、基板ｅ２と、基板ｅ２上（基板ｅ２の表面ｅ２Ａ側）に配置された第１接続電極ｅ３と、同じく基板ｅ２上に配置された第２接続電極ｅ４とを備えている。基板ｅ２は、この実施形態では、平面視において矩形形状を有している。基板ｅ２の長手方向両端部に第１接続電極ｅ３および第２接続電極ｅ４がそれぞれ配置されている。第１接続電極ｅ３および第２接続電極ｅ４は、この実施形態では、基板ｅ２の短手方向に延びたほぼ矩形の平面形状を有している。基板ｅ２の表面ｅ２Ａには、第１接続電極ｅ３および第２接続電極ｅ４の間のキャパシタ配置領域ｅ１０５内に、複数のキャパシタ要素Ｃ１〜Ｃ９が配置されている。複数のキャパシタ要素Ｃ１〜Ｃ９は、前述した素子ｅ５を構成する複数の素子要素（キャパシタ素子）であり、複数のヒューズユニットｅ１０７（前述したヒューズＦに相当する）を介してそれぞれ第２接続電極ｅ４に対して切り離し可能となるように電気的に接続されている。これらのキャパシタ要素Ｃ１〜Ｃ９によって構成された素子ｅ５は、キャパシタ回路網になっている。
図１３０および図１３１に示されているように、基板ｅ２の表面ｅ２Ａには絶縁層ｅ２０が形成されていて、絶縁層ｅ２０の表面に下部電極膜ｅ１１１が形成されている。下部電極膜ｅ１１１は、キャパシタ配置領域ｅ１０５のほぼ全域にわたっている。さらに、下部電極膜ｅ１１１は、第１接続電極ｅ３の直下の領域にまで延びて形成されている。より具体的には、下部電極膜ｅ１１１は、キャパシタ配置領域ｅ１０５においてキャパシタ要素Ｃ１〜Ｃ９の共通の下部電極として機能するキャパシタ電極領域ｅ１１１Ａと、第１接続電極ｅ３の直下に配置される外部電極引き出しのためのパッド領域ｅ１１１Ｂ（パッド）とを有している。キャパシタ電極領域ｅ１１１Ａがキャパシタ配置領域ｅ１０５に位置していて、パッド領域ｅ１１１Ｂが第１接続電極ｅ３の直下に位置して第１接続電極ｅ３に接触している。
キャパシタ配置領域ｅ１０５において下部電極膜ｅ１１１（キャパシタ電極領域ｅ１１１Ａ）を覆って接するように容量膜（誘電体膜）１１２が形成されている。容量膜ｅ１１２は、キャパシタ電極領域ｅ１１１Ａ（キャパシタ配置領域ｅ１０５）の全域にわたって形成されている。容量膜ｅ１１２は、この実施形態では、さらにキャパシタ配置領域ｅ１０５外の絶縁層ｅ２０を覆っている。
容量膜ｅ１１２の上には、上部電極膜ｅ１１３が容量膜ｅ１１２に接するように形成されている。図１２９では、明瞭化のために、上部電極膜ｅ１１３を着色して示してある。上部電極膜ｅ１１３は、キャパシタ配置領域ｅ１０５に位置するキャパシタ電極領域ｅ１１３Ａと、第２接続電極ｅ４の直下に位置して第２接続電極ｅ４に接触するパッド領域ｅ１１３Ｂ（パッド）と、キャパシタ電極領域ｅ１１３Ａとパッド領域ｅ１１３Ｂとの間に配置されたヒューズ領域ｅ１１３Ｃとを有している。
キャパシタ電極領域ｅ１１３Ａにおいて、上部電極膜ｅ１１３は、複数の電極膜部分（上部電極膜部分）ｅ１３１〜ｅ１３９に分割（分離）されている。この実施形態では、各電極膜部分ｅ１３１〜ｅ１３９は、いずれも矩形形状に形成されていて、ヒューズ領域ｅ１１３Ｃから第１接続電極ｅ３に向かって帯状に延びている。複数の電極膜部分ｅ１３１〜ｅ１３９は、複数種類の対向面積で、容量膜ｅ１１２を挟んで（容量膜ｅ１１２に接しつつ）下部電極膜ｅ１１１に対向している。より具体的には、電極膜部分ｅ１３１〜ｅ１３９の下部電極膜ｅ１１１に対する対向面積は、１：２：４：８：１６：３２：６４：１２８：１２８となるように定められていてもよい。すなわち、複数の電極膜部分ｅ１３１〜ｅ１３９は、対向面積の異なる複数の電極膜部分を含み、より詳細には、公比が２の等比数列をなすように設定された対向面積を有する複数の電極膜部分ｅ１３１〜１３８（またはｅ１３１〜ｅ１３７，ｅ１３９）を含む。これによって、各電極膜部分ｅ１３１〜ｅ１３９と容量膜ｅ１１２を挟んで対向する下部電極膜ｅ１１１と容量膜ｅ１１２とによってそれぞれ構成される複数のキャパシタ要素Ｃ１〜Ｃ９は、互いに異なる容量値を有する複数のキャパシタ要素を含む。電極膜部分ｅ１３１〜ｅ１３９の対向面積の比が前述の通りである場合、キャパシタ要素Ｃ１〜Ｃ９の容量値の比は、当該対向面積の比と等しく、１：２：４：８：１６：３２：６４：１２８：１２８となる。すなわち、複数のキャパシタ要素Ｃ１〜Ｃ９は、公比が２の等比数列をなすように容量値が設定された複数のキャパシタ要素Ｃ１〜Ｃ８（またはＣ１〜Ｃ７，Ｃ９）を含むことになる。
この実施形態では、電極膜部分ｅ１３１〜ｅ１３５は、幅が等しく、長さの比を１：２：４：８：１６に設定した帯状に形成されている。また、電極膜部分ｅ１３５，ｅ１３６，ｅ１３７，ｅ１３８，ｅ１３９は、長さが等しく、幅の比を１：２：４：８：８に設定した帯状に形成されている。電極膜部分ｅ１３５〜ｅ１３９は、キャパシタ配置領域ｅ１０５の第２接続電極ｅ４側の端縁から第１接続電極ｅ３側の端縁までの範囲に渡って延びて形成されており、電極膜部分ｅ１３１〜ｅ１３４は、それよりも短く形成されている。
パッド領域ｅ１１３Ｂは、第２接続電極ｅ４とほぼ相似形に形成されており、ほぼ矩形の平面形状を有している。図１３０に示すように、パッド領域ｅ１１３Ｂにおける上部電極膜ｅ１１３は、第２接続電極ｅ４に接している。
ヒューズ領域ｅ１１３Ｃは、パッド領域ｅ１１３Ｂの一つの長辺（基板ｅ２の周縁に対して内方側の長辺）に沿って配置されている。ヒューズ領域ｅ１１３Ｃは、パッド領域ｅ１１３Ｂの前記１つの長辺に沿って配列された複数のヒューズユニットｅ１０７を含む。
ヒューズユニットｅ１０７は、上部電極膜ｅ１１３のパッド領域ｅ１１３Ｂと同じ材料で一体的に形成されている。複数の電極膜部分ｅ１３１〜ｅ１３９は、１つまたは複数個のヒューズユニットｅ１０７と一体的に形成されていて、それらのヒューズユニットｅ１０７を介してパッド領域ｅ１１３Ｂに接続され、このパッド領域ｅ１１３Ｂを介して第２接続電極ｅ４に電気的に接続されている。図１２９に示すように、面積の比較的小さな電極膜部分ｅ１３１〜ｅ１３６は、一つのヒューズユニットｅ１０７によってパッド領域ｅ１１３Ｂに接続されており、面積の比較的大きな電極膜部分ｅ１３７〜ｅ１３９は複数個のヒューズユニットｅ１０７を介してパッド領域ｅ１１３Ｂに接続されている。全てのヒューズユニットｅ１０７が用いられる必要はなく、この実施形態では、一部のヒューズユニットｅ１０７は未使用である。
ヒューズユニットｅ１０７は、パッド領域ｅ１１３Ｂとの接続のための第１幅広部ｅ１０７Ａと、電極膜部分ｅ１３１〜ｅ１３９との接続のための第２幅広部ｅ１０７Ｂと、第１および第２幅広部ｅ１０７Ａ，７Ｂの間を接続する幅狭部ｅ１０７Ｃとを含む。幅狭部ｅ１０７Ｃは、レーザ光によって切断（溶断）することができるように構成されている。それによって、電極膜部分ｅ１３１〜ｅ１３９のうち不要な電極膜部分を、ヒューズユニットｅ１０７の切断によって第１および第２接続電極ｅ３，ｅ４から電気的に切り離すことができる。
図１２９および図１３１では図示を省略したが、図１３０に表れている通り、上部電極膜ｅ１１３の表面を含むチップコンデンサｅ１０１の表面は、前述したパッシベーション膜ｅ２３によって覆われている。パッシベーション膜ｅ２３は、たとえば窒化膜からなっていて、チップコンデンサｅ１０１の上面のみならず、基板ｅ２の側面ｅ２Ｃ〜ｅ２Ｆまで延びて、側面ｅ２Ｃ〜ｅ２Ｆの全域をも覆うように形成されている。さらに、パッシベーション膜ｅ２３の上には、前述した樹脂膜ｅ２４が形成されている。
パッシベーション膜ｅ２３および樹脂膜ｅ２４は、チップコンデンサｅ１０１の表面を保護する保護膜である。これらには、第１接続電極ｅ３および第２接続電極ｅ４に対応する領域に、前述した開口ｅ２５がそれぞれ形成されている。開口ｅ２５はそれぞれ下部電極膜ｅ１１１のパッド領域ｅ１１１Ｂの一部の領域、上部電極膜ｅ１１３のパッド領域ｅ１１３Ｂの一部の領域を露出させるようにパッシベーション膜ｅ２３および樹脂膜ｅ２４を貫通している。さらに、この実施形態では、第１接続電極ｅ３に対応した開口ｅ２５は、容量膜ｅ１１２をも貫通している。
開口ｅ２５には、第１接続電極ｅ３および第２接続電極ｅ４がそれぞれ埋め込まれている。これにより、第１接続電極ｅ３は下部電極膜ｅ１１１のパッド領域ｅ１１１Ｂに接合しており、第２接続電極ｅ４は上部電極膜ｅ１１３のパッド領域ｅ１１３Ｂに接合している。この実施形態では、第１および第２外部電極ｅ３，ｅ４は、それぞれの表面ｅ３Ａ，ｅ４Ａが樹脂膜ｅ２４の表面ｅ２４Ａと略面一になるように形成されている。チップ抵抗器ｅ１と同様に、実装基板ｅ９に対してチップコンデンサｅ１０１をフリップチップ接合することができる。
図１３２は、前記チップコンデンサの内部の電気的構成を示す回路図である。第１接続電極ｅ３と第２接続電極ｅ４との間に複数のキャパシタ要素Ｃ１〜Ｃ９が並列に接続されている。各キャパシタ要素Ｃ１〜Ｃ９と第２接続電極ｅ４との間には、一つまたは複数のヒューズユニットｅ１０７でそれぞれ構成されたヒューズＦ１〜Ｆ９が直列に介装されている。
ヒューズＦ１〜Ｆ９が全て接続されているときは、チップコンデンサｅ１０１の容量値は、キャパシタ要素Ｃ１〜Ｃ９の容量値の総和に等しい。複数のヒューズＦ１〜Ｆ９から選択した１つまたは２つ以上のヒューズを切断すると、当該切断されたヒューズに対応するキャパシタ要素が切り離され、当該切り離されたキャパシタ要素の容量値だけチップコンデンサｅ１０１の容量値が減少する。
そこで、パッド領域ｅ１１１Ｂ，ｅ１１３Ｂの間の容量値（キャパシタ要素Ｃ１〜Ｃ９の総容量値）を測定し、その後に所望の容量値に応じてヒューズＦ１〜Ｆ９から適切に選択した一つまたは複数のヒューズをレーザ光で溶断すれば、所望の容量値への合わせ込み（レーザトリミング）を行うことができる。とくに、キャパシタ要素Ｃ１〜Ｃ８の容量値が、公比２の等比数列をなすように設定されていれば、最小の容量値（当該等比数列の初項の値）であるキャパシタ要素Ｃ１の容量値に対応する精度で目標の容量値へと合わせ込む微調整が可能である。
たとえば、キャパシタ要素Ｃ１〜Ｃ９の容量値は次のように定められていてもよい。
Ｃ１＝０．０３１２５ｐＦ
Ｃ２＝０．０６２５ｐＦ
Ｃ３＝０．１２５ｐＦ
Ｃ４＝０．２５ｐＦ
Ｃ５＝０．５ｐＦ
Ｃ６＝１ｐＦ
Ｃ７＝２ｐＦ
Ｃ８＝４ｐＦ
Ｃ９＝４ｐＦ
この場合、０．０３１２５ｐＦの最小合わせ込み精度でチップコンデンサｅ１０１の容量を微調整できる。また、ヒューズＦ１〜Ｆ９から切断すべきヒューズを適切に選択することで、１０ｐＦ〜１８ｐＦの間の任意の容量値のチップコンデンサｅ１０１を提供することができる。
以上のように、この実施形態によれば、第１接続電極ｅ３および第２接続電極ｅ４の間に、ヒューズＦ１〜Ｆ９によって切り離し可能な複数のキャパシタ要素Ｃ１〜Ｃ９が設けられている。キャパシタ要素Ｃ１〜Ｃ９は、異なる容量値の複数のキャパシタ要素、より具体的には等比数列をなすように容量値が設定された複数のキャパシタ要素を含んでいる。それによって、ヒューズＦ１〜Ｆ９から１つまたは複数のヒューズを選択してレーザ光で溶断することにより、設計を変更することなく複数種類の容量値に対応でき、かつ所望の容量値に正確に合わせ込むことができるチップコンデンサｅ１０１を共通の設計で実現することができる。
チップコンデンサｅ１０１の各部の詳細について以下に説明を加える。
図１２９を参照して、基板ｅ２は、たとえば平面視において０．３ｍｍ×０．１５ｍｍ、０．４ｍｍ×０．２ｍｍなどの矩形形状（好ましくは、０．４ｍｍ×０．２ｍｍ以下の大きさ）を有していてもよい。キャパシタ配置領域ｅ１０５は、概ね、基板ｅ２の短辺の長さに相当する一辺を有する正方形領域となる。基板ｅ２の厚さは、１５０μｍ程度であってもよい。図１３０を参照して、基板ｅ２は、たとえば、裏面側（キャパシタ要素Ｃ１〜Ｃ９が形成されていない表面）からの研削または研磨によって薄型化された基板であってもよい。基板ｅ２の材料としては、シリコン基板に代表される半導体基板を用いてもよいし、ガラス基板を用いてもよいし、樹脂フィルムを用いてもよい。
絶縁層ｅ２０は、酸化シリコン膜等の酸化膜であってもよい。その膜厚は、５００Å〜２０００Å程度であってもよい。
下部電極膜ｅ１１１は、導電性膜、とくに金属膜であることが好ましく、たとえばアルミニウム膜であってもよい。アルミニウム膜からなる下部電極膜ｅ１１１は、スパッタ法によって形成することができる。上部電極膜ｅ１１３も同様に、導電性膜、とくに金属膜で構成することが好ましく、アルミニウム膜であってもよい。アルミニウム膜からなる上部電極膜ｅ１１３は、スパッタ法によって形成することができる。上部電極膜ｅ１１３のキャパシタ電極領域ｅ１１３Ａを電極膜部分ｅ１３１〜ｅ１３９に分割し、さらに、ヒューズ領域ｅ１１３Ｃを複数のヒューズユニットｅ１０７に整形するためのパターニングは、フォトリソグラフィおよびエッチングプロセスによって行うことができる。
容量膜ｅ１１２は、たとえば窒化シリコン膜で構成することができ、その膜厚は５００Å〜２０００Å（たとえば１０００Å）とすることができる。容量膜ｅ１１２は、プラズマＣＶＤ（化学的気相成長）によって形成された窒化シリコン膜であってもよい。
パッシベーション膜ｅ２３は、たとえば窒化シリコン膜で構成することができ、たとえばプラズマＣＶＤ法によって形成できる。その膜厚は、８０００Å程度とされてもよい。樹脂膜ｅ２４は、前述の通り、ポリイミド膜その他の樹脂膜で構成することができる。
第１および第２接続電極ｅ３，ｅ４は、たとえば、下部電極膜ｅ１１１または上部電極膜ｅ１１３に接するＮｉ層ｅ３３と、このＮｉ層ｅ３３上に積層したＰｄ層ｅ３４と、そのＰｄ層ｅ３４上に積層したＡｕ層ｅ３５とを積層した積層構造膜からなっていてもよく、たとえば、無電解めっき法で形成することができる。Ｎｉ層ｅ３３は下部電極膜ｅ１１１または上部電極膜ｅ１１３に対する密着性の向上に寄与し、Ｐｄ層ｅ３４は上部電極膜または下部電極膜の材料と第１および第２接続電極ｅ３，ｅ４の最上層の金との相互拡散を抑制する拡散防止層として機能する。
このようなチップコンデンサｅ１０１の製造工程は、素子ｅ５を形成した後のチップ抵抗器ｅ１の製造工程と同じである。
チップコンデンサｅ１０１において素子ｅ５（キャパシタ素子）を形成する場合には、まず、前述した基板ｅ３０（基板ｅ２）の表面に、熱酸化法および／またはＣＶＤ法によって、酸化膜（たとえば酸化シリコン膜）からなる絶縁層ｅ２０が形成される。次に、たとえばスパッタ法によって、アルミニウム膜からなる下部電極膜ｅ１１１が絶縁層ｅ２０の表面全域に形成される。下部電極膜ｅ１１１の膜厚は８０００Å程度とされてもよい。次に、その下部電極膜の表面に、下部電極膜ｅ１１１の最終形状に対応したレジストパターンが、フォトリソグラフィによって形成される。このレジストパターンをマスクとして、下部電極膜がエッチングされることにより、図１２９等に示したパターンの下部電極膜ｅ１１１が得られる。下部電極膜ｅ１１１のエッチングは、たとえば、反応性イオンエッチングによって行うことができる。
次に、たとえばプラズマＣＶＤ法によって、窒化シリコン膜等からなる容量膜ｅ１１２が、下部電極膜ｅ１１１上に形成される。下部電極膜ｅ１１１が形成されていない領域では、絶縁層ｅ２０の表面に容量膜ｅ１１２が形成されることになる。次いで、その容量膜ｅ１１２の上に、上部電極膜ｅ１１３が形成される。上部電極膜ｅ１１３は、たとえばアルミニウム膜からなり、スパッタ法によって形成することができる。その膜厚は、８０００Å程度とされてもよい。次いで、上部電極膜ｅ１１３の表面に上部電極膜ｅ１１３の最終形状に対応したレジストパターンがフォトリソグラフィによって形成される。このレジストパターンをマスクとしたエッチングにより、上部電極膜ｅ１１３が、最終形状（図１２９等参照）にパターニングされる。それによって、上部電極膜ｅ１１３は、キャパシタ電極領域ｅ１１３Ａに複数の電極膜部分ｅ１３１〜ｅ１３９に分割された部分を有し、ヒューズ領域ｅ１１３Ｃに複数のヒューズユニットｅ１０７を有し、それらのヒューズユニットｅ１０７に接続されたパッド領域ｅ１１３Ｂを有するパターンに整形される。上部電極膜ｅ１１３が分割されることによって、電極膜部分ｅ１３１〜ｅ１３９の数に応じた複数のキャパシタ要素Ｃ１〜Ｃ９を形成することができる。上部電極膜ｅ１１３のパターニングのためのエッチングは、燐酸等のエッチング液を用いたウェットエッチングによって行ってもよいし、反応性イオンエッチングによって行ってもよい。
以上によって、チップコンデンサｅ１０１における素子ｅ５（キャパシタ要素Ｃ１〜Ｃ９やヒューズユニットｅ１０７）が形成される。素子ｅ５が形成された後に、プラズマＣＶＤ法によって絶縁膜ｅ４５が、素子ｅ５（上部電極膜ｅ１１３、上部電極膜ｅ１１３が形成されていない領域における容量膜ｅ１１２）を全て覆うように形成される（図１２０Ａ参照）。その後は、第１溝ｅ４４および第２溝ｅ４８が形成されてから（図１２０Ｂおよび図１２０Ｃ参照）、開口ｅ２５が形成される（図１２０Ｄ参照）。そして、開口ｅ２５から露出された上部電極膜ｅ１１３のパッド領域ｅ１１３Ｂと下部電極膜ｅ１１１のパッド領域ｅ１１１Ｂとにプローブｅ７０を押し当てて、複数のキャパシタ要素Ｃ０〜Ｃ９の総容量値が測定される（図１２０Ｄ参照）。この測定された総容量値に基づき、目的とするチップコンデンサｅ１０１の容量値に応じて、切り離すべきキャパシタ要素、すなわち切断すべきヒューズが選択される。
この状態から、ヒューズユニットｅ１０７を溶断するためのレーザトリミングが行われる。すなわち、前記総容量値の測定結果に応じて選択されたヒューズを構成するヒューズユニットｅ１０７にレーザ光を当てて、そのヒューズユニットｅ１０７の幅狭部ｅ１０７Ｃ（図１２９参照）が溶断される。これにより、対応するキャパシタ要素がパッド領域ｅ１１３Ｂから切り離される。ヒューズユニットｅ１０７にレーザ光を当てるとき、カバー膜である絶縁膜ｅ４５の働きによって、ヒューズユニットｅ１０７の近傍にレーザ光のエネルギーが蓄積され、それによって、ヒューズユニットｅ１０７が溶断する。これにより、チップコンデンサｅ１０１の容量値を確実に目的の容量値とすることができる。
次に、たとえばプラズマＣＶＤ法によって、カバー膜（絶縁膜ｅ４５）上に窒化シリコン膜が堆積させられ、パッシベーション膜ｅ２３が形成される。前述のカバー膜は最終形態において、パッシベーション膜ｅ２３と一体化し、このパッシベーション膜ｅ２３の一部を構成する。ヒューズの切断後に形成されたパッシベーション膜ｅ２３は、ヒューズ溶断の際に同時に破壊されたカバー膜の開口内に入り込み、ヒューズユニットｅ１０７の切断面を覆って保護する。したがって、パッシベーション膜ｅ２３は、ヒューズユニットｅ１０７の切断箇所に異物が入り込んだり水分が侵入したりすることを防ぐ。これにより、信頼性の高いチップコンデンサｅ１０１を製造することができる。パッシベーション膜ｅ２３は、全体で、たとえば８０００Å程度の膜厚を有するように形成されてもよい。
次に、前述した樹脂膜ｅ４６が形成される（図１２０Ｅ参照）。その後、樹脂膜ｅ４６やパッシベーション膜ｅ２３によって塞がれていた開口ｅ２５が開放され（図１２０Ｆ参照）、パッド領域ｅ１１１Ｂおよびパッド領域ｅ１１３Ｂが、開口ｅ２５を介して樹脂膜ｅ４６（樹脂膜ｅ２４）から露出される。その後、開口ｅ２５において樹脂膜ｅ４６から露出されたパッド領域ｅ１１１Ｂ上およびパッド領域ｅ１１３Ｂ上に、たとえば無電解めっき法によって、第１接続電極ｅ３および第２接続電極ｅ４が形成される（図１２０Ｇ参照）。
その後、チップ抵抗器ｅ１の場合と同じように、基板ｅ３０を裏面ｅ３０Ｂから研削すると（図１２０Ｈ参照）、チップコンデンサｅ１０１の個片を切り出すことができる。
フォトリソグラフィ工程を利用した上部電極膜ｅ１１３のパターニングでは、微小面積の電極膜部分ｅ１３１〜ｅ１３９を精度良く形成することができ、さらに微細なパターンのヒューズユニットｅ１０７を形成することができる。そして、上部電極膜ｅ１１３のパターニングの後に、総容量値の測定を経て、切断すべきヒューズが決定される。その決定されたヒューズを切断することによって、所望の容量値に正確に合わせ込まれたチップコンデンサｅ１０１を得ることができる。つまり、このチップコンデンサｅ１０１では、一つまたは複数のヒューズを選択して切断することにより、複数種類の容量値に、容易にかつ速やかに対応することができる。換言すれば、容量値の異なる複数のキャパシタ要素Ｃ１〜Ｃ９を組み合わせることによって、様々な容量値のチップコンデンサｅ１０１を共通の設計で実現することができる。
以上、第５参考例のチップ部品（チップ抵抗器ｅ１やチップコンデンサｅ１０１）について説明してきたが、第５参考例はさらに他の形態で実施することもできる。
たとえば、前述の実施形態では、チップ抵抗器ｅ１の場合、複数の抵抗回路が公比ｒ（０＜ｒ、ｒ≠１）＝２の等比数列をなす抵抗値を有する複数の抵抗回路を有している例を示したが、当該等比数列の公比は２以外の数であってもよい。また、チップコンデンサｅ１０１の場合にも、キャパシタ要素が公比ｒ（０＜ｒ、ｒ≠１）＝２の等比数列をなす容量値を有する複数のキャパシタ要素を有している例を示したが、当該等比数列の公比は２以外の数であってもよい。
また、チップ抵抗器ｅ１やチップコンデンサｅ１０１では、基板ｅ２の表面に絶縁層ｅ２０が形成されているが、基板ｅ２が絶縁性の基板であれば、絶縁層ｅ２０を省くこともできる。
また、チップコンデンサｅ１０１では、上部電極膜ｅ１１３だけが複数の電極膜部分に分割されている構成を示したが、下部電極膜ｅ１１１だけが複数の電極膜部分に分割されていたり、上部電極膜ｅ１１３および下部電極膜ｅ１１１が両方とも複数の電極膜部分に分割されていたりしてもよい。さらに、前述の実施形態では、上部電極膜または下部電極膜とヒューズユニットとが一体化されている例を示したが、上部電極膜または下部電極膜とは別の導体膜でヒューズユニットを形成してもよい。また、前述したチップコンデンサｅ１０１では、上部電極膜ｅ１１３および下部電極膜ｅ１１１を有する１層のキャパシタ構造が形成されているが、上部電極膜ｅ１１３上に、容量膜を介して別の電極膜を積層することで、複数のキャパシタ構造が積層されてもよい。
チップコンデンサｅ１０１では、また、基板ｅ２として導電性基板を用い、その導電性基板を下部電極として用い、導電性基板の表面に接するように容量膜ｅ１１２を形成してもよい。この場合、導電性基板の裏面から一方の外部電極を引き出してもよい。
また、第５参考例を、チップインダクタに適用した場合、当該チップインダクタにおいて前述した基板ｅ２上に形成された素子ｅ５は、複数のインダクタ要素（素子要素）を含んだインダクタ回路網（インダクタ素子）を含む。この場合、素子ｅ５は、基板ｅ２の表面ｅ２Ａ上に形成された多層配線中に設けられていて、配線膜ｅ２２によって形成されている。このチップインダクタでは、一つまたは複数のヒューズＦを選択して切断することにより、インダクタ回路網における複数のインダクタ要素の組み合わせパターンを任意のパターンとすることができるので、インダクタ回路網の電気的特性が様々なチップインダクタを共通の設計で実現することができる。
そして、第５参考例を、チップダイオードに適用した場合、当該チップダイオードにおいて前述した基板ｅ２上に形成された素子ｅ５は、複数のダイオード要素（素子要素）を含んだダイオード回路網（ダイオード素子）を含む。ダイオード素子は基板ｅ２に形成されている。このチップダイオードでは、一つまたは複数のヒューズＦを選択して切断することにより、ダイオード回路網における複数のダイオード要素の組み合わせパターンを任意のパターンとすることができるので、ダイオード回路網の電気的特性が様々なチップダイオードを共通の設計で実現することができる。
チップインダクタおよびチップダイオードのいずれにおいても、チップ抵抗器ｅ１やチップコンデンサｅ１０１の場合と同じ作用効果を奏することができる。
また、前述した第１接続電極ｅ３および第２接続電極ｅ４において、Ｎｉ層ｅ３３とＡｕ層ｅ３５との間に介装されていたＰｄ層ｅ３４を省略することもできる。Ｎｉ層ｅ３３とＡｕ層ｅ３５との接着性が良好なので、Ａｕ層ｅ３５に前述したピンホールができないのであれば、Ｐｄ層ｅ３４を省略しても構わない。
また、前述したようにエッチングによって第１溝ｅ４４を形成する際に用いるレジストパターンｅ４１の開口ｅ４２の交差部分ｅ４３（図１２１参照）をラウンド形状にしておけば、完成したチップ部品では、基板ｅ２の表面ｅ２Ａ側のコーナー部（粗面領域Ｓにおけるコーナー部）ｅ１１をラウンド状に成形することができる。
また、チップ抵抗器ｅ１において説明した変形例１〜５（図１２４〜図１２８）の構成は、チップコンデンサｅ１０１、チップインダクタおよびチップダイオードのいずれにおいても適用可能である。
図１３３は、第５参考例のチップ部品が用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。スマートフォンｅ２０１は、扁平な直方体形状の筐体ｅ２０２の内部に電子部品を収納して構成されている。筐体ｅ２０２は表側および裏側に長方形状の一対の主面を有しており、その一対の主面が４つの側面で結合されている。筐体ｅ２０２の一つの主面には、液晶パネルや有機ＥＬパネル等で構成された表示パネルｅ２０３の表示面が露出している。表示パネルｅ２０３の表示面は、タッチパネルを構成しており、使用者に対する入力インターフェースを提供している。
表示パネルｅ２０３は、筐体ｅ２０２の一つの主面の大部分を占める長方形形状に形成されている。表示パネルｅ２０３の一つの短辺に沿うように、操作ボタンｅ２０４が配置されている。この実施形態では、複数（３つ）の操作ボタンｅ２０４が表示パネルｅ２０３の短辺に沿って配列されている。使用者は、操作ボタンｅ２０４およびタッチパネルを操作することによって、スマートフォンｅ２０１に対する操作を行い、必要な機能を呼び出して実行させることができる。
表示パネルｅ２０３の別の一つの短辺の近傍には、スピーカｅ２０５が配置されている。スピーカｅ２０５は、電話機能のための受話口を提供するとともに、音楽データ等を再生するための音響化ユニットとしても用いられる。一方、操作ボタンｅ２０４の近くには、筐体ｅ２０２の一つの側面にマイクロフォンｅ２０６が配置されている。マイクロフォンｅ２０６は、電話機能のための送話口を提供するほか、録音用のマイクロフォンとして用いることもできる。
図１３４は、筐体ｅ２０２の内部に収容された電子回路アセンブリｅ２１０の構成を示す図解的な平面図である。電子回路アセンブリｅ２１０は、配線基板ｅ２１１と、配線基板ｅ２１１の実装面に実装された回路部品とを含む。複数の回路部品は、複数の集積回路素子（ＩＣ）ｅ２１２−ｅ２２０と、複数のチップ部品とを含む。複数のＩＣは、伝送処理ＩＣｅ２１２、ワンセグＴＶ受信ＩＣｅ２１３、ＧＰＳ受信ＩＣｅ２１４、ＦＭチューナＩＣｅ２１５、電源ＩＣｅ２１６、フラッシュメモリｅ２１７、マイクロコンピュータｅ２１８、電源ＩＣｅ２１９およびベースバンドＩＣｅ２２０を含む。複数のチップ部品（第５参考例のチップ部品に相当する）は、チップインダクタｅ２２１，ｅ２２５，ｅ２３５、チップ抵抗器ｅ２２２，ｅ２２４，ｅ２３３、チップキャパシタｅ２２７，ｅ２３０，ｅ２３４、およびチップダイオードｅ２２８，ｅ２３１を含む。
伝送処理ＩＣｅ２１２は、表示パネルｅ２０３に対する表示制御信号を生成し、かつ表示パネルｅ２０３の表面のタッチパネルからの入力信号を受信するための電子回路を内蔵している。表示パネルｅ２０３との接続のために、伝送処理ＩＣｅ２１２には、フレキシブル配線２０９が接続されている。
ワンセグＴＶ受信ＩＣｅ２１３は、ワンセグ放送（携帯機器を受信対象とする地上デジタルテレビ放送）の電波を受信するための受信機を構成する電子回路を内蔵している。ワンセグＴＶ受信ＩＣｅ２１３の近傍には、複数のチップインダクタｅ２２１と、複数のチップ抵抗器ｅ２２２とが配置されている。ワンセグＴＶ受信ＩＣｅ２１３、チップインダクタｅ２２１およびチップ抵抗器ｅ２２２は、ワンセグ放送受信回路ｅ２２３を構成している。チップインダクタｅ２２１およびチップ抵抗器ｅ２２２は、正確に合わせ込まれたインダクタンスおよび抵抗をそれぞれ有し、ワンセグ放送受信回路ｅ２２３に高精度な回路定数を与える。
ＧＰＳ受信ＩＣｅ２１４は、ＧＰＳ衛星からの電波を受信してスマートフォンｅ２０１の位置情報を出力する電子回路を内蔵している。
ＦＭチューナＩＣｅ２１５は、その近傍において配線基板ｅ２１１に実装された複数のチップ抵抗器ｅ２２４および複数のチップインダクタｅ２２５とともに、ＦＭ放送受信回路ｅ２２６を構成している。チップ抵抗器ｅ２２４およびチップインダクタｅ２２５は、正確に合わせ込まれた抵抗値およびインダクタンスをそれぞれ有し、ＦＭ放送受信回路ｅ２２６に高精度な回路定数を与える。
電源ＩＣｅ２１６の近傍には、複数のチップキャパシタｅ２２７および複数のチップダイオードｅ２２８が配線基板ｅ２１１の実装面に実装されている。電源ＩＣｅ２１６は、チップキャパシタｅ２２７およびチップダイオードｅ２２８とともに、電源回路ｅ２２９を構成している。
フラッシュメモリｅ２１７は、オペレーティングシステムプログラム、スマートフォンｅ２０１の内部で生成されたデータ、通信機能によって外部から取得したデータおよびプログラムなどを記録するための記憶装置である。
マイクロコンピュータｅ２１８は、ＣＰＵ、ＲＯＭおよびＲＡＭを内蔵しており、各種の演算処理を実行することにより、スマートフォンｅ２０１の複数の機能を実現する演算処理回路である。より具体的には、マイクロコンピュータｅ２１８の働きにより、画像処理や各種アプリケーションプログラムのための演算処理が実現されるようになっている。
電源ＩＣｅ２１９の近くには、複数のチップキャパシタｅ２３０および複数のチップダイオードｅ２３１が配線基板ｅ２１１の実装面に実装されている。電源ＩＣｅ２１９は、チップキャパシタｅ２３０およびチップダイオードｅ２３１とともに、電源回路ｅ２３２を構成している。
ベースバンドＩＣｅ２２０の近くには、複数のチップ抵抗器ｅ２３３、複数のチップキャパシタｅ２３４、および複数のチップインダクタｅ２３５が、配線基板ｅ２１１の実装面に実装されている。ベースバンドＩＣｅ２２０は、チップ抵抗器ｅ２３３、チップキャパシタｅ２３４およびチップインダクタｅ２３５とともに、ベースバンド通信回路ｅ２３６を構成している。ベースバンド通信回路ｅ２３６は、電話通信およびデータ通信のための通信機能を提供する。
このような構成によって、電源回路ｅ２２９，ｅ２３２によって適切に調整された電力が、伝送処理ＩＣｅ２１２、ＧＰＳ受信ＩＣｅ２１４、ワンセグ放送受信回路ｅ２２３、ＦＭ放送受信回路ｅ２２６、ベースバンド通信回路ｅ２３６、フラッシュメモリｅ２１７およびマイクロコンピュータｅ２１８に供給される。マイクロコンピュータｅ２１８は、伝送処理ＩＣｅ２１２を介して入力される入力信号に応答して演算処理を行い、伝送処理ＩＣｅ２１２から表示パネルｅ２０３に表示制御信号を出力して表示パネルｅ２０３に各種の表示を行わせる。
タッチパネルまたは操作ボタンｅ２０４の操作によってワンセグ放送の受信が指示されると、ワンセグ放送受信回路ｅ２２３の働きによってワンセグ放送が受信される。そして、受信された画像を表示パネルｅ２０３に出力し、受信された音声をスピーカｅ２０５から音響化させるための演算処理が、マイクロコンピュータｅ２１８によって実行される。
また、スマートフォンｅ２０１の位置情報が必要とされるときには、マイクロコンピュータｅ２１８は、ＧＰＳ受信ＩＣｅ２１４が出力する位置情報を取得し、その位置情報を用いた演算処理を実行する。
さらに、タッチパネルまたは操作ボタンｅ２０４の操作によってＦＭ放送受信指令が入力されると、マイクロコンピュータｅ２１８は、ＦＭ放送受信回路ｅ２２６を起動し、受信された音声をスピーカｅ２０５から出力させるための演算処理を実行する。
フラッシュメモリｅ２１７は、通信によって取得したデータの記憶や、マイクロコンピュータｅ２１８の演算や、タッチパネルからの入力によって作成されたデータを記憶するために用いられる。マイクロコンピュータｅ２１８は、必要に応じて、フラッシュメモリｅ２１７に対してデータを書き込み、またフラッシュメモリｅ２１７からデータを読み出す。
電話通信またはデータ通信の機能は、ベースバンド通信回路ｅ２３６によって実現される。マイクロコンピュータｅ２１８は、ベースバンド通信回路ｅ２３６を制御して、音声またはデータを送受信するための処理を行う。
１ チップ抵抗器
２ 基板
２Ａ 素子形成面
２Ｂ 裏面
２Ｃ 側面
２Ｄ 側面
２Ｅ 側面
２Ｆ 側面
３ 第１接続電極
４ 第２接続電極
１１ 交差部
２０ 絶縁層
２２ 配線膜
２３ 絶縁膜
２４ 樹脂膜
２７ 交差部
３０ 基板
３０Ｂ 裏面
４４ 溝
５６ 抵抗
７１ 支持基材
Ｒ 抵抗体
Ｘ トリミング対象領域
Ｙ チップ抵抗器領域
Ｚ 境界領域

Claims (19)

  1. 素子形成面と、前記素子形成面とは反対側の裏面と、前記素子形成面および前記裏面の間を繋ぐ側面とを有する基板と、
    前記素子形成面に形成された抵抗と、
    前記抵抗に電気的に接続され、前記素子形成面に配置された外部接続電極と、
    前記外部接続電極を露出させた状態で前記素子形成面を覆う樹脂膜とを含み、
    前記基板の前記裏面および側面が交差する交差部がラウンド形状になっていて、
    前記基板の前記素子形成面および側面が交差する交差部は、前記ラウンド形状とは異なる形状である、チップ抵抗器。
  2. 前記基板は、互いに交差する複数の前記側面を有し、前記複数の側面が交差する交差部がラウンド形状になっている、請求項１に記載のチップ抵抗器。
  3. 前記ラウンド形状の曲率半径が２０μｍ以下である、請求項２に記載のチップ抵抗器。
  4. 前記基板と前記抵抗との間に絶縁層を有する、請求項１〜３のいずれか一項に記載のチップ抵抗器。
  5. 前記抵抗が、前記素子形成面に形成された薄膜抵抗体を含み、
    さらに、前記薄膜抵抗体に接続され、前記素子形成面に形成された配線膜を含み、
    前記樹脂膜が前記薄膜抵抗体および前記配線膜を覆っている、請求項１〜４のいずれか一項に記載のチップ抵抗器。
  6. 前記抵抗が、同じ抵抗値を有する複数の薄膜抵抗体から形成され、
    所定のトリミング対象領域において、前記複数の薄膜抵抗体の接続状態が変更可能である、請求項５に記載のチップ抵抗器。
  7. 前記薄膜抵抗体および配線膜を覆うように前記素子形成面に形成された保護膜をさらに含み、
    前記樹脂膜が前記保護膜の表面を覆うように形成されている、請求項５または６に記載のチップ抵抗器。
  8. 前記樹脂膜は、前記基板の前記素子形成面および側面が交差する交差部を覆っている、請求項１〜７のいずれか一項に記載のチップ抵抗器。
  9. 前記樹脂膜は、前記基板の前記素子形成面および側面が交差する交差部において前記基板の外方へ膨出している、請求項８に記載のチップ抵抗器。
  10. 前記樹脂膜は、前記基板の側面において前記裏面から前記素子形成面側へ離れた領域に設けられている、請求項１〜９のいずれか一項に記載のチップ抵抗器。
  11. 前記樹脂膜は、ポリイミドを含む、請求項１〜１０のいずれか一項に記載のチップ抵抗器。
  12. 基板の素子形成面に、抵抗をそれぞれ有する複数のチップ抵抗器領域を形成する工程と、
    隣り合う前記チップ抵抗器領域の間の境界領域において前記基板の材料を除去して、前記素子形成面に直交する側面を形成する工程と、
    前記境界領域において前記基板を分断することにより、チップ抵抗器を切り出す工程と、
    分断された前記チップ抵抗器において、前記素子形成面とは反対側の裏面側から行うエッチングによって、前記裏面および側面が交差する交差部をラウンド形状に整形する工程とを含む、チップ抵抗器の製造方法。
  13. 前記側面を形成する工程において、互いに交差する複数の前記側面が形成され、
    前記エッチングは、等方エッチングであり、前記複数の側面が交差する交差部がラウンド形状に整形される、請求項１２に記載のチップ抵抗器の製造方法。
  14. 前記エッチングが、前記チップ抵抗器の裏面側に向けてエッチング液を霧状に吐出する工程を含む、請求項１２または１３に記載のチップ抵抗器の製造方法。
  15. 前記素子形成面を覆う樹脂膜を形成する工程をさらに含む、請求項１２〜１４のいずれか一項に記載のチップ抵抗器の製造方法。
  16. 前記樹脂膜を形成する工程は、前記基板の前記素子形成面および側面が交差する交差部を前記樹脂膜で覆う工程を含む、請求項１５に記載のチップ抵抗器の製造方法。
  17. 前記側面を形成する工程が、隣り合う前記チップ抵抗器領域の間の境界領域において前記基板に溝を形成する工程を含み、
    前記チップ抵抗器を切り出す工程が、前記基板を裏面側から前記溝に達するまで薄型化する工程を含む、請求項１２〜１６のいずれか一項に記載のチップ抵抗器の製造方法。
  18. 前記溝を形成した後に、前記素子形成面に支持基材を貼着する工程を含み、
    前記薄型化する工程が、前記支持基材によって支持された前記基板の裏面側から行われ、
    前記エッチングが、前記支持基材によって支持された複数の前記チップ抵抗器に対して実行される、請求項１７に記載のチップ抵抗器の製造方法。
  19. 前記エッチングが、前記支持基材を前記裏面に沿う平面内で回転させた状態で実行される、請求項１８に記載のチップ抵抗器の製造方法。
JP2012269719A 2011-12-28 2012-12-10 チップ抵抗器およびその製造方法 Active JP6134507B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012269719A JP6134507B2 (ja) 2011-12-28 2012-12-10 チップ抵抗器およびその製造方法
CN201810057017.9A CN108109788A (zh) 2011-12-28 2012-12-18 片式部件及其制造方法
PCT/JP2012/082725 WO2013099688A1 (ja) 2011-12-28 2012-12-18 チップ抵抗器およびその製造方法
CN201280063419.0A CN104025210B (zh) 2011-12-28 2012-12-18 片式电阻器及其制造方法
US14/368,757 US9530546B2 (en) 2011-12-28 2012-12-18 Chip resistor and method of producing the same
CN202111519386.3A CN114203377A (zh) 2011-12-28 2012-12-18 片式部件的制造方法
US15/352,263 US10446302B2 (en) 2011-12-28 2016-11-15 Chip resistor and methods of producing the same

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JP2011289282 2011-12-28
JP2011289282 2011-12-28
JP2012015425 2012-01-27
JP2012015424 2012-01-27
JP2012015424 2012-01-27
JP2012015423 2012-01-27
JP2012015425 2012-01-27
JP2012015423 2012-01-27
JP2012039180 2012-02-24
JP2012039179 2012-02-24
JP2012039179 2012-02-24
JP2012039180 2012-02-24
JP2012269719A JP6134507B2 (ja) 2011-12-28 2012-12-10 チップ抵抗器およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017085638A Division JP2017157849A (ja) 2011-12-28 2017-04-24 チップ部品の製造方法およびチップ部品

Publications (2)

Publication Number Publication Date
JP2013201419A JP2013201419A (ja) 2013-10-03
JP6134507B2 true JP6134507B2 (ja) 2017-05-24

Family

ID=48697180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012269719A Active JP6134507B2 (ja) 2011-12-28 2012-12-10 チップ抵抗器およびその製造方法

Country Status (4)

Country Link
US (2) US9530546B2 (ja)
JP (1) JP6134507B2 (ja)
CN (3) CN104025210B (ja)
WO (1) WO2013099688A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6134507B2 (ja) * 2011-12-28 2017-05-24 ローム株式会社 チップ抵抗器およびその製造方法
JP2015130492A (ja) * 2013-12-05 2015-07-16 ローム株式会社 半導体モジュール
JP6547932B2 (ja) 2013-12-27 2019-07-24 ローム株式会社 チップ部品およびその製造方法、ならびに当該チップ部品を備えた回路アセンブリおよび電子機器
US9871126B2 (en) * 2014-06-16 2018-01-16 Infineon Technologies Ag Discrete semiconductor transistor
CN107991354B (zh) * 2016-10-26 2020-02-14 英属维京群岛商艾格生科技股份有限公司 生物感测试片的基底结构及生物感测试片的制作方法
CN107758323B (zh) * 2017-10-27 2024-02-23 肇庆华鑫隆自动化设备有限公司 一种全自动排阻上片机
KR102109636B1 (ko) * 2018-07-19 2020-05-12 삼성전기주식회사 칩 인덕터 및 그 제조방법
WO2022130508A1 (ja) * 2020-12-15 2022-06-23 株式会社メイコー 薄型温度センサ
CN114765086A (zh) * 2021-01-12 2022-07-19 国巨电子（中国）有限公司 电阻器的制造方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53110055A (en) * 1977-03-08 1978-09-26 Seiko Instr & Electronics Deviding method of tip capacitor
JPS61230301A (ja) * 1985-04-04 1986-10-14 株式会社村田製作所 角形チツプ抵抗器
JPS636804A (ja) 1986-06-26 1988-01-12 日本電気株式会社 ネツトワ−ク抵抗の製造方法
JPH0622190B2 (ja) 1987-04-02 1994-03-23 日本電気株式会社 厚膜コンデンサ
JPH02222103A (ja) * 1989-02-22 1990-09-04 Rohm Co Ltd チップ型抵抗器の製造方法
JPH0611320U (ja) 1991-11-29 1994-02-10 東和エレクトロン株式会社 チップインダクタ
JP3358070B2 (ja) * 1993-11-17 2002-12-16 ローム株式会社 チップ抵抗器およびその抵抗値調整方法
JPH07326501A (ja) * 1994-06-01 1995-12-12 Rohm Co Ltd 絶縁基板の製造に使用するセラミック製素材板の構造及びその製造方法
JPH08124701A (ja) * 1994-10-25 1996-05-17 Rohm Co Ltd チップ型抵抗器及びその製造方法
US5850171A (en) * 1996-08-05 1998-12-15 Cyntec Company Process for manufacturing resistor-networks with higher circuit density, smaller input/output pitches, and lower precision tolerance
JPH10135016A (ja) * 1996-10-28 1998-05-22 Fujitsu Ltd 膜抵抗体
TW424245B (en) * 1998-01-08 2001-03-01 Matsushita Electric Ind Co Ltd Resistor and its manufacturing method
JP3852649B2 (ja) * 1998-08-18 2006-12-06 ローム株式会社 チップ抵抗器の製造方法
KR100328255B1 (ko) * 1999-01-27 2002-03-16 이형도 칩 부품 및 그 제조방법
JP3736602B2 (ja) * 1999-04-01 2006-01-18 株式会社村田製作所 チップ型サーミスタ
JP2000340530A (ja) 1999-05-27 2000-12-08 Toshiba Corp 半導体装置およびその製造方法
JP2001076912A (ja) 1999-09-06 2001-03-23 Rohm Co Ltd チップ抵抗器におけるレーザトリミング方法
JP2001284166A (ja) 2000-03-31 2001-10-12 Kyocera Corp レーザートリマブルコンデンサ
JP2002026270A (ja) * 2000-07-10 2002-01-25 Nec Corp 半導体装置の製造方法
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
JP4078042B2 (ja) * 2001-06-12 2008-04-23 ローム株式会社 複数の素子を有するチップ型電子部品の製造方法
JP2003158002A (ja) * 2001-11-22 2003-05-30 Matsushita Electric Ind Co Ltd チップ型電子部品とその製造方法
JP3846312B2 (ja) * 2002-01-15 2006-11-15 松下電器産業株式会社 多連チップ抵抗器の製造方法
JP2003332270A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2003007510A (ja) * 2002-06-19 2003-01-10 Mitsubishi Materials Corp チップ型サーミスタ
JP4211510B2 (ja) * 2002-08-13 2009-01-21 株式会社村田製作所 積層型ｐｔｃサーミスタの製造方法
JP2004140285A (ja) * 2002-10-21 2004-05-13 Kamaya Denki Kk 基板内蔵用チップ形抵抗器
JP3848247B2 (ja) 2002-12-05 2006-11-22 ローム株式会社 チップ抵抗器およびその製造方法
US7612429B2 (en) 2002-10-31 2009-11-03 Rohm Co., Ltd. Chip resistor, process for producing the same, and frame for use therein
JP4047760B2 (ja) * 2003-04-28 2008-02-13 ローム株式会社 チップ抵抗器およびその製造方法
JP2005268300A (ja) * 2004-03-16 2005-09-29 Koa Corp チップ抵抗器およびその製造方法
JP4452196B2 (ja) * 2004-05-20 2010-04-21 コーア株式会社 金属板抵抗器
CN1702786B (zh) * 2004-05-27 2011-03-30 京瓷株式会社 芯片型电子零件
US7075775B2 (en) 2004-05-27 2006-07-11 Kyocera Corporation Chip-type electronic component
JP4166761B2 (ja) 2005-03-03 2008-10-15 カシオマイクロニクス株式会社 半導体装置及びその製造方法並びに実装構造体
TWI393758B (zh) * 2005-06-06 2013-04-21 Toray Industries 半導體用黏著組成物、用它之半導體裝置及半導體裝置之製法
JP4841914B2 (ja) * 2005-09-21 2011-12-21 コーア株式会社 チップ抵抗器
DE102006017796A1 (de) * 2006-04-18 2007-10-25 Epcos Ag Elektrisches Kaltleiter-Bauelement
JP2008021726A (ja) * 2006-07-11 2008-01-31 Ricoh Co Ltd トリミング回路及び半導体装置
JP5139689B2 (ja) * 2007-02-07 2013-02-06 セイコーインスツル株式会社 半導体装置とその製造方法
CN102272903A (zh) * 2009-01-30 2011-12-07 松下电器产业株式会社 半导体装置及其制造方法
JP2011054641A (ja) * 2009-08-31 2011-03-17 Nitto Denko Corp 被切断体からのダイシング表面保護テープの剥離除去方法
JP5812248B2 (ja) * 2011-03-03 2015-11-11 Koa株式会社 抵抗器の製造方法
JP6134507B2 (ja) * 2011-12-28 2017-05-24 ローム株式会社 チップ抵抗器およびその製造方法
TWI456596B (zh) * 2012-07-31 2014-10-11 Polytronics Technology Corp 過電流保護元件及其製作方法
US9396849B1 (en) * 2014-03-10 2016-07-19 Vishay Dale Electronics Llc Resistor and method of manufacture
JP2016009706A (ja) * 2014-06-23 2016-01-18 住友電気工業株式会社 半導体デバイスの製造方法、半導体基板および半導体デバイス

Also Published As

Publication number Publication date
CN104025210A (zh) 2014-09-03
CN104025210B (zh) 2018-02-09
WO2013099688A1 (ja) 2013-07-04
US20170125143A1 (en) 2017-05-04
CN114203377A (zh) 2022-03-18
JP2013201419A (ja) 2013-10-03
US20140354396A1 (en) 2014-12-04
CN108109788A (zh) 2018-06-01
US10446302B2 (en) 2019-10-15
US9530546B2 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
JP6134507B2 (ja) チップ抵抗器およびその製造方法
CN108231418B (zh) 芯片部件
US10681815B2 (en) Composite chip component, circuit assembly and electronic apparatus
WO2014050322A1 (ja) チップ部品およびその製造方法
JP6547932B2 (ja) チップ部品およびその製造方法、ならびに当該チップ部品を備えた回路アセンブリおよび電子機器
JP6245811B2 (ja) チップ部品およびその製造方法
JP6584574B2 (ja) チップ部品およびその製造方法
JP6917408B2 (ja) チップ抵抗器
JP2014072241A (ja) チップ部品
JP2017130671A (ja) チップ部品
WO2019128398A1 (zh) 影像传感芯片的封装结构及其制作方法
JP6101465B2 (ja) チップ部品
JP7178982B2 (ja) チップ抵抗器およびチップ部品
JP2014072239A (ja) チップ部品
JP6535073B2 (ja) チップ部品
JP2018006771A (ja) チップ部品
JP2020036029A (ja) チップ部品およびチップ部品の製造方法
JP2003017654A (ja) 半導体装置およびその製造方法
JP2003078074A (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170424

R150 Certificate of patent or registration of utility model

Ref document number: 6134507

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250