JP2003158002A - チップ型電子部品とその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ノイズの発生を抑制したチップ型電子部品と
その製造方法を提供することを目的とする。 【解決手段】 単結晶の基板１２の裏面１０３と外周面
１０２を分離するように両面間に分離面１０４を介在さ
せ、この基板１２の表面１０１、外周面１０２および分
離面１０４に絶縁膜１７を設け、上記表面１０１の上記
絶縁膜１７上に抵抗素子２０を設け、この抵抗素子２０
の両端に一組の接続電極１８を設け、この一組の接続電
極１８と電気的導通を有する一組の端子電極１９を基板
１２の表面１０１から外周面１０２にかけて設け、少な
くとも上記電子素子の表面に保護膜２２を設けたチップ
型電子部品。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、チップ抵抗器やチ
ップコンデンサ等のチップ型電子部品とその製造方法に
関するものである。

【０００２】

【従来の技術】従来、チップ抵抗器やチップコンデンサ
等のチップ型電子部品の基板としてはアルミナが用いら
れてきた。この基板の表面または基板中に抵抗素子や容
量素子等の電子素子を設け、この電子素子の両端に一組
の接続端子を、この一組の接続端子の表面に一組の端子
電極をそれぞれ設け、上記電子素子の表面に保護膜を設
けてチップ型電子部品を構成していた。

【０００３】

【発明が解決しようとする課題】この基板はセラミック
粒子の焼結体によりできているためその表面には前記粒
子間の隙間および細かな凹凸を有しており、研磨等の方
法を用いても表面を平坦化することが著しく困難であ
る。

【０００４】この基板の表面に電子素子を形成した場合
電子部品としての電気特性においてノイズが発生しやす
くなる。

【０００５】すなわち、この基板の表面に形成された電
子素子の電極膜の膜厚は不均一になりやすい。そのた
め、電流がスムーズに流れにくくなり、その結果として
ノイズが発生しやすいという問題があった。

【０００６】そこで本発明は、このノイズの発生を抑制
したチップ型電子部品とその製造方法を提供することを
目的とする。

【０００７】

【課題を解決するための手段】この目的を達成するため
に、本発明の請求項１に記載の発明は、特に、チップ型
電子部品の基板として単結晶からなる基板を用いたもの
であり、これによりノイズの発生を抑制することができ
る。

【０００８】すなわち、上記基板は単結晶であるためこ
の表面に形成される電極膜は連続性かつ均一性に優れて
いる。そのため電流の流れがよりスムーズになり、その
結果として、ノイズの発生を抑制することができるもの
である。

【０００９】本発明の請求項２に記載の発明は、特に、
基板の材料としてシリコン、ガリウム砒素もしくはイン
ジウム燐のいずれかの材料を用いるものであり、これら
の材料はいずれも単結晶であるため請求項１と同様の作
用を有するものである。

【００１０】加えて、外周面や分離面を形成する際の加
工が容易であるという利点も有する。

【００１１】本発明の請求項３に記載の発明は、特に、
分離面を外周面に対し基板の内側に傾斜するように設け
た請求項１に記載のチップ型電子部品であり、請求項１
の作用に加え、上記分離面を設けることにより端子電極
間の絶縁性を確実なものとすることができる。

【００１２】すなわち、単結晶の基板例えば材料として
シリコン、ガリウム砒素もしくはインジウム燐を用いた
場合この基板は導電性を有しているため接続電極もしく
は端子電極と上記基板の裏面で短絡する可能性がある
が、その表面に絶縁膜を有する分離面を設けることによ
りこの短絡を防止し、その結果として端子電極間の絶縁
性を確実なものとすることができるものである。

【００１３】加えて、分離面を外周面に対し基板の内側
に傾斜するように設けることにより電子素子、接続電極
および端子電極を形成する際分離面にそれらが形成され
るのを防止し、その結果として端子電極間の絶縁性をよ
り確実なものとすることができるものである。

【００１４】本発明の請求項４に記載の発明は、基板の
少なくとも裏面に絶縁性の被覆層を設けた請求項１に記
載のチップ型電子部品であり、特に配線基板への実装時
端子電極間の絶縁性をさらに確実なものとすることがで
きる。

【００１５】すなわち、実装時基板の外周面からハンダ
等の這い上がりにより端子電極と基板の裏面で短絡する
可能性があるが、基板の少なくとも裏面に絶縁性の被覆
層を設けることによりこの短絡を防止し、その結果とし
て配線基板への実装時端子電極間の絶縁性をさらに確実
なものとすることができるものである。

【００１６】本発明の請求項５に記載の発明は、被覆層
にマーキングを設けた請求項４に記載のチップ型電子部
品であり、特に、マーキングを設けることにより画像認
識を用いて配線基板に容易に実装することができる。

【００１７】すなわち、本発明のチップ型電子部品の端
子電極は基板の表面側から外周面にかけて形成されてい
るため、配線基板への実装の際には電子部品の表裏面を
判別する必要がある。そこで上記マーキングを設けるこ
とにより画像認識処理による電子部品の表裏面の判別が
可能となり、実装を容易にすることができるものであ
る。

【００１８】本発明の請求項６に記載の発明は、絶縁膜
としてシリコンの酸化物、窒化物、酸窒化物から選ばれ
る少なくとも一つを用いた請求項１に記載のチップ型電
子部品であり、上記材料を用いることにより絶縁膜と基
板の密着強度を強くすることができ、その結果としてチ
ップ型電子部品としてのショートの発生を抑制すること
ができる。

【００１９】本発明の請求項７に記載の発明は、基板の
表面に凹部を設け、少なくともその凹部の絶縁膜上に電
子素子を設けた請求項１に記載のチップ型電子部品であ
り、短絡の発生をさらに抑制することができる。

【００２０】すなわち、凹部を設けることにより配線基
板に実装する際電子素子と実装基板の空間を広く設ける
ことができ、配線基板上の異物等による短絡の発生をさ
らに抑制することができるものである。

【００２１】本発明の請求項８に記載の発明は、電子素
子として、抵抗素子、容量素子もしくは前記抵抗素子と
前記容量素子からなる複合素子を用いる請求項１に記載
のチップ型電子部品であり、チップ型電子部品として抵
抗器やコンデンサだけでなく複合電子部品としても低ノ
イズのものを提供することができる。

【００２２】本発明の請求項９に記載の発明は、保護
膜、基板の裏面もしくは被覆層にマーキングを設けた請
求項１に記載のチップ型電子部品であり、請求項５と同
様の作用を有する。

【００２３】本発明の請求項１０に記載の発明は、特
に、チップ型電子部品の基板として絶縁性で非晶質の基
板を用いたものであり、これによりノイズの発生を抑制
することができる。

【００２４】すなわち、上記材料は非晶質であるため平
坦な表面を得ることができる。したがって、この表面に
形成される電極膜は連続性かつ均一性に優れている。そ
のため電流の流れがよりスムーズになり、その結果とし
て、ノイズの発生を抑制することができるものである。

【００２５】加えて、基板が絶縁性のものであるため端
子電極間の絶縁性を確実なものとすることができる。

【００２６】本発明の請求項１１に記載の発明は、基板
の材料としてシリコンの酸化物を用いた請求項１０に記
載のチップ型電子部品であり、上記酸化物は絶縁性の非
晶質材料であるため請求項１０と同様の作用を有するも
のである。

【００２７】加えて、外周面や分離面を形成する際の加
工が容易であるという利点も有する。

【００２８】本発明の請求項１２に記載の発明は、基板
の表面に凹部を設け、少なくともその凹部に電子素子を
設けた請求項１０に記載のチップ型電子部品であり、請
求項７と同様の効果を有する。

【００２９】本発明の請求項１３に記載の発明は、電子
素子として、抵抗素子、容量素子もしくは前記抵抗素子
と前記容量素子からなる複合素子を用いる請求項１０に
記載のチップ型電子部品であり、請求項８と同様の作用
を有する。

【００３０】本発明の請求項１４に記載の発明は、保護
膜もしくは基板の裏面にマーキングを設けた請求項１０
に記載のチップ型電子部品であり、請求項５と同様の作
用を有する。

【００３１】本発明の請求項１５に記載の発明は、単結
晶の基板の表面に溝を設ける工程と、少なくとも前記基
板の表面および前記溝の内面に耐エッチング膜を設ける
工程と、前記溝の少なくとも最底部の前記耐エッチング
膜を除去する工程と、前記耐エッチング膜を除去した部
分から前記溝の幅より広い空洞部を形成する工程と、前
記耐エッチング膜を除去する工程と、少なくとも前記基
板の表面、前記溝の内面および前記空洞部の内面に絶縁
膜を設ける工程と、前記基板の表面に設けられた絶縁膜
上に電子素子を設ける工程と、この電子素子と接続され
かつ少なくとも前記溝の内面の絶縁膜上にかけて接続電
極を設ける工程と、少なくとも前記電子素子の表面に保
護膜を設ける工程と、前記接続電極と電気的導通を有す
る端子電極を設ける工程と、空洞部およびこの空洞部の
内面の絶縁膜のみを基板の裏面側から表出させる工程を
有するチップ型電子部品の製造方法であり、低ノイズの
チップ型電子部品を容易に製造することができる。

【００３２】本発明の請求項１６に記載の発明は、絶縁
膜を形成する工程前に基板の表面に凹部を設ける工程を
有する請求項１５に記載のチップ型電子部品の製造方法
であり、低ノイズかつ実装後の短絡の発生を抑制するチ
ップ型電子部品を容易に製造することができる。

【００３３】本発明の請求項１７に記載の発明は、空洞
部およびこの空洞部の内面の絶縁膜のみを基板の裏面側
から表出させる工程の後に前記基板の裏面に絶縁性の被
覆層を形成する工程を有する請求項１５に記載のチップ
型電子部品の製造方法であり、配線基板への実装時端子
電極間の絶縁性に優れたチップ型電子部品を容易に製造
することができる。

【００３４】本発明の請求項１８に記載の発明は、耐エ
ッチング膜の形成方法として化学気相堆積法、熱酸化す
る方法もしくは窒化する方法のいずれかを用いる請求項
１５に記載のチップ型電子部品の製造方法であり、化学
気相堆積法の場合基板の表面で化学反応により薄膜を形
成するため基板の表面に耐エッチング膜を容易に形成す
ることができる。

【００３５】また、熱酸化する方法もしくは窒化する方
法の場合基板を熱処理することにより表面を容易に絶縁
化することができるため基板の表面に耐エッチング膜を
容易に形成することができる。

【００３６】本発明の請求項１９に記載の発明は、絶縁
膜の形成方法として化学気相堆積法、熱酸化する方法も
しくは窒化する方法のいずれかを用いる請求項１５に記
載のチップ型電子部品の製造方法であり、請求項１８と
同様の作用を有する。

【００３７】本発明の請求項２０に記載の発明は、絶縁
性で非晶質の基板の表面に溝を設ける工程と、少なくと
も前記基板の表面および前記溝の内面に耐エッチング膜
を設ける工程と、少なくとも前記溝の最底部の前記耐エ
ッチング膜を除去する工程と、前記耐エッチング膜を除
去した部分から前記溝の幅より広い空洞部を形成する工
程と、前記耐エッチング膜を除去する工程と、前記基板
の表面上に電子素子を設ける工程と、この電子素子と接
続されかつ少なくとも前記溝の内面にかけて接続電極を
設ける工程と、少なくとも前記電子素子の表面に保護膜
を設ける工程と、前記接続電極と電気的導通を有する端
子電極を設ける工程と、空洞部およびこの空洞部の内面
の絶縁部のみを基板の裏面側から表出させる工程を有す
るチップ型電子部品の製造方法であり、上記溝の幅より
広い空洞部を形成することにより電子素子、接続電極お
よび端子電極を形成する際分離面に電子素子、接続電極
および端子電極が形成されることを防止し、端子電極間
の絶縁を確保するものである。

【００３８】本発明の請求項２１に記載の発明は、電子
素子を形成する工程の前に基板の表面に凹部を設ける工
程を有する請求項２０に記載のチップ型電子部品の製造
方法であり、配線基板への実装時端子電極間の絶縁性に
優れたチップ型電子部品を容易に製造することができ
る。

【００３９】

【発明の実施の形態】以下、本発明のチップ型電子部品
とその製造方法について実施の形態および図面を用いて
説明する。なおチップ型電子部品として抵抗器を用い
た。

【００４０】（実施の形態１）本発明の実施の形態１お
よび図１〜図２により請求項１〜３、請求項６、請求項
９、請求項１５および請求項１８〜１９に記載の発明を
説明する。

【００４１】図１は本発明の実施の形態１におけるチッ
プ型抵抗器の断面図である。

【００４２】１２は基板であり、後述する抵抗素子２０
を形成する表面１０１、外周面１０２、裏面１０３およ
び分離面１０４から構成されており、表面１０１と外周
面１０２には絶縁膜１７が設けられている。

【００４３】基板１２の材料としては、単結晶の材料が
用いられるが、特にシリコン、ガリウム砒素もしくはイ
ンジウム燐の基板１２は後述する製造方法において加工
が容易であり、また、熱伝導度が比較的高いため抵抗素
子２０から発生する熱を速やかにチップ型電子部品全体
に拡散させる作用を有している。

【００４４】加えて、シリコンは平滑な表面のウエハー
が比較的廉価で入手可能であり基板１２の材料として最
も望ましい材料である。

【００４５】絶縁膜１７は基板１２と抵抗素子２０、接
続電極１８および端子電極１９を電気的に分離する作用
を有し、絶縁膜１７の材料としては、シリコンの酸化
物、窒化物、酸窒化物が挙げられる。

【００４６】基板１２の表面上の絶縁膜１７の上には抵
抗素子２０が設けられ、この両端には一組の接続電極１
８が設けられ、少なくとも抵抗素子２０の表面には保護
膜２２が設けられている。

【００４７】抵抗素子２０はニッケルクロム系合金やク
ロムシリコン合金等の抵抗材料から構成され、接続電極
１８の材料としてはアルミニウム、銅、ニッケル等の金
属が用いられる。

【００４８】保護膜２２は異物や湿気から抵抗素子２０
および接続電極１８を保護する働きがあり、使用される
材料としては酸化シリコン等の無機絶縁物、ポリイミド
やエポキシ等の樹脂材料が挙げられる。

【００４９】上記一組の接続電極１８にはこれを被覆す
るように電気的導通を有する一組の端子電極１９が表面
から外周面にかけて設けられている。この端子電極１９
はこのチップ型抵抗器を配線基板に実装する際ハンダ等
との接続を良好にするためのものであり、使用される材
料としてはハンダ、スズ、金等のハンダ付けが容易な金
属が挙げられる。

【００５０】さて、上記分離面１０４は外周面１０２と
裏面１０３を分離するように両面間に傾斜して介在して
おり、分離面１０４と外周面１０２が同一面上に構成さ
れることも可能であるが、特に分離面１０４を外周面１
０２に対しチップ部品本体の内側に傾斜するように設け
ることにより以下の効果を有する。

【００５１】すなわち、シリコン、ガリウム砒素もしく
はインジウム燐からなる基板１２は導電性を有している
ため接続電極１８もしくは端子電極１９と上記基板１２
の裏面１０３で短絡する可能性がある。

【００５２】しかし、分離面１０４を基板１２の内側に
傾斜するように設けて上記電極１８，１９と裏面１０３
との距離を広げることによりこの短絡を防止し、その結
果として端子電極間の絶縁性を確実なものとすることが
できる。

【００５３】また、表面１０１と裏面１０３の面積が異
なることにより配線基板への実装を行う際以下の利点を
有する。

【００５４】すなわち、表面１０１は裏面１０３より面
積が広く、表面側には抵抗素子２０、接続電極１８、端
子電極１９および保護膜２２が形成されているので表面
側が裏面側よりも重くなる。

【００５５】したがって、パーツフィーダーを用いた部
品供給において加振整列を行うことにより表面側が下に
なりやすく容易に個々の部品の表裏をそろえることがで
きる。

【００５６】さらに保護膜２２もしくは基板１２の裏面
１０３にレーザーや印刷の方法を用いてマーキングを設
けることにより、画像認識処理装置を用いて部品の表裏
がそろっているか否かを判定することができ、その結果
として配線基板への実装を容易にする作用を有する。

【００５７】次に図２（ａ）〜（ｊ）を用いて本実施の
形態１のチップ型抵抗器の製造方法について説明する。

【００５８】図２（ａ）において各々のチップ型抵抗器
より充分に大きな基板１２の表面１０１に溝１３を形成
する。この溝１３はこれから製造される各々のチップ型
抵抗器の境界溝の意味を有し、溝１３の側面はチップ型
抵抗器の外周面１０２となるものである。

【００５９】この溝１３の形成方法としてはドライエッ
チング法やダイシング等の研削法が挙げられる。前者の
場合例えばフォトレジストを用いて基板１２上の所望の
箇所のみを露出させドライエッチング法を用いて溝１３
を形成することができる。

【００６０】次に図２（ｂ）において基板１２の表面１
０１および上記溝１３の内面に耐エッチング膜１４を形
成する。この耐エッチング膜１４は後述する空洞部１６
を形成する際表面１０１および外周面１０２となる面を
保護する作用を有する。

【００６１】耐エッチング膜１４を形成する方法および
その材料としては化学気相堆積法（以下ＣＶＤ法と記
す）によりシリコンの酸化物、窒化物等を形成する方法
やフォトレジスト等の有機材料を塗布する方法が挙げら
れる。

【００６２】また、基板１２の材料としてシリコンを用
いる場合上記方法に加えて基板１２を酸化もしくは窒化
することにより基板１２の表面に酸化膜もしくは窒化膜
を形成する方法も用いることができる。この場合基板１
２を酸素もしくは窒素雰囲気で１０００℃程度に加熱す
ることにより行われる。

【００６３】上記材料を用いることにより後述する空洞
部１６を形成する際に使用されるエッチング液から基板
１２の表面１０１および外周面１０２を保護することが
できる。

【００６４】また、特にＣＶＤ法や基板１２を酸化もし
くは窒化する方法を用いた場合形成される耐エッチング
膜１４は基板１２との密着強度が強く、空洞部１６を形
成する際にも剥離等が起きにくい安定した耐エッチング
膜１４を形成することができる。

【００６５】次に図２（ｃ）では、溝１３の少なくとも
最底部の耐エッチング膜１４に開口部１５を形成する。
この開口部１５は、後の空洞部１６を形成する際の形成
起点となるものである。

【００６６】耐エッチング膜１４がフォトレジストのよ
うに感光性を利用してパターン形成が可能なものである
場合、溝１３の少なくとも最底部のフォトレジストを除
去するフォトマスクを使用することで上記開口部１５を
容易に形成することができる。

【００６７】また、耐エッチング膜１４が基板１２の酸
化、窒化もしくはＣＶＤにより形成されたものである場
合耐エッチング膜１４の表面にフォトレジストを形成し
て溝１３の少なくとも最底部を開口した後この部位から
耐エッチング膜１４をエッチングすることで開口部１５
を形成することができる。

【００６８】また、溝１３の幅より薄い砥石を用いてダ
イシングすることによっても開口部１５を形成すること
ができる。この場合開口部１５の下部の基板１２も研削
されるが、後に空洞部１６を形成する際にこの部位を除
去するため、開口部１５の形成方法としてダイシングも
可能である。

【００６９】次に図２（ｄ）では、開口部１５から基板
１２をエッチングして空洞部１６を形成する。この空洞
部１６は分離面１０４を形成する作用を有するもので、
後述する抵抗素子２０、接続電極１８および端子電極１
９を形成する際に少なくとも後の分離面１０４に該当す
る部分にこれらが形成されることを防止することにより
短絡の発生を抑制する効果を有するものである。

【００７０】この空洞部１６を形成する方法としては基
板１２を等方的にエッチングするエッチング液を用いる
方法が挙げられ、開口部１５から形成される空洞部１６
の幅が溝１３の幅より広くなるまでエッチングすればよ
い。この等方性エッチング液としては例えばフッ酸と硝
酸の混合液が挙げられる。

【００７１】また、基板１２は単結晶の材料であるため
異方性エッチングを行うこともできる。この場合エッチ
ング速度が方向により異なるエッチング液、例えばアル
カリ性水溶液を用いて溝１３の幅方向のエッチング速度
を基準にエッチング時間を規定すればよい。その際溝１
３の深さ方向のエッチング速度が幅方向のそれより遅い
基板１２、すなわち、深さ方向に対する垂直面の結晶方
位が（１１１）面であることが望ましい。

【００７２】次に図２（ｅ）において耐エッチング膜１
４を除去する。この除去方法は基板１２を侵さないエッ
チング液や剥離液を用いて除去することができる。すな
わち、耐エッチング膜１４が有機材料の場合有機溶剤や
アルカリ性水溶液を用いることができ、ガラスやシリコ
ン等の場合フッ酸系の水溶液を用いることができる。

【００７３】次に図２（ｆ）において基板１２の表面１
０１、前記溝１３の内面および前記空洞部１６の内面に
絶縁膜１７を設ける。この形成方法としては耐エッチン
グ膜１４と同様基板１２を酸化もしくは窒化して基板１
２の表面に酸化膜もしくは窒化膜を形成する方法もしく
はＣＶＤ法によりシリコンの酸化物等を形成する方法が
挙げられる。

【００７４】基板１２を酸化もしくは窒化するにはシリ
コン等の基板１２を酸素もしくは窒素雰囲気で１０００
℃程度に加熱することにより行われる。

【００７５】また、ＣＶＤ法はテトラメトキシシラン等
のシラン誘導体ガスと水等の酸化ガスを用いることによ
り行われる。

【００７６】次に図２（ｇ）で絶縁膜１７の表面に抵抗
素子２０、接続電極１８および端子電極１９を形成す
る。

【００７７】まず、抵抗素子２０を蒸着法もしくはスパ
ッタを用いて形成した後この抵抗素子２０の表面には接
続電極１８を蒸着法もしくはスパッタを用いて形成し、
次にフォトリソ法により接続電極１８を加工し抵抗素子
２０の一部を表出させる。

【００７８】この抵抗素子２０および接続電極１８の形
成を表面１０１方向から行うことにより空洞部１６の底
面にも同じく抵抗素子および接続電極が形成されるが、
分離面１０４となる部分は外周面１０２の陰になるため
抵抗素子２０および接続電極１８は形成されない。

【００７９】したがって、この分離面１０４となる表面
には絶縁膜１７が表出しており、導電性を有する基板１
２を介した端子電極間の短絡を防止できる。

【００８０】次に表出した抵抗素子２０の表面に絶縁性
の保護膜２２をスパッタ、印刷法等を用いて形成し、接
続電極１８の表面に端子電極１９をメッキ法等により形
成する。

【００８１】図２（ｈ）においては基板１２の表面側に
接着層２４を介して支持板２３を形成する。これら接着
層２４および支持板２３は後述する基板１２の裏面１０
３を形成する際の機械的ストレス等に耐えられる強度を
有していればよく、支持板２３の材料としては例えばガ
ラス、セラミックもしくは樹脂が挙げられ、接着層２４
としては粘着シートもしくは溶剤等で除去可能な有機物
を用いることができる。

【００８２】次に図２（ｉ）においては基板１２の裏面
側の研削等により空洞部１６および空洞部１６の内面の
絶縁膜１７のみを裏面側から表出させる工程であり、こ
れによりチップ型抵抗器の分離面１０４および裏面１０
３が形成され、支持板２３を介して各々のチップ型抵抗
器が連なった状態になる。

【００８３】さて、基板１２の裏面側の研削深さの範囲
は空洞部１６の内面に形成された抵抗素子２０および接
続電極１８が除去でき、かつ分離面１０４の形成可能な
深さの範囲である。この範囲の幅は、支持板２３の厚み
精度、接着層２４の厚み精度および研削精度等を勘案し
空洞部１６の深さを調整することにより制御することが
できる。

【００８４】次に（ｊ）において接着層２４を溶剤等を
用いて溶かすことによりチップ型抵抗器を支持板２３か
ら分離してチップ型抵抗器を得ることができる。

【００８５】以上の製造方法によれば低ノイズのチップ
型電子部品を提供することができる。

【００８６】（実施の形態２）本発明の実施の形態２お
よび図３〜図４により請求項４〜５および請求項１７に
記載の発明を説明する。

【００８７】図３は本発明の実施の形態２におけるチッ
プ型抵抗器の断面図であり、実施の形態１の図１と異な
る点は基板１２の裏面１０３に被覆層３１を設けた点で
ある。

【００８８】この被覆層３１は基板１２が導電性を有す
る場合露出している裏面１０３を絶縁化する作用を有す
るものであり、被覆層３１の材料としてはガラスや樹脂
等の絶縁材料が用いられる。

【００８９】また、実施の形態１と同様、この被覆層３
１にレーザーや印刷の方法を用いてマーキングを設ける
ことにより、配線基板への実装の際画像処理認識装置を
用いて部品の表裏がそろっているか否かを判定すること
ができ、その結果として配線基板への実装を容易にする
ことができる。

【００９０】さて、このチップ型抵抗器の製造方法とし
ては実施の形態１の製造方法の図２（ｉ）に示した空洞
部１６および空洞部１６の内面の絶縁膜１７を裏面側か
ら表出させる工程と図２（ｊ）のチップ型抵抗器を支持
板２３から分離する工程との間に図４に示すように裏面
１０３に被覆層３１を形成する工程を設けるものであ
り、それ以外は実施の形態１と同様の工法により行われ
る。

【００９１】この被覆層３１を形成する方法としては印
刷法や転写法が挙げられる。被覆層３１は図３（ａ）の
ように裏面１０３のみに形成しても良いし、図３（ｂ）
のように裏面１０３だけでなく分離面１０４に渡って形
成しても良い。

【００９２】また、被覆層３１の形成に際してガラスや
樹脂の硬化のための加熱が必要な場合は、接着層２４の
許容温度範囲を考慮して接着層２４の材料を選定するこ
とが望ましい。

【００９３】（実施の形態３）本発明の実施の形態３お
よび図５〜図８により請求項７および請求項１６に記載
の発明を説明する。

【００９４】図５は本発明の実施の形態３におけるチッ
プ型抵抗器の断面図であり、実施の形態１の図１と異な
る点は基板１２の表面１０１に凹部３２を設けた点であ
る。

【００９５】この凹部３２を設けることによりチップ型
抵抗器を配線基板に実装した際配線基板と抵抗素子２０
の距離を大きくし、その結果としてチップ型抵抗器と配
線基板の間に異物等が混入した場合においてもショート
等の不具合が発生するのを抑制する効果を有するもので
ある。

【００９６】この製造方法としては実施の形態１の製造
方法に凹部３２を形成する工程を追加する方法が挙げら
れる。

【００９７】上記工程を追加する箇所としては主に、実
施の形態１の製造方法の図２（ａ）に示した溝１３を形
成する工程の前後もしくは図２（ｅ）の耐エッチング膜
１４を除去する工程の後が挙げられる。

【００９８】以下、それぞれの製造方法について説明す
る。

【００９９】まず、溝１３を形成する工程の後に凹部３
２を形成する工程を追加する製造方法について図６を用
いて説明する。

【０１００】図６（ａ）において基板１２の開口部２８
を除いた表面１０１および溝１３の内面に耐エッチング
膜１４を印刷等により形成し、図６（ｂ）においてこの
基板１２をエッチングすることにより凹部３２を形成す
る。その後この凹部３２の表面に耐エッチング膜１４を
形成し、その後は図２（ｃ）以下同様の工程および工法
により行われる。

【０１０１】次に、溝１３を形成する工程の前に凹部３
２を形成する工程を追加する製造方法について説明す
る。

【０１０２】この場合も上記と同様、基板１２の開口部
２８を除いた表面１０１に耐エッチング膜１４を印刷等
により形成し、この基板１２をエッチングすることによ
り凹部３２を形成する。その後図２（ａ）以下同様の工
程および工法により行われる。

【０１０３】なお、耐エッチング膜１４は凹部３２の形
成後に除去し、溝１３を形成した後に再度耐エッチング
膜１４を形成しても良いし、凹部３２の形成後に耐エッ
チング膜１４を除去せず、溝１３を形成した後に少なく
とも耐エッチング膜１４の未形成部分に形成しても良
い。

【０１０４】最後に、図２（ｅ）の耐エッチング膜１４
を除去する工程の後に凹部３２を形成する工程を追加す
る製造方法について説明する。

【０１０５】この場合も上記と同様、基板１２の開口部
２８を除いた表面１０１および溝１３および空洞部１６
の内面にＣＶＤ法等により耐エッチング膜１４を形成
し、この基板１２をエッチングすることにより凹部３２
を形成する。その後上記耐エッチング膜１４を除去し、
図２（ｆ）以下同様の工程および工法により行われる。

【０１０６】さて、上記凹部３２の形状はエッチング液
を選択することにより制御することが可能である。

【０１０７】すなわち、エッチング速度が等方的になる
硝酸系エッチング液を用いた場合図５（ａ）に示すよう
に凹部３２の底面の端部が丸みを帯びた形状になり、基
板１２とエッチング液の組み合わせによりエッチング速
度が異方的になるアルカリ性水溶液を用いた場合図５
（ｂ）に示すように傾斜した端部を有する凹部３２を得
ることができる。

【０１０８】また、溶液を用いずに真空プロセスのドラ
イエッチングを用いれば図５（ｃ）のように基板１２の
表面１０１に垂直な端部を有する凹部３２の形状を得る
ことができる。これら凹部３２の形状は所望するチップ
型抵抗器の形状に合わせて選択することができる。

【０１０９】また、耐エッチング膜１４を図７（ａ）に
示すように溝１３の近傍に沿って開口部２８を形成する
ことにより図７（ｂ）、図８に示すように表面１０１と
外周面１０２との接続部に傾斜面１０５を形成すること
ができる。

【０１１０】この傾斜面１０５を設けることにより表面
１０１と外周面１０２が形成する鋭角により発生しやす
い接続電極１８および端子電極１９の断裂等を抑制する
ことができる効果を有する。

【０１１１】（実施の形態４）本発明の実施の形態４お
よび図９〜図１０により請求項１０〜１１、請求項１４
および請求項２０に記載の発明を説明する。

【０１１２】図９は本発明の実施の形態４におけるチッ
プ型抵抗器の断面図であり、実施の形態１の図１と異な
る点は基板１２が絶縁性で非晶質のものである点であ
り、これにより絶縁膜１７が不要である。

【０１１３】また、実施の形態１と同様、保護膜２２も
しくは基板１２の裏面１０３にレーザーや印刷の方法を
用いてマーキングを設けることにより、配線基板への実
装の際画像認識処理装置を用いて部品の表裏がそろって
いるか否かを判定することができ、その結果として配線
基板への実装を容易にすることができる。

【０１１４】この製造方法としては実施の形態１の製造
方法の図２（ｅ）に示した空洞部１６を形成する工程ま
では同様であるが、上記基板１２は異方性を有しないた
め、等方性エッチング液、例えばフッ酸系の溶液を用い
て空洞部１６を形成する。

【０１１５】その後は図１０に示すように実施の形態１
の製造方法での絶縁膜１７を形成する工程を省いた製造
方法により、図９に示すチップ型抵抗器を得ることがで
きる。

【０１１６】（実施の形態５）本発明の実施の形態５お
よび図１１〜図１３により請求項８、請求項１２〜１３
および請求項２１に記載の発明を説明する。

【０１１７】本実施の形態５のチップ型抵抗器は実施の
形態４と同様絶縁性の基板１２を用いたものであるが、
実施の形態４と異なる点は基板１２の表面１０１に凹部
３２を設けたことである。この場合の断面図（図示せ
ず）は図５（ａ）における絶縁膜１７を省いた状態にな
る。

【０１１８】この製造方法としては実施の形態４の製造
方法に凹部３２を形成する工程を追加する方法が挙げら
れる。

【０１１９】上記工程を追加する箇所としては主に、実
施の形態４の製造方法の溝１３を形成する工程の前後も
しくは抵抗素子２０を形成する工程の前が挙げられる。

【０１２０】以下、それぞれの製造方法について説明す
る。

【０１２１】まず、図１１を用いて抵抗素子２０を形成
する工程の前に凹部３２を形成する工程を追加する製造
方法について説明する。

【０１２２】実施の形態１の図２（ｅ）に示した空洞部
１６を形成する工程までは同様の工程および工法により
行われ、その後図１１（ａ）において基板１２の開口部
２８を除いた表面１０１、溝１３および空洞部１６の内
面に耐エッチング膜１４をＣＶＤ法等により形成し、図
１１（ｂ）においてこの基板１２をエッチングすること
により凹部３２を形成する。

【０１２３】この凹部３２の形成方法としては実施の形
態４と同様の理由より等方性エッチング液、例えばフッ
酸系の溶液を用いて凹部３２を形成する。このとき形成
される凹部３２の形状は図５（ａ）のように底面の端部
が丸みを帯びた形状になる。

【０１２４】その後上記耐エッチング膜１４を除去し、
その後は図２（ｇ）以下同様の工程および工法により行
われる。

【０１２５】次に、溝１３の形成前に凹部３２を形成す
る工程を追加する製造方法について説明する。

【０１２６】基板１２の開口部２８を除いた表面１０１
に耐エッチング膜１４を印刷等により形成し、この基板
１２をエッチングすることにより凹部３２を形成する
（図示せず）。その後図２（ｆ）を除いた図２と同様の
工程および工法により行われる。

【０１２７】最後に、溝１３の形成後に凹部３２を形成
する工程を追加する製造方法について説明する。

【０１２８】図６（ａ）において基板１２の開口部２８
を除いた表面１０１および溝１３の内面に耐エッチング
膜１４を印刷等により形成し、図６（ｂ）においてこの
基板１２をエッチングすることにより凹部３２を形成す
る。その後この凹部３２の表面に耐エッチング膜１４を
形成し（図示せず）、その後図２（ｆ）を除いた図２
（ｃ）以下同様の工程および工法により行われる。

【０１２９】以上の製造方法により絶縁性で非晶質の基
板１２の表面１０１に凹部３２を有するチップ型電子部
品を得ることができる。

【０１３０】なお、以上の説明ではチップ型電子部品と
してチップ型抵抗器を示したが、これに限定されるもの
ではなく、抵抗素子２０の代わりに容量素子を用いるこ
とも可能である。

【０１３１】図１２に容量素子を用いたチップ型コンデ
ンサの一例の断面図を示す。

【０１３２】２５，２７は電極であり、接続電極１８を
介して端子電極１９と接続されている。２６は誘電体で
あり、電極２５，２７および誘電体２６で容量素子を構
成している。

【０１３３】電極２５，２７の材料としては白金、パラ
ジウム等の耐食性に優れた貴金属、銅などの電気伝導度
の比較的高い金属が用いられ、スパッタ、蒸着法等で形
成される。

【０１３４】誘電体２６の材料としては酸化シリコン、
酸化アルミニウム、酸化タンタル、チタン酸バリウム等
の金属酸化物が用いられ、スパッタ、蒸着法等で形成さ
れる。

【０１３５】以上の材料および形成方法により容量素子
が構成される。

【０１３６】図１２では絶縁性で非晶質の基板１２を用
いているが、図１３に示すとおり単結晶の基板１２を用
いることもできる。

【０１３７】また、抵抗素子２０として上記抵抗素子と
上記容量素子を複合した複合素子についても同様に実施
可能である（図示せず）。

【０１３８】なお、本発明の実施の形態の製造方法につ
いて耐エッチング膜１４や絶縁膜１７は基板１２の表面
１０１側のみに形成していたが、後の工程において基板
１２の裏面側から研削等の方法により裏面１０３を形成
するので上記耐エッチング膜１４および絶縁膜１７は基
板１２の全面に渡って形成してもよい。

【０１３９】

【発明の効果】本発明は、特に、チップ型電子部品の基
板に単結晶のものを用いたものであり、これにより上記
基板の表面に形成される電極膜は連続性かつ均一性にす
ぐれているため電流の流れがスムーズになり、その結果
として、ノイズの発生を抑制することができるものであ
る。

【図面の簡単な説明】

【図１】本発明の一実施の形態によるチップ型電子部品
の断面図

【図２】（ａ）〜（ｊ）はそれぞれ本発明の一実施の形
態の製造工程を示す断面図

【図３】（ａ）〜（ｂ）はそれぞれ本発明の一実施の形
態のチップ型電子部品の断面図

【図４】本発明の一実施の形態の製造工程を示す断面図

【図５】（ａ）〜（ｃ）はそれぞれ本発明の一実施の形
態のチップ型電子部品の断面図

【図６】（ａ）〜（ｂ）はそれぞれ本発明の一実施の形
態の製造工程を示す断面図

【図７】（ａ）〜（ｂ）はそれぞれ本発明の一実施の形
態の製造工程を示す断面図

【図８】本発明の一実施の形態のチップ型電子部品の断
面図

【図９】本発明の一実施の形態のチップ型電子部品の断
面図

【図１０】（ａ）〜（ｄ）はそれぞれ本発明の一実施の
形態の製造工程を示す断面図

【図１１】（ａ）〜（ｂ）はそれぞれ本発明の一実施の
形態の製造工程を示す断面図

【図１２】本発明の一実施の形態のチップ型電子部品の
断面図

【図１３】本発明の一実施の形態のチップ型電子部品の
断面図

【符号の説明】

１２ 基板 １３ 溝 １４ 耐エッチング膜 １５ 開口部 １６ 空洞部 １７ 絶縁膜 １８ 接続電極 １９ 端子電極 ２０ 抵抗素子 ２２ 保護膜 ２３ 支持板 ２４ 接着層 ２５ 電極 ２６ 誘電体 ２７ 電極 ２８ 開口部 ３１ 被覆層 ３２ 凹部 １０１ 表面 １０２ 外周面 １０３ 裏面 １０４ 分離面 １０５ 傾斜面

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 雅子 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 森野 貴 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 是近 哲広 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E032 BA11 BA17 BB01 BB13 CA02 CC10 CC16 CC18 5E033 AA01 BB02 BC01 BD01 BE01 BG02 BG03 BH02 BH06 5E082 AA01 AB03 BC14 DD02 EE05 EE37 FG03 FG42 GG10 KK01 MM26

Claims (21)

【特許請求の範囲】
1. 【請求項１】 単結晶の基板の裏面と外周面を分離する
   ように両面間に分離面を介在させ、この基板の表面、外
   周面および分離面に絶縁膜を設け、上記表面の上記絶縁
   膜上に電子素子を設け、この電子素子の両端に一組の接
   続電極を設け、この一組の接続電極と電気的導通を有す
   る一組の端子電極を基板の表面から外周面にかけて設
   け、少なくとも上記電子素子の表面に保護膜を設けたチ
   ップ型電子部品。
2. 【請求項２】 基板の材料としてシリコン、ガリウム砒
   素もしくはインジウム燐のいずれかの材料を用いる請求
   項１に記載のチップ型電子部品。
3. 【請求項３】 分離面を外周面に対し基板の内側に傾斜
   するように設けた請求項１に記載のチップ型電子部品。
4. 【請求項４】 基板の少なくとも裏面に絶縁性の被覆層
   を設けた請求項１に記載のチップ型電子部品。
5. 【請求項５】 被覆層にマーキングを設けた請求項４に
   記載のチップ型電子部品。
6. 【請求項６】 絶縁膜としてシリコンの酸化物、窒化
   物、酸窒化物から選ばれる少なくとも一つを用いた請求
   項１に記載のチップ型電子部品。
7. 【請求項７】 基板の表面に凹部を設け、少なくともそ
   の凹部の絶縁膜上に電子素子を設けた請求項１に記載の
   チップ型電子部品。
8. 【請求項８】 電子素子として、抵抗素子、容量素子も
   しくは前記抵抗素子と前記容量素子からなる複合素子を
   用いる請求項１に記載のチップ型電子部品。
9. 【請求項９】 保護膜もしくは基板の裏面にマーキング
   を設けた請求項１に記載のチップ型電子部品。
10. 【請求項１０】 絶縁性で非晶質の基板の表面に電子素
    子を設け、この電子素子の両端に一組の接続電極を設
    け、この一組の接続電極と電気的導通を有する一組の接
    続電極を基板の表面から外周面にかけて設け、少なくと
    も上記電子素子の表面に保護膜を設けたチップ型電子部
    品。
11. 【請求項１１】 基板の材料としてシリコンの酸化物を
    用いた請求項１０に記載のチップ型電子部品。
12. 【請求項１２】 基板の表面に凹部を設け、少なくとも
    その凹部に電子素子を設けた請求項１０に記載のチップ
    型電子部品。
13. 【請求項１３】 電子素子として、抵抗素子、容量素子
    もしくは前記抵抗素子と前記容量素子からなる複合素子
    を用いる請求項１０に記載のチップ型電子部品。
14. 【請求項１４】 保護膜もしくは基板の裏面にマーキン
    グを設けた請求項１０に記載のチップ型電子部品。
15. 【請求項１５】 単結晶の基板の表面に溝を設ける工程
    と、少なくとも前記基板の表面および前記溝の内面に耐
    エッチング膜を設ける工程と、前記溝の少なくとも最底
    部の前記耐エッチング膜を除去する工程と、前記耐エッ
    チング膜を除去した部分から前記溝の幅より広い空洞部
    を形成する工程と、前記耐エッチング膜を除去する工程
    と、少なくとも前記基板の表面、前記溝の内面および前
    記空洞部の内面に絶縁膜を設ける工程と、前記基板の表
    面に設けられた絶縁膜上に電子素子を設ける工程と、こ
    の電子素子と接続されかつ少なくとも前記溝の内面の絶
    縁膜上にかけて接続電極を設ける工程と、少なくとも前
    記電子素子の表面に保護膜を設ける工程と、前記接続電
    極と電気的導通を有する端子電極を設ける工程と、空洞
    部およびこの空洞部の内面の絶縁膜のみを基板の裏面側
    から表出させる工程を有するチップ型電子部品の製造方
    法。
16. 【請求項１６】 絶縁膜を形成する工程の前に基板の表
    面に凹部を設ける工程を有する請求項１５に記載のチッ
    プ型電子部品の製造方法。
17. 【請求項１７】 空洞部およびこの空洞部の内面の絶縁
    膜のみを基板の裏面側から表出させる工程の後に前記基
    板の裏面に絶縁性の被覆層を形成する工程を有する請求
    項１５に記載のチップ型電子部品の製造方法。
18. 【請求項１８】 耐エッチング膜の形成方法として化学
    気相堆積法、熱酸化する方法もしくは窒化する方法のい
    ずれかを用いる請求項１５に記載のチップ型電子部品の
    製造方法。
19. 【請求項１９】 絶縁膜の形成方法として化学気相堆積
    法、熱酸化する方法もしくは窒化する方法のいずれかを
    用いる請求項１５に記載のチップ型電子部品の製造方
    法。
20. 【請求項２０】 絶縁性で非晶質の基板の表面に溝を設
    ける工程と、少なくとも前記基板の表面および前記溝の
    内面に耐エッチング膜を設ける工程と、少なくとも前記
    溝の最底部の前記耐エッチング膜を除去する工程と、前
    記耐エッチング膜を除去した部分から前記溝の幅より広
    い空洞部を形成する工程と、前記耐エッチング膜を除去
    する工程と、前記基板の表面上に電子素子を設ける工程
    と、この電子素子と接続されかつ少なくとも前記溝の内
    面にかけて接続電極を設ける工程と、少なくとも前記電
    子素子の表面に保護膜を設ける工程と、前記接続電極と
    電気的導通を有する端子電極を設ける工程と、空洞部お
    よびこの空洞部の内面の絶縁部のみを基板の裏面側から
    表出させる工程を有するチップ型電子部品の製造方法。
21. 【請求項２１】 電子素子を形成する工程の前に基板の
    表面に凹部を設ける工程を有する請求項２０に記載のチ
    ップ型電子部品の製造方法。