以下では、第1発明~第8発明の実施の形態を、添付図面を参照して詳細に説明する。
[1]第1発明について
図1は、第1発明の第1実施形態に係るチップ抵抗器1の模式的な斜視図である。
チップ抵抗器1は、微小なチップ部品である。チップ抵抗器1は、直方体形状をなしている。チップ抵抗器1の平面形状は、長方形および正方形のどちらでもよい。たとえば、チップ抵抗器1は、互いに直交する長辺および短辺が、それぞれ、0.6mm以下、0.3mm以下の長方形(0103チップ)であってもよいし、0.4mm以下、0.2mm以下の長方形(0402チップ)であってもよい。この実施形態では、チップ抵抗器1は、約0.3mmの長さL1、約0.15mmの幅W1および約0.1mmの厚さT1を有する03015サイズで形成されている。
チップ抵抗器1は、チップ抵抗器1の本体を構成する基板2と、外部接続電極としての第1接続電極3および第2接続電極4と、素子領域5とを主に備えている。
基板2は、略直方体形状(チップ形状)をなしている。基板2において図1における上面をなす一つの表面は、素子形成面2Aである。素子形成面2Aは、基板2において回路素子が形成される表面である。基板2の厚さ方向において素子形成面2Aとは反対側の面は、裏面2Bである。素子形成面2Aと裏面2Bとは、略同寸法かつ同形状であり、互いに平行である。なお、基板2の材料としては、シリコン基板に代表される半導体基板を用いてもよいし、ガラス基板を用いてもよいし、樹脂フィルムを用いてもよい。
基板2は、素子形成面2Aおよび裏面2B以外の表面として、複数の側面(側面2C、側面2D、側面2Eおよび側面2F)を有している。当該複数の側面は、素子形成面2Aおよび裏面2Bのそれぞれに交差(詳しくは、直交)して延びて、素子形成面2Aおよび裏面2Bの間を繋いでいる。この実施形態では、基板2の4つの側面は、基板2の一方の短辺を含む側面から時計回りに順に、側面2C、側面2D、側面2Eおよび側面2Fとして構成されている。
第1接続電極3および第2接続電極4は、基板2の素子形成面2A上において、基板2の長手方向両端部に配置されている。第1接続電極3および第2接続電極4は、チップ抵抗器1の最表面に露出しており、基板2の表面側の角部を覆うように、素子形成面2Aから素子形成面2Aと側面2C~2Fとの境界を横切って形成されている。具体的には、第1接続電極3および第2接続電極は、基板2の各端部において、素子形成面2Aおよび当該端部における三方の側面を一体的に覆っている。したがって、基板2の長手方向両端部において側面同士が交わる各コーナ部11は、それぞれ、第1接続電極3もしくは第2接続電極4によって覆われている。
また、第1接続電極3および第2接続電極4は、それぞれ、素子形成面2Aの法線方向から見た平面視において四角形状に形成されている。より具体的には、基板2の長手方向に沿う短辺を有し、基板の短手方向に沿う長辺を有する長方形状に形成されている。
さらに、第1接続電極3および第2接続電極4の主表面3A,4Aには、それぞれ、外部凹凸構造6,7が形成されている。主表面3A,4Aは、チップ抵抗器1を実装基板(たとえば、後述する実装基板54)に実装したときに、当該実装基板と対向する面である。この実施形態では、外部凹凸構造6,7は、主表面3A,4Aのほぼ全域に亘って形成されており、形成されていない領域は、第1接続電極3および第2接続電極4の周縁部に限られる。
素子領域5には、基板2の素子形成面2Aにおいて第1接続電極3と第2接続電極4との間に形成されている。素子領域5には、回路素子が形成されている。
図2は、図1のチップ抵抗器1の模式的な平面図である。図2は、第1接続電極3、第2接続電極4および回路素子(抵抗8)の配置関係ならびに抵抗8の平面構成を主に示している。
チップ抵抗器1の素子領域5には、第1発明の回路素子の一例として抵抗8が形成されている。抵抗8は、等しい抵抗値を有する複数個の(単位)抵抗体Rを素子形成面2A上でマトリクス状に配列した抵抗回路網によって構成されている。抵抗体Rは、TiN(窒化チタン)、TiON(酸化窒化チタン)またはTiSiONからなる。抵抗8は、基板2上の領域において第1接続電極3と第2接続電極4との間に接続されている。
より具体的には、抵抗8は、行方向(基板2の長手方向)に沿って配列された8個の抵抗体Rと、列方向(基板2の幅方向)に沿って配列された44個の抵抗体Rとで構成された合計352個の抵抗体Rを有している。これらの抵抗体Rは、抵抗8の抵抗回路網を構成する複数の素子要素である。
これら多数個の抵抗体Rが1個~64個の所定個数毎にまとめられて電気的に接続されることによって、複数種類の抵抗回路が形成されている。形成された複数種類の抵抗回路は、導体膜D(導体で形成された配線膜)で所定の態様に接続されている。さらに、基板2の素子形成面2Aには、抵抗回路を抵抗8に対して電気的に組み込んだり、または、抵抗8から電気的に分離したりするために切断(溶断)可能な複数のヒューズFが設けられている。複数のヒューズFおよび導体膜Dは、第1接続電極3の内側辺沿いに、配置領域が直線状になるように配列されている。より具体的には、複数のヒューズFおよび導体膜Dが隣接するように配置され、その配列方向が直線状になっている。複数のヒューズFは、複数種類の抵抗回路(抵抗回路毎の複数の抵抗体R)を第1接続電極3に対してそれぞれ切断可能(切り離し可能)に接続している。
図3は、図2の抵抗8の部分的な拡大図である。図4は、図3の切断線IV-IVで抵抗8を切断したときに表れる断面図である。図5は、図3の切断線V-Vで抵抗8を切断したときに表れる断面図である。
チップ抵抗器1は、基板2の素子形成面2A上に形成された、第1絶縁膜9、抵抗体膜10、第1配線膜12、第2絶縁膜13、パッシベーション膜14および樹脂膜15を含む。
第1絶縁膜9は、たとえば、SiO2(酸化シリコン)等の絶縁材料からなる。第1絶縁膜9の厚さは、たとえば、1.5μm~3.0μmである。第1絶縁膜9は、基板2の素子形成面2Aの全域を覆っている。この実施形態では、単層からなる第1絶縁膜9が形成されている例について説明するが、複数層からなる絶縁膜が形成されていてもよい。
抵抗体膜10は、第1絶縁膜9上に形成されている。抵抗体膜10は、TiN、TiONまたはTiSiONによって形成されている。抵抗体膜10の厚さは、たとえば、約2000Åである。抵抗体膜10は、第1接続電極3と第2接続電極4との間を平行に直線状に延びる複数本の抵抗体膜(以下「抵抗体膜ライン10A」という)を構成している。抵抗体膜ライン10Aは、図3に示すように、ライン方向に所定の位置で切断されている場合がある。
抵抗体膜ライン10A上には、第1配線膜12が形成されている。第1配線膜12は、Al(アルミニウム)またはAlとCu(銅)との合金(Al-Cu合金)からなる。第1配線膜12の厚さは、約8000Åである。第1配線膜12は、抵抗体膜ライン10A上に、ライン方向に一定間隔Rを開けて積層されていて、抵抗体膜ライン10Aに接している。
第1配線膜12を覆うように、第1絶縁膜9上に第2絶縁膜13が形成されている。第2絶縁膜13は、たとえば、SiN(窒化シリコン)等の絶縁材料からなる。第2絶縁膜13の厚さは、たとえば、0.2μm~0.7μmである。
パッシベーション膜14は、第2絶縁膜13上に形成されている。パッシベーション膜14は、たとえば、SiN(窒化シリコン)等の絶縁材料からなる。パッシベーション膜14の厚さは、たとえば、0.7μm~1.6μmである。
樹脂膜15は、パッシベーション膜14上に形成されている。樹脂膜15は、たとえば、ポリイミドからなる。樹脂膜15の厚さは、たとえば、3μm~10μmである。
図6Aは、抵抗体膜ライン10Aおよび第1配線膜12の電気的特徴を示す回路図である。図6Bは、抵抗体膜ライン10Aおよび第1配線膜12の電気的特徴を示す回路図である。図7は、抵抗体膜ライン10Aおよび第1配線膜12の電気的特徴を示す回路図である。
図6Aに示すように、抵抗体膜ライン10Aにおける所定間隔Rを有する領域が、それぞれ、一定の抵抗値rを有する1つの抵抗体Rを形成している。一方、抵抗体膜ライン10Aにおいて第1配線膜12が積層された領域では、第1配線膜12が隣り合う抵抗体R同士を電気的に接続することによって、当該第1配線膜12で抵抗体膜ライン10Aが短絡されている。よって、図6Bに示す抵抗値rの抵抗体Rの直列接続からなる抵抗回路が形成されている。
また、隣接する抵抗体膜ライン10A同士は抵抗体膜10および第1配線膜12で接続されているから、図3に示す抵抗8の抵抗回路網は、図7に示す(前述した抵抗体Rの単位抵抗からなる)抵抗回路を構成している。このように、抵抗体膜10および第1配線膜12は、抵抗体Rや抵抗回路(つまり抵抗8)を構成している。各抵抗体Rは、抵抗体膜ライン10A(抵抗体膜10)と、抵抗体膜ライン10A上にライン方向に一定間隔Rをあけて積層された複数の第1配線膜12とを含み、第1配線膜12が積層されていない一定間隔R部分の抵抗体膜ライン10Aが、1個の抵抗体Rを構成している。抵抗体Rを構成している部分における抵抗体膜ライン10Aは、その形状および大きさが全て等しい。よって、基板2上にマトリクス状に配列された多数個の抵抗体Rは、等しい抵抗値を有している。
また、抵抗体膜ライン10A上に積層された第1配線膜12は、抵抗体Rを形成すると共に、複数個の抵抗体Rを接続して抵抗回路を構成するための導体膜Dの役目も果たしている(図2参照)。
図8は、図2のチップ抵抗器1の部分的な拡大図である。図9は、図8の切断線IX-IXでチップ抵抗器1を切断したときに表れる断面図である。なお、図9は、第1接続電極3の外部凹凸構造6および第2接続電極4の外部凹凸構造7を表していないことに留意されたい。
前述したヒューズFおよび導体膜Dも、抵抗体Rを形成する抵抗体膜10上に積層された第1配線膜12によって形成されている。すなわち、抵抗体Rを形成する抵抗体膜ライン10A上に積層された第1配線膜12と同じレイヤーに、第1配線膜12と同じ金属材料であるAlまたはAl-Cu合金によってヒューズFおよび導体膜Dが形成されている。なお、第1配線膜12は、前述したように、抵抗回路を形成するために、複数個の抵抗体Rを電気的に接続する導体膜Dとしても用いられている。
つまり、抵抗体膜10上に積層された同一レイヤーにおいて、抵抗体Rを形成するための配線膜や、ヒューズFや、導体膜Dが、第1配線膜12として、同一の金属材料(AlまたはAl-Cu合金)を用いて形成されている。なお、ヒューズFを第1配線膜12と異ならせている(区別している)のは、ヒューズFが切断しやすいように細く形成されていること、および、ヒューズFの周囲に他の回路要素が存在しないように配置されていることによる。
ここで、第1配線膜12において、ヒューズFが配置された領域を、トリミング対象領域Xということにする(図2および図8参照)。トリミング対象領域Xは、第1接続電極3の内側辺沿いの直線状領域であって、トリミング対象領域Xには、ヒューズFだけでなく、導体膜Dも配置されている。また、トリミング対象領域Xの第1配線膜12の下方にも抵抗体膜10が形成されている(図9参照)。そして、ヒューズFは、第1配線膜12において、トリミング対象領域X以外の部分よりも配線間距離が大きい(周囲から離された)配線である。
なお、ヒューズFは、第1配線膜12の一部だけでなく、抵抗体R(抵抗体膜10)の一部と抵抗体膜10上の第1配線膜12の一部とのまとまり(ヒューズ素子)を指していてもよい。
また、ヒューズFは、導体膜Dと同一のレイヤーを用いる場合のみを説明したが、導体膜Dでは、その上に更に別の導体膜を積層するようにし、導体膜D全体の抵抗値を下げるようにしてもよい。なお、この場合であっても、ヒューズFの上に導体膜を積層しなければ、ヒューズFの溶断性が悪くなることはない。
図10は、抵抗体膜ライン10Aおよび第1配線膜12によって構成される回路図の一例である。
図10を参照して、抵抗8は、基準抵抗回路R8、抵抗回路R64、2つの抵抗回路R32、抵抗回路R16、抵抗回路R8、抵抗回路R4、抵抗回路R2、抵抗回路R1、抵抗回路R/2、抵抗回路R/4、抵抗回路R/8、抵抗回路R/16および抵抗回路R/32を、第1接続電極3からこの順番で直列接続することによって構成されている。基準抵抗回路R8および抵抗回路R64~R2のそれぞれは、自身の末尾の数(R64の場合には「64」)と同数の抵抗体Rを直列接続することで構成されている。抵抗回路R1は、1つの抵抗体Rで構成されている。抵抗回路R/2~R/32のそれぞれは、自身の末尾の数(R/32の場合には「32」)と同数の抵抗体Rを並列接続することで構成されている。抵抗回路の末尾の数の意味については、後述する図11および図12においても同じである。
そして、基準抵抗回路R8以外の抵抗回路R64~抵抗回路R/32のそれぞれに対して、ヒューズFが1つずつ並列的に接続されている。ヒューズF同士は、直接または導体膜D(図8参照)を介して直列に接続されている。
図10に示すように全てのヒューズFが溶断されていない状態では、抵抗8は、第1接続電極3と第2接続電極4との間に設けられた8個の抵抗体Rの直列接続からなる基準抵抗回路R8の抵抗回路を構成している。たとえば、1個の抵抗体Rの抵抗値rをr=8Ωとすれば、8r=64Ωの抵抗回路(基準抵抗回路R8)によって第1接続電極3および第2接続電極4が接続されたチップ抵抗器1が構成されている。
また、全てのヒューズFが溶断されていない状態では、基準抵抗回路R8以外の複数種類の抵抗回路は、短絡された状態となっている。つまり、基準抵抗回路R8には、12種類13個の抵抗回路R64~R/32が直列に接続されているが、各抵抗回路は、それぞれ並列に接続されたヒューズFによって短絡されているので、電気的に見ると、各抵抗回路は抵抗8に組み込まれてはいない。
この実施形態に係るチップ抵抗器1では、要求される抵抗値に応じて、ヒューズFを選択的に、たとえばレーザ光で溶断する。これにより、並列的に接続されたヒューズFが溶断された抵抗回路は、抵抗8に組み込まれることになる。よって、抵抗8の全体の抵抗値を、溶断されたヒューズFに対応する抵抗回路が直列に接続されて組み込まれた抵抗値とできる。
特に、複数種類の抵抗回路は、等しい抵抗値を有する抵抗体Rが、直列に1個、2個、4個、8個、16個、32個…と、公比が2となる等比数列的に抵抗体Rの個数が増加されて接続された複数種類の直列抵抗回路、ならびに、等しい抵抗値の抵抗体Rが並列に2個、4個、8個、16個…と、公比が2となる等比数列的に抵抗体Rの個数が増加されて接続された複数種類の並列抵抗回路を備えている。そのため、ヒューズF(前述したヒューズ素子も含む)を選択的に溶断することによって、抵抗8全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調整して、チップ抵抗器1において所望の値の抵抗を発生させることができる。
図11は、抵抗体膜ライン10Aおよび第1配線膜12によって構成される回路図の他の一例である。
図10に示すように基準抵抗回路R8および抵抗回路R64~抵抗回路R/32を直列接続して抵抗8を構成する代わりに、図11に示すように抵抗8を構成してもかまわない。詳しくは、第1接続電極3と第2接続電極4との間で、基準抵抗回路R/16と、12種類の抵抗回路R/16、R/8、R/4、R/2、R1、R2、R4、R8、R16、R32、R64、R128の並列接続回路との直列接続回路によって抵抗8を構成してもよい。
この場合、基準抵抗回路R/16以外の12種類の抵抗回路には、それぞれ、ヒューズFが直列に接続されている。全てのヒューズFが溶断されていない状態では、各抵抗回路は抵抗8に対して電気的に組み込まれている。要求される抵抗値に応じて、ヒューズFを選択的に、たとえばレーザ光で溶断すれば、溶断されたヒューズFに対応する抵抗回路(ヒューズFが直列に接続された抵抗回路)は、抵抗8から電気的に分離されるので、チップ抵抗器1全体の抵抗値を調整できる。
図12は、抵抗体膜ライン10Aおよび第1配線膜12によって構成される回路図のさらに他の一例である。
図12に示す抵抗8の特徴は、複数種類の抵抗回路の直列接続と、複数種類の抵抗回路の並列接続とが直列に接続された回路構成となっていることである。直列接続される複数種類の抵抗回路には、先の形態と同様、抵抗回路毎に、並列にヒューズFが接続されていて、直列接続された複数種類の抵抗回路は、全てヒューズFで短絡状態とされている。したがって、ヒューズFを溶断すると、その溶断されるヒューズFで短絡されていた抵抗回路が、抵抗8に電気的に組み込まれることになる。
一方、並列接続された複数種類の抵抗回路には、それぞれ、直列にヒューズFが接続されている。したがって、ヒューズFを溶断することによって、溶断されたヒューズFが直列に接続されている抵抗回路を、抵抗回路の並列接続から電気的に切り離すことができる。
かかる構成とすれば、たとえば、1kΩ以下の小抵抗は並列接続側で作り、1kΩ以上の抵抗回路を直列接続側で作れば、数Ωの小抵抗から数MΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗の回路網を用いて作ることができる。つまりチップ抵抗器1では、一つまたは複数のヒューズFを選択して切断することによって、複数種類の抵抗値に、容易にかつ速やかに対応できる。換言すれば、抵抗値の異なる複数の抵抗体Rを組み合わせることによって、様々な抵抗値のチップ抵抗器1を共通の設計で実現できる。
以上のように、このチップ抵抗器1では、トリミング対象領域Xにおいて、複数の抵抗体R(抵抗回路)の接続状態が変更可能である。
次に、図13および図14を参照して、チップ抵抗器1の断面構造(特に、電極領域16の構造)についてさらに詳しく説明する。
図13は、図1のチップ抵抗器1の模式的な断面図である。図14は、図13のチップ抵抗器1の部分的な拡大図である。なお、図13は、チップ抵抗器1の特徴部分の断面構造を断片的に表したものであり、チップ抵抗器1を特定の切断線で切断したときに表れる断面を表していないことに留意されたい。
チップ抵抗器1において、第1接続電極3および第2接続電極4の直下の電極領域16には、第2絶縁膜13を貫通して第1絶縁膜9の厚さ方向途中に達する複数の凹部17が形成されている。つまり、第1絶縁膜9の凹部と第2絶縁膜13の貫通孔とが連なって一つの凹部17を定義している。複数の凹部17は、この実施形態では、素子形成面2Aの法線方向から見た平面視において、行列状(マトリクス状)に配列されている。これにより、各電極領域16には、複数の凹部17が集合して形成された内部凹凸構造18が形成されている。各凹部17は、たとえば、4μm×4μmの平面サイズを有する正方形状に形成されており、隣の凹部17に対して4μmの間隔を空けて配置されている。また、各凹部17の深さは、たとえば、0.5μm~1.5μm(好ましくは、0.8μm程度)である。なお、凹部17の形状は、正方形状である必要はなく、たとえば、長方形状、三角形状、円形状、楕円形状、その他の多角形状等であってもよい。
第2絶縁膜13上には、第2配線膜19が形成されている。第2配線膜19は、Al(アルミニウム)またはAlとCu(銅)との合金(Al-Cu合金)からなる。第2配線膜19の厚さは、約8000Åである。第2配線膜19は、この実施形態では、第1接続電極3および第2接続電極4と、抵抗体膜10とをそれぞれ電気的に接続する抵抗配線膜20を含む。
抵抗配線膜20は、素子領域5から、素子領域5と電極領域16との境界を横切って電極領域16に延びるように形成されている。
抵抗配線膜20は、素子領域5において、第2絶縁膜13に形成された貫通孔21を介して、ビアとして第1配線膜12に接続されている。この接続によって、抵抗配線膜20と抵抗体膜10との電気接続が達成されている。
一方、抵抗配線膜20は、電極領域16において、内部凹凸構造18の凹部
17に入り込んでいる。より具体的には、図14に示すように、抵抗配線膜20は、凹部17に完全に埋め込まれた(つまり、凹部17を完全に満たす)埋め込み部22と、第2絶縁膜13の表面に沿って内部凹凸構造18を覆う表層部23とを一体的に含む。すなわち、抵抗配線膜20は、第1接続電極3および第2接続電極4それぞれの一部として、絶縁膜(この実施形態では、第1絶縁膜9および第2絶縁膜13)の厚さ方向に埋め込まれて固定されたアンカー部24を有している。
このアンカー部24の表面には、複数の凹部25からなる中間凹凸構造26が形成されている。各凹部25は、それぞれ、内部凹凸構造18の凹部17に対向する位置に一対一で配置されている。つまり、複数の凹部25も、平面視で行列状に配列されており、それぞれが各凹部17の直上に配置されている。また、複数の凹部25は、この実施形態では、アンカー部24の表層部23の表面部に形成されており、その底部は第2絶縁膜13の表面よりも高い位置にある。
パッシベーション膜14および樹脂膜15は、第2配線膜19上に形成されている。パッシベーション膜14は、第2配線膜19の素子領域5上の部分を選択的に覆っている。電極領域16では、第2配線膜19(アンカー部24)は露出している。
樹脂膜15は、パッシベーション膜14と同様に、アンカー部24を露出させるように、素子領域5上に選択的に形成されている。樹脂膜15の端面とパッシベーション膜14の端面とは互いに連続した平坦な端面27を形成している。この端面27と基板2の側面2C,2Eとの間の領域に、アンカー部24が、パッシベーション膜14および樹脂膜15から引き出された状態で露出している。アンカー部24は、基板2の各側面2C~2Fに対して基板2の内側に入った位置に配置されており、アンカー部24の端面と側面2C~2Fとの間に一定のクリアランス36(たとえば、3μm~6μm)が設けられている。
さらに、チップ抵抗器1は、樹脂膜15の端面27および基板2の側面2C~2Fに形成されたパッシベーション膜28を有している。パッシベーション膜28は、たとえば、SiN(窒化シリコン)等の絶縁材料からなる。パッシベーション膜28の厚さは、たとえば、0.2μm~1.5μmである。
第1接続電極3および第2接続電極4は、それぞれ、アンカー部24の他に外部接続部29を含む。外部接続部29は、樹脂膜15の端部および基板2の側面2C~2Fを覆うように形成されている。側面2C~2Fにおいては、パッシベーション膜28によって、外部接続部29と基板2との短絡が防止されている。
また、外部接続部29は、Ni層30、Pd層31およびAu層32を基板2側からこの順で有している。外部接続部29は、素子形成面2A上の領域だけでなく、側面2C~2F上の領域においても、Ni層30、Pd層31およびAu層32からなる積層構造を有している。外部接続部29において、Ni層30は大部分を占めており、Pd層31およびAu層32は、Ni層30に比べて格段に薄く形成されている。
このように、外部接続部29では、Ni層30の表面がAu層32によって覆われているので、Ni層30が酸化することを防止できる。また、Au層32を薄くすることによってAu層32に貫通孔(ピンホール)ができてしまっても、Ni層30とAu層32との間に介装されたPd層31が当該貫通孔を塞いでいるので、当該貫通孔からNi層30が外部に露出されて酸化することを防止できる。
外部接続部29の表面には、複数の凹部33からなる外部凹凸構造6,7が形成されている。各凹部33は、それぞれ、内部凹凸構造18の凹部17に対向する位置に一対一で配置されている。つまり、複数の凹部33も、平面視で行列状に配列されており、それぞれが各凹部17の直上に配置されている。また、複数の凹部33は、この実施形態のように複数のメタル層から電極(外部接続部29)が構成される場合には、最表面のメタル層(この実施形態では、Au層32)のみに選択的に形成されているものではない。複数の凹部33は、最下層のメタル層(この実施形態では、Ni層30)の表面から略同一形状の凹部が複数段に重なり合うことによって形成されている。
また、外部接続部29において、外部凹凸構造6,7と外部接続部29の周縁(電極の周縁)との間には、一定のクリアランス35が設けられている(図14参照)。後述するように、外部凹凸構造6,7は、最表面に対するエッチング処理によって凹凸状に形成されるものではなく、予め形成された内部凹凸構造18および中間凹凸構造26の形状を引き継ぐことによって凹凸状に形成される(図15L参照)。中間凹凸構造26を有するアンカー部24は、基板2との接触を防止する観点から、基板2の側面2C~2Fとの間にクリアランス36を有している。したがって、外部接続部29は、少なくとも凹凸形状が形成されていないクリアランス36上の領域において、表面が平坦なクリアランス35(周縁部)が形成されることとなる。また、内部凹凸構造18から凹凸形状が引き継がれるにつれて各凹部が小さくなっていくので、外部凹凸構造6,7の凹部33の窪み量は、内部凹凸構造18の窪み量よりも小さくなっている。
図15A~図15Mは、図13のチップ抵抗器1の製造工程の一部を示す図である。
まず、図15Aに示すように、基板2の元となる基板37を用意する。この場合、基板37の表面37Aは、基板2の素子形成面2Aであり、基板37の裏面37Bは、基板2の裏面2Bである。次に、基板37の表面37Aを熱酸化して、表面37AにSiO2等からなる第1絶縁膜9を形成する。
次に、図15Bに示すように、第1絶縁膜9上に抵抗8(抵抗体Rおよび抵抗体Rに接続された第1配線膜12)を形成する。具体的には、スパッタリングによって、まず、第1絶縁膜9の上にTiN、TiONまたはTiSiONの抵抗体膜10を全面に形成し、さらに、抵抗体膜10に接するように抵抗体膜10の上にアルミニウム(Al)の第1配線膜12を積層する。その後、フォトリソグラフィプロセスを用い、たとえばRIE(Reactive Ion Etching:反応性イオンエッチング)等のドライエッチングによって抵抗体膜10および第1配線膜12を選択的に除去してパターニングする。このとき、電極領域16上の抵抗体膜10および第1配線膜12は完全に除去される。これにより、図3に示すように、平面視で、抵抗体膜10が積層された一定幅の抵抗体膜ライン10Aが一定間隔をあけて列方向に配列される構成を得る。
このとき、部分的に抵抗体膜ライン10Aおよび第1配線膜12が切断された領域も形成されると共に、前述したトリミング対象領域XにおいてヒューズFおよび導体膜Dが形成される(図2参照)。続いて、たとえばウエットエッチングによって抵抗体膜ライン10Aの上に積層された第1配線膜12を選択的に除去する。この結果、抵抗体膜ライン10A上に一定間隔Rをあけて第1配線膜12が積層された構成の抵抗8が得られる。この際、抵抗体膜10および第1配線膜12が目標寸法で形成されたか否かを確かめるために、抵抗8全体の抵抗値を測定してもよい。
次に、図15Cに示すように、CVD(Chemical Vapor Deposition:化学的気相成長)法によって、SiNからなる第2絶縁膜13を、基板37の表面37Aの全域に亘って形成する。第2絶縁膜13は、第1絶縁膜9および第1絶縁膜9上の抵抗8(抵抗体膜10や第1配線膜12)を全て覆っていて、これらに接している。そのため、第2絶縁膜13は、前述したトリミング対象領域X(図2参照)における第1配線膜12も覆っている。
次に、図15Dに示すように、フォトリソグラフィプロセスを用い、たとえばRIE(Reactive Ion Etching:反応性イオンエッチング)等のドライエッチングによって第2絶縁膜13を選択的に除去してパターニングする。これにより、電極領域16に貫通孔38が形成されると同時に、素子領域5に貫通孔21が形成される。
次に、図15Eに示すように、SiO2用のエッチングガスを供給することによって、貫通孔38の下方の第1絶縁膜9を選択的に除去する(削る)。これにより、複数の凹部17からなる内部凹凸構造18が得られる。
次に、図15Fに示すように、第2絶縁膜13上に抵抗配線膜20(アンカー部24)を形成する。具体的には、スパッタリングによって、まず、第2絶縁膜13の上にアルミニウム(Al)の第2配線膜19を積層し、その後、フォトリソグラフィプロセスを用い、たとえばRIE(Reactive Ion Etching:反応性イオンエッチング)等のドライエッチングによって第2配線膜19を選択的に除去してパターニングする。これにより、抵抗配線膜20(アンカー部24)が得られる。このとき、内部凹凸構造18上のアンカー部24の表面には、内部凹凸構造18の凹凸形状(凹部17に対向する位置が窪む凹凸形状)が引き継がれ、複数の凹部25からなる中間凹凸構造26が形成される。また、埋め込み部22および表層部23(図14参照)が形成されるようにするには、凹部17がアルミニウムで完全に埋め戻されるように、第2配線膜19を比較的厚く形成すればよい。
次に、図15Gに示すように、CVD(Chemical Vapor Deposition:化学的気相成長)法によって、SiNからなるパッシベーション膜14を、基板37の表面37Aの全域に亘って形成する。続いて、ポリイミドからなる感光性樹脂の液体を、基板37に対して、パッシベーション膜14の上からスプレー塗布して、感光性樹脂の樹脂膜15を形成する。表面37A上の樹脂膜15の表面は、表面37Aに沿って平坦になっている。次に、樹脂膜15に熱処理(キュア処理)を施す。これにより、樹脂膜15の厚みが熱収縮すると共に、樹脂膜15が硬化して膜質が安定する。次に、樹脂膜15およびパッシベーション膜14をパターニングすることによって、これらの膜14,15の電極領域16上の部分が選択的に除去されると共に、樹脂膜15の端面27が形成される。
次に、図15Hに示すように、抵抗測定装置(図示せず)のプローブ39をアンカー部24に接触させて、抵抗8の全体の抵抗値を検出する。そして、第2絶縁膜13越しにレーザ光(図示せず)を任意のヒューズF(図2参照)に照射することによって、前述したトリミング対象領域Xの第1配線膜12をレーザ光でトリミングして、当該ヒューズFを溶断する。このようにして、必要な抵抗値となるようにヒューズFを溶断(トリミング)することによって、前述したように、半製品40(換言すれば、チップ抵抗器1)全体の抵抗値を調整できる。
このとき、第2絶縁膜13が抵抗8を覆うカバー膜となっているので、溶断の際に生じた破片などが抵抗8に付着して短絡が生じることを防止できる。また、第2絶縁膜13がヒューズF(抵抗体膜10)を覆っていることから、レーザ光のエネルギーをヒューズFに蓄えてヒューズFを確実に溶断できる。
次に、図15Iに示すように、基板37の表面37Aの全域に亘ってレジストパターン41を形成する。レジストパターン41には、開口42が形成されている。
図16は、図15Iの工程において溝44を形成するために用いられるレジストパターン41の模式的な平面図である。
図16を参照して、レジストパターン41の開口42は、多数のチップ抵抗器1(チップ部品領域Y)を行列状に配置した場合において平面視で隣り合うチップ抵抗器1の輪郭の間の領域(図16のハッチング部分)に一致している。そのため、開口42の全体形状は、互いに直交する直線部分42Aおよび直線部分42Bを複数有する格子状になっている。
レジストパターン41では、開口42において互いに直交する直線部分42Aおよび直線部分42Bは、互いに直交した状態を保ちながら(湾曲することなく)つながっている。そのため、直線部分42Aおよび42Bの交差部分43は、平面視で略90°をなすように尖っている。
図15Iを参照して、レジストパターン41をマスクとするプラズマエッチングによって、基板37を選択的に除去する。これにより、隣り合う抵抗8の間の境界領域における第2配線膜19から間隔を空けた位置で基板37の材料が除去される。その結果、平面視においてレジストパターン41の開口42と一致する位置には、基板37の表面37Aから基板37の厚さ途中まで到達する所定深さの溝44が形成される。この実施形態では、厚さ約725μmの基板37に対して、溝44の深さは約100μmであり、溝44の幅は約20μmであって、深さ方向全域に渡って一定である。
基板37における溝44の全体形状は、平面視でレジストパターン41の開口42と一致する格子状になっている。そして、溝44に取り囲まれたチップ部品領域Yに半製品40が1つずつ位置していて、これらの半製品40は、行列状に整列配置されている。このように溝44を形成することによって、基板37を複数のチップ部品領域Y毎の基板2に分離する。溝44が形成された後、レジストパターン41を除去する。
次に、図15Jに示すように、CVD法によって、SiNからなるパッシベーション膜28を、基板37の表面37Aの全域に亘って形成する。このとき、溝44の内周面の全域にもパッシベーション膜28が形成される。
次に、図15Kに示すように、パッシベーション膜28を選択的にエッチングする。具体的には、パッシベーション膜28における表面37Aに平行な部分を選択的にエッチングする。これにより、パッシベーション膜28の電極領域16上の部分が選択的に除去されてアンカー部24が露出する。
次に、無電解めっきによって、アンカー部24からNi、PdおよびAuを順にめっき成長させる。めっきは、各めっき膜が表面37Aに沿う横方向に成長し、溝44の側面上のパッシベーション膜28を覆うまで続けられる。これにより、図15Lに示すように、Ni/Pd/Au積層膜からなる外部接続部29が形成される。
図17は、外部接続部29の製造工程を説明するための図である。
詳しくは、図17を参照して、まず、アンカー部24の表面が浄化されることで、当該表面の有機物(炭素のしみ等のスマットや油脂性の汚れも含む)が除去(脱脂)される(ステップS1)。次に、当該表面の酸化膜が除去される(ステップS2)。次に、当該表面においてジンケート処理が実施されて、当該表面における(第2配線膜19の)AlがZnに置換される(ステップS3)。次に、当該表面上のZnが硝酸等で剥離されて、アンカー部24では、新しいAlが露出される(ステップS4)。
次に、アンカー部24をめっき液に浸けることによって、アンカー部24における新しいAlの表面にNiめっきが施される。これにより、めっき液中のNiが化学的に還元析出されて、当該表面にNi層30が形成される(ステップS5)。
次に、Ni層30を別のめっき液に浸けることによって、当該Ni層30の表面にPdめっきが施される。これにより、めっき液中のPdが化学的に還元析出されて、当該Ni層30の表面にPd層31が形成される(ステップS6)。
次に、Pd層31をさらに別のめっき液に浸けることによって、当該Pd層31の表面にAuめっきが施される。これにより、めっき液中のAuが化学的に還元析出されて、当該Pd層31の表面にAu層32が形成される(ステップS7)。これによって、第1接続電極3および第2接続電極4が形成され、形成後の第1接続電極3および第2接続電極4を乾燥させると(ステップS8)、第1接続電極3および第2接続電極4の製造工程が完了する。なお、前後するステップの間には、半製品40を水で洗浄する工程が適宜実施される。また、ジンケート処理は複数回実施されてもよい。
図15Lでは、各半製品40において第1接続電極3および第2接続電極4が形成された後の状態を示している。
以上のように、第1接続電極3および第2接続電極4(外部接続部29)は、中間凹凸構造26を有するアンカー部24上に形成される。そのため、第1接続電極3および第2接続電極4の主表面3A,4Aには、中間凹凸構造26の凹凸形状(凹部25に対向する位置が窪む凹凸形状)が引き継がれ、複数の凹部33からなる外部凹凸構造6,7が形成される。
また、第1接続電極3および第2接続電極4(外部接続部29)を無電解めっきによって形成するので、電極材料であるNi,PdおよびAlをパッシベーション膜28上にも良好にめっき成長させることができる。また、第1接続電極3および第2接続電極4を電解めっきによって形成する場合に比べて、第1接続電極3および第2接続電極4についての形成工程の工程数(たとえば、電解めっきで必要となるリソグラフィ工程やレジストマスクの剥離工程等)を削減してチップ抵抗器1の生産性を向上できる。さらに、無電解めっきの場合には、電解めっきで必要とされるレジストマスクが不要であることから、レジストマスクの位置ずれによる第1接続電極3および第2接続電極4についての形成位置にずれが生じないので、第1接続電極3および第2接続電極4の形成位置精度を向上して歩留まりを向上できる。
また、この方法では、アンカー部24が樹脂膜15の端面27から露出していて、アンカー部24から溝44までめっき成長の妨げになるものが無い。すなわち、抵抗8は、樹脂膜15に覆われているので、抵抗8が形成された領域は、めっき成長されない。そのため、アンカー部24から溝44まで直線的にめっき成長させることができる。その結果、電極の形成にかかる時間の短縮を図ることができる。
このように第1接続電極3および第2接続電極4が形成されてから、第1接続電極3と第2接続電極4との間での通電検査が行われる。第1接続電極3と第2接続電極4との間での通電検査は、たとえば、前述の図15Hで説明した方法と同様の方法で、抵抗測定装置(図示せず)のプローブ45を第1接続電極3および第2接続電極4に接触させて、抵抗8の全体の抵抗値を検出する。そして、第1接続電極3と第2接続電極4との間での通電検査が行われた後に、基板37が裏面37Bから研削される。
具体的には、溝44を形成した後に、図15Mに示すように、PET(ポリエチレンテレフタレート)からなる薄板状であって粘着面46を有する支持テープ47が、粘着面46において、各半製品40における第1接続電極3および第2接続電極4側(つまり、表面37A)に貼着される。これにより、各半製品40が支持テープ47に支持される。ここで、支持テープ47として、たとえば、ラミネートテープを用いることができる。
各半製品40が支持テープ47に支持された状態で、基板37を裏面37B側から研削する。研削によって、溝44の底面に達するまで基板37が薄型化されると、隣り合う半製品40を連結するものがなくなるので、溝44を境界として基板37が分割され、半製品40が個別に分離してチップ抵抗器1の完成品となる。つまり、溝44において基板37が切断され、これによって、個々のチップ抵抗器1が切り出される。なお、基板37を裏面37B側から溝44の底面までエッチングすることによってチップ抵抗器1を切り出しても構わない。
以上のように、溝44を形成してから基板37を裏面37B側から研削すれば、基板37に形成された複数のチップ部品領域Yを一斉に個々のチップ抵抗器1に分割できる(複数のチップ抵抗器1の個片を一度に得ることができる)。よって、複数のチップ抵抗器1の製造時間の短縮によってチップ抵抗器1の生産性の向上を図ることができる。
なお、完成したチップ抵抗器1における基板2の裏面2Bを研磨やエッチングすることによって鏡面化して裏面2Bを綺麗にしてもよい。
以下、図18A~図18Dを参照して、チップ抵抗器1の回収工程について詳説する。
図18A~図18Dは、図15Mの工程後のチップ抵抗器1の回収工程を説明するための図である。
図18Aでは、個片化された複数のチップ抵抗器1が引き続き支持テープ47にくっついている状態を示している。この状態で、図18Bに示すように、各チップ抵抗器1の基板2の裏面2Bに対して、熱発泡シート48を貼着する。熱発泡シート48は、シート状のシート本体49と、シート本体49内に練り込まれた多数の発泡粒子50とを含んでいる。
シート本体49の粘着力は、支持テープ47の粘着面46における粘着力よりも強い。そこで、各チップ抵抗器1の基板2の裏面2Bに熱発泡シート48を貼着した後に、図18Cに示すように、支持テープ47を各チップ抵抗器1から引き剥がして、チップ抵抗器1を熱発泡シート48に転写する。このとき、支持テープ47に紫外線を照射すると(図18Bの点線矢印参照)、粘着面46の粘着性が低下するので、支持テープ47が各チップ抵抗器1から剥がれやすくなる。
次に、熱発泡シート48を加熱する。これにより、図18Dに示すように、熱発泡シート48では、シート本体49内の各発泡粒子50が発泡してシート本体49の表面から膨出する。その結果、熱発泡シート48と各チップ抵抗器1の基板2の裏面2Bとの接触面積が小さくなり、全てのチップ抵抗器1が熱発泡シート48から自然に剥がれる(脱落する)。このように回収されたチップ抵抗器1は、エンボスキャリアテープ(図示せず)に形成された収容空間に収容される。この場合、支持テープ47または熱発泡シート48からチップ抵抗器1を1つずつ引き剥がす場合に比べて、処理時間の短縮を図ることができる。もちろん、複数のチップ抵抗器1が支持テープ47にくっついた状態で(図18A参照)、熱発泡シート48を用いずに、支持テープ47からチップ抵抗器1を所定個数ずつ直接引き剥がしてもよい。チップ抵抗器1が収容されたエンボスキャリアテープは、その後、自動実装機60に収納され、当該自動実装機60に備えられた吸着ノズル61によって吸着されて個々回収される(図20および図21参照)。このように回収されたチップ抵抗器1に対して、部品認識カメラ62による表裏判定工程が実行される。
各チップ抵抗器1の回収工程は、図19A~図19Cに示す別の方法によっても行うことができる。
図19A~図19Cは、図15Mの工程後のチップ抵抗器1の回収工程(変形例)を示す図である。
図19Aでは、図18Aと同様に、個片化された複数のチップ抵抗器1が引き続き支持テープ47にくっついている状態を示している。この状態で、図19Bに示すように、各チップ抵抗器1の基板2の裏面2Bに転写テープ51を貼着する。転写テープ51は、支持テープ47の粘着面46よりも強い粘着力を有する。そこで、図19Cに示すように、各チップ抵抗器1に転写テープ51を貼着した後に、支持テープ47を各チップ抵抗器1から引き剥がす。この際、前述したように、粘着面46の粘着性を低下させるために支持テープ47に紫外線(図19Bの点線矢印参照)を照射してもよい。
転写テープ51の両端には、自動実装機60に設置されたフレーム63が貼り付けられている。両側のフレーム63は、互いが接近する方向または離間する方向に移動できる。支持テープ47を各チップ抵抗器1から引き剥がした後に、両側のフレーム63を互いが離間する方向に移動させると、転写テープ51が伸張して薄くなる。これによって、転写テープ51の粘着力が低下するので、各チップ抵抗器1が転写テープ51から剥がれやすくなる。この状態で、自動実装機60の吸着ノズル61をチップ抵抗器1の素子形成面2A側に向けると、自動実装機60(吸着ノズル61)が発生する吸着力によって、このチップ抵抗器1が転写テープ51から引き剥がされて吸着ノズル61に吸着される。この際、図19Cに示す突起52によって、吸着ノズル61とは反対側から転写テープ51越しにチップ抵抗器1を吸着ノズル61側へ突き上げると、チップ抵抗器1を転写テープ51から円滑に引き剥がすことができる。このように回収されたチップ抵抗器1に対して、部品認識カメラ62による表裏判定工程が実行される。
図20は、第1発明に係るチップ抵抗器1の表裏判定工程を説明するための図である。図21は、参考例に係るチップ抵抗器53の表裏判定工程を説明するための図である。
図20および図21は、それぞれ、第1発明のチップ抵抗器1および参考例に係るチップ抵抗器53が吸着ノズル61に吸着されている状態を示している。なお、参考例に係るチップ抵抗器53とは、ここでは第1接続電極3および第2接続電極4の各表面に外部凹凸構造6,7が形成されていないチップ部品のことを言う。
図20に示すように、チップ抵抗器1は、吸着ノズル61によって吸着された状態で、自動実装機60によって、チップ抵抗器1の表裏が部品認識カメラ62によって判定される部品検出位置Pまで搬送される。このとき、吸着ノズル61は、裏面2Bの長手方向における略中央部分に吸着する。前述したように、第1接続電極3および第2接続電極4は、チップ抵抗器1の素子形成面2A側だけに設けられていることから、チップ抵抗器1において裏面2Bは、電極(凹凸)がない平坦面となる。よって、吸着ノズル61をチップ抵抗器1に吸着して移動させる場合に、平坦な裏面2Bに吸着ノズル61を吸着させることができる。換言すれば、平坦な裏面2Bであれば、吸着ノズル61が吸着できる部分のマージンを増やすことができる。これによって、吸着ノズル61をチップ抵抗器1に確実に吸着させ、チップ抵抗器1を途中で吸着ノズル61から脱落させることなく確実に部品認識カメラ62による部品検出位置P、および実装基板54上まで搬送できる。
図20に示すように、チップ抵抗器1が部品検出位置Pに到達すると、部品認識カメラ62の周囲に設置された光源64(たとえば複数のLEDを備えた光照射機)からチップ抵抗器1の素子形成面2Aに光が斜め方向に照射される。部品認識カメラ62は、素子形成面2Aによって反射された反射光を検出することによって、第1接続電極3および第2接続電極4が形成された領域とそうでない領域との明暗を区別して、チップ抵抗器1の表裏を判定する。
チップ抵抗器1は、必ずしも水平な姿勢で吸着ノズル61によって吸着されるわけではなく、時には傾いた姿勢で吸着ノズル61によって吸着される場合がある。
ここで、図21に示すように、参考例に係るチップ抵抗器53の場合では、傾いた姿勢の状態で光源64から素子形成面2Aに光が照射されると(図21の入射光λ3参照)、第1接続電極3および第2接続電極4によって部品認識カメラ62が配置された領域外に向けて反射(全反射:図21の反射光λ4参照)され、部品認識カメラ62によって検出されない場合がある。このような場合、部品認識カメラ62による映像情報では、チップ抵抗器53の第1接続電極3および第2接続電極4の一部または全部が暗く写ることになる。そのため、自動実装機60は、第1接続電極3および第2接続電極4が形成された領域を、形成されていない領域であると誤認識し、チップ抵抗器53を実装基板54への搬送するのを停止させる。したがって、参考例に係るチップ抵抗器53の場合では、このような誤認識の発生が円滑なチップ部品の実装の妨げとなっている。
これに対して、第1発明のチップ抵抗器1では、図20に示すように、チップ抵抗器1の最表面に形成された第1接続電極3および第2接続電極4の主表面3A,4Aにそれぞれ外部凹凸構造6,7が形成されている。そのため、たとえチップ抵抗器1が傾いた姿勢で吸着されていても、光源64から素子形成面2Aに照射された光(図20の入射光λ1参照)は、外部凹凸構造6,7によって乱反射される(図20の反射光λ2参照)。したがって、たとえチップ抵抗器1が図21のように傾いた姿勢で吸着されていても、光源64からの入射光λ1をあらゆる方向に反射させることができる。そのため、部品検出位置Pに対して部品認識カメラ62がどのように配置されていても、当該部品認識カメラ62によって第1接続電極3および第2接続電極4(チップ抵抗器1)を良好に検出できる。これにより、自動実装機60は、チップ抵抗器1の仕様による誤認識を軽減(電極認識率を向上)できるので、チップ抵抗器1の実装基板54に対する実装を安定して遂行することができる。
しかも、チップ抵抗器1の第1接続電極3および第2接続電極4に外部凹凸構造6,7を形成するという加工で済むので、仕様の異なるチップ部品に適用できる。そのため、チップ部品の仕様ごとに、部品認識カメラ62の周囲に配置する光源64の条件(仕様)を変更する必要はない。
また、チップ部品1によれば、アンカー部24によって、第1接続電極3および第2接続電極4と絶縁膜(第1絶縁膜9および第2絶縁膜13)との接合面積が増えるので、基板2(絶縁膜)に対する電極の固着強度を向上させることができる。たとえば、本願発明者らが検証したところ、アンカー部24を有していない従来のチップ抵抗器に比べて、シェア強度が15%程度向上することが確認できた。特に、この実施形態では、図14に示すように、内部凹凸構造18の凹部17が埋め込み部22で満たされていて、当該凹部17に異種金属の界面(たとえば、アンカー部24と外部接続部29との界面)が存在しなくなる。つまり、金属結晶中の金属結合よりも接合力が弱い異種金属界面が存在しないので、凹部17内におけるアンカー部24それ自体の強度を向上させることができる。
また、アンカー部24は、チップ部品で通常使用される配線膜(この実施形態では、第2配線膜19)で構成され、配線膜と同一工程で形成することができる。そのため、アンカー部24の形成に起因して工程数が増加することを防止することができる。
このような工程を経たチップ抵抗器1は、その後、図22および図23に示すように実装基板54に実装される。
図22は、チップ抵抗器1が実装基板54に実装された状態の回路アセンブリ55を示す図である。図23は、実装基板54に実装された状態のチップ抵抗器1を素子形成面2A側から見た図である。
図22に示すように、チップ抵抗器1は、実装基板54に実装される。この状態におけるチップ抵抗器1および実装基板54は、回路アセンブリ55を構成している。図22における実装基板54の上面は、実装面54Aである。実装面54Aには、実装基板54の内部回路(図示せず)に接続された一対(2つ)のランド56が形成されている。各ランド56は、たとえば、Cuからなる。各ランド56の表面には、はんだ57が当該表面から突出するように設けられている。
自動実装機60は、表裏判定工程の後、チップ抵抗器1を吸着した状態で吸着ノズル61を実装基板54まで移動させる。このとき、チップ抵抗器1の素子形成面2Aと実装基板54の実装面54Aとが互いに対向する。この状態で、吸着ノズル61を移動させて実装基板54に押し付け、チップ抵抗器1において、第1接続電極3を一方のランド56のはんだ57に接触させ、第2接続電極4を他方のランド56のはんだ57に接触させる。次に、はんだ57を加熱すると、はんだ57が溶融する。その後、はんだ57が冷却されて固まると、第1接続電極3と当該一方のランド56とがはんだ57を介して接合し、第2接続電極4と当該他方のランド56とがはんだ57を介して接合する。つまり、2つのランド56のそれぞれが、第1接続電極3および第2接続電極4において対応する電極にはんだ接合される。これにより、実装基板54へのチップ抵抗器1の実装(フリップチップ接続)が完了して、回路アセンブリ55が完成する。このとき、チップ抵抗器1の外部接続電極として機能する第1接続電極3および第2接続電極4の最表面には、Au層32(金メッキ)が形成されている。そのため、チップ抵抗器1を実装基板54に実装する際に、優れたはんだ濡れ性と、高い信頼性とを達成できる。
完成状態の回路アセンブリ55では、チップ抵抗器1の素子形成面2Aと実装基板54の実装面54Aとが、隙間を隔てて対向しつつ、平行に延びている(図23も参照)。当該隙間の寸法は、第1接続電極3または第2接続電極4において素子形成面2Aから突き出た部分の厚みとはんだ57の厚さとの合計に相当する。
図22に示すように、断面視においては、たとえば、第1接続電極3および第2接続電極4は、素子形成面2A上の表面部分と側面2C,2E上の側面部分とが一体的になってL字状に形成されている。そのため、図23に示すように、実装面54A(素子形成面2A)の法線方向(これらの面に直交する方向)から回路アセンブリ55(厳密には、チップ抵抗器1と実装基板54との接合部分)を見てみると、第1接続電極3と一方のランド56とを接合するはんだ57は、第1接続電極3の表面部分だけでなく、側面部分にも吸着している。同様に、第2接続電極4と他方のランド56とを接合するはんだ57も、第2接続電極4の表面部分だけでなく、側面部分にも吸着している。
このように、チップ抵抗器1では、第1接続電極3が基板2の三方の側面2C,2D,2Fを一体的に覆うように形成され、第2接続電極4が基板2の三方の側面2E,2D,2Fを一体的に覆うように形成されている。すなわち、基板2の素子形成面2Aに加えて側面2C~2Fにも電極が形成されているので、チップ抵抗器1を実装基板54にはんだ付けする際の接着面積を拡大できる。その結果、第1接続電極3および第2接続電極4に対するはんだ57の吸着量を増やすことができるので、接着強度を向上させることができる。
また、図23に示すように、はんだ57が基板2の素子形成面2Aから側面2C~2Fに回り込むように吸着する。したがって実装状態において、第1接続電極3を三方の側面2C,2D,2Fではんだ57によって保持し、第2接続電極4を三方の側面2E,2D,2Fではんだ57によって保持することによって、矩形状のチップ抵抗器1の全ての側面2C~2Fをはんだ57で固定できる。これにより、チップ抵抗器1の実装形状を安定化させることができる。
図24は、第1発明の第2実施形態に係るチップコンデンサ58の模式的な断面図である。図24において、前述の図13との間で互いに対応する要素には同一の参照符号を付して示す。
チップコンデンサ58では、素子領域5に、第1発明の回路素子の一例としてのコンデンサ59が形成されている。コンデンサ59は、第1配線膜12からなる下部電極65、第2絶縁膜13からなる誘電体膜66、および第2配線膜19からなる上部電極67を含む。誘電体膜66を介して下部電極65と上部電極67とが対向することによってコンデンサ59が構成されている。
下部電極65は、上部電極67との対向領域から第2接続電極4側に引き出されたコンタクト部68を有している。第2接続電極4のアンカー部24を構成する第2配線膜19(下部配線膜69)は、貫通孔21を介してコンタクト部68に接続されている。
上部電極67は、下部配線膜69と同様に第2絶縁膜13上に形成されている。つまり、この実施形態では、第2絶縁膜13上の領域において、上部電極67と下部配線膜69とが互いに間隔を空けて配置されている。
チップコンデンサ58は、第2絶縁膜13とパッシベーション膜14との間に、第3絶縁膜70および第3配線膜71をさらに含む。
第3絶縁膜70は、たとえば、SiO2(酸化シリコン)等の絶縁材料からなる。第3絶縁膜70の厚さは、たとえば、0.15μm~1.5μmである。第3絶縁膜70は、第2配線膜19を覆うように第2絶縁膜13上のほぼ全域に形成されているが、第2接続電極4のアンカー部24を選択的に露出させている。したがって、第3絶縁膜70の端面は、第2接続電極4側において樹脂膜15の端面27と一致する。
チップコンデンサ58において、第1接続電極3の直下の電極領域16には、第3絶縁膜70および第2絶縁膜13を貫通して第1絶縁膜9の厚さ方向途中に達する複数の凹部72が形成されている。つまり、第1絶縁膜9の凹部と第2絶縁膜13および第3絶縁膜70の貫通孔とが連なって一つの凹部72を定義している。複数の凹部72は、この実施形態では、複数の凹部17と同様に、素子形成面2Aの法線方向から見た平面視において、行列状(マトリクス状)に配列されている。これにより、第1接続電極3の電極領域16には、複数の凹部72が集合して形成された内部凹凸構造73が形成されている。複数の凹部72の深さは、第3絶縁膜70の深さによって、複数の凹部17よりも深くなっている。一方、前述の第1発明の第1実施形態では、第1接続電極3および第2接続電極4の電極領域16において、互いに同じ深さを有する複数の凹部17が形成されている。
第3配線膜71は、Al(アルミニウム)またはAlとCu(銅)との合金(Al-Cu合金)からなる。第3配線膜71の厚さは、約8000Åである。第3配線膜71は、この実施形態では、第1接続電極3と上部電極67とを電気的に接続する上部配線膜74を含む。
上部配線膜74は、素子領域5から、素子領域5と第1接続電極3の電極領域16との境界を横切って当該電極領域16に延びるように形成されている。
上部配線膜74は、素子領域5において、第3絶縁膜70に形成された貫通孔75を介して、ビアとして上部電極67に接続されている。
一方、上部配線膜74は、第1接続電極3の電極領域16において、内部凹凸構造73の凹部72に入り込んでいる。すなわち、上部配線膜74は、第1接続電極3の一部として、絶縁膜(この実施形態では、第1絶縁膜9、第2絶縁膜13および第3絶縁膜70)の厚さ方向に埋め込まれて固定されたアンカー部76を有している。複数の凹部72の深さ>複数の凹部17の深さであることから、チップコンデンサ58では、アンカー部の絶縁膜への埋め込み量(図14の埋め込み部22の埋め込み量に対応)が、第1接続電極3(上部電極67)側>第2接続電極4(下部電極65)側となっている。
このアンカー部76の表面には、アンカー部24と同様に、内部凹凸構造73の凹凸形状を引き継いだ複数の凹部77からなる中間凹凸構造78が形成されている。以上のような内部凹凸構造73および中間凹凸構造78があることにより、第1接続電極3の主表面3Aに外部凹凸構造6が形成されている。
このチップコンデンサ58によれば、アンカー部24,76および外部凹凸構造6,7が形成されているので、前述のチップ抵抗器1と同様の作用効果を実現することができる。
図25は、第1発明の第3実施形態に係るチップダイオード79の模式的な断面図である。図25において、前述の図13との間で互いに対応する要素には同一の参照符号を付して示す。
チップダイオード79では、素子領域5に、第1発明の回路素子の一例としてのダイオード80が形成されている。ダイオード80は、p+型の基板2と、基板2の表面部に形成されたn+型領域81とのpn接合部によって構成されている。基板2の表面部には、n+型領域81から間隔を空けて分離された状態でp+型領域82が形成されている。
また、チップダイオード79は、第1配線膜12からなる第1発明のp側膜の一例としてのアノード配線膜83および第1発明のn側膜の一例としてのカソード配線膜84を含む。
アノード配線膜83は、第1絶縁膜9を介してp+型領域82に接続されていると共に、その反対側の端部が、第1接続電極3の電極領域16においてアンカー部24を構成している。同様に、カソード配線膜84は、第1絶縁膜9を介してn+型領域81に接続されていると共に、その反対側の端部が、第2接続電極4の電極領域16においてアンカー部24を構成している。
また、チップダイオード79では、パッシベーション膜14および樹脂膜15は、素子形成面2A上のほぼ全域に形成されており、各電極領域16においてアンカー部24の一部を露出させる開口85を有している。開口85に埋め込まれた外部接続部29は、開口85の周縁部を覆うように形成されている。すなわち、樹脂膜15の表面において、第1接続電極3および第2接続電極4は、樹脂膜15の端面(チップの端面)に対して内側に入った位置に配置されており、樹脂膜15の端面と第1接続電極3および第2接続電極4の周縁との間に一定のクリアランスが設けられている。
このチップダイオード79によれば、アンカー部24および外部凹凸構造6,7が形成されているので、前述のチップ抵抗器1と同様の作用効果を実現することができる。
以上、第1発明の実施形態に係るチップ部品の一例(チップ抵抗器1、チップコンデンサ58およびチップダイオード79)について説明したが、第1発明は他の実施形態で実施することもできる。
たとえば、第1発明は、チップインダクタ、チップヒューズ、双方向ツェナーダイオードチップ等の他のチップ部品に適用することもできる。また、チップ抵抗器、チップコンデンサおよびチップダイオードに適用する場合において、素子領域5の構成は、前述のものに限られない。たとえば、素子領域5に形成された抵抗は、前述のように、ヒューズFの溶断によって抵抗値を調整できなくてもよい。
たとえば、外部凹凸構造6,7は、図26に示すように、第1接続電極3および第2接続電極4の中央部に平坦部86が形成されるように、第1接続電極3および第2接続電極4の周縁に沿って形成されていてもよい。平坦部86は、外部凹凸構造6,7が形成されていない滑らかな面からなる。平坦部86が形成されていれば、たとえば、図15Lの工程において、プローブ45の接触対象として平坦部86を選択することによって、第1接続電極3および第2接続電極4への接触時におけるプローブ45の破損を良好に防止することができる。
このような平坦部86は、図27に示すように、第1接続電極3および第2接続電極4の周縁に沿って形成されていてもよいし、その他様々なパターンで適用することができる。図27の場合、第1接続電極3および第2接続電極4の中央部に、平坦部86で取り囲まれた外部凹凸構造6,7が形成されることとなる。さらに、平坦部86は、一つの電極において複数個あってもよい。
また、アンカー部24は、内部凹凸構造18の凹部17を完全に満たしている必要はなく、図28に示すように、内部凹凸構造18の凹凸に沿って形成されていてもよい。この場合、各凹部17においてアンカー部24の内側の空間には、外部接続部29が埋め込まれていてもよい。このようなアンカー部24は、たとえば、前述の実施形態とは異なり、凹部17が第2配線膜19で完全に埋め戻されないように、第2配線膜19を比較的薄くすることによって形成できる。なお、この構成は、アンカー部76に適用できる。
また、複数の凹部17の配列パターンは、規則的なパターンとして、図29に示すような千鳥状であってもよいし、不規則なパターンとしてもよい。
また、アンカー部は配線膜で形成されている必要はなく、図30に示すように、外部接続部29がアンカー部87を一体的に有していてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
図31は、第1発明の一実施形態に係るスマートフォン101の外観図である。
スマートフォン101は、扁平な直方体形状の筐体102の内部に電子部品を収納して構成されている。
筐体102は、表側および裏側に長方形状の一対の主面を有しており、その一対の主面が4つの側面で結合されている。筐体102の一つの主面には、液晶パネルや有機ELパネル等で構成された表示パネル103の表示面が露出している。表示パネル103の表示面は、タッチパネルを構成しており、使用者に対する入力インターフェースを提供している。
表示パネル103は、筐体102の一つの主面の大部分を占める長方形形状に形成されている。表示パネル103の一つの短辺に沿うように、操作ボタン104が配置されている。この実施形態では、複数(3つ)の操作ボタン104が表示パネル103の短辺に沿って配列されている。使用者は、操作ボタン104およびタッチパネルを操作することによって、スマートフォン101に対する操作を行い、必要な機能を呼び出して実行させることができる。
表示パネル103の別の一つの短辺の近傍には、スピーカ105が配置されている。スピーカ105は、電話機能のための受話口を提供するとともに、音楽データ等を再生するための音響化ユニットとしても用いられる。一方、操作ボタン104の近くには、筐体102の一つの側面にマイクロフォン106が配置されている。マイクロフォン106は、電話機能のための送話口を提供するほか、録音用のマイクロフォンとして用いることもできる。
図32は、図31のスマートフォン101の内部構造を説明するための図である。
回路アセンブリ55は、実装基板54と、実装基板54の実装面54Aに実装された回路部品とを含む。複数の回路部品は、複数の集積回路素子(IC)112-120と、複数のチップ部品とを含む。複数のICは、伝送処理IC112、ワンセグTV受信IC113、GPS受信IC114、FMチューナIC115、電源IC116、フラッシュメモリ117、マイクロコンピュータ118、電源IC119およびベースバンドIC120を含む。
複数のチップ部品は、チップインダクタ121,125,135、チップ抵抗器122,124,133、チップコンデンサ127,130,134、チップダイオード128,131および双方向ツェナーダイオードチップ141~148を含む。これらのチップ部品は、前述の実施形態で述べたチップ部品に相当するものであり、たとえばフリップチップ接合によって実装基板54の実装面54Aに実装されている。
双方向ツェナーダイオードチップ141~148は、ワンセグTV受信IC113、GPS受信IC114、FMチューナIC115、電源IC116、フラッシュメモリ117、マイクロコンピュータ118、電源IC119およびベースバンドIC120への信号入力ラインでのプラスマイナスのサージ吸収等を行うために設けられている。
伝送処理IC112は、表示パネル103に対する表示制御信号を生成し、かつ表示パネル103の表面のタッチパネルからの入力信号を受信するための電子回路を内蔵している。表示パネル103との接続のために、伝送処理IC112には、フレキシブル配線609が接続されている。
ワンセグTV受信IC113は、ワンセグ放送(携帯機器を受信対象とする地上デジタルテレビ放送)の電波を受信するための受信機を構成する電子回路を内蔵している。ワンセグTV受信IC113の近傍には、複数のチップインダクタ121と、複数のチップ抵抗器122と、複数の双方向ツェナーダイオードチップ141とが配置されている。ワンセグTV受信IC113、チップインダクタ121、チップ抵抗器122および双方向ツェナーダイオードチップ141は、ワンセグ放送受信回路123を構成している。チップインダクタ121およびチップ抵抗器122は、正確に合わせ込まれたインダクタンスおよび抵抗をそれぞれ有し、ワンセグ放送受信回路123に高精度な回路定数を与える。
GPS受信IC114は、GPS衛星からの電波を受信してスマートフォン101の位置情報を出力する電子回路を内蔵している。GPS受信IC114の近傍には、複数の双方向ツェナーダイオードチップ142が配置されている。
FMチューナIC115は、その近傍において実装基板54に実装された複数のチップ抵抗器124、複数のチップインダクタ125および複数の双方向ツェナーダイオードチップ143とともに、FM放送受信回路126を構成している。チップ抵抗器124およびチップインダクタ125は、正確に合わせ込まれた抵抗値およびインダクタンスをそれぞれ有し、FM放送受信回路126に高精度な回路定数を与える。
電源IC116の近傍には、複数のチップコンデンサ127、複数のチップダイオード128および複数の双方向ツェナーダイオードチップ144が実装基板54の実装面54Aに実装されている。電源IC116は、チップコンデンサ127、チップダイオード128および双方向ツェナーダイオードチップ144とともに、電源回路129を構成している。
フラッシュメモリ117は、オペレーティングシステムプログラム、スマートフォン101の内部で生成されたデータ、通信機能によって外部から取得したデータおよびプログラムなどを記録するための記憶装置である。フラッシュメモリ117の近傍には、複数の双方向ツェナーダイオードチップ145が配置されている。
マイクロコンピュータ118は、CPU、ROMおよびRAMを内蔵しており、各種の演算処理を実行することによって、スマートフォン101の複数の機能を実現する演算処理回路である。より具体的には、マイクロコンピュータ118の働きによって、画像処理や各種アプリケーションプログラムのための演算処理が実現されるようになっている。マイクロコンピュータ118の近傍には、複数の双方向ツェナーダイオードチップ146が配置されている。
電源IC119の近くには、複数のチップコンデンサ130、複数のチップダイオード131および複数の双方向ツェナーダイオードチップ147が、実装基板54の実装面54Aに実装されている。電源IC119は、チップコンデンサ130、チップダイオード131および双方向ツェナーダイオードチップ147とともに、電源回路132を構成している。
ベースバンドIC120の近くには、複数のチップ抵抗器133、複数のチップコンデンサ134、複数のチップインダクタ135および複数の双方向ツェナーダイオードチップ148が、実装基板54の実装面54Aに実装されている。ベースバンドIC120は、チップ抵抗器133、チップコンデンサ134、チップインダクタ135および複数の双方向ツェナーダイオードチップ148とともに、ベースバンド通信回路136を構成している。ベースバンド通信回路136は、電話通信およびデータ通信のための通信機能を提供する。
このような構成によって、電源回路129,132によって適切に調整された電力が、伝送処理IC112、GPS受信IC114、ワンセグ放送受信回路123、FM放送受信回路126、ベースバンド通信回路136、フラッシュメモリ117およびマイクロコンピュータ118に供給される。マイクロコンピュータ118は、伝送処理IC112を介して入力される入力信号に応答して演算処理を行い、伝送処理IC112から表示パネル103に表示制御信号を出力して表示パネル103に各種の表示を行わせる。
タッチパネルまたは操作ボタン104の操作によってワンセグ放送の受信が指示されると、ワンセグ放送受信回路123の働きによってワンセグ放送が受信される。そして、受信された画像を表示パネル103に出力し、受信された音声をスピーカ105から音響化させるための演算処理が、マイクロコンピュータ118によって実行される。
また、スマートフォン101の位置情報が必要とされるときには、マイクロコンピュータ118は、GPS受信IC114が出力する位置情報を取得し、その位置情報を用いた演算処理を実行する。
さらに、タッチパネルまたは操作ボタン104の操作によってFM放送受信指令が入力されると、マイクロコンピュータ118は、FM放送受信回路126を起動し、受信された音声をスピーカ105から出力させるための演算処理を実行する。
フラッシュメモリ117は、通信によって取得したデータの記憶や、マイクロコンピュータ118の演算や、タッチパネルからの入力によって作成されたデータを記憶するために用いられる。マイクロコンピュータ118は、必要に応じて、フラッシュメモリ117に対してデータを書き込み、またフラッシュメモリ117からデータを読み出す。
電話通信またはデータ通信の機能は、ベースバンド通信回路136によって実現される。マイクロコンピュータ118は、ベースバンド通信回路136を制御して、音声またはデータを送受信するための処理を行う。
[2]第2発明および第3発明について
第2発明の目的は、コイルのQ(Quality Factor)値の高いチップインダクタおよびそれを備えた回路アセンブリを提供することである。
第2発明の他の目的は、コイルのQ値の高いチップインダクタの製造方法を提供することである。
第2発明は、次のような特徴を有している。
A1.素子形成面を有する基板と、前記素子形成面から掘り下げることにより前記基板に形成され、前記素子形成面に直交する法線方向から見た平面視において螺旋状のコイル形成用トレンチと、前記コイル形成用トレンチ内に埋め込まれた導電体から構成されるコイルとを含む、チップインダクタ。
この構成では、コイルの断面積(コイルの螺旋方向に延びる方向に直交する断面積)を大きくすることができるので、コイルの内部抵抗を小さくすることができる。これにより、コイルのQ値を高くすることができるから、性能の高いチップインダクタを提供できる。
また、基板にコイル形成用トレンチを形成し、コイル形成用トレンチ内に導電体を埋め込むことによってコイルを形成できるから、コイルの製造が容易である。これにより、製造が容易なチップインダクタを提供できる。
A2.前記素子形成面上に配置され、前記コイルの一端部が電気的に接続された第1電極と、前記素子形成面上に配置され、前記コイルの他端部が電気的に接続された第2電極とを含む、「A1.」に記載のチップインダクタ。
A3.前記素子形成面が前記平面視において矩形であり、前記第1電極が前記素子形成面の一端部上に配置されており、前記第2電極が前記素子形成面の他端部上に配置されており、前記コイル形成用トレンチが前記素子形成面における前記第1電極と前記第2電極との間の領域に形成されている、「A2.」に記載のチップインダクタ。
A4.前記素子形成面上に前記コイルを覆うように形成され、前記コイルの一端部および他端部に対応する領域に、それぞれ第1コンタクト孔および第2コンタクト孔を有する第1絶縁膜を含み、前記第1絶縁膜上に前記第1電極および前記第2電極が形成されており、前記第1電極は、前記第1コンタクト孔を介して前記コイルの一端部に接続されており、前記第2電極は、前記第2コンタクト孔を介して前記コイルの他端部に接続されている、「A2.」または「A3.」に記載のチップインダクタ。
A5.前記素子形成面上に前記コイルに沿ってかつ前記コイルに接触するように形成された螺旋状配線と、前記素子形成面上に前記螺旋状配線を覆うように形成され、前記螺旋状配線の一端部および他端部に対応する領域に、それぞれ第1コンタクト孔および第2コンタクト孔を有する第1絶縁膜を含み、前記第1絶縁膜上に前記第1電極および前記第2電極が形成されており、前記第1電極は、前記第1コンタクト孔を介して前記螺旋状配線の一端部に接続されており、前記第2電極は、前記第2コンタクト孔を介して前記螺旋状配線の他端部に接続されている、「A2.」または「A3.」に記載のチップインダクタ。
この構成では、コイル形成用トレンチ内への導電体の埋め込み性の良くない箇所がたとえ生じたとしても、螺旋状配線によってその箇所を補うことができる。これにより、コイル形成用トレンチ内への導電体の埋め込み不良によって、コイルの途中箇所に断線が生じたとしても、その断線箇所を螺旋状配線によって接続することができるようになる。
A6.前記素子形成面における前記第1電極に対向する領域において、前記素子形成面から掘り下げることにより前記基板に形成された複数の第1電極側トレンチと、前記素子形成面における前記第2電極に対向する領域において、前記素子形成面から掘り下げることにより前記基板に形成された複数の第2電極側トレンチとを含み、前記基板における前記各第1電極側トレンチの周囲壁が絶縁性を有する絶縁体部に形成されているとともに、前記基板における前記各第2電極側トレンチの周囲壁が絶縁性を有する絶縁体部に形成されている、「A2.」~「A5.」のいずれかに記載のチップインダクタ。
この構成では、基板における第1電極に対向する部分および第2電極に対向する部分の少なくとも一部を、絶縁性を有する絶縁体部に形成することができる。これにより、基板と第1電極との間に形成される寄生容量および基板と第2電極との間に形成される寄生容量を、絶縁体部を有しない本体基板(半導体基板)を用いる場合に比べて低減することができる。
A7.前記複数の第1電極側トレンチは、前記平面視において、一方向に長い矩形状であり、前記一方向に直交する方向に間隔をおいて配置されており、前記複数の第2電極側トレンチは、前記平面視において、一方向に長い矩形状であり、前記一方向に直交する方向に間隔をおいて配置されており、前記基板における隣接する第1電極側トレンチ間の壁の全域が絶縁体部とされており、前記基板における隣接する第2電極側トレンチ間の壁の全域が絶縁体部とされている、「A6.」に記載のチップインダクタ。この構成では、基板と第1電極との間に形成される寄生容量および基板と第2電極との間に形成される寄生容量を、より効果的に低減することができる。
A8.前記各第1電極側トレンチの内面および前記各第2電極側トレンチの内面に第2絶縁膜が形成されている、「A6.」または「A7.」に記載のチップインダクタ。この構成では、基板と第1電極との間に形成される寄生容量および基板と第2電極との間に形成される寄生容量を、より効果的に低減することができる。
A9.前記各第1電極側トレンチ内のほぼ全域および前記各第2電極側トレンチ内のほぼ全域が前記第2絶縁膜によって埋め尽くされている、「A8.」に記載のチップインダクタ。この構成では、基板と第1電極との間に形成される寄生容量および基板と第2電極との間に形成される寄生容量を、より効果的に低減することができる。
A10.前記複数の第1電極側トレンチおよび前記複数の第2電極側トレンチは、前記コイル形成用トレンチと同じ工程で形成されている、「A6.」~「A9.」のいずれかに記載のチップインダクタ。この構成によれば、第1および第2電極側トレンチをコイル形成用トレンチと同じ工程で製造できるので、製造工程数を低減することができる。
A11.前記コイル形成用トレンチが、互いに間隔をおいて平行に配置された複数の平行トレンチから構成され、前記コイルが、前記複数の平行トレンチに埋設された複数の平行コイルから構成されており、前記複数の平行コイルの一端部が前記第1電極に接続され、前記複数の平行コイルの他端部が前記第2電極に接続されている、「A2.」~「A10.」のいずれかに記載のチップインダクタ。
この構成では、コイルが1本のコイルから構成されている場合に比べて、巻数が減るとともに複数の平行コイルが並列接続されるためインダクタンスは減少するが、コイル全体の内部抵抗も減少するため、良好なQ値を得ることができる。
A12.前記コイル形成用トレンチが、前記平面視で多角形の螺旋状である、「A1.」~「A11.」のいずれかに記載のチップインダクタ。
A13.前記コイル形成用トレンチが、前記平面視で円形の螺旋状である、「A1.」~「A11.」のいずれかに記載のチップインダクタ。
A14.前記コイル形成用トレンチの深さが10μm以上である、「A1.」~「A13.」のいずれかに記載のチップインダクタ。この構成では、コイルの断面積を大きくすることができるので、コイルの内部抵抗を小さくすることができる。これにより、コイルのQ値を高くすることができる。
A15.前記コイル形成用トレンチの深さが10μm以上82μm以下である「A1.」~「A13.」のいずれかに記載のチップインダクタ。
A16.前記コイル形成用トレンチの幅が、1μm以上3μm以下である「A1.」~「A15.」のいずれかに記載のチップインダクタ。
A17.実装基板と、前記実装基板に実装された「A1.」~「A16」のいずれかに記載のチップインダクタとを含む、回路アセンブリ。この構成により、Q値の高いチップインダクタを用いた回路アセンブリを提供できる。
A18.前記チップインダクタが、前記実装基板にワイヤレスボンディングによって接続されている、「A17.」に記載の回路アセンブリ。この構成により、実装基板上におけるチップインダクタの占有空間を小さくできるから、電子部品の高密度実装に寄与できる。
A19.素子形成面を有する基板に、前記素子形成面から掘り下げることにより、前記素子形成面に直交する法線方向から見た平面視において螺旋状のコイル形成用トレンチを形成する第1工程と、前記コイル形成用トレンチ内に導電体を埋め込むことにより、前記コイル形成用トレンチ内にコイルを形成する第2工程とを含む、チップインダクタの製造方法。
この製造方法によれば、基板に形成されたコイル形成用トレンチ内に、コイルを形成することができる。したがって、前述の「A1.」において述べた効果と同様の効果を奏するチップインダクタを提供できる。
A20.前記コイルを被覆するように前記素子形成面上に絶縁層を形成する第3工程と、前記絶縁層に、前記コイルの一端部を露出させる第1コンタクト孔を形成すると同時に、前記コイルの他端部を露出させる第2コンタクト孔を形成する第4工程と、前記第1コンタクト孔を介して前記コイルの一端部に接触する第1電極と、前記第2コンタクト孔を介して前記コイルの他端部に接触する第2電極とを、前記絶縁膜上に形成する第5工程とをさらに含む、「A19.」に記載のチップインダクタの製造方法。
この製造方法によれば、素子形成面上に形成された絶縁膜上に、コイルの一端部が接続された第1電極とコイルの他端部が接続された第2電極とを形成することができる。
第3発明の目的は、コイルのQ(Quality Factor)値が高く、かつ極性方向の判別が容易となるチップインダクタおよびそれを備えた回路アセンブリを提供することである。
第3発明の他の目的は、コイルのQ値が高く、かつ極性方向の判別が容易となるチップインダクタの製造方法を提供することである。
第3発明は、次のような特徴を有している。
B1.素子形成面を有する基板と、前記素子形成面から掘り下げることにより前記基板に形成され、前記素子形成面に直交する法線方向から見た平面視において螺旋状のコイル形成用トレンチと、前記コイル形成用トレンチ内に埋め込まれた導電体から構成されるコイルと、前記基板の前記素子形成面上に配置され、前記コイルの一端部が電気的に接続された第1電極と、前記基板の前記素子形成面上に配置され、前記コイルの他端部が電気的に接続された第2電極とを含み、前記第1電極および前記第2電極のうちのいずれか一方の表面にのみ、複数の凹部が形成されている、チップインダクタ。
この構成では、コイルの断面積(コイルの螺旋方向に延びる方向に直交する断面積)を大きくすることができるので、コイルの内部抵抗を小さくすることができる。これにより、コイルのQ値を高くすることができるから、性能の高いチップインダクタを提供できる。
また、基板にコイル形成用トレンチを形成し、コイル形成用トレンチ内に導電体を埋め込むことによってコイルを形成できるから、コイルの製造が容易である。これにより、製造が容易なチップインダクタを提供できる。
チップインダクタに対する画像検査時には、第1電極および第2電極の表面に光源からの光が照射され、カメラによってそれらの表面が撮像される。この構成では、第1電極および第2電極のうちのいずれか一方の表面のみに複数の凹部が形成されている。凹部が形成されている方の電極の表面に入射された光は凹部で乱反射される。これに対して、凹部が形成されていない方の電極の表面に入射された光は乱反射されにくい。そのため、カメラによって得られる第1電極に対する画像情報(たとえば輝度情報)と第2電極に対する画像情報との間に大きな差が生じる。これにより、カメラによって得られる画像情報に基いて、第1電極と第2電極とを明確に識別できるようになる。つまり、この構成によれば、極性方向を示すマークを基板の外面に形成しなくても、画像検査時に、チップインダクタの極性方向を判別できるようになる。
B2.前記素子形成面が前記平面視において矩形であり、前記第1電極が前記素子形成面の一端部上に配置されており、前記第2電極が前記素子形成面の他端部上に配置されており、前記コイル形成用トレンチが、前記素子形成面における前記第1電極と前記第2電極との間の領域に形成されている、「B1.」に記載のチップインダクタ。
B3.前記基板の素子形成面に、前記平面視において、前記凹部が形成された位置と同じ位置に、第1の下地凹部が形成されている、「B1.」または「B2.」に記載のチップインダクタ。
この構成では、基板の素子形成面に形成された第1の下地凹部により、素子形成面上に形成される第1電極と第2電極のうちのいずれか一方の表面に凹部を形成することができる。すなわち、基板の素子形成面に第1の下地凹部を形成しておくことにより、第1電極と第2電極のうちのいずれか一方の表面に別途凹部を形成するための工程を追加することなく、第1電極と第2電極のうちのいずれか一方の表面に凹部を形成することができる。
B4.前記素子形成面と前記第1電極および前記第2電極との間に形成された絶縁膜を含み、前記絶縁膜の表面には、前記平面視において、前記第1の下地凹部が形成された位置と同じ位置に、第2の下地凹部が形成されている、「B3.」に記載のチップインダクタ。
この構成では、基板の素子形成面に形成された第1の下地凹部により、素子形成面上に形成される絶縁膜の表面に、第2の下地凹部を形成することができる。そして、絶縁膜の表面に形成された第2の下地凹部により、当該絶縁膜上に形成される第1電極と第2電極のうちのいずれか一方の表面に凹部を形成することができる。
B5.前記絶縁膜は、前記素子形成面上に前記コイルを覆うように形成されており、前記コイルの一端部および他端部に対応する領域にそれぞれ形成された第1コンタクト孔および第2コンタクト孔を有しており、前記絶縁膜上に、前記第1電極および前記第2電極が形成されており、前記第1電極は、前記第1コンタクト孔を介して前記コイルの一端部に接続されており、前記第2電極は、前記第2コンタクト孔を介して前記コイルの他端部に接続されている、「B4.」に記載のチップインダクタ。
B6.前記複数の凹部は、前記平面視において、それぞれ一方向に延びた直線状であり、前記一方向に直交する方向に間隔をおいて配置されており、前記平面視において、前記凹部が形成された位置と同じ位置に、前記素子形成面から掘り下げることにより前記基板に形成された複数の凹部形成用トレンチと、前記各凹部形成用トレンチ内に埋め込まれた導電体とを含み、前記各凹部形成用トレンチ内の前記導電体の表面に前記第1の下地凹部が形成されている、「B3.」~「B5.」のいずれかに記載のチップインダクタ。
この構成によれば、基板に複数の凹部形成用トレンチを形成し、その凹部形成用トレンチ内に導電体を埋め込むことによって、第1の下地凹部を形成することができる。
B7.前記複数の凹部形成用トレンチは、前記コイル形成用トレンチと同じ工程で形成されている、「B6.」に記載のチップインダクタ。この構成によれば、凹部形成用トレンチをコイル形成用トレンチと同じ工程で製造できるので、製造工程数を低減することができる。
B8.前記コイル形成用トレンチが、互いに間隔をおいて平行に配置された複数の平行トレンチから構成され、前記コイルが、前記複数の平行トレンチに埋設された複数の平行コイルから構成されており、前記複数の平行コイルの一端部が前記第1電極に接続され、前記複数の平行コイルの他端部が前記第2電極に接続されている、「B1.」~「B7.」のいずれかに記載のチップインダクタ。
この構成では、コイルが1本のコイルから構成されている場合に比べて、巻数が減るとともに複数の平行コイルが並列接続されるためインダクタンスは減少するが、コイル全体の内部抵抗も減少するため、良好なQ値を得ることができる。
B9.前記コイル形成用トレンチが、前記平面視で多角形の螺旋状である、「B1.」~「B8.」のいずれかに記載のチップインダクタ。
B10.前記コイル形成用トレンチが、前記平面視で円形の螺旋状である、「B1.」~「B8.」のいずれかに記載のチップインダクタ。
B11.前記コイル形成用トレンチの深さが10μm以上である、「B1.」~「B10.」のいずれかに記載のチップインダクタ。この構成では、コイルの断面積を大きくすることができるので、コイルの内部抵抗を小さくすることができる。これにより、コイルのQ値を高くすることができる。
B12.前記コイル形成用トレンチの深さが10μm以上80μm以下である、「B1.」~「B10.」のいずれかに記載のチップインダクタ。
B13.前記コイル形成用トレンチの幅が、1μm以上3μm以下である、「B1.」~「B12.」のいずれかに記載のチップインダクタである。
B14.実装基板と、前記実装基板に実装された、「B1.」~「B13.」のいずれかに記載のチップインダクタとを含む、回路アセンブリ。この構成により、Q値が高くかつ極性方向の判別が容易なチップインダクタを用いた回路アセンブリを提供できる。
B15.前記チップインダクタが、前記実装基板にワイヤレスボンディングによって接続されている、「B14.」に記載の回路アセンブリ。この構成により、実装基板上におけるチップインダクタの占有空間を小さくできるから、電子部品の高密度実装に寄与できる。
B16.第1電極形成領域と第2電極形成領域とコイル形成領域とを含む素子形成面を有する基板を用意する第1工程と、前記基板に、前記素子形成面から掘り下げることにより、前記素子形成面に直交する法線方向から見た平面視において螺旋状のコイル形成用トレンチを前記コイル形成領域に形成すると同時に、前記第1電極形成領域および第2電極形成領域のうちのいずれか一方の電極形成領域に複数の凹部形成用トレンチを形成する第2工程と、前記素子形成面上に導電体を堆積させた後に前記導電体を平滑化することにより、前記コイル形成用トレンチおよび前記各凹部形成用トレンチの内面に導電体を埋め込むと同時に前記各凹部形成用トレンチ内の前記導電体の表面に第1の下地凹部を形成する第3工程と、前記素子形成面上に絶縁膜を形成することにより、前記絶縁膜の表面における前記第1の下地凹部上の位置に第2の下地凹部を形成する第4工程と、前記絶縁膜上の前記第1電極形成領域および第2電極形成領域に対応する位置に、それぞれ第1電極および第2電極を形成することにより、一方の電極の表面における前記第2の下地凹部上の位置に凹部を形成する第5工程とを含む、チップインダクタの製造方法。
この発明の製造方法によれば、第1電極および第2電極のいずれか一方の表面に凹部を形成することができる。したがって、前述の「B1.」において述べた効果と同様の効果を奏するチップインダクタを提供できる。
B17.前記第2工程と前記第3工程との間に、前記コイル形成用トレンチおよび前記各凹部形成用トレンチの内面に絶縁膜を形成した後、当該絶縁膜上にバリアメタル膜を形成する工程を含んでいる、「B16.」に記載のチップインダクタの製造方法。
第2発明の実施の形態および第3発明の実施の形態を、図33A~図92を参照して詳細に説明する。図33A~図92中の符号は、前述の第1発明の説明に使用した図1~図32中の符号とは無関係である。
図33Aは、第2発明の第1実施形態に係るチップインダクタの一部切欠斜視図であり、図33Bは、チップインダクタの内部に形成されたコイルを示す斜視図である。
チップインダクタ1は、微小なチップ部品であり、直方体形状である。チップインダクタ1の平面形状は矩形であり、その長手方向の長さLが0.4mm程度、短手方向の長さWが0.2mm程度であっても
よい。また、チップインダクタ1の全体の厚さTは、0.15mm程度であってもよい。
チップインダクタ1は、基板2と、基板2の内部に形成されたコイル3と、コイル3の一端部に接続された第1電極4と、コイル3の他端部に接続された第2電極5とを含む。
図34はチップインダクタの平面図であり、図35は、図34のXXXV-XXXV線に沿う断面図であり、図36は、図35の部分拡大断面図である。図37は、図34のXXXVII-XXXVII線に沿う断面図であり、図38は、図34のXXXVIII-XXXVIII線に沿う断面図である。図39は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。
基板2は、直方体状であり、一対の主面2a,2bと、4つの側面2cとを含む。前記一対の主面2a,2bのうちの一方(図33Aの上面側の主面2a)が素子形成面とされている。以下、この主面2aを「素子形成面2a」といい、素子形成面2aと反対側の主面2bを「裏面2b」という。この実施形態では、基板2は、基板本体6とその表面に形成された絶縁膜7とからなり、絶縁膜7における基板本体6側とは反対側の表面が素子形成面2aである。この実施形態(第2発明の他の実施形態も同様)においては、基板本体6はシリコン基板からなり、絶縁膜7は熱酸化膜(SiO2)からなる。素子形成面2aは、素子形成面2aに直交する法線方向から見た平面視において、矩形に形成されている。基板2の表面(素子形成面2a)は、絶縁膜8によって覆われている。基板2の4つの側面2cおよび絶縁膜8の外周面は窒化膜等のパッシベーション膜9で覆われている。
図34を参照して、素子形成面2aには、その一端部に第1電極4を形成するための第1電極形成領域10Aが設けられ、その他端部に第2電極5を形成するための第2電極形成領域10Bが設けられている。これらの各領域10A,10Bは、平面視において矩形である。第1電極形成領域10Aと第2電極形成領域10Bとの間の素子形成面2aに、コイル形成領域10Cが設けられている。コイル形成領域10Cは、この実施形態では、矩形に形成されている。
第1電極形成領域10Aに、第1電極4の外部接続電極(第1外部接続電極)4Bが配置されており、第2電極形成領域10Bに、第2電極5の外部接続電極(第2外部接続電極)5Bが配置されている。第1外部接続電極4Bは、平面視で矩形であり、第1電極形成領域10Aの全域を覆っている。第2外部接続電極5Bは、平面視で矩形であり、第2電極形成領域10Bの全域を覆っている。
基板2には、コイル形成領域10Cにおいて、コイル形成用トレンチ11が、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。コイル形成用トレンチ11は、平面視において螺旋状に形成されている。この実施形態では、コイル形成用トレンチ11は、平面視において、四角の螺旋形に形成されており、基板2の各側面2cにそれぞれ平行な直線状部分を複数有している。コイル形成用トレンチ11の断面(コイル形成用トレンチ11の螺旋方向に延びる方向に直交する方向の断面)は、基板2の厚さ方向に細長い矩形状である。コイル形成用トレンチ11の幅は、たとえば、1μm以上3μm以下であってもよい。また、コイル形成用トレンチ11の深さは、たとえば、10μm以上82μm以下であってもよい。コイル形成用トレンチ11の深さは、コイル形成用トレンチ11内に形成されるコイル3の内部抵抗を小さくするために10μm以上であることが好ましい。
図36に示すように、コイル形成用トレンチ11は、絶縁膜7に形成された第1トレンチ部分11aと、基板本体6に形成され、第1トレンチ部分11aと連通する第2トレンチ部分11bとからなる。基板本体6におけるコイル形成用トレンチ11(第2トレンチ部分11b)の内面には、酸化膜等からなる絶縁膜12が形成されている。この実施形態では、絶縁膜12は熱酸化膜(SiO2)からなり、この熱酸化膜をコイル形成用トレンチ11の内面に形成する際に、基板本体6におけるコイル形成用トレンチ11(第2トレンチ部分11b)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。この実施形態では、基板本体6における螺旋状のコイル形成用トレンチ11(第2トレンチ部分11b)によって挟まれた壁の全体が熱酸化膜とされている例を示している。
コイル形成用トレンチ11(第2トレンチ部分11b)内の絶縁膜12の表面および絶縁膜7におけるコイル形成用トレンチ11(第1トレンチ部分11a)の内面には、バリアメタル膜13が形成されている。バリアメタル膜13は、たとえば、TiNからなる。バリアメタル膜13の膜厚は、400Å~500Å程度である。コイル形成用トレンチ11内に、導電体51がバリアメタル膜13に接した状態で埋め込まれている。導電体51は、この実施形態では、タングステン(W)からなる。コイル形成用トレンチ11内に埋め込まれている導電体51によってコイル3が構成されている。したがって、コイル3は、平面視で、コイル形成用トレンチ11と同じパターンの螺旋状(四角の螺旋形状)となる。具体的には、コイル3は、基板2の各側面2cにそれぞれ平行な板状部分を複数有している。
基板2の素子形成面2a(絶縁膜7の表面)上には、素子形成面2aおよび導電体51(コイル3)を被覆するように、絶縁膜8が形成されている。絶縁膜8は、平面視で、素子形成面2aと整合する矩形である。絶縁膜8は、たとえば、USG(Undoped Silicate Glass)膜からなる。絶縁膜8には、コイル3の一端部(外周側端部)を露出させる第1コンタクト孔14(図34および図37参照)と、コイル3の他端部(内周側端部)を露出させる第2コンタクト孔15(図34および図35参照)とが形成されている。前述したように、基板2の側面2cと絶縁膜8の外周面には、窒化膜等からなるパッシベーション膜9が形成されている。
絶縁膜8の表面には、第1電極4および第2電極5が形成されている。第1電極4は、絶縁膜8の表面に形成された第1電極膜4Aと、第1電極膜4Aに接合された第1外部接続電極4Bとを含む。第1電極膜4Aは、図34に示すように、コイル3の一端部に接続された引出し電極4Aaと、引出し電極4Aaと一体的に形成された第1パッド4Abとを含む。第1パッド4Abは、素子形成面2aの一端部に矩形に形成されている。この第1パッド4Abに第1外部接続電極4Bが接続されている。引出し電極4Aaは、図34および図37に示すように、絶縁膜8の表面から第1コンタクト孔14内に入り込み、第1コンタクト孔14内でコイル3の一端部に接続されている。引出し電極4Aaは、コイル3の一端部上を通って、第1パッド4Abに至る直線に沿って直線状に形成されている。
なお、コイル形成用トレンチ11の一端部を、第1パッド4Abの下方位置まで延長することにより、コイル3の一端部を第1パッド4Abの下方位置に配置させてもよい。このようにすると、第1コンタクト孔14を第1パッド4Abの下方位置に形成できるので、コイル3の一端部を第1パッド4Abに接続できるようになる。この場合には、第1電極膜4Aを第1パッド4Abのみから構成できるので、引出し電極4Aaは不要となる。
第2電極5は、絶縁膜8の表面に形成された第2電極膜5Aと、第2電極膜5Aに接合された第2外部接続電極5Bとを含む。第2電極膜5Aは、図34に示すように、コイル3の他端部に接続された引出し電極5Aaと、引出し電極5Aaと一体的に形成された第2パッド5Abとを含む。第2パッド5Abは、素子形成面2aの他端部に矩形に形成されている。この第2パッド5Abに第2外部接続電極5Bが接続されている。引出し電極5Aaは、図34および図35に示すように、絶縁膜8の表面から第2コンタクト孔15内に入り込み、第2コンタクト孔15内でコイル3の他端部に接続されている。引出し電極5Aaは、コイル3の他端部上を通って、第2パッド5Abに至る直線に沿って直線状に形成されている。電極膜4A,5Aとしては、この実施形態では、Al膜が用いられている。
第1電極膜4Aおよび第2電極膜5Aは、たとえば、窒化膜(SiN)からなるパッシベーション膜16によって覆われており、さらにパッシベーション膜16の上にポリイミド等の樹脂膜17が形成されている。パッシベーション膜16およびの樹脂膜17には、第1電極膜4Aの第1パッド4Ab表面の内方側の縁部を除く領域および第2電極膜5Aの第2パッド5Ab表面の内方側の縁部を除く領域をそれぞれ露出させる2つの切除部18,19が形成されている。言い換えれば、パッシベーション膜16および樹脂膜17は、平面視で、素子形成面2aのコイル形成領域10Cに対応する領域に形成されており、絶縁膜8、第1パッド4Ab表面の内方側の縁部および第2パッド5Ab表面の内方側の縁部を覆っている。
一方の切除部18に第1外部接続電極4Bが埋め尽くされており、他方の切除部19に第2外部接続電極5Bが埋め尽くされている。第1外部接続電極4Bおよび第2外部接続電極5Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って基板2の内方に引き出された引出し部20を有している。この実施形態では、第1外部接続電極4Bは、切除部18内において露出している第1電極膜4A(パッド4Ab)および絶縁膜8の表面に加えて、基板2の一端部側のパッシベーション膜9の上端面を覆うように形成されている。第1外部接続電極4Bの内方側の側面を除く3つの側面は、基板2の一端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
同様に、第2外部接続電極5Bは、切除部19内において露出している第2電極膜5A(パッド5Ab)および絶縁膜8の表面に加えて、基板2の他端部側のパッシベーション膜9の上端面を覆うように形成されている。第2外部接続電極5Bの内方側の側面を除く3つの側面は、基板2の他端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。外部接続電極4B,5Bは、たとえば、電極膜4A,5Aに接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
パッシベーション膜16および樹脂膜17は、素子形成面2aのコイル形成領域10Cにおいて、コイル3、絶縁膜8、第1電極膜4Aおよび第2電極膜5Aを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板2の側面2cと絶縁膜8の外周面に形成されたパッシベーション膜9は、基板2の側面2cと絶縁膜8の外周面を保護する保護膜として機能している。
図40は、チップインダクタの内部の電気的構造を示す電気回路図である。コイル3(図40では記号Lで示す)の一端は第1電極4に接続され、コイル3の他端は第2電極5に接続されている。これにより、所定のインダクタンスを有するインダクタとして機能する。
コイルの性能(品質)を表すパラメータとして、コイルのQ(Quality Factor)値がある。Q値が高いほど損失が小さく、高周波用インダクタンスとして優れた特性を有することになる。
コイル3のQ値は、次式(1)によって表される。
Q=2πfL/R …(1)
前記式(1)において、fはコイルに流れる電流の周波数、Lはコイル3のインダクタンス、Rはコイル3の内部抵抗である。
この第2発明の第1実施形態の構成によれば、基板2には素子形成面2aから掘り下げられたコイル形成用トレンチ11が平面視で螺旋状に形成されており、コイル形成用トレンチ11内に導電体51が埋め込まれることにより、コイル3が形成されている。そのため、コイル3の断面積(コイル3の螺旋方向に延びる方向に直交する断面積)を大きくすることができるので、コイル3の内部抵抗(前記式(1)のR)を小さくすることができる。これにより、コイル3のQ値を高くすることができるから、性能の高いチップインダクタを提供できる。
また、基板2にコイル形成用トレンチ11を形成し、コイル形成用トレンチ11内に導電体51を埋め込むことによってコイル3を形成できるから、コイル3の製造が容易である。これにより、製造が容易なチップインダクタを提供できる。
さらに、基板2の一方の表面である素子形成面2aに第1電極4および第2電極5の外部接続電極4B,5Bがいずれも形成されている。そこで、図41に示すように、素子形成面2aを実装基板91に対向させて、外部接続電極4B,5Bをはんだ92によって実装基板91上に接合することにより、チップインダクタ1を実装基板91上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップインダクタ1を提供することができ、素子形成面2aを実装基板91の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップインダクタ1を実装基板91に接続できる。これによって、実装基板91上におけるチップインダクタ1の占有空間を小さくできる。とくに、実装基板91上におけるチップインダクタ1の低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
図42A~図42Lは、チップインダクタの製造工程の一例を説明するための断面図であり、図35に対応する切断面を示す。また、図43A~図43Eは、コイルの製造工程の詳細を示す部分拡大断面図であり、図36に対応する切断面を示す。
まず、図42Aに示すように、基板本体6の元となる元基板(ベース基板)50が用意される。元基板50の表面に熱酸化膜やCVD酸化膜等の絶縁膜7が形成される。この実施形態では、絶縁膜7は熱酸化膜である。絶縁膜7の表面は、基板2の素子形成面2aに対応している。
図44は、表面に絶縁膜7が形成された元基板50の一部の図解的な平面図である。素子形成面2aには、図44に示すように、複数のチップインダクタ1に対応した、チップインダクタ領域Xが、マトリクス状に配置されている。隣接するチップインダクタ領域Xの間には、境界領域Yが設けられている。境界領域Yは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜7が形成された元基板50に対して必要な工程を行った後に、境界領域Yに沿って元基板50を切り離すことにより、複数のチップインダクタ1が得られる。
表面に絶縁膜7が形成された元基板50に対して実行される工程は、次の通りである。まず、図42Aに示すように、フォトリソグラフィおよびエッチングにより、絶縁膜7のうち、コイル形成用トレンチ11を形成すべき領域に対応する部分が除去される。これにより、絶縁膜7に第1トレンチ部分11aが形成される。そして、絶縁膜7からなるハードマスクを用いて、元基板50がエッチングされる。これにより、図42Bおよび図43Aに示すように、元基板50に第2トレンチ部分11bが形成される。これにより、絶縁膜7および元基板50に、第1トレンチ部分11aおよび第2トレンチ部分11bからなるコイル形成用トレンチ11が形成される。コイル形成用トレンチ11は、たとえば、いわゆるボッシュプロセス(BOSCH Process)を用いて形成されてもよい。ボッシュプロセスは、一般的に、MEMS(Micro Electro Mechanical System)の空洞部分を作るために用いられるプロセスである。
次に、図42Bおよび図43Bに示すように、コイル形成用トレンチ11の内面に熱酸化法により絶縁膜(熱酸化膜)12が形成される。この際、元基板50におけるコイル形成用トレンチ11(第2トレンチ部分11b)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。図42Bには、絶縁膜12は省略されているが、絶縁体部30は図示されている。この実施形態では、元基板50における螺旋状のコイル形成用トレンチ11(第2トレンチ部分11b)によって挟まれた壁の全体が熱酸化膜とされる。
次に、たとえばスパッタ法により、コイル形成用トレンチ11内を含む素子形成面2a上に、TiNからなるバリアメタル膜13が形成される。これにより、次に図43Cに示すように、コイル形成用トレンチ11内の絶縁膜12および絶縁膜7の表面ならびにコイル形成用トレンチ11外の絶縁膜7の表面にバリアメタル膜13が形成される。この後、アニール処理が施される。この後、図42Cおよび図43Dに示すように、たとえばCVD法により、コイル形成用トレンチ11内を含む素子形成面2a上に、タングステン(W)からなる導電体51が堆積される。
次に、たとえばエッチバック法により、導電体51がその表面から全面エッチングされる。この全面エッチングは、導電体51の表面と絶縁膜7の表面とが面一となるまで続けられる。これにより、図42Dおよび図43Eに示すように、コイル形成用トレンチ11内に、バリアメタル膜13に接した状態で導電体51が埋め込まれた状態となる。コイル形成用トレンチ11内に埋め込まれた導電体51によって、平面視螺旋状のコイル3が形成される。
次に、図42Eに示すように、絶縁膜7(素子形成面2a)およびコイル3を被覆するように、絶縁膜7上にUSG(Undoped Silicate Glass)膜等からなる絶縁膜8が形成される。この絶縁膜8は、たとえばCVD法によって形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜8のうちコイル3の一端部および他端部に対応する領域に、それぞれ絶縁膜8を貫通する第1コンタクト孔14(図37参照)および第2コンタクト孔15(図42E参照)が形成される。
次に、たとえばスパッタにより、コンタクト孔14,15内を含む絶縁膜8上に、第1電極4および第2電極5を構成する電極膜が形成される。この実施形態では、Alからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図42Fに示すように、前記電極膜が第1電極膜4Aおよび第2電極膜5Aに分離される。
次に、図42Gに示すように、たとえばCVD法によって、窒化膜等のパッシベーション膜16が形成され、さらにポリイミドが塗布されることにより樹脂膜17が形成される。たとえば、感光性を付与したポリイミドが塗布され、切除部18,19に対応するパターンで露光した後、そのポリイミドが現像される。これにより、切除部18,19に対応した切除部を有する樹脂膜17が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜17をマスクとしたドライエッチングによってパッシベーション膜16に切除部18,19が形成される。
次に、図42Hに示すように、境界領域Y(図44参照)に整合する格子状の開口52aを有するレジストマスク52が形成される。このレジストマスク52を介してプラズマエッチングが行われ、それによって、図42Hに示すように、元基板50、絶縁膜7および絶縁膜8が、絶縁膜8の表面から所定の深さまでエッチングされる。これによって、境界領域Yに沿って、切断用の溝(スクライブ溝)53が形成される。
次に、レジストマスク52が剥離される。この後、図42Iに示すように、たとえばCVD法によって、パッシベーション膜9の材料となる窒化膜等からなる絶縁膜54が、元基板50の表面の全域に亘って形成される。このとき、溝53の内面(側壁面および底壁面)の全域にも絶縁膜54が形成される。
次に、図42Jに示すように、絶縁膜54が選択的にエッチングされる。具体的には、絶縁膜54のうち、溝53の側壁面上の絶縁膜54(パッシベーション膜9)以外の部分が除去される。これにより、電極膜4A,5Aのうち、パッシベーション膜16および樹脂膜17によって覆われていない部分が露出される。また、溝53の底面上の絶縁膜54は除去される。
次に、図42Kに示すように、各切除部18,19から露出している第1電極膜4A(第1パッド4Ab)および第2電極膜5A(第2パッド5Ab)に、たとえばめっき(好ましくは無電界めっき)によって、たとえばNi、PdおよびAuが順にめっき成長される。これにより、第1外部接続電極4Bおよび第2外部接続電極5Bが形成される。
この後、先ダイシング(DBG;Dicing Before Grinding)法によって、複数のチップインダクタ領域Xが個片化される。具体的には、図42Lに示すように、まず、元基板50の表面側(外部接続電極側)に、粘着面72を有する支持テープ71が貼着される。次に、元基板50が裏面から、溝53の底部に到達するまで研磨される。これにより、複数のチップインダクタ領域Xは、個々のチップインダクタ1に分離される。
図45A~図45Dは、図42Lの工程後におけるチップインダクタ1の回収工程を図解的に示す断面図である。
図45Aは、分離された複数のチップインダクタ1が支持テープ71に保持されている状態を示している。この状態で、図45Bに示すように、各チップインダクタ1の裏面2bに、熱発泡シート73が貼着される。熱発泡シート73は、シート状のシート本体74と、シート本体74内に練り込まれた多数の発泡粒子75とを含んでいる。
シート本体74の粘着力は、支持テープ71の粘着面72における粘着力よりも強い。そこで、各チップインダクタ1の裏面2bに熱発泡シート73が貼着された後に、図45Cに示すように、支持テープ71が各チップインダクタ1から引き剥がされて、各チップインダクタ1が熱発泡シート73に転写される。このとき、支持テープ71に紫外線を照射すると(図45Bの点線矢印参照)、粘着面72の粘着性が低下するので、支持テープ71が各チップインダクタ1から剥がれやすくなる。
次に、熱発泡シート73が加熱される。これにより、図45Dに示すように、熱発泡シート73では、シート本体74内の各発泡粒子75が発泡してシート本体74の表面から膨出する。その結果、熱発泡シート73と各チップインダクタ1の裏面2bとの接触面積が小さくなり、全てのチップインダクタ1が熱発泡シート73から自然に剥がれる。このようにして回収されたチップインダクタ1は、実装基板91(図41参照)に実装されたり、エンボスキャリアテープ(図示略)に形成された収容空間に収容されたりする。この場合、支持テープ71または熱発泡シート73からチップインダクタ1を1つずつ引き剥がす場合に比べて、処理時間を短縮することができる。もちろん、複数のチップインダクタ1が支持テープ71に保持された状態で(図45A参照)、熱発泡シート73を用いずに、支持テープ71からチップインダクタ1を所定個数ずつ直接引き剥がしてもよい。
図46A~図46Cは、図42Lの工程後におけるチップインダクタの回収工程の他の例を示す図解的な断面図である。
図46Aでは、図45Aと同様に、分離された複数のチップインダクタ1が支持テープ71に保持されている状態を示している。この状態で、図46Bに示すように、各チップインダクタ1の裏面2bに、転写テープ77が貼着される。転写テープ77は、支持テープ71の粘着面72よりも強い粘着力を有する。そこで、図46Cに示すように、各チップインダクタ1に転写テープ77が貼着された後に、支持テープ71が各チップインダクタ1から引き剥がされる。この際、前述したように、粘着面72の粘着性を低下個させるために支持テープ71に紫外線(図46Bの点線矢印参照)を照射してもよい。
転写テープ77の両端には、回収装置(図示略)のフレーム78が貼り付けられている。両側のフレーム78は、互いに接近する方向または離間する方向に移動できる。支持テープ71が各チップインダクタ1から引き剥がされた後に、両側のフレーム78が互いに離間する方向に移動されると、転写テープ77が伸張して薄くなる。これによって、転写テープ77の粘着力が低下するので、各チップインダクタ1が転写テープ77から引き剥がされやすくなる。この状態で、搬送装置(図示略)の吸着ノズル76をチップインダクタ1の素子形成面2a側に向けると、搬送装置が発生する吸着力によって、このチップインダクタ1が転写テープ77から引き剥がされて吸着ノズル76に吸着される。この際、図46Cに示す突起79によって、吸着ノズル76とは反対側から転写テープ77越しにチップインダクタ1を吸着ノズル76側へ突き上げるようにすると、チップインダクタ1を転写テープ77から円滑に引き剥がすことができる。このようにして回収されたチップインダクタ1は、吸着ノズル76に吸着された状態で搬送装置によって搬送される。
図47Aおよび図47Bは、チップインダクタ1の外部接続電極の変形例を示す断面図である。図47Aは、図35に対応する切断面を示し、図47Bは、図38に対応する切断面を示している。図47Aおよび図47Bにおいて、前述の図35および図38の各部に対応する部分には、図35および図38と同じ符号を付して示す。
パッシベーション膜16および樹脂膜17における一方の切除部18に第1外部接続電極4Bが埋め尽くされ、他方の切除部19に第2外部接続電極5Bが埋め尽くされている。
第1外部接続電極4Bは、基板2の一端部側のパッシベーション膜9の上部を覆うように、絶縁膜8表面の周縁部から、基板2の一端部側の三方の側面2cを覆うパッシベーション膜9の表面に跨るように形成されている。つまり、第1外部接続電極4Bは、切除部18内において露出している第1電極膜4A(パッド4Ab)および絶縁膜8の表面に加えて、基板2の三方の側面2c上のパッシベーション膜9をも覆うように形成されている。
同様に、第2外部接続電極5Bは、基板2の他端部側のパッシベーション膜9の上部を覆うように、絶縁膜8表面の周縁部から、基板2の他端部側の三方の側面2cを覆うパッシベーション膜9の表面に跨るように形成されている。つまり、第2外部接続電極5Bは、切除部19内において露出している第2電極膜5A(パッド5Ab)および絶縁膜8の表面に加えて、基板2の他端部側の三方の側面2c上のパッシベーション膜9をも覆うように形成されている。
このように、このチップインダクタ1では、第1外部接続電極4Bが基板2の一端部側の三方の側面2cを覆うように形成され、第2外部接続電極5Bが基板2の他端部側の三方の側面2cを覆うように形成されている。すなわち、基板2上の素子形成面2aに加えて、基板2の側面2cにも外部接続電極4B,5Bが形成されている。これにより、前述の図41に示すような形態で、チップインダクタ1の外部接続電極4B,5Bを実装基板にはんだ付けする場合、外部接続電極4B,5Bと実装基板との間の接合面積を拡大することができる。その結果、外部接続電極4B,5Bの実装基板に対する接合強度を向上させることができる。
図48Aは、コイル形成用トレンチ11内に埋め込まれる導電体の変形例を示す図であり、図36に対応した部分拡大断面図である。図48Bは、図48Aの部分拡大断面図である。
図48Aに示すように、コイル形成用トレンチ11の幅W2は、たとえば10μm以下、より具体的には、3μm以上9μm以下であってもよい。また、コイル形成用トレンチ11の深さDは、たとえば10μm以上、より具体的には、30μm以上80μm以下であってもよい。
図48Aに示すように、コイル形成用トレンチ11内には、導電体51が埋め込まれている。導電体51は、第1、第2および第3導電体層51a,51b,51cを含む。第1および第2導電体層51a,51bは結晶境界部B1によって区画されている。また、第2および第3導電体層51b,51cは結晶境界部B2によって区画されている。
本実施形態では、導電体51が、2つの結晶境界部B1,B2によって3つの導電体層(第1~第3導電体層51a~51c)に区画されている例について説明するが、導電体51は、1つの結晶境界部によって2つの導電体層に区画されていてもよい。また、導電体51は、3つ以上の結晶境界部によって4つ以上の導電体層に区画されていてもよい。
図48Aおよび図48Bに示すように、導電体51は、コイル形成用トレンチ11および第1導電体層51aの間に介在する第1シード層13aと、第1および第2導電体層51a,51bの間に介在する第2シード層13bと、第2および第3導電体層51b,51cの間に介在する第3シード層13cとをさらに含む。
この導電体の変形例では、第1および第2導電体層51a,51bの間に介在する第2シード層13bによって、結晶境界部B1が定義されている。また、第2および第3導電体層51b,51cの間に介在する第3シード層13cによって、結晶境界部B2が定義されている。すなわち、結晶境界部B1は、第1および第2導電体層51a,51bと第2シード層13bとが接して形成される結晶境界面を含む。また、結晶境界部B2は、第2および第3導電体層51b,51cと第3シード層13cとが接して形成される結晶境界面を含む。
第1シード層13aは、表面および裏面(基板2側の面)が、コイル形成用トレンチ11内面(側部および底部)に沿うように形成されている。より具体的には、第1シード層13aは、コイル形成用トレンチ11内において、表面および裏面(基板2側の面)が、絶縁膜12の表面および絶縁膜7の表面に沿うように形成されている。第1シード層13a上には、第1導電体層51aが形成されている。
第1導電体層51aは、表面および裏面(基板2側の面)が、第1シード層13aの表面に沿うように形成されている。第1導電体層51a上には、第2シード層13bが形成されている。第2シード層13bは、表面および裏面(基板2側の面)が第1導電体層51aの表面に沿うように形成されている。つまり、第2シード層13bは、コイル形成用トレンチ11の内面(側部および底部)に沿って断面視U字状に形成されており、第1導電体層51aを断面視凹状に区画している。第2シード層13b上には、第2導電体層51bが形成されている。
第2導電体層51bは、表面および裏面(基板2側の面)が第2シード層13bの表面に沿うように形成されている。第2導電体層51b上には、第3シード層13cが形成されている。第3シード層13cは、表面および裏面(基板2側の面)が第2導電体層51bの表面に沿うように形成されている。つまり、第3シード層13cは、コイル形成用トレンチ11の側部および底部に沿って断面視U字状に形成されており、第2導電体層51bを断面視凹状に区画している。第3シード層13c上には、第3導電体層51cが形成されている。第3導電体層51cは、第3シード層13cによって区画された断面視凹状の溝を埋め戻すように形成されている。
第1~第3導電体層51a~51cと第1~第3シード層13a~13cとは互いに異なる導電材料からなる。第1~第3導電体層51a~51cは、たとえば、タングステン(W)またはアルミニウム(Al)からなる。一方、第1~第3シード層13a~13cは、たとえば、窒化チタン(TiN)からなる。
第1~第3導電体層51a~51cの各厚さW3は、たとえば1μm以下、より具体的には、0.1μm~0.6μmである。各第1シード層13a~13cの各厚さW4は、たとえば500Å以下、より具体的には、300Å~500Åである。
図49A~図49Kは、コイル形成用トレンチ11に図48Aの導電体51を埋設する工程を示す部分拡大断面図であり、図36Aに対応する切断面を示す。なお、図49Aは前述の図42Aの工程を経た状態を示し、図49Bは前述の図42Bの各工程を経た状態を示している。
図49B(図42B)の工程後、コイル形成用トレンチ11に導電体51を埋設するには、まず、図49Cに示すように、CVD法またはLTS(Long Throw Sputtering)法によって、窒化チタンからなる第1シード層13aが元基板50の表面を覆うように形成される。より具体的には、第1シード層13aは、表面および裏面(元基板50側の面)が、コイル形成用トレンチ11の内面(側部および底部)および絶縁膜7の表面に沿うように形成される。第1シード層13aは、たとえば300Å~500Å(この工程では、400Å)の厚さで形成される。
次に、図49Dに示すように、温度条件が1000℃以下(この工程では、800℃程度)のCVD法によって、タングステンからなる第1導電体層51aが元基板50の表面を覆うように形成される。より具体的には、第1導電体層51aは、表面および裏面(元基板50側の面)が、第1シード層13aの表面に沿うように形成される。第1導電体層51aは、たとえば1μm以下(この工程では、0.6μm)の厚さで形成される。
次に、図49Eに示すように、エッチバックによって、コイル形成用トレンチ11(第1トレンチ部分11aおよび第2トレンチ部分11b)外の領域に形成された第1導電体層51aの不要な部分が除去される。これにより、第1導電体層51aが、コイル形成用トレンチ11に埋設される。また、コイル形成用トレンチ11外の絶縁膜7上では、第1シード層13aが露出する。
次に、図49Fに示すように、CVD法またはLTS法によって、窒化チタンからなる第2シード層13bが元基板50の表面を覆うように形成される。より具体的には、第2シード層13bは、表面および裏面(元基板50側の面)が、第1導電体層51aの表面および絶縁膜7上に形成された第1シード層13aの表面に沿うように形成される。第2シード層13bは、たとえば300Å~500Å(この工程では、400Å)の厚さで形成される。
次に、図49Gに示すように、温度条件が1000℃以下(この工程では、800℃程度)のCVD法によって、タングステンからなる第2導電体層51bが元基板50の表面を覆うように形成される。より具体的には、第2導電体層51bは、表面および裏面(元基板50側の面)が、第2シード層13bの表面に沿うように形成される。第2導電体層51bは、たとえば1μm以下(この工程では、0.6μm)の厚さで形成される。
次に、図49Hに示すように、エッチバックによって、コイル形成用トレンチ11(第1トレンチ部分11aおよび第2トレンチ部分11b)外の領域に形成された第2導電体層51bの不要な部分が除去される。これにより、第2導電体層51bが、コイル形成用トレンチ11に埋設される。コイル形成用トレンチ11外の絶縁膜7上では、第1シード層13aおよび第2シード層13bの積層体が残存する。
次に、図49Iに示すように、CVD法またはLTS法によって、窒化チタンからなる第3シード層13cが元基板50の表面を覆うように形成される。より具体的には、第3シード層13cは、表面および裏面(元基板50側の面)が、コイル形成用トレンチ11から露出する第2導電体層51bの表面、および、絶縁膜7上に形成された第2シード層13bの表面に沿うように形成される。第3シード層13cは、たとえば300Å~500Å(この工程では、400Å)の厚さで形成される。
次に、図49Jに示すように、温度条件が1000℃以下(この工程では、800℃程度)のCVD法によって、タングステンからなる第3導電体層51cが元基板50の表面を覆うように形成される。より具体的には、第3導電体層51cは、第3シード層13cによって区画された断面視凹状の溝を埋め戻すように形成される。第3導電体層51cは、たとえば1μm以下(この工程では、0.6μm)の厚さで形成される。
次に、図49Kに示すように、エッチバックによって、コイル形成用トレンチ11(第1トレンチ部分11aおよび第2トレンチ部分11b)外の領域に形成された第3導電体層51cの不要な部分が除去される。これにより、第3導電体層51cが、コイル形成用トレンチ11に埋設される。コイル形成用トレンチ11外の絶縁膜7上では、窒化チタンからなる第1~第3シード層13a,13b,13cの積層体が残存する。
その後、たとえば、エッチングによって、絶縁膜7上に形成された第1~第3シード層13a,13b,13cの積層体が除去されて、前
述の図42Cに示すように、コイル形成用トレンチ11に導電体51が埋め込まれた構成を得ることができる。
前述した第2発明の第1実施形態のように、例えば温度条件が1000℃以下のCVD法により、一度の工程で、コイル形成用トレンチ11にタングステンを埋設して導電体51を形成することが考えられる。この場合、元基板50の表面は、比較的に厚い導電体膜で覆われる。元基板50は、コイル形成用トレンチ11に導電体51が埋設された後、冷却される。
しかしながら、導電体膜(導電体51)は、元基板50の熱膨張率と異なる熱膨張率を有しており、また、導電体膜(導電体51)の冷却速度は、元基板50の冷却速度よりも速い。そのため、冷却時において、比較的に厚い導電体膜の体積収縮によって、元基板50が反る程の応力が発生する場合がある。元基板50の反りとは、元基板50の中央部とエッジ部との間に高低差(たとえば、3mm程度)が生じている状態のことをいう。このような元基板50の反りの発生は、元基板50の主面(たとえば、裏面)に吸着して、元基板50を搬送する吸着装置を用いる場面や、前述の図42Lに示すように支持テープ71が元基板50に貼着される場面等において、吸着・貼着異常等を引き起こす原因となる場合がある。吸着・貼着異常等の発生は、歩留りの低下を招く。
これに対して、図49A~図49Kに示す方法によれば、元基板50にコイル形成用トレンチ11が形成された後、複数回に亘って導電体層(第1~第3導電体層51a,51b,51c)が埋め込まれる。したがって、本来一度の工程で元基板50が受けるべき応力が、複数回に分割される。
しかも、第1~第3導電体層51a,51b,51cの各厚さは、一度の工程で導電体51がコイル形成用トレンチ11に埋設される場合に比べて小さい。また、コイル形成用トレンチ11外の元基板50上、より具体的には、コイル形成用トレンチ11外の絶縁膜7上に形成された第1~第3導電体層51a,51b,51cは、その都度除去される。そのため、コイル形成用トレンチ11外の元基板50上において、第1~第3導電体層51a,51b,51cが厚化することがない。これにより、第1~第3導電体層51a,51b,51cが元基板50に与える各応力を低減できる。
さらに、図49A~図49Kに示す方法によれば、温度条件が1000℃以下(この変形例では、800℃程度)のCVD法によって、タングステンからなる第1~第3導電体層51a,51b,51cが、それぞれ1μm以下(この変形例では、0.6μm)の厚さで形成される。第1~第3導電体層51a,51b,51cの各応力は、第1~第3導電体層51a,51b,51cの各厚さが大きくなる(たとえば、厚さ>1μm)ほど顕著になる。したがって、1μm以下の厚さで第1~第3導電体層51a,51b,51cを形成することにより、第1~第3導電体層51a,51b,51cの各応力を効果的に低減できる。
これにより、元基板50の反りの発生を効果的に抑制できる。その結果、元基板50を吸着して処理する吸着装置を使用する場面や、図42Lに示すように支持テープ71が貼着される場面等における吸着・貼着異常等の発生を効果的に抑制でき、チップインダクタ1の歩留りを向上できる。
また、図49A~図49Kに示す方法によれば、元基板50の反りの発生を効果的に抑制できるので、第1電極4、第2電極5、絶縁膜7、絶縁膜8、パッシベーション膜16および樹脂膜17の成膜性を効果的に向上させることができる。つまり、第1電極4、第2電極5、絶縁膜7、絶縁膜8、パッシベーション膜16および樹脂膜17の成膜不良等を効果的に抑制できる。また、コイル形成用トレンチ11に対する導電体51の埋め込み性を効果的に向上させることができる。
また、図49A~図49Kに示す方法によれば、第1~第3シード層13a~13c上に、第1~第3導電体層51a~51cが形成される。そのため、第1~第3導電体層51a~51cを、コイル形成用トレンチ11内に良好に埋設することができる。
図50Aは、第2発明の第2実施形態に係るチップインダクタ(第3発明の一実施形態に係るチップインダクタ)の一部切欠斜視図である。図50Bは、チップインダクタの内部に形成されたコイルを示す斜視図である。
チップインダクタ1Aは、微小なチップ部品であり、直方体形状である。チップインダクタ1Aの平面形状は矩形であり、その長手方向の長さLが0.4mm程度、短手方向の長さWが0.2mm程度であってもよい。また、チップインダクタ1Aの全体の厚さTは、0.15mm程度であってもよい。
チップインダクタ1Aは、基板2と、基板2の内部に形成されたコイル3と、コイル3の一端部に接続された第1電極4と、コイル3の他端部に接続された第2電極5とを含む。
図51Aは、電極側から見た場合のチップインダクタの外観を示す平面図であり、図51Bはチップインダクタの内部構造を示す平面図である。図52は、図51BのLII-LII線に沿う断面図であり、図53は、図52の部分拡大断面図である。図54は、図51BのLIV-LIV線に沿う断面図であり、図55は、図51BのLV-LV線に沿う断面図であり、図56は、図55の部分拡大断面図である。図57は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。
基板2は、直方体状であり、一対の主面2a,2bと、4つの側面2cとを含む。前記一対の主面2a,2bのうちの一方(図50Aの上面側の主面2a)が素子形成面とされている。以下、この主面2aを「素子形成面2a」といい、素子形成面2aと反対側の主面2bを「裏面2b」という。この実施形態では、基板2は、基板本体6とその表面に形成された絶縁膜7とからなり、絶縁膜7における基板本体6側とは反対側の表面が素子形成面2aである。素子形成面2aは、素子形成面2aに直交する法線方向から見た平面視において、矩形に形成されている。基板2の表面(素子形成面2a)は、絶縁膜8によって覆われている。基板2の4つの側面2cおよび絶縁膜8の外周面は窒化膜等のパッシベーション膜9で覆われている。
図51Bを参照して、素子形成面2aには、その一端部に第1電極4を形成するための第1電極形成領域10Aが設けられ、その他端部に第2電極5を形成するための第2電極形成領域10Bが設けられている。これらの各領域10A,10Bは、平面視において矩形である。第1電極形成領域10Aと第2電極形成領域10Bとの間の素子形成面2aに、コイル形成領域10Cが設けられている。コイル形成領域10Cは、この実施形態では、矩形に形成されている。
第1電極形成領域10Aに、第1電極4の外部接続電極(第1外部接続電極)4Bが配置されており、第2電極形成領域10Bに、第2電極5の外部接続電極(第2外部接続電極)5Bが配置されている。第1外部接続電極4Bは、平面視で矩形であり、第1電極形成領域10Aの全域を覆っている。第2外部接続電極5Bは、平面視で矩形であり、第2電極形成領域10Bの全域を覆っている。
第1外部接続電極4Bおよび第2外部接続電極5Bのうちの一方(この実施形態では第1外部接続電極4B)の表面には、複数の凹部84が形成されている。複数の凹部84は、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。凹部84の横断面形状はV字状である。他方の外部接続電極(この実施形態では第2外部接続電極5B)の表面には、前記凹部84は形成されていない。
基板2には、コイル形成領域10Cにおいて、コイル形成用トレンチ11が、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。コイル形成用トレンチ11は、平面視において螺旋状に形成されている。この実施形態では、コイル形成用トレンチ11は、平面視において、四角の螺旋形に形成されており、基板2の各側面2cにそれぞれ平行な直線状部分を複数有している。コイル形成用トレンチ11の断面(コイル形成用トレンチ11の螺旋方向に延びる方向に直交する方向の断面)は、基板2の厚さ方向に細長い矩形状である。コイル形成用トレンチ11の幅は、たとえば、1μm以上3μm以下であってもよい。また、コイル形成用トレンチ11の深さは、たとえば、10μm以上82μm以下であってもよい。コイル形成用トレンチ11の深さは、コイル形成用トレンチ11内に形成されるコイル3の内部抵抗を小さくするために10μm以上であることが好ましい。
さらに、素子形成面2aの第1外部接続電極4Bに対向する領域(第1電極形成領域10A)において、基板2には、複数の電極側トレンチ(凹部形成用トレンチ)21が、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。複数の電極側トレンチ21は、前記複数の凹部84に対向した位置に形成されている。したがって、複数の電極側トレンチ21は、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。電極側トレンチ21の断面は、基板2の厚さ方向に細長い矩形状である。この実施形態では、電極側トレンチ21の幅は、コイル形成用トレンチ11の幅より狭く形成されている。電極側トレンチ21の深さは、コイル形成用トレンチ11の深さと同じ深さに形成されていてもよいし、それによりも浅く形成されていてもよい。この実施形態では、電極側トレンチ21の深さは、コイル形成用トレンチ11の深さと同じ深さに形成されている。
図53に示すように、コイル形成用トレンチ11は、絶縁膜7に形成された第1トレンチ部分11aと、基板本体6に形成され、第1トレンチ部分11aと連通する第2トレンチ部分11bとからなる。基板本体6におけるコイル形成用トレンチ11(第2トレンチ部分11b)の内面には、酸化膜等からなる絶縁膜12が形成されている。コイル形成用トレンチ11(第2トレンチ部分11b)内の絶縁膜12の表面および絶縁膜7におけるコイル形成用トレンチ11(第1トレンチ部分11a)の内面には、バリアメタル膜13が形成されている。バリアメタル膜13は、たとえば、TiNからなる。バリアメタル膜13の膜厚は、400Å~500Å程度である。
コイル形成用トレンチ11内に、導電体51がバリアメタル膜13に接した状態で埋め込まれている。導電体51は、この実施形態では、タングステン(W)からなる。コイル形成用トレンチ11内に埋め込まれている導電体51によってコイル3が構成されている。したがって、コイル3は、平面視で、コイル形成用トレンチ11と同じパターンの螺旋状(四角の螺旋形状)となる。具体的には、コイル3は、基板2の各側面2cそれぞれに平行な板状部分を複数有している。
図56に示すように、電極側トレンチ21は、絶縁膜7に形成された第1トレンチ部分21aと、基板本体6に形成され、第1トレンチ部分21aと連通する第2トレンチ部分21bとからなる。基板本体6における電極側トレンチ21(第2トレンチ部分21b)の内面には、酸化膜等からなる絶縁膜12が形成されている。この実施形態では、基板本体6における電極側トレンチ21(第2トレンチ部分21b)の内面に形成された絶縁膜12によって、第2トレンチ部分21b内は埋め尽くされている。
絶縁膜7における各電極側トレンチ21(第1トレンチ部分21a)の内面には、バリアメタル膜13が形成されている。絶縁膜7における電極側トレンチ21(第1トレンチ部分21a)内に、導電体51がバリアメタル膜13に接した状態で埋め込まれている。電極側トレンチ21内の導電体51の表面には凹部(第1の下地凹部)81が形成されている。つまり、素子形成面2aの第1外部接続電極4Bに対向する領域に、複数の凹部81が形成されている。これらの複数の凹部81は、第1外部接続電極4Bの複数の凹部84に対向した位置に形成されている。したがって、複数の凹部81は、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。凹部81の横断面形状はV字状である。凹部81は、後述するように、基板2に形成された電極側トレンチ21に起因して形成される。
この実施形態では、コイル形成用トレンチ11および電極側トレンチ21の内面に形成される絶縁膜12は熱酸化膜(SiO2)からなる。この熱酸化膜をこれらのトレンチ11,21の内面に形成する際に、基板本体6におけるトレンチ11,21の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされている。この実施形態では、基板本体6における螺旋状のコイル形成用トレンチ11(第2トレンチ部分11b)によって挟まれた壁の全体および隣接する2つの電極側トレンチ21(第2トレンチ部分21b)間の壁の全体が熱酸化膜とされている例を示している。
基板2の素子形成面2a(絶縁膜7の表面)上には、素子形成面2aおよび導電体51を被覆するように、絶縁膜8が形成されている。絶縁膜8は、平面視で、素子形成面2aと整合する矩形である。絶縁膜8は、たとえば、USG(Undoped Silicate Glass)膜からなる。絶縁膜8には、コイル3の一端部(外周側端部)を露出させる第1コンタクト孔14(図51Bおよび図54参照)と、コイル3の他端部(内周側端部)を露出させる第2コンタクト孔15(図51Bおよび図52参照)とが形成されている。
さらに、絶縁膜8の表面には、図55および図56に示すように、第1外部接続電極4Bに対向する領域に、複数の凹部(第2の下地凹部)82が形成されている。複数の凹部82は、複数の凹部84(凹部81)に対向する位置に形成されている。したがって、複数の凹部82は、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。凹部82の横断面形状はV字状である。凹部82は、後述するように、その下地層である基板2の表面(素子形成面2a)の凹部81に起因して形成される。前述したように、基板2の側面2cと絶縁膜8の外周面には、窒化膜等からなるパッシベーション膜9が形成されている。
絶縁膜8の表面には、第1電極4および第2電極5が形成されている。第1電極4は、絶縁膜8の表面に形成された第1電極膜4Aと、第1電極膜4Aに接合された第1外部接続電極4Bとを含む。第1電極膜4Aは、図51Bに示すように、コイル3の一端部に接続された引出し電極4Aaと、引出し電極4Aaと一体的に形成された第1パッド4Abとを含む。第1パッド4Abは、素子形成面2aの一端部に矩形に形成されている。この第1パッド4Abに第1外部接続電極4Bが接続されている。引出し電極4Aaは、図51Bおよび図54に示すように、絶縁膜8の表面から第1コンタクト孔14内に入り込み、第1コンタクト孔14内でコイル3の一端部に接続されている。引出し電極4Aaは、コイル3の一端部上を通って、第1パッド4Abに至る直線に沿って直線状に形成されている。
なお、コイル形成用トレンチ11の一端部を、第1パッド4Abの下方位置まで延長することにより、コイル3の一端部を第1パッド4Abの下方位置に配置させてもよい。このようにすると、第1コンタクト孔14を第1パッド4Abの下方位置に形成できるので、コイル3の一端部を第1パッド4Abに接続できるようになる。この場合には、第1電極膜4Aを第1パッド4Abのみから構成できるので、引出し電極4Aaは不要となる。
第1パッド4Abの表面には、図55および図56に示すように、複数の凹部(第3の下地凹部)83が形成されている。複数の凹部83は、前記凹部84(前記凹部82)に対向する位置に形成されている。したがって、複数の凹部83は、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。凹部83の横断面形状はV字状である。凹部83は、その下地層である絶縁膜8の表面の凹部82に起因して形成される。
第2電極5は、絶縁膜8の表面に形成された第2電極膜5Aと、第2電極膜5Aに接合された第2外部接続電極5Bとを含む。第2電極膜5Aは、図51Bに示すように、コイル3の他端部に接続された引出し電極5Aaと、引出し電極5Aaと一体的に形成された第2パッド5Abとを含む。第2パッド5Abは、素子形成面2aの他端部に矩形に形成されている。この第2パッド5Abに第2外部接続電極5Bが接続されている。引出し電極5Aaは、図51Bおよび図52に示すように、絶縁膜8の表面から第2コンタクト孔15内に入り込み、第2コンタクト孔15内でコイル3の他端部に接続されている。引出し電極5Aaは、コイル3の他端部上を通って、第2パッド5Abに至る直線に沿って直線状に形成されている。電極膜4A,5Aとしては、この実施形態では、Al膜が用いられている。
第1電極膜4Aおよび第2電極膜5Aは、たとえば、窒化膜からなるパッシベーション膜16によって覆われており、さらにパッシベーション膜16の上にポリイミド等の樹脂膜17が形成されている。パッシベーション膜16およびの樹脂膜17には、第1電極膜4Aの第1パッド4Ab表面の内方側の縁部を除く領域および第2電極膜5Aの第2パッド5Ab表面の内方側の縁部を除く領域をそれぞれ露出させる2つの切除部18,19が形成されている。言い換えれば、パッシベーション膜16および樹脂膜17は、平面視で、素子形成面2aのコイル形成領域10Cに対応する領域に形成されており、絶縁膜8、第1パッド4Ab表面の内方側の縁部および第2パッド5Ab表面の内方側の縁部を覆っている。
一方の切除部18に第1外部接続電極4Bが埋め尽くされており、他方の切除部19に第2外部接続電極5Bが埋め尽くされている。第1外部接続電極4Bおよび第2外部接続電極5Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って基板2の内方に引き出された引出し部20を有している。この実施形態では、第1外部接続電極4Bは、切除部18内において露出している第1電極膜4A(パッド4Ab)および絶縁膜8の表面に加えて、基板2の一端部側のパッシベーション膜9の上端面を覆うように形成されている。第1外部接続電極4Bの内方側の側面を除く3つの側面は、基板2の一端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
同様に、第2外部接続電極5Bは、切除部19内において露出している第2電極膜5A(パッド5Ab)および絶縁膜8の表面に加えて、基板2の他端部側のパッシベーション膜9の上端面をも覆うように形成されている。第2外部接続電極5Bの内方側の側面を除く3つの側面は、基板2の他端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。外部接続電極4B,5Bは、たとえば、電極膜4A,5Aに接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
図50A、図51A、図55および図56を参照して、前述したように、第1外部接続電極4Bの表面には、複数の凹部84が形成されている。凹部84は、その下地層である第1パッド4Abの表面の凹部83に起因して形成される。凹部83はその下地層の凹部82に起因して形成され、凹部82はその下地層の凹部81に起因して形成されるので、凹部84は凹部81に起因して形成されることになる。後述するように、凹部81は、電極側トレンチ21に起因して形成される。したがって、第1外部接続電極4Bの凹部84は、電極側トレンチ21に起因して形成されることになる。
パッシベーション膜16および樹脂膜17は、素子形成面2aのコイル形成領域10Cにおいて、コイル3、絶縁膜8、第1電極膜4Aおよび第2電極膜5Aを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板2の側面2cと絶縁膜8の外周面に形成されたパッシベーション膜9は、基板2の側面2cと絶縁膜8の外周面を保護する保護膜として機能している。
図58は、チップインダクタ1Aの内部の電気的構造を示す電気回路図である。コイル3(図58では記号Lで示す)の一端は第1電極4に接続され、コイル3の他端は第2電極に接続されている。これにより、所定のインダクタンスを有するインダクタとして機能する。
コイルの性能(品質)を表すパラメータとして、コイルのQ(Quality Factor)値がある。Q値が高いほど損失が小さく、高周波用インダクタンスとして優れた特性を有することになる。
コイル3のQ値は、次式(2)によって表される。
Q=2πfL/R …(2)
前記式(2)において、fはコイルに流れる電流の周波数、Lはコイル3のインダクタンス、Rはコイル3の内部抵抗である。
この第2発明の第2実施形態(第3発明の一実施形態)の構成によれば、基板2には素子形成面2aから掘り下げられたコイル形成用トレンチ11が平面視で螺旋状に形成されており、コイル形成用トレンチ11内に導電体51が埋め込まれることにより、コイル3が形成されている。そのため、コイル3の断面積(コイル3の螺旋方向に延びる方向に直交する断面積)大きくすることができるので、コイル3の内部抵抗(前記式(2)のR)を小さくすることができる。このため、コイル3のQ値を高くすることができるから、性能の高いチップインダクタを提供できる。
また、基板2にコイル形成用トレンチ11を形成し、コイル形成用トレンチ11内に導電体51を埋め込むことによってコイル3を形成できるから、コイル3の製造が容易である。これにより、製造が容易なチップトランスを提供できる。
チップインダクタ1Aに対する画像検査時には、第1電極4および第2電極5の表面に光源からの光が照射され、カメラによってそれらの表面が撮像される。この第2発明の第2実施形態では、第1電極4の外部接続電極4Bおよび第2電極5の外部接続電極5Bのうちの一方(この実施形態では第1外部接続電極4B)の表面のみに複数の凹部84が形成されている。第1外部接続電極4Bの表面には凹部84が形成されているので、第1外部接続電極4Bの表面に入射された光は凹部84で乱反射される。これに対して、第2外部接続電極5Bの表面には凹部は形成されていないので、第2外部接続電極5Bの表面に入射された光は乱反射されにくい。そのため、カメラによって得られる第1外部接続電極4Bに対する画像情報(たとえば輝度情報)と第1外部接続電極4Bに対する画像情報との間に大きな差が生じる。これにより、カメラによって得られる画像情報に基いて、第1電極4と第2電極5とを明確に識別できるようになる。つまり、この第2発明の第2実施形態によれば、極性方向を示すマークを基板2の外面に形成しなくても、画像検査時に、チップインダクタ1Aの極性方向を判別できるようになる。
さらに、基板2の一方の表面である素子形成面2aに第1電極4および第2電極5の外部接続電極4B,5Bがいずれも形成されている。そこで、図59に示すように、素子形成面2aを実装基板91に対向させて、外部接続電極4B,5Bをはんだ92によって実装基板91上に接合することにより、チップインダクタ1Aを実装基板91上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップインダクタ1Aを提供することができ、素子形成面2aを実装基板91の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップインダクタ1Aを実装基板91に接続できる。これによって、実装基板91上におけるチップインダクタ1Aの占有空間を小さくできる。とくに、実装基板91上におけるチップインダクタ1Aの低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
図60A~図60Lは、チップインダクタ1Aの製造工程の一例を説明するための断面図であり、図52に対応する切断面を示す。また、図61A~図61Eは、コイルの製造工程の詳細を示す拡大断面図であり、図53に対応する切断面を示す。図62A~図62Fは、第1電極の凹部の製造工程を詳細に示す拡大断面図であり、図56に対応する切断面を示す。
まず、図60Aに示すように、基板本体6の元となる元基板50が用意される。元基板50の表面に熱酸化膜やCVD酸化膜等の絶縁膜7が形成される。この実施形態では、絶縁膜7は熱酸化膜である。絶縁膜7の表面は、基板2の素子形成面2aに対応している。
図63は、表面に絶縁膜7が形成された元基板50の一部の図解的な平面図である。素子形成面2aには、図63に示すように、複数のチップインダクタ1Aに対応した、チップインダクタ領域Xが、マトリクス状に配置されている。隣接するチップインダクタ領域Xの間には、境界領域Yが設けられている。境界領域Yは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜7が形成された元基板50に対して必要な工程を行った後に、境界領域Yに沿って元基板50を切り離すことにより、複数のチップインダクタ1Aが得られる。
表面に絶縁膜7が形成された元基板50に対して実行される工程は、次の通りである。まず、図60A、図61Aおよび図62Aに示すように、フォトリソグラフィおよびエッチングにより、絶縁膜7のうち、コイル形成用トレンチ11を形成すべき領域および電極側トレンチ21に対応する部分が除去される。これにより、絶縁膜7にコイル形成用トレンチ11の第1トレンチ部分11aおよび電極側トレンチ21の第1トレンチ部分21aが形成される。そして、絶縁膜7からなるハードマスクを用いて、元基板50がエッチングされる。これにより、図60B、図61Aおよび図62Aに示すように、元基板50にコイル形成用トレンチ11の第2トレンチ部分11bおよび電極側トレンチ21の第2トレンチ部分21bが形成される。これにより、絶縁膜7および元基板50に、コイル形成用トレンチ11および電極側トレンチ21が形成される。コイル形成用トレンチ11および電極側トレンチ21は、たとえば、いわゆるボッシュプロセス(BOSCH Process)を用いて形成されてもよい。ボッシュプロセスは、一般的に、MEMS(Micro Electro Mechanical System)の空洞部分を作るために用いられるプロセスである。
次に、図61Bおよび図62Bに示すように、コイル形成用トレンチ11および電極側トレンチ21の内面に熱酸化法により絶縁膜(熱酸化膜)12が形成される。この際、元基板50におけるトレンチ11,21(第2トレンチ部分11b,21b)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。図60Bには、絶縁膜12は省略されているが、絶縁体部30は図示されている。この実施形態では、元基板50における螺旋状のコイル形成用トレンチ11(第2トレンチ部分11b)によって挟まれた壁の全体および隣接する2つの電極側トレンチ21(第2トレンチ部分21b)間の壁の全体が熱酸化膜とされる。また、電極側トレンチ21(第2トレンチ部分21b)の内面に形成された絶縁膜12によって、電極側トレンチ21内は埋め尽くされる。
次に、たとえばスパッタ法により、トレンチ11,21内を含む素子形成面2a上に、TiNからなるバリアメタル膜13が形成される。これにより、図61Cに示すように、コイル形成用トレンチ11内の絶縁膜12および絶縁膜7の表面ならびにコイル形成用トレンチ11外の絶縁膜7の表面にバリアメタル膜13が形成される。また、図62Cに示すように、電極側トレンチ21内の絶縁膜12および絶縁膜7の表面ならびに電極側トレンチ21外の絶縁膜7の表面にバリアメタル膜13が形成される。この後、アニール処理が施される。
次に、図60C、図61Dおよび図62Dに示すように、たとえばCVD法により、トレンチ11,21内を含む素子形成面2a上に、タングステン(W)からなる導電体51が堆積される。トレンチ11,21内を含む素子形成面2aの全表面において、導電体51は同じ割合で堆積されていくため、導電体51の表面には、各トレンチ11,21に対向した位置に、凹部80が形成される。
次に、たとえばエッチバック法により、導電体51がその表面から全面エッチングされる。この全面エッチングは、導電体51の表面と絶縁膜7の表面とが面一となるまで続けられる。これにより、図60D、図61Eおよび図62Eに示すように、コイル形成用トレンチ11内および電極側トレンチ21内に、バリアメタル膜13に接した状態で導電体51が埋め込まれた状態となる。コイル形成用トレンチ11内に埋め込まれた導電体51によって、平面視螺旋状のコイル3が形成される。導電体51はその全表面から同じ割合でエッチングされていくため、エッチング後の導電体51の表面には、エッチング前の凹部80に対向した位置に凹部81が形成される。ただし、説明の便宜上、図62Eには凹部81を図示しているが、図61Eでは凹部は省略されている。
次に、図60Eおよび図62Fに示すように、絶縁膜7(素子形成面2a)および導電体51を被覆するように、絶縁膜7上にUSG(Undoped Silicate Glass)膜等からなる絶縁膜8が形成される。この絶縁膜8は、たとえばCVD法によって形成される。このようにして形成された絶縁膜8の表面には、図62Fに示すように、凹部81に対向する位置に凹部82が形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜8のうちコイル3の一端部および他端部に対応する領域に、それぞれ絶縁膜8を貫通する第1コンタクト孔14(図54参照)および第2コンタクト孔15(図60E参照)が形成される。
次に、たとえばスパッタにより、コンタクト孔14,15内を含む絶縁膜8上に、第1電極4および第2電極5を構成する電極膜が形成される。この実施形態では、Alからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図60Fおよび図62Fに示すように、前記電極膜が第1電極膜4Aおよび第2電極膜5Aに分離される。このようにして形成された第1電極膜4Aの表面には、図62Fに示すように、凹部82に対向する位置に凹部83が形成される。
次に、図60Gに示すように、たとえばCVD法によって、窒化膜等のパッシベーション膜16が形成され、さらにポリイミドが塗布されることにより樹脂膜17が形成される。たとえば、感光性を付与したポリイミドが塗布され、切除部18,19に対応するパターンで露光した後、そのポリイミドが現像される。これにより、切除部18,19に対応した切除部を有する樹脂膜17が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜17をマスクとしたドライエッチングによってパッシベーション膜16に切除部18,19が形成される。
次に、図60Hに示すように、境界領域Y(図63参照)に整合する格子状の開口52aを有するレジストマスク52が形成される。このレジストマスク52を介してプラズマエッチングが行われ、それによって、図60Hに示すように、元基板50、絶縁膜7および絶縁膜8が、絶縁膜8の表面から所定の深さまでエッチングされる。これによって、境界領域Yに沿って、切断用の溝(スクライブ溝)53が形成される。
次に、レジストマスク52が剥離される。この後、図60Iに示すように、たとえばCVD法によって、パッシベーション膜9の材料となる窒化膜等からなる絶縁膜54が、元基板50の表面の全域に亘って形成される。このとき、溝53の内面(側壁面および底壁面)の全域にも絶縁膜54が形成される。
次に、図60Jに示すように、絶縁膜54が選択的にエッチングされる。具体的には、絶縁膜54のうち、溝53の側壁面上の絶縁膜54(パッシベーション膜9)以外の部分が除去される。これにより、電極膜4A,5Aのうち、パッシベーション膜16および樹脂膜17によって覆われていない部分が露出される。また、溝53の底面上の絶縁膜54は除去される。
次に、図60Kおよび図62Fに示すように、各切除部18,19から露出している第1電極膜4A(第1パッド4Ab)および第2電極膜5A(第2パッド5Ab)に、たとえばめっき(好ましくは無電界めっき)によって、たとえばNi、PdおよびAuが順にめっき成長される。これにより、第1外部接続電極4Bおよび第2外部接続電極5Bが形成される。このようにして形成された第1外部接続電極4Bの表面には、図62Fに示すように、凹部83に対向した位置に凹部84が形成される。
この後、先ダイシング(DBG;Dicing Before Grinding)法によって、複数のチップインダクタ領域Xが個片化される。具体的には、図60Lに示すように、まず、元基板50の表面側(外部接続電極側)に、粘着面72を有する支持テープ71が貼着される。次に、元基板50が裏面から、溝53の底部に到達するまで研磨される。これにより、複数のチップインダクタ領域Xは、個々のチップインダクタ1Aに分離される。その後、複数のチップインダクタ1Aに対して、第2発明の第1実施形態において説明した、図45A~図45Dに示した回収工程または図46A~図46Cに示した回収工程を実行してもよい。
この第2発明の第2実施形態(第3発明の一実施形態)においても、コイル形成用トレンチ11内に埋め込まれる導電体51の構造は、第2発明の第1実施形態の導電体51の変形例として説明した図48Aおよび図48Bに示した構造であってもよい。
図64Aは、第2発明の第3実施形態に係るチップインダクタの一部切欠斜視図であり、図64Bは、チップインダクタの内部に形成されたコイルを示す斜視図である。
チップインダクタ1Bは、微小なチップ部品であり、直方体形状である。チップインダクタ1Bの平面形状は矩形であり、その長手方向の長さLが0.4mm程度、短手方向の長さWが0.2mm程度であってもよい。また、チップインダクタ1の全体の厚さTは、0.15mm程度であってもよい。
チップインダクタ1Bは、基板2と、基板2の内部に形成されたコイル3と、コイル3の一端部に接続された第1電極4と、コイル3の他端部に接続された第2電極5とを含む。
図65Aは、電極側から見た場合のチップインダクタの外観を示す平面図であり、図65Bはチップインダクタの内部構造を示す平面図である。図66は、図65BのLXVI-LXVI線に沿う断面図であり、図67は、図66の部分拡大断面図である。図68は、図65BのLXVIII-LXVIII線に沿う断面図であり、図69は、図65BのLXIX-LXIX線に沿う断面図であり、図70は、図69の部分拡大断面図である。図71は、図65BのLXXI-LXXI線に沿う断面図である。図72は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。
基板2は、直方体状であり、一対の主面2a,2bと、4つの側面2cとを含む。前記一対の主面2a,2bのうちの一方(図64Aの上面側の主面2a)が素子形成面とされている。以下、この主面2aを「素子形成面2a」といい、素子形成面2aと反対側の主面2bを「裏面2b」という。この実施形態では、基板2は、基板本体6とその表面に形成された絶縁膜7とからなり、絶縁膜7における基板本体6側とは反対側の表面が素子形成面2aである。素子形成面2aは、素子形成面2aに直交する法線方向から見た平面視において、矩形に形成されている。基板2の表面(素子形成面2a)は、絶縁膜8によって覆われている。基板2の4つの側面2cおよび絶縁膜8の外周面は窒化膜等のパッシベーション膜9で覆われている。
図65Bを参照して、素子形成面2aには、その一端部に第1電極4を形成するための第1電極形成領域10Aが設けられ、その他端部に第2電極5を形成するための第2電極形成領域10Bが設けられている。これらの各領域10A,10Bは、平面視において矩形である。第1電極形成領域10Aと第2電極形成領域10Bとの間の素子形成面2aに、コイル形成領域10Cが設けられている。コイル形成領域10Cは、この実施形態では、矩形に形成されている。
第1電極形成領域10Aに、第1電極4の外部接続電極(第1外部接続電極)4Bが配置されており、第
2電極形成領域10Bに、第2電極5の外部接続電極(第2外部接続電極)5Bが配置されている。第1外部接続電極4Bは、平面視で矩形であり、第1電極形成領域10Aの全域を覆っている。第2外部接続電極5Bは、平面視で矩形であり、第2電極形成領域10Bの全域を覆っている。
第1外部接続電極4Bの表面には複数の第1凹部84Aが形成され、第2外部接続電極4Bの表面には複数の第2凹部84Bが形成されている。複数の第1凹部84Aは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。同様に、複数の第2凹部84Bは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。凹部84A,84Bの横断面形状はV字状である。第1凹部84Aは、前述した第2実施形態の凹部84と同じ方法によって形成される。第2凹部84Bは、第1凹部84Aと同様な方法によって形成される。
基板2には、コイル形成領域10Cにおいて、コイル形成用トレンチ11が、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。コイル形成用トレンチ11は、平面視において螺旋状に形成されている。この実施形態では、コイル形成用トレンチ11は、平面視において、四角の螺旋形に形成されており、基板2の各側面2cにそれぞれ平行な直線状部分を複数有している。コイル形成用トレンチ11の断面(コイル形成用トレンチ11の螺旋方向に延びる方向に直交する方向の断面)は、基板2の厚さ方向に細長い矩形状である。コイル形成用トレンチ11の幅は、たとえば、1μm以上3μm以下であってもよい。また、コイル形成用トレンチ11の深さは、たとえば、10μm以上82μm以下であってもよい。コイル形成用トレンチ11の深さは、コイル形成用トレンチ11内に形成されるコイル3の内部抵抗を小さくするために10μm以上であることが好ましい。
さらに、素子形成面2aの第1外部接続電極4Bに対向する領域(第1電極形成領域10A)において、基板2には、複数の第1電極側トレンチ21Aが、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。複数の第1電極側トレンチ21Aは、複数の第1凹部84Aに対向した位置に形成されている。したがって、複数の第1電極側トレンチ21Aは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。
同様に、素子形成面2aの第2外部接続電極5Bに対向する領域(第2電極形成領域10B)において、基板2には、複数の第2電極側トレンチ21Bが、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。複数の第2電極側トレンチ21Bは、複数の第2凹部84Bに対向した位置に形成されている。したがって、複数の第2電極側トレンチ21Bは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。
各電極側トレンチ21A,21Bの断面は、基板2の厚さ方向に細長い矩形状である。この実施形態では、各電極側トレンチ21A,21Bの幅は、コイル形成用トレンチ11の幅より狭く形成されている。各電極側トレンチ21A,21Bの深さは、コイル形成用トレンチ11の深さと同じ深さに形成されていてもよいし、それよりも浅く形成されていてもよい。この実施形態では、各電極側トレンチ21A,21Bの深さは、コイル形成用トレンチ11の深さと同じ深さに形成されている。
図67に示すように、コイル形成用トレンチ11は、絶縁膜7に形成された第1トレンチ部分11aと、基板本体6に形成され、第1トレンチ部分11aと連通する第2トレンチ部分11bとからなる。基板本体6におけるコイル形成用トレンチ11(第2トレンチ部分11b)の内面には、酸化膜等からなる絶縁膜12が形成されている。コイル形成用トレンチ11(第2トレンチ部分11b)内の絶縁膜12の表面および絶縁膜7におけるコイル形成用トレンチ11(第1トレンチ部分11a)の内面には、バリアメタル膜13が形成されている。バリアメタル膜13は、たとえば、TiNからなる。バリアメタル膜13の膜厚は、400Å~500Å程度である。
コイル形成用トレンチ11内に、導電体51がバリアメタル膜13に接した状態で埋め込まれている。導電体51は、この実施形態では、タングステン(W)からなる。コイル形成用トレンチ11内に埋め込まれている導電体51によってコイル3が構成されている。したがって、コイル3は、平面視で、コイル形成用トレンチ11と同じパターンの螺旋状(四角の螺旋形状)となる。具体的には、コイル3は、基板2の各側面2cそれぞれに平行な板状部分を複数有している。
図69、図70および図71に示すように、電極側トレンチ21A,21Bは、絶縁膜7に形成された第1トレンチ部分21Aa,21Baと、基板本体6に形成され、第1トレンチ部分21Aa,21Baと連通する第2トレンチ部分21Ab,21Bbとからなる。基板本体6における電極側トレンチ21A,21B(第2トレンチ部分21Ab,21Bb)の内面には、酸化膜等からなる絶縁膜12が形成されている。この実施形態では、基板本体6における電極側トレンチ21A,21B(第2トレンチ部分21Ab,21Bb)の内面に形成された絶縁膜12によって、第2トレンチ部分21Ab,21Bb内は埋め尽くされている。
絶縁膜7における第1電極側トレンチ21A(第1トレンチ部分21Aa)の内面には、バリアメタル膜13が形成されている。絶縁膜7における第1電極側トレンチ21A(第1トレンチ部分21Aa)内に、導電体51がバリアメタル膜13に接した状態で埋め込まれている。第1電極側トレンチ21A内の導電体51の表面には第1凹部81Aが形成されている。つまり、素子形成面2aの第1外部接続電極4Bに対向する領域に複数の第1凹部81Aが形成されている。複数の第1凹部81Aは、第1外部接続電極4Bの複数の第1凹部84Aに対向した位置に形成されている。したがって、これらの複数の第1凹部81Aは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。第1凹部81Aの横断面形状はV字状である。複数の第1凹部81Aは、基板2に形成された複数の第1電極側トレンチ21Aに起因して形成される。
同様に、絶縁膜7における第2電極側トレンチ21B(第1トレンチ部分21Ba)の内面には、バリアメタル膜(図示略)が形成されている。絶縁膜7における第2電極側トレンチ21B(第1トレンチ部分21Ba)内に、導電体51がバリアメタル膜に接した状態で導電体51が埋め込まれている。第2電極側トレンチ21B内の導電体51の表面には第2凹部81Bが形成されている。つまり、素子形成面2aの第2外部接続電極5Bに対向する領域に複数の第2凹部81Bが形成されている。複数の第2凹部81Bは、第2外部接続電極5Bの複数の第2凹部84Bに対向した位置に形成されている。したがって、これらの複数の第2凹部81Bは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。第2凹部81Bの横断面形状はV字状である。複数の第2凹部81Bは、基板2に形成された複数の第2電極側トレンチ21Bに起因して形成される。
この実施形態では、コイル形成用トレンチ11および電極側トレンチ21A,21Bの内面に形成される絶縁膜12は熱酸化膜(SiO2)からなる。この熱酸化膜をこれらのトレンチ11,21A,21Bの内面に形成する際に、基板本体6におけるトレンチ11,21A,21Bの周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされている。この実施形態では、基板本体6における螺旋状のコイル形成用トレンチ11(第2トレンチ部分11b)によって挟まれた壁の全体、隣接する2つの第1電極側トレンチ21A(第2トレンチ部分21Ab)間の壁の全体および隣接する2つの第2電極側トレンチ21B(第2トレンチ部分21Bb)間の壁の全体が熱酸化膜とされている例を示している。
基板2の素子形成面2a(絶縁膜7の表面)上には、素子形成面2aおよび導電体51を被覆するように、絶縁膜8が形成されている。絶縁膜8は、平面視で、素子形成面2aと整合する矩形である。絶縁膜8は、たとえば、USG(Undoped Silicate Glass)膜からなる。絶縁膜8には、コイル3の一端部(外周側端部)を露出させる第1コンタクト孔14(図65Bおよび図68参照)と、コイル3の他端部(内周側端部)を露出させる第2コンタクト孔15(図65Bおよび図66参照)とが形成されている。
さらに、絶縁膜8の表面には、図69および図70に示すように、第1外部接続電極4Bに対向する領域に複数の第1凹部82Aが形成されている。複数の第1凹部82Aは、第1外部接続電極4Bの複数の第1凹部84A(前記第1凹部81A)に対向する位置に形成されている。したがって、複数の第1凹部82Aは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。第1凹部82Aの横断面形状はV字状である。第1凹部82Aは、その下地層である基板2の表面(素子形成面2a)の第1凹部81Aに起因して形成される。
同様に、絶縁膜8の表面には、図71に示すように、第2外部接続電極5Bに対向する領域に複数の第2凹部82Bが形成されている。複数の第2凹部82Bは、第2外部接続電極5Bの複数の第2凹部84B(第2凹部81B)に対向する位置に形成されている。したがって、複数の第2凹部82Bは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。第2凹部82Bの横断面形状はV字状である。第2凹部82Bは、その下地層である基板2の表面(素子形成面2a)の第2凹部81Bに起因して形成される。前述したように、基板2の側面2cと絶縁膜8の外周面には、窒化膜等からなるパッシベーション膜9が形成されている。
絶縁膜8の表面には、第1電極4および第2電極5が形成されている。第1電極4は、絶縁膜8の表面に形成された第1電極膜4Aと、第1電極膜4Aに接合された第1外部接続電極4Bとを含む。第1電極膜4Aは、図65Bに示すように、コイル3の一端部に接続された引出し電極4Aaと、引出し電極4Aaと一体的に形成された第1パッド4Abとを含む。第1パッド4Abは、素子形成面2aの一端部に矩形に形成されている。この第1パッド4Abに第1外部接続電極4Bが接続されている。引出し電極4Aaは、図65Bおよび図68に示すように、絶縁膜8の表面から第1コンタクト孔14内に入り込み、第1コンタクト孔14内でコイル3の一端部に接続されている。引出し電極4Aaは、コイル3の一端部上を通って、第1パッド4Abに至る直線に沿って直線状に形成されている。
なお、コイル形成用トレンチ11の一端部を、第1パッド4Abの下方位置まで延長することにより、コイル3の一端部を第1パッド4Abの下方位置に配置させてもよい。このようにすると、第1コンタクト孔14を第1パッド4Abの下方位置に形成できるので、コイル3の一端部を第1パッド4Abに接続できるようになる。この場合には、第1電極膜4Aを第1パッド4Abのみから構成できるので、引出し電極4Aaは不要となる。
第2電極5は、絶縁膜8の表面に形成された第2電極膜5Aと、第2電極膜5Aに接合された第2外部接続電極5Bとを含む。第2電極膜5Aは、図65Bに示すように、コイル3の他端部に接続された引出し電極5Aaと、引出し電極5Aaと一体的に形成された第2パッド5Abとを含む。第2パッド5Abは、素子形成面2aの他端部に矩形に形成されている。この第2パッド5Abに第2外部接続電極5Bが接続されている。引出し電極5Aaは、図65Bおよび図66に示すように、絶縁膜8の表面から第2コンタクト孔15内に入り込み、第2コンタクト孔15内でコイル3の他端部に接続されている。引出し電極5Aaは、コイル3の他端部上を通って、第2パッド5Abに至る直線に沿って直線状に形成されている。電極膜4A,5Aとしては、この実施形態では、Al膜が用いられている。
第1電極膜4Aの第1パッド4Abの表面には、図69および図70に示すように、複数の第1凹部83Aが形成されている。複数の第1凹部83Aは、第1外部接続電極4Bの第1凹部84A(第1凹部82A)に対向する位置に形成されている。したがって、複数の第1凹部83Aは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。第1凹部83Aの横断面形状はV字状である。第1凹部83Aは、その下地層である絶縁膜8の表面の第1凹部82Aに起因して形成される。
同様に、第2電極膜5Aの第2パッド5Abの表面には、図71に示すように、複数の第2凹部83Bが形成されている。複数の第2凹部83Bは、第2外部接続電極5Bの第2凹部84B(第2凹部82B)に対向する位置に形成されている。したがって、複数の第2凹部83Bは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。第2凹部83Bの横断面形状はV字状である。第2凹部83Bは、その下地層である絶縁膜8の表面の第2凹部82Bに起因して形成される。
第1電極膜4Aおよび第2電極膜5Aは、たとえば、窒化膜からなるパッシベーション膜16によって覆われており、さらにパッシベーション膜16の上にポリイミド等の樹脂膜17が形成されている。パッシベーション膜16およびの樹脂膜17には、第1電極膜4Aの第1パッド4Ab表面の内方側の縁部を除く領域および第2電極膜5Aの第2パッド5Ab表面の内方側の縁部を除く領域をそれぞれ露出させる2つの切除部18,19が形成されている。言い換えれば、パッシベーション膜16および樹脂膜17は、平面視で、素子形成面2aのコイル形成領域10Cに対応する領域に形成されており、絶縁膜8、第1パッド4Ab表面の内方側の縁部および第2パッド5Ab表面の内方側の縁部を覆っている。
一方の切除部18に第1外部接続電極4Bが埋め尽くされており、他方の切除部19に第2外部接続電極5Bが埋め尽くされている。第1外部接続電極4Bおよび第2外部接続電極5Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って基板2の内方に引き出された引出し部20を有している。この実施形態では、第1外部接続電極4Bは、切除部18内において露出している第1電極膜4A(パッド4Ab)および絶縁膜8の表面に加えて、基板2の一端部側のパッシベーション膜9の上端面を覆うように形成されている。第1外部接続電極4Bの内方側の側面を除く3つの側面は、基板2の一端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
同様に、第2外部接続電極5Bは、切除部19内において露出している第2電極膜5A(パッド5Ab)および絶縁膜8の表面に加えて、基板2の他端部側のパッシベーション膜9の上端面をも覆うように形成されている。第2外部接続電極5Bの内方側の側面を除く3つの側面は、基板2の他端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。外部接続電極4B,5Bは、たとえば、電極膜4A,5Aに接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
図64A、図65A、図69、図70および図71を参照して、前述したように、第1外部接続電極4Bの表面に複数の第1凹部84Aが形成され、第2外部接続電極5Bの表面に複数の第2凹部84Bが形成されている。第1凹部84Aは、その下地層である第1パッド4Abの表面の第1凹部83Aに起因して形成される。第1凹部83Aはその下地層の第1凹部82Aに起因して形成され、第1凹部82Aはその下地層の第1凹部81Aに起因して形成されるので、第1凹部84Aは第1凹部81Aに起因して形成されることになる。第2発明の第2実施形態で説明したように、第1凹部81A(第2実施形態の凹部81)は第1電極側トレンチ21A(第2実施形態の電極側トレンチ21)に起因して形成される。したがって、第1外部接続電極4Bの第1凹部84Aは、第1電極側トレンチ21Aに起因して形成されることになる。
第2凹部84Bは、その下地層である第2パッド5Abの表面の第2凹部83Bに起因して形成される。第2凹部83Bは第2凹部82Bに起因して形成され、第2凹部82Bは第2凹部81Bに起因して形成されるので、第2凹部84Bは第2凹部81Bに起因して形成されることになる。第1凹部81Aが第1電極側トレンチ21Aに起因して形成されるように、第2凹部81Bは第2電極側トレンチ21Bに起因して形成される。したがって、第2外部接続電極5Bの第2凹部84Bは、第2電極側トレンチ21Bに起因して形成されることになる。
パッシベーション膜16および樹脂膜17は、素子形成面2aのコイル形成領域10Cにおいて、コイル3、絶縁膜8、第1電極膜4Aおよび第2電極膜5Aを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板2の側面2cと絶縁膜8の外周面に形成されたパッシベーション膜9は、基板2の側面2cと絶縁膜8の外周面を保護する保護膜として機能している。
第2発明の第3実施形態のチップインダクタ1Bは、第2発明の第2実施形態とほぼ同様な製造方法によって製造することができる。第2発明の第2実施形態との製造工程上の違いは、コイル形成用トレンチ11を形成する際に、第1電極側トレンチ21Aに加えて、第2電極側トレンチ21Bを形成することが異なっているだけであるので、その説明を省略する。
図73は、チップインダクタ1Bの内部の電気的構造を示す電気回路図である。コイル3(図73では記号Lで示す)の一端は第1電極4に接続され、コイル3の他端は第2電極に接続されている。これにより、所定のインダクタンスを有するインダクタとして機能する。
コイルの性能(品質)を表すパラメータとして、コイルのQ(Quality Factor)値がある。Q値が高いほど損失が小さく、高周波用インダクタンスとして優れた特性を有することになる。
コイル3のQ値は、次式(3)によって表される。
Q=2πfL/R …(3)
前記式(3)において、fはコイルに流れる電流の周波数、Lはコイル3のインダクタンス、Rはコイル3の内部抵抗である。
この第2発明の第3実施形態の構成によれば、基板2には素子形成面2aから掘り下げられたコイル形成用トレンチ11が平面視で螺旋状に形成されており、コイル形成用トレンチ11内に導電体51が埋め込まれることにより、コイル3が形成されている。そのため、コイル3の断面積(コイル3の螺旋方向に延びる方向に直交する断面積)を大きくすることができるので、コイル3の内部抵抗(前記式(3)のR)を小さくすることができる。これにより、コイル3のQ値を高くすることができるから、性能の高いチップインダクタを提供できる。
また、基板2にコイル形成用トレンチ11を形成し、コイル形成用トレンチ11内に導電体51を埋め込むことによってコイル3を形成できるから、コイル3の製造が容易である。これにより、製造が容易なチップトランスを提供できる。
また、この第2発明の第3実施形態では、素子形成面2aの第1外部接続電極4Bに対向する領域(第1電極形成領域10A)に複数の第1電極側トレンチ21Aが形成されているとともに、素子形成面2aの第2外部接続電極5Bに対向する領域(第2電極形成領域10B)に複数の第2電極側トレンチ21Bが形成されている。基板本体6における隣接する第1電極側トレンチ21Aの間の壁および隣接する第2電極側トレンチ21Bの間の壁は、絶縁性を有する絶縁体部30に形成されている。また、これらの電極側トレンチ21A,21B内のほぼ全域が絶縁膜12によって埋め尽くされている。これにより、基板本体6の第1電極4のパッド4Abおよび第2電極5のパッド5Ab直下の領域のほぼ全域が、絶縁体部30に形成されている。このため、絶縁膜7を挟んで対向する、基板本体6と第1電極4および第2電極5との間に形成される寄生容量を、絶縁体部を有しない本体基板(半導体基板)を用いる場合に比べて低減することができる。
さらに、基板2の一方の表面である素子形成面2aに第1電極4および第2電極5の外部接続電極4B,5Bがいずれも形成されている。そこで、図74に示すように、素子形成面2aを実装基板91に対向させて、外部接続電極4B,5Bをはんだ92によって実装基板91上に接合することにより、チップインダクタ1Bを実装基板91上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップインダクタ1Bを提供することができ、素子形成面2aを実装基板91の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップインダクタ1Bを実装基板91に接続できる。これによって、実装基板91上におけるチップインダクタ1Bの占有空間を小さくできる。とくに、実装基板91上におけるチップインダクタ1の低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
図75Aおよび図75Bは、第2発明の第2実施形態(第3発明の一実施形態)および第3実施形態のチップインダクタ1A,1Bに対する外部接続電極の変形例を示す断面図である。図75Aは、図52(図66)に対応する切断面を示し、図75Bは、図55(図69)に対応する切断面を示している。図75Aおよび図75Bにおいて、前述の図52(図66)および図55(図69)の各部に対応する部分には、図52(図66)および図55(図69)と同じ符号を付して示す。
パッシベーション膜16および樹脂膜17における一方の切除部18に第1外部接続電極4Bが埋め尽くされ、他方の切除部19に第2外部接続電極5Bが埋め尽くされている。
第1外部接続電極4Bは、基板2の一端部側のパッシベーション膜9の上部を覆うように、絶縁膜8表面の周縁部から、基板2の一端部側の三方の側面2cを覆うパッシベーション膜9の表面に跨るように形成されている。つまり、第1外部接続電極4Bは、切除部18内において露出している第1電極膜4A(パッド4Ab)および絶縁膜8の表面に加えて、基板2の三方の側面2c上のパッシベーション膜9をも覆うように形成されている。
同様に、第2外部接続電極5Bは、基板2の他端部側のパッシベーション膜9の上部を覆うように、絶縁膜8表面の周縁部から、基板2の他端部側の三方の側面2cを覆うパッシベーション膜9の表面に跨るように形成されている。つまり、第2外部接続電極5Bは、切除部19内において露出している第2電極膜5A(パッド5Ab)および絶縁膜8の表面に加えて、基板2の他端部側の三方の側面2c上のパッシベーション膜9をも覆うように形成されている。
このように、このチップインダクタ1A,1Bでは、第1外部接続電極4Bが基板2の一端部側の三方の側面2cを覆うように形成され、第2外部接続電極5Bが基板2の他端部側の三方の側面2cを覆うように形成されている。すなわち、基板2上の素子形成面2aに加えて、基板2の側面2cにも外部接続電極4B,5Bが形成されている。これにより、前述の図59または図74に示すような形態で、チップインダクタ1A,1Bの外部接続電極4B,5Bを実装基板にはんだ付けする場合、外部接続電極4B,5Bと実装基板との間の接合面積を拡大することができる。その結果、外部接続電極4B,5Bの実装基板に対する接合強度を向上させることができる。
この第2発明の第3実施形態においても、コイル形成用トレンチ11内に埋め込まれる導電体51の構造は、第2発明の第1実施形態の導電体51の変形例として説明した図48Aおよび図48Bに示した構造であってもよい。
図76Aは、第2発明の第4実施形態に係るチップインダクタの一部切欠斜視図であり、図76Bは、チップインダクタの内部に形成されたコイルを示す斜視図である。
チップインダクタ1Cは、微小なチップ部品であり、直方体形状である。チップインダクタ1Cの平面形状は矩形であり、その長手方向の長さLが0.4mm程度、短手方向の長さWが0.2mm程度であってもよい。また、チップインダクタ1Cの全体の厚さTは、0.15mm程度であってもよい。
チップインダクタ1Cは、基板2と、基板2の内部に形成されたコイル3と、コイル3の一端部に接続された第1電極4と、コイル3の他端部に接続された第2電極5とを含む。
図77はチップインダクタの平面図であり、図78は、図77のLXXVIII-LXXVIII線に沿う断面図であり、図79は、図78の部分拡大断面図である。図80は、図77のLXXX-LXXX線に沿う断面図であり、図81は、図77のLXXXI-LXXXI線に沿う断面図である。図82は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。
基板2は、直方体状であり、一対の主面2a,2bと、4つの側面2cとを含む。前記一対の主面2a,2bのうちの一方(図76Aの上面側の主面2a)が素子形成面とされている。以下、この主面2aを「素子形成面2a」といい、素子形成面2aと反対側の主面2bを「裏面2b」という。この実施形態では、基板2は、基板本体6とその表面に形成された絶縁膜7とからなり、絶縁膜7における基板本体6側とは反対側の表面が素子形成面2aである。素子形成面2aは、素子形成面2aに直交する法線方向から見た平面視において、矩形に形成されている。基板2の表面(素子形成面2a)は、絶縁膜32によって覆われている。基板2の4つの側面2cおよび絶縁膜32の外周面は窒化膜等のパッシベーション膜9で覆われている。
図77を参照して、素子形成面2aには、その一端部に第1電極4を形成するための第1電極形成領域10Aが設けられ、その他端部に第2電極5を形成するための第2電極形成領域10Bが設けられている。これらの各領域10A,10Bは、平面視において矩形である。第1電極形成領域10Aと第2電極形成領域10Bとの間の素子形成面2aに、コイル形成領域10Cが設けられている。コイル形成領域10Cは、この実施形態では、矩形に形成されている。
第1電極形成領域10Aに、第1電極4の外部接続電極(第1外部接続電極)4Bが配置されており、第2電極形成領域10Bに、第2電極5の外部接続電極(第2外部接続電極)5Bが配置されている。第1外部接続電極4Bは、平面視で矩形であり、第1電極形成領域10Aの全域を覆っている。第2外部接続電極5Bは、平面視で矩形であり、第2電極形成領域10Bの全域を覆っている。
基板2には、コイル形成領域10Cにおいて、コイル形成用トレンチ11が、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。コイル形成用トレンチ11は、平面視において螺旋状に形成されている。この実施形態では、コイル形成用トレンチ11は、平面視において、四角の螺旋形に形成されており、基板2の各側面2cにそれぞれ平行な直線状部分を複数有している。コイル形成用トレンチ11の断面(コイル形成用トレンチ11の螺旋方向に延びる方向に直交する方向の断面)は、基板2の厚さ方向に細長い矩形状である。コイル形成用トレンチ11の幅は、たとえば、1μm以上3μm以下であってもよい。また、コイル形成用トレンチ11の深さは、たとえば、10μm以上82μm以下であってもよい。コイル形成用トレンチ11の深さは、コイル形成用トレンチ11内に形成されるコイル3の内部抵抗を小さくするために10μm以上であることが好ましい。
図79に示すように、コイル形成用トレンチ11は、絶縁膜7に形成された第1トレンチ部分11aと、基板本体6に形成され、第1トレンチ部分11aと連通する第2トレンチ部分11bとからなる。基板本体6におけるコイル形成用トレンチ11(第2トレンチ部分11b)の内面には、酸化膜等からなる絶縁膜12が形成されている。この実施形態では、絶縁膜12は熱酸化膜(SiO2)からなり、この熱酸化膜をコイル形成用トレンチ11の内面に形成する際に、基板本体6におけるコイル形成用トレンチ11(第2トレンチ部分11b)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。この実施形態では、基板本体6における螺旋状のコイル形成用トレンチ11(第2トレンチ部分11b)によって挟まれた壁の全体が熱酸化膜とされている例を示している。
コイル形成用トレンチ11(第2トレンチ部分11b)内の絶縁膜12の表面および絶縁膜7におけるコイル形成用トレンチ11(第1トレンチ部分11a)の内面には、バリアメタル膜13が形成されている。バリアメタル膜13は、たとえば、TiNからなる。バリアメタル膜13の膜厚は、400Å~500Å程度である。コイル形成用トレンチ11内に、導電体51がバリアメタル膜13に接した状態で埋め込まれている。導電体51は、この実施形態では、タングステン(W)からなる。コイル形成用トレンチ11内に埋め込まれている導電体51によってコイル3が構成されている。したがって、コイル3は、平面視で、コイル形成用トレンチ11と同じパターンの螺旋状(四角の螺旋形状)となる。具体的には、コイル3は、基板2の各側面2cそれぞれに平行な板状部分を複数有している。
基板2の素子形成面2a(絶縁膜7の表面)上には、コイル3に沿ってのび、コイル3を覆うように形成された平面視螺旋状の配線31が形成されている。配線31の幅はコイル3の幅よりも大きく、その両側部がコイル3の両側よりも外方に張り出している。配線31はコイル3の上端部に接触している。配線31は、たとえばAlからなる。
基板2の素子形成面2a上には、素子形成面2aおよび配線31を被覆するように、絶縁膜32が形成されている。絶縁膜32は、平面視で、素子形成面2aと整合する矩形である。絶縁膜32は、たとえば、USG(Undoped Silicate Glass)膜からなる。絶縁膜32には、配線31の一端部(外周側端部)を露出させる第1コンタクト孔14(図77および図80参照)と、配線31の他端部(内周側端部)を露出させる第2コンタクト孔15(図77および図78参照)とが形成されている。前述したように、基板2の側面2cと絶縁膜32の外周面には、窒化膜等からなるパッシベーション膜9が形成されている。
絶縁膜32の表面には、第1電極4および第2電極5が形成されている。第1電極4は、絶縁膜32の表面に形成された第1電極膜4Aと、第1電極膜4Aに接合された第1外部接続電極4Bとを含む。第1電極膜4Aは、図77に示すように、配線31の一端部に接続された引出し電極4Aaと、引出し電極4Aaと一体的に形成された第1パッド4Abとを含む。第1パッド4Abは、素子形成面2aの一端部に矩形に形成されている。この第1パッド4Abに第1外部接続電極4Bが接続されている。引出し電極4Aaは、図77および図80に示すように、絶縁膜32の表面から第1コンタクト孔14内に入り込み、第1コンタクト孔14内で配線31の一端部に接続されている。引出し電極5Aaは、配線31の一端部上を通って、第1パッド4Abに至る直線に沿って直線状に形成されている。
なお、コイル形成用トレンチ11の一端部を、第1パッド4Abの下方位置まで延長することにより、コイル3(配線31)の一端部を第1パッド4Abの下方位置に配置させてもよい。このようにすると、第1コンタクト孔14を第1パッド4Abの下方位置に形成できるので、コイル3(配線31)の一端部を第1パッド4Abに接続できるようになる。この場合には、第1電極膜4Aを第1パッド4Abのみから構成できるので、引出し電極4Aaは不要となる。
第2電極5は、絶縁膜32の表面に形成された第2電極膜5Aと、第2電極膜5Aに接合された第2外部接続電極5Bとを含む。第2電極膜5Aは、図77に示すように、配線31の他端部に接続された引出し電極5Aaと、引出し電極5Aaと一体的に形成された第2パッド5Abとを含む。第2パッド5Abは、素子形成面2aの他端部に矩形に形成されている。この第2パッド5Abに第2外部接続電極5Bが接続されている。引出し電極5Aaは、図77および図78に示すように、絶縁膜32の表面から第2コンタクト孔15内に入り込み、第2コンタクト孔15内で配線31の他端部に接続されている。引出し電極5Aaは、配線31の他端部上を通って、第2パッド5Abに至る直線に沿って直線状に形成されている。電極膜4A,5Aとしては、この実施形態では、Al膜が用いられている。
第1電極膜4Aおよび第2電極膜5Aは、たとえば、窒化膜(SiN)からなるパッシベーション膜16によって覆われており、さらにパッシベーション膜16の上にポリイミド等の樹脂膜17が形成されている。パッシベーション膜16およびの樹脂膜17には、第1電極膜4Aの第1パッド4Ab表面の内方側の縁部を除く領域および第2電極膜5Aの第2パッド5Ab表面の内方側の縁部を除く領域をそれぞれ露出させる2つの切除部18,19が形成されている。言い換えれば、パッシベーション膜16および樹脂膜17は、平面視で、素子形成面2aのコイル形成領域10Cに対応する領域に形成されており、絶縁膜32、第1パッド4Ab表面の内方側の縁部および第2パッド5Ab表面の内方側の縁部を覆っている。
一方の切除部18に第1外部接続電極4Bが埋め尽くされており、他方の切除部19に第2外部接続電極5Bが埋め尽くされている。第1外部接続電極4Bおよび第2外部接続電極5Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って基板2の内方に引き出された引出し部20を有している。この実施形態では、第1外部接続電極4Bは、切除部18内において露出している第1電極膜4A(パッド4Ab)および絶縁膜32の表面に加えて、基板2の一端部側のパッシベーション膜9の上端面を覆うように形成されている。第1外部接続電極4Bの内方側の側面を除く3つの側面は、基板2の一端部側の絶縁膜32の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
同様に、第2外部接続電極5Bは、切除部19内において露出している第2電極膜5A(パッド5Ab)および絶縁膜32の表面に加えて、基板2の他端部側のパッシベーション膜9の上端面を覆うように形成されている。第2外部接続電極5Bの内方側の側面を除く3つの側面は、基板2の他端部側の絶縁膜32の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。外部接続電極4B,5Bは、たとえば、電極膜4A,5Aに接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
パッシベーション膜16および樹脂膜17は、素子形成面2aのコイル形成領域10Cにおいて、コイル3、絶縁膜32、第1電極膜4Aおよび第2電極膜5Aを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板2の側面2cと絶縁膜32の外周面に形成されたパッシベーション膜9は、基板2の側面2cと絶縁膜32の外周面を保護する保護膜として機能している。
図83は、チップインダクタ1Cの内部の電気的構造を示す電気回路図である。コイル3(図83では記号Lで示す)の一端は第1電極4に接続され、コイル3の他端は第2電極に接続されている。これにより、所定のインダクタンスを有するインダクタとして機能する。
コイルの性能(品質)を表すパラメータとして、コイルのQ(Quality Factor)値がある。Q値が高いほど損失が小さく、高周波用インダクタンスとして優れた特性を有することになる。
コイル3のQ値は、次式(4)によって表される。
Q=2πfL/R …(4)
前記式(4)において、fはコイルに流れる電流の周波数、Lはコイル3のインダクタンス、Rはコイル3の内部抵抗である。
この第2発明の第4実施形態の構成によれば、基板2には素子形成面2aから掘り下げられたコイル形成用トレンチ11が平面視で螺旋状に形成されており、コイル形成用トレンチ11内に導電体51が埋め込まれることにより、コイル3が形成されている。そのため、コイル3の断面積(コイル3の螺旋方向に延びる方向に直交する断面積)を大きくすることができるので、コイル3の内部抵抗(前記式(4)のR)を小さくすることができる。このため、コイル3のQ値を高くすることができるから、性能の高いチップインダクタを提供できる。
また、基板2にコイル形成用トレンチ11を形成し、コイル形成用トレンチ11内に導電体51を埋め込むことによってコイル3を形成できるから、コイル3の製造が容易である。これにより、製造が容易なチップトランスを提供できる。
また、この第2発明の第4実施形態では、チップインダクタ1Cは、素子形成面2上にコイル3に沿って形成され、コイル3の上端部に接触する配線31を有している。このため、コイル形成用トレンチ11内への導電体51の埋め込み性の良くない箇所がたとえ生じたとしても、配線31によってその箇所を補うことができる。これにより、コイル形成用トレンチ11内への導電体51の埋め込み不良によって、コイル3の途中箇所に断線が生じたとしても、その断線箇所を配線31によって接続することができるようになる。
さらに、基板2の一方の表面である素子形成面2aに第1電極4および第2電極5の外部接続電極4B,5Bがいずれも形成されている。そこで、図84に示すように、素子形成面2aを実装基板91に対向させて、外部接続電極4B,5Bをはんだ92によって実装基板91上に接合することにより、チップインダクタ1Cを実装基板91上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップインダクタ1Cを提供することができ、素子形成面2aを実装基板91の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップインダクタ1Cを実装基板91に接続できる。これによって、実装基板91上におけるチップインダクタ1Cの占有空間を小さくできる。とくに、実装基板91上におけるチップインダクタ1Cの低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
図85A~図85Mは、チップインダクタ1C製造工程の一例を説明するための断面図であり、図78に対応する切断面を示す。また、図86A~図86Fは、コイルの製造工程の詳細を示す拡大断面図であり、図79に対応する切断面を示す。
まず、図85Aに示すように、基板本体6の元となる元基板50が用意される。元基板50の表面に熱酸化膜やCVD酸化膜等の絶縁膜7が形成される。この実施形態では、絶縁膜7は熱酸化膜である。絶縁膜7の表面は、基板2の素子形成面2aに対応している。
図87は、表面に絶縁膜7が形成された元基板50の一部の図解的な平面図である。素子形成面2aには、図87に示すように、複数のチップインダクタ1Cに対応した、チップインダクタ領域Xが、マトリクス状に配置されている。隣接するチップインダクタ領域Xの間には、境界領域Yが設けられている。境界領域Yは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜7が形成された元基板50に対して必要な工程を行った後に、境界領域Yに沿って元基板50を切り離すことにより、複数のチップインダクタ1Cが得られる。
表面に絶縁膜7が形成された元基板50に対して実行される工程は、次の通りである。まず、フォトリソグラフィおよびエッチングにより、絶縁膜7のうち、コイル形成用トレンチ11を形成すべき領域に対応する部分が除去される。これにより、絶縁膜7に第1トレンチ部分11aが形成される。そして、絶縁膜7からなるハードマスクを用いて、元基板50がエッチングされる。これにより、図85Bおよび図86Aに示すように、元基板50に第2トレンチ部分11bが形成される。これにより、絶縁膜7および元基板50に、第1トレンチ部分11aおよび第2トレンチ部分11bからなるコイル形成用トレンチ11が形成される。コイル形成用トレンチ11は、たとえば、いわゆるボッシュプロセス(BOSCH Process)を用いて形成されてもよい。ボッシュプロセスは、一般的に、MEMS(Micro Electro Mechanical System)の空洞部分を作るために用いられるプロセスである。
次に、図85Bおよび図86Bに示すように、コイル形成用トレンチ11の内面に熱酸化法により絶縁膜(熱酸化膜)12が形成される。この際、元基板50におけるコイル形成用トレンチ11(第2トレンチ部分11b)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。図85Bには、絶縁膜12は省略されているが、絶縁体部30は図示されている。この実施形態では、元基板50における螺旋状のコイル形成用トレンチ11(第2トレンチ部分11b)によって挟まれた壁の全体が熱酸化膜とされる。
次に、たとえばスパッタ法により、コイル形成用トレンチ11内を含む素子形成面2a上に、TiNからなるバリアメタル膜13が形成される。これにより、図86Cに示すように、コイル形成用トレンチ11内の絶縁膜12および絶縁膜7の表面ならびにコイル形成用トレンチ11外の絶縁膜7の表面にバリアメタル膜13が形成され。この後、アニール処理が施される。この後、図85Cおよび図86Dに示すように、たとえばCVD法により、コイル形成用トレンチ11内を含む素子形成面2a上に、タングステン(W)からなる導電体51が堆積される。
次に、たとえばエッチバック法により、導電体51がその表面から全面エッチングされる。この全面エッチングは、導電体51の表面と絶縁膜7の表面とが面一となるまで続けられる。これにより、図85Dおよび図86Eに示すように、コイル形成用トレンチ11内に、バリアメタル膜13に接した状態で導電体51が埋め込まれた状態となる。コイル形成用トレンチ11内に埋め込まれた導電体51によって、平面視螺旋状のコイル3が形成される。
次に、たとえばスパッタにより、絶縁膜7(素子形成面2a)上に、配線31を形成するための配線膜が形成される。この実施形態では、Alからなる配線膜が形成される。この後、フォトリソグラフィおよびエッチングにより、配線膜がパターニングされることにより、図85Eおよび図86Fに示すように、コイル3上に配線31が形成される。配線31は、平面視でコイル3とほぼ同じパターンの螺旋状でかつコイル3の上端部に接触している。
次に、図85Fに示すように、素子形成面2aおよび配線31を被覆するように、素子形成面2a上にUSG(Undoped Silicate Glass)膜等からなる絶縁膜32が形成される。この絶縁膜32は、たとえばCVD法によって形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜32のうち配線31の一端部および他端部に対応する領域に、それぞれ絶縁膜32を貫通する第1コンタクト孔14(図80参照)および第2コンタクト孔15(図85F参照)が形成される。
次に、たとえばスパッタにより、コンタクト孔14,15内を含む絶縁膜32上に、第1電極4および第2電極5を構成する電極膜が形成される。この実施形態では、Alからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図85Gに示すように、前記電極膜が第1電極膜4Aおよび第2電極膜5Aに分離される。
次に、図85Hに示すように、たとえばCVD法によって、窒化膜等のパッシベーション膜16が形成され、さらにポリイミドが塗布されることにより樹脂膜17が形成される。たとえば、感光性を付与したポリイミドが塗布され、切除部18,19に対応するパターンで露光した後、そのポリイミドが現像される。これにより、切除部18,19に対応した切除部を有する樹脂膜17が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜17をマスクとしたドライエッチングによってパッシベーション膜16に切除部18,19が形成される。
次に、図85Iに示すように、境界領域Y(図87参照)に整合する格子状の開口52aを有するレジストマスク52が形成される。このレジストマスク52を介してプラズマエッチングが行われ、それによって、図85Iに示すように、元基板50、絶縁膜7および絶縁膜32が、絶縁膜32の表面から所定の深さまでエッチングされる。これによって、境界領域Yに沿って、切断用の溝(スクライブ溝)53が形成される。
次に、レジストマスク52が剥離される。この後、図85Jに示すように、たとえばCVD法によって、パッシベーション膜9の材料となる窒化膜等からなる絶縁膜54が、元基板50の表面の全域に亘って形成される。このとき、溝53の内面(側壁面および底壁面)の全域にも絶縁膜54が形成される。
次に、図85Kに示すように、絶縁膜54が選択的にエッチングされる。具体的には、絶縁膜54のうち、溝53の側壁面上の絶縁膜54(パッシベーション膜9)以外の部分が除去される。これにより、電極膜4A,5Aのうち、パッシベーション膜16および樹脂膜17によって覆われていない部分が露出される。また、溝53の底面上の絶縁膜54は除去される。
次に、図85Lに示すように、各切除部18,19から露出している第1電極膜4A(第1パッド4Ab)および第2電極膜5A(第2パッド5Ab)に、たとえばめっき(好ましくは無電界めっき)によって、たとえばNi、PdおよびAuが順にめっき成長される。これにより、第1外部接続電極4Bおよび第2外部接続電極5Bが形成される。
この後、先ダイシング(DBG;Dicing Before Grinding)法によって、複数のチップインダクタ領域Xが個片化される。具体的には、図85Mに示すように、まず、元基板50の表面側(外部接続電極側)に、粘着面72を有する支持テープ71が貼着される。次に、元基板50が裏面から、溝53の底部に到達するまで研磨される。これにより、複数のチップインダクタ領域Xは、個々のチップインダクタ1Cに分離される。その後、複数のチップインダクタ1Cに対して、第2発明の第1実施形態において説明した、図45A~図45Dに示した回収工程または図46A~図46Cに示した回収工程を実行してもよい。
図88Aおよび図88Bは、第2発明の第4実施形態のチップインダクタ1Cに対する外部接続電極の変形例を示す断面図である。図88Aは、図78に対応する切断面を示し、図88Bは、図81に対応する切断面を示している。図88Aおよび図88Bにおいて、前述の図78および図81の各部に対応する部分には、図78および図81と同じ符号を付して示す。
パッシベーション膜16および樹脂膜17における一方の切除部18に第1外部接続電極4Bが埋め尽くされ、他方の切除部19に第2外部接続電極5Bが埋め尽くされている。
第1外部接続電極4Bは、基板2の一端部側のパッシベーション膜9の上部を覆うように、絶縁膜32表面の周縁部から、基板2の一端部側の三方の側面2cを覆うパッシベーション膜9の表面に跨るように形成されている。つまり、第1外部接続電極4Bは、切除部18内において露出している第1電極膜4A(パッド4Ab)および絶縁膜32の表面に加えて、基板2の三方の側面2c上のパッシベーション膜9をも覆うように形成されている。
同様に、第2外部接続電極5Bは、基板2の他端部側のパッシベーション膜9の上部を覆うように、絶縁膜32表面の周縁部から、基板2の他端部側の三方の側面2cを覆うパッシベーション膜9の表面に跨るように形成されている。つまり、第2外部接続電極5Bは、切除部19内において露出している第2電極膜5A(パッド5Ab)および絶縁膜32の表面に加えて、基板2の他端部側の三方の側面2c上のパッシベーション膜9をも覆うように形成されている。
このように、このチップインダクタ1Cでは、第1外部接続電極4Bが基板2の一端部側の三方の側面2cを覆うように形成され、第2外部接続電極5Bが基板2の他端部側の三方の側面2cを覆うように形成されている。すなわち、基板2上の素子形成面2aに加えて、基板2の側面2cにも外部接続電極4B,5Bが形成されている。これにより、前述の図84に示すような形態で、チップインダクタ1Cの外部接続電極4B,5Bを実装基板にはんだ付けする場合、外部接続電極4B,5Bと実装基板との間の接合面積を拡大することができる。その結果、外部接続電極4B,5Bの実装基板に対する接合強度を向上させることができる。
第2発明の第4実施形態においても、第2発明の第2実施形態と同様に、コイル形成用トレンチ11を形成する工程において、第1および第2電極形成領域10A,10Bのうちの一方の電極形成領域にのみ電極側トレンチ(凹部形成用トレンチ)21を形成してもよい。このようにすると、第1電極4(第1外部接続電極4B)および第2電極5(第2外部接続電極5B)のいずれか一方の表面に凹部84を形成することができる。これにより、チップインダクタの極性方向を容易に判別できるようになる。
また、第2発明の第4実施形態においても、第2発明の第3実施形態と同様に、コイル形成用トレンチ11を形成する工程において、第1および第2電極形成領域10A,10Bに、それぞれ第1および第2電極側トレンチ21A,21Bを形成してもよい。このようにすると、基板2における第1電極4に対向する部分および第2電極5に対向する部分のほぼ全域を、絶縁性を有する絶縁体部に形成することができる。これにより、絶縁膜7を挟んで対向する、基板本体6と第1電極4および第2電極5との間に形成される寄生容量を、絶縁体部を有しない本体基板(半導体基板)を用いる場合に比べて低減することができる。
また、第2発明の第4実施形態においても、コイル形成用トレンチ11内に埋め込まれる導電体51の構造は、第2発明の第1実施形態の導電体51の変形例として説明した図48Aおよび図48Bに示した構造であってもよい。
以上、第2発明の第1~第4実施形態および第3発明の一実施形態について説明したが、第2発明または第3発明はさらに他の形態で実施することもできる。たとえば、前述の実施形態では、コイル3は、平面視で螺旋状に形成された1本のコイルから構成されているが、コイル3は互いに平行な複数本のコイル(平行コイル)から構成されていてもよい。この場合、複数本の平行コイルの一端部が第1電極に接続され、複数本の平行コイルの他端部が第2電極に接続される。
図89は、コイルが互いに平行な2本のコイル3A,3Bから構成されているチップインダクタ1Dを示している。図89において、前述の図34の各部に対応する部分には、図34と同じ符号を付して示す。
このチップインダクタ1Dでは、基板2には、互いに平行な2本のコイル形成用トレンチ11A,11Bが平面視で螺旋状に形成されている。そして、これらのコイル形成用トレンチ11A,11Bにそれぞれ埋め込まれた導電体51によって、コイル3A,3Bが形成されている。2本のコイル3A,3Bの一端部は第1電極4の第1電極膜4Aに接続され、2本のコイル3A,3Bの他端部は、第2電極5の第2電極膜5Aに接続されている。
図90は、チップインダクタ1Dの内部の電気的構造を示す電気回路図である。図90においては、一方のコイル3AをL1で示し、他方のコイル3BをL2で示している。2本のコイル3A,3Bの一端は第1電極4に共通接続され、2本のコイル3A,3Bの他端は第2電極5に共通接続されている。つまり、第1電極4と第2電極との間に、2本のコイル3A,3Bが並列に接続されている。これにより、全体として1つのインダクタとして機能する。
一方のコイル3AのインダクタンスをL1とし、他方のコイル3BのインダクタンスをL2とすると、コイル3のインダクタンスLは、次式(5)で示される。
L=(L1×L2)/(L1+L2) …(5)
コイル3のQ値は、次式(6)によって表される。
Q=2πfL/R …(6)
前記式(6)において、fはコイルに流れる電流の周波数、Lはコイル3のインダクタンス、Rはコイル3の内部抵抗である。
チップインダクタ1Dでは、コイル3が1本のコイルから構成されている場合に比べて、巻数が減るとともに2本のコイルが並列接続されるためインダクタンスLは減少するが、内部抵抗Rも減少するため、良好なQ値を得ることができる。
前述した第2発明の第1~第4実施形態または第3発明の一実施形態では、コイル3(コイル形成用トレンチ11)は、平面視において四角形の螺旋状に形成されているが、コイル3(コイル形成用トレンチ11)は図91に示すように、平面視において円形の螺旋状であってよい。また、コイル3(コイル形成用トレンチ11)は、図92に示すように平面視八角形の螺旋状等のように四角形以外の多角形の螺旋状であってもよい。
また、基板2は、絶縁性を有する材料からなる基板であってもよい。
[3]第4発明について
第4発明の目的は、性能の高いチップトランスおよびそれを備えた回路アセンブリを提供することである。
第4発明の他の目的は、性能の高いチップトランスの製造方法を提供することである。
第4発明は、次のような特徴を有している。
C1.素子形成面を有する基板と、前記素子形成面から掘り下げることにより前記基板に形成され、前記素子形成面に直交する法線方向から見た平面視において螺旋状の1次コイル形成用トレンチおよび2次コイル形成用トレンチと、前記1次コイル形成用トレンチ内に埋め込まれた導電体から構成される1次コイルと、前記2次コイル形成用トレンチ内に埋め込まれた導電体から構成される2次コイルとを含む、チップトランス。
この構成では、1次コイルの断面積(1次コイルの螺旋方向に延びる方向に直交する断面積)を大きくすることができるので、1次コイルの内部抵抗を小さくすることができる。同様に、2次コイルの断面積(2次コイルの螺旋方向に延びる方向に直交する断面積)を大きくすることができるので、2次コイルの内部抵抗を小さくすることができる。これにより、1次コイルおよび2次コイルのQ(Quality Factor)値を高くすることができるから、性能の高いチップトランスを提供できる。
また、基板に1次コイル形成用トレンチおよび2次コイル形成用トレンチを形成し、各コイル形成用トレンチ内に導電体を埋め込むことによって1次コイルおよび2次コイルを形成できるから、1次コイルおよび2次コイルの製造が容易である。これにより、製造が容易なチップトランスを提供できる。
C2.前記素子形成面上に配置され、前記1次コイルの一端部および他端部がそれぞれ電気的に接続された第1電極および第2電極と、前記素子形成面上に配置され、前記2次コイルの一端部および他端部がそれぞれ電気的に接続された第3電極および第4電極とを含む、「C1.」に記載のチップトランス。
C3.前記素子形成面に、1次側形成領域と2次側形成領域とが、その表面に沿う一方向に並んで設けられており、前記1次側形成領域内に前記1次コイル形成用トレンチが形成され、前記2次側形成領域内に前記2次コイル形成用トレンチが形成されている、「C1.」または「C2.」に記載のチップトランス。
C4.前記1次側形成領域および前記2次側形成領域が、それぞれ前記平面視で一方向に長い矩形であり、前記1次側形成領域の一端部に前記第1電極が配置され、他端部に前記第2電極が配置されており、前記2次側形成領域の一端部に前記第3電極が配置され、他端部に前記第4電極が配置されている、「C3.」に記載のチップトランス。
C5.前記1次コイル形成用トレンチと前記2次コイル形成用トレンチとは、前記平面視おいて、一方のコイル形成用トレンチの間隙に他方のコイル形成用トレンチが配置されるように、配置されている、「C1.」または「C2.」に記載のチップトランス。この構成では、1次コイルと2次コイルとを接近させて配置することができるので、より性能の高いチップトランスを提供できる。
C6.記素子形成面が平面視で矩形であり、前記素子形成面の両側部の間の領域に、前記1次コイル形成用トレンチおよび前記2次コイル形成用トレンチが形成されており、前記素子形成面の一側部における一端部側に前記第1電極が配置され、前記一側部における他端部側に前記第2電極が配置されており、前記素子形成面の他側部における一端部側に前記第3電極が配置され、前記他側部における他端部側に前記第4電極が配置されている、「C5.」に記載のチップトランス。
C7.前記素子形成面上に前記1次コイルおよび2次コイルを覆うように形成され、前記1次コイルの一端部および他端部に対応する領域にそれぞれ第1コンタクト孔および第2コンタクト孔を有するともに、前記2次コイルの一端部および他端部に対応する領域にそれぞれ第3コンタクト孔および第4コンタクト孔を有する絶縁膜を含み、前記第1電極、前記第2電極、前記第3電極および前記第4電極が前記絶縁膜上に形成されており、前記第1電極は、前記第1コンタクト孔を介して前記1次コイルの一端部に接続されており、前記第2電極は、前記第2コンタクト孔を介して前記1次コイルの他端部に接続されており、前記第3電極は、前記第3コンタクト孔を介して前記2次コイルの一端部に接続されており、前記第4電極は、前記第4コンタクト孔を介して前記2次コイルの他端部に接続されている、「C2.」~「C6.」のいずれかに記載のチップトランス。
C8.前記第1電極および前記第2電極とからなる1次側電極対と、前記第3電極および前記第4電極とからなる2次側電極対とのうちのいずれか一方の電極対の表面にのみ、複数の凹部が形成されている、「C2.」~「C7.」のいずれかに記載のチップトランス。
チップトランスに対する画像検査時には、各電極の表面に光源からの光が照射され、カメラによってそれらの表面が撮像される。この構成では、1次側電極対および2次側電極対のうちの一方の電極対の表面に複数の凹部が形成されているが、他方の電極対の表面には複数の凹部は形成されていない。凹部が形成されている方の電極対の表面に入射された光は凹部で乱反射される。これに対して、凹部が形成されていない方の電極対の表面に入射された光は乱反射されにくい。そのため、カメラによって得られる1次側電極対に対する画像情報(たとえば輝度情報)と2次側電極対に対する画像情報との間に大きな差が生じる。これにより、カメラによって得られる画像情報に基いて、1次側電極対と2次側電極対とを明確に識別できるようになる。つまり、この構成によれば、画像検査時に、チップトランスの1次側電極対と2次側電極対とを容易に判別できるようになる。
C9.前記基板の素子形成面に、前記平面視において、前記凹部が形成された位置と同じ位置に、第1の下地凹部が形成されている、「C8.」に記載のチップトランス。
この構成では、基板の素子形成面に形成された第1の下地凹部により、素子形成面上に形成される1次側電極対および2次側電極対のうちのいずれか一方の表面に凹部を形成することができる。すなわち、基板の素子形成面に第1の下地凹部を形成しておくことにより、1次側電極対および2次側電極対のうちのいずれか一方の表面に別途凹部を形成するための工程を追加することなく、1次側電極対および2次側電極対のうちのいずれか一方の表面に凹部を形成することができる。
C10.前記素子形成面と前記第1~第4電極との間に形成された絶縁膜を含み、前記絶縁膜の表面には、前記平面視において、前記第1の下地凹部が形成された位置と同じ位置に、第2の下地凹部が形成されている、「C9.」に記載のチップトランス。
この構成では、基板の素子形成面に形成された第1の下地凹部により、素子形成面上に形成される絶縁膜の表面に、第2の下地凹部を形成することができる。そして、絶縁膜の表面に形成された第2の下地凹部により、当該絶縁膜上に形成される1次側電極対および2次側電極対のうちのいずれか一方の表面に凹部を形成することができる。
C11.前記複数の凹部は、複数の凹部が形成されている電極毎に、前記平面視において、それぞれ一方向に延びた直線状であり、前記一方向に直交する方向に間隔をおいて配置されており、前記平面視において、前記素子形成面上の前記凹部が形成された位置と同じ位置に、前記素子形成面から掘り下げることにより前記基板に形成された複数の凹部形成用トレンチと、前記各凹部形成用トレンチ内に埋め込まれた導電体とを含み、前記各凹部形成用トレンチ内の前記導電体の表面に前記第1の下地凹部が形成されている、「C9.」または「C10.」に記載のチップトランス。
この構成によれば、基板に複数の凹部形成用トレンチを形成し、その凹部形成用トレンチ内に導電体を埋め込むことによって、第1の下地凹部を形成することができる。
C12.前記複数の凹部形成用トレンチは、前記各コイル形成用トレンチと同じ工程で形成されている、「C11.」に記載のチップトランス。この構成によれば、凹部形成用トレンチを各コイル形成用トレンチと同じ工程で製造できるので、製造工程数を低減することができる。
C13.前記各コイル形成用トレンチの深さが10μm以上である、「C1.」~「C12.」のいずれかに記載のチップトランス。この構成では、1次コイルおよび2次コイルの断面積を大きくすることができるので、1次コイルおよび2次コイルコイルの内部抵抗を小さくすることができる。これにより、1次コイルおよび2次コイルのQ値を高くすることができる。
C14.前記各コイル形成用トレンチの深さが10μm以上82μm以下である、「C1.」~「C12.」のいずれかに記載のチップトランス。
C15.前記各コイル形成用トレンチの幅が、1μm以上3μm以下である、「C1.」~「C14.」のいずれかに記載のチップトランスである。
C16.実装基板と、前記実装基板に実装された「C1.」~「C15.」のいずれかに記載のチップトランスとを含む、回路アセンブリ。この構成により、性能の高いチップトランスを用いた回路アセンブリを提供できる。
C17.前記チップトランスが、前記実装基板にワイヤレスボンディングによって接続されている、「C16.」に記載の回路アセンブリ。この構成により、実装基板上におけるチップトランスの占有空間を小さくできるから、電子部品の高密度実装に寄与できる。
C18.素子形成面を有する基板に、前記素子形成面から掘り下げることにより、前記素子形成面に直交する法線方向から見た平面視において螺旋状の1次コイル形成用トレンチおよび2次コイル形成用トレンチを形成する第1工程と、前記1次コイル形成用トレンチ内および前記2次コイル形成用トレンチ内に導電体を埋め込むことにより、前記1次コイル形成用トレンチ内に1次コイルを形成するとともに前記2次コイル形成用トレンチ内に2次コイルを形成する第2工程とを含む、チップトランスの製造方法。
この発明の製造方法によれば、基板に形成された1次コイル形成用トレンチ内および2次コイル形成用トレンチ内に、それぞれ1次コイルおよび2次コイルを形成することができる。したがって、前述の請求項1において述べた効果と同様の効果を奏するチップトランスを提供できる。
C19.前記1次コイルおよび前記2次コイルを被覆するように前記素子形成面上に絶縁層を形成する第3工程と、前記1次コイルの一端部を露出させる第1コンタクト孔と、前記1次コイルの他端部を露出させる第2コンタクト孔と、前記2次コイルの一端部を露出させる第3コンタクト孔と、前記2次コイルの他端部を露出させる第4コンタクト孔とを、前記絶縁層に形成する第4工程と、前記第1コンタクト孔を介して前記1次コイルの一端部に接触する第1電極と、前記第2コンタクト孔を介して前記1次コイルの他端部に接触する第2電極と、前記第3コンタクト孔を介して前記2次コイルの一端部に接触する第3電極と、前記第4コンタクト孔を介して前記2次コイルの他端部に接触する第4電極とを、前記絶縁膜上に形成する第5工程とをさらに含む、「C18.」に記載のチップトランスの製造方法。
この製造方法によれば、素子形成面上に形成された絶縁膜上に、1次コイルの一端部が接続された第1電極と、1次コイルの他端部が接続された第2電極と、2次コイルの一端部が接続された第3電極と、2次コイルの他端部が接続された第4電極とを形成することができる。
第4発明の実施の形態を、図93A~図144Fを参照して詳細に説明する。図93A~図144F中の符号は、前述の第1発明~第3発明の説明に使用した図1~図92中の符号とは無関係である。
図93Aは、第4発明の第1実施形態に係るチップトランスの一部切欠斜視図であり、図93Bは、チップトランスの内部に形成された1次コイルおよび2次コイルを示す斜視図である。
チップトランス1は、微小なチップ部品であり、直方体形状である。チップトランス1の平面形状は矩形であり、隣り合う2辺のうちの一方の辺の長さLが0.4mm程度、他方の辺の長さWが0.4mm程度であってもよい。また、チップトランス1の全体の厚さTは、0.15mm程度であってもよい。
チップトランス1は、基板2と、基板2の内部に形成された1次コイル3Aおよび2次コイル3Bと、1次コイル3Aの一端部に接続された第1電極41と、1次コイル3Aの他端部に接続された第2電極42と、2次コイル3Bの一端部に接続された第3電極43と、2次コイル3Bの他端部に接続された第4電極44とを含む。1次コイル3Aの巻数と2次コイル3Bの巻数とは、異なっている。この実施形態では、1次コイル3Aの巻数が2次コイル3Bの巻数よりも多い例を示しているが、2次コイル3Bの巻数が1次コイル3Aの巻数よりも多くてもよい。
図94はチップトランスの平面図であり、図95Aは、図94のXCVA-XCVA線に沿う断面図であり、図95Bは、図95Aの部分拡大断面図である。図96Aは、図94のXCVIA-XCVIA線に沿う断面図であり、図96Bは、図96Aの部分拡大断面図である。図97は、図94のXCVII-XCVII線に沿う断面図であり、図98は、図94のXCVIII-XCVIII線に沿う断面図である。図99は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。
以下において、「前」とは図94の紙面の下側を、「後」とは図94の紙面の上側を、「左」とは図94の紙面の左側を、「右」とは図94の紙面の右側を、それぞれいうものとする。
基板2は、直方体状であり、一対の主面2a,2bと、4つの側面2cとを含む。前記一対の主面2a,2bのうちの一方(図93Aの上面側の主面2a)が素子形成面とされている。以下、この主面2aを「素子形成面2a」といい、素子形成面2aと反対側の主面2bを「裏面2b」という。この実施形態では、基板2は、基板本体6とその表面に形成された絶縁膜7とからなり、絶縁膜7における基板本体6側とは反対側の表面が素子形成面2aである。この実施形態(第4発明の他の実施形態も同様)においては、基板本体6はシリコン基板からなり、絶縁膜7は熱酸化膜(SiO2)からなる。素子形成面2aは、素子形成面2aに直交する法線方向から見た平面視において、矩形に形成されている。基板2の表面(素子形成面2a)は、絶縁膜8によって覆われている。基板2の4つの側面2cおよび絶縁膜8の外周面は窒化膜等のパッシベーション膜9で覆われている。
図94および図99を参照して、素子形成面2aには、その前半部分にトランスの1次側回路を形成するための1次側形成領域45が設けられ、その後半部分にトランスの2次側回路を形成するための2次側形成領域46が設けられている。これらの各領域45,46は、平面視において、左右方向に長い矩形である。1次側形成領域45の一方の端部(左側端部)に、第1電極形成領域45Aが設けられ、他方の端部(左側端部)に第2電極形成領域45Bが設けられている。2次側形成領域46の一方の端部(左側端部)に、第3電極形成領域46Aが設けられ、他方の端部(左側端部)に第4電極形成領域46Bが設けられている。
第1電極形成領域45Aに、第1電極41の外部接続電極(第1外部接続電極)41Bが配置されており、第2電極形成領域45Bに、第2電極42の外部接続電極(第2外部接続電極)42Bが配置されている。第1外部接続電極41Bは、平面視で矩形であり、第1電極形成領域45Aのうち、第3電極形成領域46A側の縁部を除いた領域を覆っている。第2外部接続電極42Bは、平面視で矩形であり、第2電極形成領域45Bのうち、第4電極形成領域46B側の縁部を除いた領域を覆っている。これらの外部接続電極41B,42Bの間の素子形成面2aに、1次コイル形成領域45Cが設けられている。1次コイル形成領域45Cは、この実施形態では、矩形に形成されている。
第3電極形成領域46Aに、第3電極43の外部接続電極(第3外部接続電極)43Bが配置されており、第4電極形成領域46Bに、第4電極44の外部接続電極(第4外部接続電極)44Bが配置されている。第3外部接続電極43Bは、平面視で矩形であり、第3電極形成領域46Aのうち、第1電極形成領域45A側の縁部を除いた領域を覆っている。第4外部接続電極44Bは、平面視で矩形であり、第4電極形成領域46Bのうち、第2電極形成領域45B側の縁部を除いた領域を覆っている。これらの外部接続電極43B,44Bの間の素子形成面2aに、2次コイル形成領域46Cが設けられている。2次コイル形成領域46Cは、この実施形態では、矩形に形成されている。
図94、図95A、図95B、図97および図99を参照して、基板2には、1次コイル形成領域45Cにおいて、1次コイル形成用トレンチ11Aが、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。1次コイル形成用トレンチ11Aは、平面視において螺旋状に形成されている。この実施形態では、1次コイル形成用トレンチ11Aは、平面視において、四角の螺旋形に形成されており、基板2の各側面2cにそれぞれ平行な直線状部分を複数有している。
1次コイル形成用トレンチ11Aの断面(1次コイル形成用トレンチ11Aの螺旋方向に延びる方向に直交する方向の断面)は、基板2の厚さ方向に細長い矩形状である。1次コイル形成用トレンチ11Aの幅は、たとえば、1μm以上3μm以下であってもよい。また、1次コイル形成用トレンチ11Aの深さは、たとえば、10μm以上82μm以下であってもよい。1次コイル形成用トレンチ11Aの深さは、1次コイル形成用トレンチ11A内に形成される1次コイル3Aの内部抵抗を小さくするために10μm以上であることが好ましい。
図95Bに示すように、1次コイル形成用トレンチ11Aは、絶縁膜7に形成された第1トレンチ部分11Aaと、基板本体6に形成され、第1トレンチ部分11Aaと連通する第2トレンチ部分11Abとからなる。基板本体6における1次コイル形成用トレンチ11A(第2トレンチ部分11Ab)の内面には、酸化膜等からなる絶縁膜12が形成されている。この実施形態では、絶縁膜12は熱酸化膜(SiO2)からなり、この熱酸化膜を1次コイル形成用トレンチ11Aの内面に形成する際に、基板本体6における1次コイル形成用トレンチ11A(第2トレンチ部分11Ab)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。この実施形態では、基板本体6における螺旋状の1次コイル形成用トレンチ11A(第2トレンチ部分11Ab)によって挟まれた壁の全体が熱酸化膜とされている例を示している。
1次コイル形成用トレンチ11A(第2トレンチ部分11Ab)内の絶縁膜12の表面および絶縁膜7における1次コイ
ル形成用トレンチ11A(第1トレンチ部分11Aa)の内面には、バリアメタル膜13が形成されている。バリアメタル膜13は、たとえば、TiNからなる。バリアメタル膜13の膜厚は、400Å~500Å程度である。1次コイル形成用トレンチ11A内に、導電体51がバリアメタル膜13に接した状態で埋め込まれている。導電体51は、この実施形態では、タングステン(W)からなる。1次コイル形成用トレンチ11A内に埋め込まれている導電体51によって1次コイル3Aが構成されている。したがって、1次コイル3Aは、平面視で、1次コイル形成用トレンチ11Aと同じパターンの螺旋状(四角の螺旋形状)となる。具体的には、1次コイル3Aは、基板2の各側面2cにそれぞれ平行な板状部分を複数有している。
図94、図96A、図96B、図97および図99を参照して、基板2には、2次コイル形成領域46Cにおいて、2次コイル形成用トレンチ11Bが、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。2次コイル形成用トレンチ11Bは、平面視において螺旋状に形成されている。この実施形態では、2次コイル形成用トレンチ11Bは、平面視において、四角の螺旋形に形成されており、基板2の各側面2cにそれぞれ平行な直線状部分を複数有している。2次コイル形成用トレンチ11Bの旋回数は、1次コイル形成用トレンチ11Aの旋回数より少ない。
2次コイル形成用トレンチ11Bの断面(2次コイル形成用トレンチ11Bの螺旋方向に延びる方向に直交する方向の断面)は、基板2の厚さ方向に細長い矩形状である。2次コイル形成用トレンチ11Bの幅は、たとえば、1μm以上3μm以下であってもよい。また、2次コイル形成用トレンチ11Bの深さは、たとえば、10μm以上82μm以下であってもよい。2次コイル形成用トレンチ11Bの深さは、2次コイル形成用トレンチ11B内に形成される2次コイル3Bの内部抵抗を小さくするために10μm以上であることが好ましい。
図96Bに示すように、2次コイル形成用トレンチ11Bは、絶縁膜7に形成された第1トレンチ部分11Baと、基板本体6に形成され、第1トレンチ部分11Baと連通する第2トレンチ部分11Bbとからなる。基板本体6における2次コイル形成用トレンチ11B(第2トレンチ部分11Bb)の内面には、酸化膜等からなる絶縁膜12が形成されている。この実施形態では、絶縁膜12は熱酸化膜(SiO2)からなり、この熱酸化膜を2次コイル形成用トレンチ11Bの内面に形成する際に、基板本体6における2次コイル形成用トレンチ11B(第2トレンチ部分11Bb)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。この実施形態では、基板本体6における螺旋状の2次コイル形成用トレンチ11B(第2トレンチ部分11Bb)によって挟まれた壁の全体が熱酸化膜とされている例を示している。
2次コイル形成用トレンチ11B(第2トレンチ部分11Bb)内の絶縁膜12の表面および絶縁膜7における2次コイル形成用トレンチ11B(第1トレンチ部分11Ba)の内面には、バリアメタル膜13が形成されている。バリアメタル膜13は、たとえば、TiNからなる。バリアメタル膜13の膜厚は、400Å~500Å程度である。2次コイル形成用トレンチ11B内に、導電体51がバリアメタル膜13に接した状態で埋め込まれている。導電体51は、この実施形態では、タングステン(W)からなる。2次コイル形成用トレンチ11B内に埋め込まれている導電体51によって2次コイル3Bが構成されている。したがって、2次コイル3Bは、平面視で、2次コイル形成用トレンチ11Bと同じパターンの螺旋状(四角の螺旋形状)となる。具体的には、2次コイル3Bは、基板2の各側面2cにそれぞれ平行な板状部分を複数有している。このため、2次コイル3Bの巻数は、1次コイル3Aの巻き数よりも少ない。
基板2の素子形成面2a(絶縁膜7の表面)上には、素子形成面2aおよび導電体51(コイル3A,3B)を被覆するように、絶縁膜8が形成されている。絶縁膜8は、平面視で、素子形成面2aと整合する矩形である。絶縁膜8は、たとえば、USG(Undoped Silicate Glass)膜からなる。絶縁膜8には、1次コイル3Aの一端部(外周側端部)を露出させる第1コンタクト孔14A(図94および図97参照)と、1次コイル3Aの他端部(内周側端部)を露出させる第2コンタクト孔15A(図94および図95A参照)とが形成されている。さらに、絶縁膜8には、2次コイル3Bの一端部(外周側端部)を露出させる第3コンタクト孔14B(図94および図97参照)と、2次コイル3Bの他端部(内周側端部)を露出させる第4コンタクト孔15B(図94および図96A参照)とが形成されている。前述したように、基板2の側面2cと絶縁膜8の外周面には、窒化膜等からなるパッシベーション膜9が形成されている。
絶縁膜8の表面には、第1電極41、第2電極42、第3電極43および第4電極44が形成されている。図94、図95Aおよび図97を参照して、第1電極41は、絶縁膜8の表面に形成された第1電極膜41Aと、第1電極膜41Aに接合された第1外部接続電極41Bとを含む。第1電極膜41Aは、図94に示すように、1次コイル3Aの一端部に接続された引出し電極41Aaと、引出し電極41Aaと一体的に形成された第1パッド41Abとを含む。第1パッド41Abは、素子形成面2aの1次側形成領域45の一端部に矩形に形成されている。この第1パッド41Abに第1外部接続電極41Bが接続されている。引出し電極41Aaは、図94および図97に示すように、絶縁膜8の表面から第1コンタクト孔14A内に入り込み、第1コンタクト孔14A内で1次コイル3Aの一端部に接続されている。引出し電極41Aaは、1次コイル3Aの一端部上を通って、第1パッド41Abに至る直線に沿って直線状に形成されている。
なお、1次コイル形成用トレンチ11Aの一端部を、第1パッド41Abの下方位置まで延長することにより、1次コイル3Aの一端部を第1パッド41Abの下方位置に配置させてもよい。このようにすると、第1コンタクト孔14Aを第1パッド41Abの下方位置に形成できるので、1次コイル3Aの一端部を第1パッド41Abに接続できるようになる。この場合には、第1電極膜41Aを第1パッド41Abのみから構成できるので、引出し電極41Aaは不要となる。
第2電極42は、絶縁膜8の表面に形成された第2電極膜42Aと、第2電極膜42Aに接合された第2外部接続電極42Bとを含む。第2電極膜42Aは、図94に示すように、1次コイル3Aの他端部に接続された引出し電極42Aaと、引出し電極42Aaと一体的に形成された第2パッド42Abとを含む。第2パッド42Abは、素子形成面2aの1次側形成領域45の他端部に矩形に形成されている。この第2パッド42Abに第2外部接続電極42Bが接続されている。引出し電極42Aaは、図94および図95Aに示すように、絶縁膜8の表面から第2コンタクト孔15A内に入り込み、第2コンタクト孔15A内で1次コイル3Aの他端部に接続されている。引出し電極42Aaは、1次コイル3Aの他端部上を通って、第2パッド42Abに至る直線に沿って直線状に形成されている。
図94、図96Aおよび図97を参照して、第3電極43は、絶縁膜8の表面に形成された第3電極膜43Aと、第3電極膜43Aに接合された第3外部接続電極43Bとを含む。第3電極膜43Aは、図94に示すように、2次コイル3Bの一端部に接続された引出し電極43Aaと、引出し電極43Aaと一体的に形成された第3パッド43Abとを含む。第3パッド43Abは、素子形成面2aの2次側形成領域46の一端部に矩形に形成されている。この第3パッド43Abに第3外部接続電極43Bが接続されている。引出し電極43Aaは、図94および図97に示すように、絶縁膜8の表面から第3コンタクト孔14B内に入り込み、第3コンタクト孔14B内で2次コイル3Bの一端部に接続されている。引出し電極43Aaは、2次コイル3Bの一端部上を通って、第3パッド43Abに至る直線に沿って直線状に形成されている。
なお、2次コイル形成用トレンチ11Bの一端部を、第3パッド43Abの下方位置まで延長することにより、2次コイル3Bの一端部を第3パッド43Abの下方位置に配置させてもよい。このようにすると、第3コンタクト孔14Bを第3パッド43Abの下方位置に形成できるので、2次コイル3Bの一端部を第3パッド43Abに接続できるようになる。この場合には、第3電極膜43Aを第3パッド43Abのみから構成できるので、引出し電極43Aaは不要となる。
第4電極44は、絶縁膜8の表面に形成された第4電極膜44Aと、第4電極膜44Aに接合された第4外部接続電極44Bとを含む。第4電極膜44Aは、図94に示すように、2次コイル3Bの他端部に接続された引出し電極44Aaと、引出し電極44Aaと一体的に形成された第4パッド44Abとを含む。第4パッド44Abは、素子形成面2aの2次側形成領域46の他端部に矩形に形成されている。この第2パッド42Abに第2外部接続電極42Bが接続されている。引出し電極44Aaは、図94および図96Aに示すように、絶縁膜8の表面から第4コンタクト孔15B内に入り込み、第4コンタクト孔15B内で2次コイル3Bの他端部に接続されている。引出し電極44Aaは、2次コイル3Bの他端部上を通って、第4パッド44Abに至る直線に沿って直線状に形成されている。電極膜41A~44Aとしては、この実施形態では、Al膜が用いられている。
第1~第4電極膜41A~44Aは、たとえば、窒化膜(SiN)からなるパッシベーション膜16によって覆われており、さらにパッシベーション膜16の上にポリイミド等の樹脂膜17が形成されている。パッシベーション膜16およびの樹脂膜17には、平面視において、第1パッド41Ab付近、第2パッド42Ab付近、第3パッド43Ab付近および第4パッド44Ab付近に対応した領域に、それぞれ第1、第2、第3および第4切除部18A,19A,18B,19B(図94、図95A、図96Aおよび図98参照)が形成されている。
第1切除部18Aによって、第1パッド41Ab表面における第2パッド42Ab側の縁部を除く領域が露出されている。第2切除部19Aによって、第2パッド42Ab表面における第1パッド41Ab側の縁部を除く領域が露出されている。第3切除部18Bによって、第3パッド43Ab表面における第4パッド44Ab側の縁部を除く領域が露出されている。第4切除部19Bによって、第4パッド44Ab表面における第3パッド43Ab側の縁部を除く領域が露出されている。言い換えれば、パッシベーション膜16および樹脂膜17は、平面視において、1次コイル形成領域45Cおよび2次コイル形成領域46Cの他、1次側形成領域45と2次側形成領域46との境界部領域であって、第1パッド41Abと第3パッド43Abとの間の領域および第2パッド42Abと第4パッド44Abとの間の領域にも形成されている。
第1、第2、第3および第4切除部18A,19A,18B,19Bに、それぞれ第1、第2、第3および第4外部接続電極41B,42B,43B,44Bが埋め尽くされている。第1外部接続電極41Bおよび第2外部接続電極42Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って他方の外部接続電極側に向かって引き出された引出し部20を有している。同様に、第3外部接続電極43Bおよび第4外部接続電極44Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って他方の外部接続電極側に向かって引き出された引出し部20を有している。
この実施形態では、第1外部接続電極41Bは、第1切除部18A内において露出している第1電極膜41A(パッド41Ab)および絶縁膜8の表面に加えて、1次側形成領域45の一端部側のパッシベーション膜9の上端面を覆うように形成されている。第1外部接続電極41Bの内方側の2つの側面を除く2つの側面は、1次側形成領域45の一端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
第2外部接続電極42Bは、第2切除部19A内において露出している第2電極膜42A(パッド42Ab)および絶縁膜8の表面に加えて、1次側形成領域45の他端部側のパッシベーション膜9の上端面を覆うように形成されている。第2外部接続電極42Bの内方側の2つの側面を除く2つの側面は、1次側形成領域45の他端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
第3外部接続電極43Bは、第3切除部18B内において露出している第3電極膜43A(パッド43Ab)および絶縁膜8の表面に加えて、2次側形成領域46の一端部側のパッシベーション膜9の上端面を覆うように形成されている。第3外部接続電極43Bの内方側の2つの側面を除く2つの側面は、2次側形成領域46の一端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
第4外部接続電極44Bは、第4切除部19B内において露出している第4電極膜44A(パッド44Ab)および絶縁膜8の表面に加えて、2次側形成領域46の他端部側のパッシベーション膜9の上端面を覆うように形成されている。第4外部接続電極44Bの内方側の2つの側面を除く2つの側面は、2次側形成領域46の他端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。外部接続電極41B,42B,43B,44Bは、たとえば、電極膜41A,42A,43A,44Aに接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
パッシベーション膜16および樹脂膜17は、素子形成面2aにおけるコイル形成領域45C,46C、第1外部接続電極41Bと第3外部接続電極43Bとの間の領域および第2外部接続電極42Bと第4外部接続電極44Bとの間の領域において、コイル3A,3B、絶縁膜8、電極膜41A~44Aを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板2の側面2cと絶縁膜8の外周面に形成されたパッシベーション膜9は、基板2の側面2cと絶縁膜8の外周面を保護する保護膜として機能している。
図100は、チップトランスの内部の電気的構造を示す電気回路図である。1次コイル3A(図100では記号L1で示す)の一端は第1電極41に接続され、1次コイル3Aの他端は第2電極42に接続されている。2次コイル3B(図100では記号L2で示す)の一端は第3電極43に接続され、2次コイル3Bの他端は第4電極44に接続されている。これにより、トランスとして機能する。
トランスの性能(品質)を表すパラメータとして、各コイルのQ(Quality Factor)値がある。コイルのQ値が高いほど損失が小さく、コイルは高周波用インダクタンスとして優れた特性を有することになる。
各コイル3A,3BのQ値は、次式(7)によって表される。
Q=2πfL/R …(7)
前記式(7)において、fはコイルに流れる電流の周波数、Lはコイル3A,3Bのインダクタンス、Rはコイル3A,3Bの内部抵抗である。
この第4発明の第1実施形態の構成では、基板2には素子形成面2aから掘り下げられた1次コイル形成用トレンチ11Aおよび2次コイル形成用トレンチ11Bが平面視で螺旋状に形成されている。1次コイル形成用トレンチ11A内に導電体51が埋め込まれることにより、1次コイル3Aが形成され、2次コイル形成用トレンチ11B内に導電体51が埋め込まれることにより、2次コイル3Bが形成されている。そのため、各コイル3A,3Bの断面積(各コイル3A,3Bの螺旋方向に延びる方向に直交する断面積)を大きくすることができるので、各コイル3A,3Bの内部抵抗(前記式(7)のR)を小さくすることができる。これにより、各コイル3A,3BのQ値を高くすることができるから、性能の高いチップトランスを提供できる。
また、基板2にコイル形成用トレンチ11A,11Bを形成し、コイル形成用トレンチ11A,11B内に導電体51を埋め込むことによってコイル3A,3Bを形成できるから、コイル3A,3Bの製造が容易である。これにより、製造が容易なチップトランスを提供できる。
さらに、基板2の一方の表面である素子形成面2aに第1~第4電極41~44の外部接続電極41B~44Bがいずれも形成されている。そこで、図101に示すように、素子形成面2aを実装基板91に対向させて、外部接続電極41B~44Bをはんだ92によって実装基板91上に接合することにより、チップトランス1を実装基板91上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップトランス1を提供することができ、素子形成面2aを実装基板91の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップトランス1を実装基板91に接続できる。これによって、実装基板91上におけるチップトランス1の占有空間を小さくできる。とくに、実装基板91上におけるチップトランス1の低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
図102A~図102Lは、チップトランスの製造工程の一例を説明するための断面図であり、図95Aに対応する切断面を示す。また、図103A~図103Eは、コイルの製造工程の詳細を示す部分拡大断面図であり、図95Bに対応する切断面を示す。また、図104A~図104Lは、チップトランスの製造工程の一例を説明するための断面図であり、図96Aに対応する切断面を示す。
まず、図102Aおよび図104Aに示すように、基板本体6の元となる元基板50が用意される。元基板50の表面に熱酸化膜やCVD酸化膜等の絶縁膜7が形成される。この実施形態では、絶縁膜7は熱酸化膜である。絶縁膜7の表面は、基板2の素子形成面2aに対応している。
図105は、表面に絶縁膜7が形成された元基板50の一部の図解的な平面図である。素子形成面2aには、図105に示すように、複数のチップトランス1に対応した、チップトランス領域Xが、マトリクス状に配置されている。隣接するチップトランス領域Xの間には、境界領域Yが設けられている。境界領域Yは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜7が形成された元基板50に対して必要な工程を行った後に、境界領域Yに沿って元基板50を切り離すことにより、複数のチップトランス1が得られる。
表面に絶縁膜7が形成された元基板50に対して実行される工程は、次の通りである。まず、図102Aおよび図104Aに示すように、フォトリソグラフィおよびエッチングにより、絶縁膜7のうち、1次コイル形成用トレンチ11Aおよび2次コイル形成用トレンチ11Bを形成すべき領域に対応する部分が除去される。これにより、絶縁膜7に1次コイル形成用トレンチ11Aの第1トレンチ部分11Aaおよび2次コイル形成用トレンチ11Bの第1トレンチ部分11Baが形成される。そして、絶縁膜7からなるハードマスクを用いて、元基板50がエッチングされる。これにより、図102B、図103Aおよび図104Bに示すように、元基板50に1次コイル形成用トレンチ11Aの第2トレンチ部分11Abおよび2次コイル形成用トレンチ11Bの第2トレンチ部分11Bbが形成される。これにより、絶縁膜7および元基板50に、1次コイル形成用トレンチ11Aおよび2次コイル形成用トレンチ11Bが形成される。各コイル形成用トレンチ11A,11Bは、たとえば、いわゆるボッシュプロセス(BOSCH Process)を用いて形成されてもよい。ボッシュプロセスは、一般的に、MEMS(Micro Electro Mechanical System)の空洞部分を作るために用いられるプロセスである。
次に、図102B、図103Bおよび図104Bに示すように、各コイル形成用トレンチ11A,11Bの内面に熱酸化法により絶縁膜(熱酸化膜)12が形成される。この際、元基板50における1次コイル形成用トレンチ11A(第2トレンチ部分11Ab)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。同様に、基板本体6における2次コイル形成用トレンチ11B(第2トレンチ部分11Bb)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。図102Bおよび図104Bには、絶縁膜12は省略されているが、絶縁体部30は図示されている。この実施形態では、基板本体6における螺旋状の1次コイル形成用トレンチ11A(第2トレンチ部分11Ab)によって挟まれた壁の全体と、螺旋状の2次コイル形成用トレンチ11B(第2トレンチ部分11Bb)によって挟まれた壁の全体が熱酸化膜とされる。
次に、たとえばスパッタ法により、各トレンチ11A,11B内を含む素子形成面2a上に、TiNからなるバリアメタル膜13が形成される。これにより、図103Cに示すように、1次コイル形成用トレンチ11A内の絶縁膜12および絶縁膜7の表面ならびに1次コイル形成用トレンチ11A外の絶縁膜7の表面にTiNからなるバリアメタル膜13が形成される。同様に、2次コイル形成用トレンチ11B内の絶縁膜12および絶縁膜7の表面ならびに2次コイル形成用トレンチ11B外の絶縁膜7の表面にTiNからなるバリアメタル膜が形成される。この後、アニール処理が施される。
この後、図102C、図103Dおよび図104Cに示すように、たとえばCVD法により、各コイル形成用トレンチ11A,11B内を含む素子形成面2a上に、タングステン(W)からなる導電体51が堆積される。
次に、たとえばエッチバック法により、導電体51がその表面から全面エッチングされる。この全面エッチングは、導電体51の表面と絶縁膜7の表面とが面一となるまで続けられる。これにより、図102D、図103Eおよび図104Dに示すように、各コイル形成用トレンチ11A,11B内に、バリアメタル膜13に接した状態で導電体51が埋め込まれた状態となる。1次コイル形成用トレンチ11A内に埋め込まれた導電体51によって、平面視螺旋状の1次コイル3Aが形成され、2次コイル形成用トレンチ11B内に埋め込まれた導電体51によって、平面視螺旋状の2次コイル3Bが形成される。
次に、図102Eおよび図104Eに示すように、絶縁膜7(素子形成面2a)および各コイル3A,3Bを被覆するように、絶縁膜7上にUSG(Undoped Silicate Glass)膜等からなる絶縁膜8が形成される。この絶縁膜8は、たとえばCVD法によって形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜8のうち1次コイル3Aの一端部および他端部にそれぞれに対応する領域部分に、絶縁膜8を貫通する第1コンタクト孔14A(図97参照)および第2コンタクト孔15A(図102E参照)が形成される。同様に、絶縁膜8のうち2次コイル3Bの一端部および他端部にそれぞれに対応する領域部分に、絶縁膜8を貫通する第3コンタクト孔14B(図97参照)および第4コンタクト孔15B(図104E参照)が形成される。
次に、たとえばスパッタにより、コンタクト孔14A,15A,14B,15B内を含む絶縁膜8上に、第1電極41~第4電極44を構成する電極膜が形成される。この実施形態では、Alからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図102Fおよび図104Fに示すように、前記電極膜が第1電極膜41A、第2電極膜42A、第3電極膜43Aおよび第4電極膜44Aに分離される。
次に、図102Gおよび図104Gに示すように、たとえばCVD法によって、窒化膜等のパッシベーション膜16が形成され、さらにポリイミドが塗布されることにより樹脂膜17が形成される。たとえば、感光性を付与したポリイミドが塗布され、第1~第4切除部18A,19A,18B,19Bに対応するパターンで露光した後、そのポリイミドが現像される。これにより、第1~第4切除部18A,19A,18B,19Bに対応した切除部を有する樹脂膜17が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜17をマスクとしたドライエッチングによってパッシベーション膜16に第1~第4切除部18A,19A,18B,19Bが形成される。
次に、図102Hおよび図104Hに示すように、境界領域Y(図105参照)に整合する格子状の開口52aを有するレジストマスク52が形成される。このレジストマスク52を介してプラズマエッチングが行われ、それによって、図102Hおよび図104Hに示すように、元基板50、絶縁膜7および絶縁膜8が、絶縁膜8の表面から所定の深さまでエッチングされる。これによって、境界領域Yに沿って、切断用の溝(スクライブ溝)53が形成される。
次に、レジストマスク52が剥離される。この後、図102Iおよび図104Iに示すように、たとえばCVD法によって、パッシベーション膜9の材料となる窒化膜等からなる絶縁膜54が、元基板50の表面の全域に亘って形成される。このとき、溝53の内面(側壁面および底壁面)の全域にも絶縁膜54が形成される。
次に、図102Jおよび図104Jに示すように、絶縁膜54が選択的にエッチングされる。具体的には、絶縁膜54のうち、溝53の側壁面上の絶縁膜54(パッシベーション膜9)以外の部分が除去される。これにより、各電極膜41A~44Aのうち、パッシベーション膜16および樹脂膜17によって覆われていない部分が露出される。また、溝53の底面上の絶縁膜54は除去される。
次に、図102Kおよび図104Kに示すように、第1~第4切除部18A,19A,18B,19Bから露出している第1~第4電極膜41A~44Aに、たとえばめっき(好ましくは無電界めっき)によって、たとえばNi、PdおよびAuが順にめっき成長される。これにより、第1~第4外部接続電極41B~44Bが形成される。
この後、先ダイシング(DBG;Dicing Before Grinding)法によって、複数のチップトランス領域Xが個片化される。具体的には、図102Lおよび図104Lに示すように、まず、元基板50の表面側(外部接続電極側)に、粘着面72を有する支持テープ71が貼着される。次に、元基板50が裏面から、溝53の底部に到達するまで研磨される。これにより、複数のチップトランス領域Xは、個々のチップトランス1に分離される。その後、複数のチップトランス1に対して、第2発明の第1実施形態において説明した、図45A~図45Dに示した回収工程または図46A~図46Cに示した回収工程を実行してもよい。
図106Aは、第4発明の第2実施形態に係るチップトランスの一部切欠斜視図であり、図106Bは、チップトランスの内部に形成された1次コイルおよび2次コイルを示す斜視図である。
チップトランス1Aは、微小なチップ部品であり、直方体形状である。チップトランス1Aの平面形状は矩形であり、隣り合う2辺のうちの一方の辺の長さLが0.4mm程度、他方の辺の長さWが0.4mm程度であってもよい。また、チップトランス1の全体の厚さTは、0.15mm程度であってもよい。
チップトランス1Aは、基板2と、基板2の内部に形成された1次コイル3Aおよび2次コイル3Bと、1次コイル3Aの一端部に接続された第1電極41と、1次コイル3Aの他端部に接続された第2電極42と、2次コイル3Bの一端部に接続された第3電極43と、2次コイル3Bの他端部に接続された第4電極44とを含む。1次コイル3Aの巻数と2次コイル3Bの巻数とは、異なっている。この実施形態では、1次コイル3Aの巻数が2次コイル3Bの巻数よりも多い例を示しているが、2次コイル3Bの巻数が1次コイル3Aの巻数よりも多くてもよい。
第4発明の第2実施形態のチップトランス1Aでは、第4発明の第1実施形態のチップトランス1と異なり、1次側の電極対(第1電極41および第2電極42)の表面に、それぞれ複数の凹部84A,84Bが形成されている。2次側の電極対(第3電極43および第4電極44)の表面には、前記凹部84A,84Bは形成されていない。
図107Aは、電極側から見た場合のチップトランスの外観を示す平面図であり、図107Bはチップトランスの内部構造を示す平面図である。図108Aは、図107BのCVIIIA-CVIIIA線に沿う断面図であり、図108Bは、図108Aの部分拡大断面図である。図109Aは、図107BのCIXA-CIXA線に沿う断面図であり、図109Bは、図109Aの部分拡大断面図である。図110は、図107BのCX-CX線に沿う断面図である。図111は、図107BのCXI-CXI線に沿う断面図であり、図112は、図111の部分拡大断面図である。図113は、図107BのCXIII-CXIII線に沿う断面図であり、図114は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。
以下において、「前」とは図107Bの紙面の下側を、「後」とは図107Bの紙面の上側を、「左」とは図107Bの紙面の左側を、「右」とは図107Bの紙面の右側を、それぞれいうものとする。
基板2は、直方体状であり、一対の主面2a,2bと、4つの側面2cとを含む。前記一対の主面2a,2bのうちの一方(図106Aの上面側の主面2a)が素子形成面とされている。以下、この主面2aを「素子形成面2a」といい、素子形成面2aと反対側の主面2bを「裏面2b」という。この実施形態では、基板2は、基板本体6とその表面に形成された絶縁膜7とからなり、絶縁膜7における基板本体6側とは反対側の表面が素子形成面2aである。この実施形態においては、基板本体6はシリコン基板からなり、絶縁膜7は熱酸化膜(SiO2)からなる。素子形成面2aは、素子形成面2aに直交する法線方向から見た平面視において、矩形に形成されている。基板2の表面(素子形成面2a)は、絶縁膜8によって覆われている。基板2の4つの側面2cおよび絶縁膜8の外周面は窒化膜等のパッシベーション膜9で覆われている。
図107Bおよび図114を参照して、素子形成面2aには、その前半部分にトランスの1次側回路を形成するための1次側形成領域45が設けられ、その後半部分にトランスの2次側回路を形成するための2次側形成領域46が設けられている。これらの各領域45,46は、平面視において、左右方向に長い矩形である。1次側形成領域45の一方の端部(左側端部)に、第1電極形成領域45Aが設けられ、他方の端部(右側端部)に第2電極形成領域45Bが設けられている。2次側形成領域46の一方の端部(左側端部)に、第3電極形成領域46Aが設けられ、他方の端部(右側端部)に第4電極形成領域46Bが設けられている。
第1電極形成領域45Aに、第1電極41の外部接続電極(第1外部接続電極)41Bが配置されており、第2電極形成領域45Bに、第2電極42の外部接続電極(第2外部接続電極)42Bが配置されている。第1外部接続電極41Bは、平面視で矩形であり、第1電極形成領域45Aのうち、第3電極形成領域46A側の縁部を除いた領域を覆っている。第2外部接続電極42Bは、平面視で矩形であり、第2電極形成領域45Bのうち、第4電極形成領域46B側の縁部を除いた領域を覆っている。これらの外部接続電極41B,42Bの間の素子形成面2aに、1次コイル形成領域45Cが設けられている。1次コイル形成領域45Cは、この実施形態では、矩形に形成されている。
第3電極形成領域46Aに、第3電極43の外部接続電極(第3外部接続電極)43Bが配置されており、第4電極形成領域46Bに、第4電極44の外部接続電極(第4外部接続電極)44Bが配置されている。第3外部接続電極43Bは、平面視で矩形であり、第3電極形成領域46Aのうち、第1電極形成領域45A側の縁部を除いた領域を覆っている。第4外部接続電極44Bは、平面視で矩形であり、第4電極形成領域46Bのうち、第2電極形成領域45B側の縁部を除いた領域を覆っている。これらの外部接続電極43B,44Bの間の素子形成面2aに、2次コイル形成領域46Cが設けられている。2次コイル形成領域46Cは、この実施形態では、矩形に形成されている。
第1外部接続電極41Bの表面および第2外部接続電極42Bの表面には、それぞれ複数の第1凹部84Aおよび複数の第2凹部84Bが形成されている。複数の第1凹部84Aは、平面視において、1次側形成領域45の長手方向に延びた直線状であり、1次側形成領域45の短手方向に間隔をおいて形成されている。同様に、複数の第2凹部84Bは、平面視において、1次側形成領域45の長手方向に延びた直線状であり、1次側形成領域45の短手方向に間隔をおいて形成されている。各凹部84A,84Bの横断面形状はV字状である。第3外部接続電極43Bおよび第4外部接続電極44Bの表面には、前記凹部84A,84Bは形成されていない。
図107B、図108A、図108B、図110~図114を参照して、基板2には、1次コイル形成領域45Cにおいて、1次コイル形成用トレンチ11Aが、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。1次コイル形成用トレンチ11Aは、平面視において螺旋状に形成されている。この実施形態では、1次コイル形成用トレンチ11Aは、平面視において、四角の螺旋形に形成されており、基板2の各側面2cにそれぞれ平行な直線状部分を複数有している。
1次コイル形成用トレンチ11Aの断面(1次コイル形成用トレンチ11Aの螺旋方向に延びる方向に直交する方向の断面)は、基板2の厚さ方向に細長い矩形状である。1次コイル形成用トレンチ11Aの幅は、たとえば、1μm以上3μm以下であってもよい。また、1次コイル形成用トレンチ11Aの深さは、たとえば、10μm以上82μm以下であってもよい。1次コイル形成用トレンチ11Aの深さは、1次コイル形成用トレンチ11A内に形成される1次コイル3Aの内部抵抗を小さくするために10μm以上であることが好ましい。
さらに、第1電極形成領域45A内の第1外部接続電極41Bに対向する領域において、基板2には、複数の第1電極側トレンチ(凹部形成用トレンチ)21Aが、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。複数の第1電極側トレンチ21Aは、前記複数の第1凹部84Aに対向した位置に形成されている。したがって、複数の第1電極側トレンチ21Aは、平面視において、1次側形成領域45の長手方向に延びた直線状であり、1次側形成領域45の短手方向に間隔をおいて形成されている。
同様に、第2電極形成領域45B内の第2外部接続電極42Bに対向する領域において、基板2には、複数の第2電極側トレンチ(凹部形成用トレンチ)21Bが、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。複数の第2電極側トレンチ21Bは、前記複数の第2凹部84Bに対向した位置に形成されている。したがって、複数の第2電極側トレンチ21Bは、平面視において、1次側形成領域45の長手方向に延びた直線状であり、1次側形成領域45の短手方向に間隔をおいて形成されている。
各電極側トレンチ21A,21Bの断面は、基板2の厚さ方向に細長い矩形状である。この実施形態では、各電極側トレンチ21A,21Bの幅は、1次コイル形成用トレンチ11Aの幅より狭く形成されている。電極側トレンチ21A,21Bの深さは、1次コイル形成用トレンチ11Aの深さと同じ深さに形成されていてもよいし、それよりも浅く形成されていてもよい。この実施形態では、電極側トレンチ21A,21Bの深さは、1次コイル形成用トレンチ11Aの深さと同じ深さに形成されている。
図108Bに示すように、1次コイル形成用トレンチ11Aは、絶縁膜7に形成された第1トレンチ部分11Aaと、基板本体6に形成され、第1トレンチ部分11Aaと連通する第2トレンチ部分11Abと
からなる。基板本体6における1次コイル形成用トレンチ11A(第2トレンチ部分11Ab)の内面には、酸化膜等からなる絶縁膜12が形成されている。1次コイル形成用トレンチ11A(第2トレンチ部分11Ab)内の絶縁膜12の表面および絶縁膜7における1次コイル形成用トレンチ11A(第1トレンチ部分11Aa)の内面には、バリアメタル膜13が形成されている。バリアメタル膜13は、たとえば、TiNからなる。バリアメタル膜13の膜厚は、400Å~500Å程度である。
1次コイル形成用トレンチ11A内に、導電体51が、バリアメタル膜13に接した状態で埋め込まれている。導電体51は、この実施形態では、タングステン(W)からなる。1次コイル形成用トレンチ11A内に埋め込まれている導電体51によって1次コイル3Aが構成されている。したがって、1次コイル3Aは、平面視で、1次コイル形成用トレンチ11Aと同じパターンの螺旋状(四角の螺旋形状)となる。具体的には、1次コイル3Aは、基板2の各側面2cにそれぞれ平行な板状部分を複数有している。
図111、図112および図113に示すように、各電極側トレンチ21A,21Bは、絶縁膜7に形成された第1トレンチ部分21Aa,21Baと、基板本体6に形成され、第1トレンチ部分21Aa,21Baと連通する第2トレンチ部分21Ab,21Bbとからなる。基板本体6における各電極側トレンチ21A,21B(第2トレンチ部分21Ab,21Bb)の内面には、酸化膜等からなる絶縁膜12が形成されている。この実施形態では、基板本体6における電極側トレンチ21A,21B(第2トレンチ部分21Ab,21Bb)の内面に形成された絶縁膜12によって、第2トレンチ部分21Ab,21Bb内は埋め尽くされている。
絶縁膜7における第1電極側トレンチ21A(第1トレンチ部分21Aa)の内面には、バリアメタル膜13が形成されている。絶縁膜7における第1電極側トレンチ21A(第1トレンチ部分21Aa)内に、導電体51がバリアメタル膜13に接した状態で導電体51が埋め込まれている。第1電極側トレンチ21A内の導電体51の表面には第1凹部81A(第1の下地凹部)が形成されている。つまり、素子形成面2aの第1外部接続電極41Bに対向する領域に複数の第1凹部81Aが形成されている。複数の第1凹部81Aは、第1外部接続電極41Bの複数の第1凹部84Aに対向した位置に形成されている。したがって、これらの複数の第1凹部81Aは、平面視において、1次側形成領域45の長手方向に延びた直線状であり、1次側形成領域45の短手方向に間隔をおいて形成されている。第1凹部81Aの横断面形状はV字状である。複数の第1凹部81Aは、基板2に形成された複数の第1電極側トレンチ21Aに起因して形成される。
同様に、絶縁膜7における第2電極側トレンチ21B(第1トレンチ部分21Ba)の内面には、バリアメタル膜(図示略)が形成されている。絶縁膜7における第2電極側トレンチ21B(第1トレンチ部分21Ba)内に、バリアメタル膜に接した状態で導電体(図示略)が埋め込まれている。第2電極側トレンチ21B内の導電体の表面には第2凹部81B(第1の下地凹部)が形成されている。つまり、素子形成面2aの第2外部接続電極42Bに対向する領域に複数の第2凹部81Bが形成されている。複数の第2凹部81Bは、第2外部接続電極42Bの複数の第2凹部84Bに対向した位置に形成されている。したがって、これらの複数の第2凹部81Bは、平面視において、1次側形成領域45の長手方向に延びた直線状であり、1次側形成領域45の短手方向に間隔をおいて形成されている。第2凹部81Bの横断面形状はV字状である。複数の第2凹部81Bは、基板2に形成された複数の第2電極側トレンチ21Bに起因して形成される。
この実施形態では、1次コイル形成用トレンチ11Aおよび電極側トレンチ21A,21Bの内面に形成される絶縁膜12は熱酸化膜(SiO2)からなる。この熱酸化膜をこれらのトレンチ11A,21A,21Bの内面に形成する際に、基板本体6におけるトレンチ11A,21A,21Bの周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされている。この実施形態では、基板本体6における螺旋状の1次コイル形成用トレンチ11A(第2トレンチ部分11Ab)によって挟まれた壁の全体、隣接する2つの第1電極側トレンチ21A(第2トレンチ部分21Ab)間の壁の全体および隣接する2つの第2電極側トレンチ21B(第2トレンチ部分21Bb)間の壁の全体が熱酸化膜とされている例を示している。
図107B、図109A、図109B、図110を参照して、基板2には、2次コイル形成領域46Cにおいて、2次コイル形成用トレンチ11Bが、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。2次コイル形成用トレンチ11Bは、平面視において螺旋状に形成されている。この実施形態では、2次コイル形成用トレンチ11Bは、平面視において、四角の螺旋形に形成されており、基板2の各側面2cにそれぞれ平行な直線状部分を複数有している。2次コイル形成用トレンチ11Bの旋回数は、1次コイル形成用トレンチ11Aの旋回数より少ない。
2次コイル形成用トレンチ11Bの断面(2次コイル形成用トレンチ11Bの螺旋方向に延びる方向に直交する方向の断面)は、基板2の厚さ方向に細長い矩形状である。2次コイル形成用トレンチ11Bの幅は、たとえば、1μm以上3μm以下であってもよい。また、2次コイル形成用トレンチ11Bの深さは、たとえば、10μm以上82μm以下であってもよい。2次コイル形成用トレンチ11Bの深さは、2次コイル形成用トレンチ11B内に形成される2次コイル3Bの内部抵抗を小さくするために10μm以上であることが好ましい。
図109Bに示すように、2次コイル形成用トレンチ11Bは、絶縁膜7に形成された第1トレンチ部分11Baと、基板本体6に形成され、第1トレンチ部分11Baと連通する第2トレンチ部分11Bbとからなる。基板本体6における2次コイル形成用トレンチ11B(第2トレンチ部分11Bb)の内面には、酸化膜等からなる絶縁膜12が形成されている。この実施形態では、絶縁膜12は熱酸化膜(SiO2)からなり、この熱酸化膜を2次コイル形成用トレンチ11Bの内面に形成する際に、基板本体6における2次コイル形成用トレンチ11B(第2トレンチ部分11Bb)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。この実施形態では、基板本体6における螺旋状の2次コイル形成用トレンチ11B(第2トレンチ部分11Bb)によって挟まれた壁の全体が熱酸化膜とされている例を示している。
2次コイル形成用トレンチ11B(第2トレンチ部分11Bb)内の絶縁膜12の表面および絶縁膜7における2次コイル形成用トレンチ11B(第1トレンチ部分11Ba)の内面には、バリアメタル膜13が形成されている。バリアメタル膜13は、たとえば、TiNからなる。バリアメタル膜13の膜厚は、400Å~500Å程度である。2次コイル形成用トレンチ11B内に、導電体51が、バリアメタル膜13に接した状態で埋め込まれている。導電体51は、この実施形態では、タングステン(W)からなる。2次コイル形成用トレンチ11B内に埋め込まれている導電体51によって2次コイル3Bが構成されている。したがって、2次コイル3Bは、平面視で、2次コイル形成用トレンチ11Bと同じパターンの螺旋状(四角の螺旋形状)となる。具体的には、2次コイル3Bは、基板2の各側面2cにそれぞれ平行な板状部分を複数有している。このため、2次コイル3Bの巻数は、1次コイル3Aの巻き数よりも少ない。
基板2の素子形成面2a(絶縁膜7の表面)上には、素子形成面2aおよび導電体51を被覆するように、絶縁膜8が形成されている。絶縁膜8は、平面視で、素子形成面2aと整合する矩形である。絶縁膜8は、たとえば、USG(Undoped Silicate Glass)膜からなる。絶縁膜8には、1次コイル3Aの一端部(外周側端部)を露出させる第1コンタクト孔14A(図107Bおよび図110参照)と、1次コイル3Aの他端部(内周側端部)を露出させる第2コンタクト孔15A(図107Bおよび図108A参照)とが形成されている。さらに、絶縁膜8には、2次コイル3Bの一端部(外周側端部)を露出させる第3コンタクト孔14B(図107Bおよび図110参照)と、2次コイル3Bの他端部(内周側端部)を露出させる第4コンタクト孔15B(図107Bおよび図109A参照)とが形成されている。
さらに、絶縁膜8の表面には、図111および図112に示すように、第1電極形成領域45Aに複数の第1凹部82A(第2の下地凹部)が形成されている。複数の第1凹部82Aは、第1外部接続電極41Bの複数の第1凹部84A(前記第1凹部81A)に対向する位置に形成されている。したがって、複数の第1凹部82Aは、平面視において、1次側形成領域45の長手方向に延びた直線状であり、1次側形成領域45の短手方向に間隔をおいて形成されている。第1凹部82Aの横断面形状はV字状である。第1凹部82Aは、その下地層である基板2の表面(素子形成面2a)の第1凹部81Aに起因して形成されている。
同様に、絶縁膜8の表面には、図113に示すように、第2電極形成領域45Bに複数の第2凹部82B(第2の下地凹部)が形成されている。複数の第2凹部82Bは、第2外部接続電極42Bの複数の第2凹部84B(第2凹部81B)に対向する位置に形成されている。したがって、複数の第2凹部82Bは、平面視において、1次側形成領域45の長手方向に延びた直線状であり、1次側形成領域45の短手方向に間隔をおいて形成されている。第2凹部82Bの横断面形状はV字状である。第2凹部82Bは、その下地層である基板2の表面(素子形成面2a)の第2凹部81Bに起因して形成されている。前述したように、基板2の側面2cと絶縁膜8の外周面には、窒化膜等からなるパッシベーション膜9が形成されている。
絶縁膜8の表面には、第1電極41、第2電極42、第3電極43および第4電極44が形成されている。図107B、図108Aおよび図110を参照して、第1電極41は、絶縁膜8の表面に形成された第1電極膜41Aと、第1電極膜41Aに接合された第1外部接続電極41Bとを含む。第1電極膜41Aは、図107Bに示すように、1次コイル3Aの一端部に接続された引出し電極41Aaと、引出し電極41Aaと一体的に形成された第1パッド41Abとを含む。第1パッド41Abは、素子形成面2aの1次側形成領域45の一端部に矩形に形成されている。この第1パッド41Abに第1外部接続電極41Bが接続されている。引出し電極41Aaは、図107Bおよび図110に示すように、絶縁膜8の表面から第1コンタクト孔14A内に入り込み、第1コンタクト孔14A内で1次コイル3Aの一端部に接続されている。引出し電極41Aaは、1次コイル3Aの一端部上を通って、第1パッド41Abに至る直線に沿って直線状に形成されている。
なお、1次コイル形成用トレンチ11Aの一端部を、第1パッド41Abの下方位置まで延長することにより、1次コイル3Aの一端部を第1パッド41Abの下方位置に配置させてもよい。このようにすると、第1コンタクト孔14Aを第1パッド41Abの下方位置に形成できるので、1次コイル3Aの一端部を第1パッド41Abに接続できるようになる。この場合には、第1電極膜41Aを第1パッド41Abのみから構成できるので、引出し電極41Aaは不要となる。
第2電極42は、絶縁膜8の表面に形成された第2電極膜42Aと、第2電極膜42Aに接合された第2外部接続電極42Bとを含む。第2電極膜42Aは、図107Bに示すように、1次コイル3Aの他端部に接続された引出し電極42Aaと、引出し電極42Aaと一体的に形成された第2パッド42Abとを含む。第2パッド42Abは、素子形成面2aの1次側形成領域45の他端部に矩形に形成されている。この第2パッド42Abに第2外部接続電極42Bが接続されている。引出し電極42Aaは、図107Bおよび図108Aに示すように、絶縁膜8の表面から第2コンタクト孔15A内に入り込み、第2コンタクト孔15A内で1次コイル3Aの他端部に接続されている。引出し電極42Aaは、1次コイル3Aの他端部上を通って、第2パッド42Abに至る直線に沿って直線状に形成されている。
図107B、図109Aおよび図110を参照して、第3電極43は、絶縁膜8の表面に形成された第3電極膜43Aと、第3電極膜43Aに接合された第3外部接続電極43Bとを含む。第3電極膜43Aは、図107Bに示すように、2次コイル3Bの一端部に接続された引出し電極43Aaと、引出し電極43Aaと一体的に形成された第3パッド43Abとを含む。第3パッド43Abは、素子形成面2aの2次側形成領域46の一端部に矩形に形成されている。この第3パッド43Abに第3外部接続電極43Bが接続されている。引出し電極43Aaは、図107Bおよび図110に示すように、絶縁膜8の表面から第3コンタクト孔14B内に入り込み、第3コンタクト孔14B内で2次コイル3Bの一端部に接続されている。引出し電極43Aaは、2次コイル3Bの一端部上を通って、第3パッド43Abに至る直線に沿って直線状に形成されている。
なお、2次コイル形成用トレンチ11Bの一端部を、第3パッド43Abの下方位置まで延長することにより、2次コイル3Bの一端部を第3パッド43Abの下方位置に配置させてもよい。このようにすると、第3コンタクト孔14Bを第3パッド43Abの下方位置に形成できるので、2次コイル3Bの一端部を第3パッド43Abに接続できるようになる。この場合には、第3電極膜43Aを第3パッド43Abのみから構成できるので、引出し電極43Aaは不要となる。
第4電極44は、絶縁膜8の表面に形成された第4電極膜44Aと、第4電極膜44Aに接合された第4外部接続電極44Bとを含む。第4電極膜44Aは、図107Bに示すように、2次コイル3Bの他端部に接続された引出し電極44Aaと、引出し電極44Aaと一体的に形成された第4パッド44Abとを含む。第4パッド44Abは、素子形成面2aの2次側形成領域46の他端部に矩形に形成されている。この第2パッド42Abに第2外部接続電極42Bが接続されている。引出し電極44Aaは、図107Bおよび図109Aに示すように、絶縁膜8の表面から第4コンタクト孔15B内に入り込み、第4コンタクト孔15B内で2次コイル3Bの他端部に接続されている。引出し電極44Aaは、2次コイル3Bの他端部上を通って、第4パッド44Abに至る直線に沿って直線状に形成されている。電極膜41A~44Aとしては、この実施形態では、Al膜が用いられている。
第1電極膜41Aの第1パッド41Abの表面には、図111および図112に示すように、複数の第1凹部83A(第3の下地凹部)が形成されている。複数の第1凹部83Aは、第1外部接続電極41Bの第1凹部84A(第1凹部82A)に対向する位置に形成されている。したがって、複数の第1凹部83Aは、平面視において、1次側形成領域45の長手方向に延びた直線状であり、1次側形成領域45の短手方向に間隔をおいて形成されている。第1凹部83Aの横断面形状はV字状である。第1凹部83Aは、その下地層である絶縁膜8の表面の第1凹部82Aに起因して形成されている。
同様に、第2電極膜42Aの第2パッド42Abの表面には、図113に示すように、複数の第2凹部83B(第3の下地凹部)が形成されている。複数の第2凹部83Bは、第2外部接続電極42Bの第2凹部84B(第2凹部82B)に対向する位置に形成されている。したがって、複数の第2凹部83Bは、平面視において、1次側形成領域45の長手方向に延びた直線状であり、1次側形成領域45の短手方向に間隔をおいて形成されている。第2凹部83Bの横断面形状はV字状である。第2凹部83Bは、その下地層である絶縁膜8の表面の第2凹部82Bに起因して形成されている。
第1~第4電極膜41A~44Aは、たとえば、窒化膜(SiN)からなるパッシベーション膜16によって覆われており、さらにパッシベーション膜16の上にポリイミド等の樹脂膜17が形成されている。パッシベーション膜16およびの樹脂膜17には、平面視において、第1パッド41Ab付近、第2パッド42Ab付近、第3パッド43Ab付近および第4パッド44Ab付近に対応した領域に、それぞれ第1、第2、第3および第4切除部18A,19A,18B,19B(図108A、図109A、図111および図113参照)が形成されている。
第1切除部18Aによって、第1パッド41Ab表面における第2パッド42Ab側の縁部を除く領域が露出されている。第2切除部19Aによって、第2パッド42Ab表面における第1パッド41Ab側の縁部を除く領域が露出されている。第3切除部18Bによって、第3パッド43Ab表面における第4パッド44Ab側の縁部を除く領域が露出されている。第4切除部19Bによって、第4パッド44Ab表面における第3パッド43Ab側の縁部を除く領域が露出されている。言い換えれば、パッシベーション膜16および樹脂膜17は、平面視において、1次コイル形成領域45Cおよび2次コイル形成領域46Cの他、1次側形成領域45と2次側形成領域46との境界部領域であって、第1パッド41Abと第3パッド43Abとの間の領域および第2パッド42Abと第4パッド44Abとの間の領域に形成されている。
第1、第2、第3および第4切除部18A,19A,18B,19Bに、それぞれ第1、第2、第3および第4外部接続電極41B,42B,43B,44Bが埋め尽くされている。第1外部接続電極41Bおよび第2外部接続電極42Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って他方の外部接続電極側に向かって引き出された引出し部20を有している。同様に、第3外部接続電極43Bおよび第4外部接続電極44Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って他方の外部接続電極側に向かって引き出された引出し部20を有している。
この実施形態では、第1外部接続電極41Bは、第1切除部18A内において露出している第1電極膜41A(パッド41Ab)および絶縁膜8の表面に加えて、1次側形成領域45の一端部側のパッシベーション膜9の上端面を覆うように形成されている。第1外部接続電極41Bの内方側の2つの側面を除く2つの側面は、1次側形成領域45の一端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
第2外部接続電極42Bは、第2切除部19A内において露出している第2電極膜42A(パッド42Ab)および絶縁膜8の表面に加えて、1次側形成領域45の他端部側のパッシベーション膜9の上端面を覆うように形成されている。第2外部接続電極42Bの内方側の2つの側面を除く2つの側面は、1次側形成領域45の他端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
第3外部接続電極43Bは、第3切除部18B内において露出している第3電極膜43A(パッド43Ab)および絶縁膜8の表面に加えて、2次側形成領域46の一端部側のパッシベーション膜9の上端面を覆うように形成されている。第3外部接続電極43Bの内方側の2つの側面を除く2つの側面は、2次側形成領域46の一端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
第4外部接続電極44Bは、第4切除部19B内において露出している第4電極膜44A(パッド44Ab)および絶縁膜8の表面に加えて、2次側形成領域46の他端部側のパッシベーション膜9の上端面を覆うように形成されている。第4外部接続電極44Bの内方側の2つの側面を除く2つの側面は、2次側形成領域46の他端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。外部接続電極41B,42B,43B,44Bは、たとえば、電極膜41A,42A,43A,44Aに接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
前述したように、第1外部接続電極41Bの表面に複数の第1凹部84Aが形成され、第2外部接続電極42Bの表面に複数の第2凹部84Bが形成されている。第1凹部84Aは、その下地層である第1パッド41Abの表面の第1凹部83Aに起因して形成される。第1凹部83Aはその下地層の第1凹部82Aに起因して形成され、第1凹部82Aはその下地層の第1凹部81Aに起因して形成されるので、第1凹部84Aは第1凹部81Aに起因して形成されることになる。後述するように、第1凹部81Aは第1電極側トレンチ21Aに起因して形成される。したがって、第1外部接続電極41Bの第1凹部84Aは、第1電極側トレンチ21Aに起因して形成されることになる。
第2凹部84Bは、その下地層である第2パッド42Abの表面の第2凹部83Bに起因して形成されている。第2凹部83Bは第2凹部82Bに起因して形成され、第2凹部82Bは第2凹部81Bに起因して形成されるので、第2凹部84Bは第2凹部81Bに起因して形成されることになる。第1凹部81Aが第1電極側トレンチ21Aに起因して形成されるように、第2凹部81Bは第2電極側トレンチ21Bに起因して形成される。したがって、第2外部接続電極42Bの第2凹部84Bは、第2電極側トレンチ21Bに起因して形成されることになる。
パッシベーション膜16および樹脂膜17は、素子形成面2aにおけるコイル形成領域45C,46C、第1外部接続電極41Bと第3外部接続電極43Bとの間の領域および第2外部接続電極42Bと第4外部接続電極44Bとの間の領域において、コイル3A,3B、絶縁膜8、電極膜41A~44Aを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板2の側面2cと絶縁膜8の外周面に形成されたパッシベーション膜9は、基板2の側面2cと絶縁膜8の外周面を保護する保護膜として機能している。
図115は、チップトランスの内部の電気的構造を示す電気回路図である。1次コイル3A(図115では記号L1で示す)の一端は第1電極41に接続され、1次コイル3Aの他端は第2電極42に接続されている。2次コイル3B(図115では記号L2で示す)の一端は第3電極43に接続され、2次コイル3Bの他端は第4電極44に接続されている。これにより、トランスとして機能する。
トランスの性能(品質)を表すパラメータとして、各コイルのQ(Quality Factor)値がある。コイルのQ値が高いほど損失が小さく、コイルは高周波用インダクタンスとして優れた特性を有することになる。
各コイル3A,3BのQ値は、次式(8)によって表される。
Q=2πfL/R …(8)
前記式(8)において、fはコイルに流れる電流の周波数、Lはコイル3A,3Bのインダクタンス、Rはコイル3A,3Bの内部抵抗である。
この第4発明の第2実施形態の構成では、基板2には素子形成面2aから掘り下げられた1次コイル形成用トレンチ11Aおよび2次コイル形成用トレンチ11Bが平面視で螺旋状に形成されている。1次コイル形成用トレンチ11A内に導電体51が埋め込まれることにより、1次コイル3Aが形成され、2次コイル形成用トレンチ11B内に導電体51が埋め込まれることにより、2次コイル3Bが形成されている。そのため、各コイル3A,3Bの断面積(各コイル3A,3Bの螺旋方向に延びる方向に直交する断面積)を大きくすることができるので、各コイル3A,3Bの内部抵抗(前記式(8)のR)を小さくすることができる。これにより、各コイル3A,3BのQ値を高くすることができるから、性能の高いチップトランスを提供できる。
また、基板2にコイル形成用トレンチ11A,11Bを形成し、コイル形成用トレンチ11A,11B内に導電体51を埋め込むことによってコイル3A,3Bを形成できるから、コイル3A,3Bの製造が容易である。これにより、製造が容易なチップトランスを提供できる。
チップトランス1Aに対する画像検査時には、各電極41~44の表面に光源からの光が照射され、カメラによってそれらの表面が撮像される。この第4発明の第2実施形態では、1次側の第1外部接続電極41Bおよび第2外部接続電極42Bの表面に複数の凹部84A,84Bが形成されているが、2次側の第3外部接続電極43Bおよび第4外部接続電極44Bの表面には複数の凹部は形成されていない。1次側の外部接続電極41B,42Bの表面には凹部84A,84Bが形成されているので、これらの外部接続電極41B,42Bの表面に入射された光は凹部84A,84Bで乱反射される。これに対して、2次側の外部接続電極43B,44Bの表面には凹部は形成されていないので、これらの外部接続電極B,44Bの表面に入射された光は乱反射されにくい。
そのため、カメラによって得られる1次側の外部接続電極41B,42Bに対する画像情報(たとえば輝度情報)と2次側の外部接続電極43B,44Bに対する画像情報との間に大きな差が生じる。これにより、カメラによって得られる画像情報に基いて、1次側電極対41,42と2次側電極対43,44とを明確に識別できるようになる。つまり、この第4発明の第2実施形態によれば、画像検査時に、1次側電極対41,42と2次側電極対43,44とを容易に判別できるようになる。
さらに、基板2の一方の表面である素子形成面2aに第1~第4電極41~44の外部接続電極41B~44Bがいずれも形成されている。そこで、図116に示すように、素子形成面2aを実装基板91に対向させて、外部接続電極41B~44Bをはんだ92によって実装基板91上に接合することにより、チップトランス1Aを実装基板91上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップトランス1Aを提供することができ、素子形成面2aを実装基板91の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップトランス1Aを実装基板91に接続できる。これによって、実装基板91上におけるチップトランス1Aの占有空間を小さくできる。とくに、実装基板91上におけるチップトランス1Aの低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
図102A~図102L、図103A~図103E、図104A~図104Lおよび図117A~図117Fを参照して、チップトランス1Aの製造方法について説明する。ここでは、第4発明の第1実施形態で用いた図102A~図102Lを図108Aの切断面に対応した工程図として用い、第4発明の第1実施形態で用いた図103A~図103Eを図108Bの切断面に対応した工程図として用い、第4発明の第1実施形態で用いた図104A~図104Lを、図109Aの切断面に対応した工程図として用いることにする。ただし、図102B~図102Lには電極側トレンチ21A,21Bの周囲壁に形成された絶縁体部30は表れていないが、第4発明の第2実施形態においては、これらの絶縁体部30は、図108Aに符号30で示されるように表れるものとする。図117A~図117Fは、第1凹部の製造工程を詳細に示す拡大断面図であり、図112に対応する切断面を示す。
まず、図102Aおよび図104Aに示すように、基板本体6の元となる元基板50が用意される。元基板50の表面に熱酸化膜やCVD酸化膜等の絶縁膜7が形成される。この実施形態では、絶縁膜7は熱酸化膜である。絶縁膜7の表面は、基板2の素子形成面2aに対応している。
図105は、表面に絶縁膜7が形成された元基板50の一部の図解的な平面図である。素子形成面2aには、図105に示すように、複数のチップトランス1Aに対応した、チップトランス領域Xが、マトリクス状に配置されている。隣接するチップトランス領域Xの間には、境界領域Yが設けられている。境界領域Yは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜7が形成された元基板50に対して必要な工程を行った後に、境界領域Yに沿って元基板50を切り離すことにより、複数のチップトランス1Aが得られる。
表面に絶縁膜7が形成された元基板50に対して実行される工程は、次の通りである。まず、図102A、図104Aおよび図117Aに示すように、フォトリソグラフィおよびエッチングにより、絶縁膜7のうち、1次コイル形成用トレンチ11A、2次コイル形成用トレンチ11B、第1電極側トレンチ21Aおよび第2電極側トレンチ21Bを形成すべき領域に対応する部分が除去される。これにより、絶縁膜7に1次コイル形成用トレンチ11Aの第1トレンチ部分11Aa、2次コイル形成用トレンチ11Bの第1トレンチ部分11Ba、第1電極側トレンチ21Aの第1トレンチ部分21Aaおよび第2電極側トレンチ21B(図示略)の第1トレンチ部分21Ba(図示略)が形成される。
そして、絶縁膜7からなるハードマスクを用いて、元基板50がエッチングされる。これにより、図102B、図103A、図104Bおよび図117Aに示すように、元基板50に1次コイル形成用トレンチ11Aの第2トレンチ部分11Ab、2次コイル形成用トレンチ11Bの第2トレンチ部分11Bb、第1電極側トレンチ21Aの第2トレンチ部分21Abおよび第2電極側トレンチ21B(図示略)の第2トレンチ部分21Bb(図示略)が形成される。これにより、絶縁膜7および元基板50に、1次コイル形成用トレンチ11A、2次コイル形成用トレンチ11B、第1電極側トレンチ21Aおよび第2電極側トレンチ21Bが形成される。各コイル形成用トレンチ11A,11Bおよび各電極側トレンチ21A,21Bは、たとえば、いわゆるボッシュプロセス(BOSCH Process)を用いて形成されてもよい。ボッシュプロセスは、一般的に、MEMS(Micro Electro Mechanical System)の空洞部分を作るために用いられるプロセスである。
次に、図102B、図103B、図104Bおよび図117Bに示すように、各コイル形成用トレンチ11A,11Bおよび各電極側トレンチ21A,21Bの内面に熱酸化法により絶縁膜(熱酸化膜)12が形成される。この際、元基板50におけるトレンチ11A,11B,21A,21B(第2トレンチ部分11Ab,11Bb,21Ab,21Bb)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。この実施形態では、基板本体6における螺旋状の1次コイル形成用トレンチ11A(第2トレンチ部分11Ab)によって挟まれた壁の全体と、螺旋状の2次コイル形成用トレンチ11B(第2トレンチ部分11Bb)によって挟まれた壁の全体が熱酸化膜とされる。また、この実施形態では、隣接する2つの第1電極側トレンチ21A(第2トレンチ部分21Ab)間の壁の全体および隣接する2つの第2電極側トレンチ21B(第2トレンチ部分21Bb)間の壁の全体が熱酸化膜とされる。また、各電極側トレンチ21A,21B(第2トレンチ部分21Ab,21Bb)の内面に形成された絶縁膜12によって、各電極側トレンチ21A,21B内は埋め尽くされる。
次に、たとえばスパッタ法により、トレンチ11A,11B,21A,21B内を含む素子形成面2a上に、TiNからなるバリアメタル膜13が形成される。これにより、図103Cに示すように、1次コイル形成用トレンチ11A内の絶縁膜12および絶縁膜7の表面ならびに1次コイル形成用トレンチ11A外の絶縁膜7の表面にTiNからなるバリアメタル膜13が形成される。同様に、2次コイル形成用トレンチ11B内の絶縁膜12および絶縁膜7の表面ならびに2次コイル形成用トレンチ11B外の絶縁膜7の表面にTiNからなるバリアメタル膜13が形成される。また、図117Cに示すように、第1電極側トレンチ21A内の絶縁膜12および絶縁膜7の表面ならびに第1電極側トレンチ21A外の絶縁膜7の表面にバリアメタル膜13が形成される。同様に、第2電極側トレンチ21B内の絶縁膜12および絶縁膜7の表面ならびに第2電極側トレンチ21B外の絶縁膜7の表面にバリアメタル膜13が形成される。この後、アニール処理が施される。
この後、図102C、図103D、図104Cおよび図117Dに示すように、たとえばCVD法により、各トレンチ11A,11B,21A,21B内を含む素子形成面2a上に、タングステン(W)からなる導電体51が堆積される。各トレンチ11A,11B,21A,21B内を含む素子形成面2aの全表面において、導電体51は同じ割合で堆積されていくため、導電体51の表面には、各トレンチ11A,11B,21A,21Bに対向した位置に、凹部80(図117D参照)が形成される。
次に、たとえばエッチバック法により、導電体51がその表面から全面エッチングされる。この全面エッチングは、導電体51の表面と絶縁膜7の表面とが面一となるまで続けられる。これにより、図102D、図103E、図104Dおよび図117Eに示すように、各トレンチ11A,11B,21A,21B内に、バリアメタル膜13に接した状態で導電体51が埋め込まれた状態となる。1次コイル形成用トレンチ11A内に埋め込まれた導電体51によって、平面視螺旋状の1次コイル3Aが形成され、2次コイル形成用トレンチ11B内に埋め込まれた導電体51によって、平面視螺旋状の2次コイル3Bが形成される。
導電体51はその全表面から同じ割合でエッチングされていくため、エッチング後の導電体51の表面には、エッチング前の凹部80に対向した位置に凹部81が形成される。ただし、説明の便宜上、図117Eには凹部81を図示しているが、図103Eでは凹部は省略されている。以下において、第1電極側トレンチ21A内の導電体51に形成された凹部81を「第1凹部81A」といい、第2電極側トレンチ21B内の導電体51に形成された凹部81を「第2凹部81B」ということにする。
次に、図102E、図104Eおよび図117Fに示すように、絶縁膜7(素子形成面2a)および導電体51を被覆するように、絶縁膜7上にUSG(Undoped Silicate Glass)膜等からなる絶縁膜8が形成される。この絶縁膜8は、たとえばCVD法によって形成される。このようにして形成された絶縁膜8の表面には、図117Fに示すように、第1凹部81Aに対向する位置に第1凹部82Aが形成される。図117Fには図示されていないが、第2凹部81Bに対向する位置に第2凹部82Bが形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜8のうち1次コイル3Aの一端部および他端部にそれぞれに対応する領域部分に、絶縁膜8を貫通する第1コンタクト孔14A(図110参照)および第2コンタクト孔15A(図102E参照)が形成される。同様に、絶縁膜8のうち2次コイル3Bの一端部および他端部にそれぞれに対応する領域部分に、絶縁膜8を貫通する第3コンタクト孔14B(図110参照)および第4コンタクト孔15B(図104E参照)が形成される。
次に、たとえばスパッタにより、コンタクト孔14A,15A,14B,15B内を含む絶縁膜8上に、第1電極41~第4電極44を構成する電極膜が形成される。この実施形態では、Alからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図102F、図104Fおよび図117Fに示すように、前記電極膜が第1電極膜41A、第2電極膜42A、第3電極膜43Aおよび第4電極膜44Aに分離される。このようにして形成された第1電極膜41Aの表面には、図117Fに示すように、第1凹部82Aに対向する位置に第1凹部83Aが形成される。図117Fには、図示されていないが、第2凹部82Bに対向する位置に第2凹部83Bが形成される。
次に、図102Gおよび図104Gに示すように、たとえばCVD法によって、窒化膜等のパッシベーション膜16が形成され、さらにポリイミドが塗布されることにより樹脂膜17が形成される。たとえば、感光性を付与したポリイミドが塗布され、第1~第4切除部18A,19A,18B,19Bに対応するパターンで露光した後、そのポリイミドが現像される。これにより、第1~第4切除部18A,19A,18B,19Bに対応した切除部を有する樹脂膜17が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜17をマスクとしたドライエッチングによってパッシベーション膜16に第1~第4切除部18A,19A,18B,19Bが形成される。
次に、図102Hおよび図104Hに示すように、境界領域Y(図105参照)に整合する格子状の開口52aを有するレジストマスク52が形成される。このレジストマスク52を介してプラズマエッチングが行われ、それによって、図102Hおよび図104Hに示すように、元基板50、絶縁膜7および絶縁膜8が、絶縁膜8の表面から所定の深さまでエッチングされる。これによって、境界領域Yに沿って、切断用の溝(スクライブ溝)53が形成される。
次に、レジストマスク52が剥離される。この後、図102Iおよび図104Iに示すように、たとえばCVD法によって、パッシベーション膜9の材料となる窒化膜等からなる絶縁膜54が、元基板50の表面の全域に亘って形成される。このとき、溝53の内面(側壁面および底壁面)の全域にも絶縁膜54が形成される。
次に、図102Jおよび図104Jに示すように、絶縁膜54が選択的にエッチングされる。具体的には、絶縁膜54のうち、溝53の側壁面上の絶縁膜54(パッシベーション膜9)以外の部分が除去される。これにより、各電極膜41A~44Aのうち、パッシベーション膜16および樹脂膜17によって覆われていない部分が露出される。また、溝53の底面上の絶縁膜54は除去される。
次に、図102K、図104Kおよび図117Fに示すように、第1~第4切除部18A,19A,18B,19Bから露出している第1~第4電極膜41A~44Aに、たとえばめっき(好ましくは無電界めっき)によって、たとえばNi、PdおよびAuが順にめっき成長される。これにより、第1~第4外部接続電極41B~44Bが形成される。このようにして形成された第1外部接続電極41Bの表面には、図117Fに示すように、第1凹部83Aに対向した位置に第1凹部84Aが形成される。図117Fには図示されていないが、第2外部接続電極42Bの表面には、第2凹部83Bに対向した位置に第2凹部84Bが形成される。
この後、先ダイシング(DBG;Dicing Before Grinding)法によって、複数のチップトランス領域Xが個片化される。具体的には、図102Lおよび図104Lに示すように、まず、元基板50の表面側(外部接続電極側)に、粘着面72を有する支持テープ71が貼着される。次に、元基板50が裏面から、溝53の底部に到達するまで研磨される。これにより、複数のチップトランス領域Xは、個々のチップトランス1Aに分離される。その後、複数のチップトランス1Aに対して、第2発明の第1実施形態において説明した、図45A~図45Dに示した回収工程または図46A~図46Cに示した回収工程を実行してもよい。
図118は、第4発明の第3実施形態に係るチップトランスの一部切欠斜視図であり、図119はチップトランスの平面図である。図120は、図119のCXX-CXX線に沿う断面図であり、図121は、図120の部分拡大断面図である。図122は、図119のCXXII-CXXII線に沿う断面図であり、図123は、図119のCXXIII-CXXIII線に沿う断面図であり、図124は、図119のCXXIV-CXXIV線に沿う断面図であり、図125は、図119のCXXV-CXXV線に沿う断面図であり、図126は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。
チップトランス1Bは、微小なチップ部品であり、直方体形状である。チップトランス1Bの平面形状は矩形であり、その長手方向の長さLが0.4mm程度、短手方向の長さWが0.2mm程度であってもよい。また、チップトランス1の全体の厚さTは、0.15mm程度であってもよい。
チップトランス1Bは、基板2と、基板2の内部に形成された1次コイル3Aおよび2次コイル3Bと、1次コイル3Aの一端部に接続された第1電極41と、1次コイル3Aの他端部に接続された第2電極42と、2次コイル3Bの一端部に接続された第3電極43と、2次コイル3Bの他端部に接続された第4電極44とを含む。1次コイル3Aの巻数と2次コイル3Bの巻数とは、異なっている。この実施形態では、2次コイル3Bの巻数が1次コイル3Aの巻数よりも多い例を示しているが、1次コイル3Aの巻数が2次コイル3Bの巻数よりも多くてもよい。
以下において、「前」とは図119の紙面の下側を、「後」とは図119の紙面の上側を、「左」とは図119の紙面の左側を、「右」とは図119の紙面の右側を、それぞれいうものとする。
基板2は、直方体状であり、一対の主面2a,2bと、4つの側面2cとを含む。前記一対の主面2a,2bのうちの一方(図118の上面側の主面2a)が素子形成面とされている。以下、この主面2aを「素子形成面2a」といい、素子形成面2aと反対側の主面2bを「裏面2b」という。この実施形態では、基板2は、基板本体6とその表面に形成された絶縁膜7とからなり、絶縁膜7における基板本体6側とは反対側の表面が素子形成面2aである。この実施形態においては、基板本体6はシリコン基板からなり、絶縁膜7は熱酸化膜(SiO2)からなる。素子形成面2aは、素子形成面2aに直交する法線方向から見た平面視において、矩形に形成されている。基板2の表面(素子形成面2a)は、絶縁膜8によって覆われている。基板2の4つの側面2cおよび絶縁膜8の外周面は窒化膜等のパッシベーション膜9で覆われている。
図119および図126を参照して、素子形成面2aには、その左側部に1次側電極対41,42を形成するための1次側電極対形成領域47が設けられ、その右側部に2次側電極対43,44を形成するための2次側電極対形成領域48が設けられている。これらの各領域47,48は、平面視において、前後方向に長い矩形である。1次側電極対形成領域47と2次側電極対形成領域48との間の素子形成面2aに、コイル形成領域49が設けられている。コイル形成領域49は、この実施形態では、矩形に形成されている。
1次側電極対形成領域47の後半部分に第1電極形成領域47Aが設けられ、前半部分に第2電極形成領域47Bが設けられている。2次側電極対形成領域48の後半部分に第3電極形成領域48Aが設けられ、前半部分に第4電極形成領域48Bが設けられている。
第1電極形成領域47Aに、第1電極41の外部接続電極(第1外部接続電極)41Bが配置されており、第2電極形成領域47Bに、第2電極42の外部接続電極(第2外部接続電極)42Bが配置されている。第1外部接続電極41Bは、平面視で矩形であり、第1電極形成領域47Aのうち、第2電極形成領域47B側の縁部を除いた領域を覆っている。第2外部接続電極42Bは、平面視で矩形であり、第2電極形成領域47Bのうち、第1電極形成領域47A側の縁部を除いた領域を覆っている。
第3電極形成領域48Aに、第3電極43の外部接続電極(第3外部接続電極)43Bが配置されており、第4電極形成領域48Bに、第4電極44の外部接続電極(第4外部接続電極)44Bが配置されている。第3外部接続電極43Bは、平面視で矩形であり、第3電極形成領域48Aのうち、第4電極形成領域48B側の縁部を除いた領域を覆っている。第4外部接続電極44Bは、平面視で矩形であり、第4電極形成領域48Bのうち、第3電極形成領域48A側の縁部を除いた領域を覆っている。
図119~図124および図126を参照して、基板2には、コイル形成領域49において、1次コイル形成用トレンチ11Aおよび2次コイル形成用トレンチ11Bが、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。各コイル形成用トレンチ11A,11Bは、平面視において螺旋状に形成されている。1次コイル形成用トレンチ11Aと2次コイル形成用トレンチ11Bとは、平面視において、一方のトレンチの間隙に他方のトレンチが配置されるように、配置されている。ただし、この実施形態では、2次コイル形成用トレンチ11Bの旋回数は、1次コイル形成用トレンチ11Aの旋回数よりも多いため、2次コイル形成用トレンチ11Bの内周側の一部の間隙には、1次コイル形成用トレンチ11Aは配置されていない。言い換えれば、1次コイル形成用トレンチ11Aと2次コイル形成用トレンチ11Bとは、平面視において、2次コイル形成用トレンチ11Bの内周側の一部を除いて、内周側から外周側に向かって交互に並ぶように配置されている。したがって、1次コイル形成用トレンチ11Aと2次コイル形成用トレンチ11Bとは、互いに交差しないように配置されている。この実施形態では、各コイル形成用トレンチ11A,11Bは、平面視において、四角の螺旋形に形成されており、基板2の各側面2cにそれぞれ平行な直線状部分を複数有している。
各コイル形成用トレンチ11A,11Bの断面(各コイル形成用トレンチ11A,11Bの螺旋方向に延びる方向に直交する方向の断面)は、基板2の厚さ方向に細長い矩形状である。各コイル形成用トレンチ11A,11Bの幅は、たとえば、1μm以上3μm以下であってもよい。また、各コイル形成用トレンチ11A,11Bの深さは、たとえば、10μm以上82μm以下であってもよい。各コイル形成用トレンチ11A,11Bの深さは、各コイル形成用トレンチ11A,11B内に形成されるコイル3A,3Bの内部抵抗を小さくするために10μm以上であることが好ましい。
図121に示すように、1次コイル形成用トレンチ11Aは、絶縁膜7に形成された第1トレンチ部分11Aaと、基板本体6に形成され、第1トレンチ部分11Aaと連通する第2トレンチ部分11Abとからなる。同様に、2次コイル形成用トレンチ11Bは、絶縁膜7に形成された第1トレンチ部分11Baと、基板本体6に形成され、第1トレンチ部分11Baと連通する第2トレンチ部分11Bbとからなる。
基板本体6における各コイル形成用トレンチ11A,11B(第2トレンチ部分11Ab,11Bb)の内面には、酸化膜等からなる絶縁膜12が形成されている。この実施形態では、絶縁膜12は熱酸化膜(SiO2)からなり、この熱酸化膜を各コイル形成用トレンチ11A,11Bの内面に形成する際に、基板本体6における各コイル形成用トレンチ11A,11B(第2トレンチ部分11Ab,11Bb)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。この実施形態では、基板本体6におけるコイル形成用トレンチ11A,11B(第2トレンチ部分11Ab,11Bb)によって挟まれた壁の全体が熱酸化膜とされている例を示している。
各コイル形成用トレンチ11A,11B(第2トレンチ部分11Ab,11Bb)内の絶縁膜12の表面および絶縁膜7における各コイル形成用トレンチ11A,11B(第1トレンチ部分11Aa,11Ba)の内面には、バリアメタル膜13が形成されている。バリアメタル膜13は、たとえば、TiNからなる。バリアメタル膜13の膜厚は、400Å~500Å程度である。各コイル形成用トレンチ11A,11B内に、導電体51が、バリアメタル膜13に接した状態で埋め込まれている。導電体51は、この実施形態では、タングステン(W)からなる。
1次コイル形成用トレンチ11A内に埋め込まれている導電体51によって1次コイル3Aが構成されている。したがって、1次コイル3Aは、平面視で、1次コイル形成用トレンチ11Aと同じパターンの螺旋状(四角の螺旋形状)となる。具体的には、1次コイル3Aは、基板2の各側面2cにそれぞれ平行な板状部分を複数有している。2次コイル形成用トレンチ11B内に埋め込まれている導電体51によって2次コイル3Bが構成されている。したがって、2次コイル3Bは、平面視で、2次コイル形成用トレンチ11Bと同じパターンの螺旋状(四角の螺旋形状)となる。具体的には、2次コイル3Bは、基板2の各側面2cにそれぞれ平行な板状部分を複数有している。このため、2次コイル3Bの巻数は、1次コイル3Aの巻き数よりも多い。
基板2の素子形成面2a(絶縁膜7の表面)上には、素子形成面2aおよび導電体51(コイル3A,3B)を被覆するように、絶縁膜8が形成されている。絶縁膜8は、平面視で、素子形成面2aと整合する矩形である。絶縁膜8は、たとえば、USG(Undoped Silicate Glass)膜からなる。絶縁膜8には、1次コイル3Aの外周側端部を露出させる第1コンタクト孔14A(図119および図123参照)と、1次コイル3Aの内周側端部を露出させる第2コンタクト孔15A(図119および図120参照)とが形成されている。さらに、絶縁膜8には、2次コイル3Bの内周側端部を露出させる第3コンタクト孔14B(図119および図122参照)と、2次コイル3Bの外周側端部を露出させる第4コンタクト孔15B(図119および図124参照)とが形成されている。前述したように、基板2の側面2cと絶縁膜8の外周面には、窒化膜等からなるパッシベーション膜9が形成されている。
絶縁膜8の表面には、第1電極41、第2電極42、第3電極43および第4電極44が形成されている。図119、図122、図123および図125を参照して、第1電極41は、絶縁膜8の表面に形成された第1電極膜41Aと、第1電極膜41Aに接合された第1外部接続電極41Bとを含む。第1電極膜41Aは、図119に示すように、1次コイル3Aの外周側端部に接続された引出し電極41Aaと、引出し電極41Aaと一体的に形成された第1パッド41Abとを含む。第1パッド41Abは、素子形成面2aの第1電極形成領域47A側のコーナ部に矩形に形成されている。この第1パッド41Abに第1外部接続電極41Bが接続されている。引出し電極41Aaは、図119および図123に示すように、絶縁膜8の表面から第1コンタクト孔14A内に入り込み、第1コンタクト孔14A内で1次コイル3Aの外周側端部に接続されている。引出し電極41Aaは、1次コイル3Aの一端部上を通って、第1パッド41Abに至る直線に沿って直線状に形成されている。
なお、1次コイル形成用トレンチ11Aの外周側端部を、第1パッド41Abの下方位置まで延長することにより、1次コイル3Aの外周側端部を第1パッド41Abの下方位置に配置させてもよい。このようにすると、第1コンタクト孔14Aを第1パッド41Abの下方位置に形成できるので、1次コイル3Aの一端部を第1パッド41Abに接続できるようになる。この場合には、第1電極膜41Aを第1パッド41Abのみから構成できるので、引出し電極41Aaは不要となる。
第2電極42は、絶縁膜8の表面に形成された第2電極膜42Aと、第2電極膜42Aに接合された第2外部接続電極42Bとを含む。第2電極膜42Aは、図119に示すように、1次コイル3Aの内周側端部に接続された引出し電極42Aaと、引出し電極42Aaと一体的に形成された第2パッド42Abとを含む。第2パッド42Abは、素子形成面2aの第2電極形成領域47B側のコーナ部に矩形に形成されている。この第2パッド42Abに第2外部接続電極42Bが接続されている。引出し電極42Aaは、図119および図120に示すように、絶縁膜8の表面から第2コンタクト孔15A内に入り込み、第2コンタクト孔15A内で1次コイル3Aの内周側端部に接続されている。引出し電極42Aaは、1次コイル3Aの内周側端部上を通って、第2パッド42Abに至る直線に沿って直線状に形成されている。
図119、図122および図124を参照して、第3電極43は、絶縁膜8の表面に形成された第3電極膜43Aと、第3電極膜43Aに接合された第3外部接続電極43Bとを含む。第3電極膜43Aは、図119に示すように、2次コイル3Bの内周側端部に接続された引出し電極43Aaと、引出し電極43Aaと一体的に形成された第3パッド43Abとを含む。第3パッド43Abは、素子形成面2aの第3電極形成領域48A側のコーナ部に矩形に形成されている。この第3パッド43Abに第3外部接続電極43Bが接続されている。引出し電極43Aaは、図119および図122に示すように、絶縁膜8の表面から第3コンタクト孔14B内に入り込み、第3コンタクト孔14B内で2次コイル3Bの内周側端部に接続されている。引出し電極43Aaは、2次コイル3Bの内周側端部上を通って、第3パッド43Abに至る直線に沿って直線状に形成されている。
第4電極44は、絶縁膜8の表面に形成された第4電極膜44Aと、第4電極膜44Aに接合された第4外部接続電極44Bとを含む。第4電極膜44Aは、図119に示すように、2次コイル3Bの外周側端部に接続された引出し電極44Aaと、引出し電極44Aaと一体的に形成された第4パッド44Abとを含む。第4パッド44Abは、素子形成面2aの第4電極形成領域48B側のコーナ部に矩形に形成されている。この第2パッド42Abに第2外部接続電極42Bが接続されている。引出し電極44Aaは、図119および図124に示すように、絶縁膜8の表面から第4コンタクト孔15B内に入り込み、第4コンタクト孔15B内で2次コイル3Bの外周側端部に接続されている。引出し電極44Aaは、2次コイル3Bの外周側端部上を通って、第4パッド44Abに至る直線に沿って直線状に形成されている。電極膜41A~44Aとしては、この実施形態では、Al膜が用いられている。
なお、2次コイル形成用トレンチ11Bの外周側端部を、第4パッド44Abの下方位置まで延長することにより、2次コイル3Bの外周側端部を第4パッド44Abの下方位置に配置させてもよい。このようにすると、第4コンタクト孔15Bを第4パッド44Abの下方位置に形成できるので、2次コイル3Bの外周側端部を第4パッド44Abに接続できるようになる。この場合には、第4電極膜44Aを第4パッド44Abのみから構成できるので、引出し電極44Aaは不要となる。
第1~第4電極膜41A~44Aは、たとえば、窒化膜(SiN)からなるパッシベーション膜16によって覆われており、さらにパッシベーション膜16の上にポリイミド等の樹脂膜17が形成されている。パッシベーション膜16およびの樹脂膜17には、平面視において、第1パッド41Ab付近、第2パッド42Ab付近、第3パッド43Ab付近および第4パッド44Ab付近に対応した領域に、それぞれ第1、第2、第3および第4切除部18A,19A,18B,19B(図120、図122および図125参照)が形成されている。
第1切除部18Aによって、第1パッド41Ab表面における第3パッド43Ab側の縁部を除く領域が露出されている。第2切除部19Aによって、第2パッド42Ab表面における第4パッド44Ab側の縁部を除く領域が露出されている。第3切除部18Bによって、第3パッド43Ab表面における第1パッド41Ab側の縁部を除く領域が露出されている。第4切除部19Bによって、第4パッド44Ab表面における第2パッド42Ab側の縁部を除く領域が露出されている。言い換えれば、パッシベーション膜16および樹脂膜17は、平面視において、コイル形成領域49の他、第1電極形成領域47Aと第2電極形成領域47Bとの境界部領域および第3電極形成領域48Aと第4電極形成領域48Bとの境界部領域にも形成されている。
第1、第2、第3および第4切除部18A,19A,18B,19Bに、それぞれ第1、第2、第3および第4外部接続電極41B,42B,43B,44Bが埋め尽くされている。第1外部接続電極41Bおよび第3外部接続電極43Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って他方の外部接続電極側に向かって引き出された引出し部20を有している。同様に、第2外部接続電極42Bおよび第4外部接続電極44Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って他方の外部接続電極側に向かって引き出された引出し部20を有している。
この実施形態では、第1外部接続電極41Bは、第1切除部18A内において露出している第1電極膜41A(パッド41Ab)および絶縁膜8の表面に加えて、素子形成面2aにおける第1パッド41Ab側のコーナ部のパッシベーション膜9の上端面を覆うように形成されている。第1外部接続電極41Bの内方側の2つの側面を除く2つの側面は、素子形成面2aにおける第1パッド41Ab側のコーナ部の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
第2外部接続電極42Bは、第2切除部19A内において露出している第2電極膜42A(パッド42Ab)および絶縁膜8の表面に加えて、素子形成面2aにおける第2パッド42Ab側のコーナ部のパッシベーション膜9の上端面を覆うように形成されている。第2外部接続電極42Bの内方側の2つの側面を除く2つの側面は、素子形成面2aにおける第2パッド42Ab側のコーナ部の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
第3外部接続電極43Bは、第3切除部18B内において露出している第3電極膜43A(パッド43Ab)および絶縁膜8の表面に加えて、素子形成面2aにおける第3パッド43Ab側のコーナ部のパッシベーション膜9の上端面を覆うように形成されている。第3外部接続電極43Bの内方側の2つの側面を除く2つの側面は、素子形成面2aにおける第3パッド43Ab側のコーナ部の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
第4外部接続電極44Bは、第4切除部19B内において露出している第4電極膜44A(パッド44Ab)および絶縁膜8の表面に加えて、素子形成面2aにおける第4パッド44Ab側のコーナ部のパッシベーション膜9の上端面を覆うように形成されている。第4外部接続電極44Bの内方側の2つの側面を除く2つの側面は、素子形成面2aにおける第4パッド44Ab側のコーナ部の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。外部接続電極41B,42B,43B,44Bは、たとえば、電極膜41A,42A,43A,44Aに接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
パッシベーション膜16および樹脂膜17は、素子形成面2aにおけるコイル形成領域49、第1外部接続電極41Bと第2外部接続電極42Bとの間の領域および第3外部接続電極43Bと第4外部接続電極44Bとの間の領域において、コイル3A,3B、絶縁膜8、電極膜41A~44Aを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板2の側面2cと絶縁膜8の外周面に形成されたパッシベーション膜9は、基板2の側面2cと絶縁膜8の外周面を保護する保護膜として機能している。
図127は、チップトランスの内部の電気的構造を示す電気回路図である。1次コイル3A(図127では記号L1で示す)の一端は第1電極41に接続され、1次コイル3Aの他端は第2電極42に接続されている。2次コイル3B(図127では記号L2で示す)の一端は第3電極43に接続され、2次コイル3Bの他端は第4電極44に接続されている。これにより、トランスとして機能する。
トランスの性能(品質)を表すパラメータとして、各コイルのQ(Quality Factor)値がある。コイルのQ値が高いほど損失が小さく、コイルは高周波用インダクタンスとして優れた特性を有することになる。
各コイル3A,3BのQ値は、次式(9)によって表される。
Q=2πfL/R …(9)
前記式(9)において、fはコイルに流れる電流の周波数、Lはコイル3A,3Bのインダクタンス、Rはコイル3A,3Bの内部抵抗である。
この第4発明の第3実施形態の構成では、基板2には素子形成面2aから掘り下げられた1次コイル形成用トレンチ11Aおよび2次コイル形成用トレンチ11Bが平面視で螺旋状に形成されている。1次コイル形成用トレンチ11A内に導電体51が埋め込まれることにより、1次コイル3Aが形成され、2次コイル形成用トレンチ11B内に導電体51が埋め込まれることにより、2次コイル3Bが形成されている。そのため、各コイル3A,3Bの断面積(各コイル3A,3Bの螺旋方向に延びる方向に直交する断面積)を大きくすることができるので、各コイル3A,3Bの内部抵抗(前記式(9)のR)を小さくすることができる。これにより、各コイル3A,3BのQ値を高くすることができるから、性能の高いチップトランスを提供できる。
また、この第4発明の第3実施形態では、第4発明の第1実施形態に比べて、1次コイル3Aと2次コイル3Bとを接近して配置させることができるので、より性能の高いチップトランスを提供できる。
また、基板2にコイル形成用トレンチ11A,11Bを形成し、コイル形成用トレンチ11A,11B内に導電体51を埋め込むことによってコイル3A,3Bを形成できるから、コイル3A,3Bの製造が容易である。これにより、製造が容易なチップトランスを提供できる。
さらに、基板2の一方の表面である素子形成面2aに第1~第4電極41~44の外部接続電極41B~44Bがいずれも形成されている。そこで、図128に示すように、素子形成面2aを実装基板91に対向させて、外部接続電極41B~44Bをはんだ92によって実装基板91上に接合することにより、チップトランス1Bを実装基板91上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップトランス1Bを提供することができ、素子形成面2aを実装基板91の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップトランス1Bを実装基板91に接続できる。これによって、実装基板91上におけるチップトランス1Bの占有空間を小さくできる。とくに、実装基板91上におけるチップトランス1Bの低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
図129A~図129Lは、チップトランスの製造工程の一例を説明するための断面図であり、図120に対応する切断面を示す。また、図130A~図130Eは、コイルの製造工程の詳細を示す部分拡大断面図であり、図121に対応する切断面を示す。
まず、図129Aに示すように、基板本体6の元となる元基板50が用意される。元基板50の表面に熱酸化膜やCVD酸化膜等の絶縁膜7が形成される。この実施形態では、絶縁膜7は熱酸化膜である。絶縁膜7の表面は、基板2の素子形成面2aに対応している。
図131は、表面に絶縁膜7が形成された元基板50の一部の図解的な平面図である。素子形成面2aには、図131に示すように、複数のチップトランス1Bに対応した、チップトランス領域Xが、マトリクス状に配置されている。隣接するチップトランス領域Xの間には、境界領域Yが設けられている。境界領域Yは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜7が形成された元基板50に対して必要な工程を行った後に、境界領域Yに沿って元基板50を切り離すことにより、複数のチップトランス1Bが得られる。
表面に絶縁膜7が形成された元基板50に対して実行される工程は、次の通りである。まず、図129Aおよび図130Aに示すように、フォトリソグラフィおよびエッチングにより、絶縁膜7のうち、1次コイル形成用トレンチ11Aおよび2次コイル形成用トレンチ11Bを形成すべき領域に対応する部分が除去される。これにより、絶縁膜7に1次コイル形成用トレンチ11Aの第1トレンチ部分11Aaおよび2次コイル形成用トレンチ11Bの第1トレンチ部分11Baが形成される。そして、絶縁膜7からなるハードマスクを用いて、元基板50がエッチングされる。これにより、図129Bおよび図130Aに示すように、元基板50に1次コイル形成用トレンチ11Aの第2トレンチ部分11Abおよび2次コイル形成用トレンチ11Bの第2トレンチ部分11Bbが形成される。これにより、絶縁膜7および元基板50に、1次コイル形成用トレンチ11Aおよび2次コイル形成用トレンチ11Bが形成される。各コイル形成用トレンチ11A,11Bは、たとえば、いわゆるボッシュプロセス(BOSCH Process)を用いて形成されてもよい。ボッシュプロセスは、一般的に、MEMS(Micro Electro Mechanical System)の空洞部分を作るために用いられるプロセスである。
次に、図129Bおよび図130Bに示すように、各コイル形成用トレンチ11A,11Bの内面に熱酸化法により絶縁膜(熱酸化膜)12が形成される。この際、元基板50における各コイル形成用トレンチ11A,11B(第2トレンチ部分11Ab,11Bb)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。図129Bには、絶縁膜12は省略されているが、絶縁体部30は図示されている。この実施形態では、基板本体6におけるコイル形成用トレンチ11A,12A(第2トレンチ部分11Ab,11Bb)によって挟まれた壁の全体が熱酸化膜とされる。
次に、たとえばスパッタ法により、各トレンチ11A,11B内を含む素子形成面2a上にTiNからなるバリアメタル膜13を形成する。これにより、図130Cに示すように、各コイル形成用トレンチ11A,11B内の絶縁膜12および絶縁膜7の表面ならびに各コイル形成用トレンチ11A,11B外の絶縁膜7の表面にTiNからなるバリアメタル膜13が形成される。この後、アニール処理が施される。
この後、図129Cおよび図130Dに示すように、たとえばCVD法により、各コイル形成用トレンチ11A,11B内を含む素子形成面2a上に、タングステン(W)からなる導電体51が堆積される。
次に、たとえばエッチバック法により、導電体51がその表面から全面エッチングされる。この全面エッチングは、導電体51の表面と絶縁膜7の表面とが面一となるまで続けられる。これにより、図129Dおよび図130Eに示すように、各コイル形成用トレンチ11A,11B内に、バリアメタル膜13に接した状態で導電体51が埋め込まれた状態となる。1次コイル形成用トレンチ11A内に埋め込まれた導電体51によって、平面視螺旋状の1次コイル3Aが形成され、2次コイル形成用トレンチ11B内に埋め込まれた導電体51によって、平面視螺旋状の2次コイル3Bが形成される。
次に、図129Eに示すように、絶縁膜7(素子形成面2a)および各コイル3A,3Bを被覆するように、絶縁膜7上にUSG(Undoped Silicate Glass)膜等からなる絶縁膜8が形成される。この絶縁膜8は、たとえばCVD法によって形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜8のうち1次コイル3Aの外周側端部および内周側端部にそれぞれに対応する領域部分に、絶縁膜8を貫通する第1コンタクト孔14A(図123参照)および第2コンタクト孔15A(図129E参照)が形成される。同様に、絶縁膜8のうち2次コイル3Bの内周側端部および外周側端部にそれぞれに対応する領域部分に、絶縁膜8を貫通する第3コンタクト孔14B(図122参照)および第4コンタクト孔15B(図124参照)が形成される。
次に、たとえばスパッタにより、コンタクト孔14A,15A,14B,15B内を含む絶縁膜8上に、第1電極41~第4電極44を構成する電極膜が形成される。この実施形態では、Alからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図129Fに示すように、前記電極膜が第1電極膜41A、第2電極膜42A、第3電極膜43Aおよび第4電極膜44Aに分離される。
次に、図129Gに示すように、たとえばCVD法によって、窒化膜等のパッシベーション膜16が形成され、さらにポリイミドが塗布されることにより樹脂膜17が形成される。たとえば、感光性を付与したポリイミドが塗布され、第1~第4切除部18A,19A,18B,19Bに対応するパターンで露光した後、そのポリイミドが現像される。これにより、第1~第4切除部18A,19A,18B,19Bに対応した切除部を有する樹脂膜17が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜17をマスクとしたドライエッチングによってパッシベーション膜16に第1~第4切除部18A,19A,18B,19Bが形成される。
次に、図129Hに示すように、境界領域Y(図131参照)に整合する格子状の開口52aを有するレジストマスク52が形成される。このレジストマスク52を介してプラズマエッチングが行われ、それによって、図129Hに示すように、元基板50、絶縁膜7および絶縁膜8が、絶縁膜8の表面から所定の深さまでエッチングされる。これによって、境界領域Yに沿って、切断用の溝(スクライブ溝)53が形成される。
次に、レジストマスク52が剥離される。この後、図129Iに示すように、たとえばCVD法によって、パッシベーション膜9の材料となる窒化膜等からなる絶縁膜54が、元基板50の表面の全域に亘って形成される。このとき、溝53の内面(側壁面および底壁面)の全域にも絶縁膜54が形成される。
次に、図129Jに示すように、絶縁膜54が選択的にエッチングされる。具体的には、絶縁膜54のうち、溝53の側壁面上の絶縁膜54(パッシベーション膜9)以外の部分が除去される。これにより、各電極膜41A~44Aのうち、パッシベーション膜16および樹脂膜17によって覆われていない部分が露出される。また、溝53の底面上の絶縁膜54は除去される。
次に、図129Kに示すように、第1~第4切除部18A,19A,18B,19Bから露出している第1~第4電極膜41A~44Aに、たとえばめっき(好ましくは無電界めっき)によって、たとえばNi、PdおよびAuが順にめっき成長される。これにより、第1~第4外部接続電極41B~44Bが形成される。
この後、先ダイシング(DBG;Dicing Before Grinding)法によって、複数のチップトランス領域Xが個片化される。具体的には、図129Lに示すように、まず、元基板50の表面側(外部接続電極側)に、粘着面72を有する支持テープ71が貼着される。次に、元基板50が裏面から、溝53の底部に到達するまで研磨される。これにより、複数のチップトランス領域Xは、個々のチップトランス1Bに分離される。その後、複数のチップトランス1Bに対して、第2発明の第1実施形態において説明した、図45A~図45Dに示した回収工程または図46A~図46Cに示した回収工程を実行してもよい。
図132は、第4発明の第4実施形態に係るチップトランスの一部切欠斜視図であり、図133Aは、電極側から見た場合のチップトランスの外観を示す平面図であり、図133Bはチップトランスの内部構造を示す平面図である。図134は、図133BのCXXXIV-CXXXIV線に沿う断面図であり、図135は、図134の部分拡大断面図である。図136は、図133BのCXXXVI-CXXXVI線に沿う断面図であり、図137は、図133BのXXXVII- CXXXVII線に沿う断面図であり、図138は、図133BのCXXXVIII-CXXXVIII線に沿う断面図である。図139は、図133BのCXXXIX-CXXXIX線に沿う断面図であり、図140は、図139の部分拡大断面図である。図141は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。
チップトランス1Cは、微小なチップ部品であり、直方体形状である。チップトランス1Bの平面形状は矩形であり、その長手方向の長さLが0.4mm程度、短手方向の長さWが0.2mm程度であってもよい。また、チップトランス1の全体の厚さTは、0.15mm程度であってもよい。
チップトランス1Bは、基板2と、基板2の内部に形成された1次コイル3Aおよび2次コイル3Bと、1次コイル3Aの一端部に接続された第1電極41と、1次コイル3Aの他端部に接続された第2電極42と、2次コイル3Bの一端部に接続された第3電極43と、2次コイル3Bの他端部に接続された第4電極44とを含む。1次コイル3Aの巻数と2次コイル3Bの巻数とは、異なっている。この実施形態では、2次コイル3Bの巻数が1次コイル3Aの巻数よりも多い例を示しているが、1次コイル3Aの巻数が2次コイル3Bの巻数よりも多くてもよい。
第4発明の第4実施形態のチップトランス1Cでは、第4発明の第3実施形態のチップトランス1Bと異なり、1次側の電極対(第1電極41および第2電極42)の表面に、それぞれ複数の凹部84A,84Bが形成されている。2次側の電極対(第3電極43および第4電極44)の表面には、前記凹部84A,84Bは形成されていない。
以下において、「前」とは図133Bの紙面の下側を、「後」とは図133Bの紙面の上側を、「左」とは図133Bの紙面の左側を、「右」とは図133Bの紙面の右側を、それぞれいうものとする。
基板2は、直方体状であり、一対の主面2a,2bと、4つの側面2cとを含む。前記一対の主面2a,2bのうちの一方(図132の上面側の主面2a)が素子形成面とされている。以下、この主面2aを「素子形成面2a」といい、素子形成面2aと反対側の主面2bを「裏面2b」という。この実施形態では、基板2は、基板本体6とその表面に形成された絶縁膜7とからなり、絶縁膜7における基板本体6側とは反対側の表面が素子形成面2aである。この実施形態においては、基板本体6はシリコン基板からなり、絶縁膜7は熱酸化膜(SiO2)からなる。素子形成面2aは、素子形成面2aに直交する法線方向から見た平面視において、矩形に形成されている。基板2の表面(素子形成面2a)は、絶縁膜8によって覆われている。基板2の4つの側面2cおよび絶縁膜8の外周面は窒化膜等のパッシベーション膜9で覆われている。
図133Bおよび図141を参照して、素子形成面2aには、その左側部に1次側電極対41,42を形成するための1次側電極対形成領域47が設けられ、その右側部に2次側電極対43,44を形成するための2次側電極対形成領域48が設けられている。これらの各領域47,48は、平面視において、前後方向に長い矩形である。1次側電極対形成領域47と2次側電極対形成領域48との間の素子形成面2aに、コイル形成領域49が設けられている。コイル形成領域49は、この実施形態では、矩形に形成されている。
1次側電極対形成領域47の後半部分に第1電極形成領域47Aが設けられ、前半部分に第2電極形成領域47Bが設けられている。2次側電極対形成領域48の後半部分に第3電極形成領域48Aが設けられ、前半部分に第4電極形成領域48Bが設けられている。
第1電極形成領域47Aに、第1電極41の外部接続電極(第1外部接続電極)41Bが配置されており、第2電極形成領域47Bに、第2電極42の外部接続電極(第2外部接続電極)42Bが配置されている。第1外部接続電極41Bは、平面視で矩形であり、第1電極形成領域47Aのうち、第2電極形成領域47B側の縁部を除いた領域を覆っている。第2外部接続電極42Bは、平面視で矩形であり、第2電極形成領域47Bのうち、第1電極形成領域47A側の縁部を除いた領域を覆っている。
第3電極形成領域48Aに、第3電極43の外部接続電極(第3外部接続電極)43Bが配置されており、第4電極形成領域48Bに、第4電極44の外部接続電極(第4外部接続電極)44Bが配置されている。第3外部接続電極43Bは、平面視で矩形であり、第3電極形成領域48Aのうち、第4電極形成領域48B側の縁部を除いた領域を覆っている。第4外部接続電極44Bは、平面視で矩形であり、第4電極形成領域48Bのうち、第3電極形成領域48A側の縁部を除いた領域を覆っている。
第1外部接続電極41Bの表面および第2外部接続電極42Bの表面には、それぞれ複数の第1凹部84Aおよび複数の第2凹部84Bが形成されている。複数の第1凹部84Aは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。同様に、複数の第2凹部84Bは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。各凹部84A,84Bの横断面形状はV字状である。第3外部接続電極43Bおよび第4外部接続電極44Bの表面には、前記凹部84A,84Bは形成されていない。
図133B~図138および図141を参照して、基板2には、コイル形成領域49において、1次コイル形成用トレンチ11Aおよび2次コイル形成用トレンチ11Bが、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。各コイル形成用トレンチ11A,11Bは、平面視において螺旋状に形成されている。1次コイル形成用トレンチ11Aと2次コイル形成用トレンチ11Bとは、平面視において、一方のトレンチの間隙に他方のトレンチが配置されるように、配置されている。ただし、この実施形態では、2次コイル形成用トレンチ11Bの旋回数は、1次コイル形成用トレンチ11Aの旋回数よりも多いため、2次コイル形成用トレンチ11Bの内周側の一部の間隙には、1次コイル形成用トレンチ11Aは配置されていない。言い換えれば、1次コイル形成用トレンチ11Aと2次コイル形成用トレンチ11Bとは、平面視において、2次コイル形成用トレンチ11Bの内周側の一部を除いて、内周側から外周側に向かって交互に並ぶように配置されている。したがって、1次コイル形成用トレンチ11Aと2次コイル形成用トレンチ11Bとは、互いに交差しないように配置されている。この実施形態では、各コイル形成用トレンチ11A,11Bは、平面視において、四角の螺旋形に形成されており、基板2の各側面2cにそれぞれ平行な直線状部分を複数有している。
各コイル形成用トレンチ11A,11Bの断面(各コイル形成用トレンチ11A,11Bの螺旋方向に延びる方向に直交する方向の断面)は、基板2の厚さ方向に細長い矩形状である。各コイル形成用トレンチ11A,11Bの幅は、たとえば、1μm以上3μm以下であってもよい。また、各コイル形成用トレンチ11A,11Bの深さは、たとえば、10μm以上82μm以下であってもよい。各コイル形成用トレンチ11A,11Bの深さは、各コイル形成用トレンチ11A,11B内に形成されるコイル3A,3Bの内部抵抗を小さくするために10μm以上であることが好ましい。
さらに、第1電極形成領域47A内の第1外部接続電極41Bに対向する領域において、基板2には、複数の第1電極側トレンチ(凹部形成用トレンチ)21Aが、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。複数の第1電極側トレンチ21Aは、前記複数の第1凹部84Aに対向した位置に形成されている。したがって、複数の第1電極側トレンチ21Aは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。
同様に、第2電極形成領域47B内の第2外部接続電極42Bに対向する領域において、基板2には、複数の第2電極側トレンチ(凹部形成用トレンチ)21Bが、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。複数の第2電極側トレンチ21Bは、前記複数の第2凹部84Bに対向した位置に形成されている。したがって、複数の第2電極側トレンチ21Bは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。
各電極側トレンチ21A,21Bの断面は、基板2の厚さ方向に細長い矩形状である。この実施形態では、各電極側トレンチ21A,21Bの幅は、各コイル形成用トレンチ11A,11Bの幅より狭く形成されている。電極側トレンチ21A,21Bの深さは、各コイル形成用トレンチ11A,11Bの深さと同じ深さに形成されていてもよいし、それよりも浅く形成されていてもよい。この実施形態では、電極側トレンチ21A,21Bの深さは、各コイル形成用トレンチ11A,11Bの深さと同じ深さに形成されている。
図135に示すように、1次コイル形成用トレンチ11Aは、絶縁膜7に形成された第1トレンチ部分11Aaと、基板本体6に形成され、第1トレンチ部分11Aaと連通する第2トレンチ部分11Abとからなる。同様に、2次コイル形成用トレンチ11Bは、絶縁膜7に形成された第1トレンチ部分11Baと、基板本体6に形成され、第1トレンチ部分11Baと連通する第2トレンチ部分11Bbとからなる。
基板本体6における各コイル形成用トレンチ11A,11B(第2トレンチ部分11Ab,11Bb)の内面には、酸化膜等からなる絶縁膜12が形成されている。各コイル形成用トレンチ11A,11B(第2トレンチ部分11Ab,11Bb)内の絶縁膜12の表面および絶縁膜7における各コイル形成用トレンチ11A,11B(第1トレンチ部分11Aa,11Ba)の内面には、バリアメタル膜13が形成されている。バリアメタル膜13は、たとえば、TiNからなる。バリアメタル膜13の膜厚は、400Å~500Å程度である。各コイル形成用トレンチ11A,11B内に、導電体51が、バリアメタル膜13に接した状態で埋め込まれている。導電体51は、この実施形態では、タングステン(W)からなる。
1次コイル形成用トレンチ11A内に埋め込まれている導電体51によって1次コイル3Aが構成されている。したがって、1次コイル3Aは、平面視で、1次コイル形成用トレンチ11Aと同じパターンの螺旋状(四角の螺旋形状)となる。具体的には、1次コイル3Aは、基板2の各側面2cにそれぞれ平行な板状部分を複数有している。2次コイル形成用トレンチ11B内に埋め込まれている導電体51によって2次コイル3Bが構成されている。したがって、2次コイル3Bは、平面視で、2次コイル形成用トレンチ11Bと同じパターンの螺旋状(四角の螺旋形状)となる。具体的には、2次コイル3Bは、基板2の各側面2cにそれぞれ平行な板状部分を複数有している。このため、2次コイル3Bの巻数は、1次コイル3Aの巻き数よりも多い。
図139および図140に示すように、各電極側トレンチ21A,21Bは、絶縁膜7に形成された第1トレンチ部分21Aa,21Baと、基板本体6に形成され、第1トレンチ部分21Aa,21Baと連通する第2トレンチ部分21Ab,21Bbとからなる。基板本体6における各電極側トレンチ21A,21B(第2トレンチ部分21Ab,21Bb)の内面には、酸化膜等からなる絶縁膜12が形成されている。この実施形態では、基板本体6における電極側トレンチ21A,21B(第2トレンチ部分21Ab,21Bb)の内面に形成された絶縁膜12によって、第2トレンチ部分21Ab,21Bb内は埋め尽くされている。
絶縁膜7における第1電極側トレンチ21A(第1トレンチ部分21Aa)の内面には、バリアメタル膜13が形成されている。絶縁膜7における第1電極側トレンチ21A(第1トレンチ部分21Aa)内に、導電体51がバリアメタル膜13に接した状態で導電体51が埋め込まれている。第1電極側トレンチ21A内の導電体51の表面には第1凹部81A(第1の下地凹部)が形成されている。つまり、素子形成面2aの第1外部接続電極41Bに対向する領域に複数の第1凹部81Aが形成されている。複数の第1凹部81Aは、第1外部接続電極41Bの複数の第1凹部84Aに対向した位置に形成されている。したがって、これらの複数の第1凹部81Aは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。第1凹部81Aの横断面形状はV字状である。複数の第1凹部81Aは、基板2に形成された複数の第1電極側トレンチ21Aに起因して形成される。
同様に、絶縁膜7における第2電極側トレンチ21B(第1トレンチ部分21Ba)の内面には、バリアメタル膜(図示略)が形成されている。絶縁膜7における第2電極側トレンチ21B(第1トレンチ部分21Ba)内に、バリアメタル膜に接した状態で導電体(図示略)が埋め込まれている。第2電極側トレンチ21B内の導電体の表面には第2凹部81B(第1の下地凹部)が形成されている。つまり、素子形成面2aの第2外部接続電極42Bに対向する領域に複数の第2凹部81Bが形成されている。複数の第2凹部81Bは、第2外部接続電極42Bの複数の第2凹部84Bに対向した位置に形成されている。したがって、これらの複数の第2凹部81Bは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。第2凹部81Bの横断面形状はV字状である。複数の第2凹部81Bは、基板2に形成された複数の第2電極側トレンチ21Bに起因して形成される。
この実施形態では、各コイル形成用トレンチ11A,11Bおよび電極側トレンチ21A,21Bの内面に形成される絶縁膜12は熱酸化膜(SiO2)からなる。この熱酸化膜をこれらのトレンチ11A,11B,21A,21Bの内面に形成する際に、基板本体6におけるトレンチ11A,11B,21A,21Bの周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされている。この実施形態では、基板本体6におけるコイル形成用トレンチ11A,11B(第2トレンチ部分11Ab,11Bb)によって挟まれた壁の全体、隣接する2つの第1電極側トレンチ21A(第2トレンチ部分21Ab)間の壁の全体および隣接する2つの第2電極側トレンチ21B(第2トレンチ部分21Bb)間の壁の全体が熱酸化膜とされている例を示している。
基板2の素子形成面2a(絶縁膜7の表面)上には、素子形成面2aおよび導電体51を被覆するように、絶縁膜8が形成されている。絶縁膜8は、平面視で、素子形成面2aと整合する矩形である。絶縁膜8は、たとえば、USG(Undoped Silicate Glass)膜からなる。絶縁膜8には、1次コイル3Aの外周側端部を露出させる第1コンタクト孔14A(図133Bおよび図137参照)と、1次コイル3Aの内周側端部を露出させる第2コンタクト孔15A(図133Bおよび図134参照)とが形成されている。さらに、絶縁膜8には、2次コイル3Bの内周側端部を露出させる第3コンタクト孔14B(図133Bおよび図136参照)と、2次コイル3Bの外周側端部を露出させる第4コンタクト孔15B(図133Bおよび図138参照)とが形成されている。
さらに、絶縁膜8の表面には、図139および図140に示すように、第1電極形成領域47Aに複数の第1凹部82A(第2の下地凹部)が形成されている。複数の第1凹部82Aは、第1外部接続電極41Bの複数の第1凹部84A(前記第1凹部81A)に対向する位置に形成されている。したがって、複数の第1凹部82Aは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。第1凹部82Aの横断面形状はV字状である。第1凹部82Aは、その下地層である基板2の表面(素子形成面2a)の第1凹部81Aに起因して形成されている。
同様に、絶縁膜8の表面には、図139に示すように、第2電極形成領域47Bに複数の第2凹部82B(第2の下地凹部)が形成されている。複数の第2凹部82Bは、第2外部接続電極42Bの複数の第2凹部84B(第2凹部81B)に対向する位置に形成されている。したがって、複数の第2凹部82Bは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。第2凹部82Bの横断面形状はV字状である。第2凹部82Bは、その下地層である基板2の表面(素子形成面2a)の第2凹部81Bに起因して形成されている。前述したように、基板2の側面2cと絶縁膜8の外周面には、窒化膜等からなるパッシベーション膜9が形成されている。
絶縁膜8の表面には、第1電極41、第2電極42、第3電極43および第4電極44が形成されている。第1電極41は、絶縁膜8の表面に形成された第1電極膜41Aと、第1電極膜41Aに接合された第1外部接続電極41Bとを含む。第1電極膜41Aは、図133Bに示すように、1次コイル3Aの外周側端部に接続された引出し電極41Aaと、引出し電極41Aaと一体的に形成された第1パッド41Abとを含む。第1パッド41Abは、素子形成面2aの第1電極形成領域47A側のコーナ部に矩形に形成されている。この第1パッド41Abに第1外部接続電極41Bが接続されている。引出し電極41Aaは、図133Bおよび図137に示すように、絶縁膜8の表面から第1コンタクト孔14A内に入り込み、第1コンタクト孔14A内で1次コイル3Aの外周側端部に接続されている。引出し電極41Aaは、1次コイル3Aの一端部上を通って、第1パッド41Abに至る直線に沿って直線状に形成されている。
なお、1次コイル形成用トレンチ11Aの外周側端部を、第1パッド41Abの下方位置まで延長することにより、1次コイル3Aの外周側端部を第1パッド41Abの下方位置に配置させてもよい。このようにすると、第1コンタクト孔14Aを第1パッド41Abの下方位置に形成できるので、1次コイル3Aの一端部を第1パッド41Abに接続できるようになる。この場合には、第1電極膜41Aを第1パッド41Abのみから構成できるので、引出し電極41Aaは不要となる。
第2電極42は、絶縁膜8の表面に形成された第2電極膜42Aと、第2電極膜42Aに接合された第2外部接続電極42Bとを含む。第2電極膜42Aは、図133Bに示すように、1次コイル3Aの内周側端部に接続された引出し電極42Aaと、引出し電極42Aaと一体的に形成された第2パッド42Abとを含む。第2パッド42Abは、素子形成面2aの第2電極形成領域47B側のコーナ部に矩形に形成されている。この第2パッド42Abに第2外部接続電極42Bが接続されている。引出し電極42Aaは、図133Bおよび図134に示すように、絶縁膜8の表面から第2コンタクト孔15A内に入り込み、第2コンタクト孔15A内で1次コイル3Aの内周側端部に接続されている。引出し電極42Aaは、1次コイル3Aの内周側端部上を通って、第2パッド42Abに至る直線に沿って直線状に形成されている。
第3電極43は、絶縁膜8の表面に形成された第3電極膜43Aと、第3電極膜43Aに接合された第3外部接続電極43Bとを含む。第3電極膜43Aは、図133Bに示すように、2次コイル3Bの内周側端部に接続された引出し電極43Aaと、引出し電極43Aaと一体的に形成された第3パッド43Abとを含む。第3パッド43Abは、素子形成面2aの第3電極形成領域48A側のコーナ部に矩形に形成されている。この第3パッド43Abに第3外部接続電極43Bが接続されている。引出し電極43Aaは、図133Bおよび図136に示すように、絶縁膜8の表面から第3コンタクト孔14B内に入り込み、第3コンタクト孔14B内で2次コイル3Bの内周側端部に接続されている。引出し電極43Aaは、2次コイル3Bの内周側端部上を通って、第3パッド43Abに至る直線に沿って直線状に形成されている。
第4電極44は、絶縁膜8の表面に形成された第4電極膜44Aと、第4電極膜44Aに接合された第4外部接続電極44Bとを含む。第4電極膜44Aは、図133Bに示すように、2次コイル3Bの外周側端部に接続された引出し電極44Aaと、引出し電極44Aaと一体的に形成された第4パッド44Abとを含む。第4パッド44Abは、素子形成面2aの第4電極形成領域48B側のコーナ部に矩形に形成されている。この第2パッド42Abに第2外部接続電極42Bが接続されている。引出し電極44Aaは、図133Bおよび図138に示すように、絶縁膜8の表面から第4コンタクト孔15B内に入り込み、第4コンタクト孔15B内で2次コイル3Bの外周側端部に接続されている。引出し電極44Aaは、2次コイル3Bの外周側端部上を通って、第4パッド44Abに至る直線に沿って直線状に形成されている。電極膜41A~44Aとしては、この実施形態では、Al膜が用いられている。
なお、2次コイル形成用トレンチ11Bの外周側端部を、第4パッド44Abの下方位置まで延長することにより、2次コイル3Bの外周側端部を第4パッド44Abの下方位置に配置させてもよい。このようにすると、第4コンタクト孔15Bを第4パッド44Abの下方位置に形成できるので、2次コイル3Bの外周側端部を第4パッド44Abに接続できるようになる。この場合には、第4電極膜44Aを第4パッド44Abのみから構成できるので、引出し電極44Aaは不要となる。
第1電極膜41Aの第1パッド41Abの表面には、図139および図140に示すように、複数の第1凹部83A(第3の下地凹部)が形成されている。複数の第1凹部83Aは、第1外部接続電極41Bの第1凹部84A(第1凹部82A)に対向する位置に形成されている。したがって、複数の第1凹部83Aは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。第1凹部83Aの横断面形状はV字状である。第1凹部83Aは、その下地層である絶縁膜8の表面の第1凹部82Aに起因して形成されている。
同様に、第2電極膜42Aの第2パッド42Abの表面には、図139に示すように、複数の第2凹部83B(第3の下地凹部)が形成されている。複数の第2凹部83Bは、第2外部接続電極42Bの第2凹部84B(第2凹部82B)に対向する位置に形成されている。したがって、複数の第2凹部83Bは、平面視において、基板2の長手方向に延びた直線状であり、基板2の短手方向に間隔をおいて形成されている。第2凹部83Bの横断面形状はV字状である。第2凹部83Bは、その下地層である絶縁膜8の表面の第2凹部82Bに起因して形成されている。
第1~第4電極膜41A~44Aは、たとえば、窒化膜(SiN)からなるパッシベーション膜16によって覆われており、さらにパッシベーション膜16の上にポリイミド等の樹脂膜17が形成されている。パッシベーション膜16およびの樹脂膜17には、平面視において、第1パッド41Ab付近、第2パッド42Ab付近、第3パッド43Ab付近および第4パッド44Ab付近に対応した領域に、それぞれ第1、第2、第3および第4切除部18A,19A,18B,19B(図134、図136および図139参照)が形成されている。
第1切除部18Aによって、第1パッド41Ab表面における第3パッド43Ab側の縁部を除く領域が露出されている。第2切除部19Aによって、第2パッド42Ab表面における第4パッド44Ab側の縁部を除く領域が露出されている。第3切除部18Bによって、第3パッド43Ab表面における第1パッド41Ab側の縁部を除く領域が露出されている。第4切除部19Bによって、第4パッド44Ab表面における第2パッド42Ab側の縁部を除く領域が露出されている。言い換えれば、パッシベーション膜16および樹脂膜17は、平面視において、コイル形成領域49の他、第1電極形成領域47Aと第2電極形成領域47Bとの境界部領域および第3電極形成領域48Aと第4電極形成領域48Bとの境界部領域にも形成されている。
第1、第2、第3および第4切除部18A,19A,18B,19Bに、それぞれ第1、第2、第3および第4外部接続電極41B,42B,43B,44Bが埋め尽くされている。第1外部接続電極41Bおよび第3外部接続電極43Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って他方の外部接続電極側に向かって引き出された引出し部20を有している。同様に、第2外部接続電極42Bおよび第4外部接続電極44Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って他方の外部接続電極側に向かって引き出された引出し部20を有している。
この実施形態では、第1外部接続電極41Bは、第1切除部18A内において露出している第1電極膜41A(パッド41Ab)および絶縁膜8の表面に加えて、素子形成面2aにおける第1パッド41Ab側のコーナ部のパッシベーション膜9の上端面を覆うように形成されている。第1外部接続電極41Bの内方側の2つの側面を除く2つの側面は、素子形成面2aにおける第1パッド41Ab側のコーナ部の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
第2外部接続電極42Bは、第2切除部19A内において露出している第2電極膜42A(パッド42Ab)および絶縁膜8の表面に加えて、素子形成面2aにおける第2パッド42Ab側のコーナ部のパッシベーション膜9の上端面を覆うように形成されている。第2外部接続電極42Bの内方側の2つの側面を除く2つの側面は、素子形成面2aにおける第2パッド42Ab側のコーナ部の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
第3外部接続電極43Bは、第3切除部18B内において露出している第3電極膜43A(パッド43Ab)および絶縁膜8の表面に加えて、素子形成面2aにおける第3パッド43Ab側のコーナ部のパッシベーション膜9の上端面を覆うように形成されている。第3外部接続電極43Bの内方側の2つの側面を除く2つの側面は、素子形成面2aにおける第3パッド43Ab側のコーナ部の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
第4外部接続電極44Bは、第4切除部19B内において露出している第4電極膜44A(パッド44Ab)および絶縁膜8の表面に加えて、素子形成面2aにおける第4パッド44Ab側のコーナ部のパッシベーション膜9の上端面を覆うように形成されている。第4外部接続電極44Bの内方側の2つの側面を除く2つの側面は、素子形成面2aにおける第3パッド43Ab側のコーナ部の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。外部接続電極41B,42B,43B,44Bは、たとえば、電極膜41A,42A,43A,44Aに接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
前述したように、第1外部接続電極41Bの表面に複数の第1凹部84Aが形成され、第2外部接続電極42Bの表面に複数の第2凹部84Bが形成されている。第1凹部84Aは、その下地層である第1パッド41Abの表面の第1凹部83Aに起因して形成される。第1凹部83Aはその下地層の第1凹部82Aに起因して形成され、第1凹部82Aはその下地層の第1凹部81Aに起因して形成されるので、第1凹部84Aは第1凹部81Aに起因して形成されることになる。後述するように、第1凹部81Aは第1電極側トレンチ21Aに起因して形成される。したがって、第1外部接続電極41Bの第1凹部84Aは、第1電極側トレンチ21Aに起因して形成されることになる。
第2凹部84Bは、その下地層である第2パッド42Abの表面の第2凹部83Bに起因して形成される。第2凹部83Bは第2凹部82Bに起因して形成され、第2凹部82Bは第2凹部81Bに起因して形成されるので、第2凹部84Bは第2凹部81Bに起因して形成されることになる。第1凹部81Aが第1電極側トレンチ21Aに起因して形成されるように、第2凹部81Bは第2電極側トレンチ21Bに起因して形成される。したがって、第2外部接続電極42Bの第2凹部84Bは、第2電極側トレンチ21Bに起因して形成されることになる。
パッシベーション膜16および樹脂膜17は、素子形成面2aにおけるコイル形成領域49、第1外部接続電極41Bと第2外部接続電極42Bとの間の領域および第3外部接続電極43Bと第4外部接続電極44Bとの間の領域において、コイル3A,3B、絶縁膜8、電極膜41A~44Aを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板2の側面2cと絶縁膜8の外周面に形成されたパッシベーション膜9は、基板2の側面2cと絶縁膜8の外周面を保護する保護膜として機能している。
図142は、チップトランスの内部の電気的構造を示す電気回路図である。1次コイル3A(図142では記号L1で示す)の一端は第1電極41に接続され、1次コイル3Aの他端は第2電極42に接続されている。2次コイル3B(図142では記号L2で示す)の一端は第3電極43に接続され、2次コイル3Bの他端は第4電極44に接続されている。これにより、トランスとして機能する。
トランスの性能(品質)を表すパラメータとして、各コイルのQ(Quality Factor)値がある。コイルのQ値が高いほど損失が小さく、コイルは高周波用インダクタンスとして優れた特性を有することになる。
各コイル3A,3BのQ値は、次式(10)によって表される。
Q=2πfL/R …(10)
前記式(10)において、fはコイルに流れる電流の周波数、Lはコイル3A,3Bのインダクタンス、Rはコイル3A,3Bの内部抵抗である。
この第4発明の第4実施形態の構成では、基板2には素子形成面2aから掘り下げられた1次コイル形成用トレンチ11Aおよび2次コイル形成用トレンチ11Bが平面視で螺旋状に形成されている。1次コイル形成用トレンチ11A内に導電体51が埋め込まれることにより、1次コイル3Aが形成され、2次コイル形成用トレンチ11B内に導電体51が埋め込まれることにより、2次コイル3Bが形成されている。そのため、各コイル3A,3Bの断面積(各コイル3A,3Bの螺旋方向に延びる方向に直交する断面積)を大きくすることができるので、各コイル3A,3Bの内部抵抗(前記式(10)のR)を小さくすることができる。これにより、各コイル3A,3BのQ値を高くすることができるから、性能の高いチップトランスを提供できる。
また、この第4発明の第4実施形態では、第4発明の第1実施形態に比べて、1次コイル3Aと2次コイル3Bとを接近して配置させることができるので、より性能の高いチップトランスを提供できる。
また、基板2にコイル形成用トレンチ11A,11Bを形成し、コイル形成用トレンチ11A,11B内に導電体51を埋め込むことによってコイル3A,3Bを形成できるから、コイル3A,3Bの製造が容易である。これにより、製造が容易なチップトランスを提供できる。
また、この第4発明の第4実施形態では、第4発明の第3実施形態に比べて、1次コイル3Aと2次コイル3Bとを接近して配置させることができるので、より性能の高いチップトランスを提供できる。
チップトランス1Cに対する画像検査時には、各電極41~44の表面に光源からの光が照射され、カメラによってそれらの表面が撮像される。この実施形態では、1次側の第1外部接続電極41Bおよび第2外部接続電極42Bの表面に複数の凹部84A,84Bが形成されているが、2次側の第3外部接続電極43Bおよび第4外部接続電極44Bの表面には複数の凹部は形成されていない。1次側の外部接続電極41B,42Bの表面には凹部84A,84Bが形成されているので、これらの外部接続電極41B,42Bの表面に入射された光は凹部84A,84Bで乱反射される。これに対して、2次側の外部接続電極43B,44Bの表面には凹部は形成されていないので、これらの外部接続電極43B,44Bの表面に入射された光は乱反射されにくい。
そのため、カメラによって得られる1次側の外部接続電極41B,42Bに対する画像情報(たとえば輝度情報)と2次側の外部接続電極43B,44Bに対する画像情報との間に大きな差が生じる。これにより、カメラによって得られる画像情報に基いて、1次側電極対41,42と2次側電極つい43,44とを明確に識別できるようになる。つまり、この実施形態によれば、画像検査時に、1次側電極対41,42と2次側電極対43,44とを容易に判別できるようになる。
さらに、基板2の一方の表面である素子形成面2aに第1~第4電極41~44の外部接続電極41B~44Bがいずれも形成されている。そこで、図143に示すように、素子形成面2aを実装基板91に対向させて、外部接続電極41B~44Bをはんだ92によって実装基板91上に接合することにより、チップトランス1Cを実装基板91上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップトランス1Cを提供することができ、素子形成面2aを実装基板91の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップトランス1Aを実装基板91に接続できる。これによって、実装基板91上におけるチップトランス1Cの占有空間を小さくできる。とくに、実装基板91上におけるチップトランス1Cの低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
図129A~図129L、図130A~図130Eおよび図144A~図144Fを参照して、チップトランス1Cの製造方法について説明する。ここでは、第4発明の第3実施形態で用いた図129A~図129Lを図134の切断面に対応した工程図として用い、第4発明の第3実施形態で用いた図130A~図130Eを図135の切断面に対応した工程図として用いることにする。ただし、図129B~図129Lには電極側トレンチ21A,21Bの周囲壁に形成された絶縁体部30は表れていないが、第4発明の第4実施形態においては、これらの絶縁体部30は、図134に符号30で示されるように表れるものとする。図144A~図144Fは、第1凹部の製造工程を詳細に示す拡大断面図であり、図140に対応する切断面を示す。
まず、図129Aに示すように、基板本体6の元となる元基板50が用意される。元基板50の表面に熱酸化膜やCVD酸化膜等の絶縁膜7が形成される。この実施形態では、絶縁膜7は熱酸化膜である。絶縁膜7の表面は、基板2の素子形成面2aに対応している。
図131は、表面に絶縁膜7が形成された元基板50の一部の図解的な平面図である。素子形成面2aには、図131に示すように、複数のチップトランス1Cに対応した、チップトランス領域Xが、マトリクス状に配置されている。隣接するチップトランス領域Xの間には、境界領域Yが設けられている。境界領域Yは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜7が形成された元基板50に対して必要な工程を行った後に、境界領域Yに沿って元基板50を切り離すことにより、複数のチップトランス1Cが得られる。
表面に絶縁膜7が形成された元基板50に対して実行される工程は、次の通りである。まず、図129Aおよび図130Aおよび図144Aに示すように、フォトリソグラフィおよびエッチングにより、絶縁膜7のうち、1次コイル形成用トレンチ11A、2次コイル形成用トレンチ11B、第1電極側トレンチ21Aおよび第2電極側トレンチ21Bを形成すべき領域に対応する部分が除去される。これにより、絶縁膜7に1次コイル形成用トレンチ11Aの第1トレンチ部分11Aa、2次コイル形成用トレンチ11Bの第1トレンチ部分11Ba、第1電極側トレンチ21Aの第1トレンチ部分21Aaおよび第2電極側トレンチ21B(図示略)の第1トレンチ部分21Ba(図示略)が形成される。
そして、絶縁膜7からなるハードマスクを用いて、元基板50がエッチングされる。これにより、図129B、図130Aおよび図144Aに示すように、元基板50に1次コイル形成用トレンチ11Aの第2トレンチ部分11Ab、2次コイル形成用トレンチ11Bの第2トレンチ部分11Bb、第1電極側トレンチ21Aの第2トレンチ部分21Abおよび第2電極側トレンチ21B(図示略)の第2トレンチ部分21Bb(図示略)が形成される。これにより、絶縁膜7および元基板50に、1次コイル形成用トレンチ11A、2次コイル形成用トレンチ11B、第1電極側トレンチ21Aおよび第2電極側トレンチ21Bが形成される。各コイル形成用トレンチ11A,11Bおよび各電極側トレンチ21A,21Bは、たとえば、いわゆるボッシュプロセス(BOSCH PROCESS)を用いて形成されてもよい。ボッシュプロセスは、一般的に、MEMS(MICRO ELECTRO MECHANICAL SYSTEM)の空洞部分を作るために用いられるプロセスである。
次に、図129B、図130Bおよび図144Bに示すように、各コイル形成用トレンチ11A,11Bおよび各電極側トレンチ21A,21Bの内面に熱酸化法により絶縁膜(熱酸化膜)12が形成される。この際、元基板50におけるトレンチ11A,11B,21A,21B(第2トレンチ部分11Ab,11Bb,21Ab,21Bb)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。この実施形態では、基板本体6におけるコイル形成用トレンチ11A,12A(第2トレンチ部分11Ab,11Bb)によって挟まれた壁の全体が熱酸化膜とされる。また、この実施形態では、隣接する2つの第1電極側トレンチ21A(第2トレンチ部分21Ab)間の壁の全体および隣接する2つの第2電極側トレンチ21B(第2トレンチ部分21Bb)間の壁の全体が熱酸化膜とされる。また、各電極側トレンチ21A,21B(第2トレンチ部分21Ab,21Bb)の内面に形成された絶縁膜12によって、各電極側トレンチ21A,21B内は埋め尽くされる。
次に、たとえばスパッタ法により、トレンチ11A,11B,21A,21B内を含む素子形成面2a上に、TiNからなるバリアメタル膜13が形成される。これにより、図130Cに示すように、各コイル形成用トレンチ11A,11B内の絶縁膜12および絶縁膜7の表面ならびに各コイル形成用トレンチ11A,11B外の絶縁膜7の表面にTiNからなるバリアメタル膜13が形成される。また、図144Cに示すように、第1電極側トレンチ21A内の絶縁膜12および絶縁膜7の表面ならびに第1電極側トレンチ21A外の絶縁膜7の表面にバリアメタル膜13が形成される。同様に、第2電極側トレンチ21B内の絶縁膜12および絶縁膜7の表面ならびに第2電極側トレンチ21B外の絶縁膜7の表面にバリアメタル膜が形成される。この後、アニール処理が施される。
この後、図129C、図130Dおよび図144Dに示すように、たとえばCVD法により、各トレンチ11A,11B,21A,21B内を含む素子形成面2a上に、タングステン(W)からなる導電体51が堆積される。各トレンチ11A,11B,21A,21B内を含む素子形成面2aの全表面において、導電体51は同じ割合で堆積されていくため、導電体51の表面には、各トレンチ11A,11B,21A,21Bに対向した位置に、凹部80(図144D参照)が形成される。
次に、たとえばエッチバック法により、導電体51がその表面から全面エッチングされる。この全面エッチングは、導電体51の表面と絶縁膜7の表面とが面一となるまで続けられる。これにより、図129D、図130Eおよび図144Eに示すように、各トレンチ11A,11B,21A,21B内に、バリアメタル膜13に接した状態で導電体51が埋め込まれた状態となる。1次コイル形成用トレンチ11A内に埋め込まれた導電体51によって、平面視螺旋状の1次コイル3Aが形成され、2次コイル形成用トレンチ11B内に埋め込まれた導電体51によって、平面視螺旋状の2次コイル3Bが形成される。
導電体51はその全表面から同じ割合でエッチングされていくため、エッチング後の導電体51の表面には、エッチング前の凹部80に対向した位置に凹部81が形成される。ただし、説明の便宜上、図144Eには凹部81を図示しているが、図130Eでは凹部は省略されている。以下において、第1電極側トレンチ21A内の導電体51に形成された凹部81を「第1凹部81A」といい、第2電極側トレンチ21B内の導電体51に形成された凹部81を「第2凹部81B」ということにする。
次に、図129Eおよび図144Fに示すように、絶縁膜7(素子形成面2a)および導電体51を被覆するように、絶縁膜7上にUSG(Undoped Silicate Glass)膜等からなる絶縁膜8が形成される。この絶縁膜8は、たとえばCVD法によって形成される。このようにして形成された絶縁膜8の表面には、図144Fに示すように、第1凹部81Aに対向する位置に第1凹部82Aが形成される。図144Fには図示されていないが、第2凹部81Bに対向する位置に第2凹部82Bが形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜8のうち1次コイル3Aの外周側端部および内周側端部にそれぞれに対応する領域部分に、絶縁膜8を貫通する第1コンタクト孔14A(図137参照)および第2コンタクト孔15A(図129E参照)が形成される。同様に、絶縁膜8のうち2次コイル3Bの内周側端部および外周側端部にそれぞれに対応する領域部分に、絶縁膜8を貫通する第3コンタクト孔14B(図136参照)および第4コンタクト孔15B(図138参照)が形成される。
次に、たとえばスパッタにより、コンタクト孔14A,15A,14B,15B内を含む絶縁膜8上に、第1電極41~第4電極44を構成する電極膜が形成される。この実施形態では、Alからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図129Fおよび図144Fに示すように、前記電極膜が第1電極膜41A、第2電極膜42A、第3電極膜43Aおよび第4電極膜44Aに分離される。このようにして形成された第1電極膜41Aの表面には、図144Fに示すように、第1凹部82Aに対向する位置に第1凹部83Aが形成される。図144Fには、図示されていないが、第2凹部82Bに対向する位置に第2凹部83Bが形成される。
次に、図129Gに示すように、たとえばCVD法によって、窒化膜等のパッシベーション膜16が形成され、さらにポリイミドが塗布されることにより樹脂膜17が形成される。たとえば、感光性を付与したポリイミドが塗布され、第1~第4切除部18A,19A,18B,19Bに対応するパターンで露光した後、そのポリイミドが現像される。これにより、第1~第4切除部18A,19A,18B,19Bに対応した切除部を有する樹脂膜17が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜17をマスクとしたドライエッチングによってパッシベーション膜16に第1~第4切除部18A,19A,18B,19Bが形成される。
次に、図129Hに示すように、境界領域Y(図131参照)に整合する格子状の開口52aを有するレジストマスク52が形成される。このレジストマスク52を介してプラズマエッチングが行われ、それによって、図129Hに示すように、元基板50、絶縁膜7および絶縁膜8が、絶縁膜8の表面から所定の深さまでエッチングされる。これによって、境界領域Yに沿って、切断用の溝(スクライブ溝)53が形成される。
次に、レジストマスク52が剥離される。この後、図129Iに示すように、たとえばCVD法によって、パッシベーション膜9の材料となる窒化膜等からなる絶縁膜54が、元基板50の表面の全域に亘って形成される。このとき、溝53の内面(側壁面および底壁面)の全域にも絶縁膜54が形成される。
次に、図129Jに示すように、絶縁膜54が選択的にエッチングされる。具体的には、絶縁膜54のうち、溝53の側壁面上の絶縁膜54(パッシベーション膜9)以外の部分が除去される。これにより、各電極膜41A~44Aのうち、パッシベーション膜16および樹脂膜17によって覆われていない部分が露出される。また、溝53の底面上の絶縁膜54は除去される。
次に、図129Kおよび図144Fに示すように、第1~第4切除部18A,19A,18B,19Bから露出している第1~第4電極膜41A~44Aに、たとえばめっき(好ましくは無電界めっき)によって、たとえばNi、PdおよびAuが順にめっき成長される。これにより、第1~第4外部接続電極41B~44Bが形成される。このようにして形成された第1外部接続電極41Bの表面には、図144Fに示すように、第1凹部83Aに対向した位置に第1凹部84Aが形成される。図144Fには図示されていないが、第2外部接続電極42Bの表面には、第2凹部83Bに対向した位置に第2凹部84Bが形成される。
この後、先ダイシング(DBG;Dicing Before Grinding)法によって、複数のチップトランス領域Xが個片化される。具体的には、図129Lに示すように、まず、元基板50の表面側(外部接続電極側)に、粘着面72を有する支持テープ71が貼着される。次に、元基板50が裏面から、溝53の底部に到達するまで研磨される。これにより、複数のチップトランス領域Xは、個々のチップトランス1Cに分離される。その後、複数のチップトランス1Cに対して、第2発明の第1実施形態において説明した、図45A~図45Dに示した回収工程または図46A~図46Cに示した回収工程を実行してもよい。
前述した第4発明の第1~第4実施形態では、各コイル3A,3B(各コイル形成用トレンチ11A,11B)は、平面視において四角形の螺旋状に形成されているが、各コイル3A,3B(各コイル形成用トレンチ11A,11B)は、平面視において円形の螺旋状であってよい。また、各コイル3A,3B(各コイル形成用トレンチ11A,11B)は、平面視八角形の螺旋状等四角形以外の多角形の螺旋状であってもよい。
また、基板2は、絶縁性を有する材料からなる基板であってもよい。
[4]第5発明について
第5発明の目的は、大容量化および小型化が図れるチップコンデンサおよびそれを備えた回路アセンブリを提供することである。
第5発明の他の目的は、大容量化および小型化が図れるチップコンデンサの製造方法を提供することである。
第5発明は、次のような特徴を有している。
D1.素子形成面を有する基板と、前記素子形成面から掘り下げることにより前記基板に形成された第1内部電極形成用トレンチと、前記素子形成面から掘り下げることにより前記基板に形成され、前記素子形成面に直交する法線方向から見た平面視において、前記第1内部電極形成用トレンチと間隔をおいて平行に配置された第2内部電極形成用トレンチと、前記第1内部電極形成用トレンチ内に埋め込まれた導電体からなる第1内部電極と、前記第2内部電極形成用トレンチ内に埋め込まれた導電体からなる第2内部電極とを含む、チップコンデンサ。
この構成では、第1内部電極と第2内部電極と基板におけるそれらの間の壁とによって、キャパシタ要素を構成することができる。また、この構成では、第1内部電極と第2内部電極とを、基板の厚さ方向に直交する方向に対向させることができる。したがって、基板の表面の面積を大きくしなくても、第1内部電極と第2内部電極との対向面の面積を大きくすることが可能となる。これにより、大容量化および小型化が図れるチップコンデンサを提供できる。
また、基板に第1内部電極形成用トレンチおよび第2内部電極形成用トレンチを形成し、各内部電極形成用トレンチ内に導電体を埋め込むことによって第1内部電極および第2内部電極を形成できるから、第1内部電極および第2内部電極の製造が容易である。これにより、製造が容易なチップコンデンサを提供できる。
D2.前記素子形成面上に配置され、前記第1内部電極が電気的に接続された第1外部電極と、前記素子形成面上に配置され、前記第2内部電極が電気的に接続された第2外部電極とを含む、「D1.」に記載のチップコンデンサ。この構成では、第1外部電極と第2外部電極との間にキャパシタ要素が接続されたチップコンデンサが得られる。
D3.前記素子形成面が前記平面視で矩形であり、前記第1内部電極形成用トレンチおよび前記第2内部電極形成用トレンチは、それぞれ前記素子形成面の所定の一辺と平行な第1方向に沿って延びており、前記第1外部電極が前記素子形成面における前記第1方向の一端部上に配置されており、前記第2外部電極が前記素子形成面における前記第1方向の他端部上に配置されている、「D2.」に記載のチップコンデンサ。
D4.前記第1内部電極形成用トレンチは、前記素子形成面に沿う方向でかつ前記第1方向に直交する第2方向に間隔をおいて配置された複数の第1内部電極形成用トレンチを含み、前記第2内部電極形成用トレンチは、前記第2方向に間隔をおいて配置された複数の第2内部電極形成用トレンチを含み、前記複数の第1内部電極形成用トレンチと前記複数の第2内部電極形成用トレンチとは、前記第1内部電極形成用トレンチと前記第2内部電極形成用トレンチとが前記第2方向に交互に並ぶように配置されている、「D3.」に記載のチップコンデンサ。
この構成では、第1方向に延びた複数の第1内部電極と、第1方向に延び、かつ第1内部電極と第2方向に交互に配置された複数の第2内部電極とを、基板内に形成することができる。これにより、複数のキャパシタ要素を基板内に形成することができるともに、これらの複数のキャパシタ要素を第1外部電極と第2外部電極との間に並列接続することができるので、容量をさらに大きくできる。
D5.前記第1内部電極および前記第2内部電極を覆うように前記素子形成面上に形成され、前記第1内部電極の一部を露出させる第1コンタクト孔および前記第2内部電極の一部を露出させる第2コンタクト孔を有する絶縁膜を含み、前記絶縁膜上に、前記第1外部電極および前記第2外部電極が形成されており、前記第1外部電極は、前記第1コンタクト孔を介して前記第1内部電極に接続されており、前記第2外部電極は、前記第2コンタクト孔を介して前記第2内部電極に接続されている、「D2.」~「D4.」のいずれかに記載のチップコンデンサ。
D6.前記第1内部電極形成用トレンチおよび前記第2内部電極形成用トレンチの深さが10μm以上である、「D1.」~「D5.」のいずれかに記載のチップコンデンサ。この構成では、第1内部電極と第2内部電極との対向面の面積を大きくすることができるので、容量をより大きくできる。
D7.前記第1内部電極形成用トレンチおよび前記第2内部電極形成用トレンチの深さが10μm以上82μm以下である、「D1.」~「D5.」のいずれかに記載のチップコンデンサ。
D8.前記内部電極形成用トレンチの幅が1μm以上3μm以下である、「D1.」~「D7.」のいずれかに記載のチップコンデンサである。
D9.前記導電体がタングステンからなる、「D1.」~「D8.」のいずれかに記載のチップコンデンサ。
D10.実装基板と、前記実装基板に実装された、「D1.」~「D9.」のいずれかに記載のチップコンデンサを含む、回路アセンブリ。この構成により、大容量化および小型化が図れるチップコンデンサを用いた回路アセンブリを提供できる。
D11.前記チップコンデンサが、前記実装基板にワイヤレスボンディングによって接続されている「D10.」に記載の回路アセンブリ。この構成により、実装基板上におけるチップコンデンサの占有空間を小さくできるから、電子部品の高密度実装に寄与できる。
D12.素子形成面を有する基板に、第1内部電極形成用トレンチと、前記素子形成面に直交する法線方向から見た平面視において、前記第1内部電極形成用トレンチと間隔をおいて平行に配置された第2内部電極形成用トレンチとを、前記素子形成面から掘り下げることにより形成する第1工程と、前記第1電極形成用トレンチ内および前記第2内部電極形成用トレンチ内に導電体を埋め込むことにより、前記第1内部電極形成用トレンチ内に第1内部電極を形成するととともに前記第2内部電極形成用トレンチ内に第2内部電極を形成する第2工程とを含む、チップコンデンサの製造方法。
この製造方法によれば、基板に形成された第1内部電極形成用トレンチ内および第2内部電極形成用トレンチ内に導電体を埋め込むことにより、第1内部電極および第2内部電極を形成することができる。したがって、前述の請求項1において述べた効果と同様の効果を奏するチップコンデンサを提供できる。
D13.前記第1内部電極および前記第2内部電極を被覆するように前記素子形成面上に絶縁層を形成する第3工程と、前記第1内部電極の一部を露出させる第1コンタクト孔と、前記第2内部電極の一部を露出させる第2コンタクト孔とを、前記絶縁層に形成する第4工程と、前記第1コンタクト孔を介して前記第1内部電極に接触する第1外部電極と、前記第2コンタクト孔を介して前記第2内部電極に接触する第2外部電極とを、前記絶縁膜上に形成する第5工程とをさらに含む、「D12.」に記載のチップコンデンサの製造方法。
この製造方法によれば、素子形成面上に形成された絶縁膜上に、第1内部電極が接続された第1外部電極と、第2内部電極が接続された第2外部電極とを形成することができる。
第5発明の実施の形態を、図145~160Bを参照して詳細に説明する。図145~160B中の符号は、前述の第1発明~第4発明の説明に使用した図1~図144F中の符号とは無関係である。
図145は、この発明の一実施形態に係るチップコンデンサの一部切欠斜視図であり、図146はチップコンデンサの平面図である。図147は、図146のCXLVII-CXLVII線に沿う断面図であり、図148は、図146のCXLVIII-CXLVIII線に沿う断面図であり、図149は、図148の部分拡大断面図である。図150は、図146のCL-CL線に沿う断面図であり、図151は、図146のCLI-CLI線に沿う断面図である。図152は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。
図145を参照して、チップコンデンサ1は、微小なチップ部品であり、直方体形状である。チップコンデンサ1の平面形状は矩形であり、その長手方向の長さLが0.4mm程度、短手方向の長さWが0.2mm程度であってもよい。また、チップコンデンサ1の全体の厚さTは、0.15mm程度であってもよい。
チップコンデンサ1は、基板2と、基板2に形成された複数のキャパシタ要素C1~C7(図152参照)と、各キャパシタ要素C1~C7の一方の電極に共通接続された第1電極(第1外部電極)4と、キャパシタ要素C1~C7の他方の電極に共通接続された第2電極(第2外部電極)5とを含む。
基板2は、直方体状であり、一対の主面2a,2bと、4つの側面2cとを含む。前記一対の主面2a,2bのうちの一方(図145の上面側の主面2a)が素子形成面とされている。以下、この主面2aを「素子形成面2a」といい、素子形成面2aと反対側の主面2bを「裏面2b」という。この実施形態では、基板2は、基板本体6とその表面に形成された絶縁膜7とからなり、絶縁膜7における基板本体6側とは反対側の表面が素子形成面2aである。この実施形態においては、基板本体6はシリコン基板からなり、絶縁膜7は熱酸化膜(SiO2)からなる。素子形成面2aは、素子形成面2aに直交する法線方向から見た平面視において、矩形に形成されている。基板2の表面(素子形成面2a)は、絶縁膜8によって覆われている。基板2の4つの側面2cおよび絶縁膜8の外周面は窒化膜等のパッシベーション膜9で覆われている。
図146を参照して、素子形成面2aには、その一端部に第1電極4を形成するための第1電極形成領域10Aが設けられ、その他端部に第2電極5を形成するための第2電極形成領域10Bが設けられている。これらの各領域10A,10Bは、平面視において矩形である。第1電極形成領域10Aに、第1電極4の外部接続電極(第1外部接続電極)4Bが配置されており、第2電極形成領域10Bに、第2電極5の外部接続電極(第2外部接続電極)5Bが配置されている。第1外部接続電極4Bは、平面視で矩形であり、第1電極形成領域10Aの全域を覆っている。第2外部接続電極5Bは、平面視で矩形であり、第2電極形成領域10Bの全域を覆っている。第1外部接続電極4Bと第2外部接続電極5Bの間の素子形成面2aに、キャパシタ要素C1~C7の主要部分を形成するためのキャパシタ形成領域10Cが設けられている。
図146~図152を参照して、基板2には、複数の第1内部電極形成用トレンチ111Aおよび複数の第2内部電極形成用トレンチ111Bが、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。各内部電極形成用トレンチ111A,111Bは、素子形成面2aの長手方向に沿って延びている。これらの内部電極形成用トレンチ111A,111Bは、基板2の短手方向に所定の間隔を隔てて平行に延びている。このため、複数の内部電極形成用トレンチ111A,111Bは、平面視においてストライプ状に形成されている。この実施形態では、各内部電極形成用トレンチ111A,111Bは、第1電極形成領域10A内からキャパシタ形成領域10Cを通って第2電極形成領域10B内まで延びている。したがって、平面視において、各内部電極形成用トレンチ111A,111Bの一端部は第1電極形成領域10A内にあり、それらの他端部は第2電極形成領域10B内にある。
各内部電極形成用トレンチ111A,111Bの断面は、基板2の厚さ方向に細長い矩形状である。複数の第1内部電極形成用トレンチ111Aおよび第2内部電極形成用トレンチ111Bは、第1内部電極形成用トレンチ111Aと第2内部電極形成用トレンチ111Bとが基板2の短手方向に交互に並ぶにように、配置されている。各内部電極形成用トレンチ111A,111Bの幅は、たとえば、1μm以上3μm以下であってもよい。また、各内部電極形成用トレンチ111A,111Bの深さは、たとえば、10μm以上82μm以下であってもよい。
図149に示すように、各内部電極形成用トレンチ111A,111Bは、絶縁膜7に形成された第1トレンチ部分111Aa,111Baと、基板本体6に形成され、第1トレンチ部分111Aa,111Baと連通する第2トレンチ部分111Ab,111Bbとからなる。基板本体6における各内部電極形成用トレンチ111A,111B(第2トレンチ部分111Ab,111Bb)の内面には、酸化膜等からなる絶縁膜12が形成されている。この実施形態では、絶縁膜12は熱酸化膜(SiO2)からなり、この熱酸化膜を各内部電極形成用トレンチ111A,111Bの内面に形成する際に、基板本体6における各内部電極形成用トレンチ111A,111B(第2トレンチ部分111Ab,111Bb)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。この実施形態では、基板本体6において、隣接する第1内部電極形成用トレンチ111A(第2トレンチ部分111Ab)と第2内部電極形成用トレンチ111B(第2トレンチ部分111Bb)との間の壁の全体が熱酸化膜とされている例を示している。
各内部電極形成用トレンチ111A,111B(第2トレンチ部分111Ab,111Bb)内の絶縁膜12の表面および絶縁膜7における各内部電極形成用トレンチ111A,111B(第1トレンチ部分111Aa,111Ba)の内面には、バリアメタル膜13が形成されている。バリアメタル膜13は、たとえば、TiNからなる。バリアメタル膜13の膜厚は、400Å~500Å程度である。各内部電極形成用トレンチ111A,111B内に、導電体51がバリアメタル膜13に接した状態で埋め込まれている。導電体51は、この実施形態では、タングステン(W)からなる。
第1内部電極形成用トレンチ111A内に埋め込まれている導電体51によって第1内部電極103Aが構成され、第2内部電極形成用トレンチ111B内に埋め込まれている導電体51によって第2内部電極103Bが構成されている。これにより、複数の第1内部電極103Aと第2内部電極103Bとが、基板2内に形成される。これらの内部電極103A,103Bは、基板2の短手方向から見て、基板2の長手方向に長い矩形である。つまり、これらの内部電極103A,103Bは、基板2における短手方向に対向する2つの側面2cに対して平行な表面を有する平板状である。
特に図152を参照して、複数の第1内部電極103Aおよび第2内部電極103Bは、第1内部電極103Aと第2内部電極103Bとが基板2の短手方向に交互に並ぶように配置されている。したがって、隣り合う第1内部電極103Aと第2内部電極103Bとは基板2の短手方向において対向した対向面を有している。そして、隣り合う第1内部電極103Aと第2内部電極103Bとの対向面に挟まれた基板2の壁(絶縁体部30)が容量膜(誘電体膜)35を構成している。隣接する1組の第1内部電極103Aおよび第2内部電極103Bとそれらの間の容量膜35とによって1つのキャパシタ要素が構成されている。この実施形態では、第1内部電極103Aおよび第2内部電極103Bは4個ずつ設けられているので、隣接する第1内部電極103Aおよび第2内部電極103Bの組は7組ある。このため、7つのキャパシタ要素C1~C7が基板2に形成されている。第1内部電極103Aおよび第2内部電極103B(第1内部電極形成用トレンチ111Aおよび第2内部電極形成用トレンチ111B)は、それぞれ1個以上設けられていればよい。
基板2の素子形成面2a(絶縁膜7の表面)上には、素子形成面2aおよび導電体51(内部電極103A,103B)を被覆するように、絶縁膜8が形成されている。絶縁膜8は、平面視で、素子形成面2aと整合する矩形である。絶縁膜8は、たとえば、USG(Undoped Silicate Glass)膜からなる。絶縁膜8には、基板2の一端部側において、各第1内部電極103Aの対応する端部を露出させる第1コンタクト孔114(図146、図147、図148および図149参照)が形成されている。また、絶縁膜8には、基板2の他端部側において、各第2内部電極103Bの対応する端部を露出させる第2コンタクト孔115(図146および図150参照)が形成されている。前述したように、基板2の側面2cと絶縁膜8の外周面には、窒化膜等からなるパッシベーション膜9が形成されている。
絶縁膜8の表面には、第1電極4および第2電極5が形成されている。第1電極4は、絶縁膜8の表面に形成された第1電極膜(第1パッド)4Aと、第1電極膜4Aに接合された第1外部接続電極4Bとを含む。第1電極膜4Aは、図146に示すように、素子形成面2aの一端部に矩形に形成されている。平面視において、第1電極膜4Aの内方側縁部(第2電極5側の側縁部)は、第1電極形成領域10Aの内方側縁よりも内方側(第2電極5側)に突出している。この第1電極膜4Aに第1外部接続電極4Bが接続されている。第1電極膜4Aは、図146、図147、図148および図149に示すように、絶縁膜8の表面から第1コンタクト孔114内に入り込み、第1コンタクト孔114内で第1内部電極103Aの端部(第1電極4側の端部)に接続されている。
第2電極5は、絶縁膜8の表面に形成された第2電極膜(第2パッド)5Aと、第2電極膜5Aに接合された第2外部接続電極5Bとを含む。第2電極膜5Aは、図146に示すように、素子形成面2aの他端部に矩形に形成されている。平面視において、第2電極膜5Aの内方側縁部(第1電極4側の側縁部)は、第2電極形成領域10Bの内方側縁よりも内方側(第1電極4側)に突出している。この第2電極膜5Aに第2外部接続電極5Bが接続されている。第2電極膜5Aは、図146および図150に示すように、絶縁膜8の表面から第2コンタクト孔115内に入り込み、第2コンタクト孔115内で第2内部電極103Bの端部(第2電極5側の端部)に接続されている。電極膜4A,5Aとしては、この実施形態では、Al膜が用いられている。
第1電極膜4Aおよび第2電極膜5Aは、たとえば窒化膜(SiN)からなるパッシベーション膜16によって覆われており、さらにパッシベーション膜16の上にポリイミド等の樹脂膜17が形成されている。パッシベーション膜16およびの樹脂膜17には、第1電極膜4A表面の内方側の縁部を除く領域および第2電極膜5A表面の内方側の縁部を除く領域をそれぞれ露出させる2つの切除部18,19が形成されている。言い換えれば、パッシベーション膜16および樹脂膜17は、平面視で、素子形成面2aにおけるキャパシタ形成領域10Cに形成されており、絶縁膜8、第1電極膜4A表面の内方側の縁部および第2電極膜5A表面の内方側の縁部を覆っている。
一方の切除部18に第1外部接続電極4Bが埋め尽くされており、他方の切除部19に第2外部接続電極5Bが埋め尽くされている。第1外部接続電極4Bおよび第2外部接続電極5Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って基板2の内方に引き出された引出し部20を有している。この実施形態では、第1外部接続電極4Bは、切除部18内において露出している第1電極膜4Aおよび絶縁膜8の表面に加えて、基板2の一端部側のパッシベーション膜9の上端面を覆うように形成されている。第1外部接続電極4Bの内方側の側面を除く3つの側面は、基板2の一端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
同様に、第2外部接続電極5Bは、切除部19内において露出している第2電極膜5Aおよび絶縁膜8の表面に加えて、基板2の他端部側のパッシベーション膜9の上端面を覆うように形成されている。第2外部接続電極5Bの内方側の側面を除く3つの側面は、基板2の他端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。外部接続電極4B,5Bは、たとえば、電極膜4A,5Aに接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
パッシベーション膜16および樹脂膜17は、キャパシタ形成領域10Cにおいて、内部電極103A,103B、絶縁膜8、第1電極膜4Aおよび第2電極膜5Aを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板2の側面2cと絶縁膜8の外周面に形成されたパッシベーション膜9は、基板2の側面2cと絶縁膜8の外周面を保護する保護膜として機能している。
図153は、チップコンデンサの内部の電気的構造を示す電気回路図である。第1電極4と第2電極5との間に複数のキャパシタ要素C1~C7が並列に接続されている。これにより、所定の容量を有するコンデンサとして機能する。
特開2013-168633号公報記載のチップコンデンサでは、容量を大きくするためには、下部電極と上部電極との対向面の面積を大きくする必要がある。そのためには、基板の表面の面積を大きくしなければならず、小型化を図ることは困難である。
この第5発明の実施形態の構成では、基板2には、第1内部電極形成用トレンチ111Aと第2内部電極形成用トレンチ111Bとが、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。第1内部電極形成用トレンチ111Aと第2内部電極形成用トレンチ111Bとは、基板2の長手方向に平行にのびている。そして、第1内部電極形成用トレンチ111A内および第2内部電極形成用トレンチ111B内に導電体51が埋め込まれることにより、第1内部電極形成用トレンチ111A内に第1内部電極103Aが形成され、第2内部電極形成用トレンチ111B内に第2内部電極103Bが形成されている。第1内部電極103Aと第2内部電極103Bと基板2におけるそれらの間の壁とによって、キャパシタ要素が構成されている。
この第5発明の実施形態の構成によれば、第1内部電極103Aと第2内部電極103Bとを、基板2の厚さ方向に直交する方向に対向させることができる。したがって、基板2の表面の面積を大きくしなくても、第1内部電極103Aと第2内部電極103Bとの対向面の面積を大きくすることが可能となる。これにより、小型化および大容量化が図れるチップコンデンサを提供できる。
また、この第5発明の実施形態の構成では、複数の第1内部電極形成用トレンチ111Aと複数の第2内部電極形成用トレンチ111Bが、基板2に形成されている。複数の第1内部電極形成用トレンチ111Aと複数の第2内部電極形成用トレンチ111Bは、第1内部電極形成用トレンチ111Aと第2内部電極形成用トレンチ111Bとが交互に並ぶように、配置されている。このため、複数の第1内部電極103Aと複数の第2内部電極103Bとを、第1内部電極103Aと第2内部電極103Bとが交互に並ぶように配置することができる。これにより、基板2内に複数のキャパシタ要素C1~C7を形成できるので、容量をより大きくすることができる。
また、基板2に第1内部電極形成用トレンチ111Aおよび第2内部電極形成用トレンチ111Bを形成し、これらの内部電極形成用トレンチ111A,111B内に導電体51を埋め込むことによって第1内部電極103Aおよび第2内部電極103Bを形成できるから、第1内部電極103Aおよび第2内部電極103Bの製造が容易である。これにより、製造が容易なチップコンデンサを提供できる。
さらに、基板2の一方の表面である素子形成面2aに第1電極4および第2電極5の外部接続電極4B,5Bがいずれも形成されている。そこで、図154に示すように、素子形成面2aを実装基板91に対向させて、外部接続電極4B,5Bをはんだ92によって実装基板91上に接合することにより、チップコンデンサ1を実装基板91上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップコンデンサ1を提供することができ、素子形成面2aを実装基板91の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップコンデンサ1を実装基板91に接続できる。これによって、実装基板91上におけるチップコンデンサ1の占有空間を小さくできる。とくに、実装基板91上におけるチップコンデンサ1の低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
図155A~図155Lは、チップコンデンサの製造工程の一例を説明するための断面図であり、図147に対応する切断面を示す。図156A~図156Lは、チップコンデンサの製造工程の一例を説明するための断面図であり、図148に対応する切断面を示す。また、図157A~図157Eは、第1内部電極および第2内部電極の製造工程の詳細を示す部分拡大断面図であり、図149に対応する切断面を示す。
まず、図155A、図156Aおよび図157Aに示すように、基板本体6の元となる元基板50が用意される。元基板50の表面に熱酸化膜やCVD酸化膜等の絶縁膜7が形成される。この実施形態では、絶縁膜7は熱酸化膜である。絶縁膜7の表面は、基板2の素子形成面2aに対応している。
図158は、表面に絶縁膜7が形成された元基板50の一部の図解的な平面図である。素子形成面2aには、図158に示すように、複数のチップコンデンサ1に対応した、チップコンデンサ領域Xが、マトリクス状に配置されている。隣接するチップコンデンサ領域Xの間には、境界領域Yが設けられている。境界領域Yは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜7が形成された元基板50に対して必要な工程を行った後に、境界領域Yに沿って元基板50を切り離すことにより、複数のチップコンデンサ1が得られる。
表面に絶縁膜7が形成された元基板50に対して実行される工程は、次の通りである。まず、図155Aおよび図156Aに示すように、フォトリソグラフィおよびエッチングにより、絶縁膜7のうち、第1および第2内部電極形成用トレンチ111A,111Bを形成すべき領域に対応する部分が除去される。これにより、絶縁膜7に第1および第2内部電極形成用トレンチ111A,111Bの第1トレンチ部分111Aa,111Baが形成される。そして、絶縁膜7からなるハードマスクを用いて、元基板50がエッチングされる。これにより、図155B、図156Bおよび図157Aに示すように、第1および第2内部電極形成用トレンチ111A,111Bの第2トレンチ部分111Ab,111Bbが、元基板50に形成される。これにより、絶縁膜7および元基板50に、第1および第2内部電極形成用トレンチ111A,111Bが形成される。各内部電極形成用トレンチ111A,111Bは、たとえば、いわゆるボッシュプロセス(BOSCH PROCESS)を用いて形成されてもよい。ボッシュプロセスは、一般的に、MEMS(MICRO ELECTRO MECHANICAL SYSTEM)の空洞部分を作るために用いられるプロセスである。
次に、図155B、図156Bおよび図157Bに示すように、各内部電極形成用トレンチ111A,111Bの内面に熱酸化法により絶縁膜(熱酸化膜)12が形成される。この際、元基板50における各内部電極形成用トレンチ111A,111B(第2トレンチ部分111Ab,111Bb)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。図155Bおよび図156Bには、絶縁膜12は省略されているが、絶縁体部30は図示されている。この実施形態では、元基板50において、隣接する第1内部電極形成用トレンチ111A(第2トレンチ部分111Ab)および第2内部電極形成用トレンチ111B(第2トレンチ部分111Bb)によって挟まれた壁の全体が熱酸化膜とされる。
次に、たとえばスパッタ法により、各内部電極形成用トレンチ111A,111B内を含む素子形成面2a上に、TiNからなるバリアメタル膜13が形成される。これにより、図157Cに示すように、各内部電極形成用トレンチ111A,111B内の絶縁膜12および絶縁膜7の表面ならびに各内部電極形成用トレンチ111A,111B外の絶縁膜7の表面にTiNからなるバリアメタル膜13が形成される。この後、アニール処理が施される。この後、図155C、図156Cおよび図157Dに示すように、たとえばCVD法により、各内部電極形成用トレンチ111A,111B内を含む素子形成面2a上に、タングステン(W)からなる導電体51が堆積される。
次に、たとえばエッチバック法により、導電体51がその表面から全面エッチングされる。この全面エッチングは、導電体51の表面と絶縁膜7の表面とが面一となるまで続けられる。これにより、図155D、図156Dおよび図157Eに示すように、各内部電極形成用トレンチ111A,111B内に、バリアメタル膜13に接した状態で導電体51が埋め込まれた状態となる。第1内部電極形成用トレンチ111A内に埋め込まれた導電体51によって、第1内部電極103Aが形成される。また、第2内部電極形成用トレンチ111B内に埋め込まれた導電体51によって、第2内部電極103Bが形成される。
次に、図155Eおよび図156Eに示すように、絶縁膜7(素子形成面2a)および導電体51(内部電極103A,103B)を被覆するように、絶縁膜7上にUSG(Undoped Silicate Glass)膜等からなる絶縁膜8が形成される。この絶縁膜8は、たとえばCVD法によって形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜8のうち、各第1内部電極103Aにおける基板2の一端部側の端部および各第2内部電極103Bにおける基板2の他端部側の端部に対応する領域に、それぞれ絶縁膜8を貫通する第1コンタクト孔114(図155E、156E参照)および第2コンタクト孔115(図150参照)が形成される。
次に、たとえばスパッタにより、コンタクト孔114,115内を含む絶縁膜8上に、第1電極膜4Aおよび第2電極膜5Aを構成する電極膜が形成される。この実施形態では、Alからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図155Fおよび156Fに示すように、前記電極膜が第1電極膜4Aおよび第2電極膜5Aに分離される。
次に、図155Gおよび図156Gに示すように、たとえばCVD法によって、窒化膜等のパッシベーション膜16が形成され、さらにポリイミドが塗布されることにより樹脂膜17が形成される。たとえば、感光性を付与したポリイミドが塗布され、切除部18,19に対応するパターンで露光した後、そのポリイミドが現像される。これにより、切除部18,19に対応した切除部を有する樹脂膜17が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜17をマスクとしたドライエッチングによってパッシベーション膜16に切除部18,19が形成される。
次に、図155Hおよび156Hに示すように、境界領域Y(図158参照)に整合する格子状の開口52aを有するレジストマスク52が形成される。このレジストマスク52を介してプラズマエッチングが行われ、それによって、元基板50、絶縁膜7および絶縁膜8が、絶縁膜8の表面から所定の深さまでエッチングされる。これによって、境界領域Yに沿って、切断用の溝(スクライブ溝)53が形成される。
次に、レジストマスク52が剥離される。この後、図155Iおよび図156Iに示すように、たとえばCVD法によって、パッシベーション膜9の材料となる窒化膜等からなる絶縁膜54が、元基板50の表面の全域に亘って形成される。このとき、溝53の内面(側壁面および底壁面)の全域にも絶縁膜54が形成される。
次に、図155Jおよび図156Jに示すように、絶縁膜54が選択的にエッチングされる。具体的には、絶縁膜54のうち、溝53の側壁面上の絶縁膜54(パッシベーション膜9)以外の部分が除去される。これにより、電極膜4A,5Aのうち、パッシベーション膜16および樹脂膜17によって覆われていない部分が露出される。また、溝53の底面上の絶縁膜54は除去される。
次に、図155Kおよび156Kに示すように、各切除部18,19から露出している第1電極膜4Aおよび第2電極膜5Aに、たとえばめっき(好ましくは無電界めっき)によって、たとえばNi、PdおよびAuが順にめっき成長される。これにより、第1外部接続電極4Bおよび第2外部接続電極5Bが形成される。
この後、先ダイシング(DBG;Dicing Before Grinding)法によって、複数のチップコンデンサ領域Xが個片化される。具体的には、図155Lおよび図156Lに示すように、まず、元基板50の表面側(外部接続電極側)に、粘着面72を有する支持テープ71が貼着される。次に、元基板50が裏面から、溝53の底部に到達するまで研磨される。これにより、複数のチップコンデンサ領域Xは、個々のチップコンデンサ1に分離される。その後、複数のチップコンデンサ1に対して、第2発明の第1実施形態において説明した、図45A~図45Dに示した回収工程または図46A~図46Cに示した回収工程を実行してもよい。
図159Aおよび図159Bは、前述した第5発明の一実施形態のチップコンデンサ1に対する外部接続電極の変形例を示す断面図である。図159Aは、図147に対応する切断面を示し、図159Bは、図148に対応する切断面を示している。図159Aおよび図159Bにおいて、前述の図147および図148の各部に対応する部分には、図147および図148と同じ符号を付して示す。
パッシベーション膜16および樹脂膜17における一方の切除部18に第1外部接続電極4Bが埋め尽くされ、他方の切除部19に第2外部接続電極5Bが埋め尽くされている。
第1外部接続電極4Bは、基板2の一端部側のパッシベーション膜9の上部を覆うように、絶縁膜8表面の周縁部から、基板2の一端部側の三方の側面2cを覆うパッシベーション膜9の表面に跨るように形成されている。つまり、第1外部接続電極4Bは、切除部18内において露出している第1電極膜4Aおよび絶縁膜8の表面に加えて、基板2の三方の側面2c上のパッシベーション膜9をも覆うように形成されている。
同様に、第2外部接続電極5Bは、基板2の他端部側のパッシベーション膜9の上部を覆うように、絶縁膜8表面の周縁部から、基板2の他端部側の三方の側面2cを覆うパッシベーション膜9の表面に跨るように形成されている。つまり、第2外部接続電極5Bは、切除部19内において露出している第2電極膜5Aおよび絶縁膜8の表面に加えて、基板2の他端部側の三方の側面2c上のパッシベーション膜9をも覆うように形成されている。
このように、このチップコンデンサ1では、第1外部接続電極4Bが基板2の一端部側の三方の側面2cを覆うように形成され、第2外部接続電極5Bが基板2の他端部側の三方の側面2cを覆うように形成されている。すなわち、基板2上の素子形成面2aに加えて、基板2の側面2cにも外部接続電極4B,5Bが形成されている。これにより、前述の図154に示すような形態で、チップコンデンサ1の外部接続電極4B,5Bを実装基板にはんだ付けする場合、外部接続電極4B,5Bと実装基板との間の接合面積を拡大することができる。その結果、外部接続電極4B,5Bの実装基板に対する接合強度を向上させることができる。
図160Aは、各内部電極形成用トレンチ111A,111B内に埋め込まれる導電体の変形例を示す図であり、図149に対応した部分拡大断面図である。図160Bは、図160Aの部分拡大断面図である。
図160Aに示すように、各内部電極形成用トレンチ111A,111Bの幅W2は、たとえば10μm以下、より具体的には、3μm以上9μm以下であってもよい。また、各内部電極形成用トレンチ111A,111Bの深さDは、たとえば10μm以上、より具体的には、30μm以上80μm以下であってもよい。
この変形例においては、図160Aおよび図160Bに示すように、各内部電極形成用トレンチ111A,111B内には、前述の第2発明の第1実施形態に対する導電体51の変形例と同様の構成で、導電体51が埋め込まれている(図48Aおよび図48Bも併せて参照)。なお、各内部電極形成用トレンチ111A,111Bは同様の構成を有しているので、図160Bでは、第1内部電極形成用トレンチ111A側の構成に対応する第2内部電極形成用トレンチ111B側の構成の符号をかっこ内に記載して示している。
前述の第5発明の実施形態では、基板2は、基板本体6と基板本体の表面に形成された絶縁膜7とから構成されているが、基板2は、絶縁性を有する材料からなる基板であってもよい。
[5]第6発明について
第6発明の目的は、インダクタとコンデンサとを含むLC複合素子チップおよびそれを備えた回路アセンブリを提供することである。
第6発明の他の目的は、インダクタとコンデンサとを含むLC複合素子チップの製造方法を提供することである。
第6発明は、次のような特徴を有している。
E1.コンデンサ形成領域とインダクタ形成領域とを含む素子形成面を有する基板と、前記コンデンサ形成領域において、前記素子形成面から掘り下げることにより前記基板に形成された第1内部電極形成用トレンチと、前記コンデンサ形成領域において、前記素子形成面から掘り下げることにより前記基板に形成され、前記素子形成面に直交する法線方向から見た平面視において、前記第1内部電極形成用トレンチと間隔をおいて平行に配置された第2内部電極形成用トレンチと、前記インダクタ形成領域において、前記素子形成面から掘り下げることにより前記基板に形成され、前記平面視において螺旋状のコイル形成用トレンチと、前記第1内部電極形成用トレンチ内に埋め込まれた導電体からなる第1内部電極と、前記第2内部電極形成用トレンチ内に埋め込まれた導電体からなる第2内部電極と、前記コイル形成用トレンチ内に埋め込まれた導電体から構成されるコイルとを含む、LC複合素子チップ。
この構成では、第1内部電極と第2内部電極と基板におけるそれらの間の壁とによって、キャパシタ要素が構成される。したがって、基板内に、コイルとキャパシタ要素とを形成することができるから、インダクタとコンデンサとを含むLC複合素子チップが得られる。
また、この構成では、第1内部電極と第2内部電極とを、基板の厚さ方向に直交する方向に対向させることができる。したがって、基板表面におけるコンデンサ形成領域の面積を大きくしなくても、第1内部電極と第2内部電極との対向面の面積を大きくすることが可能となる。また、この構成では、コイルの断面積(コイルの螺旋方向に延びる方向に直交する断面積)を大きくすることができるので、コイルの内部抵抗を小さくすることができる。これにより、コイルのQ値を高くすることができる。したがって、この構成によれば、コンデンサの大容量化、インダクタの高性能化および小型化が図れるLC複合素子チップを提供できる。
また、基板に第1内部電極形成用トレンチ、第2内部電極形成用トレンチおよびコイル形成用トレンチを形成し、これらのトレンチ内に導電体を埋め込むことによって第1内部電極、第2内部電極およびコイルを形成できるから、キャパシタ要素およびコイルの製造が容易である。これにより、製造が容易なLC複合素子チップを提供できる。
E2.前記素子形成面上に配置され、前記第1内部電極および前記第2内部電極のうちのいずれか一方の内部電極と前記コイルの一端部とが電気的に接続された共通外部電極と、前記素子形成面上に配置され、前記第1内部電極および前記第2内部電極のうちの他方の内部電極が電気的に接続された内部電極接続用外部電極と、前記素子形成面上に配置され、前記コイルの他端部が電気的に接続されたコイル接続用外部電極とを含む、「E1.」に記載のLC複合素子チップ。
この構成では、内部電極接続用外部電極と共通外部電極との間にキャパシタ要素が接続され、共通外部電極とコイル接続用外部電極との間にコイルが接続されたLC複合素子チップが得られる。
E3.前記素子形成面が前記平面視で矩形であり、前記コンデンサ形成領域および前記インダクタ形成領域は、前記素子形成面の所定の一辺に平行な第1方向に並んで配置されるように、前記素子形成面に設けられており、前記第1内部電極形成用トレンチおよび前記第2内部電極形成用トレンチは、前記コンデンサ形成領域内においてそれぞれ前記第1方向に沿って延びており、前記内部電極接続用外部電極は、前記コンデンサ形成領域の前記第1方向の両端部のうち、前記インダクタ形成領域側とは反対側の端部上に配置されており、前記共通外部電極は、前記コンデンサ形成領域と前記インダクタ形成領域とに跨る領域上に配置されており、前記コイル接続用外部電極は、前記インダクタ形成領域の前記第1方向の両端部のうち、前記コンデンサ形成領域側とは反対側の端部上に配置されている、「E2.」に記載のLC複合素子チップ。
E4.前記第1内部電極形成用トレンチは、前記素子形成面に沿う方向でかつ前記第1方向に直交する第2方向に間隔をおいて配置された複数の第1内部電極形成用トレンチを含み、前記第2内部電極形成用トレンチは、前記第2方向に間隔をおいて配置された複数の第2内部電極形成用トレンチを含み、前記複数の第1内部電極形成用トレンチと前記複数の第2内部電極形成用トレンチとは、前記第1内部電極形成用トレンチと前記第2内部電極形成用トレンチとが前記第2方向に交互に並ぶように配置されている、「E3.」に記載のLC複合素子チップ。
この構成では、第1方向に延びた複数の第1内部電極と、第1方向に延び、かつ第1内部電極と第2方向に交互に配置された複数の第2内部電極とを、基板内に形成することができる。これにより、複数のキャパシタ要素を基板内に形成することができるともに、これらの複数のキャパシタ要素を内部電極接続用外部電極と共通外部電極との間に並列接続することができるので、コンデンサの容量をさらに大きくできる。
E5.前記素子形成面が前記平面視で矩形であり、前記コンデンサ形成領域および前記インダクタ形成領域は、前記素子形成面の所定の一辺に平行な第1方向に並んで配置されるように、前記素子形成面に設けられており、前記第1内部電極形成用トレンチおよび前記第2内部電極形成用トレンチは、前記コンデンサ形成領域内において、それぞれ、前記素子形成面に沿う方向でかつ前記第1方向に直交する第2方向に沿って延びており、前記共通外部電極は、前記素子形成面の前記第2方向の両端部のうちの一端部上に配置されており、前記内部電極接続用外部電極は、前記素子形成面の前記第2方向の他端部における前記コンデンサ形成領域側の領域上に配置されており、前記コイル接続用外部電極は、前記素子形成面の前記第2方向の他端部における前記インダクタ形成領域側の領域上に配置されている、「E2.」に記載のLC複合素子チップ。
E6.前記第1内部電極形成用トレンチは、前記第1方向に間隔をおいて配置された複数の第1内部電極形成用トレンチを含み、前記第2内部電極形成用トレンチは、前記第1方向に間隔をおいて配置された複数の第2内部電極形成用トレンチを含み、前記複数の第1内部電極形成用トレンチと前記複数の第2内部電極形成用トレンチとは、前記第1内部電極形成用トレンチと前記第2内部電極形成用トレンチとが前記第1方向に交互に並ぶように配置されている、「E5.」に記載のLC複合素子チップ。
この構成では、第2方向に延びた複数の第1内部電極と、第2方向に延び、かつ第1内部電極と第1方向に交互に配置された複数の第2内部電極とを、基板内に形成することができる。これにより、複数のキャパシタ要素を基板内に形成することができるともに、これらの複数のキャパシタ要素を共通外部電極と内部電極接続用外部電極との間に並列接続することができるので、コンデンサの容量をさらに大きくできる。
E7.前記第1内部電極、前記第2内部電極および前記コイルを覆うように前記素子形成面上に形成され、前記第1内部電極の一部を露出させる第1コンタクト孔、前記第2内部電極の一部を露出させる第2コンタクト孔、前記コイルの一端部を露出させる第3コンタクト孔および前記コイルの他端部を露出させる第4コンタクト孔を有する絶縁膜を含み、前記絶縁膜上に、前記共通外部電極、前記内部電極接続用外部電極および前記コイル接続用外部電極が形成されており、前記共通外部電極は、前記第1コンタクト孔および前記第2コンタクト孔のうちのいずれか一方のコンタクト孔を介して、前記第1内部電極および前記第2内部電極のうち当該一方のコンタクト孔から露出する一方の内部電極に接続されているとともに、前記第3コンタクト孔を介して前記コイルの一端部に接続されており、前記内部電極接続用外部電極は、前記第1コンタクト孔および前記第2コンタクト孔のうちの他方のコンタクト孔を介して、前記第1内部電極および前記第2内部電極のうち当該他方のコンタクト孔から露出する他方の内部電極に接続されており、前記コイル接続用外部電極は、前記第4コンタクト孔を介して前記コイルの他端部に接続されている、「E2.」~「E6.」のいずれかに記載のLC複合素子チップ。
E8.前記第1内部電極形成用トレンチ、前記第2内部電極形成用トレンチおよび前記コイル形成用トレンチの深さが10μm以上である、「E1.」~「E7.」のいずれかに記載のLC複合素子チップ。この構成では、第1内部電極と第2内部電極との対向面の面積を大きくすることができるので、コンデンサの容量をより大きくできる。また、この構成では、コイルの断面積を大きくすることができるので、コイルの内部抵抗を小さくすることができる。これにより、コイルのQ値をより高くすることができる。
E9.前記第1内部電極形成用トレンチ、前記第2内部電極形成用トレンチおよび前記コイル形成用トレンチの深さが10μm以上82μm以下である、「E1.」~「E7.」のいずれかに記載のLC複合素子チップ。
E10.前記第1内部電極形成用トレンチ、前記第2内部電極形成用トレンチおよび前記コイル形成用トレンチの幅が、1μm以上3μm以下である、「E1.」~「E9.」のいずれかに記載のLC複合素子チップ。
E11.前記導電体がタングステンからなる、「E1.」~「E10.」のいずれかに記載のLC複合素子チップ。
E12.実装基板と、前記実装基板に実装された、「E1.」~「E11.」のいずれかに記載のLC複合素子チップとを含む、回路アセンブリ。この構成により、インダクタとコンデンサとを含むLC複合素子チップを用いた回路アセンブリを提供できる。
E13.前記LC複合素子チップが、前記実装基板にワイヤレスボンディングによって接続されている、「E12.」に記載の回路アセンブリ。この構成により、実装基板上におけるLC複合素子チップの占有空間を小さくできるから、電子部品の高密度実装に寄与できる。
E14.コンデンサ形成領域とインダクタ形成領域とを含む素子形成面を有する基板を用意する第1工程と、前記コンデンサ形成領域において、前記基板に、第1内部電極形成用トレンチと、前記素子形成面に直交する法線方向から見た平面視において、前記第1内部電極形成用トレンチと間隔をおいて平行に配置された第2内部電極形成用トレンチとを、前記素子形成面から掘り下げることにより形成するとともに、前記インダクタ形成領域において、前記平面視において螺旋状のコイル形成用トレンチを、前記素子形成面から掘り下げることにより形成する第2工程と、前記第1電極形成用トレンチ内、前記第1内部電極形成用トレンチ内および前記コイル形成用トレンチ内に導電体を埋め込むことにより、前記第1電極形成用トレンチ内、前記第1内部電極形成用トレンチ内および前記コイル形成用トレンチ内に、それぞれ第1内部電極、第2内部電極およびコイルを形成する第3工程とを含む、LC複合素子チップの製造方法。
この製造方法によれば、基板に形成された第1内部電極形成用トレンチ内、第2内部電極形成用トレンチ内およびコイル形成用トレンチ内に導電体を埋め込むことにより、第1内部電極、第2内部電極およびコイルを形成することができる。したがって、前述の「E1.」において述べた効果と同様の効果を奏するLC複合素子チップを提供できる。
E15.前記第1内部電極、前記第2内部電極および前記コイルを被覆するように前記素子形成面上に絶縁層を形成する第4工程と、前記第1内部電極の一部を露出させる第1コンタクト孔と、前記第2内部電極の一部を露出させる第2コンタクト孔と、前記コイルの一端部を露出させる第3コンタクト孔と、前記コイルの他端部を露出させる第4コンタクト孔とを、前記絶縁層に形成する第5工程と、前記第1コンタクト孔および前記第2コンタクト孔のうちのいずれか一方のコンタクト孔を介して、前記第1内部電極および前記第2内部電極のうち当該一方のコンタクト孔から露出する一方の内部電極に接触するとともに、前記第3コンタクト孔を介して前記コイルの一端部に接触する共通外部電極と、前記第1コンタクト孔および前記第2コンタクト孔のうちの他方のコンタクト孔を介して、前記第1内部電極および前記第2内部電極のうち当該他方のコンタクト孔から露出する他方の内部電極に接触する内部電極接続用外部電極と、前記第4コンタクト孔を介して前記コイルの他端部に接触するコイル接続用外部電極とを、前記絶縁膜上に形成する第6工程とをさらに含む、「E14.」に記載のLC複合素子チップの製造方法。
この製造方法によれば、素子形成面上に形成された絶縁膜上に、第1内部電極および第2内部電極のうちのいずれか一方とコイルの一端部とが接続された共通外部電極と、第1内部電極および第2内部電極のうちの他方が接続された内部電極接続用外部電極と、コイルの他端部が接続されたコイル接続用外部電極とを形成することができる。
第6発明の実施の形態を、図161~図198を参照して詳細に説明する。図161~図198中の符号は、前述の第1発明~第5発明の説明に使用した図1~図160B中の符号とは無関係である。
図161は、第6発明の第1実施形態に係るLC複合素子チップの一部切欠斜視図である。
LC複合素子チップ1は、微小なチップ部品であり、直方体形状である。LC複合素子チップ1の平面形状は矩形であり、その長手方向の長さLが0.8mm程度、短手方向の長さWが0.2mm程度であってもよい。また、LC複合素子チップ1の全体の厚さTは、0.15mm程度であってもよい。
LC複合素子チップ1は、基板2と、基板2に形成された複数のキャパシタ要素C1~C7(図169参照)と、基板2の内部に形成されたコイル3と、各キャパシタ要素C1~C7の一方の電極に共通接続された第1電極(第1外部電極)61と、キャパシタ要素C1~C7の他方の電極に共通接続されるとともにコイル3の一端部に接続された第2電極(第2外部電極)62と、コイル3の他端部に接続された第3電極(第3外部電極)63とを含む。
図162は、LC複合素子チップの平面図である。図163Aは、図162のCLXIIIA-CLXIIIA線に沿う断面図であり、図163Bは、図163Aの部分拡大断面図である。図164Aは、図162のCLXIVA-CLXIVA線に沿う断面図であり、図164Bは、図164Aの部分拡大断面図である。図165は、図162のCLXV-CLXV線に沿う断面図であり、図166は、図162のCLXVI-CLXVI線に沿う断面図であり、図167は、図162のCLXVII-CLXVII線に沿う断面図であり、図168は、図162のCLXVIII-CLXVIII線に沿う断面図である。図169は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。
以下において、「前」とは図162の紙面の下側を、「後」とは図162の紙面の上側を、「左」とは図162の紙面の左側を、「右」とは図162の紙面の右側を、それぞれいうものとする。
基板2は、直方体状であり、一対の主面2a,2bと、4つの側面2cとを含む。前記一対の主面2a,2bのうちの一方(図161の上面側の主面2a)が素子形成面とされている。以下、この主面2aを「素子形成面2a」といい、素子形成面2aと反対側の主面2bを「裏面2b」という。この実施形態では、基板2は、基板本体6とその表面に形成された絶縁膜7とからなり、絶縁膜7における基板本体6側とは反対側の表面が素子形成面2aである。この実施形態(第6発明の他の実施形態も同様)においては、基板本体6はシリコン基板からなり、絶縁膜7は熱酸化膜(SiO2)からなる。素子形成面2aは、素子形成面2aに直交する法線方向から見た平面視において、左右方向に長い矩形に形成されている。基板2の表面(素子形成面2a)は、絶縁膜8によって覆われている。基板2の4つの側面2cおよび絶縁膜8の外周面は窒化膜等のパッシベーション膜9で覆われている。
図162および図169を参照して、素子形成面2aには、その左半部分にコンデンサを形成するためのコンデンサ形成領域E1が設けられ、その右半部分にインダクタを形成するためのインダクタ形成領域E2が設けられている。これらの各領域E1,E2は、平面視において、左右方向に長い矩形である。素子形成面2aの左端部(コンデンサ形成領域E1の左端部)に第1電極形成領域201が設けられ、素子形成面2aの左右中央部(コンデンサ形成領域E1とインダクタ形成領域E2とに跨る領域)に第2電極形成領域202が設けられ、素子形成面2aの右端部(インダクタ形成領域E2の右端部)に第3電極形成領域203が設けられている。これらの各電極形成領域201,202,203は、平面視において矩形である。
第1電極形成領域201に、第1電極61の外部接続電極(第1外部接続電極)61Bが配置されており、第2電極形成領域202に、第2電極62の外部接続電極(第2外部接続電極)62Bが配置されており、第3電極形成領域203に、第3電極63の外部接続電極(第3外部接続電極)63Bが配置されている。第1外部接続電極61Bは、平面視で矩形であり、第1電極形成領域201の全域を覆っている。第2外部接続電極62Bは、平面視で矩形であり、第2電極形成領域202の全域を覆っている。第3外部接続電極63Bは、平面視で矩形であり、第3電極形成領域203の全域を覆っている。第1外部接続電極61Bと第2外部接続電極62Bの間の素子形成面2aに、キャパシタ要素C1~C7の主要部分を形成するためのキャパシタ形成領域204が設けられている。第2外部接続電極62Bと第3外部接続電極63Bの間の素子形成面2aに、コイル3を形成するためのコイル形成領域205が設けられている。キャパシタ形成領域204およびコイル形成領域205は、この実施形態では、矩形に形成されている。
図162、図163A、図164A、図164B、図165、図166および図169を参照して、コンデンサ形成領域E1において、基板2には、複数の第1内部電極形成用トレンチ111Aおよび複数の第2内部電極形成用トレンチ111Bが、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。各内部電極形成用トレンチ111A,111Bは、素子形成面2aの長手方向(左右方向)に沿って延びている。これらの内部電極形成用トレンチ111A,111Bは、基板2の短手方向(前後方向)に所定の間隔を隔てて平行に延びている。このため、複数の内部電極形成用トレンチ111A,111Bは、平面視においてストライプ状に形成されている。この実施形態では、各内部電極形成用トレンチ111A,111Bは、第1電極形成領域201内からキャパシタ形成領域204を通って第2電極形成領域202内まで延びている。したがって、平面視において、各内部電極形成用トレンチ111A,111Bの一端部は第1電極形成領域201内にあり、それらの他端部は第2電極形成領域202内にある。
各内部電極形成用トレンチ111A,111Bの断面は、基板2の厚さ方向に細長い矩形状である。複数の第1内部電極形成用トレンチ111Aおよび第2内部電極形成用トレンチ111Bは、第1内部電極形成用トレンチ111Aと第2内部電極形成用トレンチ111Bとが基板2の短手方向に交互に並ぶにように、配置されている。各内部電極形成用トレンチ111A,111Bの幅は、たとえば、1μm以上3μm以下であってもよい。また、各内部電極形成用トレンチ111A,111Bの深さは、たとえば、10μm以上82μm以下であってもよい。
図164Bに示すように、各内部電極形成用トレンチ111A,111Bは、絶縁膜7に形成された第1トレンチ部分111Aa,111Baと、基板本体6に形成され、第1トレンチ部分111Aa,111Baと連通する第2トレンチ部分111Ab,111Bbとからなる。基板本体6における各内部電極形成用トレンチ111A,111B(第2トレンチ部分111Ab,111Bb)の内面には、酸化膜等からなる絶縁膜12が形成されている。この実施形態では、絶縁膜12は熱酸化膜(SiO2)からなり、この熱酸化膜を各内部電極形成用トレンチ111A,111Bの内面に形成する際に、基板本体6における各内部電極形成用トレンチ111A,111B(第2トレンチ部分111Ab,111Bb)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。この実施形態では、基板本体6において、隣接する第1内部電極形成用トレンチ111A(第2トレンチ部分111Ab)と第2内部電極形成用トレンチ111B(第2トレンチ部分111Bb)との間の壁の全体が熱酸化膜とされている例を示している。
各内部電極形成用トレンチ111A,111B(第2トレンチ部分111Ab,111Bb)内の絶縁膜12の表面および絶縁膜7における各内部電極形成用トレンチ111A,111B(第1トレンチ部分111Aa,111Ba)の内面には、バリアメタル膜13が形成されている。バリアメタル膜13は、たとえば、TiNからなる。バリアメタル膜13の膜厚は、400Å~500Å程度である。各内部電極形成用トレンチ111A,111B内に、導電体51がバリアメタル膜13に接した状態で埋め込まれている。導電体51は、この実施形態では、タングステン(W)からなる。
第1内部電極形成用トレンチ111A内に埋め込まれている導電体51によって第1内部電極103Aが構成され、第2内部電極形成用トレンチ111B内に埋め込まれている導電体51によって第2内部電極103Bが構成されている。これにより、複数の第1内部電極103Aと第2内部電極103Bとが、基板2内に形成される。これらの内部電極103A,103Bは、基板2の短手方向から見て、基板2の長手方向に長い矩形である。つまり、これらの内部電極103A,103Bは、基板2の短手方向に対向する2つの側面2cに対して平行な表面を有する平板状である。
特に図169を参照して、複数の第1内部電極103Aおよび第2内部電極103Bは、第1内部電極103Aと第2内部電極103Bとが基板2の短手方向に交互に並ぶように配置されている。したがって、隣り合う第1内部電極103Aと第2内部電極103Bとは基板2の短手方向において対向した対向面を有している。そして、隣り合う第1内部電極103Aと第2内部電極103Aとの対向面に挟まれた基板2の壁(絶縁体部30)が容量膜(誘電体膜)35を構成している。隣接する1組の第1内部電極103Aおよび第2内部電極103Aとそれらの間の容量膜35とによって1つのキャパシタ要素が構成されている。この実施形態では、第1内部電極103Aおよび第2内部電極103Bは4個ずつ設けられているので、隣接する第1内部電極103Aおよび第2内部電極103Bの組は7組ある。このため、7つのキャパシタ要素C1~C7が基板2に形成されている。第1内部電極103Aおよび第2内部電極103B(第1内部電極形成用トレンチ111Aおよび第2内部電極形成用トレンチ111B)は、それぞれ1個以上設けられていればよい。
図162、図163A、図163B、図167および図169を参照して、インダクタ形成領域E2内のコイル形成領域205において、基板2には、コイル形成用トレンチ11が、素子形成面2aから所定の深さまで掘り下げられことにより形成されている。コイル形成用トレンチ11は、平面視において螺旋状に形成されている。この実施形態では、コイル形成用トレンチ11は、平面視において、四角の螺旋形に形成されており、基板2の各側面2cにそれぞれ平行な直線状部分を複数有している。コイル形成用トレンチ11の断面(コイル形成用トレンチ11の螺旋方向に延びる方向に直交する方向の断面)は、基板2の厚さ方向に細長い矩形状である。コイル形成用トレンチ11の幅は、たとえば、1μm以上3μm以下であってもよい。また、コイル形成用トレンチ11の深さは、たとえば、10μm以上82μm以下であってもよい。コイル形成用トレンチ11の深さは、コイル形成用トレンチ11内に形成されるコイル3の内部抵抗を小さくするために10μm以上であることが好ましい。
図163Bに示すように、コイル形成用トレンチ11は、絶縁膜7に形成された第1トレンチ部分11aと、基板本体6に形成され、第1トレンチ部分11aと連通する第2トレンチ部分11bとからなる。基板本体6におけるコイル形成用トレンチ11(第2トレンチ部分11b)の内面には、酸化膜等からなる絶縁膜12が形成されている。この実施形態では、絶縁膜12は熱酸化膜(SiO2)からなり、この熱酸化膜をコイル形成用トレンチ11の内面に形成する際に、基板本体6におけるコイル形成用トレンチ11(第2トレンチ部分11b)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。この実施形態では、基板本体6における螺旋状のコイル形成用トレンチ11(第2トレンチ部分11b)によって挟まれた壁の全体が熱酸化膜とされている例を示している。
コイル形成用トレンチ11(第2トレンチ部分11b)内の絶縁膜12の表面および絶縁膜7におけるコイル形成用トレンチ11(第1トレンチ部分11a)の内面には、バリアメタル膜13が形成されている。バリアメタル膜13は、たとえば、TiNからなる。バリアメタル膜13の膜厚は、400Å~500Å程度である。コイル形成用トレンチ11内に、導電体51がバリアメタル膜13に接した状態で埋め込まれている。導電体51は、この実施形態では、タングステン(W)からなる。コイル形成用トレンチ11内に埋め込まれている導電体51によってコイル3が構成されている。したがって、コイル3は、平面視で、コイル形成用トレンチ11と同じパターンの螺旋状(四角の螺旋形状)となる。具体的には、コイル3は、基板2の各側面2cにそれぞれ平行な板状部分を複数有している。
基板2の素子形成面2a(絶縁膜7の表面)上には、素子形成面2aおよび導電体51(内部電極103A,103B、コイル3)を被覆するように、絶縁膜8が形成されている。絶縁膜8は、平面視で、素子形成面2aと整合する矩形である。絶縁膜8は、たとえば、USG(Undoped Silicate Glass)膜からなる。絶縁膜8には、コンデンサ形成領域E1の一端部側(左端部側)において、各第1内部電極103Aの対応する端部を露出させる第1コンタクト孔114(図162、図163A、図164Aおよび図164B参照)が形成されている。また、絶縁膜8には、コンデンサ形成領域E1の他端部側(右端部側)において、各第2内部電極103Bの対応する端部を露出させる第2コンタクト孔115(図162および図165参照)が形成されている。また、絶縁膜8には、コイル形成領域205内において、コイル3の一端部(外周側端部)を露出させる第3コンタクト孔14(図162および図167参照)とコイル3の他端部(内周側端部)を露出させる第4コンタクト孔15(図162および図163A参照)とが形成されている。前述したように、基板2の側面2cと絶縁膜8の外周面には、窒化膜等からなるパッシベーション膜9が形成されている。
絶縁膜8の表面には、第1電極61、第2電極62および第3電極63が形成されている。第1電極61は、絶縁膜8の表面に形成された第1電極膜(第1パッド)61Aと、第1電極膜61Aに接合された第1外部接続電極61Bとを含む。第1電極膜61Aは、図162に示すように、素子形成面2aの一端部(左端部)に矩形に形成されている。平面視において、第1電極膜61Aにおける第2電極62側の側縁部は、第1電極形成領域201の第2電極62側の側縁よりも第2電極62側に突出している。この第1電極膜61Aに第1外部接続電極61Bが接続されている。第1電極膜61Aは、図162、図163A、図164Aおよび図164Bに示すように、絶縁膜8の表面から第1コンタクト孔114内に入り込み、第1コンタクト孔114内で第1内部電極103Aの端部(第1電極61側の端部)に接続されている。
第2電極62は、絶縁膜の表面に形成された第2電極膜62Aと、第2電極膜62Aに接合された第2外部接続電極62Bとを含む。第2電極膜62Aは、図162に示すように、コイル3の一端部(外周側端部)に接続された引出し電極62Aaと、引出し電極62Aaと一体的に形成され、第2内部電極103Bの端部に接続された第2パッド62Abとを含む。第2パッド62Abは、素子形成面2aの長手方向中央部に矩形に形成されている。第2パッド62Abは、コンデンサ形成領域E1とインダクタ形成領域E2とに跨っている。平面視において、第2パッド62Abにおける第1電極61側の側縁部は、第2電極形成領域202の第1電極61側の側縁よりも第1電極61側に突出している。一方、第2パッド62Abにおける第3電極63側の側縁部は、第2電極形成領域202の第3電極63側の側縁よりも第3電極63側に突出している。このパッド62Abに第2外部接続電極62Bが接続されている。第2パッド62Abは、図162および図165に示すように、絶縁膜8の表面から第2コンタクト孔115内に入り込み、第2コンタクト孔115内で第2内部電極103Bの端部(第2電極62側の端部)に接続されている。
引出し電極62Aaは、図162および図167に示すように、絶縁膜8の表面から第3コンタクト孔14内に入り込み、第3コンタクト孔14内でコイル3の一端部に接続されている。引出し電極62Aaは、コイル3の一端部上を通って、第2パッド62Abに至る直線に沿って直線状に形成されている。なお、コイル形成用トレンチ11の一端部を、第1パッド61Abの下方位置まで延長することにより、コイル3の一端部を第2パッド62Abの下方位置に配置させてもよい。このようにすると、第3コンタクト孔14を第2パッド62Abの下方位置に形成できるので、コイル3の一端部を第2パッド62Abに接続できるようになる。この場合には、第2電極膜62Aを第2パッド62Abのみから構成できるので、引出し電極62Aaは不要となる。
第3電極63は、絶縁膜の表面に形成された第3電極膜63Aと、第3電極膜63Aに接合された第3外部接続電極63Bとを含む。第3電極膜63Aは、図162に示すように、コイル3の他端部(内周側端部)に接続された引出し電極63Aaと、引出し電極63Aaと一体的に形成された第3パッド63Abとを含む。第3パッド63Abは、素子形成面2aの他端部(右端部)に矩形に形成されている。平面視において、第3パッド63Abにおける第2電極62側の側縁部は、第3電極形成領域203の第2電極62側の側縁よりも第2電極62側に突出している。この第3パッド63Abに第3外部接続電極63Bが接続されている。引出し電極63Aaは、図162および図163Aに示すように、絶縁膜8の表面から第4コンタクト孔15内に入り込み、第4コンタクト孔15内でコイル3の他端部に接続されている。引出し電極63Aaは、コイル3の他端部上を通って、第3パッド63Abに至る直線に沿って直線状に形成されている。電極膜61A,62A,63Aとしては、この実施形態では、Al膜が用いられている。
第1電極膜61A、第2電極膜62Aおよび第3電極膜63Aは、たとえば窒化膜(SiN)からなるパッシベーション膜16によって覆われており、さらにパッシベーション膜16の上にポリイミド等の樹脂膜17が形成されている。パッシベーション膜16および樹脂膜17には、第1電極膜61A表面の第2電極62側の縁部を除く領域を露出させる第1切除部211が形成されている。また、パッシベーション膜16および樹脂膜17には、第2パッド62Ab表面の第1電極61側の縁部および第3電極63側の縁部を除く領域を露出させる第2切除部212が形成されている。さらに、パッシベーション膜16および樹脂膜17には、第3パッド63Ab表面の第2電極62側の縁部を除く領域を露出させる第3切除部213が形成されている。言い換えれば、パッシベーション膜16および樹脂膜17は、平面視で、素子形成面2aにおけるキャパシタ形成領域204とコイル形成領域205とに形成されている。
第1切除部211に、第1外部接続電極61Bが埋め尽くされている。第2切除部212に、第2外部接続電極62Bが埋め尽くされている。第3切除部213に、第3外部接続電極63Bが埋め尽くされている。第1外部接続電極61Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って第2電極62側に引き出された引出し部20を有している。第2外部接続電極62Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って第1電極61側および第3電極63側にそれぞれに引き出された引出し部20を有している。第3外部接続電極63Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って第2電極62側に引き出された引出し部20を有している。
この第6発明の第1実施形態では、第1外部接続電極61Bは、第1切除部211内において露出している第1電極膜61Aおよび絶縁膜8の表面に加えて、基板2の一端部側のパッシベーション膜9の上端面を覆うように形成されている。第1外部接続電極61Bの内方側の側面を除く3つの側面は、基板2の一端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
第2外部接続電極62Bは、第2切除部212内において露出している第2電極膜62Aおよび絶縁膜8の表面に加えて、基板2の長手方向中央部のパッシベーション膜9の上端面を覆うように形成されている。第2外部接続電極62Bにおける第1電極61に対向する側面および第3電極63に対向する側面を除く2つの側面は、基板2の長手方向中央部の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
第3外部接続電極63Bは、第3切除部213内において露出している第3電極膜63Aおよび絶縁膜8の表面に加えて、基板2の他端部側のパッシベーション膜9の上端面を覆うように形成されている。第3外部接続電極63Bの内方側の側面を除く3つの側面は、基板2の他端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。外部接続電極61B,62B,63Bは、たとえば、電極膜61A,62A,63Aに接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
パッシベーション膜16および樹脂膜17は、キャパシタ形成領域204およびコイル形成領域205において、内部電極103A,103B、コイル3、絶縁膜8、第1電極膜61A、第2電極膜62Aおよび第3電極膜63Aを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板2の側面2cと絶縁膜8の外周面に形成されたパッシベーション膜9は、基板2の側面2cと絶縁膜8の外周面を保護する保護膜として機能している。
図170は、LC複合素子チップの内部の電気的構造を示す電気回路図である。第1電極61と第2電極62との間に複数のキャパシタ要素C1~C7が並列に接続されている。また、第2電極62と第3電極63との間にコイル3(図170では記号Lで示す)が接続されている。これにより、所定の容量を有するコンデンサと所定のインダクタンスを有するインダクタとを含むLC複合素子として機能する。
特開2013-168633号公報記載のLC複合素子チップでは、容量を大きくするためには、下部電極と上部電極との対向面の面積を大きくする必要がある。そのためには、基板の表面の面積を大きくしなければならず、小型化を図ることは困難である。
この第6発明の第1実施形態の構成では、コンデンサ形成領域E1において、基板2には、第1内部電極形成用トレンチ111Aと第2内部電極形成用トレンチ111Bとが、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。第1内部電極形成用トレンチ111Aと第2内部電極形成用トレンチ111Bとは、基板2の長手方向に平行にのびている。そして、第1内部電極形成用トレンチ111A内および第2内部電極形成用トレンチ111B内に導電体51が埋め込まれることにより、第1内部電極形成用トレンチ111A内に第1内部電極103Aが形成され、第2内部電極形成用トレンチ111B内に第2内部電極103Bが形成されている。第1内部電極103Aと第2内部電極103Bと基板2におけるそれらの間の壁とによって、キャパシタ要素が構成されている。
この第6発明の第1実施形態の構成によれば、第1内部電極103Aと第2内部電極103Bとを、基板2の厚さ方向に直交する方向に対向させることができる。したがって、基板2の表面の面積(コンデンサ形成領域E1の面積)を大きくしなくても、第1内部電極103Aと第2内部電極103Bとの対向面の面積を大きくすることが可能となる。これにより、コンデンサの容量を大きくすることができる。
また、この第6発明の第1実施形態の構成では、複数の第1内部電極形成用トレンチ111Aと複数の第2内部電極形成用トレンチ111Bが、基板2に形成されている。複数の第1内部電極形成用トレンチ111Aと複数の第2内部電極形成用トレンチ111Bは、第1内部電極形成用トレンチ111Aと第2内部電極形成用トレンチ111Bとが交互に並ぶように、配置されている。このため、複数の第1内部電極103Aと複数の第2内部電極103Aとを、第1内部電極103Aと第2内部電極103Aとが交互に並ぶように配置することができる。これにより、基板2内に複数のキャパシタ要素C1~C7を形成できるので、コンデンサの容量をより大きくすることができる。
コイルの性能(品質)を表すパラメータとして、コイルのQ(Quality Factor)値がある。Q値が高いほど損失が小さく、高周波用インダクタンスとして優れた特性を有することになる。
コイル3のQ値は、次式(11)によって表される。
Q=2πfL/R …(11)
前記式(11)において、fはコイルに流れる電流の周波数、Lはコイル3のインダクタンス、Rはコイル3の内部抵抗である。
この第6発明の第1実施形態の構成によれば、インダクタ形成領域E2において、基板2には、コイル形成用トレンチ11が、素子形成面2aから掘り下げられることにより形成されている。そして、コイル形成用トレンチ11内に導電体51が埋め込まれることにより、コイル3が形成されている。そのため、コイル3の断面積(コイル3の螺旋方向に延びる方向に直交する断面積)を大きくすることができるので、コイル3の内部抵抗(前記式(11)のR)を小さくすることができる。これにより、コイル3のQ値を高くすることができるから、性能の高いインダクタが得られる。
また、この第6発明の第1実施形態では、第1内部電極形成用トレンチ111A、第2内部電極形成用トレンチ111Bおよびコイル形成用トレンチ11を基板2に形成し、これらのトレンチ111A,111B,11内に導電体51を埋め込むことによって、第1内部電極103A、第2内部電極103Bおよびコイル3を形成できる。これにより、コンデンサとインダクタとを、同一の製造工程によって製造できるから、製造が容易なLC複合素子チップを提供できる。
さらに、基板2の一方の表面である素子形成面2aに、第1電極61、第2電極62および第3電極63の外部接続電極61B,62B,63Bが形成されている。そこで、図171に示すように、素子形成面2aを実装基板91に対向させて、外部接続電極61B,62B,63Bをはんだ92によって実装基板91上に接合することにより、LC複合素子チップ1を実装基板91上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のLC複合素子チップ1を提供することができ、素子形成面2aを実装基板91の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってLC複合素子チップ1を実装基板91に接続できる。これによって、実装基板91上におけるLC複合素子チップ1の占有空間を小さくできる。とくに、実装基板91上におけるLC複合素子チップ1の低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
図172A~図172Lは、LC複合素子チップの製造工程の一例を説明するための断面図であり、図163Aに対応する切断面を示す。図173A~図173Lは、LC複合素子チップの製造工程の一例を説明するための断面図であり、図164Aに対応する切断面を示す。また、図174A~図174Eは、第1内部電極および第2内部電極の製造工程の詳細を示す部分拡大断面図であり、図164Bに対応する切断面を示す。
まず、図172A、図173Aおよび図174Aに示すように、基板本体6の元となる元基板50が用意される。元基板50の表面に熱酸化膜やCVD酸化膜等の絶縁膜7が形成される。この実施形態では、絶縁膜7は熱酸化膜である。絶縁膜7の表面は、基板2の素子形成面2aに対応している。
図175は、表面に絶縁膜7が形成された元基板50の一部の図解的な平面図である。素子形成面2aには、図175に示すように、複数のLC複合素子チップ1に対応した、LC複合素子チップ領域Xが、マトリクス状に配置されている。隣接するLC複合素子チップ領域Xの間には、境界領域Yが設けられている。境界領域Yは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜7が形成された元基板50に対して必要な工程を行った後に、境界領域Yに沿って元基板50を切り離すことにより、複数のLC複合素子チップ1が得られる。
表面に絶縁膜7が形成された元基板50に対して実行される工程は、次の通りである。まず、図172Aおよび図173Aに示すように、フォトリソグラフィおよびエッチングにより、絶縁膜7のうち、第1および第2内部電極形成用トレンチ111A,111Bを形成すべき領域ならびにコイル形成用トレンチ11を形成すべき領域にそれぞれ対応する部分が除去される。これにより、絶縁膜7に、第1および第2内部電極形成用トレンチ111A,111Bの第1トレンチ部分111Aa,111Baならびにコイル形成用トレンチ11の第1トレンチ部分11aが形成される。
そして、絶縁膜7からなるハードマスクを用いて、元基板50がエッチングされる。これにより、図172B、図173Bおよび図174Aに示すように、第1および第2内部電極形成用トレンチ111A,111Bの第2トレンチ部分111Ab,111Bbならびにコイル形成用トレンチ11の第2トレンチ部分11bが、元基板50に形成される。これにより、絶縁膜7および元基板50に、第1および第2内部電極形成用トレンチ111A,111Bならびにコイル形成用トレンチ11が形成される。各トレンチ11,111A,111Bは、たとえば、いわゆるボッシュプロセス(BOSCH Process)を用いて形成されてもよい。ボッシュプロセスは、一般的に、MEMS(Micro Electro Mechanical System)の空洞部分を作るために用いられるプロセスである。
次に、各トレンチ11,111A,111Bの内面に、熱酸化法により絶縁膜(熱酸化膜)12が形成される。図174Bは、内部電極形成用トレンチ111A,111Bの内面に絶縁膜(熱酸化膜)12が形成された状態を示している。コイル形成用トレンチ11の内面にも、図174Bと同様に、絶縁膜12(図163B参照)が形成される。この際、元基板50における各内部電極形成用トレンチ111A,111B(第2トレンチ部分111Ab,111Bb)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。同様に、元基板50におけるコイル形成用トレンチ11(第2トレンチ部分11b)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。図172Bおよび図173Bには、絶縁膜12は省略されているが、絶縁体部30は図示されている。この実施形態では、元基板50において、隣接する第1内部電極形成用トレンチ111A(第2トレンチ部分111Ab)および第2内部電極形成用トレンチ111B(第2トレンチ部分111Bb)によって挟まれた壁の全体が熱酸化膜とされる。また、この実施形態では、元基板50における螺旋状のコイル形成用トレンチ11(第2トレンチ部分11b)によって挟まれた壁の全体が熱酸化膜とされる。
次に、たとえばスパッタ法により、各トレンチ11,111A,111B内を含む素子形成面2a上に、TiNからなるバリアメタル膜13が形成される。これにより、図174Cに示すように、各内部電極形成用トレンチ111A,111B内の絶縁膜12および絶縁膜7の表面ならびに各内部電極形成用トレンチ111A,111B外の絶縁膜7の表面に、TiNからなるバリアメタル膜13が形成される。また、これにより、コイル形成用トレンチ11内の絶縁膜12および絶縁膜7の表面ならびにコイル形成用トレンチ11外の絶縁膜7の表面にバリアメタル膜13が形成される。この後、アニール処理が施される。この後、図172C、図173Cおよび図174Dに示すように、たとえばCVD法により、各トレンチ11,111A,111B内を含む素子形成面2a上に、タングステン(W)からなる導電体51が堆積される。
次に、たとえばエッチバック法により、導電体51がその表面から全面エッチングされる。この全面エッチングは、導電体51の表面と絶縁膜7の表面とが面一となるまで続けられる。これにより、図172D、図173Dおよび図174Eに示すように、各トレンチ11,111A,111B内に、バリアメタル膜13に接した状態で導電体51が埋め込まれた状態となる。第1内部電極形成用トレンチ111A内に埋め込まれた導電体51によって、第1内部電極103Aが形成される。また、第2内部電極形成用トレンチ111B内に埋め込まれた導電体51によって、第2内部電極103Bが形成される。また、コイル形成用トレンチ11内に埋め込まれた導電体51によって、平面視螺旋状のコイル3が形成される。
次に、図172Eおよび図173Eに示すように、絶縁膜7(素子形成面2a)および導電体51(コイル3および内部電極103A,103B)を被覆するように、絶縁膜7上にUSG(Undoped Silicate Glass)膜等からなる絶縁膜8が形成される。この絶縁膜8は、たとえばCVD法によって形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜8のうち、各第1内部電極103Aにおける基板50の一端側の端部、各第2内部電極103Bにおける基板50の他端側の端部、コイル3の一端部(外周側端部)およびコイル3の他端部(内周側端部)に対応する領域に、それぞれ絶縁膜8を貫通する第1コンタクト孔114(図172E、図173E参照)、第2コンタクト孔115(図165参照)、第3コンタクト孔14(図167参照)および第4コンタクト孔15(図172E参照)が形成される。
次に、たとえばスパッタにより、コンタクト孔114,115,14,15内を含む絶縁膜8上に、第1電極膜61A、第2電極膜62Aおよび第3電極膜63Aを構成する電極膜が形成される。この実施形態では、Alからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図172Fおよび図173Fに示すように、前記電極膜が第1電極膜61A、第2電極膜62Aおよび第3電極膜63Aに分離される。
次に、図172Gおよび図173Gに示すように、たとえばCVD法によって、窒化膜等のパッシベーション膜16が形成され、さらにポリイミドが塗布されることにより樹脂膜17が形成される。たとえば、感光性を付与したポリイミドが塗布され、切除部211,212,213に対応するパターンで露光した後、そのポリイミドが現像される。これにより、切除部211,212,213に対応した切除部を有する樹脂膜17が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜17をマスクとしたドライエッチングによってパッシベーション膜16に切除部211,212,213が形成される。
次に、図172Hおよび図173Hに示すように、境界領域Y(図175参照)に整合する格子状の開口52aを有するレジストマスク52が形成される。このレジストマスク52を介してプラズマエッチングが行われ、それによって、元基板50、絶縁膜7および絶縁膜8が、絶縁膜8の表面から所定の深さまでエッチングされる。これによって、境界領域Yに沿って、切断用の溝(スクライブ溝)53が形成される。
次に、レジストマスク52が剥離される。この後、図172Iおよび図173Iに示すように、たとえばCVD法によって、パッシベーション膜9の材料となる窒化膜等からなる絶縁膜54が、元基板50の表面の全域に亘って形成される。このとき、溝53の内面(側壁面および底壁面)の全域にも絶縁膜54が形成される。
次に、図172Jおよび図173Jに示すように、絶縁膜54が選択的にエッチングされる。具体的には、絶縁膜54のうち、溝53の側壁面上の絶縁膜54(パッシベーション膜9)以外の部分が除去される。これにより、電極膜61A,62A,63Aのうち、パッシベーション膜16および樹脂膜17によって覆われていない部分が露出される。また、溝53の底面上の絶縁膜54は除去される。
次に、図172Kおよび図173Kに示すように、各切除部211,212,213から露出している第1電極膜61A、第2電極膜62Aおよび第3電極膜63Aに、たとえばめっき(好ましくは無電界めっき)によって、たとえばNi、PdおよびAuが順にめっき成長される。これにより、第1外部接続電極61B、第2外部接続電極62Bおよび第3外部接続電極63Bが形成される。
この後、先ダイシング(DBG;Dicing Before Grinding)法によって、複数のLC複合素子チップ領域Xが個片化される。具体的には、図172Lおよび図173Lに示すように、まず、元基板50の表面側(外部接続電極側)に、粘着面72を有する支持テープ71が貼着される。次に、元基板50が裏面から、溝53の底部に到達するまで研磨される。これにより、複数のLC複合素子チップ領域Xは、個々のLC複合素子チップ1に分離される。その後、複数のLC複合素子チップに対して、第2発明の第1実施形態において説明した、図45A~図45Dに示した回収工程または図46A~図46Cに示した回収工程を実行してもよい。
図176Aは、コイル形成用トレンチ11内に埋め込まれる導電体の変形例を示す図であり、図163Bに対応した部分拡大断面図である。図176Bは、図176Aの部分拡大断面図である。
図176Aに示すように、コイル形成用トレンチ11の幅W2は、たとえば10μm以下、より具体的には、3μm以上9μm以下であってもよい。また、コイル形成用トレンチ11の深さDは、たとえば10μm以上、より具体的には、30μm以上80μm以下であってもよい。
この変形例においては、図176Aおよび図176Bに示すように、コイル形成用トレンチ11内には、前述の第2発明の第1実施形態に対する導電体51の変形例と同様の構成で、導電体51が埋め込まれている(図48Aおよび図48Bも併せて参照)。
図177Aは、各内部電極形成用トレンチ111A,111B内に埋め込まれる導電体の変形例を示す図であり、図164Bに対応した部分拡大断面図である。図177Bは、図177Aの部分拡大断面図である。
図177Aに示すように、各内部電極形成用トレンチ111A,111Bの幅W2は、たとえば10μm以下、より具体的には、3μm以上9μm以下であってもよい。また、各内部電極形成用トレンチ111A,111Bの深さDは、たとえば10μm以上、より具体的には、30μm以上80μm以下であってもよい。
この変形例においては、図177Aおよび図177Bに示すように、各内部電極形成用トレンチ111A,111B内には、前述の第2発明の第1実施形態に対する導電体51の変形例と同様の構成で、導電体51が埋め込まれている(図48Aおよび図48Bも併せて参照)。なお、各内部電極形成用トレンチ111A,111Bは同様の構成を有しているので、図177Bでは、第1内部電極形成用トレンチ111A側の構成に対応する第2内部電極形成用トレンチ111B側の構成の符号をかっこ内に記載して示している。
図178は、第6発明の第2実施形態に係るLC複合素子チップの一部切欠斜視図である。
LC複合素子チップ1Aは、微小なチップ部品であり、直方体形状である。LC複合素子チップ1Aの平面形状は矩形であり、隣り合う2辺のうちの一方の辺の長さLが0.4mm程度、他方の辺の長さWが0.4mm程度であってもよい。また、LC複合素子チップ1Aの全体の厚さTは、0.15mm程度であってもよい。
LC複合素子チップ1Aは、基板2と、基板2に形成された複数のキャパシタ要素C1~C7(図186参照)と、基板2の内部に形成されたコイル3と、各キャパシタ要素C1~C7の一方の電極に共通接続されるとともにコイル3の一端部に接続された第1電極(第1外部電極)61と、キャパシタ要素C1~C7の他方の電極に共通接続された第2電極(第2外部電極)62と、コイル3の他端部に接続された第3電極(第3外部電極)63とを含む。
図179は、LC複合素子チップの平面図である。図180は、図179のCLXXX-CLXXX線に沿う断面図である。図181Aは、図179のCLXXXIA-CLXXXIA線に沿う断面図であり、図181Bは、図181Aの部分拡大断面図である。図182Aは、図179のCLXXXIIA-CLXXXIIA線に沿う断面図であり、図182Bは、図182Aの部分拡大断面図である。図183は、図179のCLXXXIII-CLXXXIII線に沿う断面図であり、図184は、図179のCLXXXIV-CLXXXIV線に沿う断面図であり、図185は、図179のCLXXXV- CLXXXV線に沿う断面図である。図186は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。
以下において、「前」とは図179の紙面の下側を、「後」とは図179の紙面の上側を、「左」とは図179の紙面の左側を、「右」とは図179の紙面の右側を、それぞれいうものとする。
基板2は、直方体状であり、一対の主面2a,2bと、4つの側面2cとを含む。前記一対の主面2a,2bのうちの一方(図178の上面側の主面2a)が素子形成面とされている。以下、この主面2aを「素子形成面2a」といい、素子形成面2aと反対側の主面2bを「裏面2b」という。この実施形態では、基板2は、基板本体6とその表面に形成された絶縁膜7とからなり、絶縁膜7における基板本体6側とは反対側の表面が素子形成面2aである。素子形成面2aは、素子形成面2aに直交する法線方向から見た平面視において、矩形に形成されている。基板2の表面(素子形成面2a)は、絶縁膜8によって覆われている。基板2の4つの側面2cおよび絶縁膜8の外周面は窒化膜等のパッシベーション膜9で覆われている。
図179および図186を参照して、素子形成面2aには、その前半部分にコンデンサを形成するためのコンデンサ形成領域E1が設けられ、その後半部分にインダクタを形成するためのインダクタ形成領域E2が設けられている。これらの各領域E1,E2は、平面視において、左右方向に長い矩形である。素子形成面2aの左側部(コンデンサ形成領域E1の左端部およびインダクタ形成領域E2の左端部を含む領域)に第1電極形成領域201が設けられ、コンデンサ形成領域E1の右端部に第2電極形成領域202が設けられ、インダクタ形成領域E2の右端部に第3電極形成領域203が設けられている。これらの各電極形成領域201,202,203は、平面視において矩形である。
第1電極形成領域201に、第1電極61の外部接続電極(第1外部接続電極)61Bが配置されており、第2電極形成領域202に、第2電極62の外部接続電極(第2外部接続電極)62Bが配置されており、第3電極形成領域203に、第3電極63の外部接続電極(第2外部接続電極)63Bが配置されている。第1外部接続電極61Bは、平面視で矩形であり、第1電極形成領域201の全域を覆っている。第2外部接続電極62Bは、平面視で矩形であり、第2電極形成領域202のうち、第3電極形成領域203側の縁部を除いた領域を覆っている。第3外部接続電極63Bは、平面視で矩形であり、第3電極形成領域203のうち、第2電極形成領域202側の縁部を除いた領域を覆っている。
コンデンサ形成領域E1のうち、第1外部接続電極61Bと第2外部接続電極62Bの間の素子形成面2aに、キャパシタ要素C1~C7の主要部分を形成するためのキャパシタ形成領域204が設けられている。インダクタ形成領域E2のうち、第1外部接続電極61Bと第3外部接続電極63Bの間の素子形成面2aに、コイル3を形成するためのコイル形成領域205が設けられている。キャパシタ形成領域204およびコイル形成領域205は、この実施形態では、矩形に形成されている。
図179、図180、図182A、図182B、図183~図186を参照して、コンデンサ形成領域E1において、基板2には、複数の第1内部電極形成用トレンチ111Aおよび複数の第2内部電極形成用トレンチ111Bが、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。各内部電極形成用トレンチ111A,111Bは、コンデンサ形成領域E1の長手方向(左右方向)に沿って延びている。これらの内部電極形成用トレンチ111A,111Bは、コンデンサ形成領域E1の短手方向(前後方向)に所定の間隔を隔てて平行に延びている。このため、複数の内部電極形成用トレンチ111A,111Bは、平面視においてストライプ状に形成されている。この実施形態では、各内部電極形成用トレンチ111A,111Bは、第1電極形成領域201内からキャパシタ形成領域204を通って第2電極形成領域202内まで延びている。したがって、平面視において、各内部電極形成用トレンチ111A,111Bの一端部は第1電極形成領域201内にあり、それらの他端部は第2電極形成領域202内にある。
各内部電極形成用トレンチ111A,111Bの断面は、基板2の厚さ方向に細長い矩形状である。複数の第1内部電極形成用トレンチ111Aおよび第2内部電極形成用トレンチ111Bは、第1内部電極形成用トレンチ111Aと第2内部電極形成用トレンチ111Bとがコンデンサ形成領域E1の短手方向に交互に並ぶにように、配置されている。各内部電極形成用トレンチ111A,111Bの幅は、たとえば、1μm以上3μm以下であってもよい。また、各内部電極形成用トレンチ111A,111Bの深さは、たとえば、10μm以上82μm以下であってもよい。
図182Bに示すように、各内部電極形成用トレンチ111A,111Bは、絶縁膜7に形成された第1トレンチ部分111Aa,111Baと、基板本体6に形成され、第1トレンチ部分111Aa,111Baと連通する第2トレンチ部分111Ab,111Bbとからなる。基板本体6における各内部電極形成用トレンチ111A,111B(第2トレンチ部分111Ab,111Bb)の内面には、酸化膜等からなる絶縁膜12が形成されている。この実施形態では、絶縁膜12は熱酸化膜(SiO2)からなり、この熱酸化膜を各内部電極形成用トレンチ111A,111Bの内面に形成する際に、基板本体6における各内部電極形成用トレンチ111A,111B(第2トレンチ部分111Ab,111Bb)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。この実施形態では、基板本体6において、隣接する第1内部電極形成用トレンチ111A(第2トレンチ部分111Ab)と第2内部電極形成用トレンチ111B(第2トレンチ部分111Bb)との間の壁の全体が熱酸化膜とされている例を示している。
各内部電極形成用トレンチ111A,111B(第2トレンチ部分111Ab,111Bb)内の絶縁膜12の表面および絶縁膜7における各内部電極形成用トレンチ111A,111B(第1トレンチ部分111Aa,111Ba)の内面には、バリアメタル膜13が形成されている。バリアメタル膜13は、たとえば、TiNからなる。バリアメタル膜13の膜厚は、400Å~500Å程度である。各内部電極形成用トレンチ111A,111B内に、導電体51がバリアメタル膜13に接した状態で埋め込まれている。導電体51は、この実施形態では、タングステン(W)からなる。
第1内部電極形成用トレンチ111A内に埋め込まれている導電体51によって第1内部電極103Aが構成され、第2内部電極形成用トレンチ111B内に埋め込まれている導電体51によって第2内部電極103Bが構成されている。これにより、複数の第1内部電極103Aと第2内部電極103Bとが、基板2内に形成される。これらの内部電極103A,103Bは、基板2の前後から見て、基板2の左右方向に長い矩形である。つまり、これらの内部電極103A,103Bは、基板2の前後方向に対向する2つの側面2cに対して平行な表面を有する平板状である。
特に図186を参照して、複数の第1内部電極103Aおよび第2内部電極103Bは、第1内部電極103Aと第2内部電極103Bとがコンデンサ形成領域E1の短手方向に交互に並ぶように配置されている。したがって、隣り合う第1内部電極103Aと第2内部電極103Bとはコンデンサ形成領域E1の短手方向において対向した対向面を有している。そして、隣り合う第1内部電極103Aと第2内部電極103Aとの対向面に挟まれた基板2の壁(絶縁体部30)が容量膜(誘電体膜)35を構成している。隣接する1組の第1内部電極103Aおよび第2内部電極103Aとそれらの間の容量膜31とによって1つのキャパシタ要素が構成されている。この実施形態では、第1内部電極103Aおよび第2内部電極103Bは4個ずつ設けられているので、隣接する第1内部電極103Aおよび第2内部電極103Bの組は7組ある。このため、7つのキャパシタ要素C1~C7が基板2に形成されている。第1内部電極103Aおよび第2内部電極103B(第1内部電極形成用トレンチ111Aおよび第2内部電極形成用トレンチ111B)は、それぞれ1個以上設けられていればよい。
図179、図181A、図181B、図183、図184および図186を参照して、インダクタ形成領域E2内のコイル形成領域205において、基板2には、コイル形成用トレンチ11が、素子形成面2aから所定の深さまで掘り下げられことにより形成されている。コイル形成用トレンチ11は、平面視において螺旋状に形成されている。この実施形態では、コイル形成用トレンチ11は、平面視において、四角の螺旋形に形成されており、基板2の各側面2cにそれぞれ平行な直線状部分を複数有している。コイル形成用トレンチ11の断面(コイル形成用トレンチ11の螺旋方向に延びる方向に直交する方向の断面)は、基板2の厚さ方向に細長い矩形状である。コイル形成用トレンチ11の幅は、たとえば、1μm以上3μm以下であってもよい。また、コイル形成用トレンチ11の深さは、たとえば、10μm以上82μm以下であってもよい。コイル形成用トレンチ11の深さは、コイル形成用トレンチ11内に形成されるコイル3の内部抵抗を小さくするために10μm以上であることが好ましい。
図181Bに示すように、コイル形成用トレンチ11は、絶縁膜7に形成された第1トレンチ部分11aと、基板本体6に形成され、第1トレンチ部分11aと連通する第2トレンチ部分11bとからなる。基板本体6におけるコイル形成用トレンチ11(第2トレンチ部分11b)の内面には、酸化膜等からなる絶縁膜12が形成されている。この実施形態では、絶縁膜12は熱酸化膜(SiO2)からなり、この熱酸化膜をコイル形成用トレンチ11の内面に形成する際に、基板本体6におけるコイル形成用トレンチ11(第2トレンチ部分11b)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。この実施形態では、基板本体6における螺旋状のコイル形成用トレンチ11(第2トレンチ部分11b)によって挟まれた壁の全体が熱酸化膜とされている例を示している。
コイル形成用トレンチ11(第2トレンチ部分11b)内の絶縁膜12の表面および絶縁膜7におけるコイル形成用トレンチ11(第1トレンチ部分11a)の内面には、バリアメタル膜13が形成されている。バリアメタル膜13は、たとえば、TiNからなる。バリアメタル膜13の膜厚は、400Å~500Å程度である。コイル形成用トレンチ11内に、導電体51がバリアメタル膜13に接した状態で埋め込まれている。導電体51は、この実施形態では、タングステン(W)からなる。コイル形成用トレンチ11内に埋め込まれている導電体51によってコイル3が構成されている。したがって、コイル3は、平面視で、コイル形成用トレンチ11と同じパターンの螺旋状(四角の螺旋形状)となる。具体的には、コイル3は、基板2の各側面2cにそれぞれ平行な板状部分を複数有している。
基板2の素子形成面2a(絶縁膜7の表面)上には、素子形成面2aおよび導電体51(内部電極103A,103B、コイル3)を被覆するように、絶縁膜8が形成されている。絶縁膜8は、平面視で、素子形成面2aと整合する矩形である。絶縁膜8は、たとえば、USG(Undoped Silicate Glass)膜からなる。絶縁膜8には、コンデンサ形成領域E1の一端部側(左端部側)において、各第1内部電極103Aの対応する端部を露出させる第1コンタクト孔114(図179、図180、図182Aおよび図182B参照)が形成されている。また、絶縁膜8には、コンデンサ形成領域E1の他端部側(右端部側)において、各第2内部電極103Bの対応する端部を露出させる第2コンタクト孔115(図179および図185参照)が形成されている。また、絶縁膜8には、コイル形成領域205内において、コイル3の一端部(外周側端部)を露出させる第3コンタクト孔14(図179および図183参照)と、コイル3の他端部(内周側端部)を露出させる第4コンタクト孔15(図179および図184参照)とが形成されている。前述したように、基板2の側面2cと絶縁膜8の外周面には、窒化膜等からなるパッシベーション膜9が形成されている。
絶縁膜8の表面には、第1電極61、第2電極62および第3電極63が形成されている。第1電極61は、絶縁膜8の表面に形成された第1電極膜61Aと、第1電極膜61Aに接合された第1外部接続電極61Bとを含む。第1電極膜61Aは、図179に示すように、コイル3の一端部(外周側端部)に接続された引出し電極61Aaと、引出し電極61Aaと一体的に形成された第1パッド61Abとを含む。第1パッド61Abは、素子形成面2aの左側部において、コンデンサ形成領域E1とインダクタ形成領域E2とに跨って形成されている。第1パッド61Abは、平面視で、前後方向に長い矩形である。
第1パッド61Abにおける第2、第3電極62,63側の側縁部は、平面視において、第1電極形成領域201の第2、第3電極62,63側の側縁よりも第2、第3電極62,63側に突出している。この第1パッド61Abに第1外部接続電極61Bが接続されている。第1パッド61Abは、図179、図180、図182Aおよび図182Bに示すように、絶縁膜8の表面から第1コンタクト孔114内に入り込み、第1コンタクト孔114内で第1内部電極103Aの端部(第1電極61側の端部)に接続されている。
引出し電極61Aaは、図179および図183に示すように、絶縁膜8の表面から第3コンタクト孔14内に入り込み、第3コンタクト孔14内でコイル3の一端部に接続されている。引出し電極61Aaは、コイル3の一端部上を通って、第1パッド61Abに至る直線に沿って直線状に形成されている。なお、コイル形成用トレンチ11の一端部を、第1パッド61Abの下方位置まで延長することにより、コイル3の一端部を第1パッド61Abの下方位置に配置させてもよい。このようにすると、第3コンタクト孔14を第1パッド61Abの下方位置に形成できるので、コイル3の一端部を第1パッド61Abに接続できるようになる。この場合には、第1電極膜61Aを第1パッド61Abのみから構成できるので、引出し電極61Aaは不要となる。
第2電極62は、絶縁膜8の表面に形成された第2電極膜(第2パッド)62Aと、第2電極膜62Aに接合された第2外部接続電極62Bとを含む。第2電極膜62Aは、図179に示すように、コンデンサ形成領域E1の右端部に矩形に形成されている。平面視において、第2電極膜62Aの第1電極61側の側縁部は、第2電極形成領域202の第1電極61側の側縁よりも第1電極61側に突出している。この第2電極膜62Aに第2外部接続電極62Bが接続されている。第2電極膜62Aは、図179および図185に示すように、絶縁膜8の表面から第2コンタクト孔115内に入り込み、第2コンタクト孔115内で第2内部電極103Bの端部(第2電極62側の端部)に接続されている。
第3電極63は、絶縁膜の表面に形成された第3電極膜63Aと、第3電極膜63Aに接合された第3外部接続電極63Bとを含む。第3電極膜63Aは、図179に示すように、コイル3の他端部(内周側端部)に接続された引出し電極63Aaと、引出し電極63Aaと一体的に形成された第3パッド63Abとを含む。第3パッド63Abは、インダクタ形成領域E2の右端部に矩形に形成されている。平面視において、第3パッド63Abにおける第1電極61側の側縁部は、第3電極形成領域203の第1電極61側の側縁よりも第1電極61側に突出している。この第3パッド63Abに第3外部接続電極63Bが接続されている。引出し電極63Aaは、図179および図184に示すように、絶縁膜8の表面から第4コンタクト孔15内に入り込み、第4コンタクト孔15内でコイル3の他端部に接続されている。引出し電極63Aaは、コイル3の他端部上を通って、第3パッド63Abに至る直線に沿って直線状に形成されている。電極膜61A,62A,63Aとしては、この実施形態では、Al膜が用いられている。
第1電極膜61A、第2電極膜62Aおよび第3電極膜63Aは、たとえば窒化膜(SiN)からなるパッシベーション膜16によって覆われており、さらにパッシベーション膜16の上にポリイミド等の樹脂膜17が形成されている。パッシベーション膜16および樹脂膜17には、平面視において、第1パッド61Ab付近、第2電極膜(第2パッド)62A付近および第3パッド63Abに、それぞれ第1、第2および第3切除部211,212,213(図180、図181A、図185参照)が形成されている。
第1切除部211によって、第1パッド61Ab表面の第2、第3電極62,63側の縁部を除く領域が露出されている。第2切除部212によって、第2電極膜(第2パッド)62A表面の第1電極61側の縁部を除く領域が露出されている。第3切除部213によって、第3パッド63Ab表面の第1電極61側の縁部を除く領域が露出されている。言い換えれば、パッシベーション膜16および樹脂膜17は、平面視において、素子形成面2aにおけるキャパシタ形成領域204およびコイル形成領域205の他、第2電極膜62Aと第3パッド63Abとの間において、コンデンサ形成領域E1とインダクタ形成領域E2との境界部領域にも形成されている。
第1切除部211に、第1外部接続電極61Bが埋め尽くされている。第2切除部212に、第2外部接続電極62Bが埋め尽くされている。第3切除部213に、第3外部接続電極63Bが埋め尽くされている。第1外部接続電極61Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って第2、第3電極62,63側に引き出された引出し部20を有している。第2外部接続電極62Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って第1電極61側に引き出された引出し部20を有している。第3外部接続電極63Bは、樹脂膜17から突出するように形成されているとともに、樹脂膜17の表面に沿って第1電極61側に引き出された引出し部20を有している。
この第6発明の第2実施形態では、第1外部接続電極61Bは、第1切除部211内において露出している第1電極膜61A(パッド61Ab)および絶縁膜8の表面に加えて、基板2の左端部側のパッシベーション膜9の上端面を覆うように形成されている。第1外部接続電極61Bの内方側の側面を除く3つの側面は、基板2の左端部側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
第2外部接続電極62Bは、第2切除部212内において露出している第2電極膜62Aおよび絶縁膜8の表面に加えて、コンデンサ形成領域E1の右端側のパッシベーション膜9の上端面を覆うように形成されている。第2外部接続電極62Bにおける第1電極61に対向する側面および第3電極63に対向する側面を除く2つの側面は、コンデンサ形成領域E1の右端側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。
第3外部接続電極63Bは、第3切除部213内において露出している第3電極膜63A(パッド63Ab)および絶縁膜8の表面に加えて、インダクタ形成領域E2の右端側のパッシベーション膜9の上端面を覆うように形成されている。第3外部接続電極63Bにおける第1電極61に対向する側面および第2電極62に対向する側面を除く2つの側面は、インダクタ形成領域E2の右端側の絶縁膜8の周面を覆うパッシベーション膜9の表面と面一となるように形成されている。外部接続電極61B,62B,63Bは、たとえば、電極膜61A,62A,63Aに接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
パッシベーション膜16および樹脂膜17は、キャパシタ形成領域204、コイル形成領域205および第2外部接続電極62Bと第3外部接続電極63Bとの間の領域において、内部電極103A,103B、コイル3、絶縁膜8、第1電極膜61A、第2電極膜62Aおよび第3電極膜63Aを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板2の側面2cと絶縁膜8の外周面に形成されたパッシベーション膜9は、基板2の側面2cと絶縁膜8の外周面を保護する保護膜として機能している。
図187は、LC複合素子チップの内部の電気的構造を示す電気回路図である。第1電極61と第2電極62との間に複数のキャパシタ要素C1~C7が並列に接続されている。また、第1電極61と第3電極63との間にコイル3(図187では記号Lで示す)が接続されている。これにより、所定の容量を有するコンデンサと所定のインダクタンスを有するインダクタとを含むLC複合素子として機能する。
特開2013-168633号公報記載のLC複合素子チップでは、容量を大きくするためには、下部電極と上部電極との対向面の面積を大きくする必要がある。そのためには、基板の表面の面積を大きくしなければならず、小型化を図ることは困難である。
この第6発明の第2実施形態の構成では、コンデンサ形成領域E1において、基板2には、第1内部電極形成用トレンチ111Aと第2内部電極形成用トレンチ111Bとが、素子形成面2aから所定の深さまで掘り下げられることにより形成されている。第1内部電極形成用トレンチ111Aと第2内部電極形成用トレンチ111Bとは、コンデンサ形成領域E1の長手方向に平行にのびている。そして、第1内部電極形成用トレンチ111A内および第2内部電極形成用トレンチ111B内に導電体51が埋め込まれることにより、第1内部電極形成用トレンチ111A内に第1内部電極103Aが形成され、第2内部電極形成用トレンチ111B内に第2内部電極103Bが形成されている。第1内部電極103Aと第2内部電極103Bと基板2におけるそれらの間の壁とによって、キャパシタ要素が構成されている。
この第6発明の第2実施形態の構成によれば、第1内部電極103Aと第2内部電極103Bとを、基板2の厚さ方向に直交する方向に対向させることができる。したがって、基板2の表面の面積(コンデンサ形成領域E1の面積)を大きくしなくても、第1内部電極103Aと第2内部電極103Bとの対向面の面積を大きくすることが可能となる。これにより、コンデンサの容量を大きくすることができる。
また、この第6発明の第2実施形態の構成では、複数の第1内部電極形成用トレンチ111Aと複数の第2内部電極形成用トレンチ111Bが、基板2に形成されている。複数の第1内部電極形成用トレンチ111Aと複数の第2内部電極形成用トレンチ111Bは、第1内部電極形成用トレンチ111Aと第2内部電極形成用トレンチ111Bとが交互に並ぶように、配置されている。このため、複数の第1内部電極103Aと複数の第2内部電極103Aとを、第1内部電極103Aと第2内部電極103Aとが交互に並ぶように配置することができる。これにより、基板2内に複数のキャパシタ要素C1~C7を形成できるので、コンデンサの容量をより大きくすることができる。
コイルの性能(品質)を表すパラメータとして、コイルのQ(Quality Factor)値がある。Q値が高いほど損失が小さく、高周波用インダクタンスとして優れた特性を有することになる。
コイル3のQ値は、次式(12)によって表される。
Q=2πfL/R …(12)
前記式(12)において、fはコイルに流れる電流の周波数、Lはコイル3のインダクタンス、Rはコイル3の内部抵抗である。
この第6発明の第2実施形態の構成によれば、インダクタ形成領域E2において、基板2には、コイル形成用トレンチ11が、素子形成面2aから掘り下げられることにより形成されている。そして、コイル形成用トレンチ11内に導電体51が埋め込まれることにより、コイル3が形成されている。そのため、コイル3の断面積(コイル3の螺旋方向に延びる方向に直交する断面積)を大きくすることができるので、コイル3の内部抵抗(前記式(12)のR)を小さくすることができる。これにより、コイル3のQ値を高くすることができるから、性能の高いインダクタが得られる。
また、この第6発明の第2実施形態では、第1内部電極形成用トレンチ111A、第2内部電極形成用トレンチ111Bおよびコイル形成用トレンチ11を基板2に形成し、これらのトレンチ111A,111B,11内に導電体51を埋め込むことによって、第1内部電極103A、第2内部電極103Bおよびコイル3を形成できる。これにより、コンデンサとインダクタとを、同一の製造工程によって製造できるから、製造が容易なLC複合素子チップを提供できる。
さらに、基板2の一方の表面である素子形成面2aに、第1電極61、第2電極62および第3電極63の外部接続電極61B,62B,63Bが形成されている。そこで、図188に示すように、素子形成面2aを実装基板91に対向させて、外部接続電極61B,62B,63Bをはんだ92によって実装基板91上に接合することにより、LC複合素子チップ1Aを実装基板91上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のLC複合素子チップ1Aを提供することができ、素子形成面2aを実装基板91の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってLC複合素子チップ1Aを実装基板91に接続できる。これによって、実装基板91上におけるLC複合素子チップ1Aの占有空間を小さくできる。とくに、実装基板91上におけるLC複合素子チップ1Aの低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
図189A~図189Lは、LC複合素子チップの製造工程の一例を説明するための断面図であり、図180に対応する切断面を示す。図190A~図190Lは、LC複合素子チップの製造工程の一例を説明するための断面図であり、図181Aに対応する切断面を示す。図191A~図191Lは、LC複合素子チップの製造工程の一例を説明するための断面図であり、図182Aに対応する切断面を示す。また、図192A~図192Eは、第1内部電極および第2内部電極の製造工程の詳細を示す部分拡大断面図であり、図182Bに対応する切断面を示す。
まず、図189A、図190Aおよび図191Aに示すように、基板本体6の元となる元基板50が用意される。元基板50の表面に熱酸化膜やCVD酸化膜等の絶縁膜7が形成される。この実施形態では、絶縁膜7は熱酸化膜である。絶縁膜7の表面は、基板2の素子形成面2aに対応している。
図175は、表面に絶縁膜7が形成された元基板50の一部の図解的な平面図である。素子形成面2aには、図175に示すように、複数のLC複合素子チップ1Aに対応した、LC複合素子チップ領域Xが、マトリクス状に配置されている。隣接するLC複合素子チップ領域Xの間には、境界領域Yが設けられている。境界領域Yは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜7が形成された元基板50に対して必要な工程を行った後に、境界領域Yに沿って元基板50を切り離すことにより、複数のLC複合素子チップ1Aが得られる。
表面に絶縁膜7が形成された元基板50に対して実行される工程は、次の通りである。まず、図189A、図190Aおよび図191Aに示すように、フォトリソグラフィおよびエッチングにより、絶縁膜7のうち、第1および第2内部電極形成用トレンチ111A,111Bを形成すべき領域ならびにコイル形成用トレンチ11を形成すべき領域にそれぞれ対応する部分が除去される。これにより、絶縁膜7に、第1および第2内部電極形成用トレンチ111A,111Bの第1トレンチ部分111Aa,111Baならびにコイル形成用トレンチ11の第1トレンチ部分11aが形成される。
そして、絶縁膜7からなるハードマスクを用いて、元基板50がエッチングされる。これにより、図189B、図190B、図191Bおよび図192Aに示すように、第1および第2内部電極形成用トレンチ111A,111Bの第2トレンチ部分111Ab,111Bbならびにコイル形成用トレンチ11の第2トレンチ部分11bが、元基板50に形成される。これにより、絶縁膜7および元基板50に、第1および第2内部電極形成用トレンチ111A,111Bならびにコイル形成用トレンチ11が形成される。各トレンチ11,111A,111Bは、たとえば、いわゆるボッシュプロセス(BOSCH Process)を用いて形成されてもよい。ボッシュプロセスは、一般的に、MEMS(Micro Electro Mechanical System)の空洞部分を作るために用いられるプロセスである。
次に、各トレンチ11,111A,111Bの内面に、熱酸化法により絶縁膜(熱酸化膜)12が形成される。図192Bは、内部電極形成用トレンチ111A,111Bの内面に絶縁膜(熱酸化膜)12が形成された状態を示している。コイル形成用トレンチ11の内面にも、図192Bと同様に、絶縁膜12(図181B参照)が形成される。この際、元基板50における各内部電極形成用トレンチ111A,111B(第2トレンチ部分111Ab,111Bb)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。同様に、元基板50におけるコイル形成用トレンチ11(第2トレンチ部分11b)の周囲壁(側壁および底壁)が熱酸化されて、絶縁性を有する絶縁体部(熱酸化膜)30とされる。図189B、図190Bおよび図191Bには、絶縁膜12は省略されているが、絶縁体部30は図示されている。この実施形態では、元基板50において、隣接する第1内部電極形成用トレンチ111A(第2トレンチ部分111Ab)および第2内部電極形成用トレンチ111B(第2トレンチ部分111Bb)によって挟まれた壁の全体が熱酸化膜とされる。また、この実施形態では、元基板50における螺旋状のコイル形成用トレンチ11(第2トレンチ部分11b)によって挟まれた壁の全体が熱酸化膜とされる。
次に、たとえばスパッタ法により、各トレンチ11,111A,111B内を含む素子形成面2a上に、TiNからなるバリアメタル膜13が形成される。これにより、図192Cに示すように、各内部電極形成用トレンチ111A,111B内の絶縁膜12および絶縁膜7の表面ならびに各内部電極形成用トレンチ111A,111B外の絶縁膜7の表面に、TiNからなるバリアメタル膜13が形成される。また、これにより、コイル形成用トレンチ11内の絶縁膜12および絶縁膜7の表面ならびにコイル形成用トレンチ11外の絶縁膜7の表面にバリアメタル膜13が形成される。この後、アニール処理が施される。この後、図189C、図190C、図191Cおよび図192Dに示すように、たとえばCVD法により、各トレンチ11,111A,111B内を含む素子形成面2a上に、タングステン(W)からなる導電体51が堆積される。
次に、たとえばエッチバック法により、導電体51がその表面から全面エッチングされる。この全面エッチングは、導電体51の表面と絶縁膜7の表面とが面一となるまで続けられる。これにより、図189D、図190D、図191Dおよび図192Eに示すように、各トレンチ11,111A,111B内に、バリアメタル膜13に接した状態で導電体51が埋め込まれた状態となる。第1内部電極形成用トレンチ111A内に埋め込まれた導電体51によって、第1内部電極103Aが形成される。また、第2内部電極形成用トレンチ111B内に埋め込まれた導電体51によって、第2内部電極103Bが形成される。また、コイル形成用トレンチ11内に埋め込まれた導電体51によって、平面視螺旋状のコイル3が形成される。
次に、図189E、図190Eおよび図191Eに示すように、絶縁膜7(素子形成面2a)および導電体51(コイル3および内部電極103A,103B)を被覆するように、絶縁膜7上にUSG(Undoped Silicate Glass)膜等からなる絶縁膜8が形成される。この絶縁膜8は、たとえばCVD法によって形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜8のうち、各第1内部電極103Aにおける基板2の一端側の端部、各第2内部電極103Bにおける基板2の他端側の端部、コイル3の一端部(外周側端部)およびコイル3の他端部(内周側端部)に対応する領域に、それぞれ絶縁膜8を貫通する第1コンタクト孔114(図189E、図191E参照)、第2コンタクト孔115(図185参照)、第3コンタクト孔14(図183参照)および第4コンタクト孔15(図190E参照)が形成される。
次に、たとえばスパッタにより、コンタクト孔114,115,14,15内を含む絶縁膜8上に、第1電極膜61A、第2電極膜62Aおよび第3電極膜63Aを構成する電極膜が形成される。この実施形態では、Alからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図189F、図190Fおよび図191Fに示すように、前記電極膜が第1電極膜61A、第2電極膜62Aおよび第3電極膜63Aに分離される。
次に、図189G、図190Gおよび図191Gに示すように、たとえばCVD法によって、窒化膜等のパッシベーション膜16が形成され、さらにポリイミドが塗布されることにより樹脂膜17が形成される。たとえば、感光性を付与したポリイミドが塗布され、切除部211,212,213に対応するパターンで露光した後、そのポリイミドが現像される。これにより、切除部211,212,213に対応した切除部を有する樹脂膜17が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜17をマスクとしたドライエッチングによってパッシベーション膜16に切除部211,212,213が形成される。
次に、図189H、図190Hおよび図191Hに示すように、境界領域Y(図175参照)に整合する格子状の開口52aを有するレジストマスク52が形成される。このレジストマスク52を介してプラズマエッチングが行われ、それによって、元基板50、絶縁膜7および絶縁膜8が、絶縁膜8の表面から所定の深さまでエッチングされる。これによって、境界領域Yに沿って、切断用の溝(スクライブ溝)53が形成される。
次に、レジストマスク52が剥離される。この後、図189I、図190Iおよび図191Iに示すように、たとえばCVD法によって、パッシベーション膜9の材料となる窒化膜等からなる絶縁膜54が、元基板50の表面の全域に亘って形成される。このとき、溝53の内面(側壁面および底壁面)の全域にも絶縁膜54が形成される。
次に、図189J、図190Jおよび図191Jに示すように、絶縁膜54が選択的にエッチングされる。具体的には、絶縁膜54のうち、溝53の側壁面上の絶縁膜54(パッシベーション膜9)以外の部分が除去される。これにより、電極膜61A,62A,63Aのうち、パッシベーション膜16および樹脂膜17によって覆われていない部分が露出される。また、溝53の底面上の絶縁膜54は除去される。
次に、図189K、図190Kおよび図191Kに示すように、各切除部211,212,213から露出している第1電極膜61A、第2電極膜62Aおよび第3電極膜63Aに、たとえばめっき(好ましくは無電界めっき)によって、たとえばNi、PdおよびAuが順にめっき成長される。これにより、第1外部接続電極61B、第2外部接続電極62Bおよび第3外部接続電極63Bが形成される。
この後、先ダイシング(DBG;Dicing Before Grinding)法によって、複数のLC複合素子チップ領域Xが個片化される。具体的には、図189L、図190Lおよび図191Lに示すように、まず、元基板50の表面側(外部接続電極側)に、粘着面72を有する支持テープ71が貼着される。次に、元基板50が裏面から、溝53の底部に到達するまで研磨される。これにより、複数のLC複合素子チップ領域Xは、個々のLC複合素子チップ1Aに分離される。その後、複数のLC複合素子チップ1Aに対して、第2発明の第1実施形態において説明した、図45A~図45Dに示した回収工程または図46A~図46Cに示した回収工程を実行してもよい。
図193Aは、コイル形成用トレンチ11内に埋め込まれる導電体の変形例を示す図であり、図181Bに対応した部分拡大断面図である。図193Bは、図193Aの部分拡大断面図である。
図193Aに示すように、コイル形成用トレンチ11の幅W2は、たとえば10μm以下、より具体的には、3μm以上9μm以下であってもよい。また、コイル形成用トレンチ11の深さDは、たとえば10μm以上、より具体的には、30μm以上80μm以下であってもよい。
この変形例においては、図193Aおよび図193Bに示すように、コイル形成用トレンチ11内には、前述の第2発明の第1実施形態に対する導電体51の変形例と同様の構成で、導電体51が埋め込まれている(図48Aおよび図48Bも併せて参照)。
図194Aは、各内部電極形成用トレンチ111A,111B内に埋め込まれる導電体の変形例を示す図であり、図182Bに対応した部分拡大断面図である。図194Bは、図194Aの部分拡大断面図である。
図194Aに示すように、各内部電極形成用トレンチ111A,111Bの幅W2は、たとえば10μm以下、より具体的には、3μm以上9μm以下であってもよい。また、各内部電極形成用トレンチ111A,111Bの深さDは、たとえば10μm以上、より具体的には、30μm以上80μm以下であってもよい。
この変形例においては、図194Aおよび図194Bに示すように、各内部電極形成用トレンチ111A,111B内には、前述の第2発明の第1実施形態に対する導電体51の変形例と同様の構成で、導電体51が埋め込まれている(図48Aおよび図48Bも併せて参照)。なお、各内部電極形成用トレンチ111A,111Bは同様の構成を有しているので、図194Bでは、第1内部電極形成用トレンチ111A側の構成に対応する第2内部電極形成用トレンチ111B側の構成の符号をかっこ内に記載して示している。
図195は、第6発明の第3実施形態に係るLC複合素子チップの一部切欠斜視図である。図196は、LC複合素子チップの平面図である。図195および図196において、前述の図178および図179に示された各部に対応する部分には、同一参照符号を付して示す。
このLC複合素子チップ1Bは、前述した第6発明の第2実施形態のLC複合素子チップ1Aと同様な構成からなるLC複合素子部が左右方向に2つ並べて一体化されるとともに、左側のLC複合素子部(以下、「第1LC複合素子部221」という。)の第3電極63と右側のLC複合素子部(以下、「第2LC複合素子部222」という。)の第1電極61とが共通化(一体化)されてなるものである。
LC複合素子チップ1Bは、第1LC複合素子部221の第1電極61からなる第1外部電極231と、第1LC複合素子部221の第2電極62からなる第2外部電極232と、第1LC複合素子部221の第3電極63および第2LC複合素子部222の第1電極61とが一体化された第3外部電極233と、第2LC複合素子部222の第2電極62からなる第4外部電極234と、第2LC複合素子部222の第3電極63からなる第5外部電極235とを備えている。
第1LC複合素子部221の第3電極63と第2LC複合素子部222の第1電極61とが一体化されている点を除いては、第1LC複合素子部221および第2LC複合素子部222のそれぞれの構成は、前述した第2実施形態のLC複合素子チップ1Aと同じ構成である。
図197は、LC複合素子チップの内部の電気的構造を示す電気回路図である。第1外部電極231と第2外部電極232との間に、第1LC複合素子部221に形成されている複数のキャパシタ要素C1~C7が並列に接続されている。また、第3外部電極233と第4外部電極234との間に、第2LC複合素子部222に形成されている複数のキャパシタ要素C1~C7が並列に接続されている。また、第1外部電極231と第3外部電極233との間に、第1LC複合素子部221に形成されているコイル3(図197では記号Lで示す)が接続されている。また、第3外部電極233と第5外部電極235との間に、第2LC複合素子部222に形成されているコイル3(図197では記号Lで示す)が接続されている。これにより、2つのコンデンサと2つのインダクタとを含むLC複合素子として機能する。
以上、第6発明の第1、第2および第3実施形態について説明したが、第6発明は、さらに他の形態で実施することもできる。前述の第6発明の第1~第3実施形態では、コイル3は、平面視で螺旋状に形成された1本のコイルから構成されているが、コイル3は互いに平行な複数本のコイル(平行コイル)から構成されていてもよい。
コイル3が2本の平行コイルから構成されている例を、図198に示す。基板2には、互いに平行な2本のコイル形成用トレンチ11A,11Bが平面視で螺旋状に形成されている。そして、これらのコイル形成用トレンチ11A,11Bにそれぞれ埋め込まれた導電体51によって、2本のコイル3A,3Bが形成されている。これらの2本のコイル3A,3Bによって、コイル3が構成されている。このようなコイル3を第1実施形態に適用する場合には、2本のコイル3A,3Bの一端部は第2電極62の第2電極膜62Aに接続され、2本のコイル3A,3Bの他端部は、第3電極63の第3電極膜63Aに接続される。このようなコイル3を第2実施形態に適用する場合には、2本のコイル3A,3Bの一端部は第1電極61の第1電極膜61Aに接続され、2本のコイル3A,3Bの他端部は、第3電極63の第3電極膜63Aに接続される。
また、前述の第6発明の第1~第3実施形態では、コイル3(コイル形成用トレンチ11)は、平面視において四角形の螺旋状に形成されているが、コイル3(コイル形成用トレンチ11)は、前述の図91に示したコイル3のように、平面視において円形の螺旋状であってよい。また、コイル3(コイル形成用トレンチ11)は、前述の図92に示したコイル3のように、平面視八角形の螺旋状等のように四角形以外の多角形の螺旋状であってもよい。
また、前述の第6発明の第1~第3実施形態では、基板2は、基板本体6と基板本体の表面に形成された絶縁膜7とから構成されているが、基板2は、絶縁性を有する材料からなる基板であってもよい。
[6]第7発明について
第2発明の第1実施形態~第4実施形態の導電体51の変形例(図48A,図48B参照)、第5発明の一実施形態の導電体51の変形例(図160A,図160B参照)、第6発明の第1実施形態および第2実施形態の導電体51の変形例(図176A,図176B,177A,177B,図193A,図193B,194A,194B参照)では、導電体51が、第1~第3シード層13a~13cを含む構成について説明した。しかし、導電体51において、各第1~第3シード層13a~13cは、必ずしも電子顕微鏡等によって視認できるものでなくてもよい。このような構成を、図199に示す。
図199は、前記図48Aに示す導電体51において、第1~第3シード層13a~13cが視認できない場合の構成を示す部分拡大断面図である。図199に示す構成は、前述の第2発明の第1実施形態の変形例に係る図48Aに対応しているが、むろん、他の導電体51の変形例に係る構成にも適用される。
導電体51は、第1~第3導電体層51a~51c、および第1~第3シード層13a~13cを含む。しかしながら、図199に示すように、コイル形成用トレンチ11および第1導電体層51aの間、第1および第2導電体層51a,51bの間、第2および第3導電体層51b,51cの間において、第1~第3シード層13a~13cを視認することができない。
これは、たとえば、第1~第3シード層13a~13cの厚さW4(300Å~500Å)が第1~第3導電体層51a~51cの厚さW3(0.1μm~0.6μm)に比べて極めて小さいため、製造工程において、第1~第3シード層13a~13cが第1~第3導電体層51a~51cに取り込まれる(埋もれる)ためである。
このような場合、結晶境界部B1は、第1および第2導電体層51a,51bが接することによって形成されていると見なすことができる。すなわち、結晶境界部B1は、第1および第2導電体層51a,51bが接して形成される結晶境界面を含む。一方、結晶境界部B2は、第2および第3導電体層51b,51cが接することによって形成されていると見なすことができる。すなわち、結晶境界部B2は、第2および第3導電体層51b,51cが接して形成される結晶境界面を含む。
図199では、第1~第3シード層13a~13cの全部が第1~第3導電体層51a~51cに埋もれている導電体51の例を示しているが、第1~第3シード層13a~13cの一部が埋もれている構成であってもよい。
この場合、結晶境界部B1は、第1および第2導電体層51a,51bが接して形成される結晶境界面、および/または、第2シード層13bと第1および第2導電体層51a,51bとが接して形成される結晶境界面によって定義されてもよい。一方、結晶境界部B2は、第2および第3導電体層51b,51cが接して形成される結晶境界面、および/または、第3シード層13cと第2および第3導電体層51b,51cとが接して形成される結晶境界面によって定義されてもよい。
なお、図199では、導電体51が第1~第3シード層13a~13cを含む構成として説明したが、導電体51が第1~第3シード層13a~13cを含まない構成であってもよい。この場合、結晶境界部B1は、第1および第2導電体層51a,51bが接して形成される結晶境界面によって定義される。一方、結晶境界部B2は、第2および第3導電体層51b,51cが接して形成される結晶境界面によって定義される。
このことから、次のような特徴が抽出されてもよい。すなわち、コイル形成用トレンチ11(トレンチ)を備えた基板2と、コイル形成用トレンチ11(トレンチ)に埋設された導電体51とを含み、当該導電体51は、コイル形成用トレンチ11(トレンチ)の内面に沿って形成された結晶境界面によって区画された複数の導電体層を含み、当該結晶境界面は、互いに隣接する同一のまたは異なる導電材料からなる導電体層(第1導電体層51aおよび第2導電体層51b、または、第1、第2導電体層51a,51bおよび第2シード層13b)が互いに接することにより形成されている、チップインダクタ1(チップ部品)。
第2発明の第1実施形態~第4実施形態の導電体51の変形例(図48A,図48B参照)、第5発明の一実施形態の導電体51の変形例(図160A,図160B参照)、第6発明の第1実施形態および第2実施形態の導電体51の変形例(図176A,図176B,177A,177B,図193A,図193B,194A,194B参照)ならびに図199に示した構成から、次のような第7発明を抽出することができる。
F1.ベース基板に設定された素子形成領域にトレンチを形成する工程と、前記トレンチに導電体を埋設する工程と、前記ベース基板から前記素子形成領域を切り離すことにより、当該素子形成領域を個片化する工程とを含み、前記導電体を埋設する工程は、第1導電材料を堆積させることにより、前記トレンチの内面および前記ベース基板の表面に沿う第1導電体層を形成する工程と、前記トレンチ外に形成された前記第1導電体層を除去する工程と、第2導電材料を堆積させることにより、前記トレンチ内に形成された前記第1導電体層の表面および前記ベース基板の表面に沿う第2導電体層を形成する工程と、前記トレンチ外に形成された前記第2導電体層を除去する工程とを含む、チップ部品の製造方法。
ベース基板にトレンチを形成し、当該トレンチに導電体を埋設する他の方法の一例として、高温雰囲気の下、一度の工程でトレンチに導電体を埋設する方法がある。この場合、ベース基板の表面は、比較的に厚い導電体膜で覆われる。ベース基板は、トレンチに導電体が埋設された後、冷却される。
しかしながら、導電体(導電体膜)は、ベース基板の熱膨張率とは異なる熱膨張率を有しており、また、導電体(導電体膜)の冷却速度は、ベース基板の冷却速度よりも速い。そのため、冷却時において、ベース基板の表面に形成された比較的に厚い導電体膜の体積収縮によって、ベース基板が反る程の応力が発生する場合がある。ベース基板の反りとは、ベース基板の中央部と周縁部との間に高低差が生じている状態のことをいう。このようなベース基板の反りの発生は、当該ベース基板の主面(たとえば、素子が形成されていない側の面)に吸着して、当該ベース基板を搬送する吸着装置を用いる場面等において、吸着異常等を引き起こす原因となる場合がある。吸着異常等の発生は、歩留りの低下を招く。
これに対して、「F1.」の製造方法によれば、ベース基板にトレンチが形成された後、複数回に亘って導電体層(第1導電体層および第2導電体層)が埋め込まれる。したがって、本来一度の工程でベース基板が受けるべき応力が、複数回に分割される。
しかも、第1および第2導電体層の各厚さは、一度の工程で導電体をトレンチに埋設する場合に比べて小さい。また、トレンチ外のベース基板上に形成された第1および第2導電体層は、その都度除去されるため、トレンチ外のベース基板上において、導電体層が厚化することがない。これにより、第1および第2導電体層がベース基板に与える応力を低減できるので、ベース基板の反りの発生を抑制できる。その結果、ベース基板を吸着して処理する吸着装置を使用する場面等における吸着異常等の発生を抑制でき、チップ部品の歩留りを向上できる。
F2.温度条件が1000℃以下のCVD(Chemical Vapor Deposition:化学気相成長)法によって、前記第1導電体層を形成し、温度条件が1000℃以下のCVD法によって、前記第2導電体層を形成する、「F1.」に記載のチップ部品の製造方法。
F3.前記導電体を埋設する工程は、前記第1導電体層を除去する工程の後、前記第2導電体層を形成する工程に先立って、前記第1導電体層の表面に沿って窒化チタンを堆積させてシード層を形成する工程を含む、「F1.」または「F2.」に記載のチップ部品の製造方法。
この方法によれば、シード層上に、第2導電体層を形成できるので、トレンチに第2導電体層を良好に埋設することができる。
F4.1μm以下の厚さを有する前記第1導電体層を形成し、1μm以下の厚さを有する前記第2導電体層を形成する、「F1.」~「F3.」のいずれかに記載のチップ部品の製造方法。
第1および第2導電体層の体積収縮に起因する応力は、第1および第2導電体層の厚さが大きくなるほど顕著になる。したがって、この方法のように、第1および第2導電体層を1μm以下の厚さで形成することにより、第1および第2導電体層の体積収縮に起因する応力を効果的に低減できる。これにより、ベース基板の反りの発生を効果的に抑制できる。
F5.タングステンを堆積して前記第1導電体層を形成する工程を含み、タングステンを堆積して前記第2導電体層を形成する工程を含む、「F1.」~「F4.」のいずれかに記載のチップ部品の製造方法。
F6.前記トレンチを形成する工程は、前記ベース基板の表面を法線方向から見た平面視において、螺旋状のコイル形成用トレンチを形成する工程を含み、前記導電体を埋設する工程は、前記コイル形成用トレンチに前記導電体を埋設することにより、コイルを形成する工程を含む、「F1.」~「F5.」のいずれかに記載のチップ部品の製造方法。
この方法によれば、ベース基板にコイル形成用トレンチを形成し、コイル形成用トレンチ内に導電体を埋め込むことによってコイルを形成できる。そのため、コイルを含むチップ部品の製造が容易である。また、歩留りよくコイルを含むチップ部品を提供できる。
F7.前記トレンチを形成する工程は、前記ベース基板の表面を法線方向から見た平面視において、その側部同士が前記ベース基板を挟んで互いに対向するように複数のキャパシタンス形成用トレンチを形成する工程を含み、前記導電体を埋設する工程は、前記複数のキャパシタンス形成用トレンチに前記導電体を埋設することにより、キャパシタンスを形成する工程を含む、「F1.」~「F6.」のいずれかに記載のチップ部品の製造方法。
この方法によれば、ベース基板にキャパシタンス形成用トレンチを形成し、キャパシタンス形成用トレンチ内に導電体を埋め込むことによってキャパシタンスを形成できる。そのため、キャパシタンスを含むチップ部品の製造が容易である。また、歩留りよくキャパシタンスを含むチップ部品を提供できる。
前記チップ部品の製造方法によれば、トレンチを備えた基板と、前記トレンチに埋設された導電体とを含み、前記導電体は、前記トレンチの内面に沿って形成された結晶境界部によって区画された複数の導電体層からなるチップ部品を製造できる。
F8.トレンチを備えた基板と、前記トレンチに埋設された導電体とを含み、前記導電体は、前記トレンチの内面に沿って形成された結晶境界部によって区画された複数の導電体層からなる、チップ部品。
F9.前記結晶境界部は、断面視において、前記トレンチの側部および底部に沿って形成され、前記導電体は、前記結晶境界部によって、断面視凹状に区画された導電体層を含む、「F8.」に記載のチップ部品。
F10.前記結晶境界部は、前記導電体層と異なる導電材料を含む「F8.」または「F9.」に記載のチップ部品。
F11.前記結晶境界部は、窒化チタンからなるシード層を含む、「F10.」に記載のチップ部品。
F12.前記シード層は、500Å以下の厚さを有している、「F11.」に記載のチップ部品。
F13.前記結晶境界部は、互いに隣り合う前記導電体層が接することによって形成された結晶境界面を含む、「F8.」または「F9.」に記載のチップ部品。
F14.前記導電体層は、1μm以下の厚さを有している、「F8.」~「F13.」のいずれかに記載のチップ部品。
F15.前記導電体層は、タングステンからなる、「F8.」~「F14.」のいずれかに記載のチップ部品。
F16.前記トレンチは、幅が10μm以下であり、前記基板の表面からの深さが10μm以上である、「F8.」~「F15.」のいずれかに記載のチップ部品。
F17.前記トレンチは、前記基板の表面を法線方向から見た平面視において、螺旋状に形成されたコイル形成用トレンチを含み、前記コイル形成用トレンチに埋設された前記導電体によって、コイルが形成されている、「F8.」~「F16.」のいずれかに記載のチップ部品。
F18.前記トレンチは、前記基板の表面を法線方向から見た平面視において、当該トレンチの側部同士が前記基板を挟んで互いに対向するよう形成された複数のキャパシタンス形成用トレンチを含み、前記トレンチに埋設された前記導電体によって、キャパシタンスが形成されている、「F8.」~「F17.」のいずれかに記載のチップ部品。
F19.実装基板と、前記実装基板に実装された「F8.」~「F18.」のいずれかに記載のチップ部品とを含む、回路アセンブリ。
F20.前記チップ部品が、前記実装基板にワイヤレスボンディングによって接続されている、「F19.」に記載の回路アセンブリ。
F21.トレンチを備えた基板と、前記トレンチに埋設された導電体とを含み、前記導電体は、前記トレンチの内面に沿って形成された結晶境界面によって区画された複数の導電体層を含み、前記結晶境界面は、互いに隣接する同一のまたは異なる導電材料からなる導電体層が互いに接することにより形成されている、チップ部品。
[7]第8発明について
第8発明の目的は、周波数特性に関して、優れた等価直列抵抗およびQ値を有するチップキャパシタを提供することである。
第8発明は、次のような特徴を有している。
G1.基板と、前記基板上に形成された第1電極と、前記第1電極上に形成された誘電体膜と、前記誘電体膜上に形成された第2電極とを有するキャパシタ要素とを含み、前記基板の比抵抗が、1.0Ω・cm以下である、チップキャパシタ。
この構成によれば、前記チップキャパシタにおいて、前記第1電極および前記第2電極の間に1MHz以上10GHz以下の周波数を含む電流が入力された場合の周波数特性に関して、1.0Ω以下の等価直列抵抗(ESR:Equivalent Series Resistance)を実現できる。
さらに、前記基板の比抵抗が1.0×10-1Ω・cm以下であれば、前記第1電極および前記第2電極の間に1MHz以上10GHz以下の周波数を含む電流が入力された場合の周波数特性に関して、0.2Ω以下の等価直列抵抗を実現できる。
等価直列抵抗とは、チップキャパシタのインピーダンス成分を、等価的に抵抗成分とリアクタンス成分とを含む直列回路で表したときの抵抗成分として定義される。理想的なチップキャパシタの等価直列抵抗の値はゼロである。つまり、等価直列抵抗の値がゼロに近づくほど、理想的なチップキャパシタに近づく。よって、この構成によれば、1.0Ω以下の等価直列抵抗を実現できるので、寄生容量や寄生抵抗の異常発信や異常発熱等に起因するチップキャパシタの劣化を効果的に抑制することができる。
また、前記チップキャパシタにおいて、前記第1電極および前記第2電極の間に1MHz以上10GHz以下の周波数を含む電流が入力された場合の周波数特性に関して、10以上1.0×106以下のQ値(Quality Factor)を実現できる。
チップキャパシタのQ値は、周波数ω、キャパシタ要素の容量成分C、および等価直列抵抗ESRを用いて、Q値=1/(ω×C×ESR)の式で表される。Q値は、チップキャパシタの性能(品質)を表すパラメータであり、Q値が高いほど損失が小さく、高周波用チップキャパシタとして優れた特性を有する。よって、この構成によれば、10以上1.0×106以下のQ値を実現できるので、優れた特性を有する高周波用チップキャパシタを提供できる。
以上のように、比較的に小さい比抵抗ρを有する基板を採用することにより、チップキャパシタの等価直列抵抗の値を低減できる。また、等価直列抵抗の値の低減効果によって、Q値を向上させることができる。
G2.前記第1電極および前記第2電極の間に10GHz以下の周波数を含む電流が入力された場合の周波数特性に関して、等価直列抵抗の値が1.0Ω以下である、「G1.」に記載のチップキャパシタ。
G3.前記第1電極および前記第2電極の間に10GHz以下の周波数を含む電流が入力された場合の周波数特性に関して、Q値(Quality Factor)が10以上である、「G1.」または「G2.」に記載のチップキャパシタ。
G4.基板と、前記基板上に形成された第1電極と、前記第1電極上に形成された誘電体膜と、前記誘電体膜上に形成された第2電極とを有するキャパシタ要素とを含み、前記第1電極および前記第2電極の間に1MHz以上の周波数を含む電流が入力された場合の周波数特性に関して、等価直列抵抗の値が1.0Ω以下である、チップキャパシタ。
G5.前記第1電極および前記第2電極の間に1MHz以上の周波数を含む電流が入力された場合の周波数特性に関して、Q値(Quality Factor)が1.0×106以下である、「G4.」に記載のチップキャパシタ。
G6.基板と、前記基板上に形成された第1電極と、前記第1電極上に形成された誘電体膜と、前記誘電体膜上に形成された第2電極とを有するキャパシタ要素とを含み、前記第1電極および前記第2電極の間に1MHz以上10GHz以下の周波数を含む電流が入力された場合の周波数特性に関して、Q値(Quality Factor)が10以上1.0×106以下である、チップキャパシタ。
G7.前記第1電極および前記第2電極の間に1MHz以上10GHz以下の周波数を含む電流が入力された場合の周波数特性に関して、等価直列抵抗の値が1.0Ω以下である、「G6.」に記載のチップキャパシタ。
G8.前記基板の比抵抗が、1.0Ω・cm以下である、「G4.」~「G7.」のいずれかに記載のチップキャパシタ。
また、前記基板の比抵抗は、いずれも1.0×10-1Ω・cm以下であってもよい。この構成によれば、前記第1電極および前記第2電極の間に1MHz以上10GHz以下の周波数を含む電流が入力された場合の周波数特性に関して、0.2Ω以下の等価直列抵抗を実現できる。
G9.前記第2電極は、等比数列をなすように設定された複数の第2電極部分に分割されており、前記第1電極と前記第2電極とは、等比数列をなすように設定された対向面積で対向している、「G1.」~「G8.」のいずれかに記載のチップキャパシタ。
G10.前記第1電極に電気的に接続され、前記基板の最表面に露出する表面を有する第1外部電極と、前記第2電極に電気的に接続され、前記基板の最表面に露出する表面を有する第2外部電極とを含む、「G1.」~「G9.」のいずれかに記載のチップキャパシタ。
G11.前記第1外部電極の表面は、上方に向けて突出する所定パターンの複数の凸部が形成された凸部形成部を含み、前記凸部形成部は、前記複数の凸部が、互いに直交する行方向および列方向において一定の間隔で行列状に配列されたパターンを含む、「G10.」に記載のチップキャパシタ。
G12.前記第1外部電極の表面は、上方に向けて突出する所定パターンの複数の凸部が形成された凸部形成部を含み、前記凸部形成部は、前記複数の凸部が、互いに直交する行方向および列方向において1列おきに行方向の位置をずらして千鳥状に配列されたパターンを含む、「G10.」に記載のチップキャパシタ。
チップキャパシタに対して、画像検査が行われる場合、各電極の表面に光源からの光が照射され、カメラによってそれらの表面が撮像される。この構成では、第1外部電極の表面に複数の凸部が形成されているので、第1外部電極の表面に入射された光は複数の凸部で乱反射される。これにより、カメラによって得られる画像情報に基いて、第1外部電極を明確に識別できるようになる。その結果、第1外部電極が形成された方向、および、チップキャパシタの表裏を容易に判別することができる。なお、複数の凸部に代えて複数の凹部を形成した場合であっても、同様の効果を奏することができる。また、第2外部電極に同様の凸部または凹部を形成してもよい。この場合、チップキャパシタの表裏を良好に判別することができる。
G13.前記第1外部電極は、前記基板の表面の縁部を覆うように、当該表面および側面に一体的に形成された縁部を含み、前記第2外部電極は、前記基板の表面の縁部を覆うように、当該表面および側面に一体的に形成された縁部を含む、「G10.」~「G12.」のいずれかに記載のチップキャパシタ。
この構成によれば、チップキャパシタの第1および第2外部電極を実装基板にはんだ付けする場合、第1および第2外部電極と実装基板との間の接合面積を拡大することができる。その結果、第1および第2外部電極の実装基板に対する接合強度を向上させることができる。
G14.前記基板の表面が、コーナー部を丸めた矩形形状を有している、「G1.」~「G13.」のいずれかに記載のチップキャパシタ。この構成によれば、製造工程や実装時におけるコーナー部のクラックを抑制できる。
G15.実装基板と、前記実装基板に実装された「G1.」~「G14.」のいずれかに記載のチップキャパシタとを含む、回路アセンブリ。
G16.前記チップキャパシタが、前記実装基板にワイヤレスボンディングによって接続されている、「G15.」に記載の回路アセンブリ。
第8発明の実施の形態を、図200~図213を参照して詳細に説明する。図200~図213中の符号は、前述の第1発明~第7発明の説明に使用した図1~図199中の符号とは無関係である。
図200は、本発明の一実施形態に係るチップキャパシタ1の模式的な斜視図である。
チップキャパシタ1は、微小なチップ部品であり、本体部を構成する基板2を含む。基板2は、一端部および他端部を有する略長方体形状に形成されている。基板2の平面形状は、長手方向に沿う長辺3の長さLが、0.3mm~0.6mmであり、短手方向に沿う短辺4の長さDが、0.15mm~0.3mmである。また、基板2の厚さTは、たとえば0.1mmである。つまり、基板2としては、いわゆる0603(0.6mm×0.3mm)チップ、0402(0.4mm×0.2mm)チップ、03015(0.3mm×0.15mm)チップ等が適用される。
基板2の各コーナー部5は、平面視で面取りされたラウンド形状であってもよい。ラウンド形状であれば、製造工程や実装時におけるコーナー部5のクラックを抑制できる。この基板2の表面の内方部にキャパシタが形成されている。以下では、キャパシタが形成されている側の表面を素子形成面6といい、その反対側の面を裏面7という。
基板2の素子形成面6における一端部側および他端部側には、第1外部電極8と、第2外部電極9とが形成されている。第1外部電極8および第2外部電極9は、素子形成面6の一端部側および他端部側からキャパシタが形成された素子領域10を挟みこむように、互いに間隔を空けて形成されている。第1外部電極8および第2外部電極9は、基板2の短辺4に沿って、平面視略長方形状に形成されている。他方、素子領域10は、第1外部電極8および第2外部電極9の間に、平面視略四角形状に形成されている。
図201は、図200に示すチップキャパシタ1の模式的な平面図である。図202は、図201に示す切断面線CCII-CCIIから見た断面図である。
図201および図202に示すように、基板2の素子形成面6には、素子領域10内に、第1電極膜11と、第1電極膜11上に形成された誘電体膜12と、誘電体膜12上に形成された第2電極膜13とを含むキャパシタ要素C0が形成されている。キャパシタ要素C0は、キャパシタを構成する素子要素であり、第1外部電極8および第2外部電極9に接続されている。なお、図201では、説明の便宜上、第1電極膜11を破線で示し、第2電極膜13を実線で示している。
図202に示すように、基板2の素子形成面6の全域に絶縁膜14が形成されている。絶縁膜14の表面に第1電極膜11が形成されている。第1電極膜11は、素子領域10においてキャパシタ要素C0の電極として機能する第1キャパシタ電極領域15と、第1外部電極8と接続される第1パッド領域16とを有している。第1キャパシタ電極領域15は、素子領域10の略全域に亘って形成されている。他方、第1パッド領域16は、第1キャパシタ電極領域15から第1外部電極8の直下の領域にまで延びて形成され、第1外部電極8と接続されている。つまり、第1キャパシタ電極領域15は、第1パッド領域16を介して第1外部電極8と電気的に接続されている。
誘電体膜12は、第1電極膜11(第1キャパシタ電極領域15)を覆うように第1キャパシタ電極領域15(素子領域10)の全域に亘って形成されている。誘電体膜12は、本実施形態では、さらに素子領域10外の絶縁膜14を覆っている。誘電体膜12は、たとえば、酸化膜(SiO2膜)または窒化膜(SiN膜)であってもよい。また、誘電体膜12は、この順に形成された酸化膜(SiO2膜)/窒化膜(SiN膜)/酸化膜(SiO2膜)を含むONO膜であってもよい。
第2電極膜13は、素子領域10においてキャパシタ要素C0の電極として機能する第2キャパシタ電極領域17と、第2外部電極9と接続される第2パッド領域18とを有している。第2キャパシタ電極領域17は、素子領域10の略全域に亘って形成されている。他方、第2パッド領域18は、第2キャパシタ電極領域17から第2外部電極9の直下の領域にまで延びて形成され、第2外部電極9と接続されている。つまり、第2キャパシタ電極領域17は、第2パッド領域18を介して第2外部電極9と電気的に接続されている。
第1電極膜11および第2電極膜13は、たとえば、窒化膜等のパッシベーション膜19によって覆われている。さらに、パッシベーション膜19の上にポリイミド等の樹脂膜20が形成されている。
パッシベーション膜19およびの樹脂膜20には、第1電極膜11の第1パッド領域16の表面の内方側の縁部を除く領域を露出させる切除部21が形成されている。切除部21に第1外部電極8が埋め尽くされている。また、パッシベーション膜19およびの樹脂膜20には、第2電極膜13の第2パッド領域18の表面の内方側の縁部を除く領域を露出させる切除部22が形成されている。切除部22に第2外部電極9が埋め尽くされている。
第1外部電極8および第2外部電極9は、樹脂膜20から突出するように形成されている。第1外部電極8および第2外部電極9は、たとえば、第1電極膜11および第2電極膜13に接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。
パッシベーション膜19および樹脂膜20は、素子形成面6において、絶縁膜14、第1電極膜11、誘電体膜12および第2電極膜13を表面から被覆しており、これらを保護する保護膜として機能している。一方、基板2の側面と絶縁膜14の外周面に形成されたパッシベーション膜19は、基板2の側面と絶縁膜14の外周面を保護する保護膜として機能している。
図203は、図200に示すチップキャパシタ1の等価回路図である。
図203に示すように、第1外部電極8および第2外部電極9の間には、基板2の抵抗成分Rsubを有する第1ライン25と、キャパシタ要素C0の容量成分Cを有する第2ライン26とが並列に接続されている。
第1ライン25は、基板2の抵抗成分Rsubに対して直列に接続されてた抵抗成分Rm1,Rm2,および寄生容量Cp1,Cp2を含む。抵抗成分Rm1は、第1電極膜11の抵抗成分であり、抵抗成分Rm2は、第2電極膜13の抵抗成分である(図202も併せて参照)。他方、寄生容量Cp1は、第1電極膜11が絶縁膜14を挟んで基板2と対向することにより形成される容量成分であり、寄生容量Cp2は、第2電極膜13が誘電体膜12および絶縁膜14を挟んで基板2と対向することにより形成される容量成分である(図202も併せて参照)。
また、第2ライン26は、キャパシタ要素C0の容量成分Cに対して直列に接続された抵抗成分Rm3,Rm4を含む。抵抗成分Rm3は、第1電極膜11の抵抗成分であり、抵抗成分Rm4は、第2電極膜13の抵抗成分である(図202も併せて参照)。
図204は、図200に示すチップキャパシタ1の評価用素子1~6の仕様を示す表である。
本実施形態では、チップキャパシタ1の周波数特性を調べるために、6個の評価用素子1~6を用意した。各評価用素子1~6は、基板2の比抵抗ρ(Ω・cm)に関して、互いに異なる値を有している。つまり、各評価用素子1~6は、互いに異なる抵抗成分Rsubを有している(図203も併せて参照)。
評価用素子1に係る基板2の比抵抗ρは、1.0×10-3Ω・cmである。評価用素子2に係る基板2の比抵抗ρは、1.5×10-2Ω・cmである。評価用素子3に係る基板2の比抵抗ρは、1.0×10-1Ω・cmである。評価用素子4の基板2の比抵抗ρは1.0Ω・cmである。評価用素子5に係る基板2の比抵抗ρは3.0×10Ω・cmである。評価用素子6に係る基板2の比抵抗ρは1.0×103Ω・cmである。評価用素子1~6の容量成分Cは、いずれも3pFである。
図205は、図204に示す各評価用素子1~6の周波数特性を示すグラフであって、基板2の比抵抗ρ対等価直列抵抗(ESR:Equivalent Series Resistance)(Ω)を示すグラフである。図205において、横軸は、基板2の比抵抗ρであり、縦軸は、等価直列抵抗の値である。
等価直列抵抗とは、チップキャパシタ1のインピーダンス成分を、等価的に抵抗成分とリアクタンス成分とを含む直列回路で表したときの抵抗成分として定義される。理想的なチップキャパシタの等価直列抵抗の値はゼロである。つまり、等価直列抵抗の値がゼロに近づくほど、理想的なチップキャパシタに近づく。
図205のグラフでは、折れ線30A~30Eが表されている。折れ線30A~30Eは、いずれも等価直列抵抗の測定値を表している。より具体的には、折れ線30Aは、各評価用素子1~6の第1外部電極8および第2外部電極9の間に、1MHzを有する電流を流した場合に得られる各等価直列抵抗の値を結んだ折れ線である。折れ線30Bは、各評価用素子1~6の第1外部電極8および第2外部電極9の間に、10MHzを有する電流を流した場合に得られる各等価直列抵抗の値を結んだ折れ線である。折れ線30Cは、各評価用素子1~6の第1外部電極8および第2外部電極9の間に、100MHzを有する電流を流した場合に得られる各等価直列抵抗の値を結んだ折れ線である。折れ線30Dは、各評価用素子1~6の第1外部電極8および第2外部電極9の間に、1GHzを有する電流を流した場合に得られる各等価直列抵抗の値を結んだ折れ線である。折れ線30Eは、各評価用素子1~6の第1外部電極8および第2外部電極9の間に、10GHzを有する電流を流した場合に得られる各等価直列抵抗の値を結んだ折れ線である。
図205のグラフから理解されるように、等価直列抵抗の値は、基板の比抵抗ρ、および入力される周波数により異なっている。基板の比抵抗ρが比較的に高い値(たとえば、比抵抗が1.0Ω・cm以上)の場合、等価直列抵抗の値も高い傾向にある。一方、基板の比抵抗ρが比較的に低い値(たとえば、比抵抗が1.0Ω・cm以下)の場合、等価直列抵抗の値が低くなる傾向にある。よって、基板2の比抵抗ρを低くすることにより、良好な等価直列抵抗を達成できることが分かる。
より具体的には、基板2の比抵抗ρが1.0Ω・cm以下において、第1電極膜11および第2電極膜13の間に1MHz以上10GHz以下の周波数を含む電流が入力された場合、1.0Ω以下の等価直列抵抗を達成できる。
さらに、基板2の比抵抗ρが1.0×10-1Ω・cm以下において、第1電極膜11および第2電極膜13の間に1MHz以上10GHz以下の周波数を含む電流が入力された場合、0.2Ω以下の等価直列抵抗を達成できる。
図206は、図204に示す各評価用素子1~6の周波数特性を示すグラフであって、基板2の比抵抗ρ対Q値(Quality Factor)を示すグラフである。図206において、横軸は、基板2の比抵抗ρであり、縦軸は、Q値である。
チップキャパシタ1のQ値は、周波数ω、キャパシタ要素C0の容量成分C、等価直列抵抗ESRを用いて、次の式(13)で表される。
Q値=1/(ω×C×ESR)…(13)
Q値は、チップキャパシタの性能(品質)を表すパラメータであり、Q値が高いほど損失が小さく、高周波用チップキャパシタとして優れた特性を有する。
図206のグラフでは、折れ線31A~31Eが表されている。折れ線31A~31Eは、いずれもQ値の測定値を表している。より具体的には、折れ線31Aは、各評価用素子1~6の第1外部電極8および第2外部電極9の間に、1MHzを有する電流を流した場合に得られる各Q値を結んだ折れ線である。折れ線31Bは、各評価用素子1~6の第1外部電極8および第2外部電極9の間に、10MHzを有する電流を流した場合に得られる各Q値を結んだ折れ線である。折れ線31Cは、各評価用素子1~6の第1外部電極8および第2外部電極9の間に、100MHzを有する電流を流した場合に得られる各Q値を結んだ折れ線である。折れ線31Dは、各評価用素子1~6の第1外部電極8および第2外部電極9の間に、1GHzを有する電流を流した場合に得られる各Q値を結んだ折れ線である。折れ線31Eは、各評価用素子1~6の第1外部電極8および第2外部電極9の間に、10GHzを有する電流を流した場合に得られる各Q値を結んだ折れ線である。
上記式(13)から理解されるように、Q値は、周波数ωに反比例している。つまり、周波数ωの値が高いほどQ値が低下し、周波数ωの値が小さいほどQ値が増加する。また、Q値は、キャパシタ要素C0の容量成分Cに反比例している。つまり、容量成分Cが10倍、100倍・・・になれば、Q値は、1/10、1/100・・・となり、容量成分Cが0.1倍、0.01倍・・・になれば、Q値は、10倍、100倍・・・となる。
さらに、Q値は、チップキャパシタ1の等価直列抵抗ESRの値にも反比例している。つまり、等価直列抵抗ESRの値が高いほどQ値が低下し、等価直列抵抗ESRの値が小さいほどQ値が増加する。図205を参照して、等価直列抵抗が1.0Ω以下となる基板2の比抵抗ρが1.0Ω・cm以下の領域では、良好なQ値が得られることが理解される。
図206のグラフより、基板2の比抵抗ρが1.0Ω・cm以下において、第1電極膜11および第2電極膜13の間に10GHz以下の周波数を含む電流が入力された場合、10以上のQ値を達成できる。また、基板2の比抵抗ρが1.0Ω・cm以下において、第1電極膜11および第2電極膜13の間に1MHz以上の周波数を含む電流が入力された場合、1.0×106以下のQ値を達成できる。
さらに、折れ線31A(周波数が1MHz)から、基板2の比抵抗ρが1.0×10-1Ω・cm以下の場合、1.0×105以上1.0×106以下のQ値を達成できる。
また、折れ線31B(周波数が10MHz)から、基板2の比抵抗ρが1.0×10-1Ω・cm以下の場合、1.0×104以上1.0×105以下のQ値を達成できる。
また、折れ線31C(周波数が100MHz)から、基板2の比抵抗ρが1.0×10-1Ω・cm以下の場合、1.0×103以上1.0×104以下のQ値を達成できる。
また、折れ線31D(周波数が1GHz)から、基板2の比抵抗ρが1.0×10-1Ω・cm以下の場合、1.0×102以上1.0×103以下のQ値を達成できる。
また、折れ線31E(周波数が10GHz)から、基板2の比抵抗ρが1.0×10-1Ω・cm以下の場合、10以上1.0×102以下のQ値を達成できる。
以上のように、チップキャパシタ1では、基板2の比抵抗ρを小さくすることにより、等価直列抵抗の値を低減できる。また、この等価直列抵抗の値の低減効果によって、Q値を向上させることができる。
すなわち、基板2の比抵抗ρが1.0Ω・cm以下のチップキャパシタ1によれば、第1電極膜11および第2電極膜13の間に1MHz以上10GHz以下の周波数を含む電流が入力された場合の周波数特性に関して、等価直列抵抗の値が1.0Ω以下を実現できる。さらに、基板2の比抵抗ρが1.0×10-1Ω・cm以下のチップキャパシタ1によれば、第1電極膜11および第2電極膜13の間に1MHz以上10GHz以下の周波数を含む電流が入力された場合の周波数特性に関して、0.2Ω以下の等価直列抵抗を実現できる。
よって、チップキャパシタ1の等価直列抵抗の値を理想値(=0)に近づけることができる。これにより、寄生容量や寄生抵抗の異常発信や異常発熱等に起因するチップキャパシタ1の劣化を効果的に抑制することができる。
また、基板2の比抵抗ρが1.0Ω・cm以下(1.0×10-1Ω・cm以下)のチップキャパシタ1によれば、第1電極膜11および第2電極膜13の間に1MHz以上10GHz以下の周波数を含む電流が入力された場合の周波数特性に関して、10以上1.0×106以下のQ値を実現できる。よって、優れた特性を有する高周波用チップキャパシタを提供できる。
次に、チップキャパシタ1の製造方法について述べる。
図207A~図207Iは、図200に示すチップキャパシタ1の製造工程の一例を説明するための断面図である。
まず、図207Aに示すように、基板2の元となるベース基板41が用意される。ベース基板41の表面に、たとえば、熱酸化膜やCVD(Chemical Vapor Deposition:化学気相成長)酸化膜等の絶縁膜14が形成される。なお、ベース基板41の表面は、基板2の素子形成面6に対応し、ベース基板41の裏面は、基板2の裏面7に対応している。
図208は、表面に絶縁膜14が形成されたベース基板41の一部の図解的な平面図である。図208に示すように、ベース基板41の表面には、複数のチップキャパシタ1に対応したキャパシタ領域Xが、マトリクス状に配置されている。隣接するキャパシタ領域Xの間には、境界領域Yが設けられている。境界領域Yは、略一定の幅を有する帯状の領域であり、直交する2方向に延びて格子状に形成されている。表面に絶縁膜14が形成されたベース基板41に対して必要な工程を行った後に、境界領域Yに沿ってベース基板41を切り離すことにより、複数のチップキャパシタ1が得られる。
次に、図207Bに示すように、たとえばスパッタ法によって、アルミニウム膜からなる第1電極膜11が絶縁膜14の表面全域に形成される。次に、その第1電極膜11の表面に、当該第1電極膜11の最終形状に対応したレジストパターンが、フォトリソグラフィによって形成される。このレジストパターンをマスクとして、第1電極膜11がエッチングされる。第1電極膜11のエッチングは、たとえば、反応性イオンエッチングによって行ってもよい。
次に、図207Cに示すように、たとえばCVD法によって、酸化膜(SiO2膜)/窒化膜(SiN膜)/酸化膜(SiO2膜)が順に形成されて、ONO膜からなる誘電体膜12が、第1電極膜11を覆うように、絶縁膜14上に形成される。ONO膜に代えて、SiO2膜またはSiN膜からなる誘電体膜12が形成されてもよい。
次に、図207Dに示すように、誘電体膜12上に、たとえばスパッタ法によって、アルミニウム膜からなる第2電極膜13が形成される。次に、第2電極膜13の表面に、当該第2電極膜13の最終形状に対応したレジストパターンがフォトリソグラフィによって形成される。このレジストパターンをマスクとしたエッチングにより、第2電極膜13がエッチングされる。第2電極膜13のエッチングは、たとえば、反応性イオンエッチングによって行ってもよい。これにより、基板2上にキャパシタ要素C0が形成される。
次に、図207Eに示すように、たとえばCVD法によって、窒化膜等のパッシベーション膜19が形成され、さらに感光性のポリイミドが塗布されることにより樹脂膜20が形成される。次に、樹脂膜20が切除部21,22に対応するパターンで露光、現像される。その後、必要に応じて、樹脂膜20をキュアするための熱処理が行われる。次に、樹脂膜20をマスクとしたドライエッチングによって樹脂膜20から露出するパッシベーション膜19が除去される。これにより、パッシベーション膜19および樹脂膜20に切除部21,22が形成される。
次に、図207Fに示すように、境界領域Y(図208参照)に整合する格子状の開口を有するレジストマスク42が形成される。次に、レジストマスク42を介してプラズマエッチングが行われる。これにより、樹脂膜20、パッシベーション膜19、誘電体膜12、および絶縁膜14を順に貫通し、ベース基板41の表面から所定の深さに至る切断用の溝43(スクライブ溝)が形成される。切断用の溝43は、境界領域Y(図208も併せて参照)に沿って形成される。
次に、図207Gに示すように、レジストマスク42が剥離される。次に、たとえばCVD法によって、パッシベーション膜19の材料となる窒化膜等からなる絶縁膜44が、ベース基板41の表面の全域に亘って形成される。このとき、切断用の溝43の内面(側部および底部)の全域にも絶縁膜44が形成される。次に、絶縁膜44が選択的にエッチングされる。具体的には、絶縁膜44のうち、切断用の溝43の側部上の絶縁膜44(パッシベーション膜19)以外の部分が除去される。これにより、第1電極膜11および第2電極膜13のうち、パッシベーション膜19および樹脂膜20によって覆われていない部分が露出される。また、切断用の溝43の底部上の絶縁膜44は除去される。
次に、図207Hに示すように、各切除部21,22から露出している第1電極膜11(第1パッド領域16)および第2電極膜13(第2パッド領域18)に、たとえばめっき(好ましくは無電界めっき)によって、たとえばNi、PdおよびAuが順にめっき成長される。これにより、第1外部電極8および第2外部電極9が形成される。
次に、図207Iに示すように、先ダイシング(DBG;Dicing Before Grinding)法によって、複数のキャパシタ領域Xが個片化される。具体的には、まず、ベース基板41の表面側(第1外部電極8および第2外部電極9側)に、粘着面45を有する支持テープ46が貼着される。次に、ベース基板41が裏面7から、切断用の溝43の底部に到達するまで研磨される。これにより、複数のキャパシタ領域Xは、個々のチップキャパシタ1に分離される。
図209A~図209Dは、図207Iの工程後におけるチップキャパシタ1の回収工程を図解的に示す断面図である。
図209Aは、分離された複数のチップキャパシタ1が支持テープ46に保持されている状態を示している。この状態で、図209Bに示すように、各チップキャパシタ1の裏面7に、熱発泡シート47が貼着される。熱発泡シート47は、シート状のシート本体48と、シート本体48内に練り込まれた多数の発泡粒子49とを含んでいる。
シート本体48の粘着力は、支持テープ46の粘着面45における粘着力よりも強い。そこで、各チップキャパシタ1の裏面7に熱発泡シート47が貼着された後に、図209Cに示すように、支持テープ46が各チップキャパシタ1から引き剥がされて、各チップキャパシタ1が熱発泡シート47に転写される。このとき、支持テープ46に紫外線を照射すると(図209Bの点線矢印参照)、粘着面45の粘着性が低下するので、支持テープ46が各チップキャパシタ1から剥がれやすくなる。
次に、熱発泡シート47が加熱される。これにより、図209Dに示すように、熱発泡シート47では、シート本体48内の各発泡粒子49が発泡してシート本体48の表面から膨出する。その結果、熱発泡シート47と各チップキャパシタ1の裏面7との接触面積が小さくなり、全てのチップキャパシタ1が熱発泡シート47から自然に剥がれる。このようにして回収されたチップキャパシタ1は、実装基板61(後述する図211参照)に実装されたり、エンボスキャリアテープ(図示略)に形成された収容空間に収容されたりする。この場合、支持テープ46または熱発泡シート47からチップキャパシタ1を1つずつ引き剥がす場合に比べて、処理時間を短縮することができる。もちろん、複数のチップキャパシタ1が支持テープ46に保持された状態で(図209A参照)、熱発泡シート47を用いずに、支持テープ46からチップキャパシタ1を所定個数ずつ直接引き剥がしてもよい。
図210A~図210Cは、図207Iの工程後におけるチップキャパシタ1の回収工程の他の例を示す図解的な断面図である。
図210Aでは、図209Aと同様に、分離された複数のチップキャパシタ1が支持テープ46に保持されている状態を示している。この状態で、図210Bに示すように、各チップキャパシタ1の裏面7に、転写テープ50が貼着される。転写テープ50は、支持テープ46の粘着面45よりも強い粘着力を有する。そこで、図210Cに示すように、各チップキャパシタ1に転写テープ50が貼着された後に、支持テープ46が各チップキャパシタ1から引き剥がされる。この際、前述したように、粘着面45の粘着性を低下個させるために支持テープ46に紫外線(図210Bの点線矢印参照)を照射してもよい。
転写テープ50の両端には、回収装置(図示せず)のフレーム51が貼り付けられている。両側のフレームは、互いに接近する方向または離間する方向に移動できる。支持テープ46が各チップキャパシタ1から引き剥がされた後に、両側のフレーム51が互いに離間する方向に移動されると、転写テープ50が伸張して薄くなる。これによって、転写テープ50の粘着力が低下するので、各チップキャパシタ1が転写テープ50から引き剥がされやすくなる。この状態で、搬送装置(図示せず)の吸着ノズル52をチップキャパシタ1の素子形成面6側に向けると、搬送装置が発生する吸着力によって、チップキャパシタ1が転写テープ50から引き剥がされて吸着ノズル52に吸着される。この際、図210Cに示す突起53によって、吸着ノズル52とは反対側から転写テープ50越しにチップキャパシタ1を吸着ノズル52側へ突き上げるようにすると、チップキャパシタ1を転写テープ50から円滑に引き剥がすことができる。このようにして回収されたチップキャパシタ1は、吸着ノズル52に吸着された状態で搬送装置によって搬送される。
以上のように搬送されたチップキャパシタ1は、その後、実装基板61に実装されてもよい。
図211は、図200に示すチップキャパシタ1を実装基板61上にフリップチップ接続した回路アセンブリ60の構成を示す断面図である。
図211に示すように、基板2の一方の表面である素子形成面6に第1外部電極8および第2外部電極9が形成されている。そこで、素子形成面6を実装基板61に対向させて、第1外部電極8および第2外部電極9をはんだ62によって実装基板61上に接合することにより、チップキャパシタ1を実装基板61上に表面実装した回路アセンブリ60を構成することができる。
すなわち、フリップチップ接続型のチップキャパシタ1を提供することができ、素子形成面6を実装基板61の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップキャパシタ1を実装基板61に接続できる。これによって、実装基板61上におけるチップキャパシタ1の占有空間を小さくできる。特に、実装基板61上におけるチップキャパシタ1の低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
以上、第8発明の実施形態について説明したが、第8発明はさらに他の形態で実施することもできる。
たとえば、前述の、第8発明の実施形態では、容量成分Cが3pFであるチップキャパシタ1(各評価用素子1~6)の例について説明したが、これに限定されるものではい。したがって、3pF以下の容量成分Cを有するチップキャパシタ1が形成されてもよいし、3pF以上の容量成分Cを有するチップキャパシタ1が形成されてもよい。
また、前述の、第8発明の実施形態において、図212に示す構成を採用してもよい。図212は、第1変形例に係るチップキャパシタ71の模式的な断面図である。
図212に示すチップキャパシタ71が、前述のチップキャパシタ1と異なる点は、絶縁膜14が形成されていない点である。その他の構成は、前述のチップキャパシタ1と同様である。図212において、前述の図200~図211に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
チップキャパシタ71において、基板2の比抵抗ρは2.0×10-2Ω・cm以下であることが好ましい。チップキャパシタ71によれば、第1電極膜11が絶縁膜14を挟んで基板2と対向することはないので、寄生容量Cp1を略ゼロにできる(図203も併せて参照)。一方、第2電極膜13は、第2外部電極9の直下の領域において、誘電体膜12のみを挟んで基板2と対向しているので、寄生容量Cp2の値は、絶縁膜14が介在する場合よりも増加する(図203も併せて参照)。
チップキャパシタ71によれば、絶縁膜14を形成する工程(図207A参照)を省略できるので、製造工程を簡略化できる。チップキャパシタ71によっても、前述のチップキャパシタ1と同様の効果を奏することができる。
また、前述の第8発明の実施形態において、図213に示す構成を採用してもよい。図213は、第2変形例に係るチップキャパシタ72の模式的な断面図である。
図213に示すチップキャパシタ72が、前述のチップキャパシタ1と異なる点は、第1電極膜11が、第1キャパシタ電極領域15から第2外部電極9の直下の領域にまで延びる延部73を有している点である。その他の構成は、前述のチップキャパシタ1と同様である。図213において、前述の図200~図212に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
図213に示すように、第1電極膜11の延部73は、第2外部電極9の直下の領域において、誘電体膜12を挟んで第2電極膜13(第2パッド領域18)と対向している。これにより、第1電極膜11と第2電極膜13との対向面積を増加させることができるので、キャパシタ要素C0の容量成分Cを増加させることができる。
また、前述の第8発明の実施形態において、図214に示す構成を採用してもよい。図214は、第3変形例に係るチップキャパシタ74の模式的な平面図である。
チップキャパシタ74が、前述のチップキャパシタ1と異なる点は、第2電極膜13に代えて、第2電極膜75を含む点である。その他の構成は、前述のチップキャパシタ1と同様である。図214において、前述の図200~213に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。なお、図214では、第1電極膜11を破線で示し、第2電極膜75をハッチングを付して示している。
第2電極膜75は、第2外部電極9が接続される第2パッド領域76と、第2パッド領域76と電気的に接続された第2キャパシタ電極領域77と、第2パッド領域76および第2キャパシタ電極領域77を接続するための複数のヒューズ78とを有している。
第2キャパシタ電極領域77は、複数の第2電極膜部分79~86に分割(分離)されている。各第2電極膜部分79~86は、いずれも矩形形状に形成されていて、ヒューズ78から第1外部電極8に向かって帯状に延びている。複数の第2電極膜部分79~86は、複数種類の対向面積で、誘電体膜12を挟んで第1電極膜11に対向している。
第2電極膜部分79~86の第1電極膜11に対する対向面積は、等比数列をなすように設定されている。より具体的に、第2電極膜部分79~86の第1電極膜11に対する対向面積は、本実施形態では、1:2:4:8:16:32:64:64となるように定められている。第1電極膜11と、誘電体膜12と、複数の第2電極膜部分79~86とによって、複数のキャパシタ要素C1~C8が定義されている。
むろん、第2電極膜部分79~86の第1電極膜11に対する対向面積は、公比を2以上とする等比数列であってもよい。また、第2キャパシタ電極領域77は、第2電極膜部分79~86よりも多い電極膜部分に分割されていてもよい。第2電極膜部分79~86の公比は、第2電極膜部分79~86の基板2の長辺3に沿う長手方向の長さ、および第2電極膜部分79~86の基板2の短辺4に沿う長手方向の長さ(幅)を調節することにより変更できる。
複数の第2電極膜部分79~86は、1つまたは複数個のヒューズ78と一体的に形成されており、ヒューズ78および第2パッド領域76を介して第2外部電極9に電気的に接続されている。第2電極膜部分79~86と第2パッド領域76との接続に関して、全てのヒューズ78が用いられる必要はなく、一部のヒューズ78は未使用であってもよい。
ヒューズ78は、第2パッド領域76の一つの長辺(素子領域10側の長辺)に沿って形成されている。より具体的には、ヒューズ78は、第2パッド領域76との接続のための第1幅広部87と、第2電極膜部分79~86との接続のための第2幅広部88と、第1幅広部87および第2幅広部88の間を接続する幅狭部89とを含む。幅狭部89は、レーザ光によって切断(溶断)できるように構成されている。それによって、第2電極膜部分79~86のうち不要な第2電極膜部分79~86を、ヒューズ78の切断によって第1外部電極8および第2外部電極9から電気的に分離することができる。ヒューズ78の直下の領域には、第1電極膜11は形成されていない。これにより、ヒューズ78の切断(溶断)時に、第1電極膜11が傷つくことを防止できる。
チップキャパシタ74を製造するには、たとえば、図207Dの工程において、スパッタ法によりアルミニウム膜が絶縁膜14上に形成される。次に、第2電極膜75の最終形状に対応したレジストマスクがアルミニウム膜上に形成される。このレジストマスクを介するエッチングにより、第2パッド領域76と、第2キャパシタ電極領域77と、複数のヒューズ78とを有する第2電極膜75が形成される。
次に、たとえば、図207Eの工程において、パッシベーション膜19を形成した後、樹脂膜20の形成に先立って、当該パッシベーション膜19に2つの第1電極膜11および第2電極膜75を露出させる開口を形成する。次に、露出する第1電極膜11および第2電極膜75に検査用プローブを押し当てて、複数のキャパシタ要素C1~C8の総容量値を測定する。この測定された総容量値に基づき、目的とするチップキャパシタ74の容量値に応じて、切り離すべきキャパシタ要素C1~C8、すなわち切断すべきヒューズ78を選択する。
次に、ベース基板41上の全面にたとえば窒化膜からなるカバー膜が形成される。このカバー膜の形成は、プラズマCVD法によって行われてもよい。カバー膜は、第1電極膜11および第2電極膜75を覆うように誘電体膜12上に形成される。
この状態から、ヒューズ78を溶断するためのレーザトリミングが行われる。すなわち、キャパシタ要素C1~C8の総容量値の測定結果に応じて選択されたヒューズ78にレーザ光を当てて、ヒューズ78の幅狭部89が溶断される。これにより、対応するキャパシタ要素C1~C8が第2パッド領域76から切り離される。ヒューズ78にレーザ光を当てるとき、カバー膜の働きによって、ヒューズ78の近傍にレーザ光のエネルギーが蓄積され、それによって、ヒューズ78が溶断する。その後、必要に応じて、CVD法によって開口を塞ぐようにパッシベーション膜19を厚化する。
チップキャパシタ74によれば、キャパシタ要素C1~C8の総容量値を測定し、その後に所望の容量値に応じてヒューズ78から適切に選択した一つまたは複数のヒューズ78をレーザ光で溶断すれば、所望の容量値への合わせ込み(レーザトリミング)を行うことができる。特に、キャパシタ要素C1~C8の容量値が、公比2の等比数列をなすように設定されていれば、最小の容量値(当該等比数列の初項の値)であるキャパシタ要素C1の容量値に対応する精度で目標の容量値へと合わせ込む微調整が可能である。
むろん、第2電極膜75に代えて、第1電極膜11が複数の電極膜部分(複数の第1電極膜部分)を有するようにしてもよい。また、第2電極膜75に加えて、第1電極膜11が複数の電極膜部分(複数の第1電極膜部分)を有するようにしてもよい。この場合において、第1電極膜11および第2電極膜75の各電極膜部分が互いに等しい面積を有しており、これにより、第1電極膜11および第2電極膜75の対向面積が、等比数列をなすように設定されていてもよい。
また、前述の第8発明の実施形態において、図215に示す構成を採用してもよい。図215は、第4変形例に係るチップキャパシタ90の模式的な斜視図である。チップキャパシタ90が前述のチップキャパシタ1と異なる点は、第1外部電極8が縁部91を有している点、および、第2外部電極9が縁部92を有している点である。その他の構成は、前述のチップキャパシタ1と同様である。図215において、前述の図200~214に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
図215に示すように、第1外部電極8は、基板2の一端部側のパッシベーション膜19(図202も併せて参照)の上部を覆うように、絶縁膜14表面の周縁部から、基板2の一端部側の三方の側面を覆うパッシベーション膜19の表面に跨るように形成されている。つまり、第1外部電極8は、基板2の三方の側面上のパッシベーション膜19をも覆う縁部91を有している。
同様に、第2外部電極9は、基板2の他端部側のパッシベーション膜19(図202も併せて参照)の上部を覆うように、絶縁膜14表面の周縁部から、基板2の他端部側の三方の側面を覆うパッシベーション膜19の表面に跨るように形成されている。つまり、第2外部電極9は、基板2の他端部側の三方の側面上のパッシベーション膜19をも覆う縁部92を有している。
このように、第1外部電極8が基板2の一端部側の三方の側面を覆う縁部91を含み、第2外部電極9が基板2の他端部側の三方の側面を覆う縁部92を含むように形成されている。すなわち、基板2上の素子形成面6に加えて、基板2の側面にも外部電極が形成されている。
このような第1外部電極8は、図207Eの工程において、第1パッド領域16および第2パッド領域18に加えて、第1電極膜11および第2電極膜13の周縁部(チップキャパシタ90の素子形成面6側の周縁部)を露出させるように、パッシベーション膜19および樹脂膜20を除去した後、図207Hの工程において、Ni、PdおよびAuのめっき成長の条件を変更することにより形成できる。
これにより、チップキャパシタ90の第1外部電極8および第2外部電極9を実装基板61にはんだ付けする場合、第1外部電極8および第2外部電極9と実装基板61との間の接合面積を拡大することができる(図211も併せて参照)。その結果、第1外部電極8および第2外部電極9の実装基板61に対する接合強度を向上させることができる。
また、前述の第8発明の実施形態において、図216に示す構成を採用してもよい。図216は、第5変形例に係るチップキャパシタ93の模式的な斜視図である。チップキャパシタ93が前述のチップキャパシタ1と異なる点は、第1外部電極8の表面に、素子形成面6に直交する法線方向から見た平面視において、平坦部94と、凸部形成部95とが形成されている点である。その他の構成は、前述のチップキャパシタ1と同様である。図216において、前述の図200~215に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
図216に示すように、平坦部94は、第1外部電極8の表面が平坦に形成されている部分であり、凸部形成部95は、複数の凸部96が形成されている部分である。
平坦部94は、第1外部電極8の各内方部に形成されており、かつ第1外部電極8の長辺の長手方向に沿って延びるように平面視略長方形状に形成されている。平坦部94は、平面視における4辺をなす一対の長辺および一対の短辺を有し、凸部96の個々の表面積よりも大きい表面積を有している。平坦部94の表面積は、チップキャパシタ93の大きさに応じて、適宜変更されるものであるが、平坦部94の長辺の長さは少なくとも60μm以上であり、短辺の長さは少なくとも40μm以上であることが好ましい。チップキャパシタ93において、キャパシタ要素C0(C1~C8)の電気的テストが実施される場合、プローブの先端を平坦部94に接触させることができる。これにより、プローブの先端以外の部分が凸部96と接触して生じる測定誤差を効果的に抑制できる。
凸部形成部95は、平坦部94を取り囲むように形成されている。凸部形成部95では、複数の凸部96が、互いに直交する行方向および列方向において一定の間隔で行列状に配列されたパターンで形成されていてもよい。また、複数の凸部96は、互いに直交する行方向および列方向において1列おきに行方向の位置をずらして千鳥状に配列されたパターンを含んでいてもよい。各凸部96は、たとえば、平面視矩形状に形成されており、その大きさ(平面視における面積)は、たとえば5μm×5μm~20μm×20μmであることが好ましい。むろん、各凸部96は、平面視矩形状に限定されるわけではなく、この面積の範囲内であれば、適宜その形状を変更してもよい。
このような凸部96は、たとえば、前述の図207Eの工程において、パッシベーション膜19の形成後、または、樹脂膜20を介するパッシベーション膜19のエッチングの際に、当該パッシベーション膜19を利用して、凸部96に対応する凸状パターンを第1パッド領域16の表面に形成すればよい。その後、図207Hの工程(めっき成膜)時に、凸部96が第1外部電極8の表面に必然的に形成される。
チップキャパシタ93に対して、画像検査が行われる場合、各電極の表面に光源からの光が照射され、カメラによってそれらの表面が撮像される。この構成では、第1外部電極8の表面に複数の凸部96が形成されているので、第1外部電極8の表面に入射された光は複数の凸部96で乱反射される。これにより、カメラによって得られる画像情報に基いて、第1外部電極8を明確に識別できるようになる。その結果、第1外部電極8が形成された方向、および、チップキャパシタ93の表裏を容易に判別することができる。
なお、複数の凸部96に代えて複数の凹部を形成した場合であっても、同様の効果を奏することができる。また、第2外部電極9に同様の凸部96または凹部を形成してもよい。この場合、チップキャパシタ93の表裏を良好に判別することができる。
また、前述の第8発明の実施形態において、基板2は、絶縁性を有する材料からなる絶縁性基板であってもよく、シリコン基板等の半導体基板であってもよい。