JP7162487B2 - チップ部品およびその製造方法 - Google Patents

チップ部品およびその製造方法 Download PDF

Info

Publication number
JP7162487B2
JP7162487B2 JP2018190198A JP2018190198A JP7162487B2 JP 7162487 B2 JP7162487 B2 JP 7162487B2 JP 2018190198 A JP2018190198 A JP 2018190198A JP 2018190198 A JP2018190198 A JP 2018190198A JP 7162487 B2 JP7162487 B2 JP 7162487B2
Authority
JP
Japan
Prior art keywords
main surface
chip
electrode
layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018190198A
Other languages
English (en)
Other versions
JP2020061413A (ja
Inventor
英明 山路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2018190198A priority Critical patent/JP7162487B2/ja
Priority to US16/590,945 priority patent/US11270932B2/en
Publication of JP2020061413A publication Critical patent/JP2020061413A/ja
Application granted granted Critical
Publication of JP7162487B2 publication Critical patent/JP7162487B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、チップ部品およびその製造方法に関する。
特許文献１は、チップ部品の一例としてのチップインダクタを開示している。このチップインダクタは、無機物製の基板を含む。基板の主面の上には、インダクタ導体層が形成されている。インダクタ導体層の両端部には、端子電極がそれぞれ接続されている。
特開平８－１１５８４０号公報
チップ部品は、小型の電子部品としての利点を活かすべく、チップ本体を外部に露出させた所謂ベアチップの状態で接続対象に接続される。このような構造の場合、外力からチップ本体を適切に保護できない。
本発明の一実施形態は、小型の電子部品としての利点を活かしながら、チップ本体を適切に保護できるチップ部品およびその製造方法を提供する。
本発明の一実施形態は、一方側の第１主面、他方側の第２主面、ならびに、前記第１主面および前記第２主面を接続する側面を有し、前記第１主面から露出する端子電極を含むチップ本体と、前記チップ本体の前記第１主面を露出させ、前記チップ本体の外面を被覆する外面樹脂と、を含む、チップ部品を提供する。
このチップ部品によれば、接続対象に対するチップ本体の接続部を確保しながら、外面樹脂によってチップ本体を保護できる。これにより、小型の電子部品としての利点を活かしながら、チップ本体を適切に保護できるチップ部品を提供できる。
本発明の一実施形態は、一方側の第１主面、他方側の第２主面、ならびに、前記第１主面および前記第２主面を接続する側面を有し、前記第１主面から露出する端子電極を含むチップ本体と、前記チップ本体の前記側面を被覆する側面絶縁層と、前記チップ本体の前記第１主面を露出させ、前記側面絶縁層を挟んで前記チップ本体の外面を被覆する外面樹脂と、を含む、チップ部品を提供する。
このチップ部品によれば、接続対象に対するチップ本体の接続部を確保しながら、外面樹脂によってチップ本体を保護できる。これにより、小型の電子部品としての利点を活かしながら、チップ本体を適切に保護できるチップ部品を提供できる。
本発明の一実施形態は、チップ形成領域が設定された第１主面、および、前記第１主面の反対側の第２主面を有し、チップ本体のベースとなるベース基板を用意する工程と、前記チップ形成領域において前記第１主面の上に端子電極を形成する工程と、前記チップ形成領域を区画する溝を前記第１主面に形成する工程と、前記チップ形成領域を露出させるようにベース樹脂層を前記溝に埋設する埋設工程と、前記ベース樹脂層が露出するまで前記第２主面を研削する研削工程と、前記ベース樹脂層のうちの前記溝の内壁を被覆する部分を残存させるように前記ベース樹脂層を切断し、前記ベース基板からチップ部品を切り出す切断工程と、を含む、チップ部品の製造方法を提供する。
このチップ部品の製造方法によれば、接続対象に対するチップ本体の接続部を確保しながら、外面樹脂によってチップ本体を保護できるチップ部品を製造できる。これにより、小型の電子部品としての利点を活かしながら、チップ本体を適切に保護できるチップ部品を製造し、提供できる。
図１は、本発明の第１実施形態に係るチップ部品を一つの角度から見た斜視図である。 図２は、図１から外面樹脂を取り除いてチップ本体を示す一部切り欠き斜視図である。 図３は、図１に示すチップ部品の平面図である。 図４は、図３に示すIV-IV線に沿う断面図である。 図５は、図３に示すV-V線に沿う断面図である。 図６は、図４に示す領域VIの拡大図である。 図７は、図４に示す領域VIIの拡大図である。 図８は、図３から絶縁層の上の構造を取り除いて絶縁層の構造を示す平面図である。 図９は、図１に示すチップ部品の製造に用いられるウエハを示す斜視図である。 図１０Ａは、図９に示すX-X線に沿う断面図であって、図１に示すチップ部品の製造方法の一例を説明するための断面図である。 図１０Ｂは、図１０Ａの後の工程を説明するための断面図である。 図１０Ｃは、図１０Ｂの後の工程を説明するための断面図である。 図１０Ｄは、図１０Ｃの後の工程を説明するための断面図である。 図１０Ｅは、図１０Ｄの後の工程を説明するための断面図である。 図１０Ｆは、図１０Ｅの後の工程を説明するための断面図である。 図１０Ｇは、図１０Ｆの後の工程を説明するための断面図である。 図１０Ｈは、図１０Ｇの後の工程を説明するための断面図である。 図１０Ｉは、図１０Ｈの後の工程を説明するための断面図である。 図１０Ｊは、図１０Ｉの後の工程を説明するための断面図である。 図１０Ｋは、図１０Ｊの後の工程を説明するための断面図である。 図１０Ｌは、図１０Ｋの後の工程を説明するための断面図である。 図１０Ｍは、図１０Ｌの後の工程を説明するための断面図である。 図１０Ｎは、図１０Ｍの後の工程を説明するための断面図である。 図１１は、本発明の第２実施形態に係るチップ部品を一つの角度から見た斜視図である。 図１２は、図１１に示すチップ部品を別の角度から見た斜視図である。 図１３は、図３に対応する平面図であって、チップ部品に組み込まれる第１形態例に係る機能デバイス（ダイオード）を説明するための平面図である。 図１４は、図１３に示すXIV-XIV線に沿う断面図である。 図１５は、図１３に示すXV-XV線に沿う断面図である。 図１６は、図１３から内部電極の上の構造を取り除いて内部電極の構造を説明するための平面図である。 図１７は、図１６に示す領域XVIIの拡大図である。 図１８は、図３に対応する平面図であって、チップ部品に組み込まれる第２形態例に係る機能デバイス（抵抗）を説明するための平面図である。 図１９は、図１８から内部電極の上の構造を取り除いて内部電極の構造を説明するための平面図である。 図２０は、図３に対応する平面図であって、チップ部品に組み込まれる第３形態例に係る機能デバイス（コンデンサ）を説明するための平面図である。 図２１は、図２０に示すXXI-XXI線に沿う断面図である。 図２２は、図３に対応する平面図であって、チップ部品に組み込まれる第４形態例に係る機能デバイス（コイル）を説明するための平面図である。 図２３は、図２２に示すXXIII-XXIII線に沿う断面図である。 図２４は、図２２から第１パッド電極の上の構造を取り除いて内部電極の一部の構造を説明するための平面図である。 図２５は、図２２から第２パッド電極の上の構造を取り除いて内部電極の一部の構造を説明するための平面図である。
以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１実施形態に係るチップ部品１を一つの角度から見た斜視図である。図２は、図１から外面樹脂２１を取り除いてチップ本体２を示す一部切り欠き斜視図である。図３は、図１に示すチップ部品１の平面図である。
図４は、図３に示すIV-IV線に沿う断面図である。図５は、図３に示すV-V線に沿う断面図である。図６は、図４に示す領域VIの拡大図である。図７は、図４に示す領域VIIの拡大図である。図８は、図３から絶縁層４５の上の構造を取り除いて絶縁層４５の構造を示す平面図である。
チップ部品１は、１６０８（１．６ｍｍ×０．８ｍｍ）チップ、１００５（１．０ｍｍ×０．５ｍｍ）チップ、０６０３（０．６ｍｍ×０．３ｍｍ）チップ、０４０２（０．４ｍｍ×０．２ｍｍ）チップ、０３０１５（０．３ｍｍ×０．１５ｍｍ）チップ等と称される小型の電子部品である。
図１および図２を参照して、チップ部品１は、直方体形状のチップ本体２を含む。チップ本体２は、一方側の第１チップ主面３、他方側の第２チップ主面４、ならびに、第１チップ主面３および第２チップ主面４を接続するチップ側面５Ａ，５Ｂ，５Ｃ，５Ｄを含む。
第１チップ主面３および第２チップ主面４は、それらの法線方向Ｚから見た平面視（以下、単に「平面視」という。）において四角形状（この形態では長方形状）に形成されている。チップ側面５Ａ～５Ｄは、法線方向Ｚに沿って延びている。
第１チップ主面３は、実装基板等の接続対象に接続される際に当該接続対象に対向する接続面（実装面）である。第２チップ主面４は、接続面の反対側の非接続面（非実装面）である。第２チップ主面４は、研削痕を有する研削面からなる。
チップ側面５Ａおよびチップ側面５Ｃは、第１方向Ｘに沿って延び、第１方向Ｘに交差する第２方向Ｙに互いに対向している。第２方向Ｙは、より具体的には、第１方向Ｘに直交している。チップ側面５Ａおよびチップ側面５Ｃは、チップ本体２の短辺を形成している。チップ側面５Ｂおよびチップ側面５Ｄは、第２方向Ｙに沿って延び、第１方向Ｘに互いに対向している。チップ側面５Ｂおよびチップ側面５Ｄは、チップ本体２の長辺を形成している。
チップ本体２は、チップ側面５Ａ～５Ｄを接続するチップ角部６Ａ，６Ｂ，６Ｃ，６Ｄを含む。チップ角部６Ａは、チップ側面５Ａおよびチップ側面５Ｂを接続している。チップ角部６Ｂは、チップ側面５Ｂおよびチップ側面５Ｃを接続している。チップ角部６Ｃは、チップ側面５Ｃおよびチップ側面５Ｄを接続している。チップ角部６Ｄは、チップ側面５Ｄおよびチップ側面５Ａを接続している。
チップ角部６Ａ～６Ｄは、この形態では、チップ本体２の外方に向かう凸湾曲状に形成（面取り）されている。チップ角部６Ａ～６Ｄは、Ｃ面取りまたはＲ面取りされていてもよい。むろん、チップ角部６Ａ～６Ｄは、角張っていてもよい。
前述の「０６０３」、「０４０２」、「０３０１５」等は、チップ本体２の長辺の長さおよび短辺の長さによって定義される。チップ本体２の長辺の長さは、０．１ｍｍ以上２ｍｍ以下であってもよい。チップ本体２の長辺の長さは、０．１ｍｍ以上０．２ｍｍ以下、０．２ｍｍ以上０．４ｍｍ以下、０．４ｍｍ以上０．６ｍｍ以下、０．６ｍｍ以上０．８ｍｍ以下、０．８ｍｍ以上１ｍｍ以下、１ｍｍ以上１．２ｍｍ以下、１．２ｍｍ以上１．４ｍｍ以下、１．４ｍｍ以上１．６ｍｍ以下、１．６ｍｍ以上１．８ｍｍ以下、または、１．８ｍｍ以上２ｍｍ以下であってもよい。
チップ本体２の短辺の長さは、０．０５ｍｍ以上１ｍｍ以下であってもよい。チップ本体２の長辺の長さは、０．０５ｍｍ以上０．１ｍｍ以下、０．１ｍｍ以上０．２ｍｍ以下、０．２ｍｍ以上０．３ｍｍ以下、０．３ｍｍ以上０．４ｍｍ以下、０．４ｍｍ以上０．５ｍｍ以下、０．５ｍｍ以上０．６ｍｍ以下、０．６ｍｍ以上０．７ｍｍ以下、０．７ｍｍ以上０．８ｍｍ以下、０．８ｍｍ以上０．９ｍｍ以下、または、０．９ｍｍ以上１ｍｍ以下であってもよい。
チップ本体２の厚さＴＣは、５０μｍ以上７００μｍ以下であってもよい。厚さＴＣは、５０μｍ以上１００μｍ以下、１００μｍ以上１５０μｍ以下、１５０μｍ以上２００μｍ以下、２００μｍ以上２５０μｍ以下、２５０μｍ以上３００μｍ以下、３００μｍ以上３５０μｍ以下、３５０μｍ以上４００μｍ以下、４００μｍ以上４５０μｍ以下、４５０μｍ以上５００μｍ以下、５００μｍ以上５５０μｍ以下、５５０μｍ以上６００μｍ以下、６００μｍ以上６５０μｍ以下、または、６５０μｍ以上７００μｍ以下であってもよい。厚さＴＣは、５０μｍ以上３５０μｍ以下であることが好ましい。
チップ本体２は、機能デバイスＦＤを含む。機能デバイスＦＤは、基板３２の第１主面３３を利用して形成される。機能デバイスＦＤは、能動デバイスまたは受動デバイスを含んでいてもよい。機能デバイスＦＤは、ダイオードＤ、抵抗Ｒ、コンデンサＣまたはコイルＬのうちの少なくとも１つを含んでいてもよい。ここでは、説明の便宜上、機能デバイスＦＤを図３において破線を用いて簡略化して示すこととし、機能デバイスＦＤの具体的な構造の図示は省略する。
チップ本体２は、第１チップ主面３から露出する端子電極１０を含む。この形態では、複数の端子電極１０が、第１チップ主面３から露出している。複数の端子電極１０は、第１端子電極１１および第２端子電極１２を含む。第１端子電極１１および第２端子電極１２は、機能デバイスＦＤに電気的に接続されている。第１端子電極１１および第２端子電極１２のいずれか一方の端子電極は、機能デバイスＦＤに高電位を提供し、他方の端子電極は機能デバイスＦＤに低電位を提供する。
第１端子電極１１は、第１チップ主面３においてチップ側面５Ａ側の領域から露出している。第１端子電極１１は、第１方向Ｘに沿って延びる長方形状に形成されている。第２端子電極１２は、第１端子電極１１から間隔を空けて第１チップ主面３から露出している。第２端子電極１２は、第１チップ主面３においてチップ側面５Ｃ側の領域から露出している。第２端子電極１２は、第１方向Ｘに沿って延びる長方形状に形成されている。
第１端子電極１１は、接続対象に接続される第１電極面１１Ａを有している。第２端子電極１２は、接続対象に接続される第２電極面１２Ａを有している。各電極面１１Ａ，１２Ａは、第１チップ主面３に沿って延びている。第１端子電極１１および第２端子電極１２は、この形態では、第１チップ主面３から第２チップ主面４とは反対側に突出している。これにより、各電極面１１Ａ，１２Ａは、第１チップ主面３から第２チップ主面４とは反対側に離間している。
各電極面１１Ａ，１２Ａは、凹凸構造１３（an uneven structure）を含む。凹凸構造１３は、各電極面１１Ａ，１２Ａにおいて明暗のコントラストを形成する。これにより、各電極面１１Ａ，１２Ａの構造を利用したチップ部品１の外観検査を実施できる。外観検査には、各電極面１１Ａ，１２Ａを利用したチップ部品１の表裏判定が含まれてもよい。
凹凸構造１３は、第２チップ主面４に向けて窪んだリセス１４を含む。各電極面１１Ａ，１２Ａのリセス１４は、格子状、網目状、ライン状または点状に形成されていてもよい。各電極面１１Ａ，１２Ａのリセス１４は、この形態では、網目状に形成されている。
リセス１４は、リセス１４外の領域として複数の突出領域１５を区画している。複数の突出領域１５は、各電極面１１Ａ，１２Ａの中央部および周縁部にそれぞれ形成されている。各突出領域１５は、平坦な外面を有していることが好ましい。各突出領域１５の外面は、第１チップ主面３に対して平行に形成されていることが好ましい。
各突出領域１５の平面形状は特定の形状に限定されない。各突出領域１５は、平面視において三角形状、四角形状、五角形状、六角形状等の多角形状に区画されていてもよい。各突出領域１５は、円形状または楕円形状に区画されていてもよい。
任意の方向に延びるライン状のリセス１４が形成されている場合、各突出領域１５は、任意の方向に延びるライン状に区画されていてもよい。この場合、各突出領域１５は、平面視においてストライプ状に区画されていてもよい。
点状のリセス１４が形成されている場合、各電極面１１Ａ，１２Ａにおいてリセス１４外の領域の全体が突出領域１５として形成される。点状のリセス１４は、各電極面１１Ａ，１２Ａの中央部を取り囲むように各電極面１１Ａ，１２Ａの周縁に沿って間隔を空けて形成されてもよい。
各電極面１１Ａ，１２Ａには、この形態のように、比較的大きい平面面積を有する突出領域１５が形成されることが好ましい。比較的大きい平面面積を有する突出領域１５は、各電極面１１Ａ，１２Ａの中央部に形成されることがさらに好ましい。
各電極面１１Ａ，１２Ａにおいて中央部の突出領域１５は、周縁部の突出領域１５の平面面積を超える平面面積を有している。中央部の突出領域１５は、チップ部品１の電気的特性を検査する際にプローブの先端部が当接される当接部として形成されている。
比較的大きい平面面積を有する突出領域１５によって、プローブを適切に当接させることができる。比較的大きい平面面積を有する突出領域１５は、各電極面１１Ａ，１２Ａの中央部に代えて、各電極面１１Ａ，１２Ａの周縁部に形成されていてもよい。
チップ本体２は、この形態では、リセス１４に埋設された埋設物１６を含む。埋設物１６は、各電極面１１Ａ，１２Ａにおいてリセス１４外の領域（複数の突出領域１５）を露出させるようにリセス１４に埋設されている。図１～図３では、明瞭化のため、埋設物１６がハッチングによって示されている。埋設物１６の外面は、リセス１４内において第２チップ主面４に向けて窪んでいてもよい。
埋設物１６は、各電極面１１Ａ，１２Ａとは異なる色を有している。埋設物１６は、複数の突出領域１５およびリセス１４の間の明暗のコントラストを高める。これにより、電極面１１Ａ，１２Ａを利用した外観検査を円滑に行うことができる。
埋設物１６は、各電極面１１Ａ，１２Ａとは異なる色に着色されていてもよい。埋設物１６は、材料が本来備える色を利用するものであってもよい。埋設物１６は、各電極面１１Ａ，１２Ａよりも濃い色を有していることが好ましい。
埋設物１６は、導電体または絶縁体を含んでいてもよい。埋設物１６は、絶縁体を含むことが好ましい。埋設物１６は、絶縁体の一例としての樹脂を含んでいてもよい。埋設物１６は、絶縁体の一例としての不透明樹脂を含んでいてもよい。埋設物１６は、絶縁体の一例としての感光性樹脂または熱硬化性樹脂を含んでいてもよい。
埋設物１６は、この形態では、樹脂（より具体的には熱硬化性樹脂）からなる。埋設物１６は、熱硬化性樹脂の一例としてのエポキシ樹脂またはフェノール樹脂を含んでいてもよい。埋設物１６は、カーボンブラックを含み、黒色に着色されていてもよい。
図１～図８を参照して、チップ部品１は、チップ本体２を被覆する外面樹脂２１を含む。図１～図３および図８では、明瞭化のため、外面樹脂２１がハッチングによって示されている。外面樹脂２１は、チップ本体２の第１チップ主面３を露出させ、チップ本体２の外面を被覆している。
外面樹脂２１は、チップ本体２の外面に倣って膜状に形成されている。膜状の外面樹脂２１は、チップ本体２を保護しながら、チップ部品１の大型化を抑制する。外面樹脂２１は、第１チップ主面３から第１端子電極１１および第２端子電極１２を露出させている。外面樹脂２１は、第１端子電極１１および第２端子電極１２から間隔を空けて形成されている。
外面樹脂２１は、側面被覆部２２を含む。側面被覆部２２は、チップ本体２のチップ側面５Ａ～５Ｄを被覆している。側面被覆部２２は、チップ角部６Ａ～６Ｄを通過してチップ側面５Ａ～５Ｄを一括して被覆している。これにより、側面被覆部２２は、平面視において第１チップ主面３を取り囲む環状（より具体的に無端状）に形成されている。
側面被覆部２２は、チップ側面５Ａ～５Ｄに倣って膜状に形成されている。側面被覆部２２は、平坦な外面を有している。側面被覆部２２の外面は、チップ側面５Ａ～５Ｄに対して平行に延びている。側面被覆部２２の外面は、この形態では、研削痕を有する研削面である。
側面被覆部２２は、第１チップ主面３側の第１端部２２Ａおよび第２チップ主面４側の第２端部２２Ｂを有している。第１端部２２Ａは、各電極面１１Ａ，１２Ａに対して第２チップ主面４側の領域に位置している。第１端部２２Ａは、この形態では、第１チップ主面３に対して第２チップ主面４側の領域に位置している。
第１端部２２Ａは、第１チップ主面３に対して傾斜した傾斜面２４を有している。傾斜面２４は、より具体的には、チップ本体２から外側に向かって下り傾斜している。傾斜面２４は、この形態では、第１チップ主面３から第２チップ主面４に向かう凹湾曲状に傾斜している。
第１端部２２Ａは、チップ側面５Ａ～５Ｄの法線方向から見た側面視（以下、単に「側面視」という。）において隆起または沈下、もしくは、蛇行していていもよい。第１端部２２Ａは、側面視において第２チップ主面４から第１チップ主面３に向けて隆起した隆起部を含んでいてもよい。第１端部２２Ａは、側面視において第１チップ主面３から第２チップ主面４に向けて沈下した沈下部を含んでいてもよい。第１端部２２Ａは、側面視において隆起部および沈下部を含んでいてもよい。
第２端部２２Ｂは、第２チップ主面４に連なっている。第２端部２２Ｂは、より具体的には、第２チップ主面４に対して面一に形成された端面２５を有している。第２端部２２Ｂの端面２５は、この形態では、研削痕を有する研削面である。端面２５の研削痕は、第２チップ主面４の研削痕に連なっていてもよい。
側面被覆部２２の厚さＴＳは、１０μｍ以上１００μｍ以下であってもよい。厚さＴＳは、側面被覆部２２においてチップ側面５Ａ～５Ｄの法線方向に沿う厚さである。厚さＴＳは、１０μｍ以上２０μｍ以下、２０μｍ以上３０μｍ以下、３０μｍ以上４０μｍ以下、４０μｍ以上５０μｍ以下、５０μｍ以上６０μｍ以下、６０μｍ以上７０μｍ以下、７０μｍ以上８０μｍ以下、８０μｍ以上９０μｍ以下、または、９０μｍ以上１００μｍ以下であってもよい。厚さＴＳは、２０μｍ以上５０μｍ以下であることが好ましい。
外面樹脂２１は、樹脂角部２６Ａ，２６Ｂ，２６Ｃ，２６Ｄを含む。樹脂角部２６Ａ～２６Ｄは、チップ本体２のチップ角部６Ａ～６Ｄを被覆している。樹脂角部２６Ａ～２６Ｄは、側面被覆部２２がチップ角部６Ａ～６Ｄで連なる部分である。樹脂角部２６Ａ～２６Ｄは、チップ角部６Ａ～６Ｄとは異なり、角張っている。樹脂角部２６Ａ～２６Ｄは、面取りされていてない。樹脂角部２６Ａ～２６Ｄは、Ｃ面取りまたはＲ面取りされていてもよい。
第１端部２２Ａのうちの樹脂角部２６Ａ～２６Ｄを形成する部分は、第１端部２２Ａのうちの樹脂角部２６Ａ～２６Ｄ外の領域を形成する部分よりも第２チップ主面４側に沈下していてもよい。
外面樹脂２１は、主面被覆部２８を含む。主面被覆部２８は、チップ本体２の第２チップ主面４を被覆している。主面被覆部２８は、より具体的には、研削痕を埋めて第２チップ主面４を一括して被覆している。
主面被覆部２８は、第２チップ主面４に倣って膜状に形成されている。主面被覆部２８は、第２チップ主面４に沿って延びる平坦な主面を有している。主面被覆部２８の主面は、第２チップ主面４に対して平行に延びている。主面被覆部２８の主面は、この形態では、側面被覆部２２とは異なり、研削面ではなく平滑面である。
主面被覆部２８は、側面被覆部２２を被覆している。主面被覆部２８は、より具体的には、側面被覆部２２の第２端部２２Ｂを被覆している。主面被覆部２８は、さらに具体的には、研削痕を埋めて第２端部２２Ｂの端面２５を被覆している。
主面被覆部２８は、側面被覆部２２と一体を成している。主面被覆部２８の周端面は、側面被覆部２２の外面に連なっている。主面被覆部２８の周端面は、側面被覆部２２の外面と共に研削面を形成している。
主面被覆部２８は、側面被覆部２２との間の境界が消失する態様で、側面被覆部２２と一体を成していてもよい。主面被覆部２８は、側面被覆部２２との間の境界が切断面において視認可能な態様で、側面被覆部２２と一体を成していてもよい。
主面被覆部２８の厚さＴＭは、１０μｍ以上１００μｍ以下であってもよい。厚さＴＭは、主面被覆部２８において第２チップ主面４の法線方向に沿う厚さである。厚さＴＭは、１０μｍ以上２０μｍ以下、２０μｍ以上３０μｍ以下、３０μｍ以上４０μｍ以下、４０μｍ以上５０μｍ以下、５０μｍ以上６０μｍ以下、６０μｍ以上７０μｍ以下、７０μｍ以上８０μｍ以下、８０μｍ以上９０μｍ以下、または、９０μｍ以上１００μｍ以下であってもよい。厚さＴＭは、２０μｍ以上５０μｍ以下であることが好ましい。
主面被覆部２８の厚さＴＭは、側面被覆部２２の厚さＴＳと等しくてもよいし、異なっていてもよい。厚さＴＭは、厚さＴＳを超えていてもよい。厚さＴＭは、厚さＴＳ未満であってもよい。
このように、チップ本体２は、外面樹脂２１によって区画された有底角筒状の樹脂ケースに収容されている。樹脂ケースは、底壁を形成する主面被覆部２８、および、開口を区画し、側壁を形成する側面被覆部２２を含む。チップ本体２は、第２チップ主面４を底壁に対向させた姿勢で樹脂ケースに収容されている。
外面樹脂２１は、不透明樹脂を含んでいてもよい。外面樹脂２１は、熱硬化性樹脂を含んでいてもよい。外面樹脂２１は、熱硬化性樹脂の一例としてのエポキシ樹脂またはフェノール樹脂を含んでいてもよい。外面樹脂２１（熱硬化性樹脂）は、カーボンブラックを含み、黒色に着色されていてもよい。
主面被覆部２８は、側面被覆部２２と同一種の樹脂材料を含んでいてもよいし、互いに異なる種の樹脂材料を含んでいてもよい。主面被覆部２８の樹脂フィラーは、側面被覆部２２の樹脂フィラーとは異なる粒子径を有していてもよい。埋設物１６が樹脂材料からなる場合、外面樹脂２１は、埋設物１６と同一種の樹脂材料を含んでいてもよい。
図２を参照して、チップ本体２は、基板３２を含む。基板３２は、より具体的には、一方側の第１主面３３、他方側の第２主面３４、ならびに、第１主面３３および第２主面３４を接続する側面３５Ａ，３５Ｂ，３５Ｃ，３５Ｄを含む。第１主面３３および第２主面３４は、平面視において四角形状（この形態では長方形状）に形成されている。側面３５Ａ～３５Ｄは、法線方向Ｚに沿って延びている。
基板３２の第１主面３３は、機能デバイスＦＤが形成されたデバイス形成面である。機能デバイスＦＤは、第１主面３３の表層部、および／または、第１主面３３の上に形成される。第２主面３４は、チップ本体２の第２チップ主面４を形成している。つまり、基板３２の第２主面３４は、研削痕を有する研削面からなる。
側面３５Ａ～３５Ｄは、チップ本体２のチップ側面５Ａ～５Ｄの一部をそれぞれ形成している。基板３２は、側面３５Ａ～３５Ｄを接続する角部３６Ａ，３６Ｂ，３６Ｃ，３６Ｄを含む。角部３６Ａ～３６Ｄは、チップ本体２のチップ角部６Ａ～６Ｄの一部をそれぞれ形成している。
基板３２の厚さＴｓｕｂは、１０μｍ以上６５０μｍ以下であってもよい。厚さＴｓｕｂは、１０μｍ以上５０μｍ以下、５０μｍ以上１００μｍ以下、１００μｍ以上１５０μｍ以下、１５０μｍ以上２００μｍ以下、２００μｍ以上２５０μｍ以下、２５０μｍ以上３００μｍ以下、３００μｍ以上３５０μｍ以下、３５０μｍ以上４００μｍ以下、４００μｍ以上４５０μｍ以下、４５０μｍ以上５００μｍ以下、５００μｍ以上５５０μｍ以下、５５０μｍ以上６００μｍ以下、または、６００μｍ以上６５０μｍ以下であってもよい。厚さＴｓｕｂは、３０μｍ以上５００μｍ以下であることが好ましい。
チップ本体２は、基板３２の第１主面３３を被覆する主面絶縁層３８を含む。主面絶縁層３８の周縁部は、基板３２の側面３５Ａ～３５Ｄに連なっている。主面絶縁層３８の周縁部は、チップ本体２のチップ側面５Ａ～５Ｄの一部を形成している。
主面絶縁層３８は、酸化シリコン層または窒化シリコン層を含む単層構造を有していてもよい。主面絶縁層３８は、任意の順で積層された酸化シリコン層および窒化シリコン層を含む積層構造を有していてもよい。主面絶縁層３８は、この形態では、酸化シリコン層からなる単層構造を有している。
チップ本体２は、主面絶縁層３８の上に形成された内部電極３９を含む。内部電極３９は、第１パッド電極４１および第２パッド電極４２を含む。第１パッド電極４１および第２パッド電極４２は、機能デバイスＦＤに電気的に接続されている。
第１パッド電極４１は、チップ側面５Ａ側の領域に位置している。第１パッド電極４１は、第１方向Ｘに沿って延びる長方形状に形成されている。第２パッド電極４２は、第１パッド電極４１から間隔を空けてチップ側面５Ｃ側の領域に形成されている。第２パッド電極４２は、第１方向Ｘに沿って延びる長方形状に形成されている。
第１パッド電極４１は、アルミニウム、銅、アルミニウム合金または銅合金のうちの少なくとも１種を含んでいてもよい。第１パッド電極４１は、Ａｌ－Ｓｉ－Ｃｕ合金、Ａｌ－Ｓｉ合金、または、Ａｌ－Ｃｕ（アルミニウム－銅）合金のうちの少なくとも一種を含んでいてもよい。
第２パッド電極４２は、アルミニウム、銅、アルミニウム合金または銅合金のうちの少なくとも１種を含んでいてもよい。第２パッド電極４２は、Ａｌ－Ｓｉ－Ｃｕ合金、Ａｌ－Ｓｉ合金、または、Ａｌ－Ｃｕ（アルミニウム－銅）合金のうちの少なくとも一種を含んでいてもよい。
第２パッド電極４２は、第１パッド電極４１と同一種の導電材料を含んでいてもよいし、異なる導電材料を含んでいてもよい。第２パッド電極４２は、この形態では、第１パッド電極４１と同一種の導電材料からなる。
チップ本体２は、主面絶縁層３８の上に形成された標印４３を含む。標印４３は、主面絶縁層３８の上において任意の領域に形成されている。標印４３は、平面視において機能デバイスＦＤから間隔を空けて形成されていることが好ましい。標印４３は、平面視において機能デバイスＦＤに重ならない領域に形成されていることが好ましい。標印４３は、この形態では、平面視において基板３２の側面３５Ｄに沿う領域に形成されている。
図３および図８では、便宜上、「ＡＢＣ－１２３４５６７」の文字および記号を含む標印４３を示している。しかし、標印４３は、実際には、ロゴマーク、絵、文字、記号、または、チップ部品１の仕様に関する種々の情報、もしくは、これらが組み合わされた種々の情報等を表す。
チップ部品１の仕様に関する種々の情報は、チップ部品１の型番、サイズ、形状、製造年月日、定格電圧、定格電流等を含んでいてもよい。標印４３は、チップ部品１の利便性を高める。標印４３の有無は任意であり、標印４３を有さないチップ部品１が採用されてもよい。
標印４３は、この形態では、標印導体層４４を含む。標印導体層４４は、アルミニウム、銅、アルミニウム合金または銅合金のうちの少なくとも１種を含んでいてもよい。標印導体層４４は、Ａｌ－Ｓｉ－Ｃｕ合金、Ａｌ－Ｓｉ合金、または、Ａｌ－Ｃｕ合金のうちの少なくとも一種を含んでいてもよい。標印導体層４４は、第１パッド電極４１および／または第２パッド電極４２と同一種の導電材料を含んでいてもよい。
チップ本体２は、主面絶縁層３８の上に形成された絶縁層４５を含む。絶縁層４５は、図８においてハッチングによって示されている。絶縁層４５は、内部電極３９および標印４３を被覆する絶縁層４５を含む。絶縁層４５は、絶縁主面４６および絶縁側面４７Ａ，４７Ｂ，４７Ｃ，４７Ｄを含む。絶縁主面４６は、チップ本体２の第１主面３３を形成している。絶縁側面４７Ａ～４７Ｄは、チップ本体２のチップ側面５Ａ～５Ｄの一部をそれぞれ形成している。
絶縁主面４６は、絶縁側面４７Ａ～４７Ｄを接続する絶縁角部４８Ａ，４８Ｂ，４８Ｃ，４８Ｄを含む。絶縁角部４８Ａ～４８Ｄは、チップ本体２のチップ角部６Ａ～６Ｄの一部をそれぞれ形成している。
絶縁側面４７Ａ～４７Ｄは、基板３２の側面３５Ａ～３５Ｄに連なっていてもよい。絶縁側面４７Ａ～４７Ｄは、基板３２の側面３５Ａ～３５Ｄから基板３２の内方領域に間隔を空けて形成されていてもよい。この場合、側面３５Ａ～３５Ｄおよび絶縁側面４７Ａ～４７Ｄの間から、基板３２の第１主面３３（主面絶縁層３８）が露出していてもよい。
絶縁層４５は、標印４３を視認できるように、光を透過させる材料によって形成されている。絶縁層４５は、透明絶縁材料または透光性絶縁材料を含む。絶縁層４５は、この形態では、パッシベーション層５２および樹脂層５３を含む積層構造を有している。
パッシベーション層５２は、酸化シリコン層または窒化シリコン層を含む単層構造を有していてもよい。パッシベーション層５２は、任意の順で積層された酸化シリコン層および窒化シリコン層を含む積層構造を有していてもよい。パッシベーション層５２は、この形態では、窒化シリコン層からなる単層構造を有している。
樹脂層５３は、ネガティブタイプまたはポジティブタイプの感光性樹脂を含んでいてもよい。樹脂層５３は、この形態では、ネガティブタイプの感光性樹脂の一例としてのポリイミドを含む。樹脂層５３は、ポジティブタイプの感光性樹脂の一例としてのポリベンゾオキサゾールを含んでいてもよい。
図６～図８を参照して、絶縁層４５は、第１パッド開口５５を含む。第１パッド開口５５は、第１パッド電極４１を露出させている。第１パッド開口５５は、この形態では、複数の第１サブパッド開口５６を含む。
より具体的には、絶縁層４５は、第１パッド電極４１を被覆する格子状、網目状、ライン状または点状の第１被覆部５７を含む。第１被覆部５７は、この形態では、網目状に形成されている。第１被覆部５７は、複数の第１サブパッド開口５６を区画している。第１被覆部５７の平面形状は、形成すべき突出領域１５の平面形状に応じて調整される。
複数の第１サブパッド開口５６のうち第１パッド電極４１の中央部を露出させる１つの第１サブパッド開口５６は、第１パッド電極４１の周縁部を露出させる他の第１サブパッド開口５６の開口面積よりも大きい開口面積を有している。
図６～図８を参照して、絶縁層４５は、第２パッド開口５８を含む。第２パッド開口５８は、第１パッド開口５５から間隔を空けて形成され、第２パッド電極４２を露出させている。第２パッド開口５８は、この形態では、複数の第２サブパッド開口５９を含む。
より具体的には、絶縁層４５は、第２パッド電極４２を被覆する格子状、網目状、ライン状または点状の第２被覆部６０を含む。第２被覆部６０は、この形態では、網目状に形成されている。第２被覆部６０は、複数の第２サブパッド開口５９を区画している。第２被覆部６０の平面形状は、形成すべき突出領域１５の平面形状に応じて調整される。
複数の第２サブパッド開口５９のうち第２パッド電極４２の中央部を露出させる１つの第２サブパッド開口５９は、第２パッド電極４２の周縁部を露出させる他の第２サブパッド開口５９の開口面積よりも大きい開口面積を有している。
図６を参照して、前述の第１端子電極１１は、第１パッド開口５５に埋め込まれている。第１端子電極１１は、より具体的には、複数の第１サブパッド開口５６を埋め戻し、絶縁層４５（第１チップ主面３）の上で一体化している。これにより、第１端子電極１１の第１電極面１１Ａが形成されている。
第１電極面１１Ａのリセス１４は、第１電極面１１Ａにおいて絶縁層４５の第１被覆部５７に対向する領域に形成されている。第１電極面１１Ａの複数の突出領域１５は、複数の第１サブパッド開口５６の上にそれぞれ形成されている。各突出領域１５は、各第１サブパッド開口５６の開口面積に応じた平面面積を有している。
第１端子電極１１は、第１パッド開口５５（複数の第１サブパッド開口５６）内において第１パッド電極４１に電気的に接続されている。これにより、第１端子電極１１に入力された電気信号は、第１パッド電極４１を介して機能デバイスＦＤに伝達される。
第１端子電極１１は、この形態では、複数の電極層を含む積層構造を有している。第１端子電極１１は、この形態では、チップ本体２側からこの順に積層された第１Ｎｉ（ニッケル）層６１、第１Ｐｄ（パラジウム）層６２および第１Ａｕ（金）層６３を含む積層構造を有している。
第１Ｎｉ層６１は、複数の第１サブパッド開口５６を埋め戻し、絶縁層４５（絶縁主面４６、第１チップ主面３）の上で一体化している。第１Ｐｄ層６２は、第１Ｎｉ層６１の外面を被覆している。第１Ｐｄ層６２は、第１Ｎｉ層６１の外面に倣って膜状に形成されている。第１Ｐｄ層６２は、第１Ｎｉ層６１の周縁部において絶縁層４５に接している。
第１Ａｕ層６３は、第１Ｐｄ層６２の外面を被覆している。第１Ａｕ層６３は、第１Ｐｄ層６２の外面に倣って膜状に形成されている。第１Ａｕ層６３は、第１Ｐｄ層６２の周縁部において絶縁層４５に接している。第１Ａｕ層６３は、第１端子電極１１の第１電極面１１Ａを形成している。第１電極面１１Ａのリセス１４は、第１Ｎｉ層６１、第１Ｐｄ層６２および第１Ａｕ層６３の窪みによって形成されている。
図７を参照して、前述の第２端子電極１２は、第２パッド開口５８に埋め込まれている。第２端子電極１２は、より具体的には、複数の第２サブパッド開口５９を埋め戻し、絶縁層４５（第１チップ主面３）の上で一体化している。これにより、第２端子電極１２の第２電極面１２Ａが形成されている。
第２電極面１２Ａのリセス１４は、第２電極面１２Ａにおいて絶縁層４５の第２被覆部６０に対向する領域に形成されている。第２電極面１２Ａの複数の突出領域１５は、複数の第２サブパッド開口５９の上にそれぞれ形成されている。各突出領域１５は、各第２サブパッド開口５９の開口面積に応じた平面面積を有している。
第２端子電極１２は、第２パッド開口５８（複数の第２サブパッド開口５９）内において第２パッド電極４２に電気的に接続されている。これにより、第２端子電極１２に入力された電気信号は、第２パッド電極４２を介して機能デバイスＦＤに伝達される。
第２端子電極１２は、この形態では、複数の電極層を含む積層構造を有している。第２端子電極１２は、この形態では、チップ本体２側からこの順に積層された第２Ｎｉ（ニッケル）層６４、第２Ｐｄ（パラジウム）層６５および第２Ａｕ（金）層６６を含む積層構造を有している。
第２Ｎｉ層６４は、複数の第２サブパッド開口５９を埋め戻し、絶縁層４５（絶縁主面４６、第１チップ主面３）の上で一体化している。第２Ｐｄ層６５は、第２Ｎｉ層６４の外面を被覆している。第２Ｐｄ層６５は、第２Ｎｉ層６４の外面に倣って膜状に形成されている。第２Ｐｄ層６５は、第２Ｎｉ層６４の周縁部において絶縁層４５に接している。
第２Ａｕ層６６は、第２Ｐｄ層６５の外面を被覆している。第２Ａｕ層６６は、第２Ｐｄ層６５の外面に倣って膜状に形成されている。第２Ａｕ層６６は、第２Ｐｄ層６５の周縁部において絶縁層４５に接している。第２Ａｕ層６６は、第２端子電極１２の第２電極面１２Ａを形成している。第２電極面１２Ａのリセス１４は、第２Ｎｉ層６４、第２Ｐｄ層６５および第２Ａｕ層６６の窪みによって形成されている。
チップ部品１は、この形態では、チップ本体２のチップ側面５Ａ～５Ｄを被覆する側面絶縁層７１をさらに含む。側面絶縁層７１は、外部に対するチップ本体２の絶縁性を高めると同時に、チップ側面５Ａ～５Ｄからチップ本体２を保護する保護層として形成されている。
側面絶縁層７１は、酸化シリコン層または窒化シリコン層を含む単層構造を有していてもよい。側面絶縁層７１は、任意の順で積層された酸化シリコン層および窒化シリコン層を含む積層構造を有していてもよい。側面絶縁層７１は、この形態では、酸化シリコン層からなる単層構造を有している。
側面絶縁層７１は、基板３２の第２主面３４を露出させ、基板３２の側面３５Ａ～３５Ｄを被覆している。側面絶縁層７１は、基板３２の角部３６Ａ～３６Ｄを通過して側面３５Ａ～３５Ｄを一括して被覆している。これにより、側面絶縁層７１は、平面視において基板３２を取り囲む環状（より具体的に無端状）に形成されている。
側面絶縁層７１は、基板３２の側面３５Ａ～３５Ｄに倣って膜状に形成されている。側面絶縁層７１は、平坦な外面を有している。側面絶縁層７１の外面は、基板３２の側面３５Ａ～３５Ｄに対して平行に延びている。側面絶縁層７１は、主面絶縁層３８を被覆していてもよい。側面絶縁層７１は、絶縁層４５を被覆していてもよい。
側面絶縁層７１は、より具体的には、第１チップ主面３側の第１端部７１Ａおよび第２チップ主面４側の第２端部７１Ｂを含む。第１端部７１Ａは、この形態では、基板３２の側面３５Ａ～３５Ｄから第１チップ主面３側に向けて引き出され、主面絶縁層３８を被覆している。
第１端部７１Ａは、この形態では、絶縁層４５を露出させている。第１端部７１Ａは、絶縁層４５を被覆していてもよい。第１端部７１Ａは、絶縁層４５のうちのパッシベーション層５２を被覆していてもよい。第１端部７１Ａは、絶縁層４５のうちのパッシベーション層５２および樹脂層５３を被覆していてもよい。
第２端部７１Ｂは、基板３２の第２主面３４に連なっている。第２端部７１Ｂは、より具体的には、基板３２の第２主面３４に対して面一に形成された端面７２を有している。第２端部７１Ｂの端面７２は、この形態では、研削痕を有する研削面である。端面７２の研削痕は、第２主面３４（第２チップ主面４）の研削痕に連なっていてもよい。
前述の外面樹脂２１は、基板３２を被覆している。また、外面樹脂２１は、絶縁層４５を被覆している。外面樹脂２１は、より具体的には、側面絶縁層７１を介して基板３２の側面３５Ａ～３５Ｄおよび絶縁層４５の絶縁側面４７Ａ～４７Ｄを被覆している。外面樹脂２１は、側面絶縁層７１の全域を被覆し、側面絶縁層７１から露出する基板３２の第２主面３４を被覆している。
外面樹脂２１は、絶縁層４５のうちのパッシベーション層５２を被覆していてもよい。外面樹脂２１は、絶縁層４５のうちのパッシベーション層５２および樹脂層５３を被覆していてもよい。
図６および図７を参照して、側面被覆部２２の第１端部２２Ａは、側面絶縁層７１の第１端部７１Ａにオーバラップし、絶縁層４５の絶縁側面４７Ａ～４７Ｄを被覆している。側面絶縁層７１が絶縁層４５の絶縁側面４７Ａ～４７Ｄを被覆している場合、側面被覆部２２の第１端部２２Ａは、側面絶縁層７１を介して絶縁層４５を被覆する。
第１端部２２Ａは、側面絶縁層７１を介して絶縁層４５のうちのパッシベーション層５２を被覆していてもよい。第１端部２２Ａは、側面絶縁層７１を介して絶縁層４５のうちのパッシベーション層５２および樹脂層５３を被覆していてもよい。
側面被覆部２２の第２端部２２Ｂは、側面絶縁層７１の第２端部７１Ｂに連なっている。これにより、基板３２の第２主面３４、側面被覆部２２の第２端部２２Ｂ、および、側面絶縁層７１の第２端部７１Ｂによって一つの平坦面（研削面）が形成されている。
外面樹脂２１の主面被覆部２８は、基板３２の第２主面３４、側面被覆部２２の第２端部２２Ｂ、および、側面絶縁層７１の第２端部７１Ｂを一括して被覆している。外面樹脂２１の主面被覆部２８は、研削痕を埋めて、基板３２の第２主面３４、側面被覆部２２の第２端部２２Ｂ、および、側面絶縁層７１の第２端部７１Ｂを一括して被覆している。
このように、不透明の外面樹脂２１が、平面視において透明の絶縁層４５を取り囲む環状（無端状）に形成されている。したがって、標印４３の視認性は、外面樹脂２１によっては阻害されない。
以上、チップ部品１によれば、接続対象に対するチップ本体２の接続部を確保しながら、外面樹脂２１によってチップ本体２を保護できる。これにより、小型の電子部品としての利点を活かしながら、チップ本体２を適切に保護できるチップ部品１を提供できる。
図９は、図１に示すチップ部品１の製造に用いられるウエハ８２を示す斜視図である。
チップ部品１の製造には、ベース基板の一例としてのウエハ８２が使用される。ウエハ８２は、チップ本体２のベース部材である。ウエハ８２は板状または盤状に形成されている。ウエハ８２は、円盤状に形成されていてもよい。
ウエハ８２は、一方側の第１ウエハ主面８３、他方側の第２ウエハ主面８４、ならびに、第１ウエハ主面８３および第２ウエハ主面８４を接続するウエハ側面８５を有している。ウエハ８２の第１ウエハ主面８３および第２ウエハ主面８４は、基板３２の第１主面３３および第２主面３４にそれぞれ対応している。
ウエハ８２の厚さＴＷは、基板３２の厚さＴｓｕｂを超えている（Ｔｓｕｂ＜ＴＷ）。ウエハ８２の厚さＴＷは、研削によって基板３２の厚さＴｓｕｂに合わせ込まれる。厚さＴＷは、３００μｍ以上７５０μｍ以下であってもよい。厚さＴＷは、３００μｍ以上３５０μｍ以下、３５０μｍ以上４００μｍ以下、４００μｍ以上４５０μｍ以下、４５０μｍ以上５００μｍ以下、５００μｍ以上５５０μｍ以下、５５０μｍ以上６００μｍ以下、６００μｍ以上６５０μｍ以下、６５０μｍ以上７００μｍ以下、または、７００μｍ以上７５０μｍ以下であってもよい。
ウエハ８２は、第１ウエハ角部８６および第２ウエハ角部８７を含む。第１ウエハ角部８６は、第１ウエハ主面８３およびウエハ側面８５を接続している。第２ウエハ角部８７は、第２ウエハ主面８４およびウエハ側面８５を接続している。
第１ウエハ角部８６は、第１ウエハ主面８３からウエハ側面８５に向かって下り傾斜した第１面取り部８８を有している。第１面取り部８８は、凸湾曲状に形成されていてもよい。第２ウエハ角部８７は、第２ウエハ主面８４からウエハ側面８５に向かって下り傾斜した第２面取り部８９を有している。第２面取り部８９は、凸湾曲状に形成されていてもよい。第１面取り部８８および第２面取り部８９は、ウエハ８２のクラックを抑制する。
ウエハ側面８５には、位置決め用の目印としての切欠部９０が形成されている。切欠部９０は、この形態では、第１方向Ｘに沿って直線状に延びている。ウエハ８２のウエハ側面８５には、第１方向Ｘに沿って延びる切欠部９０および第２方向Ｙに沿って延びる切欠部９０が形成されていてもよい。
第１ウエハ主面８３には、チップ本体２にそれぞれ対応した複数のチップ形成領域９１が設定される。複数のチップ形成領域９１は、第１方向Ｘおよび第２方向Ｙに沿って間隔を空けて行列状に設定される。
複数のチップ形成領域９１は、第１方向Ｘおよび第２方向Ｙに沿って格子状に延びる切断予定ライン９２によってそれぞれ区画されている。切断予定ライン９２は、複数の第１切断予定ライン９２Ａおよび複数の第２切断予定ライン９２Ｂを含む。
複数の第１切断予定ライン９２Ａは、第１方向Ｘに沿ってそれぞれ延びている。複数の第２切断予定ライン９２Ｂは、第２方向Ｙに沿ってそれぞれ延びている。複数のチップ形成領域９１に所定の構造が作り込まれた後、切断予定ライン９２に沿ってウエハ８２が切断される。これにより、複数のチップ部品１が１枚のウエハ８２から切り出される。
図１０Ａ～図１０Ｎは、図９に示すX-X線に沿う断面図であって、図１に示すチップ部品１の製造方法の一例を説明するための断面図である。以下では、説明の便宜上、機能デバイスＦＤおよびその形成工程を省略する。
図１０Ａを参照して、チップ部品１の製造にあたり、まず、ウエハ８２（図９参照）が用意される。次に、主面絶縁層３８が、ウエハ８２の第１ウエハ主面８３の上に形成される、主面絶縁層３８は、酸化処理法（たとえば熱酸化処理法）によって形成されてもよい。主面絶縁層３８は、ＣＶＤ（Chemical Vapor Deposition）法によって形成されてもよい。
次に、図１０Ｂを参照して、第１パッド電極４１、第２パッド電極４２および標印４３のベースとなるベース電極層９３が、主面絶縁層３８の上に形成される。ベース電極層９３は、スパッタ法または蒸着法によって形成されてもよい。
次に、図１０Ｃを参照して、所定パターンを有するマスク９４が、ベース電極層９３の上に形成される。マスク９４は、第１パッド電極４１を形成すべき領域、第２パッド電極４２を形成すべき領域および標印４３を形成すべき領域を被覆し、これらの領域以外の領域を露出させる複数の開口９４Ａを有している。
次に、ベース電極層９３の不要な部分が、マスク９４を介するエッチング法によって除去される。エッチング法は、ウエットエッチング法であってもよい。これにより、第１パッド電極４１、第２パッド電極４２および標印４３が形成される。その後、マスク９４は除去される。
次に、図１０Ｄを参照して、パッシベーション層５２が、主面絶縁層３８の上に形成される。パッシベーション層５２は、ＣＶＤ法によって形成されてもよい。パッシベーション層５２は、第１パッド電極４１、第２パッド電極４２および標印４３を被覆する。
次に、図１０Ｅを参照して、所定パターンを有し、樹脂層５３のベースとなる樹脂層９５が、パッシベーション層５２の上に形成される。樹脂層９５は、より具体的には、第１パッド開口５５（複数の第１サブパッド開口５６）および第２パッド開口５８（複数の第１サブパッド開口５６）に対応した複数の開口９５Ａ、ならびに、切断予定ライン９２に沿う開口９５Ｂを有している。
この工程では、まず、感光性樹脂がパッシベーション層５２の上に塗布される。次に、感光性樹脂が、所定パターンを有するフォトマスク（図示せず）を介して露光される。フォトマスク（図示せず）は、より具体的には、第１パッド開口５５（複数の第１サブパッド開口５６）、第２パッド開口５８（複数の第２サブパッド開口５９）、および、切断予定ライン９２に対応したパターンを有している。次に、感光性樹脂が現像液に浸漬される。これにより、所定パターンを有する樹脂層９５が形成される。
次に、図１０Ｆを参照して、パッシベーション層５２の不要な部分が、樹脂層９５をマスクとするエッチング法によって除去される。より具体的には、パッシベーション層５２において樹脂層９５の開口９５Ａ，９５Ｂから露出する部分が除去される。エッチング法は、ウエットエッチング法であってもよい。
樹脂層９５の複数の開口９５Ａは、第１パッド開口５５および第２パッド開口５８となる。樹脂層９５の開口９５Ｂは、切断予定ライン９２に沿うダイシングストリート９６となる。このようにして、パッシベーション層５２および樹脂層５３を含む絶縁層４５が形成される。
次に、図１０Ｇを参照して、第１端子電極１１が第１パッド開口５５内に形成され、第２端子電極１２が第２パッド開口５８内に形成される。第２端子電極１２は、第１端子電極１１と同時に形成される。
この工程では、第１端子電極１１の第１電極面１１Ａには、複数の第１サブパッド開口５６の形状に起因してリセス１４および突出領域１５が形成される。また、第２端子電極１２の第２電極面１２Ａには、複数の第２サブパッド開口５９の形状に起因してリセス１４および突出領域１５が形成される。
第１端子電極１１の形成工程は、第１Ｎｉ層６１、第１Ｐｄ層６２および第１Ａｕ層６３を、第１パッド電極４１の上にこの順に形成する工程を含む。第１Ｎｉ層６１、第１Ｐｄ層６２および第１Ａｕ層６３は、めっき法によってそれぞれ形成されてもよい。めっき法は、無電解めっき法であってもよい。
第２端子電極１２の形成工程は、第２Ｎｉ層６４、第２Ｐｄ層６５および第２Ａｕ層６６を、第２パッド電極４２の上にこの順に形成する工程を含む。第２Ｎｉ層６４、第２Ｐｄ層６５および第２Ａｕ層６６は、めっき法によってそれぞれ形成されてもよい。めっき法は、無電解めっき法であってもよい。
次に、図１０Ｈを参照して、所定パターンを有するマスク９７が、ウエハ８２の第１ウエハ主面８３の上に形成される。マスク９７は、ダイシングストリート９６（切断予定ライン９２）を露出させる開口９７Ａを有している。
次に、マスク９７を介するエッチング法によって、ウエハ８２の不要な部分が除去される。エッチング法は、ドライエッチング法（たとえば反応性イオンエッチング法）であってもよい。これにより、ダイシングストリート９６（切断予定ライン９２）に沿ってチップ形成領域９１を区画する溝９８が、ウエハ８２の第１ウエハ主面８３に形成される。その後、マスク９７は、除去される。
次に、図１０Ｉを参照して、側面絶縁層７１が、溝９８の側壁に形成される。この工程では、まず、溝９８の内壁を被覆し、チップ形成領域９１を覆う膜状のベース絶縁層（図示せず）が、ウエハ８２の第１ウエハ主面８３の上に形成される。
次に、エッチング法によって、ベース絶縁層のうち溝９８の側壁を被覆する部分が残存するように、ベース絶縁層の不要な部分が除去される。エッチング法は、ドライエッチング法（たとえば反応性イオンエッチング法）であってもよい。これにより、側面絶縁層７１が形成される。
次に、図１０Ｊを参照して、外面樹脂２１（側面被覆部２２）のベースとなる第１ベース樹脂層９９が形成される。この工程では、熱硬化性樹脂（たとえばエポキシ樹脂）を含む溶剤が、ウエハ８２の第１ウエハ主面８３の上に供給される。
溶剤は、各電極面１１Ａ，１２Ａとは異なる色を有している。溶剤は、各電極面１１Ａ，１２Ａよりも濃い色を有していることが好ましい。溶剤は、この形態では、カーボンブラックを含み、黒色に着色されている。溶剤は、溝９８、第１電極面１１Ａのリセス１４および第２電極面１２Ａのリセス１４に充填され、チップ形成領域９１を被覆する。
次に、加熱によって溶剤が硬化される。溶剤は、半硬化されることが好ましい。これにより、溝９８、第１電極面１１Ａのリセス１４および第２電極面１２Ａのリセス１４を埋めてチップ形成領域９１を被覆する第１ベース樹脂層９９が形成される。
次に、図１０Ｋを参照して、第１ベース樹脂層９９の不要な部分が除去される。この工程では、第１ベース樹脂層９９のうちの溝９８に埋設された部分が残存するように、第１ベース樹脂層９９のうちのチップ形成領域９１を被覆する部分が除去される。
また、この工程では、第１ベース樹脂層９９のうちの第１電極面１１Ａのリセス１４に埋設された部分が残存するように、第１ベース樹脂層９９のうちの第１電極面１１Ａを被覆する部分が除去される。これにより、第１電極面１１Ａのリセス１４に埋設物１６が形成される。
同様に、この工程では、第１ベース樹脂層９９のうちの第２電極面１２Ａのリセス１４に埋設された部分が残存するように、第１ベース樹脂層９９のうちの第２電極面１２Ａを被覆する部分が除去される。これにより、第２電極面１２Ａのリセス１４に埋設物１６が形成される。
第１ベース樹脂層９９の不要な部分は、研削、剥離または払拭によって除去されてもよい。第１ベース樹脂層９９の不要な部分の除去には、布材や研削部材が使用されてもよい。半硬化状態の第１ベース樹脂層９９によれば、不要な部分を容易に除去できる。
この工程では、布材によって、第１ベース樹脂層９９の不要な部分を払拭している。この場合、溝９８に残存した第１ベース樹脂層９９の開口側端部は、溝９８の底壁に向かって凹湾曲面に窪む。また、第１ベース樹脂層９９の開口側端部は、切断予定ライン９２に沿って隆起および／または沈下するように形成される。
第１切断予定ライン９２Ａおよび第２切断予定ライン９２Ｂの交差部では、溝９８の開口幅が広がる。したがって、溝９８の交差部における第１ベース樹脂層９９の除去量は、溝９８の交差部外の領域における第１ベース樹脂層９９の除去量よりも多くなる。
これにより、溝９８の交差部に残存した第１ベース樹脂層９９の開口側端部は、交差部外の領域に残存した第１ベース樹脂層９９の開口側端部よりも溝９８の底壁側に向けて沈下する。その後、溝９８に埋設された第１ベース樹脂層９９が、加熱によって本硬化される。
次に、図１０Ｌを参照して、ウエハ８２の第２ウエハ主面８４が研削される。第２ウエハ主面８４は、ＣＭＰ（Chemical Mechanical Polishing）法によって研削されてもよい。第２ウエハ主面８４は、溝９８に埋設された第１ベース樹脂層９９が露出するまで研削される。
これにより、第２ウエハ主面８４、側面絶縁層７１および第１ベース樹脂層９９からなる１つの平坦面が形成される。また、第２ウエハ主面８４、側面絶縁層７１および第１ベース樹脂層９９に、研削痕が形成される。この工程では、複数のチップ形成領域９１が複数のチップ本体２として分離される。複数のチップ本体２は、固着した第１ベース樹脂層９９によって支持されている。
次に、図１０Ｍを参照して、外面樹脂２１（主面被覆部２８）のベースとなる第２ベース樹脂層１００が、ウエハ８２の第２ウエハ主面８４に形成される。この工程では、まず、熱硬化性樹脂（たとえばエポキシ樹脂）を含む樹脂テープが、第２ウエハ主面８４の上に貼着される。
樹脂テープは、第２ウエハ主面８４、側面絶縁層７１および第１ベース樹脂層９９を一括して被覆する。次に、加熱によって樹脂テープが硬化される。これにより、第１ベース樹脂層９９と一体化した第２ベース樹脂層１００が形成される。
第２ベース樹脂層１００は、第１ベース樹脂層９９と同様に、熱硬化性樹脂（たとえばエポキシ樹脂）を含む溶剤を用いて形成されてもよい。この場合、まず、溶剤が、ウエハ８２の第２ウエハ主面８４の上に供給される。次に、加熱によって溶剤が硬化される。これにより、第１ベース樹脂層９９と一体化した第２ベース樹脂層１００が形成される。
次に、図１０Ｎを参照して、切断予定ライン９２に沿ってウエハ８２が切断される。より具体的には、第１ベース樹脂層９９のうち溝９８の側壁を被覆する部分が残存するように第１ベース樹脂層９９が切断される。第２ベース樹脂層１００は、第１ベース樹脂層９９と共に切断される。これにより、１枚のウエハ８２から複数のチップ部品１が切り出される。以上を含む工程を経てチップ部品１が製造される。
図１１は、本発明の第２実施形態に係るチップ部品１０１を一つの角度から見た斜視図である。図１２は、図１１に示すチップ部品１０１を別の角度から見た斜視図である。以下では、チップ部品１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
前述のチップ部品１の外面樹脂２１は、側面被覆部２２および主面被覆部２８を有している。これに対して、チップ部品１０１の外面樹脂２１は、側面被覆部２２だけを有している。チップ部品１０１の外面樹脂２１は、主面被覆部２８を有していない。外面樹脂２１は、基板３２の第２主面３４を露出させている。
側面被覆部２２の第２端部２２Ｂは、基板３２の第２主面３４および側面絶縁層７１の第２端部７１Ｂに連なっている。これにより、基板３２の第２主面３４、側面被覆部２２の第２端部２２Ｂ、および、側面絶縁層７１の第２端部７１Ｂによって一つの平坦面（研削面）が形成されている。
このような構造を有するチップ部品１０１は、チップ部品１の製造工程（図１０Ａ～図１０Ｎ参照）において、第２ベース樹脂層１００の形成工程（図１０Ｍ参照）を省くことによって製造される。以上、チップ部品１０１によっても、チップ部品１に対して述べた効果と同様の効果を奏することができる。
図１３は、図３に対応する平面図であって、チップ部品１に組み込まれる第１形態例に係る機能デバイスＦＤ（ダイオードＤ）を説明するための平面図である。図１４は、図１３に示すXIV-XIV線に沿う断面図である。
図１５は、図１３に示すXV-XV線に沿う断面図である。図１６は、図１３から内部電極３９の上の構造を取り除いて内部電極３９の構造を説明するための平面図である。図１７は、図１６に示す領域XVIIの拡大図である。以下では、チップ部品１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図１３～図１７を参照して、第１形態例に係る機能デバイスＦＤは、ダイオードＤを含む。機能デバイスＦＤは、この形態では、ダイオードＤの一例としての双方向ツェナーダイオードＤＺを含む。双方向ツェナーダイオードＤＺは、逆方向直列接続された複数のツェナーダイオードＤＺ１，ＤＺ２を含む。
基板３２の第１主面３３の表層部には、ｐ型のベース領域１１１が形成されている。ベース領域１１１は、この形態では、基板３２の第１主面３３から第２主面３４に亘って形成されている。これにより、基板３２は、ｐ型の半導体領域として形成されている。
基板３２の比抵抗ρｓｕｂは、１ｍΩ・ｃｍ以上１０ｍΩ・ｃｍ以下であってもよい。比抵抗ρｓｕｂは、１ｍΩ・ｃｍ以上２ｍΩ・ｃｍ以下、２ｍΩ・ｃｍ以上４ｍΩ・ｃｍ以下、４ｍΩ・ｃｍ以上６ｍΩ・ｃｍ以下、６ｍΩ・ｃｍ以上８ｍΩ・ｃｍ以下、または、８ｍΩ・ｃｍ以上１０ｍΩ・ｃｍ以下であってもよい。
ベース領域１１１の表層部には、ｎ型の複数の不純物領域１１２が形成されている。複数の不純物領域１１２は、基板３２の第１主面３３から露出している。複数の不純物領域１１２は、平面視において基板３２の第１主面３３の中央部に形成されている。複数の不純物領域１１２は、より具体的には、平面視において、第１端子電極１１および第２端子電極１２によって挟まれた領域に形成されている。
複数の不純物領域１１２は、第１方向Ｘおよび第２方向Ｙに沿って間隔を空けて行列状に配列されている。複数の不純物領域１１２は、第１方向Ｘに互いに対向している。複数の不純物領域１１２は、第２方向Ｙに互いに対向している。
複数の不純物領域１１２は、この形態では、平面視において第２方向Ｙに沿って延びる帯状にそれぞれ形成されている。複数の不純物領域１１２は、この形態では、平面視において四隅が切除された長方形状（角が丸められた長方形状）に形成されている。複数の不純物領域１１２は、平面視において等しい形状および等しい面積で形成されている。
複数の不純物領域１１２は、等しい厚さをそれぞれ有している。複数の不純物領域１１２は、等しいｎ型不純物濃度をそれぞれ有している。複数の不純物領域１１２のｎ型不純物濃度は、１．０×１０１９ｃｍ－３以上１．０×１０２１ｃｍ－３以下であってもよい。このような構造を有する複数の不純物領域１１２によれば、各不純物領域１１２から生じる電気的特性のバラツキを抑制できる。
複数の不純物領域１１２は、ベース領域１１１との間でｐｎ接合を形成している。これにより、ベース領域１１１をアノードとし、不純物領域１１２をカソードとする複数のツェナーダイオードＤＺ１，ＤＺ２が形成されている。
複数の不純物領域１１２は、より具体的には、複数（２個以上。この形態では５個）の第１不純物領域群１１３および複数（２個以上。この形態では５個）の第２不純物領域群１１４を含む。複数の第１不純物領域群１１３は、第１端子電極１１に電気的に接続される。複数の第２不純物領域群１１４は、第２端子電極１２に電気的に接続される。
第１不純物領域群１１３は、第２方向Ｙに沿って間隔を空けて形成された複数（２個以上。この形態では６個）の不純物領域１１２を含む。複数の第１不純物領域群１１３は、第１方向Ｘに沿って互いに間隔を空けて形成されている。第１不純物領域群１１３に含まれる複数の不純物領域１１２は、第１ツェナーダイオードＤＺ１をそれぞれ形成している。
第２不純物領域群１１４は、第２方向Ｙに沿って間隔を空けて形成された複数（２個以上。この形態では６個）の不純物領域１１２を含む。複数の第２不純物領域群１１４は、第１方向Ｘに沿って互いに間隔を空けて形成されている。複数の第２不純物領域群１１４は、この形態では、第１方向Ｘに沿って複数の第１不純物領域群１１３と交互に配列されている。第２不純物領域群１１４に含まれる複数の不純物領域１１２は、第２ツェナーダイオードＤＺ２をそれぞれ形成している。
第２ツェナーダイオードＤＺ２は、ベース領域１１１を介して第１ツェナーダイオードＤＺ１に電気的に接続されている。より具体的には、第２ツェナーダイオードＤＺ２のアノードが、第１ツェナーダイオードＤＺ１のアノードに電気的に接続されている。これにより、第１ツェナーダイオードＤＺ１に逆バイアス接続された第２ツェナーダイオードＤＺ２を含む双方向ツェナーダイオードＤＺが形成されている。
この形態では、複数の不純物領域１１２が、複数の第１不純物領域群１１３および複数の第２不純物領域群１１４を含む例について説明した。しかし、複数の不純物領域１１２は、１つの第１不純物領域群１１３および１つの第２不純物領域群１１４からなっていてもよい。
また、複数の不純物領域１１２は、第１端子電極１１に電気的に接続される不純物領域１１２、および、第２端子電極１２に電気的に接続される不純物領域１１２が第１方向Ｘに沿って一列に交互に配列されたパターンからなっていてもよい。
複数の不純物領域１１２は、第１方向Ｘに互いに対向する２つの不純物領域１１２からなっていてもよい。この場合、一方の不純物領域１１２は、第１端子電極１１に電気的に接続され、他方の不純物領域１１２は、第２端子電極１２に電気的に接続される。
複数の不純物領域１１２の平面形状、平面面積、厚さ、ｎ型不純物濃度等の形態および値は任意であり、特定の形態および値に制限されない。複数の不純物領域１１２の仕様は、達成すべき電気的特性に応じて種々の形態および値を採り得る。
図１４、図１５および図１７を参照して、基板３２の第１主面３３の上には、前述の主面絶縁層３８が形成されている。主面絶縁層３８には、複数のコンタクト孔１１５が形成されている。複数のコンタクト孔１１５は、対応する不純物領域１１２を１対１対応の関係で露出させている。各コンタクト孔１１５は、この形態では、対応する不純物領域１１２の平面面積未満の平面面積を有している。各コンタクト孔１１５は、対応する不純物領域１１２の周縁を除く内方領域を露出させている。
図１７を参照して、主面絶縁層３８の上には、前述の内部電極３９が形成されている。内部電極３９は、この形態では、前述の第１パッド電極４１および第２パッド電極４２に加えて、複数の第１引き出し電極１１６および複数の第２引き出し電極１１７を含む。
複数の第１引き出し電極１１６は、第１パッド電極４１から第２パッド電極４２に向けて引き出され、対応する第１不純物領域群１１３を１対１対応の関係で被覆している。複数の第１引き出し電極１１６は、平面視において櫛歯形状に形成されている。複数の第１引き出し電極１１６は、対応するコンタクト孔１１５に入り込み、対応する不純物領域１１２に電気的に接続されている。
複数の第１引き出し電極１１６は、アルミニウム、銅、アルミニウム合金または銅合金のうちの少なくとも１種をそれぞれ含んでいてもよい。複数の第１引き出し電極１１６は、Ａｌ－Ｓｉ－Ｃｕ合金、Ａｌ－Ｓｉ合金、または、Ａｌ－Ｃｕ合金のうちの少なくとも一種をそれぞれ含んでいてもよい。複数の第１引き出し電極１１６は、第１パッド電極４１および／または第２パッド電極４２と同一種の導電材料を含んでいてもよい。
複数の第２引き出し電極１１７は、第２パッド電極４２から第１パッド電極４１に向けて引き出され、対応する第２不純物領域群１１４を１対１対応の関係で被覆している。複数の第２引き出し電極１１７は、平面視において複数の第１引き出し電極１１６に噛み合う櫛歯形状に形成されている。複数の第２引き出し電極１１７は、対応するコンタクト孔１１５に入り込み、対応する不純物領域１１２に電気的に接続されている。
複数の第２引き出し電極１１７は、アルミニウム、銅、アルミニウム合金または銅合金のうちの少なくとも１種をそれぞれ含んでいてもよい。複数の第２引き出し電極１１７は、Ａｌ－Ｓｉ－Ｃｕ合金、Ａｌ－Ｓｉ合金、または、Ａｌ－Ｃｕ合金のうちの少なくとも一種をそれぞれ含んでいてもよい。複数の第２引き出し電極１１７は、第１パッド電極４１および／または第２パッド電極４２と同一種の導電材料を含んでいてもよい。
その他の構造は、前述の第１実施形態において述べた構造と同様である。以上、機能デバイスＦＤがダイオードＤを含む場合であっても、チップ部品１に対して述べた効果と同様の効果を奏することができる。第１形態例に係る機能デバイスＦＤ（ダイオードＤ）は、第２実施形態に係るチップ部品１０１に組み込まれてもよい。
図１８は、図３に対応する平面図であって、チップ部品１に組み込まれる第２形態例に係る機能デバイスＦＤ（抵抗Ｒ）を説明するための平面図である。図１９は、図１８から内部電極３９の上の構造を取り除いて内部電極３９の構造を説明するための平面図である。以下では、チップ部品１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図１８および図１９を参照して、第２形態例に係る機能デバイスＦＤは、抵抗Ｒを含む。内部電極３９は、この形態では、第１パッド電極４１および第２パッド電極４２に加えて、抵抗導体層１２１を含む。抵抗導体層１２１は、主面絶縁層３８の上において第１パッド電極４１および第２パッド電極４２の間の領域を選択的に引き回されている。
抵抗導体層１２１は、第１パッド電極４１および第２パッド電極４２の間の領域を帯状に延びている。抵抗導体層１２１は、この形態では、葛折り状に引き回されている。抵抗導体層１２１は、第１パッド電極４１および第２パッド電極４２の間の領域を直線状に延びていてもよい。
抵抗導体層１２１は、一方側の第１端部１２１Ａおよび他方側の第２端部１２１Ｂを有している。抵抗導体層１２１の第１端部１２１Ａは、第１パッド電極４１に接続されている。抵抗導体層１２１の第２端部１２１Ｂは、第２パッド電極４２に接続されている。
抵抗導体層１２１は、銅よりも高い抵抗率を有する金属材料によって形成されていることが好ましい。抵抗導体層１２１は、Ｔｉ層またはＴｉＮ層を含む単層構造を有していてもよい。抵抗導体層１２１は、任意の順で積層されたＴｉ層およびＴｉＮ層を含む積層構造を有していてもよい。
その他の構造は、前述の第１実施形態において述べた構造と同様である。以上、機能デバイスＦＤが抵抗Ｒを含む場合であっても、チップ部品１に対して述べた効果と同様の効果を奏することができる。第２形態例に係る機能デバイスＦＤ（抵抗Ｒ）は、第２実施形態に係るチップ部品１０１に組み込まれてもよい。
図２０は、図３に対応する平面図であって、チップ部品１に組み込まれる第３形態例に係る機能デバイスＦＤ（コンデンサＣ）を説明するための平面図である。図２１は、図２０に示すXXI-XXI線に沿う断面図である。以下では、チップ部品１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図２０および図２１を参照して、第３形態例に係る機能デバイスＦＤは、コンデンサＣを含む。内部電極３９は、この形態では、第１パッド電極４１および第２パッド電極４２に加えて、第１キャパシタ電極１３１および第２キャパシタ電極１３２を含む。さらに、チップ本体２は、この形態では、第１キャパシタ電極１３１および第２キャパシタ電極１３２の間の介在する誘電体層１３３を含む。
第１キャパシタ電極１３１は、第１パッド電極４１と共に主面絶縁層３８の上に形成されている。第１キャパシタ電極１３１は、第１パッド電極４１から第２パッド電極４２に向けて引き出されている。第１キャパシタ電極１３１は、この形態では、平面視において四角形状に形成されている。
第１キャパシタ電極１３１は、アルミニウム、銅、アルミニウム合金または銅合金のうちの少なくとも１種を含んでいてもよい。第１キャパシタ電極１３１は、Ａｌ－Ｓｉ－Ｃｕ合金、Ａｌ－Ｓｉ合金、または、Ａｌ－Ｃｕ合金のうちの少なくとも一種を含んでいてもよい。第１キャパシタ電極１３１は、第１パッド電極４１および／または第２パッド電極４２と同一種の導電材料を含んでいてもよい。
誘電体層１３３は、主面絶縁層３８の上において第１キャパシタ電極１３１を被覆している。誘電体層１３３は、酸化シリコン層または窒化シリコン層を含む単層構造を有していてもよい。誘電体層１３３は、任意の順で積層された酸化シリコン層および窒化シリコン層を含む積層構造を有していてもよい。誘電体層１３３は、チップ本体２側からこの順に積層された酸化シリコン層、窒化シリコン層および酸化シリコン層を含むＯＮＯ構造を有していてもよい。
第２キャパシタ電極１３２は、誘電体層１３３の上に形成されている。第２キャパシタ電極１３２は、第２パッド電極４２から第１パッド電極４１に向けて引き出されている。第２キャパシタ電極１３２は、この形態では、平面視において四角形状に形成されている。第２キャパシタ電極１３２は、誘電体層１３３を挟んで第１キャパシタ電極１３１と対向している。第１キャパシタ電極１３１、誘電体層１３３および第２キャパシタ電極１３２の積層構造により、コンデンサＣが形成されている。
第２キャパシタ電極１３２は、アルミニウム、銅、アルミニウム合金または銅合金のうちの少なくとも１種を含んでいてもよい。第２キャパシタ電極１３２は、Ａｌ－Ｓｉ－Ｃｕ合金、Ａｌ－Ｓｉ合金、または、Ａｌ－Ｃｕ合金のうちの少なくとも一種を含んでいてもよい。第２キャパシタ電極１３２は、第１パッド電極４１および／または第２パッド電極４２と同一種の導電材料を含んでいてもよい。
その他の構造は、前述の第１実施形態において述べた構造と同様である。以上、機能デバイスＦＤがコンデンサＣを含む場合であっても、チップ部品１に対して述べた効果と同様の効果を奏することができる。第３形態例に係る機能デバイスＦＤ（コンデンサＣ）は、第２実施形態に係るチップ部品１０１に組み込まれてもよい。
図２２は、図３に対応する平面図であって、チップ部品１に組み込まれる第４形態例に係る機能デバイスＦＤ（コイルＬ）を説明するための平面図である。図２３は、図２２に示すXXIII-XXIII線に沿う断面図である。
図２４は、図２２から第１パッド電極４１の上の構造を取り除いて内部電極３９の一部の構造を説明するための平面図である。図２５は、図２２から第２パッド電極４２の上の構造を取り除いて内部電極３９の一部の構造を説明するための平面図である。以下では、チップ部品１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図２２～図２５を参照して、第４形態例に係る機能デバイスＦＤは、コイルＬを含む。内部電極３９は、この形態では、第１パッド電極４１および第２パッド電極４２に加えて、コイル導体１４１および引き出し電極１４２を含む。さらに、チップ本体２は、この形態では、コイル導体１４１および引き出し電極１４２の間の介在する中間絶縁層１４３を含む。
コイル導体１４１は、第１パッド電極４１と共に主面絶縁層３８の上に形成されている。コイル導体１４１は、平面視において第１端子電極１１および第２端子電極１２の間の領域に形成されている。コイル導体１４１は、一方側の第１コイルエンド１４１Ａ、他方側の第２コイルエンド１４１Ｂおよび螺旋部１４１Ｃを含む。
コイル導体１４１の第１コイルエンド１４１Ａは、第１パッド電極４１に接続されている。コイル導体１４１の第２コイルエンド１４１Ｂは、平面視において基板３２の第１主面３３の内方領域（中央部）に位置している。第２コイルエンド１４１Ｂは、コイル導体１４１の螺旋中心を形成している。螺旋部１４１Ｃは、平面視において第１コイルエンド１４１Ａから第２コイルエンド１４１Ｂに向けて内向きに巻回されている。
コイル導体１４１は、アルミニウム、銅、アルミニウム合金または銅合金のうちの少なくとも１種を含んでいてもよい。コイル導体１４１は、Ａｌ－Ｓｉ－Ｃｕ合金、Ａｌ－Ｓｉ合金、または、Ａｌ－Ｃｕ合金のうちの少なくとも一種を含んでいてもよい。コイル導体１４１は、第１パッド電極４１および／または第２パッド電極４２と同一種の導電材料を含んでいてもよい。
中間絶縁層１４３は、主面絶縁層３８の上においてコイル導体１４１を被覆している。中間絶縁層１４３は、酸化シリコン層または窒化シリコン層を含む単層構造を有していてもよい。中間絶縁層１４３は、任意の順で積層された酸化シリコン層および窒化シリコン層を含む積層構造を有していてもよい。中間絶縁層１４３には、コイル導体１４１の第２コイルエンド１４１Ｂを露出させるコンタクト孔１４４が形成されている。
引き出し電極１４２は、中間絶縁層１４３の上に形成されている。引き出し電極１４２は、第２パッド電極４２からコンタクト孔１４４に向けて引き出されている。引き出し電極１４２は、コンタクト孔１４４に入り込んでいる。引き出し電極１４２は、コンタクト孔１４４内においてコイル導体１４１の第２コイルエンド１４１Ｂに接続されている。
引き出し電極１４２は、アルミニウム、銅、アルミニウム合金または銅合金のうちの少なくとも１種を含んでいてもよい。引き出し電極１４２は、Ａｌ－Ｓｉ－Ｃｕ合金、Ａｌ－Ｓｉ合金、または、Ａｌ－Ｃｕ合金のうちの少なくとも一種を含んでいてもよい。引き出し電極１４２は、第１パッド電極４１および／または第２パッド電極４２と同一種の導電材料を含んでいてもよい。
その他の構造は、前述の第１実施形態において述べた構造と同様である。以上、機能デバイスＦＤがコイルＬを含む場合であっても、チップ部品１に対して述べた効果と同様の効果を奏することができる。第４形態例に係る機能デバイスＦＤ（コイルＬ）は、第２実施形態に係るチップ部品１０１に組み込まれてもよい。
以上、本発明の実施形態を説明したが、本発明はさらに他の形態で実施できる。
前述の各実施形態において、リセス１４を有さない第１電極面１１Ａを有する第１端子電極１１が形成されてもよい。この場合、比較的幅広の第１パッド開口５４が形成され、第１サブパッド開口５５は形成されない。また、第１電極面１１Ａに埋設物１６は形成されない。この場合、第２端子電極１２の第２電極面１２Ａにリセス１４、突出領域１５および埋設物１６が形成されていてもよい。
前述の各実施形態において、リセス１４を有さない第２電極面１２Ａを有する第２端子電極１２が形成されてもよい。この場合、比較的幅広の第２パッド開口５８が形成され、第２サブパッド開口５９は形成されない。また、第２電極面１２Ａに埋設物１６は形成されない。この場合、第１端子電極１１の第１電極面１１Ａにリセス１４、突出領域１５および埋設物１６が形成されていてもよい。
前述の各実施形態において、リセス１４を有さない第１電極面１１Ａを有する第１端子電極１１、および、リセス１４を有さない第２電極面１２Ａを有する第２端子電極１２が形成されてもよい。この場合、比較的幅広の第１パッド開口５５および比較的幅広の第２パッド開口５８が形成され、第１サブパッド開口５６および第２サブパッド開口５９は形成されない。また、第１電極面１１Ａおよび第２電極面１２Ａに埋設物１６は形成されない。
前述の各実施形態では、絶縁層４５の第１被覆部５７および第２被覆部６０を利用して、第１端子電極１１および第２端子電極１２の各電極面１１Ａ，１２Ａにリセス１４が導入された例について説明した。しかし、基板３２の第１主面３３において第１端子電極１１および第２端子電極１２に対向する領域に溝を形成し、当該溝を利用して第１端子電極１１および第２端子電極１２の各電極面１１Ａ，１２Ａにリセス１４を導入してもよい。
前述の各実施形態において、基板３２は、半導体基板または絶縁基板であってもよい。チップ部品１が半導体の性質を利用する機能デバイスＦＤ（たとえばダイオードＤ等）を含む場合、半導体基板が基板３２として採用される。チップ部品１が半導体の性質を利用しない機能デバイスＦＤ（たとえば抵抗Ｒ、コンデンサＣ、コイルＬ等）を含む場合、半導体基板または絶縁基板が基板３２として採用される。
基板３２は、半導体基板の一例としてのシリコン基板、炭化シリコン基板、または、窒化物半導体基板であってもよい。基板３２は、絶縁基板の一例としてのガラス基板、セラミック基板、サファイア基板、または、樹脂基板であってもよい。
基板３２が半導体基板からなる場合、半導体製造プロセスを利用してチップ部品１，１０１を製造できる。基板３２が半導体基板からなる場合であっても第１主面３３に主面絶縁層３８を形成することにより、絶縁基板と同等の性能になる。基板３２が絶縁基板からなる場合、主面絶縁層３８は除かれてもよい。製造コストを鑑みると、基板３２は、機能デバイスＦＤの性質によらずに、入手性および加工性に優れたシリコン基板からなることが好ましい。
前述の各実施形態において、第１形態例、第２形態例、第３形態例または第４形態例に係る機能デバイスＦＤ（ダイオードＤ、抵抗Ｒ、コンデンサＣまたはコイルＬ）を複数含むチップ部品１，１０１が形成されてもよい。
前述の各実施形態において、第１形態例、第２形態例、第３形態例および第４形態例に係る機能デバイスＦＤ（ダイオードＤ、抵抗Ｒ、コンデンサＣおよびコイルＬ）のうちの少なくとも２種を同時に含むチップ部品１，１０１が形成されてもよい。
この明細書および図面から抽出される特徴の例を以下に示す。
［項１］リセスを有する電極面を含む電極と、前記電極面とは異なる色を有し、前記電極面において前記リセス外の領域を露出させるように前記リセスに埋設された埋設物と、を含む、電子部品。
この電子部品によれば、電極面におけるリセス内外の明暗のコントラストが埋設物によって高められる。これにより、電極面を利用した外観検査を円滑に行うことができる電子部品を提供できる。外観検査には、電極面を利用した電子部品の表裏判定が含まれてもよい。
［項２］前記埋設物は、前記電極よりも濃い色を有している、項１に記載の電子部品。
［項３］前記埋設物は、絶縁体を含む、項１または２に記載の電子部品。
［項４］前記埋設物は、樹脂を含む、項１～３のいずれか一項に記載の電子部品。
［項５］前記埋設物は、不透明樹脂を含む、項１～４のいずれか一項に記載の電子部品。
［項６］前記埋設物は、熱硬化性樹脂を含む、項１～５のいずれか一項に記載の電子部品。
［項７］前記リセスは、格子状、網目状、ライン状または点状に形成されている、項１～６のいずれか一項に記載の電子部品。
［項８］前記リセスは、前記電極面において複数の突出領域を区画している、項１～７のいずれか一項に記載の電子部品。
［項９］前記電極は、外部に露出した端子電極である、項１～８のいずれか一項に記載の電子部品。
［項１０］リセスを有する電極面を含む電極を形成する電極形成工程と、前記電極面において前記リセス外の領域を露出させるように、前記電極面とは異なる色を有する材料を前記リセスに埋設する埋設工程と、を含む、電子部品の製造方法。
この電子部品の製造方法によれば、電極面におけるリセス内外の明暗のコントラストがリセスに埋設された埋設物によって高められる。これにより、電極面を利用した外観検査を円滑に行うことができる電子部品を製造し、提供できる。外観検査には、電極面を利用した電子部品の表裏判定が含まれてもよい。
［項１１］前記埋設工程において、前記電極よりも濃い色を有する前記材料が前記リセスに埋設される、項１０に記載の電子部品の製造方法。
［項１２］前記埋設工程において、絶縁体を含む前記材料が前記リセスに埋設される、項１０または１１に記載の電子部品の製造方法。
［項１３］前記埋設工程において、樹脂を含む前記材料が前記リセスに埋設される、項１０～１２のいずれか一項に記載の電子部品の製造方法。
［項１４］前記埋設工程において、不透明樹脂を含む前記材料が前記リセスに埋設される、項１０～１３のいずれか一項に記載の電子部品の製造方法。
［項１５］前記埋設工程において、熱硬化性樹脂を含む前記絶縁体が前記リセスに埋設される、項１０～１４のいずれか一項に記載の電子部品の製造方法。
［項１６］前記電極形成工程において、格子状、網目状、ライン状または点状の前記リセスが形成される、項１０～１５のいずれか一項に記載の電子部品の製造方法。
［項１７］前記電極形成工程において、前記リセスによって複数の突出領域が区画された前記電極面を有する前記電極が形成される、項１０～１６のいずれか一項に記載の電子部品の製造方法。
［項１８］前記埋設工程は、前記材料を含み、前記リセスを埋めて前記電極面を被覆する材料層を形成する工程、および、前記リセスに埋設された部分を残存させるように前記材料層のうちの前記電極面を被覆する部分を除去する工程を含む、項１０～１７のいずれか一項に記載の電子部品の製造方法。
［項１９］前記電極は、外部に露出した端子電極である、項１０～１８のいずれか一項に記載の電子部品の製造方法。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ チップ部品
２ チップ本体
３ チップ本体の第１チップ主面
４ チップ本体の第２チップ主面
５Ａ チップ本体の側面
５Ｂ チップ本体の側面
５Ｃ チップ本体の側面
５Ｄ チップ本体の側面
６ 第２チップ主面の研削痕
１１ 第１端子電極
１１Ａ 第１端子電極の電極面
１２ 第２端子電極
１２Ａ 第２端子電極の電極面
１４ 電極面のリセス
１６ 埋設物
２１ 外面樹脂
２２ 外面樹脂の側面被覆部
２２Ａ 側面被覆部の第１端部
２８ 外面樹脂の主面被覆部
３２ 基板
４５ 絶縁層
７１ 側面絶縁層
８２ ウエハ
８３ 第１ウエハ主面
８４ 第２ウエハ主面
９１ チップ形成領域
９５ 第１ベース樹脂層
９８ 溝
１００ 第２ベース樹脂層
１０１ チップ部品

Claims (21)

  1. 一方側の第１主面、他方側の第２主面、ならびに、前記第１主面および前記第２主面を接続する側面を有し、前記第１主面から露出する端子電極を含むチップ本体と、
    前記チップ本体の前記第１主面を露出させ、前記チップ本体の外面を被覆する外面樹脂と、を含み、
    前記端子電極は、前記第２主面に向かうリセスを含む電極面を有していて、
    前記端子電極の前記電極面において前記リセス外の領域を露出させるように前記リセスに埋設された埋設物をさらに含む、チップ部品。
  2. 一方側の第１主面、他方側の第２主面、ならびに、前記第１主面および前記第２主面を接続する側面を有し、前記第１主面から露出する端子電極を含むチップ本体と、
    前記チップ本体の前記側面を被覆する側面絶縁層と、
    前記チップ本体の前記第１主面を露出させ、前記側面絶縁層を挟んで前記チップ本体の外面を被覆する外面樹脂と、を含み、
    前記端子電極は、前記第２主面に向かうリセスを含む電極面を有していて、
    前記端子電極の前記電極面において前記リセス外の領域を露出させるように前記リセスに埋設された埋設物をさらに含む、チップ部品。
  3. 前記外面樹脂は、前記チップ本体の外面に倣って膜状に形成されている、請求項１または２に記載のチップ部品。
  4. 前記第１主面は、接続対象に接続される際に前記接続対象に対向する接続面である、請求項１～３のいずれか一項に記載のチップ部品。
  5. 前記外面樹脂は、前記側面を被覆する側面被覆部を含む、請求項１～４のいずれか一項に記載のチップ部品。
  6. 前記側面被覆部は、前記第１主面の法線方向から見た平面視において前記第１主面を取り囲んでいる、請求項５に記載のチップ部品。
  7. 前記側面被覆部は、前記第１主面側に位置し、前記第１主面に対して前記第２主面側の領域に形成された端部を有している、請求項５または６に記載のチップ部品。
  8. 前記外面樹脂は、前記第２主面を被覆する主面被覆部を含む、請求項１～７のいずれか一項に記載のチップ部品。
  9. 前記第２主面は、研削痕を有する研削面であり、
    前記主面被覆部は、前記研削痕を埋めて前記第２主面を被覆している、請求項８に記載のチップ部品。
  10. 前記チップ本体は、基板、および、前記基板の上に形成された絶縁層を含む積層構造を有し、前記絶縁層によって形成された前記第１主面、前記基板によって形成された前記第２主面、ならびに、前記基板および前記絶縁層によって形成された前記側面を含み、
    前記外面樹脂は、前記基板を被覆している、請求項１～９のいずれか一項に記載のチップ部品。
  11. 前記外面樹脂は、前記絶縁層を被覆している、請求項１０に記載のチップ部品。
  12. 前記絶縁層は、樹脂を含む、請求項１０または１１に記載のチップ部品。
  13. 前記絶縁層は、感光性樹脂を含み、
    前記外面樹脂は、熱硬化性樹脂を含む、請求項１２に記載のチップ部品。
  14. 前記埋設物は、前記電極面とは異なる色を有している、請求項１または２に記載のチップ部品。
  15. 前記埋設物は、絶縁体を含む、請求項１または２に記載のチップ部品。
  16. 前記埋設物は、前記外面樹脂と同一種の樹脂材料を含む、請求項１または２に記載のチップ部品。
  17. 一方側の第１主面、他方側の第２主面、ならびに、前記第１主面および前記第２主面を接続する側面を有し、前記第１主面から露出する端子電極を含むチップ本体を有し、
    前記端子電極は、前記第２主面に向かうリセスを含む電極面を有していて、
    前記端子電極の前記電極面において前記リセス外の領域を露出させるように前記リセスに埋設された埋設物をさらに含む、チップ部品。
  18. チップ形成領域が設定された第１主面、および、前記第１主面の反対側の第２主面を有し、チップ本体のベースとなるベース基板を用意する工程と、
    前記チップ形成領域において前記第１主面の上に端子電極を形成する工程と、
    前記チップ形成領域を区画する溝を前記第１主面に形成する工程と、
    前記チップ形成領域を露出させるようにベース樹脂層を前記溝に埋設する埋設工程と、
    前記ベース樹脂層が露出するまで前記第２主面を研削する研削工程と、
    前記ベース樹脂層のうちの前記溝の内壁を被覆する部分を残存させるように前記ベース樹脂層を切断し、前記ベース基板からチップ部品を切り出す切断工程と、を含む、チップ部品の製造方法。
  19. 前記埋設工程は、前記溝を埋めて前記チップ形成領域を被覆する前記ベース樹脂層を形成する工程、および、前記溝に埋設された部分を残存させるように前記ベース樹脂層のうちの前記チップ形成領域を被覆する部分を除去する除去工程を含む、請求項１８に記載のチップ部品の製造方法。
  20. 前記研削工程が、前記除去工程の後に実施される、請求項１９に記載のチップ部品の製造方法。
  21. 前記研削工程の後、前記切断工程に先立って、前記第２主面を被覆する第２ベース樹脂層を形成する工程をさらに含み、
    前記切断工程において前記ベース樹脂層および前記第２ベース樹脂層が切断される、請求項１８～２０のいずれか一項に記載のチップ部品の製造方法。
JP2018190198A 2018-10-05 2018-10-05 チップ部品およびその製造方法 Active JP7162487B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018190198A JP7162487B2 (ja) 2018-10-05 2018-10-05 チップ部品およびその製造方法
US16/590,945 US11270932B2 (en) 2018-10-05 2019-10-02 Chip part and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018190198A JP7162487B2 (ja) 2018-10-05 2018-10-05 チップ部品およびその製造方法

Publications (2)

Publication Number Publication Date
JP2020061413A JP2020061413A (ja) 2020-04-16
JP7162487B2 true JP7162487B2 (ja) 2022-10-28

Family

ID=70051156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018190198A Active JP7162487B2 (ja) 2018-10-05 2018-10-05 チップ部品およびその製造方法

Country Status (2)

Country Link
US (1) US11270932B2 (ja)
JP (1) JP7162487B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200115769A (ko) * 2019-03-25 2020-10-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US11393720B2 (en) * 2020-06-15 2022-07-19 Micron Technology, Inc. Die corner protection by using polymer deposition technology

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134662A (ja) 2000-10-30 2002-05-10 Matsushita Electric Ind Co Ltd チップ型半導体装置及びその製造方法
JP2010212646A (ja) 2009-02-13 2010-09-24 Hitachi Kyowa Engineering Co Ltd 機能素子搭載方法及び機能素子搭載基板
JP2016066777A (ja) 2014-05-16 2016-04-28 ローム株式会社 チップ部品およびその製造方法、ならびにそれを備えた回路アセンブリおよび電子機器
JP2017112393A (ja) 2012-01-17 2017-06-22 ローム株式会社 チップコンデンサおよびその製造方法
JP2018026410A (ja) 2016-08-08 2018-02-15 ローム株式会社 チップ部品およびその製造方法、ならびに、チップ部品を備えた回路モジュール
JP2018032778A (ja) 2016-08-25 2018-03-01 株式会社ディスコ パッケージデバイスチップの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115840A (ja) 1994-10-17 1996-05-07 Tokin Corp 薄膜チップインダクタの製造方法
JP6396454B2 (ja) * 2014-06-02 2018-09-26 株式会社Ｖｔｓタッチセンサー タッチセンサ用電極、タッチパネル、および、表示装置
KR20160143071A (ko) * 2015-06-04 2016-12-14 앰코 테크놀로지 코리아 주식회사 지문센서 패키지
KR101753512B1 (ko) * 2016-01-11 2017-07-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 이의 제조 방법
WO2017221589A1 (ja) * 2016-06-20 2017-12-28 ソニー株式会社 半導体チップパッケージ
JP6835962B2 (ja) * 2017-05-30 2021-02-24 シャープ株式会社 半導体モジュール、表示装置、および半導体モジュールの製造方法。
US10873015B2 (en) * 2018-03-01 2020-12-22 Nichia Corporation Light emitting device and method of manufacturing the light emitting device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134662A (ja) 2000-10-30 2002-05-10 Matsushita Electric Ind Co Ltd チップ型半導体装置及びその製造方法
JP2010212646A (ja) 2009-02-13 2010-09-24 Hitachi Kyowa Engineering Co Ltd 機能素子搭載方法及び機能素子搭載基板
JP2017112393A (ja) 2012-01-17 2017-06-22 ローム株式会社 チップコンデンサおよびその製造方法
JP2016066777A (ja) 2014-05-16 2016-04-28 ローム株式会社 チップ部品およびその製造方法、ならびにそれを備えた回路アセンブリおよび電子機器
JP2018026410A (ja) 2016-08-08 2018-02-15 ローム株式会社 チップ部品およびその製造方法、ならびに、チップ部品を備えた回路モジュール
JP2018032778A (ja) 2016-08-25 2018-03-01 株式会社ディスコ パッケージデバイスチップの製造方法

Also Published As

Publication number Publication date
US11270932B2 (en) 2022-03-08
JP2020061413A (ja) 2020-04-16
US20200111733A1 (en) 2020-04-09

Similar Documents

Publication Publication Date Title
JP7162487B2 (ja) チップ部品およびその製造方法
CN108417682A (zh) 一种微型发光元件及其制作方法
JP6792374B2 (ja) チップ部品およびその製造方法、ならびに、チップ部品を備えた回路モジュール
KR101237538B1 (ko) 발광 디바이스
KR20000070442A (ko) 전자 디바이스용 다이 바닥 접점의 반도체 웨이퍼 제조 방법
KR20030076184A (ko) 용량 검출형 센서 및 그 제조 방법
CN109923683A (zh) 微型发光二极管及其制作方法
KR20130054414A (ko) 갈바니 코팅된 광전자 반도체 소자 및 광전자 반도체 소자의 제조 방법
JP6674677B2 (ja) チップ部品およびその製造方法
KR20060129937A (ko) 발광장치
JP4449919B2 (ja) 発光装置の製造方法
TW201308528A (zh) 電子組件及生產電子組件的方法
JP2015144241A (ja) チップ部品およびその製造方法、ならびに当該チップ部品を備えた回路アセンブリおよび電子機器
JP2000022210A5 (ja)
JP2022174315A (ja) チップインダクタ
JP2018046257A (ja) チップインダクタおよびチップインダクタの製造方法
JP7433020B2 (ja) チップ部品およびその製造方法
CN102573286A (zh) 多层电路板以及静电放电保护结构
TWI603407B (zh) 晶片封裝體及其製造方法
JP6160901B2 (ja) 半導体装置およびその製造方法
JP2005101144A (ja) 半導体装置および半導体装置の製造方法
WO2021117345A1 (ja) チップ部品およびチップ部品の製造方法
US10020114B2 (en) Method of making a high frequency inductor chip
JP2004193165A (ja) 発光装置
JP7099838B2 (ja) チップ部品およびチップ部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221018

R150 Certificate of patent or registration of utility model

Ref document number: 7162487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150