KR101237538B1 - 발광 디바이스 - Google Patents
발광 디바이스 Download PDFInfo
- Publication number
- KR101237538B1 KR101237538B1 KR1020110079350A KR20110079350A KR101237538B1 KR 101237538 B1 KR101237538 B1 KR 101237538B1 KR 1020110079350 A KR1020110079350 A KR 1020110079350A KR 20110079350 A KR20110079350 A KR 20110079350A KR 101237538 B1 KR101237538 B1 KR 101237538B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- light emitting
- type semiconductor
- semiconductor layer
- emitting region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 160
- 239000012212 insulator Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910004541 SiN Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명의 일 양태에서, 발광 디바이스는 기판과, 기판 상에서 발광 영역과 비발광 영역에 형성된 n-형 반도체층, n-형 반도체층 상에서 발광 영역에 형성된 활성층 및 활성층 상에서 발광 영역에 형성된 p-형 반도체층을 갖는 다층 구조체를 구비한다. 발광 디바이스는 발광 영역에 형성되고 p-형 반도체층에 전기적으로 결합된 p-전극과, 비발광 영역에 형성되고 n-형 반도체층에 전기적으로 결합된 n-전극을 또한 구비한다. 또한, 발광 디바이스는 비발광 영역의 제 1 부분의 n-전극이 적어도 하나의 저항 접촉부를 통해 n-형 반도체층에 전기적으로 결합되도록 적어도 하나의 저항 접촉부를 형성하기 위해 비발광 영역의 제 1 부분에서 n-전극과 n-형 반도체층 사이에 형성된 절연체를 또한 포함한다.
Description
관련 특허 출원의 상호 참조
특허들, 특허 출원들 및 다양한 공보들을 포함할 수 있는 몇몇 참조 문헌들이 본 발명의 명세서에 인용되고 설명된다. 이러한 참조 문헌들의 인용 및/또는 설명은 단지 본 발명의 설명을 명료화하기 위해 제공된 것이고, 임의의 이러한 참조 문헌이 본 명세서에 설명된 본 발명의 "선행 기술"인 것을 승인하는 것은 아니다. 본 명세서에 인용되고 설명된 모든 참조 문헌들은 각각의 참조 문헌이 개별적으로 참조로서 포함되어 있는 것과 동일한 정도로 그대로 본 명세서에 참조로서 포함되어 있다.
발명의 분야
본 발명은 일반적으로 발광 디바이스에 관한 것으로서, 더 구체적으로는 발광 디바이스의 전류 밀도의 균일성을 향상시키기 위해 n-전극 아래에 형성된 에피택셜 구조체 및/또는 절연체를 이용하는 발광 디바이스에 관한 것이다.
발광 다이오드(LED)는 큰 밝기를 갖고 조명하기 위해 광범위하게 사용되어 왔다. 통상적으로, LED는 반도체의 다층 구조체, 다층 구조체의 표면 상에 배치된 p- 및 n-전극 및 이들의 접속 패드를 포함한다. 작동시에, 전류가 접속 패드에 접속된 외부 단자를 통해 LED 내로 주입된다. p- 및 n-전극으로부터의 주입된 전류는 각각의 반도체층 내로 확산된다. 광은 정방향으로 p-n 접합부를 가로질러 전류가 흐를 때 발생되는데, 이는 p-n 접합부에서 소수 캐리어의 재조합을 발생시킨다. 통상적인 작동 조건 하에서 LED에 의해 방출되는 광의 강도는 전류 밀도에 비례한다. 소정의 전류 밀도에서, p-n 접합부의 면적이 클수록, LED에 의해 발생되는 강도가 크다.
전통적으로, LED가 더 밝은 광을 출력하게 하기 위해, 이는 LED의 작동 전류의 흐름 방향을 증진시키기 위해 LED의 발광 영역을 최대화함으로써 구현된다. 큰 전류를 갖고 작동되는 대형 LED에서, LED의 발광 영역 내의 전류 밀도의 분포가 불균일하면, 이는 계면에서의 정방향 전류 및 온도가 증가되게 하고, 이는 특히 더 큰 치수 및 높은 전류 밀도의 조건에서 작동되는 LED에 대해, LED의 광학적 및 전기적 성능의 감소를 초래한다. 게다가, 광 방출의 효율의 비가역적인 열화는 전류 밀도가 증가함에 따라 증가하기 때문에, 전류 밀도의 불균일성은 전체 열화율을 증가시키고, 이에 의해 LED의 수명을 감소시킨다.
슈타이거발트(Steigerwald) 등의 미국 특허 제 6,307,218호는, 도 8의 (a)에 도시된 바와 같이, LED의 전류 밀도의 불균일성을 향상시키기 위해 평행한 p-전극 및 n-전극을 이용하는 LED 디자인을 개시하고 있다. 슈타이거발트 등의 특허에서, n-접속 패드(14)의 말단측의 p-전극 핑거(13)의 영역으로부터 n-형 반도체층으로 수직으로 아래로 흐르는 전류는, 일단 p-n 접합부를 통해 수직으로 통과하면 n-전극 핑거(14)에 도달하기 위해 n-형 반도체층 내의 전류 흐름 경로를 횡단해야 하지만, 전류 흐름 경로는 전류가 n-전극(14a)에 도달하기 위해 n-접속 패드(14a) 옆의 p-전극 핑거(13)의 영역으로부터 n-형 반도체층으로 아래로 수직으로 흐르는 동안 n-형 반도체층 내의 횡단 거리와는 상이하다. 전류 경로의 차이는 n-접속 패드(14a) 주위의 전류의 불균일한 분포를 초래한다. 따라서, n-전극(14)의 단부 부분에 근접한 영역(15) 내의 LED의 광 밝기(강도)는 도 8의 (b)에 도시된 바와 같이 다른 발광 영역 내의 것보다 불균일하다. 광 밝기의 불균일성은 그 내부의 LED의 전류 밀도의 불균일성에 의해 발생된다.
따라서, 전술된 결함 및 부적절함을 처리하기 위한 종래 취급되지 않은 요구가 당 기술 분야에 존재한다.
일 양태에서, 본 발명은 발광 디바이스에 관한 것이다. 일 실시예에서, 발광 디바이스는 기판과, 발광 영역 및 비발광 영역을 그 사이에 형성하는 제 1 단부 및 대향하는 제 2 단부를 갖는 다층 구조체를 구비하고, 비발광 영역은 제 1 단부의 옆에 위치된 제 1 부분 및 제 1 부분으로부터 발광 영역 내로 연장하는 제 2 부분을 갖는다. 다층 구조체는 기판 상에서 발광 영역 및 비발광 영역에 형성된 n-형 반도체층, n-형 반도체층 상에서 발광 영역에 형성된 활성층, 및 활성층 상에서 발광 영역에 형성된 p-형 반도체층을 포함한다.
발광 디바이스는 발광 영역에 형성되고 p-형 반도체층에 전기적으로 결합되는 p-전극과, 비발광 영역에 형성되고 n-형 반도체층에 전기적으로 결합되는 n-전극을 또한 포함한다.
또한, 발광 디바이스는 비발광 영역의 제 1 부분의 n-전극이 적어도 하나의 저항 접촉부를 통해 n-형 반도체층에 전기적으로 결합되도록 적어도 하나의 저항 접촉부를 형성하기 위해 비발광 영역의 제 1 부분의 n-형 반도체층과 n-전극 사이에 형성된 절연체를 또한 포함한다.
발광 디바이스는 p-전극이 투명한 전도층을 통해 p-형 반도체층에 전기적으로 결합되도록 발광 영역에서 p-형 반도체층 상에 형성된 투명한 전도층을 추가로 포함한다.
일 실시예에서, 절연체는 적어도 하나의 층을 포함한다. 절연체는 단일 재료 또는 복수 재료의 화합물로 형성된다. 일 실시예에서, 절연체는 투명한 산화물 및 질화물 중 적어도 하나로 형성되고, 여기서 절연체는 SiO2, SiN, Al2O3, TiO2 또는 이들의 조합으로 형성된다. 절연체는 에피택셜 구조체를 포함할 수 있다.
일 실시예에서, n-전극은 비발광 영역의 제 1 부분에서 절연체 상에 형성된 n-전극 브리지와, 비발광 영역의 제 2 부분에서 n-형 반도체층 상에 평행하게 형성된 복수의 n-전극 핑거를 갖는다. 각각의 n-전극 핑거는 n-전극 브리지에 전기적으로 접속된 제 1 단부 및 다층 구조체의 발광 영역으로 연장하는 대향하는 제 2 단부를 갖는다. p-전극은 다층 구조체의 제 2 단부에 근접하여 형성된 p-전극 브리지와, 발광 영역에 평행하게 위치된 복수의 p-전극 핑거를 갖는다. 각각의 p-전극 핑거는 p-전극 브리지에 전기적으로 접속된 제 1 단부 및 다층 구조체의 제 1 단부로 연장하고 n-전극 브리지에 실질적으로 근접하는 대향하는 제 2 단부를 갖는다. 복수의 p-전극 핑거 및 복수의 n-전극 핑거는 교대로 배열된다.
일 실시예에서, n-전극 브리지는 대응 n-전극 핑거에 전기적으로 접속되고 적어도 하나의 저항 접촉부 위에 위치된 적어도 하나의 와이어 접속 패드를 포함하여, 적어도 하나의 와이어 접속 패드가 적어도 하나의 저항 접촉부를 통해 n-형 반도체층에 전기적으로 접속되게 된다. 이와 같이, 작동시에 대응 n-전극 핑거와 하나의 인접한 p-전극 핑거 사이의 전류 흐름 경로는 적어도 하나의 와이어 접속 패드 아래의 적어도 하나의 저항 접촉부와 인접한 p-전극 핑거 사이의 전류 흐름 경로와 실질적으로 동일하다.
일 실시예에서, n-전극 및 p-전극의 각각은 투명한 전도성 재료로 형성된다. n-전극은 p-전극, 투명한 전도층, p-형 반도체층 및 활성층으로부터 전기적으로 절연된다.
다른 양태에서, 본 발명은 발광 디바이스 제조 방법에 관한 것이다. 일 실시예에서, 방법은 기판을 제공하는 단계와, 기판 상에 다층 구조체를 형성하는 단계를 포함하고, 여기서 다층 구조체는 기판 상에 형성된 n-형 반도체층, n-형 반도체층 상에 형성된 활성층, 및 활성층 상에 형성된 p-형 반도체층을 포함한다. 다층 구조체는 발광 영역 및 비발광 영역을 그 사이에 형성하는 제 1 단부 및 대향하는 제 2 단부를 갖고, 여기서 비발광 영역은 제 1 단부의 옆에 위치된 제 1 부분 및 제 1 부분으로부터 발광 영역 내로 연장하는 제 2 부분을 갖는다.
방법은 거기에 n-형 반도체층을 노출시키기 위해 비발광 영역에서 다층 구조체의 p-형 반도체층 및 활성층을 에칭 제거하는 단계와, 노출된 n-형 반도체층 상에서 비발광 영역의 제 1 부분에 절연체를 형성하는 단계를 또한 포함하고, 절연체는 적어도 하나의 저항 접촉부를 형성한다.
더욱이, 방법은 비발광 영역의 제 1 부분의 n-전극이 적어도 하나의 저항 접촉부를 통해 n-형 반도체층에 전기적으로 결합되고 비발광 영역의 제 2 부분의 n-전극은 n-형 반도체층에 직접 전기적으로 결합되도록 비발광 영역에 n-전극을 형성하는 단계와, p-전극이 투명한 전도층을 통해 p-형 반도체층에 전기적으로 결합되도록 투명한 전도층 상에 p-전극을 형성하는 단계를 포함한다.
일 실시예에서, 절연체는 적어도 하나의 층을 포함한다. 절연체는 투명한 산화물 및 질화물 중 적어도 하나로 형성된다. 일 실시예에서, 절연체는 단일 재료 또는 복수의 재료의 화합물로 형성된다. 일 실시예에서, 절연체는 에피택셜 구조체를 갖는다.
일 실시예에서, n-전극은 비발광 영역의 제 1 부분에서 절연체 상에 형성된 n-전극 브리지와, 비발광 영역의 제 2 부분에서 n-형 반도체층 상에 평행하게 형성된 복수의 n-전극 핑거를 갖는다. 각각의 n-전극 핑거는 n-전극 브리지에 전기적으로 접속된 제 1 단부 및 다층 구조체의 발광 영역으로 연장하는 대향하는 제 2 단부를 갖는다. p-전극은 다층 구조체의 제 2 단부에 근접하여 형성된 p-전극 브리지와, 발광 영역에 평행하게 위치된 복수의 p-전극 핑거를 갖는다. 각각의 p-전극 핑거는 p-전극 브리지에 전기적으로 접속된 제 1 단부 및 다층 구조체의 제 1 단부로 연장하고 n-전극 브리지에 실질적으로 근접하는 대향하는 제 2 단부를 갖는다. 복수의 p-전극 핑거 및 복수의 n-전극 핑거는 교대로 배열된다.
일 실시예에서, n-전극 브리지는 대응 n-전극 핑거에 전기적으로 접속되고 적어도 하나의 저항 접촉부 위에 위치된 적어도 하나의 와이어 접속 패드를 포함하여, 적어도 하나의 와이어 접속 패드가 적어도 하나의 저항 접촉부를 통해 n-형 반도체층에 전기적으로 접속되게 된다. 이와 같이, 작동시에, 대응 n-전극 핑거와 하나의 인접한 p-전극 핑거 사이의 전류 흐름 경로는 적어도 하나의 와이어 접속 패드 아래의 적어도 하나의 저항 접촉부와 인접한 p-전극 핑거 사이의 전류 흐름 경로와 실질적으로 동일하다.
또 다른 양태에서, 본 발명은 발광 디바이스에 관한 것이다. 일 실시예에서, 발광 디바이스는 기판과, 발광 영역 및 비발광 영역을 그 사이에 형성하는 제 1 단부 및 대향하는 제 2 단부를 갖는 다층 구조체를 포함하고, 비발광 영역은 제 1 단부의 옆에 위치된 제 1 부분 및 제 1 부분으로부터 발광 영역 내로 연장하는 제 2 부분을 갖는다. 다층 구조체는 기판 상에 형성된 n-형 반도체층, n-형 반도체층 상에 형성된 활성층, 및 활성층 상에 형성된 p-형 반도체층을 갖는다.
다층 구조체는 거기에 적어도 하나의 저항 접촉부를 형성하기 위해 비발광 영역의 제 1 부분에 에피택셜 구조체를 갖도록 형성된다. 일 실시예에서, 에피택셜 구조체는 적어도 하나의 층을 포함한다. 에피택셜 구조체는 p-층/활성층/n-층 구조체를 포함한다. 에피택셜 구조체는 활성층 및 p-형 반도체층으로부터 격리된다.
발광 디바이스는 비발광 영역에 형성되고 n-형 반도체층에 전기적으로 결합되어 비발광 영역의 제 1 부분의 n-전극이 적어도 하나의 저항 접촉부를 통해 n-형 반도체층에 전기적으로 결합되게 되는 n-전극과, 발광 영역에 형성되고 p-형 반도체층에 전기적으로 결합되는 p-전극을 또한 포함한다.
발광 디바이스는 p-전극이 투명한 전도층을 통해 p-형 반도체층에 전기적으로 결합되도록 발광 영역에서 p-형 반도체층 상에 형성된 투명한 전도층을 또한 가질 수 있다.
일 실시예에서, n-전극은 비발광 영역의 제 1 부분에서 절연체 상에 형성된 n-전극 브리지와, 비발광 영역의 제 2 부분에서 n-형 반도체층 상에 평행하게 형성된 복수의 n-전극 핑거를 갖는다. 각각의 n-전극 핑거는 n-전극 브리지에 전기적으로 접속된 제 1 단부 및 다층 구조체의 발광 영역으로 연장하는 대향하는 제 2 단부를 갖는다. p-전극은 다층 구조체의 제 2 단부에 근접하여 형성된 p-전극 브리지와, 발광 영역에 평행하게 위치된 복수의 p-전극 핑거를 갖는다. 각각의 p-전극 핑거는 p-전극 브리지에 전기적으로 접속된 제 1 단부 및 다층 구조체의 제 1 단부로 연장하고 n-전극 브리지에 실질적으로 근접하는 대향하는 제 2 단부를 갖는다. 복수의 p-전극 핑거 및 복수의 n-전극 핑거는 교대로 배열된다.
일 실시예에서, n-전극 브리지는 대응 n-전극 핑거에 전기적으로 접속되고 적어도 하나의 저항 접촉부 위에 위치된 적어도 하나의 와이어 접속 패드를 포함하여, 적어도 하나의 와이어 접속 패드가 적어도 하나의 저항 접촉부를 통해 n-형 반도체층에 전기적으로 접속되게 된다. 이와 같이, 작동시에, 대응 n-전극 핑거와 하나의 인접한 p-전극 핑거 사이의 전류 흐름 경로는 적어도 하나의 와이어 접속 패드 아래의 적어도 하나의 저항 접촉부와 인접한 p-전극 핑거 사이의 전류 흐름 경로와 실질적으로 동일하다.
n-전극은 p-전극, 투명한 전도층, p-형 반도체층 및 활성층으로부터 전기적으로 절연된다.
다른 양태에서, 본 발명은 발광 디바이스 제조 방법에 관한 것이다. 일 실시예에서, 방법은 기판을 제공하는 단계와, 기판 상에 다층 구조체를 형성하는 단계를 포함하고, 여기서 다층 구조체는 기판 상에 형성된 n-형 반도체층, n-형 반도체층 상에 형성된 활성층, 및 활성층 상에 형성된 p-형 반도체층을 포함한다. 다층 구조체는 발광 영역 및 비발광 영역을 그 사이에 형성하는 제 1 단부 및 대향하는 제 2 단부를 갖는다. 비발광 영역은 제 1 단부의 옆에 위치된 제 1 부분 및 제 1 부분으로부터 발광 영역 내로 연장하는 제 2 부분을 갖는다.
방법은 비발광 영역의 제 1 부분에 에피택셜 구조체를 형성하고 비발광 영역의 제 2 부분의 n-형 반도체층을 노출시키기 위해 비발광 영역의 다층 구조체를 에칭하는 단계를 또한 포함하고, 에피택셜 구조체는 거기에 적어도 하나의 저항 접촉부를 형성한다.
일 실시예에서, 에피택셜 구조체는 적어도 하나의 층을 포함한다. 에피택셜 구조체는 p-층/활성층/n-층 구조체를 포함한다. 에피택셜 구조체는 활성층 및 p-형 반도체층으로부터 격리된다.
방법은 비발광 영역의 제 1 부분의 n-전극이 적어도 하나의 저항 접촉부를 통해 n-형 반도체층에 전기적으로 결합되고 비발광 영역의 제 2 부분의 n-전극은 n-형 반도체층에 직접 전기적으로 결합되도록 비발광 영역에 n-전극을 형성하는 단계와, 발광 영역에서 p-형 반도체층 상에 투명한 전도층을 형성하는 단계와, p-전극이 투명한 전도층을 통해 p-형 반도체층에 전기적으로 결합되도록 투명한 전도층 상에 p-전극을 형성하는 단계를 포함한다.
일 실시예에서, n-전극은 비발광 영역의 제 1 부분에서 절연체 상에 형성된 n-전극 브리지와, 비발광 영역의 제 2 부분에서 n-형 반도체층 상에 평행하게 형성된 복수의 n-전극 핑거를 갖는다. 각각의 n-전극 핑거는 n-전극 브리지에 전기적으로 접속된 제 1 단부 및 다층 구조체의 발광 영역으로 연장하는 대향하는 제 2 단부를 갖는다. p-전극은 다층 구조체의 제 2 단부에 근접하여 형성된 p-전극 브리지와, 발광 영역에 평행하게 위치된 복수의 p-전극 핑거를 갖는다. 각각의 p-전극 핑거는 p-전극 브리지에 전기적으로 접속된 제 1 단부 및 다층 구조체의 제 1 단부로 연장하고 n-전극 브리지에 실질적으로 근접하는 대향하는 제 2 단부를 갖는다. 복수의 p-전극 핑거 및 복수의 n-전극 핑거는 교대로 배열된다.
일 실시예에서, n-전극 브리지는 대응 n-전극 핑거에 전기적으로 접속되고 적어도 하나의 저항 접촉부 위에 위치된 적어도 하나의 와이어 접속 패드를 포함하여, 적어도 하나의 와이어 접속 패드가 적어도 하나의 저항 접촉부를 통해 n-형 반도체층에 전기적으로 접속되게 된다. 이와 같이, 작동시에, 대응 n-전극 핑거와 하나의 인접한 p-전극 핑거 사이의 전류 흐름 경로는 적어도 하나의 와이어 접속 패드 아래의 적어도 하나의 저항 접촉부와 인접한 p-전극 핑거 사이의 전류 흐름 경로와 실질적으로 동일하다.
또 다른 양태에서, 본 발명은 발광 디바이스에 관한 것이다. 일 실시예에서, 발광 디바이스는 발광 영역 및 발광 영역 내로 부분적으로 연장하는 비발광 영역을 갖고, n-형 반도체층, n-형 반도체층 상에 형성된 활성층, 및 활성층 상에 형성된 p-형 반도체층을 포함하는 다층 구조체와, 발광 영역에 형성되고 p-형 반도체층에 전기적으로 결합된 p-전극과, 비발광 영역에 형성되고 n-형 반도체층에 전기적으로 결합된 n-전극을 포함한다.
다층 구조체는 발광 영역 및 비발광 영역이 그 사이에 형성되도록 하는 제 1 단부 및 대향하는 제 2 단부를 갖고, 여기서 비발광 영역은 제 1 단부의 옆에 위치된 제 1 부분 및 제 1 부분으로부터 발광 영역 내로 연장하는 제 2 부분을 갖는다.
발광 디바이스는 n-전극이 적어도, 적어도 하나의 저항 접촉부를 통해 n-형 반도체층에 전기적으로 결합되도록 하는 적어도 하나의 저항 접촉부를 형성하는 비발광 영역의 n-전극과 n-형 반도체층 사이에 형성된 절연체를 또한 포함한다.
발광 디바이스는 p-전극이 투명한 전도층을 통해 p-형 반도체층에 전기적으로 결합되도록 발광 영역의 p-형 반도체층 상에 형성된 투명한 전도층을 추가로 포함할 수 있다.
일 실시예에서, 다층 구조체는 n-형 반도체층이 비발광 영역에서 노출되도록 형성되고, 여기서 절연체는 비발광 영역의 제 1 부분의 n-전극이 적어도 하나의 저항 접촉부를 통해 n-형 반도체층에 전기적으로 결합되도록 비발광 영역의 제 1 부분에서 n-형 반도체층 상에 형성되고, 비발광 영역의 제 2 부분의 n-전극은 n-형 반도체층에 직접 전기적으로 결합된다.
일 실시예에서, 절연체는 적어도 하나의 층을 포함한다. 절연체는 단일 재료 또는 복수의 재료의 화합물로 형성된다. 일 실시예에서, 절연체는 투명한 산화물 및 질화물 중 적어도 하나로 형성된다.
일 실시예에서, 절연체는 에피택셜 구조체를 포함한다. 에피택셜 구조체는 p-층/활성층/n-층 구조체를 포함한다. 에피택셜 구조체는 활성층 및 p-형 반도체층으로부터 격리된다.
일 실시예에서, n-전극은 비발광 영역의 제 1 부분에서 절연체 상에 형성된 n-전극 브리지와, 비발광 영역의 제 2 부분에서 n-형 반도체층 상에 평행하게 형성된 복수의 n-전극 핑거를 갖는다. 각각의 n-전극 핑거는 n-전극 브리지에 전기적으로 접속된 제 1 단부 및 다층 구조체의 발광 영역으로 연장하는 대향하는 제 2 단부를 갖는다. p-전극은 다층 구조체의 제 2 단부에 근접하여 형성된 p-전극 브리지와, 발광 영역에 평행하게 위치된 복수의 p-전극 핑거를 갖는다. 각각의 p-전극 핑거는 p-전극 브리지에 전기적으로 접속된 제 1 단부 및 다층 구조체의 제 1 단부로 연장하고 n-전극 브리지에 실질적으로 근접하는 대향하는 제 2 단부를 갖는다. 복수의 p-전극 핑거 및 복수의 n-전극 핑거는 교대로 배열된다.
일 실시예에서, n-전극 브리지는 대응 n-전극 핑거에 전기적으로 접속되고 적어도 하나의 저항 접촉부 위에 위치된 적어도 하나의 와이어 접속 패드를 포함하여, 적어도 하나의 와이어 접속 패드가 적어도 하나의 저항 접촉부를 통해 n-형 반도체층에 전기적으로 접속되게 된다. 이와 같이, 작동시에 대응 n-전극 핑거와 하나의 인접한 p-전극 핑거 사이의 전류 흐름 경로는 적어도 하나의 와이어 접속 패드 아래의 적어도 하나의 저항 접촉부와 인접한 p-전극 핑거 사이의 전류 흐름 경로와 실질적으로 동일하다.
본 발명의 이들 및 다른 양태는 이하의 도면과 관련하여 취한 바람직한 실시예의 이하의 설명으로부터 명백해질 것이지만, 그 변형 및 수정이 본 개시 내용의 신규한 개념의 사상 및 범주로부터 벗어나지 않고 실시될 수도 있다.
첨부 도면은 본 발명의 하나 이상의 실시예를 도시하고, 상세한 설명과 함께 본 발명의 원리를 설명하는 역할을 한다. 가능하기만 하면, 동일한 도면 부호가 실시예의 동일한 또는 유사한 요소를 칭하기 위해 도면 전체에 걸쳐 사용된다.
도 1은 본 발명의 일 실시예에 따른 발광 디바이스의 발광 영역 및 비발광 영역의 개략 평면도.
도 2는 도 1에 도시된 바와 같은 발광 디바이스의 발광 영역 및 비발광 영역의 다른 개략 평면도.
도 3은 도 1에 도시된 바와 같은 발광 디바이스의 개략 평면도.
도 4는 도 3에 도시된 바와 같은 발광 디바이스의 개략 단면도로서, 도 4의 (a)는 A-A' 라인을 따른 단면도이고, 도 4의 (b)는 B-B' 라인을 따른 단면도.
도 5는 도 3에 도시된 바와 같은 발광 디바이스의 제조 프로세스 (a) 내지 (c)를 개략적으로 도시하는 도면.
도 6은 본 발명의 다른 실시예에 따른 발광 디바이스의 제조 프로세스 (a) 및 (b)를 개략적으로 도시하는 도면.
도 7은 본 발명의 일 실시예에 따른 작동시의 발광 디바이스를 개략적으로 도시하는 도면.
도 8의 (a)는 종래의 발광 디바이스의 평면도이고, 도 8의 (b)는 작동시의 종래의 발광 디바이스의 평면도.
도 2는 도 1에 도시된 바와 같은 발광 디바이스의 발광 영역 및 비발광 영역의 다른 개략 평면도.
도 3은 도 1에 도시된 바와 같은 발광 디바이스의 개략 평면도.
도 4는 도 3에 도시된 바와 같은 발광 디바이스의 개략 단면도로서, 도 4의 (a)는 A-A' 라인을 따른 단면도이고, 도 4의 (b)는 B-B' 라인을 따른 단면도.
도 5는 도 3에 도시된 바와 같은 발광 디바이스의 제조 프로세스 (a) 내지 (c)를 개략적으로 도시하는 도면.
도 6은 본 발명의 다른 실시예에 따른 발광 디바이스의 제조 프로세스 (a) 및 (b)를 개략적으로 도시하는 도면.
도 7은 본 발명의 일 실시예에 따른 작동시의 발광 디바이스를 개략적으로 도시하는 도면.
도 8의 (a)는 종래의 발광 디바이스의 평면도이고, 도 8의 (b)는 작동시의 종래의 발광 디바이스의 평면도.
본 발명이 이제 본 발명의 예시적인 실시예가 도시되어 있는 첨부 도면을 참조하여 이하에 더 상세히 설명될 것이다. 그러나, 본 발명은 복수의 상이한 형태로 실시될 수 있고, 본 명세서에 설명된 실시예에 한정되는 것으로서 해석되어서는 안된다. 오히려, 이들 실시예는 이 개시 내용이 철저하고 완전할 수 있도록 제공되고, 당 기술 분야의 숙련자들에게 본 발명의 범주를 완전히 전달할 수 있다. 유사한 도면 부호는 전체에 걸쳐 유사한 요소를 칭한다.
요소가 다른 요소 "상에" 있는 것으로서 언급될 때, 이는 다른 요소 상에 직접 있을 수 있고 또는 개재 요소가 이들 사이에 존재할 수도 있다는 것이 이해될 수 있을 것이다. 대조적으로, 요소가 다른 요소 "상에 직접" 있는 것으로서 언급될 때, 개재 요소가 존재하지 않는다. 본 명세서에 사용될 때, 용어 "및/또는"은 관련된 열거된 항목 중 하나 이상의 임의의 및 모든 조합을 포함한다.
용어 제 1, 제 2, 제 3 등이 다양한 요소, 구성 요소, 영역, 층 및/또는 섹션을 설명하기 위해 본 명세서에 사용될 수 있지만, 이들 요소, 구성 요소, 영역, 층 및/또는 섹션은 이들 용어에 의해 한정되어서는 안된다는 것이 이해될 수 있을 것이다. 이들 용어는 단지 일 요소, 구성 요소, 영역, 층 또는 섹션을 다른 요소, 구성 요소, 영역, 층 또는 섹션으로부터 구별하기 위해서만 사용된다. 따라서, 이하에 설명되는 제 1 요소, 구성 요소, 영역, 층 또는 섹션은 본 발명의 교시로부터 벗어나지 않고 제 2 요소, 구성 요소, 영역, 층 또는 섹션이라 명명될 수 있다.
본 명세서에 사용되는 용어는 단지 특정 실시예를 설명하기 위한 것이고, 본 발명을 한정하도록 의도된 것은 아니다. 본 명세서에 사용될 때, 단수 형태의 용어는 문맥이 명백하게 달리 지시하지 않으면 복수 형태를 마찬가지로 포함하도록 의도된다. 용어 "포함한다" 및/또는 "포함하는" 또는 "구비한다" 및/또는 "구비하는" 또는 "갖다" 및/또는 "갖는"은 본 명세서에서 사용될 때, 언급된 특징, 영역, 정수, 단계, 작동, 요소 및/또는 구성 요소의 존재를 설명하지만, 하나 이상의 다른 특징, 영역, 정수, 단계, 작동, 요소, 구성 요소 및/또는 이들의 그룹의 존재 또는 추가를 배제하는 것이 아니라는 것이 또한 이해될 수 있을 것이다.
또한, "하부" 또는 "아래" 및 "상부" 또는 "위"와 같은 상대적인 용어는 도면에 도시된 바와 같이 다른 요소에 대한 일 요소의 관계를 설명하기 위해 본 명세서에 사용될 수 있다. 상대적인 용어는 도면에 도시된 배향에 추가하여 디바이스의 상이한 배향을 포함하는 것으로 의도된다는 것이 이해될 수 있을 것이다. 예를 들어, 도면 중 하나의 디바이스가 전복되면, 다른 요소의 "하부"측에 있는 것으로서 설명되는 요소는 다른 요소의 "상부"측 상에 배향될 수 있다. 따라서, 예시적인 용어 "하부"는 도면의 특정 배향에 따라, "하부" 및 "상부"의 배향의 모두를 포함할 수 있다. 유사하게, 도면 중 하나의 디바이스가 전복되면, 다른 요소의 "하부" 또는 "아래"로서 설명되는 요소는 다른 요소 "위에" 배향될 수 있다. 따라서, 예시적인 용어 "하부" 또는 "아래"는 위 및 아래의 배향의 모두를 포함할 수 있다.
달리 정의되지 않으면, 본 명세서에 사용된 모든 용어(기술적 및 과학적 용어를 포함함)는 본 발명이 속하는 기술 분야의 숙련자 중 하나에 의해 통상적으로 이해되는 바와 동일한 의미를 갖는다. 통상적으로 사용되는 사전에 정의된 것들과 같은 용어는 관련 기술 분야 및 본 발명의 개시 내용의 문맥에서 이들의 의미가 일치되는 의미를 갖는 것으로서 해석되어야 하고, 본 명세서에서 이와 같이 명백하게 정의되지 않으면 이상화된 또는 과도하게 형식적인 의미로 해석되지 않을 것이라는 것이 또한 이해될 수 있을 것이다.
용어 "층"은 본 명세서에 사용될 때, 얇은 시트 또는 얇은 필름을 칭한다.
용어 "전극"은 본 명세서에 사용될 때, 하나 이상의 전기 전도성 재료로 형성된 전기 전도층 또는 필름이다.
본 명세서에 사용될 때, 용어 "저항 접촉부"는 디바이스의 전류-전압 곡선이 선형이고 대칭이도록 준비되어 있는 반도체 디바이스 상의 영역을 칭한다.
설명은 도 1 내지 도 7의 첨부 도면과 함께 본 발명의 실시예에 대해 이루어질 것이다. 본 명세서에 실시되고 광범위하게 설명된 바와 같은 본 발명의 목적에 따르면, 본 발명은 일 양태에서 발광 디바이스에 관한 것이다.
도 1 내지 도 5, 특히 도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 발광 디바이스(100)가 도시된다. 예시적인 실시예에서, 발광 디바이스(100)는 기판(110) 상에 형성된 다층 구조체(120), 그에 작동 전류를 주입하기 위해 다층 구조체(120)에 전기적으로 결합된 p-전극(130) 및 n-전극(140)을 포함한다. n-전극(140) 및 p-전극(130)은 전도성 재료 또는 상이한 전도성 재료로 형성된다.
다층 구조체(120)는 발광 디바이스(100)의 발광 영역(123) 및 비발광 영역(125)을 그 사이에 형성하는 제 1 단부(121a) 및 대향하는 제 2 단부(121b)를 갖는다. 도 4에 도시된 바와 같이, 다층 구조체(120)는 기판(110) 상의 발광 영역(123) 및 비발광 영역(125)에 형성된 n-형 반도체층(122), n-형 반도체층(122) 상의 발광 영역(123)에 형성된 활성층(124) 및 활성층(124) 상의 발광 영역(123)에 형성된 p-형 반도체층(126)을 포함한다. 일 예에서, 활성층(124)은 MQW층(Multiple Quantum Well layer : 다중 양자 우물층)일 수 있다. p-전극(130)은 발광 영역(123)에 형성되고, p-형 반도체층(126) 상에 형성된 투명한 전도층(128)을 통해 p-형 반도체층(126)에 전기적으로 결합된다. n-형 전극(140)은 비발광 영역(125)에 형성되고, n-형 반도체층(122)에 전기적으로 결합된다.
도 1에 도시된 바와 같이, 비발광 영역(125)은 다층 구조체(120) 내의 리세스 형태로 형성되어, n-형 반도체층(122)이 그 내부에 노출되게 된다. 비발광 영역(125)은 다층 구조체(120)의 제 1 단부(121a) 옆에 위치된 제 1 부분(125a)과, 제 1 부분(125a)으로부터 발광 영역(123) 내로 연장하는 제 2 부분(125b)을 갖는다. 이 실시예에서, 제 1 부분(125a)은 2개의 절반 장박형(obround) 형상 리세스(125c)를 구비하고, 제 2 부분(125b)은 발광 영역(123) 내에 평행하게 이격하여 형성된 복수의 홈/슬롯(125b)을 구비한다. 각각의 절반 장박형 형상 리세스(125c)는 폭(D1)을 갖는다. 각각의 홈(125b)은 D1 미만인 폭(D2)을 갖는다.
도 2에 도시된 바와 같이, 절연체(150)는, 각각의 절반 장박형 형상 리세스(125c) 상에서 절연체(150)가 n-형 반도체층(122)이 노출되어 있는 폭(d)을 갖는 간극(152a)에 의해 분리된 2개의 부분(151a, 151b) 내에 침착되는 것을 제외하고는, 비발광 영역(125)의 제 1 부분(125a) 내의 n-형 반도체층(122)을 덮기 위해 n-형 반도체층(122) 상의 비발광 영역(125)의 제 1 부분(125a) 내에 침착된다. 간극(152a)의 폭(d)은 각각의 홈(125b)의 폭(D2)과 실질적으로 동일하다. 비발광 영역(125)의 제 1 부분 내의 n-전극(140)이 n-형 반도체층(122)에 전기적으로 결합되는 저항 접촉부를 형성하는 것은 이 간극(152a)이다. 절연체(150)는 하나 이상의 층을 구비하고, 단일 재료 또는 복수 재료의 화합물로 형성된다. 일 실시예에서, 절연체(150)는 투명한 산화물 및 질화물 중 적어도 하나로 형성된다. 구체적으로, 절연체는 SiO2, SiN, Al2O3, TiO2 등으로 형성된다. 절연체(150)는 에피택셜 구조체를 구비할 수 있다.
도 1 내지 도 5, 특히 도 3에 도시된 이 실시예에서, n-전극(140)은 비발광 영역(125)의 제 1 부분(125a)의 절연체(150) 상에 형성된 n-전극 브리지(141)와, 비발광 영역(125)의 제 2 부분(125b)의 n-형 반도체층(140) 상에 평행하게 형성된 복수의 n-전극 핑거(142)를 갖는다. 각각의 n-전극 핑거(142)는 n-전극 브리지(141)에 전기적으로 접속된 제 1 단부(142a)와, 다층 구조체(120)의 발광 영역(123)으로 연장하는 대향하는 제 2 단부(142b)를 갖는다. n-전극 브리지(141)는 비발광 영역(125)의 제 1 부분(125a)의 대응 절반 장방형 형상 리세스(125c)에 걸쳐 절연체(150) 상에 형성된 하나 이상의 와이어 접속 패드(143)를 구비한다. 와이어 접속 패드(143)는 n-전극(140)으로의 가외 단자(extra-terminal)의 전기 접속을 제공하기 위해 적용된다. 각각의 접속 패드(143)는 대응 n-전극 핑거(142)에 전기적으로 접속되고 대응 저항 접촉부(152) 상에 위치된다. 따라서, 와이어 접속 패드(143)는 저항 접촉부(152)를 통해 n-형 반도체층(122)에 전기적으로 접속된다. 게다가, 비발광 영역(125)의 제 2 부분(125b)의 n-전극(140)은 n-형 반도체층(122)에 직접 전기적으로 접속되는데, 이는 복수의 n-전극 핑거(142)가 비발광 영역(125)의 제 2 부분(125b)의 n-형 반도체층(140) 상에 평행하게 형성되기 때문이다.
p-전극(130)은 다층 구조체(120)의 제 2 단부(121b)에 근접하여 형성된 p-전극 브리지(131)와, 발광 영역(123)에 평행하게 위치된 복수의 p-전극 핑거(132)를 갖는다. 각각의 p-전극 핑거(132)는 p-전극 브리지(131)에 전기적으로 접속된 제 1 단부(132a)와, 다층 구조체(120)의 제 1 단부(121a)로 연장하는 대향하는 제 2 단부(132b)를 갖는다. 본 발명에 따르면, 각각의 p-전극 핑거(132)의 제 2 단부(132b)는 n-전극 브리지(141)에 실질적으로 근접한다. 또한, p-전극 브리지(131)는 p-전극(130)으로의 가외 단자의 전기 접속을 제공하기 위한 하나 이상의 와이어 접속 패드(133)를 가질 수 있다.
추가로, 복수의 p-전극 핑거(132) 및 복수의 n-전극 핑거(142)는 도 3 및 도 4에 도시된 바와 같이 교대로 배열되어, 주입된 전류가 발광 디바이스(100)를 통해 균일하게 분포되게 된다.
이러한 발광 디바이스(100)에서, 전류가 p-전극(130)에 주입될 때, 전류는 p-전극 핑거(132)로부터 p-n 접합부를 가로지르는 최단 경로를 따라(즉, 일반적으로 수직으로) n-형 반도체층(122)으로 흐른다. 전류는 이어서 n-전극(140)에 도달하도록 n-형 반도체층(122) 내에서 측방향으로 확산한다. 와이어 접속 패드(143) 상에 형성된 저항 접촉부(152)에 기인하여, 와이어 접속 패드(143)의 영역에서 n-전극(140)에 도달하는 전류는 저항 접촉부(152)를 통하고, 이는 p-전극 핑거(132)로부터 와이어 접속 패드(143) 말단측의 영역의 대응 n-전극 핑거(142)로의 전류 흐름 경로가 p-전극 핑거(132)로부터 와이어 접속 패드(143)의 영역의 대응 n-전극 핑거(140)로의 전류 흐름 경로와 실질적으로 동일하게 한다. 이는 발광 디바이스(100)의 전류 밀도의 균일성을 초래한다. 추가로, 본 발명에 따르면, p-전극(130)의 p-전극 핑거(132)의 단부(132b)는 도 3에 도시된 바와 같이 다층 구조체(120)의 제 1 단부(121a) 내로 n-전극 브리지(141) 및 n-전극(140)의 와이어 접속 패드(143)에 실질적으로 밀접하여 연장하고, 이는 적어도 발광 디바이스(100)의 주연부의 전류 밀도의 균일성을 더 향상시킨다. 따라서, 발광 디바이스로부터 방출된 광의 밝기(강도)는 도 7에 도시된 바와 같이 발광 디바이스(100)의 발광 영역에 걸쳐 균일하다.
도 5에 도시된 바와 같이, 발광 디바이스(100)는 이하의 프로세스에 따라 제조될 수 있다.
먼저, 다층 구조체(120)가 기판(110) 상에 형성된다. 다층 구조체(120)는 기판(110) 상에 형성된 n-형 반도체층(122), n-형 반도체층(122) 상에 형성된 활성층(124) 및 활성층(124) 상에 형성된 p-형 반도체층(126)을 구비한다.
다음에, 다층 구조체(120)의 p-형 반도체층(126) 및 활성층(124)은 도 5의 (a)에 도시된 바와 같이 거기에 비발광 영역(125)을 형성하기 위해 n-형 반도체층(122)을 노출시키도록 사전 선택된 위치에서 에칭된다. 다층 구조체(120)의 잔여 영역은 발광 영역(123)에 대응한다. 비발광 영역(125)은 다층 구조체(120)의 제 1 단부(121a) 옆에 위치된 제 1 부분(125a)과, 제 1 부분(125a)으로부터 발광 영역(123) 내로 연장하는 제 2 부분(125b)을 갖도록 형성된다. 비발광 영역(125)의 제 1 부분(125a)은 하나 이상의 절반 장박형 형상 리세스(125c)를 구비하고, 제 2 부분(125b)은 발광 영역(123)에 평행하게 공간적으로 형성된 복수의 홈/슬롯(125b)을 구비한다. 각각의 절반 장박형 형상 리세스(125c)는 폭(D1)을 갖는다. 각각의 홈(125b)은 D1 미만인 폭(D2)을 갖는다.
다음 프로세스는 도 5의 (b)에 도시된 바와 같이 절연체(150)를 형성하기 위해 비발광 영역(125)의 제 1 부분(125a)의 노출된 n-형 반도체층(122) 상에 절연 재료를 침착하는 것이다. 각각의 절반 장박형 형상 리세스(125c) 상에서, 절연체(150)는 n-형 반도체층(122)이 노출되어 있는 폭(d)을 갖는 간극(152a)에 의해 분리된 2개의 부분(151a, 151b) 내에 침착된다. 간극(152a)의 폭(d)은 각각의 홈(125b)의 폭(D2)과 실질적으로 동일하다.
투명한 전도층(128)은 발광 영역(123)의 p-형 반도체층(126) 상에 선택적으로 형성된다. 이어서, n-전극(140)이, 비발광 영역(125)의 제 1 부분(125a)의 n-전극(140)이 도 5 (c)에 도시된 바와 같이 간극(152a) 내에 형성된 저항 접촉부(152)를 통해 n-형 반도체층(122)에 전기적으로 결합되고, 비발광 영역(125)의 제 2 부분(125b)의 n-전극(140)은 n-형 반도체층(122)에 직접 전기적으로 결합되도록, 비발광 영역(125)에 형성된다. 비발광 영역(125)의 제 1 부분의 n-전극(140)이 n-형 반도체층(122)에 전기적으로 결합되는 저항 접촉부(152)를 형성하는 것은 간극(152a)이다.
마지막으로, p-전극(130)이 투명한 전도층(128) 상에 형성되어, p-전극(130)이 투명한 전도층(128)을 통해 p-형 반도체층(126)에 전기적으로 결합되게 된다. 그러나, p-전극(130)은 또한 동일한 프로세스 단계를 사용하여 n-전극(140)과 함께 형성될 수 있다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 발광 디바이스(600)가 도시된다. 발광 디바이스(600)는 도 1 내지 도 5에 도시된 바와 같은 발광 디바이스(100)와 유사하다. 발광 디바이스(600)는 기판(610) 상에 형성된 n-형 반도체층(622), n-형 반도체층(622) 상에 형성된 활성층(624) 및 활성층(624) 상에 형성된 p-형 반도체층(626)을 갖는 다층 구조체(120)를 구비한다. 일 예에서, 활성층(624)은 MQW층일 수 있다. 발광 디바이스(600)는 또한 p-형 반도체층(626) 상에 형성된 투명한 전도층(628)을 포함한다. 다층 구조체(120)는 발광 영역(623) 및 비발광 영역(625)을 그 사이에 형성하는 제 1 단부 및 대향하는 제 2 단부를 갖는다. 비발광 영역(625)은 제 1 단부의 옆에 위치된 제 1 부분(625a)과, 제 1 부분으로부터 발광 영역(623) 내로 연장하는 제 2 부분을 갖는다.
발광 디바이스(100)의 비발광 영역(125)의 제 1 부분(125a)에 형성된 절연체(150) 대신에, 다층 구조체(620)는 발광 디바이스(600)의 비발광 영역(625)의 제 1 부분(625a)에 에피택셜 구조체(650)를 형성한다. 본 발명에 따르면, 에피택셜 구조체(650)는 적어도 하나의 층을 구비한다. 도 6에 도시된 바와 같이, 에피택셜 구조체(650)는 p-층/활성층/n-층 구조체를 갖고, 다층 구조체(620)의 활성층(624) 및 p-형 반도체층(626)으로부터 격리된다. 구체적으로, 에피택셜 구조체(650)는 폭(g)을 갖는 간극(651)에 의해 다층 구조체(620)의 활성층(620) 및 p-형 반도체층(626)으로부터 공간적으로 격리된다. 또한, 에피택셜 구조체(650)는 저항 접촉부를 제공하기 위해 n-형 반도체층(622)을 노출하기 위한 하나 이상의 홈(652a)을 형성한다.
추가로, p-전극(630)은 발광 영역(623)의 투명한 전도층(628) 상에 형성되고, 투명한 전도층(628)을 통해 p-형 반도체층(626)에 전기적으로 결합된다. n-전극(640)은 비발광 영역(625)에 형성되고 n-형 반도체층(622)에 전기적으로 결합된다. 유사하게, n-전극(640)은 비발광 영역(625)의 제 1 부분(625a)의 에피택셜 구조체(650) 상에 형성된 n-전극 브리지(641)와, 비발광 영역(625)의 제 2 부분의 n-형 반도체층(640) 상에 평행하게 형성된 복수의 n-전극 핑거를 갖는다. n-전극 브리지(641)는 에피택셜 구조체(650) 상에 형성된 하나 이상의 와이어 접속 패드(643)를 구비한다. 각각의 접속 패드(643)는 대응 n-전극 핑거에 전기적으로 접속되고, 대응 하나의 저항 접촉부(652) 상에 위치된다. 따라서, 와이어 접속 패드(645)는 저항 접촉부(652)를 통해 n-형 반도체층(622)에 전기적으로 접속된다. p-전극(630)은 다층 구조체(620)의 제 2 단부에 근접하여 형성된 p-전극 브리지와, 발광 영역(623)에 평행하게 위치된 복수의 p-전극 핑거(632)를 갖는다. 복수의 p-전극 핑거(632) 및 복수의 n-전극 핑거는 교대로 배열된다.
이러한 발광 디바이스(600)에서, 에피택셜 구조체(650)는 사실상 도 1 내지 도 5에 도시된 발광 디바이스(100)의 절연체(150)를 갖고 다이오드와 유사하게 기능한다. 전류가 p-전극(630)에 주입될 때, 전류는 p-전극 핑거(632)로부터 p-n 접합부를 가로지르는 최단 경로를 따라(즉, 일반적으로 수직으로) n-형 반도체층(622)으로 흐른다. 전류는 이어서 n-전극(640)에 도달하도록 n-형 반도체층(622) 내에서 측방향으로 확산한다. 와이어 접속 패드(643) 상에 형성된 저항 접촉부(652)에 기인하여, 와이어 접속 패드(643)의 영역에서 n-전극(640)에 도달하는 전류는 저항 접촉부(652)를 통하고, 이는 p-전극 핑거(632)로부터 와이어 접속 패드(643)의 말단측의 영역의 대응 n-전극 핑거로의 전류 흐름 경로가 p-전극 핑거(632)로부터 와이어 접속 패드(643)의 영역의 대응 n-전극 핑거로의 전류 흐름 경로와 실질적으로 동일하게 한다. 이는 발광 디바이스(600)의 전류 밀도의 균일성을 초래한다. 따라서, 발광 디바이스로부터 방출된 광의 밝기(강도)는 도 7에 도시된 바와 같이 발광 디바이스(600)의 발광 영역에 걸쳐 균일하다.
도 6의 (a) 및 도 6의 (b)에 도시된 바와 같이, 본 발명의 일 양태에서, 발광 디바이스(600)의 제조 방법은 기판(610) 상에 다층 구조체(620)를 형성하는 것과, 비발광 영역(625)의 다층 구조체(620)를 에칭하여 비발광 영역(625)의 제 1 부분(625a)에 에피택셜 구조체(650)를 형성하고 비발광 영역(625)의 제 2 부분의 n-형 반도체층(622)을 노출시키는 것을 포함한다. 에피택셜 구조체(650)는 저항 접촉부를 제공하기 위해 n-형 반도체층(622)을 노출시키기 위한 하나 이상의 홈(652a)을 형성한다.
방법은 발광 영역(623)의 p-형 반도체층(626) 상에 투명 전도층(628)을 형성하는 것을 포함할 수 있다. 방법은 비발광 영역(625)의 제 1 부분(625a)의 n-전극(640)이 저항 접촉부(625)를 통해 n-형 반도체층(622)에 전기적으로 결합되고, 반면에 비발광 영역(625)의 제 2 부분의 n-전극(640)은 직접 n-형 반도체층(622)에 전기적으로 결합되도록 비발광 영역(625)에 n-전극(640)을 형성하는 것을 추가로 포함한다. n-전극(640)이 형성되는 것과 동시에 또는 후에, p-전극(630)이 투명한 전도층(628)을 통해 p-형 반도체층(626)에 전기적으로 결합되도록 투명한 전도층(628) 상에 p-전극(630)을 형성한다.
요약하면, 본 발명은 무엇보다도, n-전극 핑거와 하나의 인접한 p-전극 핑거 사이의 전류 흐름 경로가 와이어 접속 패드 아래의 저항 접촉부와 인접한 p-전극 핑거 사이의 것과 실질적으로 동일하여 발광 디바이스의 전류 밀도의 균일성을 초래하도록 하는 n-전극 아래에 형성된 에피택셜 구조체 및/또는 절연체를 갖는 발광 디바이스에 관한 것이다. 따라서, 발광 디바이스로부터 방출된 광의 밝기(강도)는 발광 디바이스의 발광 영역에 걸쳐 균일하다.
본 발명의 예시적인 실시예의 상기 설명은 단지 예시 및 설명을 목적으로 제시되어 있고, 철저한 것으로 또는 개시된 정확한 형태로 본 발명을 한정하도록 의도된 것은 아니다. 복수의 수정 및 변형이 상기 교시에 비추어 가능하다.
실시예는 고려되는 특정 용도에 적합한 바와 같은 다양한 변형을 갖고 본 발명 및 다양한 실시예를 이용하기 위해 다른 당 기술 분야의 숙련자들을 촉진하기 위해 본 발명의 원리 및 이들의 실용적인 용례를 설명하기 위해 선택되고 설명되었다. 대안적인 실시예가 그 사상 및 범주로부터 벗어나지 않고 본 발명이 속하는 기술 분야의 숙련자들에게 명백하게 될 것이다. 따라서, 본 발명의 원리는 본 명세서에 설명된 예시적인 실시예 및 상기 설명보다는 첨부된 청구범위에 의해 규정된다.
100: 발광 디바이스 110: 기판
120: 다층 구조체 121a: 제 1 단부
121b: 제 2 단부 122: n-형 반도체층
123: 발광 영역 124: 활성층
125a: 제 1 부분 125b: 제 2 부분
126: p-형 반도체층 128: 전도층
130: p-전극 132: p-전극 핑거
140: n-전극 141: n-전극 브리지
142: n-전극 핑거 143: 와이어 접속 패드
150: 절연체 600: 발광 디바이스
610: 기판 622: n-형 반도체층
623: 발광 영역 624: 활성층
625: 비발광 영역 626: p-형 반도체층
120: 다층 구조체 121a: 제 1 단부
121b: 제 2 단부 122: n-형 반도체층
123: 발광 영역 124: 활성층
125a: 제 1 부분 125b: 제 2 부분
126: p-형 반도체층 128: 전도층
130: p-전극 132: p-전극 핑거
140: n-전극 141: n-전극 브리지
142: n-전극 핑거 143: 와이어 접속 패드
150: 절연체 600: 발광 디바이스
610: 기판 622: n-형 반도체층
623: 발광 영역 624: 활성층
625: 비발광 영역 626: p-형 반도체층
Claims (22)
- 발광 디바이스로서,
기판과;
발광 영역 및 비발광 영역을 그 사이에 형성하는 제 1 단부 및 대향하는 제 2 단부를 갖는 다층 구조체로서, 상기 비발광 영역은 상기 제 1 단부의 옆에 위치된 제 1 부분 및 상기 제 1 부분으로부터 상기 발광 영역 내로 연장하는 제 2 부분을 갖고, 상기 다층 구조체는:
상기 기판 상에서 상기 발광 영역 및 상기 비발광 영역에 형성된 n-형 반도체층,
상기 n-형 반도체층 상에서 상기 발광 영역에 형성된 활성층, 및
상기 활성층 상에서 상기 발광 영역에 형성된 p-형 반도체층을 포함하는, 상기 다층 구조체와;
상기 발광 영역에 형성되고, 상기 p-형 반도체층에 전기적으로 결합되는 p-전극과;
상기 비발광 영역에 형성되고, 상기 n-형 반도체층에 전기적으로 결합되는 n-전극; 및
상기 비발광 영역의 제 1 부분의 n-전극이 적어도 하나의 저항 접촉부를 통해 상기 n-형 반도체층에 전기적으로 결합되도록, 상기 적어도 하나의 저항 접촉부를 형성하기 위해 상기 비발광 영역의 제 1 부분의 상기 n-형 반도체층과 상기 n-전극 사이에 형성되는 절연체를 포함하는 발광 디바이스. - 제 1 항에 있어서, 상기 절연체는 적어도 하나의 층을 포함하고, 상기 절연체는 단일 재료 또는 복수 재료의 화합물로 형성되는 발광 디바이스.
- 제 2 항에 있어서, 상기 절연체는 SiO2, SiN, Al2O3, TiO2 또는 이들의 조합으로 형성되는 발광 디바이스.
- 제 1 항에 있어서, 상기 절연체는 에피택셜 구조체를 포함하는 발광 디바이스.
- 제 1 항에 있어서,
상기 n-전극은 상기 비발광 영역의 제 1 부분에서 상기 절연체 상에 형성된 n-전극 브리지와 상기 비발광 영역의 제 2 부분에서 상기 n-형 반도체층 상에 평행하게 형성된 복수의 n-전극 핑거를 가지며, 각각의 n-전극 핑거는 상기 n-전극 브리지에 전기적으로 접속된 제 1 단부 및 상기 다층 구조체의 발광 영역으로 연장하는 대향하는 제 2 단부를 가지며,
상기 p-전극은 상기 다층 구조체의 제 2 단부에 근접하여 형성된 p-전극 브리지와 상기 발광 영역에 평행하게 위치된 복수의 p-전극 핑거를 가지며, 각각의 p-전극 핑거는 상기 p-전극 브리지에 전기적으로 접속된 제 1 단부 및 상기 다층 구조체의 제 1 단부로 연장하고 상기 n-전극 브리지에 근접하는 대향하는 제 2 단부를 가지며,
상기 복수의 p-전극 핑거 및 상기 복수의 n-전극 핑거는 교대로 배열되는 발광 디바이스. - 제 5 항에 있어서, 상기 n-전극 브리지는 대응 n-전극 핑거에 전기적으로 접속되고 상기 적어도 하나의 저항 접촉부 위에 위치되는 적어도 하나의 와이어 접속 패드를 포함하여, 상기 적어도 하나의 와이어 접속 패드가 상기 적어도 하나의 저항 접촉부를 통해 상기 n-형 반도체층에 전기적으로 접속되는 발광 디바이스.
- 제 6 항에 있어서, 작동시에, 상기 대응 n-전극 핑거와 하나의 인접한 p-전극 핑거 사이의 전류 흐름 경로는 상기 적어도 하나의 와이어 접속 패드 아래의 상기 적어도 하나의 저항 접촉부와 상기 인접한 p-전극 핑거 사이의 전류 흐름 경로와 동일한 발광 디바이스.
- 제 1 항에 있어서, 상기 발광 영역에서 상기 p-형 반도체층 상에 형성된 투명한 전도층을 추가로 포함하여, 상기 p-전극이 상기 투명한 전도층을 통해 상기 p-형 반도체층에 전기적으로 결합되는 발광 디바이스.
- 발광 디바이스 제조 방법으로서,
기판을 제공하는 단계와;
상기 기판 상에 다층 구조체를 형성하는 단계로서, 상기 다층 구조체는:
상기 기판 상에 형성된 n-형 반도체층,
상기 n-형 반도체층 상에 형성된 활성층, 및
상기 활성층 상에 형성된 p-형 반도체층을 포함하고,
상기 다층 구조체는 발광 영역 및 비발광 영역을 그 사이에 형성하는 제 1 단부 및 대향하는 제 2 단부를 가지며, 상기 비발광 영역은 상기 제 1 단부의 옆에 위치된 제 1 부분 및 상기 제 1 부분으로부터 상기 발광 영역 내로 연장하는 제 2 부분을 갖는, 상기 다층 구조체를 형성하는 단계와;
상기 n-형 반도체층을 노출시키기 위해 상기 비발광 영역에서 상기 다층 구조체의 활성층 및 p-형 반도체층을 에칭 제거하는 단계와;
상기 노출된 n-형 반도체층 상에서 상기 비발광 영역의 제 1 부분에 절연체를 형성하는 단계로서, 상기 절연체는 적어도 하나의 저항 접촉부를 형성하는, 상기 비발광 영역의 제 1 부분에 절연체를 형성하는 단계와;
상기 발광 영역에서 상기 p-형 반도체층 상에 투명한 전도층을 형성하는 단계와;
상기 비발광 영역의 제 1 부분의 n-전극이 상기 적어도 하나의 저항 접촉부를 통해 상기 n-형 반도체층에 전기적으로 결합되고 상기 비발광 영역의 제 2 부분의 n-전극은 상기 n-형 반도체층에 직접 전기적으로 결합되도록, 상기 비발광 영역에 n-전극을 형성하는 단계; 및
p-전극이 상기 투명한 전도층을 통해 상기 p-형 반도체층에 전기적으로 결합되도록, 상기 투명한 전도층 상에 상기 p-전극을 형성하는 단계를 포함하는 발광 디바이스 제조 방법. - 제 9 항에 있어서, 상기 p-전극은 동일한 프로세스 단계들을 사용하여 상기 n-전극과 함께 형성되는 발광 디바이스 제조 방법.
- 제 9 항에 있어서, 상기 절연체는 단일 재료 또는 복수 재료의 화합물로 형성되는 발광 디바이스 제조 방법.
- 제 11 항에 있어서, 상기 절연체는 투명한 산화물 및 질화물 중 적어도 하나로 형성되는 발광 디바이스 제조 방법.
- 제 9 항에 있어서, 상기 절연체는 에피택셜 구조체를 포함하는 발광 디바이스 제조 방법.
- 제 9 항에 있어서,
상기 n-전극은 상기 비발광 영역의 제 1 부분에서 상기 절연체 상에 형성된 n-전극 브리지와 상기 비발광 영역의 제 2 부분에서 상기 n-형 반도체층 상에 평행하게 형성된 복수의 n-전극 핑거를 가지며, 각각의 n-전극 핑거는 상기 n-전극 브리지에 전기적으로 접속된 제 1 단부 및 상기 다층 구조체의 발광 영역으로 연장하는 대향하는 제 2 단부를 가지며,
상기 p-전극은 상기 다층 구조체의 제 2 단부에 근접하여 형성된 p-전극 브리지와 상기 발광 영역에 평행하게 위치된 복수의 p-전극 핑거를 가지며, 각각의 p-전극 핑거는 상기 p-전극 브리지에 전기적으로 접속된 제 1 단부 및 상기 다층 구조체의 제 1 단부로 연장하고 상기 n-전극 브리지에 근접하는 대향하는 제 2 단부를 가지며,
상기 복수의 p-전극 핑거 및 상기 복수의 n-전극 핑거는 교대로 배열되는 발광 디바이스 제조 방법. - 제 14 항에 있어서, 상기 n-전극 브리지는 대응 n-전극 핑거에 전기적으로 접속되고 상기 적어도 하나의 저항 접촉부 위에 위치된 적어도 하나의 와이어 접속 패드를 포함하여, 상기 적어도 하나의 와이어 접속 패드가 상기 적어도 하나의 저항 접촉부를 통해 상기 n-형 반도체층에 전기적으로 접속되는 발광 디바이스 제조 방법.
- 제 15 항에 있어서, 작동시에, 상기 대응 n-전극 핑거와 하나의 인접한 p-전극 핑거 사이의 전류 흐름 경로는 상기 적어도 하나의 와이어 접속 패드 아래의 상기 적어도 하나의 저항 접촉부와 상기 인접한 p-전극 핑거 사이의 전류 흐름 경로와 동일한 발광 디바이스 제조 방법.
- 발광 디바이스로서,
기판과;
발광 영역 및 비발광 영역을 그 사이에 형성하는 제 1 단부 및 대향하는 제 2 단부를 갖는 다층 구조체로서, 상기 비발광 영역은 상기 제 1 단부의 옆에 위치된 제 1 부분 및 상기 제 1 부분으로부터 상기 발광 영역 내로 연장하는 제 2 부분을 가지며, 상기 다층 구조체는:
상기 기판 상에 형성된 n-형 반도체층,
상기 n-형 반도체층 상에 형성된 활성층, 및
상기 활성층 상에 형성된 p-형 반도체층을 포함하고,
적어도 하나의 저항 접촉부를 형성하기 위해 상기 비발광 영역의 제 1 부분에 다층 에피택셜 구조체를 갖도록 형성되는 상기 다층 구조체와;
상기 비발광 영역에 형성되고 상기 n-형 반도체층에 전기적으로 결합되는 n-전극으로서, 상기 비발광 영역의 제 1 부분의 n-전극이 상기 적어도 하나의 저항 접촉부를 통해 상기 n-형 반도체층에 전기적으로 결합되게 하는, 상기 n-전극; 및
상기 발광 영역에 형성되고 상기 p-형 반도체층에 전기적으로 결합되는 p-전극을 포함하는 발광 디바이스. - 제 17 항에 있어서, 상기 에피택셜 구조체는 p-층/활성층/n-층 구조체를 포함하는 발광 디바이스.
- 제 17 항에 있어서,
상기 n-전극은 상기 비발광 영역의 제 1 부분에서 상기 다층 에피택셜 구조체 상에 형성된 n-전극 브리지와 상기 비발광 영역의 제 2 부분에서 상기 n-형 반도체층 상에 평행하게 형성된 복수의 n-전극 핑거를 가지며, 각각의 n-전극 핑거는 상기 n-전극 브리지에 전기적으로 접속된 제 1 단부 및 상기 다층 구조체의 발광 영역으로 연장하는 대향하는 제 2 단부를 가지며,
상기 p-전극은 상기 다층 구조체의 제 2 단부에 근접하여 형성된 p-전극 브리지와 상기 발광 영역에 평행하게 위치된 복수의 p-전극 핑거를 가지며, 각각의 p-전극 핑거는 상기 p-전극 브리지에 전기적으로 접속된 제 1 단부 및 상기 다층 구조체의 제 1 단부로 연장하고 상기 n-전극 브리지에 근접하는 대향하는 제 2 단부를 가지며,
상기 복수의 p-전극 핑거 및 상기 복수의 n-전극 핑거는 교대로 배열되는 발광 디바이스. - 제 19 항에 있어서, 상기 n-전극 브리지는 대응 n-전극 핑거에 전기적으로 접속되고 상기 적어도 하나의 저항 접촉부 위에 위치되는 적어도 하나의 와이어 접속 패드를 포함하여, 상기 적어도 하나의 와이어 접속 패드가 상기 적어도 하나의 저항 접촉부를 통해 상기 n-형 반도체층에 전기적으로 접속되는 발광 디바이스.
- 제 20 항에 있어서, 작동시에, 상기 대응 n-전극 핑거와 하나의 인접한 p-전극 핑거 사이의 전류 흐름 경로는 상기 적어도 하나의 와이어 접속 패드 아래의 상기 적어도 하나의 저항 접촉부와 상기 인접한 p-전극 핑거 사이의 전류 흐름 경로와 동일한 발광 디바이스.
- 제 17 항에 있어서, 상기 발광 영역에서 상기 p-형 반도체층 상에 형성된 투명한 전도층을 추가로 포함하여, 상기 p-전극이 상기 투명한 전도층을 통해 상기 p-형 반도체층에 전기적으로 결합되는 발광 디바이스.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/855,316 US20120037946A1 (en) | 2010-08-12 | 2010-08-12 | Light emitting devices |
US12/855,316 | 2010-08-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120016006A KR20120016006A (ko) | 2012-02-22 |
KR101237538B1 true KR101237538B1 (ko) | 2013-02-26 |
Family
ID=44947293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110079350A KR101237538B1 (ko) | 2010-08-12 | 2011-08-10 | 발광 디바이스 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20120037946A1 (ko) |
EP (1) | EP2418699A2 (ko) |
JP (1) | JP5318163B2 (ko) |
KR (1) | KR101237538B1 (ko) |
CN (1) | CN102376831A (ko) |
TW (1) | TW201208124A (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101093120B1 (ko) * | 2009-11-16 | 2011-12-13 | 서울옵토디바이스주식회사 | 전류분산을 위한 전극 연장부들을 갖는 발광 다이오드 |
KR101625125B1 (ko) * | 2009-12-29 | 2016-05-27 | 서울바이오시스 주식회사 | 전극 연장부들을 갖는 발광 다이오드 |
CN108598231A (zh) * | 2012-07-18 | 2018-09-28 | 世迈克琉明有限公司 | 半导体发光器件 |
US20140110741A1 (en) * | 2012-10-18 | 2014-04-24 | Epistar Corporation | Light-emitting device |
JP6070406B2 (ja) * | 2013-05-16 | 2017-02-01 | 日亜化学工業株式会社 | 発光素子 |
CN103456851A (zh) * | 2013-09-05 | 2013-12-18 | 山东开元电子有限公司 | Led外延片 |
JP6331906B2 (ja) * | 2013-09-13 | 2018-05-30 | 日亜化学工業株式会社 | 発光素子 |
JP6182050B2 (ja) * | 2013-10-28 | 2017-08-16 | 株式会社東芝 | 半導体発光装置 |
US9666779B2 (en) * | 2013-11-25 | 2017-05-30 | Yangzhou Zhongke Semiconductor Lighting Co., Ltd. | Semiconductor light emitting diode chip with current extension layer and graphical current extension layers |
CN104681686A (zh) * | 2013-12-02 | 2015-06-03 | 晶元光电股份有限公司 | 半导体发光元件 |
EP3454372B1 (en) * | 2016-05-03 | 2020-12-23 | Seoul Viosys Co., Ltd. | Light emitting diode |
KR102550005B1 (ko) * | 2016-07-15 | 2023-07-03 | 서울바이오시스 주식회사 | 자외선 발광 다이오드 |
KR20190044450A (ko) | 2017-10-20 | 2019-04-30 | 주식회사 엘지화학 | 고수명 및 초고에너지 밀도의 리튬 이차전지 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004056109A (ja) | 2002-05-27 | 2004-02-19 | Nichia Chem Ind Ltd | 窒化物半導体発光素子、発光素子、素子積層体、並びにそれらを用いた発光装置 |
US20080230791A1 (en) | 2007-03-19 | 2008-09-25 | Epistar Corporation | Optoelectronic device |
KR100999725B1 (ko) | 2010-03-08 | 2010-12-08 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
KR101021005B1 (ko) | 2010-03-10 | 2011-03-09 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2663814B2 (ja) * | 1992-10-29 | 1997-10-15 | 豊田合成株式会社 | 窒素−3属元素化合物半導体発光素子 |
US6005258A (en) * | 1994-03-22 | 1999-12-21 | Toyoda Gosei Co., Ltd. | Light-emitting semiconductor device using group III Nitrogen compound having emission layer doped with donor and acceptor impurities |
JP4083877B2 (ja) * | 1998-06-30 | 2008-04-30 | シャープ株式会社 | 半導体発光素子および半導体発光装置 |
US6307218B1 (en) | 1998-11-20 | 2001-10-23 | Lumileds Lighting, U.S., Llc | Electrode structures for light emitting devices |
US6614056B1 (en) * | 1999-12-01 | 2003-09-02 | Cree Lighting Company | Scalable led with improved current spreading structures |
US6838701B2 (en) * | 2000-02-16 | 2005-01-04 | Nichia Corporation | Nitride semiconductor laser device |
JP4810746B2 (ja) * | 2000-03-31 | 2011-11-09 | 豊田合成株式会社 | Iii族窒化物系化合物半導体素子 |
KR100576853B1 (ko) * | 2003-12-18 | 2006-05-10 | 삼성전기주식회사 | 질화물 반도체 발광소자 |
KR100616693B1 (ko) * | 2005-08-09 | 2006-08-28 | 삼성전기주식회사 | 질화물 반도체 발광 소자 |
KR100730082B1 (ko) * | 2005-10-17 | 2007-06-19 | 삼성전기주식회사 | 질화물계 반도체 발광소자 |
KR20070079528A (ko) * | 2006-02-02 | 2007-08-07 | 서울옵토디바이스주식회사 | 질화물 반도체 발광 다이오드 및 이의 제조 방법 |
JP2008078525A (ja) * | 2006-09-25 | 2008-04-03 | Mitsubishi Cable Ind Ltd | 窒化物半導体発光ダイオード素子 |
US20090321775A1 (en) * | 2008-06-26 | 2009-12-31 | Ghulam Hasnain | LED with Reduced Electrode Area |
US7939839B2 (en) * | 2008-09-11 | 2011-05-10 | Bridgelux, Inc. | Series connected segmented LED |
-
2010
- 2010-08-12 US US12/855,316 patent/US20120037946A1/en not_active Abandoned
- 2010-10-07 TW TW099134183A patent/TW201208124A/zh unknown
- 2010-10-11 CN CN2010105168208A patent/CN102376831A/zh active Pending
-
2011
- 2011-07-26 EP EP11175277A patent/EP2418699A2/en not_active Withdrawn
- 2011-08-10 KR KR1020110079350A patent/KR101237538B1/ko not_active IP Right Cessation
- 2011-08-11 JP JP2011176145A patent/JP5318163B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004056109A (ja) | 2002-05-27 | 2004-02-19 | Nichia Chem Ind Ltd | 窒化物半導体発光素子、発光素子、素子積層体、並びにそれらを用いた発光装置 |
US20080230791A1 (en) | 2007-03-19 | 2008-09-25 | Epistar Corporation | Optoelectronic device |
KR100999725B1 (ko) | 2010-03-08 | 2010-12-08 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
KR101021005B1 (ko) | 2010-03-10 | 2011-03-09 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
Also Published As
Publication number | Publication date |
---|---|
CN102376831A (zh) | 2012-03-14 |
EP2418699A2 (en) | 2012-02-15 |
US20120037946A1 (en) | 2012-02-16 |
JP2012044173A (ja) | 2012-03-01 |
TW201208124A (en) | 2012-02-16 |
JP5318163B2 (ja) | 2013-10-16 |
KR20120016006A (ko) | 2012-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101237538B1 (ko) | 발광 디바이스 | |
TWI470824B (zh) | 電極結構及其發光元件 | |
KR101220130B1 (ko) | 발광소자 | |
JP5547039B2 (ja) | 均一な電流拡がりを有するled | |
US7285801B2 (en) | LED with series-connected monolithically integrated mesas | |
TWI387136B (zh) | 半導體及其形成方法與覆晶式發光二極體封裝結構 | |
KR101239853B1 (ko) | 교류용 발광 다이오드 | |
KR101007140B1 (ko) | 발광 소자 | |
US9070833B2 (en) | Distributed current blocking structures for light emitting diodes | |
KR20150139194A (ko) | 발광 다이오드 및 그 제조 방법 | |
CN103165781A (zh) | 发光二极管元件 | |
KR20070049750A (ko) | 발광 다이오드의 전극 구조 | |
US20100224887A1 (en) | Semiconductor light emitting device | |
CN102479893A (zh) | 光电元件 | |
KR20100108907A (ko) | 복수개의 발광셀들을 갖는 발광 소자 | |
JP5772213B2 (ja) | 発光素子 | |
KR102217128B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
CN111525009B (zh) | 半导体发光器件 | |
KR20050008259A (ko) | 고휘도 고절대정격 발광 다이오드 칩 | |
KR100753677B1 (ko) | 발광 소자 | |
KR20170083519A (ko) | 반도체 발광소자 | |
KR100635920B1 (ko) | 발광 소자 | |
KR20100047795A (ko) | 발광 다이오드 | |
KR101494668B1 (ko) | 투명전극에 주기적 패턴이 형성된 발광다이오드 | |
KR101078064B1 (ko) | 균일한 전류밀도 특성을 갖는 발광 다이오드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160720 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |