JP6674677B2 - チップ部品およびその製造方法 - Google Patents

チップ部品およびその製造方法 Download PDF

Info

Publication number
JP6674677B2
JP6674677B2 JP2016028289A JP2016028289A JP6674677B2 JP 6674677 B2 JP6674677 B2 JP 6674677B2 JP 2016028289 A JP2016028289 A JP 2016028289A JP 2016028289 A JP2016028289 A JP 2016028289A JP 6674677 B2 JP6674677 B2 JP 6674677B2
Authority
JP
Japan
Prior art keywords
insulating film
film
side wall
pad
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016028289A
Other languages
English (en)
Other versions
JP2017147342A (ja
Inventor
博詞 玉川
博詞 玉川
靖浩 近藤
靖浩 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016028289A priority Critical patent/JP6674677B2/ja
Priority to US15/383,336 priority patent/US10128163B2/en
Publication of JP2017147342A publication Critical patent/JP2017147342A/ja
Application granted granted Critical
Publication of JP6674677B2 publication Critical patent/JP6674677B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3178Coating or filling in grooves made in the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3185Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3192Multilayer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022Protective coating, i.e. protective bond-through coating
    • H01L2224/02205Structure of the protective coating
    • H01L2224/02206Multilayer protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022Protective coating, i.e. protective bond-through coating
    • H01L2224/02215Material of the protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13026Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050414th Group
    • H01L2924/05042Si3N4
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053Oxides composed of metals from groups of the periodic table
    • H01L2924/054414th Group
    • H01L2924/05442SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/07Polyamine or polyimide
    • H01L2924/07025Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、その側壁が絶縁膜により被覆された基板を備えたチップ部品およびその製造方法に関する。
いわゆるチップ部品と称される小型の電子部品では、外部との絶縁性を確保し、内部に形成された機能素子を保護するため、素子本体の表面に絶縁膜が形成されることがある。たとえば、特許文献1には、機能素子が形成された素子本体と、素子本体の表面に形成された絶縁膜と、素子本体の端面に形成された端子電極とを含む、チップ部品が開示されている。
特開2011−216821号公報
本願発明者らは、基板の上面側に機能素子が作り込まれたチップ部品を検討している。この種のチップ部品では、基板の側壁を被覆する側壁絶縁膜によって機能素子の保護が図られる。そのため、基板の側壁を良好に被覆する側壁絶縁膜を形成する必要があるという課題がある。
そこで、本発明の主たる目的は、基板の側壁に形成された側壁絶縁膜によって機能素子を良好に保護できるチップ部品およびその製造方法を提供することである。
また、本発明の従たる目的は、基板の側壁に側壁絶縁膜を容易にかつ良好に形成できるチップ部品の製造方法を提供することである。
本発明のチップ部品は、上面と、その反対側に位置する下面と、前記上面および前記下面を接続する側壁とを有する基板と、前記基板の上面側に形成された機能素子と、前記機能素子に電気的に接続されるように、前記基板の上面に配置された第1外部電極および第2外部電極と、前記基板の側壁を被覆する側壁絶縁膜とを含む。この構成において、前記基板の側壁には、前記基板の上面側から下面側に向けて複数の凹凸が形成されており、前記側壁絶縁膜は、前記複数の凹凸を埋めるように前記基板の側壁を被覆している。
本発明のチップ部品の製造方法は、機能素子を含むチップ部品が形成されるチップ部品形成領域が複数設定された上面と、その反対側に位置する下面とを有するベース基板において、前記ベース基板の不要な部分を選択的に除去することにより、前記ベース基板に前記複数のチップ部品形成領域をそれぞれ区画する溝を形成する溝形成工程と、前記溝の側壁および底壁を含む内壁に加えて、前記チップ部品形成領域を被覆するように絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜における前記溝の側壁を被覆する部分を残存させるように、前記ベース基板の上面に平行な部分を選択的に除去することにより、前記溝の側壁を被覆する側壁絶縁膜を自己整合的に形成する側壁絶縁膜形成工程と、各前記チップ部品形成領域上に、前記機能素子に電気的に接続される第1外部電極および第2外部電極を形成する外部電極形成工程と、前記溝に連通するまで前記ベース基板を裏面側から研削することにより、複数個のチップ部品の個片を切り出す個片化工程とを含む。この製造方法において、前記溝形成工程は、前記溝の側壁に前記ベース基板の上面側から下面側に向けて複数の凹凸を形成する工程を含み、前記側壁絶縁膜形成工程は、前記複数の凹凸を埋めるように前記側壁絶縁膜を形成する工程を含む。
本発明のチップ部品によれば、基板の側壁に複数の凹凸が形成されており、当該複数の凹凸を埋めるように側壁絶縁膜が形成されている。これにより、基板の側壁に対する側壁絶縁膜の接触面積が増加し密着性が向上するから、当該側壁絶縁膜によって基板の側壁を良好に被覆できる。その結果、側壁絶縁膜によって機能素子を良好に保護できるチップ部品を提供できる。
一方、本発明のチップ部品の製造方法によれば、溝形成工程の際に、溝の側壁に複数の凹凸が形成されるため、側壁絶縁膜形成工程で形成される側壁絶縁膜の溝の側壁に対する成膜性(接触面積や密着性)を向上させることができる。これにより、溝の側壁に側壁絶縁膜を良好に形成できる。また、溝の側壁を被覆する側壁絶縁膜は、チップ部品形成領域に対して自己整合的に形成され、個片化工程を経ることで、チップ部品における基板の側壁を被覆する側壁絶縁膜となる。よって、基板の側壁に形成された側壁絶縁膜によって機能素子を良好に保護できるチップ部品の製造方法を提供できる。また、基板の側壁に側壁絶縁膜を容易にかつ良好に形成できるチップ部品の製造方法を提供できる。
図1は、本発明の第1実施形態に係るチップ部品の斜視図である。 図2は、図1に示されるII-II線に沿う縦断面図である。 図3は、図2に示される破線IIIで囲まれた部分の拡大断面図である。 図4Aは、図2に示される破線IVAで囲まれた部分の拡大断面図である。 図4Bは、図2に示される破線IVBで囲まれた部分の拡大断面図である。 図5Aは、図1に示されるチップ部品の製造方法の一工程を示す断面図である。 図5Bは、図5Aの次の工程を示す断面図である。 図5Cは、図5Bの次の工程を示す断面図である。 図5Dは、図5Cの次の工程を示す断面図である。 図5Eは、図5Dの次の工程を示す断面図である。 図5Fは、図5Eの次の工程を示す断面図である。 図5Gは、図5Fの次の工程を示す断面図である。 図5Hは、図5Gの次の工程を示す断面図である。 図6Aは、図1に示されるチップ部品の製造方法の一工程を示す断面図であって、図3に対応する部分の拡大断面図である。 図6Bは、図6Aの次の工程を示す断面図である。 図6Cは、図6Bの次の工程を示す断面図である。 図6Dは、図6Cの次の工程を示す断面図である。 図6Eは、図6Dの次の工程を示す断面図である。 図6Fは、図6Eの次の工程を示す断面図である。 図6Gは、図6Fの次の工程を示す断面図である。 図6Hは、図6Gの次の工程を示す断面図である。 図7Aは、図1に示されるチップ部品の製造方法の一工程を示す断面図であって、図4Aに対応する部分の拡大断面図である。 図7Bは、図7Aの次の工程を示す断面図である。 図7Cは、図7Bの次の工程を示す断面図である。 図7Dは、図7Cの次の工程を示す断面図である。 図7Eは、図7Dの次の工程を示す断面図である。 図7Fは、図7Eの次の工程を示す断面図である。 図7Gは、図7Fの次の工程を示す断面図である。 図7Hは、図7Gの次の工程を示す断面図である。 図8は、本発明の第2実施形態に係るチップ部品の斜視図である。 図9は、図8に示されるIX-IX線に沿う縦断面図である。 図10は、図8に示されるX-X線に沿う縦断面図である。 図11Aは、図9に示される破線XIAで囲まれた部分の拡大断面図である。 図11Bは、図9に示される破線XIBで囲まれた部分の拡大断面図である。 図12は、機能素子として抵抗が採用されたチップ部品を示す断面図である。 図13は、機能素子としてコンデンサが採用されたチップ部品を示す断面図である。
以下では、本発明の複数の実施形態を、添付図面を参照して詳細に説明する。
<第1実施形態>
図1は、本発明の第1実施形態に係るチップ部品1の斜視図である。図2は、図1に示されるII-II線に沿う縦断面図である。
図1および図2に示されるように、チップ部品1は、いわゆる0603(0.6mm×0.3mm)チップ、0402(0.4mm×0.2mm)チップ、03015(0.3mm×0.15mm)チップ等と称される微小な電子部品であり、チップ本体を構成する基板2を含む。基板2は、平面視長方形状の上面3と、上面3の反対側に位置し、上面3と略同一形状の下面4と、上面3および下面4を接続する4つの側壁5とを含む。以下では、4つの側壁5のうち、長手方向に沿う側壁5を長手側壁5aといい、短手方向に沿う側壁5を短手側壁5bという。
基板2の長手側壁5aの長さLは、たとえば0.3mm以上0.6mm以下である。基板2の短手側壁5bの長さDは、たとえば0.15mm以上0.3mm以下である。基板2の厚さTは、たとえば0.1mm以上0.2mm以下である。基板2の各コーナー部6は、平面視で面取りされたラウンド形状であってもよい。ラウンド形状であれば、その周方向に沿って外力を分散させることができるから、コーナー部6のクラックの発生を抑制できる。
基板2の一端部2a側における上面3上には、第1外部電極7が配置されており、基板2の他端部2b側における上面3上には、第2外部電極8が配置されている。第1外部電極7および第2外部電極8は、いずれも、基板2の短手側壁5bに沿って、平面視長方形状に形成されている。基板2の上面3側において、第1外部電極7と第2外部電極8との間の領域には、機能素子9が形成される機能素子形成領域9aが設定されている。図2では、機能素子9を簡略化して一つの導体膜により表しているが、当該機能素子9としては、抵抗、コンデンサ等の種々の素子が採用される。第1外部電極7および第2外部電極8は、この機能素子形成領域9aに形成された機能素子9に電気的に接続されている。
図2に示されるように、基板2の上面3には、上面絶縁膜10が配置されている。上面絶縁膜10は、基板2の上面3に接するように当該基板2の上面3全域を被覆している。上面絶縁膜10は、SiO膜やSiN膜であってもよい。上面絶縁膜10上には、機能素子9に電気的に接続される第1パッド膜11および第2パッド膜12が配置されている。
第1パッド膜11は、第1外部電極7の直下の領域に配置されており、たとえば基板2の短手側壁5bに沿って平面視矩形状(本実施形態では長方形状)に形成されている。第2パッド膜12は、第2外部電極8の直下の領域に配置されており、たとえば基板2の短手側壁5bに沿って平面視矩形状(本実施形態では長方形状)に形成されている。第1パッド膜11および第2パッド膜12は、CuやAlを含む導電材料、たとえばCu,Al,AlSiまたはAlCuからなっていてもよい。
上面絶縁膜10上には、機能素子9、第1パッド膜11および第2パッド膜12を被覆するように、絶縁層13が形成されている。絶縁層13は、上面絶縁膜10側からこの順に積層されたパッシベーション膜14と樹脂膜15とを含む。パッシベーション膜14は、たとえばSiOまたはSiNを含む。樹脂膜15は、たとえばポリイミドを含む。
絶縁層13には、第1パッド膜11の縁部を除く領域を第1パッド領域16として露出させる第1パッド開口17と、第2パッド膜12の縁部を除く領域を第2パッド領域18として選択的に露出させる第2パッド開口19とが形成されている。
第1パッド開口17内には、第1外部電極7が配置されている。第1外部電極7は、第1パッド開口17内において第1パッド領域16に電気的に接続されている。これにより、第1外部電極7は、第1パッド膜11を介して機能素子9に電気的に接続されている。第2パッド開口19内には、第2外部電極8が配置されている。第2外部電極8は、第2パッド開口19内において第2パッド領域18に電気的に接続されている。これにより、第2外部電極8は、第2パッド膜12を介して機能素子9に電気的に接続されている。
第1外部電極7は、絶縁層13から突出するように形成されており、当該絶縁層13を被覆する被覆部7aを有している。同様に、第2外部電極8は、絶縁層13から突出するように形成されており、当該絶縁層13を被覆する被覆部8aを有している。第1外部電極7および第2外部電極8は、いずれも基板2側から順に積層されたNi膜と、Pd膜と、Au膜とを含むNi/Pd/Au積層膜であってもよい。
図1および図2に示されるように、基板2の側壁5には、当該基板2の側壁5の全域を被覆するように側壁絶縁膜20が形成されている。以下、図3、図4Aおよび図4Bを参照しつつ、本実施形態に係るチップ部品1の特徴について具体的に説明する。図3は、図2に示される破線IIIで囲まれた部分の拡大断面図である。図4Aは、図2に示される破線IVAで囲まれた部分の拡大断面図である。図4Bは、図2に示される破線IVBで囲まれた部分の拡大断面図である。
図3に示されるように、本実施形態に係るチップ部品1の一つの特徴は、基板2の側壁5に、基板2の上面3側から下面4側に向けて複数の凹凸21が形成されており、側壁絶縁膜20が複数の凹凸21を埋めるように基板2の側壁5を被覆していることである。係る構成を具備することにより、基板2の側壁5に対する側壁絶縁膜20の成膜性(接触面積および密着性)が向上し、機能素子9を良好に保護することが可能となる。以下、側壁絶縁膜20およびその周辺の構成についてより具体的に説明する。
基板2の側壁5に形成された複数の凹凸21は、いずれも基板2の側壁5の側辺に沿って互いに平行に延びるように筋状に形成されている。したがって、複数の凹凸21は、基板2の長手側壁5aにおいては、基板2の長手方向に沿って延びる筋状に形成されており、基板2の短手側壁5bにおいては、基板2の短手方向に沿って延びる筋状に形成されている。
図3に示されるように、複数の凹凸21は、基板2の上面3側から下面4側に向けて異なるピッチで形成されている。より詳細には、基板2の上面3側に比較的小さいピッチの複数の凹凸21が形成されており、基板2の下面4側に比較的に大きいピッチの複数の凹凸21が形成されている。凹凸21のピッチは、たとえば基板2の厚さT(=0.1mm以上0.2mm以下)の100分の1以下(0.1μm〜2μm程度)である。なお、「凹凸21のピッチ」とは、凹凸21を構成する一つの凹部における基板2の厚さ方向の幅で定義される。
図3では、基板2の上面3側に第1ピッチPで形成された複数の凹凸21を含む第1凹凸形成領域22と、基板2の下面4側に第1ピッチPよりも大きい第2ピッチP(P>P)で形成された複数の凹凸21を含む第2凹凸形成領域23とが形成された例が示されている。なお、基板2の上面3側から下面4側に向けてピッチが漸増するように、基板2の側壁5に複数の凹凸21が形成された形態が採用されてもよい。
図3に示されるように、基板2の側壁5を被覆する側壁絶縁膜20は、基板2の側壁5とは反対側に位置する表面20aが平坦となるように形成されている。本実施形態では、側壁絶縁膜20は、複数の絶縁膜が積層された積層膜であり、基板2の側壁5に接する第1絶縁膜24と、第1絶縁膜24に接するように当該第1絶縁膜24を被覆する第2絶縁膜25とを含む。第1絶縁膜24および第2絶縁膜25は、同一の絶縁材料により形成されていてもよいし、異なる絶縁材料で形成されていてもよい。第1絶縁膜24および第2絶縁膜25の絶縁材料としては、SiOまたはSiNを例示できる。側壁絶縁膜20は、単一の絶縁膜(SiO膜またはSiN膜)によって形成されていてもよい。
側壁絶縁膜20は、基板2の側壁5に加えて、上面絶縁膜10と、絶縁層13の一部(本実施形態では、パッシベーション膜14)とを、基板2の側壁5側から被覆している。側壁絶縁膜20は、樹脂膜15の一部を被覆していてもよい。側壁絶縁膜20における基板2の上面3側の上端部20bは、基板2の外方に向かって丸みを帯びた湾曲状に形成されている。
側壁絶縁膜20の上端部20bは、樹脂膜15と段差なく面一に繋がっていることが好ましい。側壁絶縁膜20の上端部20bと樹脂膜15との間の段差をなくすことにより、側壁絶縁膜20の上端部20bおよび/または樹脂膜15でクラックが生じるのを抑制できる。側壁絶縁膜20における基板2の下面4側の下端部20cは、基板2の下面4と面一に形成された底面を有している。
図3に示されるように、絶縁層13において、基板2の側壁5側に位置するパッシベーション膜14の側壁14aは、基板2の側壁5側に位置する樹脂膜15の側壁15aよりも基板2の内方領域側に位置している。樹脂膜15の側壁15aは、本実施形態では、基板2の外方に向かって丸みを帯びた湾曲状に形成されている。これら上面絶縁膜10、パッシベーション膜14の側壁14aおよび樹脂膜15の側壁15aにより窪み26が形成されている。
窪み26内には、側壁絶縁膜20(本実施形態では、第1絶縁膜24)と同一の絶縁材料からなる周縁絶縁膜27が形成されている。周縁絶縁膜27は、窪み26を埋めて、側壁絶縁膜20と一体的に形成されている。この周縁絶縁膜27により、基板2の側壁15a側において、樹脂膜15にクラックが発生するのを抑制できる。樹脂膜15のクラックの発生を抑制することは、基板2の側壁5に対する側壁絶縁膜20の密着性を向上させる上でも有効である。
このように、本実施形態では、基板2の側壁5に複数の凹凸21を形成することにより、当該基板2の側壁5に対する側壁絶縁膜20の接触面積を増加させて、密着性を向上できる。また、側壁絶縁膜20は、基板2の側壁5に加えて、上面絶縁膜10を、基板2の側壁5側から被覆している。これにより、外部との絶縁性を効果的に向上させることができると共に、外部から基板2側に流れ込む漏れ電流の影響を抑制できる。特に、本実施形態では、絶縁層13の一部(本実施形態では、パッシベーション膜14)も基板2の側壁5側から側壁絶縁膜20により被覆されているから、これらの効果がより一層高められている。
さらに、本実施形態では、基板2の上面3側に比較的小さいピッチの複数の凹凸21が形成されており、基板2の下面4側に比較的に大きいピッチの複数の凹凸21が形成されている。基板2の上面3側の凹凸21のピッチを小さくすることにより、凹凸21の形成時に基板2の上面3側に加えられるダメージを小さくすることができる。これにより、基板2の上面3、とりわけ、基板2の上面3側の角部でクラックが生じるのを効果的に抑制することができる。よって、チップ部品1は、基板2の側壁5に対する側壁絶縁膜20の成膜性をより一層向上できる構成とされている。
図4Aおよび図4Bに示されるように、本実施形態に係るチップ部品1のもう一つの特徴は、第1パッド開口17の内壁17aに、第1内壁絶縁膜30が形成されており、第2パッド開口19の内壁19aに、第2内壁絶縁膜31が形成されていることである。係る構成を具備することにより、第1外部電極7と第1パッド膜11とを良好に電気的に接続させ、第2外部電極8と第2パッド膜12とを良好に電気的に接続させることが可能となる。以下、第1内壁絶縁膜30および第2内壁絶縁膜31、ならびに、その周辺の構成についてより具体的に説明する。
図4Aに示されるように、第1パッド開口17の内壁17aは、第1パッド開口17内に位置するパッシベーション膜14の内壁14bと、第1パッド開口17内に位置する樹脂膜15の内壁15bとによって形成されている。樹脂膜15の内壁15bは、第1パッド開口17の内側に向かって丸みを帯びた湾曲状に形成されている。
第1パッド開口17内に位置するパッシベーション膜14の内壁14bは、第1パッド開口17内に位置する樹脂膜15の内壁15bよりも第1パッド開口17の外方側に位置している。また、パッシベーション膜14の内壁14bは、第1パッド膜11上に位置している。これら第1パッド膜11、パッシベーション膜14の内壁14bおよび樹脂膜15によって、第1パッド開口17の内壁17aに窪み32が形成されている。
第1内壁絶縁膜30は、側壁絶縁膜20と同一の絶縁材料からなり、第1パッド膜11上で窪み32を埋めている。第1内壁絶縁膜30の表面は、第1パッド開口17の内壁17aと段差なく繋がっており、第1パッド開口17の内側に向かって下方に傾斜している。第1内壁絶縁膜30の表面は、第1パッド開口17の内側に向かって丸みを帯びた湾曲状に形成されていてもよい。また、第1内壁絶縁膜30は、第1パッド開口17内において、樹脂膜15の一部を被覆する被覆部を有していてもよい。
図4Bに示されるように、第2パッド開口19の内壁19aは、第2パッド開口19内に位置するパッシベーション膜14の内壁14bと、第2パッド開口19内に位置する樹脂膜15の内壁15bとによって形成されている。樹脂膜15の内壁15bは、第2パッド開口19の内側に向かって丸みを帯びた湾曲状に形成されている。
第2パッド開口19内に位置するパッシベーション膜14の内壁14bは、第2パッド開口19の内に位置する樹脂膜15の内壁15bよりも第2パッド開口19の外方側に位置している。また、パッシベーション膜14の内壁14bは、第2パッド膜12上に位置している。これら第2パッド膜12、パッシベーション膜14の内壁14bおよび樹脂膜15によって、第2パッド開口19の内壁19aに窪み33が形成されている。
第2内壁絶縁膜31は、側壁絶縁膜20と同一の絶縁材料からなり、第2パッド膜12上で窪み33を埋めている。第2内壁絶縁膜31の表面は、第2パッド開口19の内壁19aと段差なく繋がっており、第2パッド開口19の内側に向かって下方に傾斜している。第2内壁絶縁膜31の表面は、第2パッド開口19の内側に向かって丸みを帯びた湾曲状に形成されていてもよい。また、第2内壁絶縁膜31は、第2パッド開口19内において、樹脂膜15の一部を被覆する被覆部を有していてもよい。
このように、第1パッド開口17内には、第1パッド開口17の内壁17aと段差なく繋がる第1内壁絶縁膜30が形成されており、第2パッド開口19内には、第2パッド開口19の内壁19aと段差なく繋がる第2内壁絶縁膜31が形成されている。しかも、第1内壁絶縁膜30は、第1パッド開口17の内壁17aに形成された窪み32を埋めており、第2内壁絶縁膜31は、第2パッド開口19の内壁19aに形成された窪み33を埋めている。
これにより、第1パッド開口17内に第1外部電極7を良好に埋め込むことができ、第2パッド開口19内に第2外部電極8を良好に埋め込むことができる。その結果、第1外部電極7と第1パッド膜11とを良好に電気的に接続させることができると共に、第2外部電極8と第2パッド膜12とを良好に電気的に接続させることができる。
以上、本実施形態に係るチップ部品1では、基板2の側壁5に形成された側壁絶縁膜20によって機能素子9を良好に保護できるチップ部品1を提供できる。また、これに加えて、第1外部電極7と第1パッド膜11とを良好に電気的に接続させることができ、第2外部電極8と第2パッド膜12とを良好に電気的に接続させることができるチップ部品1を提供できる。
<チップ部品1の製造方法>
次に、チップ部品1の製造方法について説明する。図5A〜図5Hは、図1に示されるチップ部品1の製造方法の一工程を示す断面図である。図6A〜図6Hは、図1に示されるチップ部品1の製造方法の一工程を示す断面図であって、図3に対応する部分の拡大断面図である。図7A〜図7Hは、図1に示されるチップ部品1の製造方法の一工程を示す断面図であって、図4Aに対応する部分の拡大断面図である。
図5A、図6Aおよび図7Aに示されるように、上面43および下面44を有するベース基板42が準備される。ベース基板42の上面43は、基板2の上面3に対応しており、ベース基板42の下面44は、基板2の下面4に対応している。ベース基板42の上面43には、チップ部品1が形成される複数のチップ部品形成領域45と、複数のチップ部品形成領域45を区画する境界領域46とが設定されている。このベース基板42に対して所定の処理を実行した後、境界領域46に沿ってベース基板42を切断することにより、複数個のチップ部品1の個片が切り出される。
ベース基板42が準備された後、まず、ベース基板42の上面43に上面絶縁膜10が形成される。上面絶縁膜10は、熱酸化処理によりベース基板42の上面43を酸化させることにより形成されてもよいし、CVD法によりベース基板42の上面43に絶縁材料を堆積させることにより形成されてもよい。
次に、図5B、図6Bおよび図7Bに示されるように、上面絶縁膜10上に導電体膜が形成されて、所定形状にパターニングされる。これにより、機能素子9、第1パッド膜11および第2パッド膜12が形成される。
次に、図5C、図6Cおよび図7Cに示されるように、たとえばCVD法によって、SiNが堆積されて、機能素子9、第1パッド膜11および第2パッド膜12を被覆するパッシベーション膜14が形成される。次に、パッシベーション膜14を被覆するように感光性ポリイミドが塗布されて、樹脂膜15が形成される。これにより、パッシベーション膜14および樹脂膜15を含む絶縁層13が形成される。次に、チップ部品形成領域45の間に設定された境界領域46、第1パッド開口17および第2パッド開口19に対応するパターンで樹脂膜15が露光・現像される。
次に、図5D、図6Dおよび図7Dに示されるように、樹脂膜15をマスクとしてパッシベーション膜14がエッチングされて、境界領域46を露出させる開口47、第1パッド開口17および第2パッド開口19が形成される。
この工程では、図6Dに示されるように、境界領域46に露出するパッシベーション膜14の側壁14aは、オーバエッチングにより、境界領域46に露出する樹脂膜15の側壁15aよりもチップ部品形成領域45の内方領域側に形成される。これにより、上面絶縁膜10、パッシベーション膜14の側壁14aおよび樹脂膜15によって窪み26が形成される。
また、この工程では、図7Dに示されるように、第1パッド開口17内に位置するパッシベーション膜14の内壁14bが、オーバエッチングにより、第1パッド開口17内に位置する樹脂膜15の内壁15bよりも第1パッド開口17の外方側に形成される。これにより、第1パッド膜11、パッシベーション膜14の内壁14bおよび樹脂膜15によって、第1パッド開口17の内壁17aに窪み32が形成される(図4Aも併せて参照)。
同様に、第2パッド開口19内に位置するパッシベーション膜14の内壁14bは、オーバエッチングにより、第2パッド開口19内に位置する樹脂膜15の内壁15bよりも第2パッド開口19の外方側に形成される。これにより、第2パッド膜12、パッシベーション膜14の内壁14bおよび樹脂膜15によって、第2パッド開口19の内壁19aに窪み33が形成される(図4Bも併せて参照)。
次に、図5E、図6Eおよび図7Eに示されるように、チップ部品形成領域45を被覆し、境界領域46を露出させる開口48aを選択的に有するレジストマスク48がベース基板42上に形成される。次に、たとえばレジストマスク48を介する異方性エッチング(たとえば、RIE(Reactive Ion Etching:反応性イオンエッチング)法)により、ベース基板42の不要な部分が除去される。これにより、ベース基板42にチップ部品形成領域45を区画する溝49が形成される。溝49は、側壁49aおよび底壁49bを含む。
溝49を形成する工程は、図6Eに示されるように、たとえばボッシュプロセスと称される深堀エッチング法によって、溝49の側壁49aにベース基板42の上面43側から下面44側に向けて複数の凹凸21を形成しつつ、ベース基板42の不要な部分を除去する工程を含む。この工程では、異方性エッチング(たとえばRIE法)によりベース基板42の一部を除去する工程と、ベース基板42におけるエッチングされた部分の内壁に絶縁性の保護膜を形成する工程とが交互に繰り返えされる。これにより、溝49の側壁49aに複数の凹凸21が形成される。
この溝49を形成する工程では、複数の凹凸21が、ベース基板42の上面43側から下面44側に向けて異なるピッチで形成される。より詳細には、ベース基板42の上面43側に比較的小さいピッチの複数の凹凸21が形成され、ベース基板42の下面44側に比較的に大きいピッチの複数の凹凸21が形成される。
図6Eでは、ベース基板42の上面43側に第1ピッチPで形成された複数の凹凸21を含む第1凹凸形成領域22と、ベース基板42の下面44側に第1ピッチPよりも大きい第2ピッチPで形成された複数の凹凸21を含む第2凹凸形成領域23とが形成される例が示されている。ベース基板42の上面43側から下面44側に向けてピッチが漸増するように、溝49の側壁49aに複数の凹凸21が形成されてもよい。
このように、ベース基板42の上面43側の凹凸21のピッチを小さくすることにより、溝49の形成時にベース基板42の上面43側に加えられるダメージを小さくすることができる。これにより、ベース基板42の上面43、とりわけ、溝49の開口端(基板2の上面3側の角部に対応する部分)でクラックが生じるのを効果的に抑制できる。したがって、後の工程において溝49の側壁49aを被覆する側壁絶縁膜53(側壁絶縁膜20)の成膜性を向上させることが可能となる。また、ベース基板42の下面44側の凹凸21のピッチを大きくすることにより、溝49の形成速度を向上できる。ベース基板42の溝49が形成された後、レジストマスク48が除去される。
次に、図5F、図6Fおよび図7Fに示されるように、たとえばCVD法によって、溝49の内壁に加えて、チップ部品形成領域45の全域を被覆するようにSiOが堆積されて、絶縁膜50が形成される。図6Fおよび図7Fに示されるように、本実施形態では、絶縁膜を形成する工程を2回実行しており、ベース基板42側からこの順に第1絶縁膜51と第2絶縁膜52とを含む積層膜からなる絶縁膜50が形成される。むろん、絶縁膜を形成する工程は、1回だけ実行されてもよいし、2回以上実行されてもよい。
図6Fに示されるように、この工程では、絶縁膜50は、上面絶縁膜10、パッシベーション膜14の側壁14aおよび樹脂膜15の側壁15aにより形成された窪み26に入り込むように形成される。また、この工程では、図7Fに示されるように、絶縁膜50は、第1パッド開口17の内壁17aに形成された窪み32に入り込むように形成される。さらに、この工程では、絶縁膜50は、第2パッド開口19の内壁19aに形成された窪み33に入り込むように形成される。
次に、図5G、図6Gおよび図7Gに示されるように、たとえば異方性エッチング(たとえばRIE法)により、絶縁膜50における溝49の側壁49aを被覆する部分を残存させるように、絶縁膜50におけるベース基板42の上面43に平行な部分が選択的に除去される。これにより、溝49の側壁49aを被覆する側壁絶縁膜53が、チップ部品形成領域45(より詳細には、樹脂膜15)に対して自己整合的に形成される。
また、この工程では、図6Gに示されるように、上面絶縁膜10、パッシベーション膜14の側壁14aおよび樹脂膜15の側壁15aにより形成された窪み26に、絶縁膜50の一部が残存し、周縁絶縁膜27が形成される(図3も併せて参照)。また、この工程では、図7Gに示されるように、第1パッド開口17の内壁17aに形成された窪み32に、絶縁膜50の一部が残存し、第1内壁絶縁膜30が形成される(図4Aも併せて参照)。また、この工程では、第2パッド開口19の内壁19aに形成された窪み33に、絶縁膜50の一部が残存し、第2内壁絶縁膜31が形成される(図4Bも併せて参照)。
次に、図5H、図6Hおよび図7Hに示されるように、たとえばめっき処理によって、第1パッド開口17から露出する第1パッド膜11上および第2パッド開口19から露出する第2パッド膜12上に、Ni膜、Pd膜およびAu膜が順に形成される。これにより、Ni/Pd/Au積層膜からなる第1外部電極7および第2外部電極8が形成される。
その後、溝49に連通するまでベース基板42を下面44側から研削することにより、複数個のチップ部品1の個片が切り出される。以上の工程を経て、チップ部品1が製造される。
以上、チップ部品1の製造方法によれば、溝49を形成する工程(図5E、図6Eおよび図7E参照)の際に、溝49の側壁49aに複数の凹凸21が形成されるため、側壁絶縁膜53を形成する工程(図5G、図6Gおよび図7G参照)で形成される側壁絶縁膜53の溝49の側壁49aに対する成膜性(接触面積や密着性)を向上させることができる。これにより、溝49の側壁49aに側壁絶縁膜53を良好に形成できる。
また、溝49の側壁49aを被覆する側壁絶縁膜53は、チップ部品形成領域45に対して自己整合的に形成され、個片化工程(図5H、図6Hおよび図7H参照)を経ることで、チップ部品1における基板2の側壁5を被覆する側壁絶縁膜20となる。よって、基板2の側壁5に側壁絶縁膜20を容易にかつ良好に形成できるチップ部品1の製造方法を提供できる。また、基板2の側壁5に形成された側壁絶縁膜20によって機能素子9を良好に保護できるチップ部品1の製造方法を提供できる。
また、この製造方法によれば、側壁絶縁膜53を形成する工程(図5G、図6Gおよび図7G参照)において、第1パッド開口17の内壁17aに形成された窪み32に、第1内壁絶縁膜30が第1パッド開口17の内壁17aと段差なく繋がるように形成される。また、第2パッド開口19の内壁19aに形成された窪み33に、第2内壁絶縁膜31が第2パッド開口19の内壁19aと段差なく繋がるように形成される。
これにより、第1パッド開口17内に第1外部電極7を良好に埋め込むことができ、第2パッド開口19内に第2外部電極8を良好に埋め込むことができる。その結果、第1外部電極7と第1パッド膜11とを良好に電気的に接続させることができ、第2外部電極8と第2パッド膜12とを良好に電気的に接続させることができるチップ部品1の製造方法を提供できる。
<第2実施形態>
図8は、本発明の第2実施形態に係るチップ部品61の一部切欠き斜視図である。図9は、図8に示されるIX-IX線に沿う縦断面図である。図10は、図8に示されるX-X線に沿う縦断面図である。
第2実施形態に係るチップ部品61は、前述の第1実施形態に係るチップ部品1の製造方法(図5D、図6Dおよび図7Dの工程)において、第1パッド開口17および第2パッド開口19を形成するための樹脂膜15のマスクレイアウトを変更することにより製造されるものである。図8〜図10において、前述の第1実施形態において述べられた構成については、同一の参照符号を付して説明を省略する。
図8〜図10に示されるように、本実施形態では、前述の基板2の一端部2a側における上面3に第1外部電極62が配置されており、基板2の他端部2b側における上面3に第2外部電極63が配置されている。第1外部電極62および第2外部電極63は、いずれも、基板2の短手側壁5bに沿って、平面視長方形状に形成されている。
第1外部電極62の周縁部は、基板2の側壁5に沿って形成されている。第1外部電極62は、基板2の上面3上から長手側壁5aおよび短手側壁5bに回り込み、基板2の三方の側壁5を被覆する被覆部62aを有している。同様に、第2外部電極63の周縁部は、基板2の側壁5に沿って形成されている。第2外部電極63は、基板2の上面3上から長手側壁5aおよび短手側壁5bに回り込み、基板2の三方の側壁5を被覆する被覆部63aを有している。
図9および図10に示されるように、前述の上面絶縁膜10上には、前述の絶縁層13(パッシベーション膜14および樹脂膜15)が形成されている。絶縁層13には、第1切欠部64と、第2切欠部65とが形成されている。第1切欠部64は、第1パッド膜11の第2外部電極63側の縁部を除く領域を第1パッド領域66として選択的に露出させている。第2切欠部65は、第2パッド膜12の第1外部電極62側の縁部を除く領域を第2パッド領域67として選択的に露出させている。これら第1切欠部64および第2切欠部65により、基板2の内方領域のみが絶縁層13により被覆された構成とされている。
第1切欠部64から露出する第1パッド領域66上には、当該第1パッド領域66に電気的に接続されるように第1外部電極62が配置されている。これにより、第1外部電極62が第1パッド膜11を介して機能素子9に電気的に接続されている。第2切欠部65から露出する第2パッド領域67上には、当該第2パッド領域67に電気的に接続されるように第2外部電極63が配置されている。これにより、第2外部電極63が第2パッド膜12を介して機能素子9に電気的に接続されている。
第1外部電極62は、絶縁層13から突出するように形成されており、当該絶縁層13を被覆する被覆部62bを有している。同様に、第2外部電極63は、絶縁層13から突出するように形成されており、当該絶縁層13を被覆する被覆部63bを有している。第1外部電極62および第2外部電極63は、基板2側から順に積層されたNi膜と、Pd膜と、Au膜とを含むNi/Pd/Au積層膜であってもよい。
次に、図11Aおよび図11Bを参照しつつ、本実施形態に係るチップ部品61の特徴について説明する。図11Aは、図9に示される破線XIAで囲まれた部分の拡大断面図である。図11Bは、図9に示される破線XIBで囲まれた部分の拡大断面図である。
図11Aおよび図11Bに示されるように、本実施形態では、第1切欠部64の壁面64aに、第1壁面絶縁膜70が形成されており、第2切欠部65の壁面65aに、第2壁面絶縁膜71が形成されている。係る構成を具備することにより、第1切欠部64から露出する第1パッド膜11上に第1外部電極62を良好に形成し、第2切欠部65から露出する第2パッド膜12上に第1外部電極62を良好に形成することが可能となる。以下、第1壁面絶縁膜70および第2壁面絶縁膜71、ならびに、その周辺の構成についてより具体的に説明する。
図11Aに示されるように、第1切欠部64の壁面64aは、パッシベーション膜14の内壁14bと、樹脂膜15の内壁15bとによって形成されている。樹脂膜15の内壁15bは、基板2の外側に向かって丸みを帯びた湾曲状に形成されている。パッシベーション膜14の内壁14bは、樹脂膜15の内壁15bよりも第2外部電極63側に位置している。また、パッシベーション膜14の内壁14bは、第1パッド膜11上に位置している。これら第1パッド膜11、パッシベーション膜14の内壁14bおよび樹脂膜15によって、第1切欠部64の壁面64aに窪み73が形成されている。
第1壁面絶縁膜70は、側壁絶縁膜20と同一の絶縁材料からなり、第1パッド膜11上で窪み73を埋めている。第1壁面絶縁膜70の表面は、第1切欠部64の壁面64aと段差なく繋がっており、第1切欠部64の壁面64aから下方に向かって傾斜している。第1壁面絶縁膜70の表面は、第1切欠部64の外側に向かって丸みを帯びた湾曲状に形成されていてもよい。また、第1壁面絶縁膜70は、樹脂膜15の一部を被覆していてもよい。
図11Bに示されるように、第2切欠部65の壁面65aは、パッシベーション膜14の内壁14bと、樹脂膜15の内壁15bとによって形成されている。樹脂膜15の内壁15bは、基板2の外側に向かって丸みを帯びた湾曲状に形成されている。パッシベーション膜14の内壁14bは、樹脂膜15の内壁15bよりも第1外部電極62側に位置している。また、パッシベーション膜14の内壁14bは、第2パッド膜12上に位置している。これら第2パッド膜12、パッシベーション膜14の内壁14bおよび樹脂膜15によって、第2切欠部65の壁面65aに窪み74が形成されている。
第2壁面絶縁膜71は、側壁絶縁膜20と同一の絶縁材料からなり、第2パッド膜12上で窪み74を埋めている。第2壁面絶縁膜71の表面は、第2切欠部65の壁面65aと段差なく繋がっており、第2切欠部65の壁面65aから下方に向かって傾斜している。第2壁面絶縁膜71の表面は、第2切欠部65の外側に向かって丸みを帯びた湾曲状に形成されていてもよい。また、第2壁面絶縁膜71は、樹脂膜15の一部を被覆していてもよい。
さらに、本実施形態では、図11Aおよび図11Bに示されるように、第1切欠部64から露出する第1パッド膜11の側壁11aが、第1パッド側壁絶縁膜75により被覆されており、第2切欠部65から露出する第2パッド膜12の側壁12aが、第2パッド側壁絶縁膜76により被覆されている。
第1パッド側壁絶縁膜75は、側壁絶縁膜20と同一の絶縁材料からなり、上面絶縁膜10上から第1パッド膜11の側壁11aを被覆している。これにより、上面絶縁膜10の上面と第1パッド膜11の上面との間の段差が小さくされている。第1パッド側壁絶縁膜75は、第1パッド膜11の上面上に延在する延部を有していてもよい。
同様に、第2パッド側壁絶縁膜76は、側壁絶縁膜20と同一の絶縁材料からなり、上面絶縁膜10上から第2パッド膜12の側壁12aを被覆している。これにより、上面絶縁膜10の上面と第2パッド膜12の上面との間の段差が小さくされている。第2パッド側壁絶縁膜76は、第2パッド膜12の上面上に延在する延部を有していてもよい。
なお、本実施形態に係る基板2の側壁5には、複数の凹凸21が形成されているが、その構成は、前述の第1実施形態と同様の構成であるので説明を省略する。
以上、本実施形態では、第1切欠部64の壁面64aと段差なく繋がる第1壁面絶縁膜70と、第2切欠部65の壁面65aと段差なく繋がる第2壁面絶縁膜71とが形成されている。第1壁面絶縁膜70は、第1切欠部64の壁面64aに形成された窪み73を埋めており、第2壁面絶縁膜71は、第2切欠部65の壁面65aに形成された窪み74を埋めている。さらに、上面絶縁膜10の上面と第1パッド膜11の上面との間の段差が第1パッド側壁絶縁膜75により小さくされており、上面絶縁膜10の上面と第2パッド膜12の上面との間の段差が第2パッド側壁絶縁膜76により小さくされている。
これにより、第1切欠部64に対する第1外部電極62の埋め込み性と、第2切欠部65に対する第2外部電極63の埋め込み性とを効果的に向上できる。その結果、第1外部電極62と第1パッド膜11とを良好に電気的に接続させることができ、第2外部電極63と第2パッド膜12とを良好に電気的に接続させることができる。
また、チップ部品61は、基板2の側壁5に回り込むように形成された第1外部電極62と、基板2の側壁5に回り込むように形成された第2外部電極63とを含む。これにより、第1外部電極62および第2外部電極63に対する導電性接合材(たとえば半田)の接着面積を増加させることができるから、実装状態におけるチップ部品61の接続強度を高めることができる。さらに、実装状態では、基板2の3つの側壁5を被覆する第1外部電極62および第2外部電極63によって、三方向からチップ部品61を保持することが可能となるから、チップ部品61の実装形状を一層安定化させることができる。
以上、本発明の実施形態について説明したが、本発明の実施形態はさらに他の形態で実施することもできる。
たとえば、前述の第1実施形態では、機能素子9として、抵抗、コンデンサ等の種々の素子が採用される旨を説明した。たとえば、機能素子9として抵抗が形成される場合、図12に示されるように、第1パッド膜11と第2パッド膜12との間に、それらに電気的に接続される抵抗導電体膜81が形成される。たとえば、抵抗率が銅よりも高い導電体膜であれば、抵抗導電体膜81として適切である。抵抗導電体膜81としては、Ti膜やTiN膜を例示できる。
また、機能素子9としてコンデンサが形成される場合、図13に示されるように、上面絶縁膜10上に配置された第1導電体膜82と、第1導電体膜82上に配置された誘電体膜83と、誘電体膜83上に配置された第2導電体膜84とを含む積層構造が、第1パッド膜11と第2パッド膜12との間に形成される。この構成において、第1導電体膜82は、第1パッド膜11と一体的に形成されており、第2導電体膜84は、第2パッド膜12と一体的に形成されている。
むろん、機能素子9としては、抵抗やコンデンサに限らず、コイルやヒューズ等も採用できる。機能素子9としてコイルが採用される場合には、第1パッド膜11および第2パッド膜12に電気的に接続されるように、螺旋状のコイル導体膜が基板2上に形成される。機能素子9としてヒューズが形成される場合には、第1パッド膜11および第2パッド膜12に電気的に接続されるように、所定の熱量(ジュール熱)によって溶融する導電性の可溶体膜が基板2上に形成される。
また、前述の各実施形態において、基板2は、半導体基板(シリコン基板)であってもよい。基板2が半導体基板である場合には、機能素子9としてのダイオードを基板2に作り込むこともできる。この場合、たとえば第1パッド膜11がダイオードのアノードに電気的に接続されるアノード電極膜とされ、第2パッド膜12がダイオードのカソードに電気的に接続されるカソード電極膜とされる。
前述のチップ部品1、61は、たとえば、電源回路用、高周波回路用、デジタル回路用等の回路素子として、電子機器、携帯電子機器等のモバイル端末に組み込むことができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
1…チップ部品、2…基板、3…基板の上面、4…基板の下面、5…基板の側壁、7…第1外部電極、8…第2外部電極、9…機能素子、10…上面絶縁膜、11…第1パッド膜、11a…第1パッド膜の側壁、12…第2パッド膜、12a…第2パッド膜の側壁、13…絶縁層、14…パッシベーション膜、15…樹脂膜、17…第1パッド開口、17a…第1パッド開口の内壁、19…第2パッド開口、19a…第1パッド開口の内壁、20…側壁絶縁膜、20a…側壁絶縁膜の表面、21…凹凸、22…第1凹凸形成領域、23…第2凹凸形成領域、24…第1絶縁膜、25…第2絶縁膜、27…周縁絶縁膜、30…第1内壁絶縁膜、31…第2内壁絶縁膜、42…ベース基板、43…ベース基板の上面、44…ベース基板の下面、45…チップ部品形成領域、49…溝、49a…溝の側壁、53…側壁絶縁膜、61…チップ部品、62…第1外部電極、63…第2外部電極、64…第1切欠部、64a…第1切欠部の壁面、65…第2切欠部、65a…第2切欠部の壁面、70…第1内壁絶縁膜、71…第2内壁絶縁膜、75…第1パッド側壁絶縁膜、76…第2パッド側壁絶縁膜、P…第1ピッチ、P…第2ピッチ

Claims (16)

  1. 上面と、その反対側に位置する下面と、前記上面および前記下面を接続する側壁とを有する基板と、
    前記基板の上面側に形成された機能素子と、
    前記機能素子に電気的に接続されるように、前記基板の上面に配置された第1外部電極および第2外部電極と、
    前記基板の側壁を被覆する側壁絶縁膜とを含み、
    前記基板の側壁には、前記基板の上面側から下面側に向けて複数の凹凸が形成されており、前記側壁絶縁膜は、前記複数の凹凸を埋めるように前記基板の側壁を被覆しており
    前記基板の側壁には、前記基板の上面側に第1ピッチで形成された複数の凹凸を含む第1凹凸形成領域と、前記第1凹凸形成領域よりも前記基板の下面側に前記第1ピッチよりも大きい第2ピッチで形成された複数の凹凸を含む第2凹凸形成領域とが形成されている、チップ部品。
  2. 前記側壁絶縁膜の表面は、平坦に形成されている、請求項1に記載のチップ部品。
  3. 前記複数の凹凸は、前記基板の側辺に沿って平行に筋状に延びている、請求項1または2のいずれか一項に記載のチップ部品。
  4. 前記基板の上面に間隔を空けて配置された第1パッド膜および第2パッド膜と、
    前記基板上に配置された絶縁層であって、前記第1パッド膜を選択的に露出させる第1パッド開口と、前記第2パッド膜を選択的に露出させる第2パッド開口とが形成された絶縁層と、
    前記側壁絶縁膜と同一の絶縁材料からなり、前記第1パッド開口の内壁に形成された第1内壁絶縁膜と、
    前記側壁絶縁膜と同一の絶縁材料からなり、前記第2パッド開口の内壁に形成された第2内壁絶縁膜とをさらに含み、
    前記第1外部電極は、前記第1パッド膜に電気的に接続されるように前記第1パッド開口内に配置され、前記第2外部電極は、前記第2パッド膜に電気的に接続されるように前記第2パッド開口内に配置されている、請求項1〜のいずれか一項に記載のチップ部品。
  5. 前記第1内壁絶縁膜の表面は、前記第1パッド開口内において前記第1パッド開口の内壁と段差なくつながっており、
    前記第2内壁絶縁膜の表面は、前記第2パッド開口内において前記第2パッド開口の内壁と段差なくつながっている、請求項に記載のチップ部品。
  6. 前記絶縁層は、この順に積層されたパッシベーション膜と樹脂膜とを含む、請求項またはに記載のチップ部品。
  7. 前記基板の上面に接するように配置された上面絶縁膜をさらに含み、
    前記側壁絶縁膜は、前記基板の側壁に加えて、前記上面絶縁膜を前記基板の側壁側から被覆している、請求項1〜のいずれか一項に記載のチップ部品。
  8. 前記基板の上面に間隔を空けて配置された第1パッド膜および第2パッド膜と、
    前記基板上に配置された絶縁層であって、前記第1パッド膜を選択的に露出させる第1切欠部と、前記第2パッド膜を選択的に露出させる第2切欠部とが形成された絶縁層と、
    前記側壁絶縁膜と同一の絶縁材料からなり、前記第1切欠部の壁面を被覆する第1壁面絶縁膜と、
    前記側壁絶縁膜と同一の絶縁材料からなり、前記第2切欠部の壁面を被覆する第2壁面絶縁膜とをさらに含み、
    前記第1外部電極は、前記第1切欠部から露出する前記第1パッド膜に電気的に接続されるように前記第1パッド膜上に配置され、前記第2外部電極は、前記第2切欠部から露出する前記第2パッド膜に電気的に接続されるように前記第2パッド膜上に配置されている、請求項1〜のいずれか一項に記載のチップ部品。
  9. 前記基板の上面に間隔を空けて配置された第1パッド膜および第2パッド膜と、
    前記基板上に配置された絶縁層であって、前記第1パッド膜を選択的に露出させる第1切欠部と、前記第2パッド膜を選択的に露出させる第2切欠部とが形成された絶縁層と、
    前記側壁絶縁膜と同一の絶縁材料からなり、前記第1切欠部から露出する前記第1パッド膜の側壁を被覆する第1パッド側壁絶縁膜と、
    前記側壁絶縁膜と同一の絶縁材料からなり、前記第2切欠部から露出する前記第2パッド膜の側壁を被覆する第2パッド側壁絶縁膜とをさらに含み、
    前記第1外部電極は、前記第1切欠部から露出する前記第1パッド膜に電気的に接続されるように前記第1パッド膜上に配置され、前記第2外部電極は、前記第2切欠部から露出する前記第2パッド膜に電気的に接続されるように前記第2パッド膜上に配置されている、請求項1〜のいずれか一項に記載のチップ部品。
  10. 前記側壁絶縁膜における前記基板の上面側に位置する上端部は、丸みを帯びた湾曲状に
    形成されている、請求項1〜のいずれか一項に記載のチップ部品。
  11. 機能素子を含むチップ部品が形成されるチップ部品形成領域が複数設定された上面と、その反対側に位置する下面とを有するベース基板において、前記ベース基板の不要な部分を選択的に除去することにより、前記ベース基板に前記複数のチップ部品形成領域をそれぞれ区画する溝を形成する溝形成工程と、
    前記溝の側壁および底壁を含む内壁に加えて、前記チップ部品形成領域を被覆するように絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜における前記溝の側壁を被覆する部分を残存させるように、前記ベース基板の上面に平行な部分を選択的に除去することにより、前記溝の側壁を被覆する側壁絶縁膜を自己整合的に形成する側壁絶縁膜形成工程と、
    各前記チップ部品形成領域上に、前記機能素子に電気的に接続される第1外部電極および第2外部電極を形成する外部電極形成工程と、
    前記溝に連通するまで前記ベース基板を裏面側から研削することにより、複数個のチップ部品の個片を切り出す個片化工程とを含み、
    前記溝形成工程は、前記溝の側壁に前記ベース基板の上面側から下面側に向けて複数の凹凸を形成する工程を含み、
    前記側壁絶縁膜形成工程は、前記複数の凹凸を埋めるように前記側壁絶縁膜を形成する工程を含み、
    前記溝形成工程は、前記溝の側壁に、第1ピッチの凹凸を複数含む第1凹凸形成領域と、前記第1ピッチよりも大きい第2ピッチの凹凸を複数含む第2凹凸形成領域とを、前記ベース基板の上面側から下面側に向けてこの順に形成する工程を含む、チップ部品の製造方法。
  12. 前記側壁絶縁膜形成工程は、平坦な表面を有する前記側壁絶縁膜を形成する工程を含む、請求項11に記載のチップ部品の製造方法。
  13. 機能素子を含むチップ部品が形成されるチップ部品形成領域が複数設定された上面と、その反対側に位置する下面とを有するベース基板において、前記ベース基板の不要な部分を選択的に除去することにより、前記ベース基板に前記複数のチップ部品形成領域をそれぞれ区画する溝を形成する溝形成工程と、
    前記溝の側壁および底壁を含む内壁に加えて、前記チップ部品形成領域を被覆するように絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜における前記溝の側壁を被覆する部分を残存させるように、前記ベース基板の上面に平行な部分を選択的に除去することにより、前記溝の側壁を被覆する側壁絶縁膜を自己整合的に形成する側壁絶縁膜形成工程と、
    各前記チップ部品形成領域上に、前記機能素子に電気的に接続される第1外部電極および第2外部電極を形成する外部電極形成工程と、
    前記溝に連通するまで前記ベース基板を裏面側から研削することにより、複数個のチップ部品の個片を切り出す個片化工程とを含み、
    前記溝形成工程は、前記溝の側壁に前記ベース基板の上面側から下面側に向けて複数の凹凸を形成する工程を含み、
    前記側壁絶縁膜形成工程は、前記複数の凹凸を埋めるように前記側壁絶縁膜を形成する工程を含み、
    前記溝形成工程は、エッチングにより前記ベース基板の一部を除去するエッチング工程と、前記ベース基板における前記エッチングされた部分の内壁に保護膜を形成する保護膜形成工程とを含み、前記エッチング工程と前記保護膜形成工程とを交互に繰り返すことにより、その側壁に前記複数の凹凸が形成された前記溝を形成する工程を含む、チップ部品の製造方法。
  14. 前記側壁絶縁膜形成工程は、平坦な表面を有する前記側壁絶縁膜を形成する工程を含む、請求項13に記載のチップ部品の製造方法。
  15. 前記溝形成工程は、前記溝の側壁に、第1ピッチの凹凸を複数含む第1凹凸形成領域と、前記第1ピッチよりも大きい第2ピッチの凹凸を複数含む第2凹凸形成領域とを、前記ベース基板の上面側から下面側に向けてこの順に形成する工程を含む、請求項13または14に記載のチップ部品の製造方法。
  16. 前記溝形成工程に先立って、前記ベース基板の上面を被覆する上面絶縁膜を形成する工
    程をさらに含み、
    前記側壁絶縁膜形成工程は、前記溝の側壁に加えて、前記上面絶縁膜を前記溝の側壁側
    から被覆する前記側壁絶縁膜を形成する工程を含む、請求項11〜15のいずれか一項に
    記載のチップ部品の製造方法。
JP2016028289A 2016-02-17 2016-02-17 チップ部品およびその製造方法 Active JP6674677B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016028289A JP6674677B2 (ja) 2016-02-17 2016-02-17 チップ部品およびその製造方法
US15/383,336 US10128163B2 (en) 2016-02-17 2016-12-19 Chip part and method for manufacturing a chip part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016028289A JP6674677B2 (ja) 2016-02-17 2016-02-17 チップ部品およびその製造方法

Publications (2)

Publication Number Publication Date
JP2017147342A JP2017147342A (ja) 2017-08-24
JP6674677B2 true JP6674677B2 (ja) 2020-04-01

Family

ID=59561776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016028289A Active JP6674677B2 (ja) 2016-02-17 2016-02-17 チップ部品およびその製造方法

Country Status (2)

Country Link
US (1) US10128163B2 (ja)
JP (1) JP6674677B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319639B2 (en) 2017-08-17 2019-06-11 Semiconductor Components Industries, Llc Thin semiconductor package and related methods
US10529576B2 (en) * 2017-08-17 2020-01-07 Semiconductor Components Industries, Llc Multi-faced molded semiconductor package and related methods
US11404277B2 (en) 2017-08-17 2022-08-02 Semiconductor Components Industries, Llc Die sidewall coatings and related methods
US10741487B2 (en) 2018-04-24 2020-08-11 Semiconductor Components Industries, Llc SOI substrate and related methods
US11348796B2 (en) 2017-08-17 2022-05-31 Semiconductor Components Industries, Llc Backmetal removal methods
US11404276B2 (en) 2017-08-17 2022-08-02 Semiconductor Components Industries, Llc Semiconductor packages with thin die and related methods
US11075117B2 (en) * 2018-02-26 2021-07-27 Xilinx, Inc. Die singulation and stacked device structures

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0270402U (ja) * 1988-11-17 1990-05-29
WO1999066350A1 (fr) * 1998-06-18 1999-12-23 Hamamatsu Photonics K.K. Panneau de scintillateur et capteur d'image radiologique
JP2010199171A (ja) * 2009-02-24 2010-09-09 Shinko Electric Ind Co Ltd チップ部品実装配線基板
JP5387484B2 (ja) 2010-04-02 2014-01-15 Tdk株式会社 チップ部品の製造方法
JP2013232620A (ja) * 2012-01-27 2013-11-14 Rohm Co Ltd チップ部品
JP2014072242A (ja) * 2012-09-27 2014-04-21 Rohm Co Ltd チップ部品およびその製造方法
CN110504257B (zh) * 2012-11-02 2023-12-08 罗姆股份有限公司 片状电容器、电路组件以及电子设备
US9337225B2 (en) * 2013-09-13 2016-05-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
JP6250429B2 (ja) * 2014-02-13 2017-12-20 エスアイアイ・セミコンダクタ株式会社 半導体装置およびその製造方法
US9608060B2 (en) * 2014-11-06 2017-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for semiconductor device

Also Published As

Publication number Publication date
US20170236765A1 (en) 2017-08-17
US10128163B2 (en) 2018-11-13
JP2017147342A (ja) 2017-08-24

Similar Documents

Publication Publication Date Title
JP6674677B2 (ja) チップ部品およびその製造方法
JP4775007B2 (ja) 半導体装置及びその製造方法
JP2017201659A (ja) 電子部品およびその製造方法
WO2012176392A1 (ja) 半導体装置及びその製造方法
JP6372640B2 (ja) キャパシタ
JP4297682B2 (ja) 半導体素子及びその製造方法
JP4055015B2 (ja) 半導体装置の製造方法
US20100052142A1 (en) Semiconductor device and method for fabricating semiconductor device
JP6731777B2 (ja) チップコンデンサ
CN109727942B (zh) 半导体装置以及半导体装置的制造方法
JP5230061B2 (ja) 半導体装置及びその製造方法
JP2017195322A (ja) チップコンデンサ
TWI659515B (zh) 封裝結構及其製造方法
JP2006287094A (ja) 半導体装置及びその製造方法
JP2007027482A (ja) 半導体装置及びその製造方法
JP2004140115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR102527722B1 (ko) 저항체를 포함하는 전자 부품
US10930615B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2009188107A (ja) 半導体装置
JP6562161B2 (ja) 薄膜デバイスおよび薄膜デバイスの製造方法
JP6120964B2 (ja) 半導体装置およびその製造方法
TW201712904A (zh) 半導體晶片
JP4305674B2 (ja) 半導体装置
US20180019296A1 (en) Passive Chip Device and Method of Making the Same
KR101011931B1 (ko) 반도체 디바이스 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200226

R150 Certificate of patent or registration of utility model

Ref document number: 6674677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250