JP6674677B2 - チップ部品およびその製造方法 - Google Patents
チップ部品およびその製造方法 Download PDFInfo
- Publication number
- JP6674677B2 JP6674677B2 JP2016028289A JP2016028289A JP6674677B2 JP 6674677 B2 JP6674677 B2 JP 6674677B2 JP 2016028289 A JP2016028289 A JP 2016028289A JP 2016028289 A JP2016028289 A JP 2016028289A JP 6674677 B2 JP6674677 B2 JP 6674677B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- side wall
- pad
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims description 198
- 239000011347 resin Substances 0.000 claims description 48
- 229920005989 resin Polymers 0.000 claims description 48
- 238000002161 passivation Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 24
- 239000011810 insulating material Substances 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 5
- 238000005192 partition Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 3
- 239000011295 pitch Substances 0.000 description 22
- 239000004020 conductor Substances 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 238000009623 Bosch process Methods 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/022—Protective coating, i.e. protective bond-through coating
- H01L2224/02205—Structure of the protective coating
- H01L2224/02206—Multilayer protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/022—Protective coating, i.e. protective bond-through coating
- H01L2224/02215—Material of the protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13164—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/053—Oxides composed of metals from groups of the periodic table
- H01L2924/0544—14th Group
- H01L2924/05442—SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/07—Polyamine or polyimide
- H01L2924/07025—Polyimide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
Description
そこで、本発明の主たる目的は、基板の側壁に形成された側壁絶縁膜によって機能素子を良好に保護できるチップ部品およびその製造方法を提供することである。
<第1実施形態>
図1は、本発明の第1実施形態に係るチップ部品1の斜視図である。図2は、図1に示されるII-II線に沿う縦断面図である。
図1および図2に示されるように、チップ部品1は、いわゆる0603(0.6mm×0.3mm)チップ、0402(0.4mm×0.2mm)チップ、03015(0.3mm×0.15mm)チップ等と称される微小な電子部品であり、チップ本体を構成する基板2を含む。基板2は、平面視長方形状の上面3と、上面3の反対側に位置し、上面3と略同一形状の下面4と、上面3および下面4を接続する4つの側壁5とを含む。以下では、4つの側壁5のうち、長手方向に沿う側壁5を長手側壁5aといい、短手方向に沿う側壁5を短手側壁5bという。
絶縁層13には、第1パッド膜11の縁部を除く領域を第1パッド領域16として露出させる第1パッド開口17と、第2パッド膜12の縁部を除く領域を第2パッド領域18として選択的に露出させる第2パッド開口19とが形成されている。
第1パッド開口17内に位置するパッシベーション膜14の内壁14bは、第1パッド開口17内に位置する樹脂膜15の内壁15bよりも第1パッド開口17の外方側に位置している。また、パッシベーション膜14の内壁14bは、第1パッド膜11上に位置している。これら第1パッド膜11、パッシベーション膜14の内壁14bおよび樹脂膜15によって、第1パッド開口17の内壁17aに窪み32が形成されている。
第2パッド開口19内に位置するパッシベーション膜14の内壁14bは、第2パッド開口19の内に位置する樹脂膜15の内壁15bよりも第2パッド開口19の外方側に位置している。また、パッシベーション膜14の内壁14bは、第2パッド膜12上に位置している。これら第2パッド膜12、パッシベーション膜14の内壁14bおよび樹脂膜15によって、第2パッド開口19の内壁19aに窪み33が形成されている。
以上、本実施形態に係るチップ部品1では、基板2の側壁5に形成された側壁絶縁膜20によって機能素子9を良好に保護できるチップ部品1を提供できる。また、これに加えて、第1外部電極7と第1パッド膜11とを良好に電気的に接続させることができ、第2外部電極8と第2パッド膜12とを良好に電気的に接続させることができるチップ部品1を提供できる。
次に、チップ部品1の製造方法について説明する。図5A〜図5Hは、図1に示されるチップ部品1の製造方法の一工程を示す断面図である。図6A〜図6Hは、図1に示されるチップ部品1の製造方法の一工程を示す断面図であって、図3に対応する部分の拡大断面図である。図7A〜図7Hは、図1に示されるチップ部品1の製造方法の一工程を示す断面図であって、図4Aに対応する部分の拡大断面図である。
次に、図5B、図6Bおよび図7Bに示されるように、上面絶縁膜10上に導電体膜が形成されて、所定形状にパターニングされる。これにより、機能素子9、第1パッド膜11および第2パッド膜12が形成される。
この工程では、図6Dに示されるように、境界領域46に露出するパッシベーション膜14の側壁14aは、オーバエッチングにより、境界領域46に露出する樹脂膜15の側壁15aよりもチップ部品形成領域45の内方領域側に形成される。これにより、上面絶縁膜10、パッシベーション膜14の側壁14aおよび樹脂膜15によって窪み26が形成される。
図6Eでは、ベース基板42の上面43側に第1ピッチP1で形成された複数の凹凸21を含む第1凹凸形成領域22と、ベース基板42の下面44側に第1ピッチP1よりも大きい第2ピッチP2で形成された複数の凹凸21を含む第2凹凸形成領域23とが形成される例が示されている。ベース基板42の上面43側から下面44側に向けてピッチが漸増するように、溝49の側壁49aに複数の凹凸21が形成されてもよい。
その後、溝49に連通するまでベース基板42を下面44側から研削することにより、複数個のチップ部品1の個片が切り出される。以上の工程を経て、チップ部品1が製造される。
図8は、本発明の第2実施形態に係るチップ部品61の一部切欠き斜視図である。図9は、図8に示されるIX-IX線に沿う縦断面図である。図10は、図8に示されるX-X線に沿う縦断面図である。
第2実施形態に係るチップ部品61は、前述の第1実施形態に係るチップ部品1の製造方法(図5D、図6Dおよび図7Dの工程)において、第1パッド開口17および第2パッド開口19を形成するための樹脂膜15のマスクレイアウトを変更することにより製造されるものである。図8〜図10において、前述の第1実施形態において述べられた構成については、同一の参照符号を付して説明を省略する。
第1外部電極62の周縁部は、基板2の側壁5に沿って形成されている。第1外部電極62は、基板2の上面3上から長手側壁5aおよび短手側壁5bに回り込み、基板2の三方の側壁5を被覆する被覆部62aを有している。同様に、第2外部電極63の周縁部は、基板2の側壁5に沿って形成されている。第2外部電極63は、基板2の上面3上から長手側壁5aおよび短手側壁5bに回り込み、基板2の三方の側壁5を被覆する被覆部63aを有している。
図11Aおよび図11Bに示されるように、本実施形態では、第1切欠部64の壁面64aに、第1壁面絶縁膜70が形成されており、第2切欠部65の壁面65aに、第2壁面絶縁膜71が形成されている。係る構成を具備することにより、第1切欠部64から露出する第1パッド膜11上に第1外部電極62を良好に形成し、第2切欠部65から露出する第2パッド膜12上に第1外部電極62を良好に形成することが可能となる。以下、第1壁面絶縁膜70および第2壁面絶縁膜71、ならびに、その周辺の構成についてより具体的に説明する。
第1パッド側壁絶縁膜75は、側壁絶縁膜20と同一の絶縁材料からなり、上面絶縁膜10上から第1パッド膜11の側壁11aを被覆している。これにより、上面絶縁膜10の上面と第1パッド膜11の上面との間の段差が小さくされている。第1パッド側壁絶縁膜75は、第1パッド膜11の上面上に延在する延部を有していてもよい。
なお、本実施形態に係る基板2の側壁5には、複数の凹凸21が形成されているが、その構成は、前述の第1実施形態と同様の構成であるので説明を省略する。
また、チップ部品61は、基板2の側壁5に回り込むように形成された第1外部電極62と、基板2の側壁5に回り込むように形成された第2外部電極63とを含む。これにより、第1外部電極62および第2外部電極63に対する導電性接合材(たとえば半田)の接着面積を増加させることができるから、実装状態におけるチップ部品61の接続強度を高めることができる。さらに、実装状態では、基板2の3つの側壁5を被覆する第1外部電極62および第2外部電極63によって、三方向からチップ部品61を保持することが可能となるから、チップ部品61の実装形状を一層安定化させることができる。
たとえば、前述の第1実施形態では、機能素子9として、抵抗、コンデンサ等の種々の素子が採用される旨を説明した。たとえば、機能素子9として抵抗が形成される場合、図12に示されるように、第1パッド膜11と第2パッド膜12との間に、それらに電気的に接続される抵抗導電体膜81が形成される。たとえば、抵抗率が銅よりも高い導電体膜であれば、抵抗導電体膜81として適切である。抵抗導電体膜81としては、Ti膜やTiN膜を例示できる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
Claims (16)
- 上面と、その反対側に位置する下面と、前記上面および前記下面を接続する側壁とを有する基板と、
前記基板の上面側に形成された機能素子と、
前記機能素子に電気的に接続されるように、前記基板の上面に配置された第1外部電極および第2外部電極と、
前記基板の側壁を被覆する側壁絶縁膜とを含み、
前記基板の側壁には、前記基板の上面側から下面側に向けて複数の凹凸が形成されており、前記側壁絶縁膜は、前記複数の凹凸を埋めるように前記基板の側壁を被覆しており、
前記基板の側壁には、前記基板の上面側に第1ピッチで形成された複数の凹凸を含む第1凹凸形成領域と、前記第1凹凸形成領域よりも前記基板の下面側に前記第1ピッチよりも大きい第2ピッチで形成された複数の凹凸を含む第2凹凸形成領域とが形成されている、チップ部品。 - 前記側壁絶縁膜の表面は、平坦に形成されている、請求項1に記載のチップ部品。
- 前記複数の凹凸は、前記基板の側辺に沿って平行に筋状に延びている、請求項1または2のいずれか一項に記載のチップ部品。
- 前記基板の上面に間隔を空けて配置された第1パッド膜および第2パッド膜と、
前記基板上に配置された絶縁層であって、前記第1パッド膜を選択的に露出させる第1パッド開口と、前記第2パッド膜を選択的に露出させる第2パッド開口とが形成された絶縁層と、
前記側壁絶縁膜と同一の絶縁材料からなり、前記第1パッド開口の内壁に形成された第1内壁絶縁膜と、
前記側壁絶縁膜と同一の絶縁材料からなり、前記第2パッド開口の内壁に形成された第2内壁絶縁膜とをさらに含み、
前記第1外部電極は、前記第1パッド膜に電気的に接続されるように前記第1パッド開口内に配置され、前記第2外部電極は、前記第2パッド膜に電気的に接続されるように前記第2パッド開口内に配置されている、請求項1〜3のいずれか一項に記載のチップ部品。 - 前記第1内壁絶縁膜の表面は、前記第1パッド開口内において前記第1パッド開口の内壁と段差なくつながっており、
前記第2内壁絶縁膜の表面は、前記第2パッド開口内において前記第2パッド開口の内壁と段差なくつながっている、請求項4に記載のチップ部品。 - 前記絶縁層は、この順に積層されたパッシベーション膜と樹脂膜とを含む、請求項4または5に記載のチップ部品。
- 前記基板の上面に接するように配置された上面絶縁膜をさらに含み、
前記側壁絶縁膜は、前記基板の側壁に加えて、前記上面絶縁膜を前記基板の側壁側から被覆している、請求項1〜6のいずれか一項に記載のチップ部品。 - 前記基板の上面に間隔を空けて配置された第1パッド膜および第2パッド膜と、
前記基板上に配置された絶縁層であって、前記第1パッド膜を選択的に露出させる第1切欠部と、前記第2パッド膜を選択的に露出させる第2切欠部とが形成された絶縁層と、
前記側壁絶縁膜と同一の絶縁材料からなり、前記第1切欠部の壁面を被覆する第1壁面絶縁膜と、
前記側壁絶縁膜と同一の絶縁材料からなり、前記第2切欠部の壁面を被覆する第2壁面絶縁膜とをさらに含み、
前記第1外部電極は、前記第1切欠部から露出する前記第1パッド膜に電気的に接続されるように前記第1パッド膜上に配置され、前記第2外部電極は、前記第2切欠部から露出する前記第2パッド膜に電気的に接続されるように前記第2パッド膜上に配置されている、請求項1〜3のいずれか一項に記載のチップ部品。 - 前記基板の上面に間隔を空けて配置された第1パッド膜および第2パッド膜と、
前記基板上に配置された絶縁層であって、前記第1パッド膜を選択的に露出させる第1切欠部と、前記第2パッド膜を選択的に露出させる第2切欠部とが形成された絶縁層と、
前記側壁絶縁膜と同一の絶縁材料からなり、前記第1切欠部から露出する前記第1パッド膜の側壁を被覆する第1パッド側壁絶縁膜と、
前記側壁絶縁膜と同一の絶縁材料からなり、前記第2切欠部から露出する前記第2パッド膜の側壁を被覆する第2パッド側壁絶縁膜とをさらに含み、
前記第1外部電極は、前記第1切欠部から露出する前記第1パッド膜に電気的に接続されるように前記第1パッド膜上に配置され、前記第2外部電極は、前記第2切欠部から露出する前記第2パッド膜に電気的に接続されるように前記第2パッド膜上に配置されている、請求項1〜3のいずれか一項に記載のチップ部品。 - 前記側壁絶縁膜における前記基板の上面側に位置する上端部は、丸みを帯びた湾曲状に
形成されている、請求項1〜9のいずれか一項に記載のチップ部品。 - 機能素子を含むチップ部品が形成されるチップ部品形成領域が複数設定された上面と、その反対側に位置する下面とを有するベース基板において、前記ベース基板の不要な部分を選択的に除去することにより、前記ベース基板に前記複数のチップ部品形成領域をそれぞれ区画する溝を形成する溝形成工程と、
前記溝の側壁および底壁を含む内壁に加えて、前記チップ部品形成領域を被覆するように絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜における前記溝の側壁を被覆する部分を残存させるように、前記ベース基板の上面に平行な部分を選択的に除去することにより、前記溝の側壁を被覆する側壁絶縁膜を自己整合的に形成する側壁絶縁膜形成工程と、
各前記チップ部品形成領域上に、前記機能素子に電気的に接続される第1外部電極および第2外部電極を形成する外部電極形成工程と、
前記溝に連通するまで前記ベース基板を裏面側から研削することにより、複数個のチップ部品の個片を切り出す個片化工程とを含み、
前記溝形成工程は、前記溝の側壁に前記ベース基板の上面側から下面側に向けて複数の凹凸を形成する工程を含み、
前記側壁絶縁膜形成工程は、前記複数の凹凸を埋めるように前記側壁絶縁膜を形成する工程を含み、
前記溝形成工程は、前記溝の側壁に、第1ピッチの凹凸を複数含む第1凹凸形成領域と、前記第1ピッチよりも大きい第2ピッチの凹凸を複数含む第2凹凸形成領域とを、前記ベース基板の上面側から下面側に向けてこの順に形成する工程を含む、チップ部品の製造方法。 - 前記側壁絶縁膜形成工程は、平坦な表面を有する前記側壁絶縁膜を形成する工程を含む、請求項11に記載のチップ部品の製造方法。
- 機能素子を含むチップ部品が形成されるチップ部品形成領域が複数設定された上面と、その反対側に位置する下面とを有するベース基板において、前記ベース基板の不要な部分を選択的に除去することにより、前記ベース基板に前記複数のチップ部品形成領域をそれぞれ区画する溝を形成する溝形成工程と、
前記溝の側壁および底壁を含む内壁に加えて、前記チップ部品形成領域を被覆するように絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜における前記溝の側壁を被覆する部分を残存させるように、前記ベース基板の上面に平行な部分を選択的に除去することにより、前記溝の側壁を被覆する側壁絶縁膜を自己整合的に形成する側壁絶縁膜形成工程と、
各前記チップ部品形成領域上に、前記機能素子に電気的に接続される第1外部電極および第2外部電極を形成する外部電極形成工程と、
前記溝に連通するまで前記ベース基板を裏面側から研削することにより、複数個のチップ部品の個片を切り出す個片化工程とを含み、
前記溝形成工程は、前記溝の側壁に前記ベース基板の上面側から下面側に向けて複数の凹凸を形成する工程を含み、
前記側壁絶縁膜形成工程は、前記複数の凹凸を埋めるように前記側壁絶縁膜を形成する工程を含み、
前記溝形成工程は、エッチングにより前記ベース基板の一部を除去するエッチング工程と、前記ベース基板における前記エッチングされた部分の内壁に保護膜を形成する保護膜形成工程とを含み、前記エッチング工程と前記保護膜形成工程とを交互に繰り返すことにより、その側壁に前記複数の凹凸が形成された前記溝を形成する工程を含む、チップ部品の製造方法。 - 前記側壁絶縁膜形成工程は、平坦な表面を有する前記側壁絶縁膜を形成する工程を含む、請求項13に記載のチップ部品の製造方法。
- 前記溝形成工程は、前記溝の側壁に、第1ピッチの凹凸を複数含む第1凹凸形成領域と、前記第1ピッチよりも大きい第2ピッチの凹凸を複数含む第2凹凸形成領域とを、前記ベース基板の上面側から下面側に向けてこの順に形成する工程を含む、請求項13または14に記載のチップ部品の製造方法。
- 前記溝形成工程に先立って、前記ベース基板の上面を被覆する上面絶縁膜を形成する工
程をさらに含み、
前記側壁絶縁膜形成工程は、前記溝の側壁に加えて、前記上面絶縁膜を前記溝の側壁側
から被覆する前記側壁絶縁膜を形成する工程を含む、請求項11〜15のいずれか一項に
記載のチップ部品の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016028289A JP6674677B2 (ja) | 2016-02-17 | 2016-02-17 | チップ部品およびその製造方法 |
US15/383,336 US10128163B2 (en) | 2016-02-17 | 2016-12-19 | Chip part and method for manufacturing a chip part |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016028289A JP6674677B2 (ja) | 2016-02-17 | 2016-02-17 | チップ部品およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017147342A JP2017147342A (ja) | 2017-08-24 |
JP6674677B2 true JP6674677B2 (ja) | 2020-04-01 |
Family
ID=59561776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016028289A Active JP6674677B2 (ja) | 2016-02-17 | 2016-02-17 | チップ部品およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10128163B2 (ja) |
JP (1) | JP6674677B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10319639B2 (en) | 2017-08-17 | 2019-06-11 | Semiconductor Components Industries, Llc | Thin semiconductor package and related methods |
US10529576B2 (en) * | 2017-08-17 | 2020-01-07 | Semiconductor Components Industries, Llc | Multi-faced molded semiconductor package and related methods |
US11404277B2 (en) | 2017-08-17 | 2022-08-02 | Semiconductor Components Industries, Llc | Die sidewall coatings and related methods |
US10741487B2 (en) | 2018-04-24 | 2020-08-11 | Semiconductor Components Industries, Llc | SOI substrate and related methods |
US11348796B2 (en) | 2017-08-17 | 2022-05-31 | Semiconductor Components Industries, Llc | Backmetal removal methods |
US11404276B2 (en) | 2017-08-17 | 2022-08-02 | Semiconductor Components Industries, Llc | Semiconductor packages with thin die and related methods |
US11075117B2 (en) * | 2018-02-26 | 2021-07-27 | Xilinx, Inc. | Die singulation and stacked device structures |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0270402U (ja) * | 1988-11-17 | 1990-05-29 | ||
WO1999066350A1 (fr) * | 1998-06-18 | 1999-12-23 | Hamamatsu Photonics K.K. | Panneau de scintillateur et capteur d'image radiologique |
JP2010199171A (ja) * | 2009-02-24 | 2010-09-09 | Shinko Electric Ind Co Ltd | チップ部品実装配線基板 |
JP5387484B2 (ja) | 2010-04-02 | 2014-01-15 | Tdk株式会社 | チップ部品の製造方法 |
JP2013232620A (ja) * | 2012-01-27 | 2013-11-14 | Rohm Co Ltd | チップ部品 |
JP2014072242A (ja) * | 2012-09-27 | 2014-04-21 | Rohm Co Ltd | チップ部品およびその製造方法 |
CN110504257B (zh) * | 2012-11-02 | 2023-12-08 | 罗姆股份有限公司 | 片状电容器、电路组件以及电子设备 |
US9337225B2 (en) * | 2013-09-13 | 2016-05-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
JP6250429B2 (ja) * | 2014-02-13 | 2017-12-20 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置およびその製造方法 |
US9608060B2 (en) * | 2014-11-06 | 2017-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Isolation structure for semiconductor device |
-
2016
- 2016-02-17 JP JP2016028289A patent/JP6674677B2/ja active Active
- 2016-12-19 US US15/383,336 patent/US10128163B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170236765A1 (en) | 2017-08-17 |
US10128163B2 (en) | 2018-11-13 |
JP2017147342A (ja) | 2017-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6674677B2 (ja) | チップ部品およびその製造方法 | |
JP4775007B2 (ja) | 半導体装置及びその製造方法 | |
JP2017201659A (ja) | 電子部品およびその製造方法 | |
WO2012176392A1 (ja) | 半導体装置及びその製造方法 | |
JP6372640B2 (ja) | キャパシタ | |
JP4297682B2 (ja) | 半導体素子及びその製造方法 | |
JP4055015B2 (ja) | 半導体装置の製造方法 | |
US20100052142A1 (en) | Semiconductor device and method for fabricating semiconductor device | |
JP6731777B2 (ja) | チップコンデンサ | |
CN109727942B (zh) | 半导体装置以及半导体装置的制造方法 | |
JP5230061B2 (ja) | 半導体装置及びその製造方法 | |
JP2017195322A (ja) | チップコンデンサ | |
TWI659515B (zh) | 封裝結構及其製造方法 | |
JP2006287094A (ja) | 半導体装置及びその製造方法 | |
JP2007027482A (ja) | 半導体装置及びその製造方法 | |
JP2004140115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR102527722B1 (ko) | 저항체를 포함하는 전자 부품 | |
US10930615B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2009188107A (ja) | 半導体装置 | |
JP6562161B2 (ja) | 薄膜デバイスおよび薄膜デバイスの製造方法 | |
JP6120964B2 (ja) | 半導体装置およびその製造方法 | |
TW201712904A (zh) | 半導體晶片 | |
JP4305674B2 (ja) | 半導体装置 | |
US20180019296A1 (en) | Passive Chip Device and Method of Making the Same | |
KR101011931B1 (ko) | 반도체 디바이스 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6674677 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |