JP6731777B2 - チップコンデンサ - Google Patents
チップコンデンサ Download PDFInfo
- Publication number
- JP6731777B2 JP6731777B2 JP2016085898A JP2016085898A JP6731777B2 JP 6731777 B2 JP6731777 B2 JP 6731777B2 JP 2016085898 A JP2016085898 A JP 2016085898A JP 2016085898 A JP2016085898 A JP 2016085898A JP 6731777 B2 JP6731777 B2 JP 6731777B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- external electrode
- substrate
- region
- conductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
そこで、本発明は、外部電極と内部電極とを良好に接続でき、優れた信頼性を有するチップコンデンサを提供することを目的とする。
<第1実施形態>
図1は、本発明の第1実施形態に係るチップコンデンサ1の一部切欠き斜視図である。図2は、図1に示されるII-II線に沿う縦断面図である。図3および図4は、それぞれ図2に示されるIII-III線およびIV-IV線に沿う横断面図である。
図2〜図4に示されるように、本実施形態に係るチップコンデンサ1の特徴は、第1外部電極7と第2外部電極8との間の領域に所定容量のコンデンサ領域Cが形成されている一方で、第2外部電極8の下方(直下)の領域にコンデンサ領域が形成されていないことである。本実施形態は、係る構成を具備することにより、第1外部電極7と内部電極とを良好に接合でき、かつ、第2外部電極8と内部電極とを良好に接合できるチップコンデンサ1を提供しようとするものである。以下、図2〜図4を参照して、チップコンデンサ1の具体的な構成を説明する。
図2および図3に示されるように、第1導電体膜10は、絶縁膜9の予め定められた領域に配置されている。第1導電体膜10は、基板2の一端部2a側から他端部2b側に向けて延びる平面視矩形状(本実施形態では長方形状)に形成されており、基板2の一端部2a側に配置された第1接続領域10aと、基板2の内方領域側に配置された第1コンデンサ形成領域10bとを一体的に含む。
第2導電体膜12の第2接続領域12aは、第2外部電極8の直下の領域において誘電体膜11に接するように当該誘電体膜11上に配置されており、基板2の短手方向に沿う平面視矩形状(本実施形態では長方形状)に形成されている。第2接続領域12aは、誘電体膜11を挟んで絶縁膜9に対向している。第2導電体膜12の第2コンデンサ形成領域12bは、第2導電体膜12の第2接続領域12aから第1外部電極7側に向かって引き出されており、第1外部電極7と第2外部電極8との間の領域を被覆している。これにより、第2コンデンサ形成領域12bは、誘電体膜11を挟んで第1コンデンサ形成領域10bに対向している。第2コンデンサ形成領域12bの第1外部電極7側の端部は、平面視において、第1外部電極7外の領域に配置されている。
図2に示されるように、誘電体膜11上には、第2導電体膜12とパッド膜13とを被覆するように、第1パッシベーション膜16が配置されている。第1パッシベーション膜16は、SiO2膜またはSiN膜であってもよい。第1パッシベーション膜16上には、樹脂膜17が配置されている。樹脂膜17は、ポリイミドであってもよい。第1パッシベーション膜16および樹脂膜17には、パッド膜13の縁部を除く領域を第1パッド領域18として露出させる第1パッド開口19と、第2導電体膜12の第2接続領域12aの縁部を除く領域を第2パッド領域20として選択的に露出させる第2パッド開口21とが形成されている。
以上のように、本実施形態では、第1外部電極7と第2外部電極8との間の領域に設けられた第1コンデンサ形成領域10b、誘電体膜11および第2コンデンサ形成領域12bの積層膜によりコンデンサ領域Cが形成されている。その一方で、コンデンサ領域Cとは別の領域に、第1導電体膜10と第2導電体膜12とが対向しない領域である、第1接続領域10aと第2接続領域12aとが設けられている。第1接続領域10aには、パッド膜13を介して第1外部電極7が接合されており、第2接続領域12aには、第2外部電極8が接合されている。これにより、第1外部電極7と第1接続領域10aとを良好に接合できると共に、第2外部電極8と第2接続領域12aとを良好に接合できる。
図5は、第1実施形態の変形例に係るチップコンデンサ31の一部切欠き斜視図である。図6および図7は、それぞれ図5に示されるVI-VI線およびVII-VII線に沿う縦断面図である。図5〜図7において、前述の第1実施形態において述べた構成と同様の構成については、同一の参照符号を付して、説明を省略する。
第1切欠部35は、パッド膜13の第2外部電極33側の縁部を除く領域を第1パッド領域34として選択的に露出させている。第2切欠部37は、第2導電体膜12の第2接続領域12aにおける第1外部電極32側の縁部を除く領域を第2パッド領域36として選択的に露出させている。これら第1切欠部35および第2切欠部37により、基板2の内方側の領域のみが第1パッシベーション膜16および樹脂膜17により被覆された構成とされている。
図8は、本発明の第2実施形態に係るチップコンデンサ41の一部切欠き斜視図である。図9は、図8に示されるIX-IX線に沿う縦断面図である。図8および図9において、前述の第1実施形態において述べた構成と同様の構成については、同一の参照符号を付して、説明を省略する。
第1導電体膜42は、絶縁膜9の予め定められた領域に配置されている。第1導電体膜42は、基板2の一端部2a側から他端部2b側に向けて延びる平面視矩形状(本実施形態では長方形状)に形成されており、基板2の一端部2a側に配置された第1接続領域42aと、基板2の内方領域側に配置された第1コンデンサ形成領域42bとを一体的に含む。
本実施形態に係るチップコンデンサ41のもう一つの特徴は、図9に示されるように、第1外部電極7が、アンカー構造を有するように第1導電体膜42の第1接続領域42aに接合され、第2外部電極8が、アンカー構造を有するように第2導電体膜45の第2接続領域45aに接合されていることである。本実施形態では、アンカー構造を有する第1外部電極7の一態様として、第1外部電極7の下面に第1突起51を含む凹凸が形成され、アンカー構造を有する第2外部電極8の一態様として、第2外部電極8の下面に第2突起52を含む凹凸が形成された例について説明する。
なお、第1下地凹部53および第2下地凹部54は、平面視円形状に形成されていてもよい。また、第1下地凹部53の底部および第2下地凹部54の底部は、図11(a)に示されるように、絶縁膜9の厚さ方向途中部に位置していてもよいし、図11(b)に示されるように、絶縁膜9を貫通して基板2内に位置していてもよい。
同様に、第2導電体膜45の第2接続領域45aは、その上面および下面が絶縁膜9の上面および複数の第2下地凹部54の内壁面に沿って形成されている。第2導電体膜45の第2接続領域45aにおける各第2下地凹部54の直上に位置する部分には、第2下地凹部54側に向かって窪んだ第2凹部56が形成されている。
なお、本実施形態では、第1突起51、第1下地凹部53、第1凹部55および第1上面凹部57が平面視において行列状に配列された例について説明した。しかし、チップコンデンサ41は、第1突起51、第1下地凹部53、第1凹部55および第1上面凹部57が平面視においてランダムなドッド状、千鳥状、基板2の長手方向に沿うストライプ状、基板2の短手方向に沿うストライプ状または格子状に配列される構成とされてもよい。
次に、図12A〜図12Cを参照して、チップコンデンサ41の製造方法の一例について説明する。図12A〜図12Cは、図11(a)に対応する部分の拡大断面図であり、図8に示されるチップコンデンサ41の製造方法の一工程を示す断面図である。以下では、必要に応じて前述の図9も参照する。
次に、図12Bに示されるように、絶縁膜9上に複数の第1下地凹部53および複数の第2下地凹部54を形成すべき領域に選択的に開口59aを有するレジストマスク59が形成される。次に、たとえばレジストマスク59を介するドライエッチングにより絶縁膜9の不要な部分が除去される。これにより、絶縁膜9に第1下地凹部53および第2下地凹部54が形成される。その後、レジストマスク59は除去される。
この工程において、第1外部電極7の電極材料が第1導電体膜42の第1凹部55に入り込む。これにより、第1外部電極7の下面に複数の第1突起51が形成されると共に、第1外部電極7の上面における複数の第1突起51に対応する位置に複数の第1上面凹部57が形成される。
その後、基板2が選択的に切断されて、複数のチップコンデンサ41に個片化される。このようにして、チップコンデンサ41が製造される。
図13は、第2実施形態の変形例に係るチップコンデンサ61の一部切欠き斜視図である。図14は、図13に示されるXIV-XIV線に沿う縦断面図である。図15は、図13に示されるXV-XV線に沿う縦断面図である。図13〜図15において、前述の第2実施形態において述べた構成と同様の構成については、同一の参照符号を付して、説明を省略する。
第1切欠部65は、第1導電体膜42の第1接続領域42aにおける第2外部電極63側の縁部を除く領域を第1パッド領域64として選択的に露出させている。第2切欠部67は、第2導電体膜45の第2接続領域45aにおける第1外部電極62側の縁部を除く領域を第2パッド領域66として選択的に露出させている。これら第1切欠部65および第2切欠部67により、基板2の内方側の領域のみが第1パッシベーション膜16および樹脂膜17により被覆された構成とされている。
図16は、第3実施形態に係るチップコンデンサ71の縦断面図である。チップコンデンサ71が前述の第2実施形態に係るチップコンデンサ41と異なる点は、第1導電体膜42と誘電体膜44との間に、バリアメタル膜72が形成されている点である。チップコンデンサ71におけるその他の構成は、前述の第2実施形態に係るチップコンデンサ41の構成と同様であるので、同一の参照符号を付して、説明を省略する。
第1導電体膜42の上面には、しばしばヒロック(hillock)と称される微細な凹凸が形成されることがある。本実施形態のチップコンデンサ71によれば、バリアメタル膜72によって第1導電体膜42の上面におけるヒロックを埋めて、第1導電体膜42の上面上において平坦面を形成できる。これにより、第1導電体膜42上の構成の平坦性をより一層向上できる。
<第4実施形態>
図17は、第4実施形態に係るチップコンデンサ81の縦断面図である。図18は、図17に示されるXVIII-XVIII線に沿う横断面図である。図19および図20は、それぞれ図17に示される破線XIXおよび破線XXで囲まれた領域の拡大図である。
図17に示されるように、チップコンデンサ81は、アンカー構造を有するように第1導電体膜10の第1接続領域10aに電気的に接続された第1外部電極7と、アンカー構造を有するように第2導電体膜12の第2接続領域12aに電気的に接続された第2外部電極8とを有している。本実施形態では、アンカー構造を有する第1外部電極7の一態様として、第1外部電極7の下面に第1突起51を含む凹凸が形成され、アンカー構造を有する第2外部電極8の一態様として、第2外部電極8の下面に第2突起52を含む凹凸が形成された例について説明する。
図17および図18に示されるように、誘電体膜11における第1外部電極7の下方に位置する領域には、第1導電体膜10の第1接続領域10aを選択的に露出させる複数の貫通孔82が形成されている。複数の貫通孔82は、基板2の長手方向および短手方向に沿って行列状に配列されており、いずれも平面視矩形状(本実施形態では、平面視正方形状)に形成されている。貫通孔82は、平面視円形状に形成されていてもよい。なお、貫通孔82は、誘電体膜11の厚さと略同一の深さに形成されていてもよいし、誘電体膜11を貫通することにより、その底部が、第1接続領域10a内に位置していてもよい。
第1外部電極7の電極材料は、パッド膜13に形成された第1凹部55に入り込んでいる。これにより、第1外部電極7の下面にパッド膜13に食い込む複数の第1突起51が形成されている。複数の第1突起51は、誘電体膜11に形成された複数の貫通孔82の上方に位置しており、基板2の長手方向および短手方向に沿って行列状に配列されている。
以上、チップコンデンサ81では、内部電極であるパッド膜13に食い込むように第1外部電極7の下面に形成された第1突起51によって、第1外部電極7が、アンカー構造を有するようにパッド膜13に接合されている。このパッド膜13を介することにより、第1導電体膜10に対する第1外部電極7の接続強度を高めることができる。特に、パッド膜13は、誘電体膜11に形成された貫通孔82に埋め込まれているから、接続面積の増加およびアンカー効果により、誘電体膜11に対するパッド膜13の接続強度が高められている。これにより、第1導電体膜10に対する第1外部電極7の接続強度をより一層高めることができる。よって、第1外部電極7と第1導電体膜10とを良好に電気的に接続させることが可能となる。
以上、本発明の実施形態について説明したが、本発明の実施形態はさらに他の形態で実施することもできる。
たとえば、前述の各実施形態および各変形例において、基板2は、半導体基板(シリコン基板)であってもよいし、ガラス(SiO2)や樹脂(たとえばエポキシ樹脂)からなる絶縁性基板であってもよい。基板2が絶縁性基板からなる場合、前述の第1実施形態に係るチップコンデンサ1の変形例を示す図21のように、第1導電体膜10が、基板2の上面3に接するように当該基板2上に配置されていてもよい。むろん、第1実施形態以外の各実施形態および各変形例においても、第1導電体膜10,42が基板2の上面3に接するように当該基板2上に配置された構成が採用されてもよい。
前述のチップコンデンサ1,31,41,61,71,81は、たとえば、電源回路用、高周波回路用、デジタル回路用等の回路素子として、電子機器、携帯電子機器等のモバイル端末に組み込むことができる。
Claims (7)
- 上面を有する基板と、
前記基板の上面に形成された絶縁膜と、
前記絶縁膜の上面の予め定められた領域に配置された第1導電体膜であって、第1接続領域と、第1コンデンサ形成領域とを含む第1導電体膜と、
前記第1導電体膜の前記第1コンデンサ形成領域上に配置された誘電体膜と、
前記絶縁膜および前記誘電体膜上に配置された第2導電体膜であって、前記第1導電体膜に対向しない第2接続領域と、前記誘電体膜を挟んで前記第1導電体膜の前記第1コンデンサ形成領域に対向する第2コンデンサ形成領域とを含む第2導電体膜と、
前記第1導電体膜の前記第1接続領域に電気的に接続された第1外部電極と、
前記第2導電体膜の前記第2接続領域に電気的に接続された第2外部電極とを含み、
前記第1接続領域の下面側には、前記絶縁膜を貫通して前記基板の上面から内側へ凹む第1下地凹部が形成されており、前記第1接続領域は、その下面が前記第1下地凹部に入り込み、かつ、下面に対応する上面に凹部が形成されており、
前記第1外部電極は、前記第1接続領域の上面に形成された凹部を利用してアンカー構造を有するように、前記第1導電体膜の前記第1接続領域に電気的に接続されている、チップコンデンサ。 - 前記第2接続領域の下面側には、前記絶縁膜を貫通して前記基板の上面から内側へ凹む第2下地凹部が形成されており、前記第2接続領域は、その下面が前記第2下地凹部に入り込み、かつ、下面に対応する上面に凹部が形成されており、
前記第2外部電極は、前記第2接続領域の上面に形成された凹部を利用してアンカー構造を有するように、前記第2導電体膜の前記第2接続領域に電気的に接続されている、請求項1に記載のチップコンデンサ。 - 前記第1導電体膜の前記第1接続領域に電気的に接続されるように、前記第1導電体膜の前記第1接続領域上に配置されたパッド膜をさらに含み、
前記第1外部電極は、前記パッド膜を介して前記第1導電体膜の前記第1接続領域に電気的に接続されている、請求項1または2に記載のチップコンデンサ。 - 前記第1下地凹部は、複数形成されており、前記基板の長手方向および短手方向に沿って行列状に配置されている請求項1に記載のチップコンデンサ。
- 前記第2下地凹部は、複数形成されており、前記基板の長手方向および短手方向に沿って行列状に配置されている請求項2に記載のチップコンデンサ。
- 前記第1外部電極は、前記基板の上面側から側面側に回り込むように形成されており、
前記第2外部電極は、前記基板の上面側から側面側に回り込むように形成されている、請求項1〜5のいずれか一項に記載のチップコンデンサ。 - 前記基板は平面視において矩形状であり、
前記第1外部電極は、前記基板の端部において前記基板の三方の側面を被覆するように形成されており、
前記第2外部電極は、前記基板における前記第1外部電極が配置された端部とは反対側の端部において前記基板の三方の側面を被覆するように形成されている、請求項6に記載のチップコンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016085898A JP6731777B2 (ja) | 2016-04-22 | 2016-04-22 | チップコンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016085898A JP6731777B2 (ja) | 2016-04-22 | 2016-04-22 | チップコンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017195321A JP2017195321A (ja) | 2017-10-26 |
JP6731777B2 true JP6731777B2 (ja) | 2020-07-29 |
Family
ID=60155029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016085898A Active JP6731777B2 (ja) | 2016-04-22 | 2016-04-22 | チップコンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6731777B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6455561B2 (ja) * | 2017-06-30 | 2019-01-23 | Tdk株式会社 | 電子部品 |
WO2019203054A1 (ja) * | 2018-04-18 | 2019-10-24 | 株式会社村田製作所 | キャパシタおよびその製造方法 |
JP7150571B2 (ja) * | 2018-11-13 | 2022-10-11 | ローム株式会社 | チップコンデンサおよびチップコンデンサの製造方法 |
JP7230682B2 (ja) * | 2019-05-21 | 2023-03-01 | 株式会社村田製作所 | インダクタ部品 |
JP7378227B2 (ja) | 2019-05-27 | 2023-11-13 | 株式会社村田製作所 | インダクタ部品 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284168A (ja) * | 2000-03-31 | 2001-10-12 | Kyocera Corp | 薄膜電子部品および基板 |
JP2001345232A (ja) * | 2000-03-29 | 2001-12-14 | Kyocera Corp | 薄膜電子部品および基板 |
US9773588B2 (en) * | 2014-05-16 | 2017-09-26 | Rohm Co., Ltd. | Chip parts |
JP6723689B2 (ja) * | 2014-05-16 | 2020-07-15 | ローム株式会社 | チップ部品およびその製造方法、ならびにそれを備えた回路アセンブリおよび電子機器 |
TWI711165B (zh) * | 2014-11-21 | 2020-11-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置及電子裝置 |
-
2016
- 2016-04-22 JP JP2016085898A patent/JP6731777B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017195321A (ja) | 2017-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6802536B2 (ja) | キャパシタ | |
JP6731777B2 (ja) | チップコンデンサ | |
KR100213606B1 (ko) | 반도체장치 및 그 본딩패드구조 | |
JP4572759B2 (ja) | 半導体装置及び電子機器 | |
WO2016052221A1 (ja) | 半導体パッケージおよびその実装構造 | |
JP2017201659A (ja) | 電子部品およびその製造方法 | |
CN110914973B (zh) | 电容器 | |
JP6795327B2 (ja) | チップコンデンサ | |
JP6372640B2 (ja) | キャパシタ | |
JP6674677B2 (ja) | チップ部品およびその製造方法 | |
JP5299158B2 (ja) | 誘電体薄膜素子 | |
US10607779B2 (en) | Chip capacitor having capacitor region directly below external electrode | |
JP4293563B2 (ja) | 半導体装置及び半導体パッケージ | |
JP6788847B2 (ja) | キャパシタ | |
JP7178187B2 (ja) | トレンチキャパシタ | |
JP4654790B2 (ja) | 半導体装置及びその製造方法 | |
JP6399270B1 (ja) | 薄膜デバイスおよび薄膜デバイスの製造方法 | |
JP6562161B2 (ja) | 薄膜デバイスおよび薄膜デバイスの製造方法 | |
JP6819894B2 (ja) | 電子部品 | |
JP2017195320A (ja) | チップコンデンサ | |
JP2008258649A (ja) | 半導体装置 | |
CN117280433A (zh) | 半导体装置 | |
JP2016143782A (ja) | 電子装置 | |
JP2020088183A (ja) | 配線基板及び電子装置 | |
JP2015103776A (ja) | 多層配線用パッド構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200707 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6731777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |