JP6795327B2 - チップコンデンサ - Google Patents

Description

本発明は、チップコンデンサに関する。

特許文献１には、誘電体セラミック層と、当該誘電体セラミック層を挟んで静電容量を形成する複数の内部電極と、各内部電極に接続された外部電極とを備えた積層セラミックコンデンサが開示されている。

特開２００６−３４７７８２号公報

本願発明者らは、基板の上面にコンデンサが形成された構成を有するチップコンデンサを検討している。チップコンデンサの分野では、高耐圧のものが要求されているという課題がある。
そこで、本発明は、耐圧を向上でき、優れた信頼性を有するチップコンデンサを提供することを目的とする。

本発明の一局面に係るチップコンデンサは、上面を有する基板と、前記基板の上面の予め定められた領域に配置された第１導電体膜であって、第１接続領域と、第１コンデンサ形成領域とを含む第１導電体膜と、前記基板の上面に、前記第１導電体膜と間隔を空けて設けられた第１パッド膜と、前記第１導電体膜および前記第１パッド膜を被覆するように、前記第１導電体膜上および前記第１パッド膜上に配置された誘電体膜と、前記誘電体膜上に配置された第２導電体膜であって、前記第１パッド膜に電気的に接続された第２接続領域と、前記誘電体膜を挟んで前記第１導電体膜の前記第１コンデンサ形成領域に対向する第２コンデンサ形成領域とを含む第２導電体膜と、前記第１導電体膜の前記第１接続領域に電気的に接続された第１外部電極と、前記第２導電体膜の前記第２接続領域に電気的に接続された第２外部電極とを含み、前記第１導電体膜と前記第１パッド膜との間に形成された前記間隔が、前記誘電体膜の膜厚以上、当該誘電体膜の膜厚の２倍以下に設定されている。

本発明の他の局面に係るチップコンデンサは、上面を有する基板と、前記基板の上面の予め定められた領域に配置された第１導電体膜であって、第１接続領域と、第１コンデンサ形成領域とを含む第１導電体膜と、前記第１導電体膜と第１間隔を空けて、前記基板の上面に配置された第１パッド膜と、前記第１導電体膜および前記第１パッド膜を被覆するように、前記第１導電体膜上および前記第１パッド膜上に配置された第１誘電体膜と、前記第１誘電体膜上に配置された第２導電体膜であって、前記第１パッド膜に電気的に接続された第２接続領域と、前記第１誘電体膜を挟んで前記第１導電体膜の前記第１コンデンサ形成領域に対向する第２コンデンサ形成領域とを含む第２導電体膜と、前記第１導電体膜の前記第１接続領域に電気的に接続されるように、前記第２導電体膜と第２間隔を空けて、前記第１誘電体膜上に設けられた第２パッド膜と、前記第２導電体膜および前記第２パッド膜を被覆するように、前記第２導電体膜上および前記第２パッド膜上に配置された第２誘電体膜と、前記第２誘電体膜上に配置された第３導電体膜であって、前記第２パッド膜に電気的に接続された第３接続領域と、前記第２誘電体膜を挟んで前記第２導電体膜の前記第２コンデンサ形成領域に対向する第３コンデンサ形成領域とを含む第３導電体膜と、前記第３導電体膜の前記第３接続領域に接合されることによって、前記第２パッド膜を介して前記第１導電体膜および前記第３導電体膜に電気的に接続された第１外部電極と、前記第２導電体膜の前記第２接続領域に電気的に接続された第２外部電極とを含み、前記第１導電体膜と前記第１パッド膜との間に形成された前記第１間隔が、前記第１誘電体膜の膜厚以上、当該第１誘電体膜の膜厚の２倍以下に設定されている。

本発明の一局面に係るチップコンデンサでは、第１導電体膜と第１パッド膜との間の間隔が、誘電体膜の膜厚以上、当該誘電体膜の膜厚の２倍以下に設定されている。これにより、誘電体膜の上面における第１導電体膜と第１パッド膜との間の領域に位置する部分が平坦となるように、第１導電体膜と第１パッド膜との間の領域に誘電体膜を埋め込むことができる。これにより、誘電体膜における第１導電体膜と第１パッド膜との間の領域に位置する部分に段差が形成されるのを抑制できる。その結果、第１導電体膜と第１パッド膜との間の領域に位置する誘電体膜に電界が集中するのを抑制できるから、ブレイクダウン電圧および静電破壊耐量を向上させることができる。よって、耐圧を向上でき、優れた信頼性を有するチップコンデンサを提供できる。

本発明の他の局面に係るチップコンデンサでは、第１導電体膜と第１パッド膜との間の間隔が、第１誘電体膜の膜厚以上、当該第１誘電体膜の膜厚の２倍以下に設定されている。これにより、第１誘電体膜の上面における第１導電体膜と第１パッド膜との間の領域に位置する部分が平坦となるように、第１導電体膜と第１パッド膜との間の領域に、第１誘電体膜を埋め込むことができる。これにより、第１導電体膜と第１パッド膜との間の領域に位置する部分に段差が形成されるのを抑制できる。その結果、第１導電体膜と第１パッド膜との間の領域に位置する第１誘電体膜に電界が集中するのを抑制できるから、ブレイクダウン電圧および静電破壊耐量を向上させることができる。よって、耐圧を向上でき、優れた信頼性を有するチップコンデンサを提供できる。

また、本発明の他の局面に係るチップコンデンサは、導電体膜と誘電体膜とが交互に積層された多層積層構造を有している。多層積層構造とすることにより、基板の上面に対して垂直な縦方向に所定容量のコンデンサ領域を作り込むことができるから、高耐圧化に加えて、大容量化を良好に図ることのできるチップコンデンサを提供できる。

図１は、本発明の第１実施形態に係るチップコンデンサの一部切欠き斜視図である。 図２は、図１に示されるII-II線に沿う縦断面図である。 図３は、図２に示されるIII-III線に沿う横断面図である。 図４は、図２に示されるIV-IV線に沿う横断面図である。 図５は、第１実施形態の第１変形例に係るチップコンデンサの縦断面図である。 図６は、第１実施形態の第２変形例に係るチップコンデンサの一部切欠き斜視図である。 図７は、図６に示されるVII-VII線に沿う縦断面図である。 図８は、図７に示されるVIII-VIII線に沿う横断面図である。 図９（ａ）は、図７に示される破線IXで囲まれた領域の拡大図である。図９（ｂ）は、図９（ａ）に示される領域の他の形態を示す図である。 図１０Ａは、図６に示されるチップコンデンサの製造方法の一工程を示す断面図である。 図１０Ｂは、図１０Ａの次の工程を示す断面図である。 図１０Ｃは、図１０Ｂの次の工程を示す断面図である。 図１１は、第１実施形態の第３変形例に係るチップコンデンサの一部切欠き斜視図である。 図１２は、図１１に示されるXII-XII線に沿う縦断面図である。 図１３は、図１１に示されるXIII-XIII線に沿う縦断面図である。 図１４は、本発明の第２実施形態に係るチップコンデンサの一部切欠き斜視図である。 図１５は、図１４に示されるXV-XV線に沿う縦断面図である。 図１６は、図１５に示されるXVI-XVI線に沿う横断面図である。 図１７は、図１５に示されるXVII-XVII線に沿う横断面図である。 図１８は、図１５に示されるXVIII-XVIII線に沿う横断面図である。 図１９は、第２実施形態の第１変形例に係るチップコンデンサの縦断面図である。 図２０は、第２実施形態の第２変形例に係るチップコンデンサの一部切欠き斜視図である。 図２１は、図２０に示されるXXI-XXI線に沿う縦断面図である。 図２２は、図２０に示されるXXII-XXII線に沿う横断面図である。 図２３（ａ）は、図２１に示される破線XXIIIで囲まれた領域の拡大図である。図２３（ｂ）は、図２３（ａ）に示される領域の他の形態を示す図である。 図２４は、第２実施形態の第３変形例に係るチップコンデンサの一部切欠き斜視図である。 図２５は、図２４に示されるXXV-XXV線に沿う縦断面図である。 図２６は、図２４に示されるXXVI-XXVI線に沿う縦断面図である。 図２７は、図１に示されるチップコンデンサの変形例を示す縦断面図である。

以下では、本発明の複数の実施形態を、添付図面を参照して詳細に説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係るチップコンデンサ１の一部切欠き斜視図である。図２は、図１に示されるII-II線に沿う縦断面図である。図３および図４は、それぞれ図２に示されるIII-III線およびIV-IV線に沿う横断面図である。

図１および図２に示されるように、チップコンデンサ１は、いわゆる０６０３（０．６ｍｍ×０．３ｍｍ）チップ、０４０２（０．４ｍｍ×０．２ｍｍ）チップ、０３０１５（０．３ｍｍ×０．１５ｍｍ）チップ等と称される微小なチップ部品であり、チップ本体を構成する基板２を含む。基板２は、平面視長方形状の上面３と、上面３の反対側に位置し、上面３と略同一形状の下面４と、上面３および下面４を接続する４つの側面５とを含む。以下では、４つの側面５のうち、長手方向に沿う側面５を長手側面５ａといい、短手方向に沿う側面５を短手側面５ｂという。

基板２の長手側面５ａの長さＬは、たとえば０．３ｍｍ以上０．６ｍｍ以下である。基板２の短手側面５ｂの長さＤは、たとえば０．１５ｍｍ以上０．３ｍｍ以下である。基板２の厚さＴは、たとえば０．１ｍｍ以上０．２ｍｍ以下である。基板２の各コーナー部６は、平面視で面取りされたラウンド形状であってもよい。ラウンド形状であれば、その周方向に沿って外力を分散させることができるから、コーナー部６のクラックの発生を抑制できる。

基板２の一端部２ａ側における上面３上には、第１外部電極７が配置されており、基板２の他端部２ｂ側における上面３上には、第２外部電極８が配置されている。第１外部電極７および第２外部電極８は、いずれも、基板２の短手側面５ｂに沿って、平面視長方形状に形成されている。
図２に示されるように、基板２の上面３には、当該基板２の上面３全域を被覆するように絶縁膜９が配置されている。絶縁膜９は、ＳｉＯ_２膜やＳｉＮ膜であってもよい。絶縁膜９上には、第１導電体膜１０と第１パッド膜１１とが配置されている。

図２および図３に示されるように、第１導電体膜１０は、絶縁膜９の予め定められた領域に配置されている。第１導電体膜１０は、基板２の一端部２ａ側から他端部２ｂ側に向けて延びる平面視矩形状（本実施形態では長方形状）に形成されており、基板２の一端部２ａ側に配置された第１接続領域１０ａと、基板２の内方領域側に配置された第１コンデンサ形成領域１０ｂとを一体的に含む。

第１導電体膜１０の第１接続領域１０ａは、第１外部電極７の直下の領域に配置されており、基板２の短手方向に沿う平面視矩形状（本実施形態では長方形状）に形成されている。第１導電体膜１０の第１コンデンサ形成領域１０ｂは、第１導電体膜１０の第１接続領域１０ａから第２外部電極８側に向かって引き出されており、第１外部電極７と第２外部電極８との間の領域を被覆している。第１コンデンサ形成領域１０ｂの第２外部電極８側の端部は、平面視において第２外部電極８外の領域に配置されていてもよいし、平面視において第２外部電極８の一部と重なっていてもよい。

第１パッド膜１１は、第１導電体膜１０から電気的に絶縁されるように当該第１導電体膜１０から間隔を空けて絶縁膜９上に配置されている。以下では、第１導電体膜１０と第１パッド膜１１との間に形成された隙間をスリット１９という。第１パッド膜１１は、第２外部電極８の直下の領域に配置されており、基板２の短手側面５ｂに沿って平面視矩形状（本実施形態では長方形状）に形成されている。第１パッド膜１１の厚さは、第１導電体膜１０の厚さと略同一である。絶縁膜９上には、誘電体膜１２が配置されている。

図２に示されるように、誘電体膜１２は、第１導電体膜１０および第１パッド膜１１を一括して被覆するように絶縁膜９上に配置されている。誘電体膜１２は、ＳｉＯ_２膜やＳｉＮ膜であってもよい。誘電体膜１２は、基板２側からこの順に形成された酸化膜（ＳｉＯ_２膜）／窒化膜（ＳｉＮ膜）／酸化膜（ＳｉＯ_２膜）を含むＯＮＯ膜であってもよい。誘電体膜１２上には、第２導電体膜１３と第２パッド膜１４とが配置されている。

図２および図４に示されるように、第２導電体膜１３は、基板２の他端部２ｂ側から一端部２ａ側に向けて延びる平面視矩形状（本実施形態では長方形状）に形成されており、基板２の他端部２ｂ側に配置された第２接続領域１３ａと、基板２の内方領域側に配置された第２コンデンサ形成領域１３ｂとを一体的に含む。
第２導電体膜１３の第２接続領域１３ａは、第２外部電極８の直下の領域に配置されており、基板２の短手方向に沿う平面視矩形状（本実施形態では長方形状）に形成されている。第２接続領域１３ａは、第１パッド膜１１を選択的に露出させるように誘電体膜１２に形成されたビアホール１５を介して当該第１パッド膜１１に電気的に接続されている。なお、他の形態として、第２導電体膜１３の第２接続領域１３ａがビアホール１５を介して第１パッド膜１１に電気的に接続されていない構成が採用されてもよい。この場合、第２導電体膜１３の第２接続領域１３ａは、誘電体膜１２を挟んで第１パッド膜１１に対向する構成となる。

第２導電体膜１３の第２コンデンサ形成領域１３ｂは、第２導電体膜１３の第２接続領域１３ａから第１外部電極７側に向かって引き出されており、第１外部電極７と第２外部電極８との間の領域を被覆している。第２コンデンサ形成領域１３ｂは、誘電体膜１２を挟んで第１コンデンサ形成領域１０ｂに対向している。第２コンデンサ形成領域１３ｂの第１外部電極７側の端部は、平面視において第１外部電極７外の領域に配置されていてもよいし、平面視において第１外部電極７の一部と重なっていてもよい。

第２パッド膜１４は、第２導電体膜１３から電気的に絶縁されるように当該第２導電体膜１３から間隔を空けて誘電体膜１２上に配置されている。第２パッド膜１４は、第１外部電極７の直下の領域に配置されており、基板２の短手側面５ｂに沿って平面視矩形状（本実施形態では長方形状）に形成されている。第２パッド膜１４の厚さは、第２導電体膜１３の厚さと略同一である。第２パッド膜１４は、第１導電体膜１０の第１接続領域１０ａを選択的に露出させるように誘電体膜１２に形成されたビアホール１６を介して、第１導電体膜１０の第１接続領域１０ａに電気的に接続されている。

図２に示されるように、第１外部電極７と第２外部電極８との間の領域に配置された、第１導電体膜１０、誘電体膜１２および第２導電体膜１３の積層膜により、所定容量のコンデンサ領域Ｃが形成されている。
第１導電体膜１０、第１パッド膜１１、第２導電体膜１３および第２パッド膜１４の材料について補足する。第１導電体膜１０、第１パッド膜１１、第２導電体膜１３および第２パッド膜１４は、ＣｕやＡｌを含む導電材料、たとえばＣｕ，Ａｌ，ＡｌＳｉまたはＡｌＣｕからなっていてもよい。

本実施形態に係るチップコンデンサ１の特徴は、第１導電体膜１０と第１パッド膜１１との間に形成されたスリット１９の幅Ｓが、誘電体膜１２の膜厚Ｗ以上、当該誘電体膜１２の膜厚Ｗの２倍以下（Ｗ≦Ｓ≦２×Ｗ）に設定されていることである。スリット１９の幅Ｓとは、第１導電体膜１０と第１パッド膜１１とが面方向（基板２の上面３に平行な横方向）に対向する対向幅である。

たとえば、スリット１９の幅Ｓが、誘電体膜１２の膜厚Ｗの２倍よりも大きい（Ｓ＞２×Ｗ）場合、スリット１９の上方に配置される誘電体膜１２が基板２の上面３側に窪むことにより、当該誘電体膜１２に段差部が形成される虞がある。誘電体膜１２に段差部が形成されると、当該段差部（特に段差部の角部）に誘電体膜１２が薄くされた薄膜部が形成され、当該薄膜部に電界が集中する虞がある。この電界集中は、チップコンデンサ１の耐圧を表すブレイクダウン電圧および静電破壊耐量を低下させる原因となる。

そこで、本実施形態に係るチップコンデンサ１では、スリット１９の幅Ｓを誘電体膜１２の膜厚Ｗ以上、当該誘電体膜１２の膜厚Ｗの２倍以下（Ｗ≦Ｓ≦２×Ｗ）に設定している。スリット１９の幅Ｓが係る大きさであれば、第１導電体膜１０の第１パッド膜１１に対向する側面に沿って形成される誘電体膜１２と、第１パッド膜１１の第１導電体膜１０に対向する側面に沿って形成される誘電体膜１２とを、スリット１９内で基板２の上面３に平行な横方向に接するように形成できる。

したがって、第１導電体膜１０の第１パッド膜１１に対向する側面に沿って形成される誘電体膜１２と、第１パッド膜１１の第１導電体膜１０に対向する側面に沿って形成される誘電体膜１２との間に段差部が形成されるのを抑制でき、誘電体膜１２の上面におけるスリット１９上に位置する部分を平坦に形成することが可能となる。
このように、チップコンデンサ１では、誘電体膜１２の上面におけるスリット１９の上方に位置する部分に段差が形成されるのを抑制でき、しかも平坦な誘電体膜１２上に第２導電体膜１３を一様な厚さでかつ平坦に形成できるから、誘電体膜１２に電界が集中するのを効果的に抑制できる。これにより、ブレイクダウン電圧および静電破壊耐量を効果的に向上させることができる。

図２を再度参照して、誘電体膜１２上には、第２導電体膜１３と第２パッド膜１４とを被覆するように、第１パッシベーション膜２０が配置されている。第１パッシベーション膜２０は、ＳｉＯ_２膜またはＳｉＮ膜であってもよい。第１パッシベーション膜２０上には、樹脂膜２１が配置されている。樹脂膜２１は、ポリイミドであってもよい。第１パッシベーション膜２０および樹脂膜２１には、第２パッド膜１４の縁部を除く領域を第１パッド領域２２として露出させる第１パッド開口２３と、第２導電体膜１３の第２接続領域１３ａの縁部を除く領域を第２パッド領域２４として選択的に露出させる第２パッド開口２５とが形成されている。

第１パッド開口２３内には、第１外部電極７が配置されている。第１外部電極７は、第１パッド開口２３内において第１パッド領域２２に電気的に接続されている。これにより、第１外部電極７は、第２パッド膜１４を介して第１導電体膜１０に電気的に接続されている。第２パッド開口２５内には、第２外部電極８が配置されている。第２外部電極８は、第２パッド開口２５内において第２パッド領域２４に電気的に接続されている。これにより、第２外部電極８は、第２導電体膜１３に電気的に接続されている。

第１外部電極７は、樹脂膜２１から突出するように形成されており、当該樹脂膜２１を被覆する被覆部７ａを有している。同様に、第２外部電極８は、樹脂膜２１から突出するように形成されており、当該樹脂膜２１を被覆する被覆部８ａを有している。第１外部電極７および第２外部電極８は、いずれも基板２側から順に積層されたＮｉ膜と、Ｐｄ膜と、Ａｕ膜とを含むＮｉ／Ｐｄ／Ａｕ積層膜であってもよい。

図１〜図４に示されるように、基板２の側面５には、当該側面５全域を被覆するように第２パッシベーション膜２６が配置されている。第２パッシベーション膜２６は、ＳｉＯ_２膜またはＳｉＮ膜であってもよい。
以上、本実施形態に係るチップコンデンサ１では、第１導電体膜１０と第１パッド膜１１との間に設けられたスリット１９の幅Ｓが、誘電体膜１２の膜厚Ｗ以上、当該誘電体膜１２の膜厚Ｗの２倍以下（Ｗ≦Ｓ≦２×Ｗ）に設定されている。これにより、誘電体膜１２の上面におけるスリット１９上に位置する部分が平坦となるように、誘電体膜１２をスリット１９に埋め込むことができる。

これにより、誘電体膜１２におけるスリット１９の上方に位置する部分に段差が形成されるのを抑制でき、しかも平坦な誘電体膜１２上に第２導電体膜１３を一様な厚さでかつ平坦に形成できる。その結果、誘電体膜１２における第１導電体膜１０と第１パッド膜１１との間に位置する誘電体膜１２に電界が集中するのを抑制でき、ブレイクダウン電圧および静電破壊耐量を向上させることができる。よって、耐圧を向上でき、優れた信頼性を有するチップコンデンサ１を提供できる。

＜第１実施形態の第１変形例＞
図５は、第１実施形態の第１変形例に係るチップコンデンサ３１の縦断面図である。チップコンデンサ３１が前述の第１実施形態に係るチップコンデンサ１と異なる点は、第１導電体膜１０と誘電体膜１２との間にバリアメタル膜３２が介在されている点である。チップコンデンサ３１におけるその他の構成は、前述の第１実施形態に係るチップコンデンサ１の構成と同様であるので、同一の参照符号を付して、説明を省略する。

バリアメタル膜３２は、第１導電体膜１０の平面形状に整合する平面形状を有しており、第１導電体膜１０の全域を被覆している。バリアメタル膜３２の厚さは、第１導電体膜１０の厚さよりも小さい。バリアメタル膜３２の厚さは、たとえば第１導電体膜１０の厚さの０．０１倍〜０．１倍程度である。第１導電体膜１０の厚さは、たとえば１０００Å以上３００００Å以下であり、バリアメタル膜３２の厚さは、たとえば１００Å以上３０００Å以下である。バリアメタル膜３２の材料としては、Ｔｉ，ＴｉＮ，Ｗ，ＴｉＷ等を例示できる。

なお、図５では、バリアメタル膜３２が、第１パッド膜１１の平面形状に整合する平面形状で第１パッド膜１１の全域を被覆している例を示しているが、バリアメタル膜３２が第１パッド膜１１を被覆していない構成が採用されてもよい。
第１導電体膜１０の上面には、しばしばヒロック（hillock）と称される微細な凹凸が形成されることがある。たとえば、ヒロックに入り込んだ誘電体膜１２を挟んで第１導電体膜１０と第２導電体膜１３とが対向する部分では、電界が局所的に集中する虞がある。この不所望かつ局所的な電界集中は、ブレイクダウン電圧および静電破壊耐量を低下させる一つの原因となる。

そこで、本変形例では、第１導電体膜１０の上面を被覆するようにバリアメタル膜３２を形成し、第１導電体膜１０に形成されるヒロックを埋めている。これにより、第１導電体膜１０の上面に形成されるヒロックに誘電体膜１２が入り込むのを抑制できるから、ヒロックに起因する不所望かつ局所的な電界集中を抑制できる。また、これと同時に、第１導電体膜１０上においてバリアメタル膜３２の平坦面を形成できるので、その上に積層される第２導電体膜１３等の平坦性をより一層向上させることができる。その結果、ブレイクダウン電圧および静電破壊耐量を向上させて高耐圧化を図ることが可能となるチップコンデンサ４１を提供できる。

＜第１実施形態の第２変形例＞
図６は、第１実施形態の第２変形例に係るチップコンデンサ４１の一部切欠き斜視図である。図７は、図６に示されるVII-VII線に沿う縦断面図である。図８は、図７に示されるVIII-VIII線に沿う横断面図である。図９（ａ）は、図７に示される破線IXで囲まれた領域の拡大図である。図９（ｂ）は、図９（ａ）に示される領域の他の形態を示す図である。

チップコンデンサ４１が前述の第１実施形態に係るチップコンデンサ１と異なる点は、第１外部電極７が、アンカー構造を有するように第２パッド膜１４に接合され、第２外部電極８が、アンカー構造を有するように第２導電体膜１３の第２接続領域１３ａに接合されていることである。チップコンデンサ４１におけるその他の構成は、前述の第１実施形態に係るチップコンデンサ１の構成と同様であるので、同一の参照符号を付して、説明を省略する。

本変形例では、第２パッド膜１４との間でアンカー構造を有する第１外部電極７の一態様として、第１外部電極７の下面に第１突起４２を含む凹凸が形成され、第２接続領域１３ａとの間でアンカー構造を有する第２外部電極８の一態様として、第２外部電極８の下面に第２突起４３を含む凹凸が形成された例について説明する。
本変形例は、係る構成を具備することにより、第２パッド膜１４に対する第１外部電極７の接続強度および第２接続領域１３ａに対する第２外部電極８の接続強度を高めて、接続不良の発生を抑制しようとするものである。以下、第１突起４２および第２突起４３ならびにその周辺の構成について具体的に説明する。

図７および図８に示されるように、誘電体膜１２における第１外部電極７の下方に位置する領域には、第１導電体膜１０の第１接続領域１０ａを選択的に露出させる複数の第１ビアホール４４が形成されている。複数の第１ビアホール４４は、基板２の長手方向および短手方向に沿って行列状に配列されており、いずれも平面視矩形状（本変形例では平面視正方形状）に形成されている。

一方、誘電体膜１２における第２外部電極８の下方に位置する領域には、第１パッド膜１１を選択的に露出させる複数の第２ビアホール４５が形成されている。複数の第２ビアホール４５は、基板２の長手方向および短手方向に沿って行列状に配列されており、いずれも平面視矩形状（本変形例では、平面視正方形状）に形成されている。
なお、第１ビアホール４４および第２ビアホール４５は、平面視円形状に形成されていてもよい。第１ビアホール４４および第２ビアホール４５は、図９（ａ）に示されるように、誘電体膜１２の厚さと略同一の深さに形成されていてもよい。また、第１ビアホール４４および第２ビアホール４５は、図９（ｂ）に示されるように、それらの底部が、誘電体膜１２を貫通して第１導電体膜１０内および第１パッド膜１１内に位置するように形成されていてもよい。

図９（ａ）に示されるように、第２パッド膜１４は、その上面および下面が誘電体膜１２の上面および複数の第１ビアホール４４の内壁面に沿って形成されている。第２パッド膜１４における各第１ビアホール４４の直上に位置する部分には、第１ビアホール４４側に向かって窪んだ第１凹部４６が形成されている。一方、第２導電体膜１３の第２接続領域１３ａは、その上面および下面が誘電体膜１２の上面および複数の第２ビアホール４５の内壁面に沿って形成されている。第２導電体膜１３の第２接続領域１３ａにおける各第２ビアホール４５の直上に位置する部分には、第２ビアホール４５側に向かって窪んだ第２凹部４７が形成されている。

第１外部電極７の第１突起４２は、当該第１外部電極７の電極材料が第２パッド膜１４に形成された第１凹部４６に入り込むことにより形成されている。これにより、第１外部電極７の下面に第２パッド膜１４に食い込む複数の第１突起４２が形成されている。複数の第１突起４２は、誘電体膜１２に形成された複数の第１ビアホール４４の上方に位置しており、基板２の長手方向および短手方向に沿って行列状に配列されている。

同様に、第２外部電極８の第２突起４３は、当該第２外部電極８の電極材料が第２導電体膜１３の第２接続領域１３ａに形成された第２凹部４７に入り込むことにより形成されている。これにより、第２外部電極８の下面に第２接続領域１３ａに食い込む複数の第２突起４３が形成されている。複数の第２突起４３は、誘電体膜１２に形成された複数の第２ビアホール４５の上方に位置しており、基板２の長手方向および短手方向に沿って行列状に配列されている。

さらに、図６および図７に示されるように、第１外部電極７の上面には、基板２の上面３側に向かって窪んだ複数の第１上面凹部４８が形成されている。複数の第１上面凹部４８は、第２パッド膜１４の第１凹部４６に、第１外部電極７の電極材料が入り込むことにより形成されており、第１外部電極７の下面に形成された複数の第１突起４２の上方に位置している。これにより、複数の第１上面凹部４８が、基板２の長手方向および短手方向に沿って行列状に配列されている。

同様に、第２外部電極８の上面には、基板２の上面３側に向かって窪んだ複数の第２上面凹部４９が形成されている。複数の第２上面凹部４９は、第２導電体膜１３の第２凹部４７に、第２外部電極８の電極材料が入り込むことにより形成されており、第２外部電極８の下面に形成された複数の第２突起４３の上方に位置している。これにより、複数の第２上面凹部４９が、基板２の長手方向および短手方向に沿って行列状に配列されている。

複数の第１上面凹部４８がその上面に形成された第１外部電極７、および、複数の第２上面凹部４９がその上面に形成された第２外部電極８によれば、複数の第１上面凹部４８により、第１外部電極７の表面積を増加させることができ、複数の第２上面凹部４９により、第２外部電極８の表面積を増加させることができる。これにより、チップコンデンサ４１を実装基板に実装する際に、第１外部電極７および第２外部電極８に対する導電性接合材（たとえば半田）の接続面積を増加させることができる。よって、チップコンデンサ４１を実装基板に良好に実装できる。

以上、チップコンデンサ４１では、内部電極である第２パッド膜１４に食い込むように第１外部電極７の下面に形成された第１突起４２によって、第１外部電極７が、アンカー構造を有するように第２パッド膜１４に接合されている。これにより、第２パッド膜１４に対する第１外部電極７の接続強度を高めることができる。
特に、第２パッド膜１４は、誘電体膜１２に形成された第１ビアホール４４に埋め込まれているから、接続面積の増加およびアンカー効果により、誘電体膜１２に対する第２パッド膜１４の接続強度が高められている。したがって、この第２パッド膜１４を介することによって、第１導電体膜１０に対する第１外部電極７の接続強度を高めることができる。その結果、第１外部電極７と第１導電体膜１０とを良好に電気的に接続させることが可能となる。

また、チップコンデンサ４１では、内部電極である第２導電体膜１３の第２接続領域１３ａに食い込むように第２外部電極８の下面に形成された第２突起４３によって、第２外部電極８が、アンカー構造を有するように第２接続領域１３ａに接合されている。これにより、第２導電体膜１３に対する第２外部電極８の接続強度を高めることができる。
特に、第２導電体膜１３の第２接続領域１３ａは、誘電体膜１２に形成された第２ビアホール４５に埋め込まれているから、接続面積の増加およびアンカー効果により、誘電体膜１２に対する第２接続領域１３ａの接続強度が高められている。したがって、この第２接続領域１３ａを介することによって、第２導電体膜１３に対する第２外部電極８の接続強度を高めることができる。その結果、第１外部電極７と第２導電体膜１３とを良好に電気的に接続させることが可能となる。

なお、本変形例では、第１突起４２、第１ビアホール４４、第１凹部４６および第１上面凹部４８が平面視において行列状に配列された例について説明した。しかし、チップコンデンサ４１は、第１突起４２、第１ビアホール４４、第１凹部４６および第１上面凹部４８が平面視においてランダムなドッド状、千鳥状、基板２の長手方向に沿うストライプ状、基板２の短手方向に沿うストライプ状または格子状に配列される構成とされてもよい。

また、本変形例では、第２突起４３、第２ビアホール４５、第２凹部４７および第２上面凹部４９が平面視において行列状に配列された例について説明した。しかし、チップコンデンサ４１は、第２突起４３、第２ビアホール４５、第２凹部４７および第２上面凹部４９が平面視においてランダムなドッド状、千鳥状、基板２の長手方向に沿うストライプ状、基板２の短手方向に沿うストライプ状または格子状に配列される構成とされてもよい。

＜チップコンデンサ４１の製造方法＞
次に、図１０Ａ〜図１０Ｃを参照して、チップコンデンサ４１の製造方法の一例について説明する。図１０Ａ〜図１０Ｃは、図１１（ａ）に対応する部分の拡大断面図であり、図６に示されるチップコンデンサ４１の製造方法の一工程を示す断面図である。以下では、必要に応じて図７も参照する。

図１０Ａに示されるように、まず、複数のチップコンデンサ４１に個片化される前の基板２が用意される。次に、基板２の表面に絶縁膜９が形成される。絶縁膜９は、熱酸化処理により基板２の表面を酸化させることにより形成されてもよいし、ＣＶＤ法により基板２の表面に絶縁材料を堆積させることにより形成されてもよい。
次に、絶縁膜９上に導電体膜が形成されて、所定形状にパターニングされる。これにより、第１導電体膜１０および第１パッド膜１１が形成される（図７も併せて参照）。次に、第１導電体膜１０および第１パッド膜１１を被覆するように、誘電体膜１２が第１導電体膜１０上に形成される。

次に、図１０Ｂに示されるように、誘電体膜１２上に複数の第１ビアホール４４および複数の第２ビアホール４５を形成すべき領域に選択的に開口５０ａを有するレジストマスク５０が形成される。次に、たとえばレジストマスク５０を介するドライエッチングにより誘電体膜１２の不要な部分が除去される。これにより、誘電体膜１２に第１ビアホール４４および第２ビアホール４５が形成される。その後、レジストマスク５０は除去される。

次に、誘電体膜１２上に導電体膜が形成されて、所定形状にパターニングされる。これにより、第２導電体膜１３および第２パッド膜１４が形成される（図７も併せて参照）。この工程では、第２パッド膜１４における各第１ビアホール４４の直上に位置する部分に、第１ビアホール４４側に向かって窪んだ第１凹部４６が形成される。また、この工程では、第２導電体膜１３の第２接続領域１３ａにおける各第２ビアホール４５の直上に位置する部分に、第２ビアホール４５側に向かって窪んだ第２凹部４７が形成される。

次に、第２導電体膜１３および第２パッド膜１４を被覆するように第１パッシベーション膜２０と樹脂膜２１とが誘電体膜１２上に形成される（図７も併せて参照）。次に、第１パッシベーション膜２０と樹脂膜２１とがパターニングされて、第２パッド膜１４を第１パッド領域２２として選択的に露出させる第１パッド開口２３と、第２導電体膜１３の第２接続領域１３ａを第２パッド領域２４として選択的に露出させる第２パッド開口２５とが形成される。

次に、図１０Ｃを再度参照して、めっき処理によって、第１パッド開口２３から露出する第２パッド膜１４上および第２パッド開口２５から露出する第２導電体膜１３の第２接続領域１３ａ上に、基板２側からＮｉ膜と、Ｐｄ膜と、Ａｕ膜とが順に形成される。これにより、Ｎｉ／Ｐｄ／Ａｕ積層膜からなる第１外部電極７および第２外部電極８が形成される。

この工程では、第１外部電極７の電極材料が第２パッド膜１４の第１凹部４６に入り込む。これにより、第１外部電極７の下面に複数の第１突起４２が形成されると共に、第１外部電極７の上面における第１突起４２に対応する位置に第１上面凹部４８が形成される。また、この工程では、第２外部電極８の電極材料が第２導電体膜１３の第２接続領域１３ａの第１凹部４６に入り込む。これにより、第２外部電極８の下面に複数の第２突起４３が形成されると共に、第２外部電極８の上面における第２突起４３に対応する位置に第２上面凹部４９が形成される。

その後、基板２が選択的に切断されて、複数のチップコンデンサ４１に個片化される。このようにして、チップコンデンサ４１が製造される。
＜第１実施形態の第３変形例＞
図１１は、第１実施形態の第３変形例に係るチップコンデンサ５１の一部切欠き斜視図である。図１２は、図１１に示されるXII-XII線に沿う縦断面図である。図１３は、図１１に示されるXIII-XIII線に沿う縦断面図である。図１１〜図１３において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して、説明を省略する。

図１１〜図１３に示されるように、前述の基板２の一端部２ａ側における上面３には、第１外部電極５２が配置されており、基板２の他端部２ｂ側における上面３には、第２外部電極５３が配置されている。第１外部電極５２および第２外部電極５３は、いずれも、基板２の短手側面５ｂに沿って、平面視長方形状に形成されている。第１外部電極５２は、基板２の上面３上から長手側面５ａおよび短手側面５ｂに回り込み、基板２の三方の側面５を被覆する被覆部５２ａを有している。同様に、第２外部電極５３は、基板２の上面３上から長手側面５ａおよび短手側面５ｂに回り込み、基板２の三方の側面５を被覆する被覆部５３ａを有している。

誘電体膜１２上には、前述の第１パッシベーション膜２０と樹脂膜２１とが形成されている。第１パッシベーション膜２０および樹脂膜２１には、第１切欠部５５と、第２切欠部５７とが形成されている。第１切欠部５５は、第２パッド膜１４の第１外部電極５２側の縁部を除く領域を第１パッド領域５４として選択的に露出させている。第２切欠部５７は、第２導電体膜１３の第２接続領域１３ａの第２外部電極５３側の縁部を除く領域を第２パッド領域５６として選択的に露出させている。これら第１切欠部５５および第２切欠部５７により、基板２の内方側の領域のみが第１パッシベーション膜２０および樹脂膜２１により被覆された構成とされている。

第１切欠部５５から露出する第１パッド領域５４上には、当該第１パッド領域５４に電気的に接続されるように第１外部電極５２が配置されている。これにより、第１外部電極５２は、第２パッド膜１４を介して第１導電体膜１０に電気的に接続されている。第２切欠部５７から露出する第２パッド領域５６上には、当該第２パッド領域５６に電気的に接続されるように第２外部電極５３が配置されている。これにより、第２外部電極５３は、第２導電体膜１３に電気的に接続されている。

第１外部電極５２は、樹脂膜２１から突出するように形成されており、当該樹脂膜２１を被覆する被覆部５２ｂを有している。同様に、第２外部電極５３は、樹脂膜２１から突出するように形成されており、当該樹脂膜２１を被覆する被覆部５３ｂを有している。第１外部電極５２および第２外部電極５３は、基板２側から順に積層されたＮｉ膜と、Ｐｄ膜と、Ａｕ膜とを含むＮｉ／Ｐｄ／Ａｕ積層膜であってもよい。

以上、チップコンデンサ５１は、基板２の側面５に回り込むように形成された第１外部電極５２と、基板２の側面５に回り込むように形成された第２外部電極５３とを含む。これにより、第１外部電極５２および第２外部電極５３に対する導電性接合材（たとえば半田）の接着面積を増加させることができるから、実装状態におけるチップコンデンサ５１の接続強度を高めることができる。さらに、実装状態では、基板２の３つの側面５を被覆する第１外部電極５２および第２外部電極５３によって、三方向からチップコンデンサ５１を保持することが可能となるから、チップコンデンサ５１の実装形状を一層安定化させることができる。

＜第２実施形態＞
図１４は、本発明の第２実施形態に係るチップコンデンサ６１の一部切欠き斜視図である。図１５は、図１４に示されるXV-XV線に沿う縦断面図である。図１６〜図１８は、それぞれ図１５に示されるXVI-XVI線、XVII-XVII線およびXVIII-XVIII線に沿う横断面図である。図１４〜図１８において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して、説明を省略する。

図１４〜図１８に示されるように、チップコンデンサ６１は、いわゆる０６０３チップ、０４０２チップ、０３０１５チップ等と称される微小なチップ部品であり、前述の基板２を含む。基板２の一端部２ａ側における上面３には、前述の第１外部電極７が配置されており、基板２の他端部２ｂ側における上面３には、前述の第２外部電極８が配置されている。

図１５に示されるように、本実施形態に係るチップコンデンサ６１は、導電体膜と誘電体膜とが、基板２の上面３に垂直な縦方向に交互に複数積層された多層積層構造を有している。本実施形態では、係る構成を具備することにより、基板２の上面３という限られた面積内において容量値の増大が図られている。
図１５に示されるように、基板２の上面３上には、当該基板２の上面３全域を被覆するように前述の絶縁膜９が配置されている。絶縁膜９上には、第１導電体膜６２と第１パッド膜６３とが配置されている。

図１５および図１６に示されるように、第１導電体膜６２は、絶縁膜９の予め定められた領域に配置されている。第１導電体膜６２は、基板２の一端部２ａ側から他端部２ｂ側に向けて延びる平面視矩形状（本実施形態では長方形状）に形成されており、基板２の一端部２ａ側に配置された第１接続領域６２ａと、基板２の内方領域側に配置された第１コンデンサ形成領域６２ｂとを一体的に含む。

第１導電体膜６２の第１接続領域６２ａは、第１外部電極７の直下の領域に配置されており、基板２の短手方向に沿う平面視矩形状（本実施形態では長方形状）に形成されている。第１導電体膜６２の第１コンデンサ形成領域６２ｂは、第１導電体膜６２の第１接続領域６２ａから第２外部電極８側に向かって引き出されており、第１外部電極７と第２外部電極８との間の領域を被覆している。第１コンデンサ形成領域６２ｂの第２外部電極８側の端部は、平面視において第２外部電極８外の領域に配置されていてもよいし、平面視において第２外部電極８の一部と重なっていてもよい。

第１パッド膜６３は、第１導電体膜６２から電気的に絶縁されるように当該第１導電体膜６２から間隔を空けて絶縁膜９上に配置されている。以下では、第１導電体膜６２と第１パッド膜６３との間に形成された隙間を第１スリット７６という。第１パッド膜６３は、第２外部電極８の直下の領域に配置されており、基板２の短手側面５ｂに沿って平面視矩形状（本実施形態では長方形状）に形成されている。第１パッド膜６３の厚さは、第１導電体膜６２の厚さと略同一である。絶縁膜９上には、第１誘電体膜６４が配置されている。

図１５に示されるように、第１誘電体膜６４は、第１導電体膜６２および第１パッド膜６３を一括して被覆するように絶縁膜９上に配置されている。第１誘電体膜６４は、ＳｉＯ_２膜やＳｉＮ膜であってもよい。第１誘電体膜６４は、基板２側からこの順に形成された酸化膜（ＳｉＯ_２膜）／窒化膜（ＳｉＮ膜）／酸化膜（ＳｉＯ_２膜）を含むＯＮＯ膜であってもよい。第１誘電体膜６４上には、第２導電体膜６５と第２パッド膜６６とが配置されている。

図５および図１７に示されるように、第２導電体膜６５は、基板２の他端部２ｂ側から一端部２ａ側に向けて延びる平面視矩形状（本実施形態では長方形状）に形成されており、基板２の他端部２ｂ側に配置された第２接続領域６５ａと、基板２の内方領域側に配置された第２コンデンサ形成領域６５ｂとを一体的に含む。
第２導電体膜６５の第２接続領域６５ａは、第２外部電極８の直下の領域に配置されており、基板２の短手方向に沿う平面視矩形状（本実施形態では長方形状）に形成されている。第２接続領域６５ａは、第１パッド膜６３を選択的に露出させるように第１誘電体膜６４に形成されたビアホール６７を介して当該第１パッド膜６３に電気的に接続されている。なお、他の形態として、第２導電体膜６５の第２接続領域６５ａがビアホール６７を介して第１パッド膜６３に電気的に接続されていない構成が採用されてもよい。この場合、第２導電体膜６５の第２接続領域６５ａは、第１誘電体膜６４を挟んで第１パッド膜６３に対向する構成となる。

第２導電体膜６５の第２コンデンサ形成領域６５ｂは、第２導電体膜６５の第２接続領域６５ａから第１外部電極７側に向かって引き出されており、第１外部電極７と第２外部電極８との間の領域を被覆している。第２コンデンサ形成領域６５ｂは、第１誘電体膜６４を挟んで第１コンデンサ形成領域６２ｂに対向している。第２コンデンサ形成領域６５ｂの第１外部電極７側の端部は、平面視において第１外部電極７外の領域に配置されていてもよいし、平面視において第１外部電極７の一部と重なっていてもよい。

第２パッド膜６６は、第２導電体膜６５から電気的に絶縁されるように当該第２導電体膜６５から間隔を空けて第１誘電体膜６４上に配置されている。以下では、第２導電体膜６５と第２パッド膜６６との間に形成された隙間を第２スリット７７という。第２パッド膜６６は、基板２の一端部２ａ側において第１外部電極７の直下の領域に配置されており、基板２の短手側面５ｂに沿って平面視矩形状（本実施形態では長方形状）に形成されている。第２パッド膜６６の厚さは、第２導電体膜６５の厚さと略同一である。第２パッド膜６６は、第１導電体膜６２の第１接続領域６２ａを選択的に露出させるように第１誘電体膜６４に形成されたビアホール６８を介して、第１導電体膜６２の第１接続領域６２ａに電気的に接続されている。第１誘電体膜６４上には、第２誘電体膜６９が配置されている。

図１５に示されるように、第２誘電体膜６９は、第２導電体膜６５および第２パッド膜６６を一括して被覆するように第１誘電体膜６４上に配置されている。第２誘電体膜６９は、ＳｉＯ_２膜やＳｉＮ膜であってもよい。第２誘電体膜６９は、基板２側からこの順に形成された酸化膜（ＳｉＯ_２膜）／窒化膜（ＳｉＮ膜）／酸化膜（ＳｉＯ_２膜）を含むＯＮＯ膜であってもよい。第２誘電体膜６９上には、第３導電体膜７０と第３パッド膜７１とが配置されている。

図１５および図１８に示されるように、第３導電体膜７０は、第２誘電体膜６９の上面の予め定められた領域を被覆するように第２誘電体膜６９上に配置されている。第３導電体膜７０は、基板２の一端部２ａ側から他端部２ｂ側に向けて延びる平面視矩形状（本実施形態では長方形状）に形成されており、基板２の一端部２ａ側に配置された第３接続領域７０ａと、基板２の内方領域側に配置された第３コンデンサ形成領域７０ｂとを一体的に含む。

第３導電体膜７０の第３接続領域７０ａは、第１外部電極７の直下の領域に配置されており、基板２の短手方向に沿う平面視矩形状（本実施形態では長方形状）に形成されている。第３接続領域７０ａは、第２パッド膜６６を選択的に露出させるように第２誘電体膜６９に形成されたビアホール７２を介して、第２パッド膜６６に電気的に接続されている。

第３導電体膜７０の第３コンデンサ形成領域７０ｂは、第３導電体膜７０の第３接続領域７０ａから第２外部電極８側に向かって引き出されており、第１外部電極７と第２外部電極８との間の領域を被覆している。第３コンデンサ形成領域７０ｂの第２外部電極８側の端部は、平面視において第２外部電極８外の領域に配置されていてもよいし、平面視において第２外部電極８の一部と重なっていてもよい。

第３パッド膜７１は、第３導電体膜７０から電気的に絶縁されるように当該第３導電体膜７０から間隔を空けて第２誘電体膜６９上に配置されている。第３パッド膜７１は、第２外部電極８の直下の領域に配置されており、基板２の短手側面５ｂに沿って平面視矩形状（本実施形態では長方形状）に形成されている。第３パッド膜７１の厚さは、第３導電体膜７０の厚さと略同一である。第３パッド膜７１は、第２導電体膜６５の第２接続領域６５ａを選択的に露出させるように第２誘電体膜６９に形成されたビアホール７３を介して、第２導電体膜６５の第２接続領域６５ａに電気的に接続されている。

図１５に示されるように、第１導電体膜６２、第１誘電体膜６４および第２導電体膜６５の積層膜により、所定容量の第１コンデンサ領域Ｃ１が形成され、第２導電体膜６５、第２誘電体膜６９および第３導電体膜７０の積層膜により、所定容量の第２コンデンサ領域Ｃ２が形成されている。したがって、本実施形態では、第１コンデンサ領域Ｃ１および第２コンデンサ領域Ｃ２が、基板２の上面３に垂直な縦方向に積層されることによって、基板２を大型化せずに容量値の増加が図られている。

第１導電体膜６２、第１パッド膜６３、第２導電体膜６５、第２パッド膜６６、第３導電体膜７０および第３パッド膜７１の材料について補足する。第１導電体膜６２、第１パッド膜６３、第２導電体膜６５、第２パッド膜６６、第３導電体膜７０および第３パッド膜７１は、ＣｕやＡｌを含む導電材料、たとえばＣｕ，Ａｌ，ＡｌＳｉまたはＡｌＣｕからなっていてもよい。

本実施形態に係るチップコンデンサ６１の特徴は、第１導電体膜６２と第１パッド膜６３との間に形成された第１スリット７６の幅Ｓ_１が、第１誘電体膜６４の膜厚Ｗ_１以上、当該第１誘電体膜６４の膜厚Ｗ_１の２倍以下（Ｗ_１≦Ｓ_１≦２×Ｗ_１）に設定されていることである。これに加えて、本実施形態では、第２導電体膜６５と第２パッド膜６６との間に形成された第２スリット７７の幅Ｓ_２が、第２誘電体膜６９の膜厚Ｗ_２以上、当該第２誘電体膜６９の膜厚Ｗ_２の２倍以下（Ｗ_２≦Ｓ_２≦２×Ｗ_２）に設定されている。

第１スリット７６の幅Ｓ_１とは、第１導電体膜６２と第１パッド膜６３とが面方向（基板２の上面３に平行な横方向）に対向する対向幅である。第２スリット７７の幅Ｓ_２とは、第２導電体膜６５と第２パッド膜６６とが面方向（基板２の上面３に平行な横方向）に対向する対向幅である。
第１スリット７６の幅Ｓ_１が係る大きさであれば、第１導電体膜６２の第１パッド膜６３に対向する側面に沿って形成される第１誘電体膜６４と、第１パッド膜６３の第１導電体膜６２に対向する側面に沿って形成される第１誘電体膜６４とを、第１スリット７６内で基板２の上面３に平行な横方向に接するように形成できる。したがって、第１導電体膜６２の第１パッド膜６３に対向する側面に沿って形成される第１誘電体膜６４と、第１パッド膜６３の第１導電体膜６２に対向する側面に沿って形成される第１誘電体膜６４との間に段差部が形成されるのを抑制でき、第１誘電体膜６４の上面における第１スリット７６上に位置する部分を平坦に形成することが可能となる。

同様に、第２スリット７７の幅Ｓ_２が係る大きさであれば、第２導電体膜６５の第２パッド膜６６に対向する側面に沿って形成される第２誘電体膜６９と、第２パッド膜６６の第１導電体膜６２に対向する側面に沿って形成される第２導電体膜６５とを、第２スリット７７内で基板２の上面３に平行な横方向に接するように形成できる。したがって、第２導電体膜６５の第２パッド膜６６に対向する側面に沿って形成される第２誘電体膜６９と、第２パッド膜６６の第２導電体膜６５に対向する側面に沿って形成される第２誘電体膜６９との間に段差部が形成されるのを抑制でき、第２導電体膜６５の上面における第２スリット７７上に位置する部分を平坦に形成することが可能となる。

このように、チップコンデンサ６１では、第１誘電体膜６４の上面における第１スリット７６上に位置する部分に段差が形成されるのを抑制でき、しかも平坦な第１誘電体膜６４上に第２導電体膜６５を一様な厚さでかつ平坦に形成できるから、第１誘電体膜６４に電界が集中するのを効果的に抑制できる。同様に、チップコンデンサ６１では、第２誘電体膜６９の上面における第２スリット７７上に位置する部分に段差が形成されるのを抑制でき、しかも平坦な第２誘電体膜６９上に第３導電体膜７０を一様な厚さでかつ平坦に形成できるから、第２誘電体膜６９に電界が集中するのを効果的に抑制できる。これにより、ブレイクダウン電圧および静電破壊耐量を効果的に向上させることができる。

図１５を再度参照して、第２誘電体膜６９上には、第３導電体膜７０と第３パッド膜７１とを被覆するように、前述の第１パッシベーション膜２０と樹脂膜２１とが配置されている。また、基板２の側面５には、前述の第２パッシベーション膜２６が配置されている。第１パッシベーション膜２０および樹脂膜２１には、第３導電体膜７０の第３接続領域７０ａを第１パッド領域７８として選択的に露出させる第１パッド開口７９と、第３パッド膜７１の縁部を除く領域を第２パッド領域８０として露出させる第２パッド開口８１とが形成されている。

第１パッド開口７９内には、第１外部電極７が配置されている。第１外部電極７は、第１パッド開口７９内において第１パッド領域７８に電気的に接続されている。これにより、第１外部電極７は、第２パッド膜６６を介して第１導電体膜６２および第３導電体膜７０に電気的に接続されている。第２パッド開口８１内には、第２外部電極８が配置されている。第２外部電極８は、第２パッド開口８１内において第２パッド領域８０に電気的に接続されている。これにより、第２外部電極８は、第３パッド膜７１を介して第２導電体膜６５に電気的に接続されている。

以上、本実施形態に係るチップコンデンサ６１では、第１導電体膜６２と第１パッド膜６３との間に形成された第１スリット７６の幅Ｓ_１が、第１誘電体膜６４の膜厚Ｗ_１以上、当該第１誘電体膜６４の膜厚Ｗ_１の２倍以下（Ｗ_１≦Ｓ_１≦２×Ｗ_１）に設定されている。これにより、第１誘電体膜６４の上面における第１スリット７６上に位置する部分が平坦となるように、第１誘電体膜６４を第１スリット７６に埋め込むことができる。その結果、第１誘電体膜６４における第１スリット７６上に位置する部分に段差が形成されるのを抑制でき、しかも平坦な第１誘電体膜６４上に第２導電体膜６５を一様な厚さでかつ平坦に形成できる。

同様に、第２導電体膜６５と第２パッド膜６６との間に形成された第２スリット７７の幅Ｓ_２が、第２誘電体膜６９の膜厚Ｗ_２以上、当該第２誘電体膜６９の膜厚Ｗ_２の２倍以下（Ｗ_２≦Ｓ_２≦２×Ｗ_２）に設定されている。これにより、第２誘電体膜６９の上面における第２スリット７７上に位置する部分が平坦となるように、第２誘電体膜６９を第２スリット７７に埋め込むことができる。その結果、第２誘電体膜６９における第２スリット７７上に位置する部分に段差が形成されるのを抑制でき、しかも平坦な第２誘電体膜６９上に第３導電体膜７０を一様な厚さでかつ平坦に形成できる。

よって、本実施形態に係るチップコンデンサ６１によれば、第１誘電体膜６４に電界が集中するのを効果的に抑制でき、第２誘電体膜６９に電界が集中するのを効果的に抑制できるから、ブレイクダウン電圧および静電破壊耐量を効果的に向上させることができる。
また、本実施形態の構成によれば、第１導電体膜６２、第１誘電体膜６４、第２導電体膜６５、第２誘電体膜６９および第３導電体膜７０が、基板２の上面３に垂直な縦方向にこの順に積層された多層積層構造を有している。係る多層積層構造とすることにより、基板２の上面３に対して垂直な縦方向に第１コンデンサ領域Ｃ１および第２コンデンサ領域Ｃ２を作り込むことができるから、基板２を大型化せずとも容量値を増加させることができる。

また、チップコンデンサ６１は、基板２と第２導電体膜６５の第２接続領域６５ａとの間に配置された第１パッド膜６３と、第１導電体膜６２の第１接続領域６２ａと第３導電体膜７０の第３接続領域７０ａとの間に配置された第２パッド膜６６と、第２導電体膜６５の第２接続領域６５ａと第２外部電極８との間に配置された第３パッド膜７１とを含む。これにより、良好な平坦性を確保しつつ、第１導電体膜６２、第１誘電体膜６４、第２導電体膜６５、第２誘電体膜６９および第３導電体膜７０を形成できる。また、これにより、第１外部電極７および第２外部電極８の高さバラツキを抑制できる。その結果、設計値に対するズレを抑制しつつ容量値を良好に増加させることができる。

なお、本実施形態では、導電体膜（第１導電体膜６２、第２導電体膜６５および第３導電体膜６０）について見ると、第１導電体膜６２が第１層目に配置され、第２導電体膜６５が第２層目に配置され、第３導電体膜７０が第３層目に配置された構成を有している。しかし、導電体膜がＮ層（Ｎは３以上の自然数）積層された構成が採用されてもよい。
この場合、３層目以降は、第２導電体膜６５（および第２パッド膜６６）と第３導電体膜７０（および第３パッド膜７１）とが誘電体膜を挟んで交互に積層された構成となる。つまり、２ｎ層目（ｎは自然数）に第２導電体膜６５（および第２パッド膜６６）が配置され、２ｎ＋１層目（ｎは自然数）に第３導電体膜７０および第３パッド膜７１が配置された構成となる。

＜第２実施形態の第１変形例＞
図１９は、第２実施形態の第１変形例に係るチップコンデンサ９１の縦断面図である。チップコンデンサ９１が前述の第２実施形態に係るチップコンデンサ６１と異なる点は、第１導電体膜６２と第１誘電体膜６４との間に第１バリアメタル膜９２が介在されている点、および、第２導電体膜６５と第２誘電体膜６９との間に第２バリアメタル膜９３が介在されている点である。チップコンデンサ９１におけるその他の構成は、前述の第２実施形態に係るチップコンデンサ６１の構成と同様であるので、同一の参照符号を付して、説明を省略する。

第１バリアメタル膜９２は、第１導電体膜６２の平面形状に整合する平面形状を有しており、第１導電体膜６２の全域を被覆している。第１バリアメタル膜９２の厚さは、第１導電体膜６２の厚さよりも小さい。第１バリアメタル膜９２の厚さは、たとえば第１導電体膜６２の厚さの０．０１倍〜０．１倍程度である。
第１導電体膜６２の厚さは、たとえば１０００Å以上３００００Å以下であり、第１バリアメタル膜９２の厚さは、たとえば１００Å以上３０００Å以下である。第１バリアメタル膜９２の材料としては、Ｔｉ，ＴｉＮ，Ｗ，ＴｉＷ等を例示できる。なお、図１９では、第１バリアメタル膜９２が、第１パッド膜６３の平面形状に整合する平面形状で第１パッド膜６３の全域を被覆している例を示しているが、第１バリアメタル膜９２は、第１パッド膜６３を被覆していなくてもよい。

第２バリアメタル膜９３は、第２導電体膜６５の平面形状に整合する平面形状を有しており、第２導電体膜６５の全域を被覆している。第２バリアメタル膜９３の厚さは、第２導電体膜６５の厚さよりも小さい。第２バリアメタル膜９３の厚さは、たとえば第２導電体膜６５の厚さの０．０１倍〜０．１倍程度である。
第２導電体膜６５の厚さは、たとえば１０００Å以上３００００Å以下であり、第２バリアメタル膜９３の厚さは、たとえば１００Å以上３０００Å以下である。第２バリアメタル膜９３の材料としては、Ｔｉ，ＴｉＮ，Ｗ，ＴｉＷ等を例示できる。なお、図１９では、第２バリアメタル膜９３が、第２パッド膜６６の平面形状に整合する平面形状で第２パッド膜６６の全域を被覆している例を示しているが、第２バリアメタル膜９３は、第２パッド膜６６を被覆していなくてもよい。

第１導電体膜６２の上面や第２導電体膜６５の上面には、しばしばヒロック（hillock）と称される微細な凹凸が形成されることがある。たとえば、ヒロックに入り込んだ第１誘電体膜６４を挟んで第１導電体膜６２と第２導電体膜６５とが対向する部分や、ヒロックに入り込んだ第２誘電体膜６９を挟んで第２導電体膜６５と第３導電体膜７０とが対向する部分では、電界が局所的に集中する虞がある。この不所望かつ局所的な電界集中は、ブレイクダウン電圧および静電破壊耐量を低下させる原因となる。

そこで、本変形例では、第１導電体膜６２の上面を被覆するように第１バリアメタル膜９２を形成し、第１導電体膜６２に形成されるヒロックを埋めている。これにより、第１導電体膜６２の上面に形成されるヒロックに第１誘電体膜６４が入り込むのを抑制できるから、ヒロックに起因する不所望かつ局所的な電界集中を抑制できる。また、第２導電体膜６５の上面を被覆するように第２バリアメタル膜９３を形成し、第２導電体膜６５に形成されるヒロックを埋めている。これにより、第２導電体膜６５の上面に形成されるヒロックに第２誘電体膜６９が入り込むのを抑制できるから、ヒロックに起因する不所望かつ局所的な電界集中を抑制できる。

また、これと同時に、第１導電体膜６２上において第１バリアメタル膜９２の平坦面を形成できるので、その上に積層される第２導電体膜６５の平坦性をより一層向上させることができる。また、第２導電体膜６５上において第２バリアメタル膜９３の平坦面を形成できるので、その上に積層される第３導電体膜７０の平坦性をより一層向上させることができる。その結果、ブレイクダウン電圧および静電破壊耐量を向上させて高耐圧化を図ることが可能となるチップコンデンサ９１を提供できる。

＜第２実施形態の第２変形例＞
図２０は、第２実施形態の第２変形例に係るチップコンデンサ１０１の一部切欠き斜視図である。図２１は、図２０に示されるXXI-XXI線に沿う縦断面図である。図２２は、図２０に示されるXXII-XXII線に沿う横断面図である。図２３（ａ）は、図２１に示される破線XXIIIで囲まれた領域の拡大図である。図２３（ｂ）は、図２３（ａ）に示される領域の他の形態を示す図である。

チップコンデンサ１０１が前述の第１実施形態に係るチップコンデンサ６１と異なる点は、第１外部電極７が、アンカー構造を有するように第３導電体膜７０の第３接続領域７０ａに接合され、第２外部電極８が、アンカー構造を有するように第３パッド膜７１に接合されていることである。チップコンデンサ１０１におけるその他の構成は、前述の第２実施形態に係るチップコンデンサ６１の構成と同様であるので、同一の参照符号を付して、説明を省略する。

本変形例では、第３接続領域７０ａとの間でアンカー構造を有する第１外部電極７の一態様として、第１外部電極７の下面に第１突起１０２を含む凹凸が形成され、第３パッド膜７１との間でアンカー構造を有する第２外部電極８の一態様として、第２外部電極８の下面に第２突起１０３を含む凹凸が形成された例について説明する。本変形例は、係る構成を具備することにより、第３接続領域７０ａに対する第１外部電極７の接続強度および第３パッド膜７１に対する第２外部電極８の接続強度の向上を図っている。以下、第１突起１０２および第２突起１０３ならびにその周辺の構成について具体的に説明する。

図２１および図２２に示されるように、第２誘電体膜６９における第１外部電極７の下方に位置する領域には、第２パッド膜６６を選択的に露出させる複数の第１ビアホール１０４が形成されている。複数の第１ビアホール１０４は、基板２の長手方向および短手方向に沿って行列状に配列されており、いずれも平面視矩形状（本変形例では平面視正方形状）に形成されている。

一方、第２誘電体膜６９における第２外部電極８の下方に位置する領域には、第２導電体膜６５の第２接続領域６５ａを選択的に露出させる複数の第２ビアホール１０５が形成されている。複数の第２ビアホール１０５は、基板２の長手方向および短手方向に沿って行列状に配列されており、いずれも平面視矩形状（本変形例では平面視正方形状）に形成されている。

なお、第１ビアホール１０４および第２ビアホール１０５は、平面視円形状に形成されていてもよい。第１ビアホール１０４および第２ビアホール１０５は、図２３（ａ）に示されるように、第２誘電体膜６９の厚さと略同一の深さに形成されていてもよい。また、第１ビアホール１０４は、図２３（ｂ）に示されるように、それらの底部が、第２誘電体膜６９を貫通して第２パッド膜６６内および第２導電体膜６５の第２接続領域６５ａ内に位置するように形成されていてもよい。

図２３（ａ）に示されるように、第３導電体膜７０は、その上面および下面が第２誘電体膜６９の上面および複数の第１ビアホール１０４の内壁面に沿って形成されている。第３導電体膜７０は、第１ビアホール１０４内において、第２パッド膜６６に電気的に接続されている。第３導電体膜７０の第３接続領域７０ａにおける各第１ビアホール１０４の直上に位置する部分には、第１ビアホール１０４側に向かって窪んだ第１凹部１０６が形成されている。

一方、第３パッド膜７１は、その上面および下面が第２誘電体膜６９の上面および複数の第２ビアホール１０５の内壁面に沿って形成されている。第３パッド膜７１は、第２ビアホール１０５内において、第２導電体膜６５の第２接続領域６５ａに電気的に接続されている。第３パッド膜７１における各第２ビアホール１０５の直上に位置する部分には、第２ビアホール１０５側に向かって窪んだ第２凹部１０７が形成されている。

第１外部電極７の第１突起１０２は、当該第１外部電極７の電極材料が第３導電体膜７０の第３接続領域７０ａに形成された第１凹部１０６に入り込むことにより形成されている。これにより、第１外部電極７の下面に第３接続領域７０ａに食い込む複数の第１突起１０２が形成されている。複数の第１突起１０２は、第２誘電体膜６９に形成された複数の第１ビアホール１０４の上方に位置しており、基板２の長手方向および短手方向に沿って行列状に配列されている。

同様に、第２外部電極８の第２突起１０３は、当該第２外部電極８の電極材料が第３パッド膜７１に形成された第２凹部１０７に入り込むことにより形成されている。これにより、第２外部電極８の下面に第３パッド膜７１に食い込む複数の第２突起１０３が形成されている。複数の第２突起１０３は、第２誘電体膜６９に形成された複数の第２ビアホール１０５の上方に位置しており、基板２の長手方向および短手方向に沿って行列状に配列されている。

さらに、図２０および図２１に示されるように、第１外部電極７の上面には、基板２の上面３側に向かって窪んだ複数の第１上面凹部１０８が形成されている。複数の第１上面凹部１０８は、第１外部電極７の電極材料が、第３導電体膜７０の第１凹部１０６に入り込むことにより形成されており、第１外部電極７の下面に形成された複数の第１突起１０２の上方に位置している。これにより、複数の第１上面凹部１０８が、基板２の長手方向および短手方向に沿って行列状に配列されている。

同様に、第２外部電極８の上面には、基板２の上面３側に向かって窪んだ複数の第２上面凹部１０９が形成されている。複数の第２上面凹部１０９は、第２外部電極８の電極材料が、第３パッド膜７１の第２凹部１０７に入り込むことにより形成されており、第２外部電極８の下面に形成された複数の第２突起１０３の上方に位置している。これにより、複数の第２上面凹部１０９が、基板２の長手方向および短手方向に沿って行列状に配列されている。

以上、チップコンデンサ１０１では、内部電極である第３導電体膜７０の第３接続領域７０ａに食い込むように第１外部電極７の下面に形成された第１突起１０２によって、第１外部電極７が、アンカー構造を有するように第３接続領域７０ａに接合されている。これにより、第３接続領域７０ａに対する第１外部電極７の接続強度を高めることができる。

特に、第３接続領域７０ａは、第２誘電体膜６９に形成された第１ビアホール１０４に埋め込まれているから、接続面積の増加およびアンカー効果により、第２誘電体膜６９に対する第３接続領域７０ａの接続強度が高められている。したがって、この第３接続領域７０ａを介することによって、第２パッド膜６６および第１導電体膜６２に対する第１外部電極７の接続強度を高めることができる。その結果、第１外部電極７、第２パッド膜６６および第１導電体膜６２を良好に電気的に接続させることが可能となる。

また、チップコンデンサ１０１では、内部電極である第３パッド膜７１に食い込むように第２外部電極８の下面に形成された第２突起１０３によって、第２外部電極８が、アンカー構造を有するように第３パッド膜７１に接合されている。これにより、第３パッド膜７１に対する第２外部電極８の接続強度を高めることができる。
特に、第３パッド膜７１は、第２誘電体膜６９に形成された第２ビアホール１０５に埋め込まれているから、接続面積の増加およびアンカー効果により、第２誘電体膜６９に対する第３パッド膜７１の接続強度が高められている。したがって、この第３パッド膜７１を介することによって、第２導電体膜６５の第２接続領域６５ａおよび第１パッド膜６３に対する第３パッド膜７１の接続強度を高めることができる。その結果、第２外部電極８、第２接続領域６５ａおよび第１パッド膜６３を良好に電気的に接続させることが可能となる。

なお、本変形例では、第１突起１０２、第１ビアホール１０４、第１凹部１０６および第１上面凹部１０８が平面視において行列状に配列された例について説明した。しかし、チップコンデンサ１０１は、第１突起１０２、第１ビアホール１０４、第１凹部１０６および第１上面凹部１０８が平面視においてランダムなドッド状、千鳥状、基板２の長手方向に沿うストライプ状、基板２の短手方向に沿うストライプ状または格子状に配列される構成とされてもよい。

また、本変形例では、第２突起１０３、第２ビアホール１０５、第２凹部１０７および第２上面凹部１０９が平面視において行列状に配列された例について説明した。しかし、チップコンデンサ１０１は、第２突起１０３、第２ビアホール１０５、第２凹部１０７および第２上面凹部１０９が平面視においてランダムなドッド状、千鳥状、基板２の長手方向に沿うストライプ状、基板２の短手方向に沿うストライプ状または格子状に配列される構成とされてもよい。

＜第２実施形態の第３変形例＞
図２４は、第２実施形態の第３変形例に係るチップコンデンサ１１１の一部切欠き斜視図である。図２５および図２６は、それぞれ図２４に示されるXXV-XXV線およびXXVI-XXVI線に沿う縦断面図である。図２４〜図２６において、前述の第２実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。

図２４〜図２６に示されるように、前述の基板２の一端部２ａ側における上面３には、第１外部電極１１２が配置されており、基板２の他端部２ｂ側における上面３には、第２外部電極１１３が配置されている。第１外部電極１１２および第２外部電極１１３は、いずれも、基板２の短手側面５ｂに沿って、平面視長方形状に形成されている。第１外部電極１１２は、基板２の上面３上から長手側面５ａおよび短手側面５ｂに回り込み、基板２の三方の側面５を被覆する被覆部１１２ａを有している。同様に、第２外部電極１１３は、基板２の上面３上から長手側面５ａおよび短手側面５ｂに回り込み、基板２の三方の側面５を被覆する被覆部１１３ａを有している。

第２誘電体膜６９上には、前述の第１パッシベーション膜２０と樹脂膜２１とが形成されている。第１パッシベーション膜２０および樹脂膜２１には、第１切欠部１１５と、第２切欠部１１７とが形成されている。第１切欠部１１５は、第３導電体膜７０の第３接続領域７０ａの第２外部電極８側の縁部を除く領域を第１パッド領域１１４として選択的に露出させている。第２切欠部１１７は、第３パッド膜７１の第１外部電極７側の縁部を除く領域を第２パッド領域１１６として露出させている。これら第１切欠部１１５および第２切欠部１１７により、基板２の内方側の領域のみが第１パッシベーション膜２０および樹脂膜２１により被覆された構成とされている。

第１切欠部１１５から露出する第１パッド領域１１４上には、当該第１パッド領域１１４に電気的に接続されるように第１外部電極１１２が配置されている。これにより、第１外部電極１１２は、第２パッド膜６６を介して第１導電体膜６２に電気的に接続されている。第２切欠部１１７から露出する第２パッド領域１１６上には、当該第２パッド領域１１６に電気的に接続されるように第２外部電極１１３が配置されている。これにより、第２外部電極１１３は、第２導電体膜６５に電気的に接続されている。

第１外部電極１１２は、樹脂膜２１から突出するように形成されており、当該樹脂膜２１を被覆する被覆部１１２ｂを有している。同様に、第２外部電極１１３は、樹脂膜２１から突出するように形成されており、当該樹脂膜２１を被覆する被覆部１１３ｂを有している。第１外部電極１１２および第２外部電極１１３は、基板２側から順に積層されたＮｉ膜と、Ｐｄ膜と、Ａｕ膜とを含むＮｉ／Ｐｄ／Ａｕ積層膜であってもよい。

以上、チップコンデンサ１１１は、基板２の側面５に回り込むように形成された第１外部電極１１２と、基板２の側面５に回り込むように形成された第２外部電極１１３とを含む。これにより、第１外部電極１１２および第２外部電極１１３に対する導電性接合材（たとえば半田）の接着面積を増加させることができるから、実装状態におけるチップコンデンサ１１１の接続強度を高めることができる。さらに、実装状態では、基板２の３つの側面５を被覆する第１外部電極１１２および第２外部電極１１３によって、三方向からチップコンデンサ１１１を保持することが可能となるから、チップコンデンサ１１１の実装形状を一層安定化させることができる。

以上、本発明の実施形態について説明したが、本発明の実施形態はさらに他の形態で実施することもできる。
たとえば、前述の各実施形態および各変形例において、基板２は、半導体基板（シリコン基板）であってもよいし、ガラス（ＳｉＯ_２）や樹脂（たとえばエポキシ樹脂）からなる絶縁性基板であってもよい。基板２が絶縁性基板からなる場合、前述の第１実施形態に係るチップコンデンサ１の変形例を示す図２７のように、第１導電体膜１０が、基板２の上面３に接するように当該基板２上に配置されていてもよい。むろん、第１実施形態以外の各実施形態および各変形例においても、第１導電体膜１０，６２が基板２の上面３に接するように当該基板２上に配置された構成が採用されてもよい。

また、前述の第１実施形態に係る構成と、当該第１実施形態の第１〜第３変形例に係る各構成とは、それらの間で適宜組み合わされてもよい。また、前述の第２実施形態に係る構成と、当該第２実施形態の第１〜第３変形例に係る各構成とは、それらの間で適宜組み合わされてもよい。
前述のチップコンデンサ１，３１，４１，５１，６１，９１，１０１，１１１は、たとえば、電源回路用、高周波回路用、デジタル回路用等の回路素子として、電子機器、携帯電子機器等のモバイル端末に組み込むことができる。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１，３１，４１，５１，６１，９１，１０１，１１１…チップコンデンサ、２…基板、３…基板の上面、５…基板の側面、７…第１外部電極、８…第２外部電極、９…絶縁膜、１０…第１導電体膜、１０ａ…第１接続領域、１０ｂ…第１コンデンサ形成領域、１１…第１パッド膜、１２…誘電体膜、１３…第２導電体膜、１３ａ…第２接続領域、１３ｂ…第２コンデンサ形成領域、１４…第２パッド膜、１９…スリット、３２…バリアメタル膜、５２…第１外部電極、５３…第２外部電極、６２…第１導電体膜、６２ａ…第１接続領域、６２ｂ…第１コンデンサ形成領域、６３…第１パッド膜、６４…第１誘電体膜、６５…第２導電体膜、６５ａ…第２接続領域、６５ｂ…第２コンデンサ形成領域、６６…第２パッド膜、６９…第２誘電体膜、７０…第３導電体膜、７０ａ…第３接続領域、７０ｂ…第３コンデンサ形成領域、７１…第３パッド膜、７６…第１スリット、７７…第２スリット、９２…第１バリアメタル膜、９３…第２バリアメタル膜、１１２…第１外部電極、１１３…第２外部電極、Ｗ，Ｗ_１，Ｗ_２…誘電体膜の膜厚、Ｓ，Ｓ_１，Ｓ_２…スリットの幅

Claims (11)

1. 上面を有する基板と、
   前記基板の上面の予め定められた領域に配置された第１導電体膜であって、第１接続領域と、第１コンデンサ形成領域とを含む第１導電体膜と、
   前記基板の上面に、前記第１導電体膜と所定の対向幅を空けて設けられた第１パッド膜と、
   前記第１導電体膜および前記第１パッド膜を被覆するように、前記第１導電体膜上および前記第１パッド膜上に配置された誘電体膜と、
   前記誘電体膜上に配置された第２導電体膜であって、前記第１パッド膜に電気的に接続された第２接続領域と、前記誘電体膜を挟んで前記第１導電体膜の前記第１コンデンサ形成領域に対向する第２コンデンサ形成領域とを含む第２導電体膜と、
   前記第１導電体膜の前記第１接続領域に電気的に接続された第１外部電極と、
   前記第２導電体膜の前記第２接続領域に電気的に接続された第２外部電極とを含み、
   前記第１導電体膜と前記第１パッド膜との間に形成された前記所定の対向幅の間隔Ｓが、前記誘電体膜の膜厚をＷとすると、Ｗ≦Ｓ≦２Ｗに設定されており、それによって前記誘電体膜は、前記第１導電体膜と前記第１パッド膜との間の間隔Ｓを埋めており、前記誘電体膜の上面における前記第１導電体膜と前記第１パッド膜との間の領域上に位置する部分が平坦に形成されている、チップコンデンサ。
2. 前記第２導電体膜における前記第１導電体膜と前記第１パッド膜との間の領域上に位置する部分が、平坦に形成されている、請求項１に記載のチップコンデンサ。
3. 前記第１導電体膜の上面全域に、前記第１導電体膜の膜厚Ｗの０．０１Ｗ〜０．１Ｗの厚さのバリアメタル膜が設けられ、前記誘電体膜はその上に設けられている、請求項１または２に記載のチップコンデンサ。
4. 前記第１導電体膜の前記第１接続領域に電気的に接続されるように、前記第１導電体膜の前記第１接続領域上に配置された第２パッド膜をさらに含み、
   前記第１外部電極は、前記第２パッド膜を介して前記第１導電体膜の前記第１接続領域に電気的に接続されている、請求項１〜３のいずれか一項に記載のチップコンデンサ。
5. 上面を有する基板と、
   前記基板の上面の予め定められた領域に配置された第１導電体膜であって、第１接続領域と、第１コンデンサ形成領域とを含む第１導電体膜と、
   前記第１導電体膜と所定の第１対向幅を空けて、前記基板の上面に配置された第１パッド膜と、
   前記第１導電体膜および前記第１パッド膜を被覆するように、前記第１導電体膜上および前記第１パッド膜上に配置された第１誘電体膜と、
   前記第１誘電体膜上に配置された第２導電体膜であって、前記第１パッド膜に電気的に接続された第２接続領域と、前記第１誘電体膜を挟んで前記第１導電体膜の前記第１コンデンサ形成領域に対向する第２コンデンサ形成領域とを含む第２導電体膜と、
   前記第１導電体膜の前記第１接続領域に電気的に接続されるように、前記第２導電体膜と所定の第２対向幅を空けて、前記第１誘電体膜上に設けられた第２パッド膜と、
   前記第２導電体膜および前記第２パッド膜を被覆するように、前記第２導電体膜上および前記第２パッド膜上に配置された第２誘電体膜と、
   前記第２誘電体膜上に配置された第３導電体膜であって、前記第２パッド膜に電気的に接続された第３接続領域と、前記第２誘電体膜を挟んで前記第２導電体膜の前記第２コンデンサ形成領域に対向する第３コンデンサ形成領域とを含む第３導電体膜と、
   前記第３導電体膜の前記第３接続領域に接合されることによって、前記第２パッド膜を介して前記第１導電体膜および前記第３導電体膜に電気的に接続された第１外部電極と、
   前記第２導電体膜の前記第２接続領域に電気的に接続された第２外部電極とを含み、
   前記第１導電体膜と前記第１パッド膜との間に形成された前記所定の第１対向幅の間隔Ｓが、前記第１誘電体膜の膜厚をＷとすると、Ｗ≦Ｓ≦２Ｗに設定されており、それによって、前記第１誘電体膜は、前記第１導電体膜と前記第１パッド膜との間の間隔Ｓを埋めており、前記第１誘電体膜の上面における前記第１導電体膜と前記第１パッド膜との間の領域に位置する部分が平坦に形成されている、チップコンデンサ。
6. 前記第２導電体膜と前記第２パッド膜との間に形成された前記所定の第２対向幅Ｓが、前記第２誘電体膜の膜厚をＷとすると、Ｗ≦Ｓ≦２Ｗに設定されている、請求項５に記載のチップコンデンサ。
7. 前記第２導電体膜の前記第２接続領域に電気的に接続されるように、前記第２導電体膜の前記第２接続領域上に配置された第３パッド膜をさらに含み、
   前記第２外部電極は、前記第３パッド膜に接合されることによって、前記第２導電体膜の前記第２接続領域に電気的に接続されている、請求項５または６に記載のチップコンデンサ。
8. 前記第２導電体膜が、２ｎ層目（ｎは自然数）に配置されており、
   前記第３導電体膜が、２ｎ＋１層目（ｎは自然数）に配置されており、
   前記基板の縦方向に複数のコンデンサ領域が積層配置されている、請求項５〜７のいずれか一項に記載のチップコンデンサ。
9. 前記第１外部電極は、前記基板の上面から側面に回り込むように形成されており、
   前記第２外部電極は、前記基板の上面から側面に回り込むように形成されている、請求項１〜８のいずれか一項に記載のチップコンデンサ。
10. 前記基板は平面視において矩形状であり、
    前記第１外部電極は、前記基板の端部において前記基板の三方の側面を被覆するように形成されており、
    前記第２外部電極は、前記基板における前記第１外部電極が配置された端部とは反対側の端部において前記基板の三方の側面を被覆するように形成されている、請求項９に記載のチップコンデンサ。
11. 前記基板の上面に形成された絶縁膜をさらに含み、
    前記第１導電体膜は、前記絶縁膜上に配置されている、請求項１〜１０のいずれか一項に記載のチップコンデンサ。

Images