JP7222481B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7222481B2 JP7222481B2 JP2019050061A JP2019050061A JP7222481B2 JP 7222481 B2 JP7222481 B2 JP 7222481B2 JP 2019050061 A JP2019050061 A JP 2019050061A JP 2019050061 A JP2019050061 A JP 2019050061A JP 7222481 B2 JP7222481 B2 JP 7222481B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor
- semiconductor chips
- semiconductor device
- thickness direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
101・・・半導体チップ
102・・・第一貫通配線
103・・・第二貫通配線
104・・・チップ基板
104a・・・チップ基板の一方の主面
105・・・キャパシタ
106・・・層間絶縁膜
107、107A、107B、108、108A、108B・・・導電体層
107a、108a・・・導電体層の一方の主面
200・・・実装基板
R1、R2・・・領域
T・・・厚み方向
Claims (4)
- 厚み方向に並ぶ複数の半導体チップと、
複数の前記半導体チップを、前記厚み方向に貫通する第一貫通配線および第二貫通配線と、を有し、
各半導体チップを構成し、前記厚み方向に隣接する二つの導電体層のうち、一方が前記第一貫通配線に接続され、他方が前記第二貫通配線に接続されており、
複数の前記半導体チップのそれぞれに、リングオシレータ、ADコンバータが搭載され、二つの前記導電体層に対し、前記リングオシレータ、前記ADコンバータが電気的に接続されていることを特徴とする半導体装置。 - 厚み方向に並ぶ複数の半導体チップと、
複数の前記半導体チップを、前記厚み方向に貫通する第一貫通配線および第二貫通配線と、を有し、
各半導体チップを構成し、前記厚み方向に隣接する二つの導電体層のうち、一方が前記第一貫通配線に接続され、他方が前記第二貫通配線に接続されており、
複数の前記半導体チップの厚み方向における一方の側に、
リングオシレータ、ADコンバータが搭載されたベースロジックチップをさらに有し、
それぞれの前記半導体チップの二つの前記導電体層に対し、前記リングオシレータ、前記ADコンバータが、前記第一貫通配線および前記第二貫通配線を介して電気的に接続されていることを特徴とする半導体装置。 - 複数の前記半導体チップ同士が、直接または中間層を挟んで密着していることを特徴とする請求項1または2のいずれかに記載の半導体装置。
- 前記第一貫通配線および前記第二貫通配線が、いずれも銅を主成分として含む材料によって構成されていることを特徴とする請求項1~3のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019050061A JP7222481B2 (ja) | 2019-03-18 | 2019-03-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019050061A JP7222481B2 (ja) | 2019-03-18 | 2019-03-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020155474A JP2020155474A (ja) | 2020-09-24 |
JP7222481B2 true JP7222481B2 (ja) | 2023-02-15 |
Family
ID=72559692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019050061A Active JP7222481B2 (ja) | 2019-03-18 | 2019-03-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7222481B2 (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022285A (ja) | 1998-07-01 | 2000-01-21 | Canon Inc | 光電融合デバイス |
JP2007165922A (ja) | 2007-01-29 | 2007-06-28 | Ricoh Co Ltd | スタンダードセルまたはマクロセルを含む半導体集積回路 |
JP2013506290A (ja) | 2009-09-24 | 2013-02-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | キャパシタ・モジュール・アレイを含む半導体構造とその製造方法および動作方法 |
JP2015502651A (ja) | 2011-09-30 | 2015-01-22 | インテル・コーポレーション | 3d集積回路積層体の層間通信 |
WO2015083289A1 (ja) | 2013-12-06 | 2015-06-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2016025103A (ja) | 2014-07-16 | 2016-02-08 | 富士通株式会社 | 電子部品、電子装置及び電子装置の製造方法 |
JP2016143853A (ja) | 2015-02-05 | 2016-08-08 | 富士通株式会社 | 積層型半導体装置 |
US20170069601A1 (en) | 2015-09-09 | 2017-03-09 | Samsung Electronics Co., Ltd. | Memory device with separated capacitors |
JP2018014630A (ja) | 2016-07-21 | 2018-01-25 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および電子機器 |
JP2018055740A (ja) | 2016-09-28 | 2018-04-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2019
- 2019-03-18 JP JP2019050061A patent/JP7222481B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022285A (ja) | 1998-07-01 | 2000-01-21 | Canon Inc | 光電融合デバイス |
JP2007165922A (ja) | 2007-01-29 | 2007-06-28 | Ricoh Co Ltd | スタンダードセルまたはマクロセルを含む半導体集積回路 |
JP2013506290A (ja) | 2009-09-24 | 2013-02-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | キャパシタ・モジュール・アレイを含む半導体構造とその製造方法および動作方法 |
JP2015502651A (ja) | 2011-09-30 | 2015-01-22 | インテル・コーポレーション | 3d集積回路積層体の層間通信 |
WO2015083289A1 (ja) | 2013-12-06 | 2015-06-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2016025103A (ja) | 2014-07-16 | 2016-02-08 | 富士通株式会社 | 電子部品、電子装置及び電子装置の製造方法 |
JP2016143853A (ja) | 2015-02-05 | 2016-08-08 | 富士通株式会社 | 積層型半導体装置 |
US20170069601A1 (en) | 2015-09-09 | 2017-03-09 | Samsung Electronics Co., Ltd. | Memory device with separated capacitors |
JP2018014630A (ja) | 2016-07-21 | 2018-01-25 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および電子機器 |
JP2018055740A (ja) | 2016-09-28 | 2018-04-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2020155474A (ja) | 2020-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4577687B2 (ja) | 半導体装置 | |
JP6802536B2 (ja) | キャパシタ | |
JP6310217B2 (ja) | Tsv構造を備える集積回路素子及びその製造方法 | |
US9847299B2 (en) | Semiconductor package and mounting structure thereof | |
JP5568467B2 (ja) | 半導体装置 | |
US8446016B2 (en) | Chip stack package | |
JP7327612B2 (ja) | 貫通電極基板及び半導体装置 | |
KR100804596B1 (ko) | 반도체장치 | |
CN108807669B (zh) | 电容器和具有该电容器的板 | |
JP7171185B2 (ja) | キャパシタ及びこれを含む実装基板 | |
JP2016035948A (ja) | 半導体装置およびその製造方法 | |
WO2020108387A1 (en) | Semiconductor device, fabrication method thereof, package and fabrication method thereof | |
CN110914973A (zh) | 电容器 | |
JP2017195321A (ja) | チップコンデンサ | |
JP2022066346A (ja) | キャパシター及び実装基板 | |
TWI811287B (zh) | 配線基板及半導體裝置 | |
TW202125782A (zh) | 半導體裝置 | |
JP7222481B2 (ja) | 半導体装置 | |
TWI549236B (zh) | 封裝堆疊結構 | |
KR20120069797A (ko) | 관통 실리콘 비아 커패시터, 이의 제조 방법 및 이를 포함하는 3차원 집적 회로 | |
JP2016219655A (ja) | 半導体装置 | |
CN107845622B (zh) | 具有硅穿孔的芯片堆叠体及其制造方法 | |
KR20240104799A (ko) | 커패시터 부품 및 이를 포함하는 반도체 패키지 | |
JP2017195320A (ja) | チップコンデンサ | |
JP2010278084A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190513 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7222481 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |