TWI811287B - 配線基板及半導體裝置 - Google Patents

配線基板及半導體裝置 Download PDF

Info

Publication number
TWI811287B
TWI811287B TW108101790A TW108101790A TWI811287B TW I811287 B TWI811287 B TW I811287B TW 108101790 A TW108101790 A TW 108101790A TW 108101790 A TW108101790 A TW 108101790A TW I811287 B TWI811287 B TW I811287B
Authority
TW
Taiwan
Prior art keywords
conductive layer
insulating layer
substrate
layer
capacitor
Prior art date
Application number
TW108101790A
Other languages
English (en)
Other versions
TW202002225A (zh
Inventor
有祐樹
高野貴正
田中雅也
吉井佑美
鈴木美雪
相楽秀次
Original Assignee
日商大日本印刷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=68982844&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI811287(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 日商大日本印刷股份有限公司 filed Critical 日商大日本印刷股份有限公司
Publication of TW202002225A publication Critical patent/TW202002225A/zh
Application granted granted Critical
Publication of TWI811287B publication Critical patent/TWI811287B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

若根據本案的配線基板，則具備： 基板，其係具有絕緣表面； 第1導電層，其係被配置於前述基板上的第1導電層，包含具有第1厚度的第1部分及具有比該第1厚度更薄的第2厚度且與該第1部分鄰接的第2部分； 第1絕緣層，其係自前述第2部分隔離來配置於前述第1部分上；及 第2導電層，其係相對於前述第1絕緣層，在與前述第1部分相反側被配置。

Description

配線基板及半導體裝置
本案是有關配線基板。
有在附配線的基板上形成MIM(Metal-Insulator-Metal)電容器的情況。此電容器是具有藉由導電層來夾著絕緣層的構造。導電層與絕緣層是在熱膨脹係數有差異。因此，藉由對應於製程等的熱過程之伸縮而產生應力。若為了縮小傳送電阻而加厚配線，則此現象更顯著。一旦絕緣層接受此應力，則為了緩和該應力，絕緣層會從導電層剝離，或在絕緣層產生龜裂。如此，大的應力的發生是成為使電容器的可靠度降低的要因。在專利文獻1是揭示有為了緩和應力，絕緣層為彈性體的技術。此彈性體是有機材料。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開平10-135408號公報
(發明所欲解決的課題)
有機材料是一般介質損耗大。因此，在對導電層施加高頻訊號時，大的傳送損失產生而電力效率惡化。若電力的損失被變換成熱，則該熱會使元件的性能惡化，如元件特性的降低及熱雜音所造成的訊號品質的降低等。如此，在專利文獻1所揭示的構造，即使應力緩和，也會使元件的性能降低。
本案的目的之一是在於提升電容器的可靠度。 (用以解決課題的手段)
若根據本案，則可提供一種配線基板，具備： 基板，其係具有絕緣表面； 第1導電層，其係被配置於前述基板上的第1導電層，包含具有第1厚度的第1部分及具有比該第1厚度更薄的第2厚度且與該第1部分鄰接的第2部分； 第1絕緣層，其係自前述第2部分隔離來配置於前述第1部分上；及 第2導電層，其係相對於前述第1絕緣層，在與前述第1部分相反側被配置。
前述第1部分及前述第2部分，係亦可包含在前述第1絕緣層側以同一材料所形成的區域。
前述第1導電層，係包含第1膜及膜質與該第1膜不同的第2膜， 前述第2膜，係被前述第1膜與前述第1絕緣層夾著而配置， 前述第2部分的前述第2膜，係亦可比前述第1部分的前述第2膜更薄。
前述第2導電層，係自前述第1絕緣層的緣部之中對應於前述第2部分側的第1緣部隔離而配置。
沿著前述基板的表面的法線方向來看時，亦可包含前述第2導電層的緣部與前述第1絕緣層的緣部之中對應於前述第2部分側的第1緣部一致的部分。
沿著前述基板的表面的法線方向來看時，從前述第1部分與前述第2部分的境界到與前述第1緣部之間的距離，係亦可比從前述第2導電層的緣部到前述第1緣部的距離小。
沿著前述基板的表面的法線方向來看時，從前述第1部分與前述第2部分的境界到前述第1絕緣層的緣部的距離，係亦可比前述第1厚度與前述第2厚度的差小。
前述境界，係亦可被配置於前述第1絕緣層與前述基板之間。
沿著從前述第1部分與前述第2部分的境界到前述第2部分的緣部的前述基板的表面的法線方向來看時的距離，係亦可比前述第1厚度與前述第2厚度的差大。
沿著從前述第1部分與前述第2部分的境界到前述第2部分的緣部的前述基板的表面的法線方向來看的距離亦可為前述第2厚度的10%以上。
前述第1部分，係亦可被前述第2部分所包圍。
沿著前述基板的表面的法線方向來看時，前述第1導電層的外緣，係亦可包含前述第1部分的側面及前述第2部分的側面。
前述第1絕緣層，係亦可覆蓋前述第1部分的側面。
前述第1絕緣層的一部分，係亦可被前述第2導電層與前述第1部分的側面夾著。
前述第2部分的表面，係亦可比前述第1部分的表面粗。
前述第1導電層，係亦可至少包含第1膜及膜質與該第1膜不同的第2膜。
在前述第1導電層的側面，係亦可配置有在前述第1膜的側面及前述第2膜的側面所被形成的凹陷。
更具備接觸於前述第2部分及前述第1絕緣層的第2絕緣層， 前述第1絕緣層係包含無機材料， 前述第2絕緣層係包含有機材料。
前述第2絕緣層，係具有開口， 前述第2導電層，係與規定前述開口的前述第2絕緣層的側面接觸， 亦可在前述第2導電層與前述第1絕緣層之間的一部分配置有前述第2絕緣層。
亦可更具備：相對於前述第1絕緣層，在與前述第1部分相反側被配置，且與前述第2導電層隔離的導電層。
前述第1導電層，係更包含：具有比前述第2厚度厚的第3厚度，且與前述第2部分鄰接的第3部分， 前述第1絕緣層，係更被配置於前述第3部分上， 前述第2導電層，係亦可相對於前述第1絕緣層，在與前述第3部分相反側也被配置。
更具備貫通前述基板的貫通電極， 前述貫通電極，係亦可電性連接至前述第1導電層。
前述貫通電極，係以和前述第1導電層相同的材料所形成，亦可從前述第1導電層連續性地延伸。
前述第1導電層係包含複數的膜， 前述貫通電極係包含複數的膜， 前述第1導電層的最接近前述基板的膜，係亦可連續延伸至前述貫通電極的最接近前述基板的膜。
亦可更具備：包含被連接至前述第1導電層的前述貫通電極之電感器(inductor)。
又，若根據本案，則可提供一種半導體裝置，其係具備： 上述記載的配線基板；及 被電性連接至前述配線基板的半導體晶片。 [發明的效果]
若根據本案，則可提升電容器的可靠度。
以下，參照圖面說明有關本案的一實施形態。另外，以下所示的各實施形態為一例，本案並非限於該等的實施形態來解釋者。在本實施形態參照的圖面中，對於同一部分或具有同樣機能的部分附上同一符號或類似的符號(在數字之後只附上A、B等的符號)，有其重複的說明省略的情況。並且，基於說明的方便起見，有圖面的尺寸比率與實際的比率不同，或構成的一部分從圖面省略的情況。在本件說明書添附的圖面中，基於容易圖示及理解的方便起見，有適當地從實物變更誇張縮尺及縱橫的尺寸比等，或構成的一部分從圖面省略的情況。而且，在以下的說明中，規定構造間的位置關係時，「上」或「下」是不限於在一方的構造的正上方或正下方配置其他的構造的情況，包含在構造間更介入其他的構造的情況。
＜第1實施形態＞ [1.全體構造] 本案之一實施形態的中介層(interposer)是具有以含金屬等的導電層來夾入絕緣層的MIM構造。以下，MIM構造是說明以上部電極及下部電極來夾著絕緣層的電介質層的電容器。若根據以下說明的電容器，則可比以往的電容器更緩和在位於下部電極上的絕緣層的端部特別強力產生的應力。以下，具體說明有關具有如此的電容器的中介層的構造。
圖1是表示本案的第1實施形態的中介層10的概略平面圖。圖2是表示本案的第1實施形態的中介層10的概略剖面圖(圖1的A-A線剖面圖)。圖3是表示在本案的第1實施形態的中介層10所含的電容器100的概略剖面圖(圖1的B-B線剖面圖)。另外，在圖1及圖3中，為了容易了解基板11、第1導電層12、第1絕緣層13及第2導電層14的位置關係，省略一部分的構成。就此例而言，在電容器100中，第1導電層12對應於下部電極，第1絕緣層13對應於電介質層，第2導電層14對應於上部電極。
中介層10是具備基板11、第1導電層12、第1絕緣層13及第2導電層14。基板11是具有第1面11a及相對於第1面11a相反側的第2面11b。基板11是具有絕緣表面的基板，在此例是無鹼性玻璃。另外，基板11是亦可為玻璃以外的無機絕緣材料，或亦可為有機材料，或亦可為半導體基板，或亦可為有機材料，但最好是絕緣性材料，至少在表面具有絕緣性。
基板11的厚度是50μm以上700μm以下為理想，在此例是400μm。並且，基板11的第1面11a的表面粗度(算術平均粗度Ra)是由在基板11的第1面11a上所形成的第1導電層12及在第2面11b上所形成的第4導電層21防止對於高頻訊號產生傳送損失的觀點，小為理想，50nm以下，特別是0.1nm~30nm為理想。另外，在此的算術平均粗度Ra是按照JIS規格JIS B 0601：2001的定義。以下，在本說明書中，稱表面粗度時是對應於算術平均粗度Ra。
第1導電層12是包含第1下部導電層121及第1上部導電層123。第1下部導電層121是被配置於基板11的第1面11a。第1上部導電層123是被配置於第1下部導電層121上。第1導電層12之中，在第1絕緣層13的緣部附近是沿著第1絕緣層13的緣部而形成有階差12s。藉由存在此階差12s，對第1絕緣層13的應力會被緩和。有關階差12s的詳細構造後述。
另外，第1下部導電層121是亦可直接配置於基板11的第1面11a，或亦可經由導電性或絕緣性的層至少1層來配置於基板11的第1面11a。例如，藉由在基板11的第1面11a配置絕緣性樹脂，亦可緩和因第1導電層12與基板11的熱膨脹率的差所產生的應力。絕緣性樹脂是例如環氧樹脂、聚醯亞胺、苯並噁唑、聚醯胺等。
第1下部導電層121是對應於種層的一部分。種層是作為以電解電鍍來形成第1上部導電層123時的電極機能的導電層。第1下部導電層121在此例是銅(Cu)的膜，但亦可為鉻(Cr)、鈦(Ti)等的其他的膜，或亦可以複數的膜所形成。第1下部導電層121的厚度是20nm以上800nm以下為理想，在此例是200nm。第1下部導電層121是藉由無電解電鍍法來形成。
另外，亦可在第1下部導電層121與第1面11a之間更配置有別的層。例如，亦可配置有用以第1下部導電層121不易從基板11剝落的密著層。密著層是例如氧化鋅(ZnO)。含氧化鋅的密著層是例如藉由溶膠凝膠法來形成。
第1上部導電層123是以第1下部導電層121作為種層，藉由電解電鍍法來形成。第1上部導電層123在此例時Cu的膜，但亦可為其他具有導電性的材料的膜，或亦可以複數的膜來形成。第1上部導電層123的厚度是0.5μm以上30μm以下為理想，在此例是20μm。
第1絕緣層13是被配置於第1導電層12上。第1絕緣層13在此例是氮化矽(SiN)的膜，但亦可為氧化矽(SiO)、氧氮化矽(SiON)、氧化鉭(TaO)、氧化鋁(AlO)、氮化鋁(AlN)、氧化鉿(HfO)等的無機材料的膜，或亦可以複數的膜來形成。第1絕緣層13的比介電常數是最好比存在於電容器100的周圍的絕緣層(例如第2絕緣層22)更高。第1絕緣層13的比介電常數是例如2.0以上9.0以下，更理想是5.0以上8.0以下。第1絕緣層13的厚度是50nm以上800nm以下為理想，在此例是500nm。第1絕緣層13是以化學氣相沈積(CVD)來形成。
第2導電層14是被配置於第1絕緣層13上。第2導電層14是包含第2下部導電層141及第2上部導電層143。第2下部導電層141是被配置於第1絕緣層13上。第2上部導電層143是被配置於第2下部導電層141上。
第2下部導電層141是對應於種層的一部分。種層是作為以電解電鍍來形成第2上部導電層143時的電極機能的導電層。第2下部導電層141在此例是銅(Cu)的膜，但亦可為鉻(Cr)、鈦(Ti)等的其他的膜，或亦可為複數的膜。第2下部導電層141的厚度是20nm以上400nm以下為理想，在此例是200nm。第2下部導電層141是藉由無電解電鍍法來形成。
第2上部導電層143是以第2下部導電層141作為種層，藉由電解電鍍法來形成。第2上部導電層143在此例是Cu的膜，但亦可為其他具有導電性的材料的膜，或亦可以複數的膜來形成。第2上部導電層143的厚度是0.5μm以上5μm以下為理想，在此例是2μm。
基板11是具有貫通第1面11a及第2面11b的貫通孔15。第1導電層12是經由被形成於貫通孔15的第3導電層20來電性連接至被配置於第2面11b的第4導電層21。第3導電層20是貫通貫通孔15的貫通電極。在此例中，第3導電層20是從第1導電層12連續性地延伸。第3導電層20是從貫通孔15的內側面15a側依序包含外周部分201及內周部分203。外周部分201是在第1下部導電層121連續配置。內周部分203是在第1上部導電層123連續配置。換言之，第1下部導電層121是連續至外周部分201而延伸，第1上部導電層123是連續至內周部分203而延伸。另外，在外周部分201與內側面15a之間是亦可更配置有上述的密著層般的別的層。
貫通孔15的開口寬度是40μm以上110μm以下為理想，在此例是80μm。在此，所謂貫通孔15的開口寬度是意指在第1面11a與第2面11b之間，規定形成有沿著該等的面的貫通孔15的剖面的圖形，該圖形外緣的任意的2點間的最大距離。另外，形成有外緣的圖形為圓形時，所謂上述的寬度是意指圓的直徑。
貫通孔15是如圖所示般，在第1面11a與第2面11b之間皆開口寬度相同，亦即圓柱形狀，但亦可為其他的形狀。例如，在第1面11a與第2面11b之間，開口寬度的大小亦可變化，例如，亦可具有極小值，或亦可具有極大值，亦可具有極小值及極大值。又，亦可開口寬度從第1面11a到第2面11b慢慢地變大，亦可慢慢地變小。
貫通孔15是對於基板11，藉由進行蝕刻加工、雷射加工、雷射加工與蝕刻加工的組合之加工、噴砂加工、放電加工、鑽孔加工等來形成。第3導電層20是如圖2所示般不限於沿著貫通孔15的側面來配置導電材料的形態，亦可在貫通孔15內充填導電材料的形態。如圖2所示般，第1導電層12、第3導電層20及第4導電層21是亦可至少一部分，互相成為一體電性連接。而且，亦可第1導電層12、第3導電層20及第4導電層21之中，至少2個的導電層以相同的材料形成。
第4導電層21是從基板11的第2面11b側依序包含第4下部導電層211及第4上部導電層213。第4下部導電層211是在外周部分201連續被配置。第4上部導電層213是在內周部分203連續被配置。另外，在第4下部導電層211與第2面11b之間是亦可更配置有上述的密著層般的別的層。並且，第1導電層12與第4導電層21是以相同的材料所形成，亦可為實質上相同的厚度。如此的情況，在被電性連接時，在連接部不易在電阻值產生差，可減輕訊號的傳送損失。
在基板11的第1面11a側及第2面11b側是形成有絕緣層的一例之第2絕緣層22。第2絕緣層22在此例是含有機材料的樹脂的層。在第2絕緣層22中，在對應於第1導電層12、第2導電層14及第4導電層21的位置是形成有通孔(Via hole)23。在通孔23的各者是配置有以導電性的材料所形成的連接部24。連接部24是與被配置於通孔23的底部的導電層電性連接。
中介層10是經由連接部24來電性連接至半導體晶片50。又，中介層10是經由焊錫球25及連接部24來連接至電路基板40。有關半導體晶片50也經由焊錫球25來連接至連接部24。若根據此構成，則提供一種半導體裝置，具有：中介層10，及被配置於基板11的第1面11a側且與第3導電層20電性連接的半導體晶片50，以及被配置於基板11的第2面11b側且與第3導電層20電性連接的電路基板40。若根據本實施形態的中介層10，則將窄端子間距的半導體晶片50往大型的電路基板40安裝的情形會被簡便化。電路基板40是例如可舉母板。
[2.階差] 接著，說明有關電容器100之中，階差12s附近的詳細的構造。第1導電層12是包含：與第1絕緣層13接觸的區域之第1部分12-1、及與第1絕緣層13隔離的區域之第2部分12-2。亦即，第1部分12-1的上面12-1u是與第1絕緣層13接觸。另一方面，第2部分12-2的上面12-2u是與第1絕緣層13隔離。上面12-2u的表面粗度是與上面12-1u的表面粗度同等，但比上面12-1u的表面粗度更大。在此例中，上面12-1u的表面粗度是200nm以下，上面12-2u的表面粗度是80nm以上300nm以下。因為第1導電層12之中與第1絕緣層13接觸的上面12-1u的表面粗度小，所以在電容器100中，在第1絕緣層13的絕緣破壞不易產生。另一方面，因為上面12-2u的表面粗度大，所以與第2絕緣層22的密著性會提升，較為理想。
t1是第1部分12-1的厚度，亦即，對應於從基板11的第1面11a到上面12-1u的距離。t2是第2部分12-2的厚度，亦即，對應於從基板11的第1面11a到上面12-2u的距離。第2部分12-2是比第1部分12-1薄(t1＞t2)。ts是對應於t1與t2的差(t1-t2)。換言之，ts是上面12-1u與上面12-2u的高度的差，亦即對應於階差12s的大小。t3是對應於第1下部導電層121的厚度。t1是如上述般，對應於第1導電層12的厚度，因此對應於加算第1下部導電層121的厚度t3與第1上部導電層123的厚度之厚度。在此，著眼於第1導電層12之中在第1絕緣層13側以同一材料的膜所形成的第1上部導電層123。此情況，第1部分12-1的第1上部導電層123的厚度是對應於「t1-t3」，第2部分12-2的第1上部導電層123的厚度是對應於「t2-t3」。因此，第2部分12-2的第1上部導電層123是亦可謂比第1部分12-1的第1上部導電層123更薄。如上述般，在此例中，t3是0.4μm，第1上部導電層123的厚度是20μm。因此，t1是20.4μm。在此例中，t2是20.1μm，ts是0.3μm。
d1是對應於第2導電層14的側面14e與第1絕緣層13的側面13e的距離。d2是對應於境界12-1p與側面13e的距離。境界12-1p是第1部分12-1與第2部分12-2的境界，被配置於第1絕緣層13與基板11之間。d3是對應於第2部分12-2的側面12-2e與境界12-1p的距離。在此的距離d1、d2、d3皆是在與基板11的表面(第1面11a)垂直看時的距離，亦即，對應於沿著基板11的表面的法線方向來看時的距離。
在此例中，d1是10μm，d2是0.2μm，d3是10μm。d1是對應於按照形成第2導電層14時的光微影蝕刻工具(Lithography Tool)的對準精度，必要的第1絕緣層13與第2導電層14的距離，或為了防止第1導電層12與第2導電層14的短路，必要的距離等，亦可比10μm大或小。並且，在縮小d1時，側面13e與側面14e幾乎一致，也有d1形成0μm的情況。有關d1形成0μm的情況，在後述的實施形態進一步敘述。d2是比ts小為理想，也有成為0μm的情況。d3是亦可比10μm更大或小。但，d3是無形成0μm的情形。d3是比ts大為理想，比d1大為理想。d3是t1的10%以上為理想，30%以上更理想。
境界12-1p、側面12-2e、側面13e及側面14e是在與基板11的表面垂直看時，分別對應於第1部分12-1的緣部、第2部分12-2的緣部、第1絕緣層13的緣部及第2導電層14的緣部。境界12-1p是亦可謂第1導電層12之中與第1絕緣層13接觸的最外側的位置。第2部分12-2的側面具有傾斜時，側面12-2e位置是作為第2部分12-2的最外側的位置定義。第2導電層14的側面具有傾斜時，側面14e的位置是作為與第1絕緣層13接觸的位置定義。第1絕緣層13的側面具有傾斜時，側面13e的位置是作為第1絕緣層13的最外側的位置定義。
[3-1.中介層的製造方法] 其次，說明有關製造中介層10的方法。
圖5~圖9是說明製造本案的第1實施形態的中介層的方法的圖。圖5~圖9是皆表示對應於圖2的部分的剖面形狀(圖1的A-A線剖面圖)者。首先，準備：具有第1面11a及第2面11b，且具有貫通第1面11a與第2面11b的貫通孔15之基板11。如圖5所示般，在基板11的第1面11a、第2面11b及貫通孔15的內側面15a上，藉由無電解電鍍法來形成種層1210。如上述般，亦可在形成種層1210之前形成密著層。
如圖6所示般，在種層1210上的一部分形成阻絕(resist)層31。藉由電解電鍍法，在種層1210之中從阻絕層31露出的部分形成導電層。藉此，在第1面11a側形成第1上部導電層123，在貫通孔15形成內周部分203，及在第2面11b側形成第4上部導電層213。然後，如圖7所示般，除去阻絕層31。
如圖8所示般，形成第1絕緣層13，在該時除去種層1210之中露出的部分。藉此，各者的導電層會被分離，在第1面11a側形成第1導電層12，在貫通孔15形成第3導電層20，及在第2面11b側形成第4導電層21。接著，如圖9所示般，在第1絕緣層13上形成第2導電層14。藉此，可構成具備第1導電層12、第1導電層12上的第1絕緣層13及第1絕緣層13上的第2導電層14的電容器。有關圖7~圖9的製造方法是在後面敘述成為電容器100的部分的製造方法的詳細。
之後，形成第2絕緣層22，形成通孔23，而形成連接部24，藉此實現圖2所示的構成。另外，第2絕緣層22的厚度(在圖2的例子是從基板11的第1面11a到第2絕緣層22的表面的距離)是在表面為了電容器100等的凹凸平坦化，而為層疊第1導電層12、第1絕緣層13及第2導電層14的構造的厚度以上、該厚度的2倍以下的範圍為理想。並且，在電容器100的附近產生第1導電層12與連接部24之間的電容成分，但設計上儘可能地想要少。為此，在第1導電層12與連接部24之間，加厚形成具有比第1絕緣層13更低的比介電常數的第2絕緣層22為理想。第2絕緣層22的厚度之中，從第1絕緣層13的表面到第2絕緣層22的表面的距離是例如第1絕緣層13的厚度的10倍以上為理想。
[3-2.電容器的製造方法] 利用圖10~圖15來更詳細說明有關上述的圖7~圖9的製造方法之中，製造電容器100的部分。
圖10~圖15是說明製造本案的第1實施形態的電容器的方法的圖。圖10~圖15皆是表示對應於圖3的部分的剖面形狀(圖1的B-B線剖面圖)者。如圖10所示般，由圖7所示的狀態，以覆蓋第1上部導電層123的方式形成絕緣層1300。在形成絕緣層1300之前，亦可實施將包含第1上部導電層123的表面暴露於NH3電漿等的電漿之表面處理。藉此，亦可除去第1上部導電層123的表面的氧化物，提高第1上部導電層123與絕緣層1300之間的密著性。
接著，形成阻絕層31，除去絕緣層1300之中未被阻絕層31覆蓋的部分，如圖11所示般形成第1絕緣層13。然後，除去阻絕層31。另外，在形成絕緣層1300之前，亦可在形成第1絕緣層13的部分以外形成阻絕層31。此情況，形成絕緣層1300之後，亦可藉由濕式蝕刻來除去阻絕層31，藉此剝離絕緣層1300的一部分而形成第1絕緣層13。
其次，如圖12所示般，除去第1上部導電層123之中從第1絕緣層13露出的部分的一部分而形成階差12s。此時，有關從第1上部導電層123露出的種層1210也被除去。亦即，第1導電層12之中，在比境界12-1p還外側形成第2部分12-2的上面12-2u。
接著，如圖13所示般，形成種層1410。而且，如圖14所示般在種層1410上的一部分形成阻絕層31，藉由電解電鍍法，在種層1410之中從阻絕層31露出的部分形成導電層。藉此，形成第2上部導電層143。然後，如圖15所示般，除去阻絕層31。在此狀態中，藉由除去被第2上部導電層143覆蓋的部分以外的種層1410，實現圖9所示的電容器100。
[4.應力比較] 上述的電容器100是藉由階差12s，第1絕緣層13所受的應力會被減低。在此，有關不含階差12s的電容器及包含階差12s的電容器100，藉由在預定的設計條件之下的模擬來比較應力分佈。
圖16是說明比較例的電容器的第1導電層的應力分佈的圖。圖17是說明本案的第1實施形態的電容器的第1導電層的應力分佈的圖。圖16及圖17是表示在第1導電層中給予第1絕緣層13的應力分佈，以等高線來表示其分佈。在圖16及圖17有關等高線的線種相同者是表示同大小的應力。並且，以線種為點線、虛線、實線的順序來表示應力變高。若比較圖16與圖17，則相較於圖16所示的比較例的電容器100Z，圖17所示的電容器100因為階差12s的存在，可取得應力被緩和的結果。
[5.別的製造方法] 製造電容器100的方法是不限於上述的方法。顯示別的製造方法的一例。
圖18、圖19是說明製造本案的第1實施形態的電容器的別的方法的圖。與上述的例子是除去種層1210的時機不同。如圖18所示般，在圖7所示的狀態中，除去被第1上部導電層123覆蓋的部分以外的種層1210而形成第1下部導電層121之後，以覆蓋第1導電層12的方式形成絕緣層1300。接著，形成阻絕層31，除去絕緣層1300之中未被阻絕層31覆蓋的部分，如圖19所示般形成第1絕緣層13。進一步，除去第1上部導電層123之中從第1絕緣層13露出的部分的一部分而形成階差12s。藉此，也形成具有與圖12同樣的構造的電容器100。
＜第2實施形態＞ 在第2實施形態是顯示第1實施形態的電容器100的第2導電層14會與連接部24共用的電容器100A的例子。電容器100A是具有圖23所示的構造，利用圖20~圖23來說明有關其製造方法。
圖20~圖23是說明製造本案的第2實施形態的電容器的方法的圖。在圖8所示的狀態中，如圖20所示般，形成包含開口22Ah的第2絕緣層22A。開口22Ah是與圖2所示的通孔23同時形成，具有同樣的構造，但以露出第1絕緣層13的一部分之方式形成的點不同。接著，如圖21所示般，形成種層1410A。種層1410A是覆蓋第1絕緣層13及第2絕緣層22A而形成。如圖22所示般，形成阻絕層31，而藉由電解電鍍法來形成第2上部導電層143A。最後，如圖23所示般，除去阻絕層31，除去被第2上部導電層143A覆蓋的部分以外的種層1410A，藉此形成第2下部導電層141A。如此被形成的第2導電層14A是與連接部24一起被形成。另外，開口22Ah與通孔23是亦可在個別的時機被形成。並且，第2導電層14A與連接部24是亦可在個別的時機被形成。
若根據電容器100A的構造，則亦可謂具有以下所示的構造。第2導電層14A是與開口22Ah的內側面接觸。並且，在第2導電層14A與第1絕緣層13之間的一部分配置有第2絕緣層22A。亦即，第2導電層14A的一部分與第1絕緣層13的一部分會接觸。
＜第3實施形態＞ 在第1實施形態是以第1導電層12之中包圍第1部分12-1的周圍之方式配置第2部分12-2。亦即，第1絕緣層13的緣部是全部被配置於第1導電層12上。在第3實施形態是說明有關第1絕緣層13的緣部的至少一部分被配置於第1導電層12的外側的電容器。
圖24是表示本案的第3實施形態的中介層的概略平面圖。圖25是表示在本案的第3實施形態的中介層所含的電容器的概略剖面圖(圖24的B-B線剖面圖)。第1實施形態的第1導電層12是如圖1所示般，由於包圍第1部分12-1的周圍，因此第2部分12-2的緣部(對應於圖4所示的側面12-2e)與第1導電層12的緣部是共通。
如圖24所示般，電容器100B是第1絕緣層13B的一部分會擴大至第1導電層12B的外側。因此，第1導電層12B的側面(沿著基板11的表面(第1面11a)的法線方向來看時的外緣)是包含對應於第2部分12B-2的緣部的側面12B-2e及對應於第1部分12B-1的緣部的側面12B-1e的雙方。如圖25所示般，第1絕緣層13B是覆蓋上面12B-1u，且覆蓋側面12B-1e，更覆蓋基板11的第1面11a的一部分。藉由如此第1絕緣層13B的一部分的端部存在於第1導電層12B上的構成，也因為在該端部存在階差12Bs，所以與上述的實施形態同樣，第1絕緣層13B從第1導電層12B接受的應力會被減低。另一方面，第1絕緣層13B的端部不存在於第1導電層12B上的區域是不會有應力集中的情形，因此第1絕緣層13B是在第1導電層12B上不易產生龜裂。
第1絕緣層13B之中覆蓋側面12B-1e的部分的厚度亦可比覆蓋上面12B-1u的部分的厚度更小。此時，相對於覆蓋上面12B-1u的部分的第1絕緣層13B的厚度，覆蓋側面12B-1e的部分的第1絕緣層13B的厚度亦可為30%以上90%以下，或亦可為60%以上80%以下。
＜第4實施形態＞ 在第4實施形態是說明有關在第3實施形態的電容器100B中更進一步第2導電層14的一部分擴大至第1導電層12B的外側的例子。
圖26是表示本案的第4實施形態的中介層的概略平面圖。圖27是表示在本案的第4實施形態的中介層所含的電容器的概略剖面圖(圖26的B-B線剖面圖)。若根據圖26所示的電容器100C，則第2導電層14C會沿著第1絕緣層13B的配置來形成。因此，第1絕緣層13B是具有被第2導電層14C與第1部分12B-1的側面12B-1e所夾的區域，更亦具有被第2導電層14C與基板11所夾的區域。
＜第5實施形態＞ 在第5實施形態是說明有關如上述的第4實施形態般第2導電層14C的一部分擴大至第1導電層12B的外側的複數的電容器100C經由第2導電層14C來連接的例子。
圖28是表示本案的第5實施形態的中介層的概略平面圖。第5實施形態的第1電容器100D-a及第2電容器100D-b是分別具有類似於第4實施形態的電容器100C的構成。第1電容器100D-a是包含第1導電層12D-a、第1絕緣層13D-a及第2導電層14D。第2電容器100D-b是包含第1導電層12D-b、第1絕緣層13D-b及第2導電層14D。第2導電層14D是在第1電容器100D-a及第2電容器100D-b中，作為共通的電極被配置。
第1電容器100D-a與第2電容器100D-b在此例是被配置成旋轉對稱，但亦可被配置成線對稱，或亦可以不具對稱性的形態配置。總之，假想第1電容器100D-a與第2電容器100D-b相鄰的狀況。第1導電層12D-a與第1導電層12D-b是被隔離。並且，第1絕緣層13D-a與第1絕緣層13D-b是被隔離。第2導電層14D是在接觸於第1絕緣層13D-a、13D-b的區域以外，更接觸於基板11的第1面11a。
＜第6實施形態＞ 在第6實施形態是說明有關在上述的第5實施形態中，第1絕緣層13D-a與第1絕緣層13D-b未被隔離的例子。
圖29是表示本案的第6實施形態的中介層的概略平面圖。第6實施形態的第1電容器100E-a及第2電容器100E-b是分別具有類似於第5實施形態的第1電容器100D-a及第2電容器100D-b的構成。第1電容器100E-a是包含第1導電層12E-a、第1絕緣層13E及第2導電層14E。第2電容器100E-b是包含第1導電層12E-b、第1絕緣層13E及第2導電層14E。第1絕緣層13E是在第1電容器100E-a及第2電容器100E-b中，作為共通的絕緣層被配置。第2導電層14E是在第1電容器100E-a及第2電容器100E-b中，作為共通的電極被配置。第1電容器100E-a與第2電容器100E-b在此例是被配置成旋轉對稱，但亦可被配置成線對稱，或亦可以不具對稱性的形態配置。總之，假想第1電容器100E-a與第2電容器100E-b相鄰的狀況。第1導電層12E-a與第1導電層12E-b是被隔離。
＜第7實施形態＞ 在第5、第6實施形態中，第2導電層在複數的電容器中，作為共通的電極被配置，但在第7實施形態中，第1導電層在複數的電容器中，作為共通的電極被配置的例子。
圖30是表示本案的第7實施形態的中介層的概略平面圖。圖31是表示本案的第7實施形態的電容器的概略剖面圖(圖30的C-C線剖面圖)。在圖31中，記載有關包含相當於電容器的部分的一部分的構成，省略其他的構成。第7實施形態的第1電容器100F-a及第2電容器100F-b是分別具有與第1實施形態的電容器100類似的構成。
在第1導電層12F中，因為在第1電容器100F-a及第2電容器100F-b的區域(對應於第1部分12F-1的區域)的周圍形成有階差12Fs，所以第1電容器100F-a及第2電容器100F-b以外的區域(對應於第2部分12F-2的區域)較薄。若將2個的第1部分12F-1的一方，如圖31所示般，作為第3部分12F-3定義，則亦可換言成以下般。第2部分12F-2是與第1部分12F-1及第3部分12F-3鄰接。第1部分12F-1與第3部分12F-3是經由第2部分12F-2來隔離。
第1電容器100F-a是包含第1導電層12F、第1絕緣層13F-a及第2導電層14F-a。第2導電層14F-a是相對於第1絕緣層13F-a，在與第1部分12F-1相反側被配置。第2電容器100F-b是包含第1導電層12F、第1絕緣層13F-b及第2導電層14F-b。第2導電層14F-b是相對於第1絕緣層13F-b，在與第3部分12F-3相反側被配置。第1導電層12F是在第1電容器100F-a及第2電容器100F-b中，作為共通的電極被配置。
另外，在第7實施形態的構成中，第1絕緣層13F-a與第1絕緣層13F-b亦可作為共通的絕緣層(稱為第1絕緣層13F)連續被配置。此情況，存在第1絕緣層13F的區域是成為對應於第1部分12F-1、第2部分12F-2及第3部分12F-3的區域。但，第2部分12F-2的厚度是與圖31所示的厚度不同，形成與第1部分12F-1及第3部分12F-3相同的厚度。如此一來，在第2部分12F-2與第1部分12F-1的境界及第2部分12F-2與第3部分12F-3的境界不設階差12Fs，配置連續的第1絕緣層13F，藉此亦可避免在電容器間應力的集中。此構成是可藉由在相鄰的電容器間也配置圖11所示的阻絕層31的圖案來實現。
＜第8實施形態＞ 在第8實施形態是說明有關第2實施形態的複數的電容器100A經由第2導電層14A來連接的例子。
圖32是表示本案的第8實施形態的電容器的概略剖面圖。如圖32所示般，第1電容器100G-a及第2電容器100G-b是分別具有類似於第2實施形態的電容器100A的構成。第1電容器100G-a是包含第1導電層12G-a、第1絕緣層13G-a及第2導電層14G。第2電容器100G-b是包含第1導電層12G-b、第1絕緣層13G-b及第2導電層14G。第2導電層14G是在第1電容器100G-a及第2電容器100G-b中，經由被配置於第2絕緣層22G上的部分來作為共通的電極被配置。藉此，可實現以第1導電層12G-a及第1導電層12G-b作為端子，串聯第1電容器100G-a與第2電容器100G-b的構造。又，雖未圖示，但藉由電性連接第1導電層12G-a與第1導電層12G-b來作為1條的配線，將第2導電層14G個別地分給第1電容器100G-a及第2電容器100G-b的各者，亦可同樣地實現串聯。此情況，亦可為類似於圖31所示的第7實施形態的構成之串聯構造。
＜第9實施形態＞ 在第9實施形態是說明有關在第8實施形態中連接第1導電層12G-a、12G-b的例子。
圖33是表示本案的第9實施形態的電容器的概略剖面圖。第1電容器100H-a及第2電容器100H-b是分別具有類似於第2實施形態的電容器100A的構成。第1電容器100H-a是包含第1導電層12H、第1絕緣層13H-a及第2導電層14H。第2電容器100H-b是包含第1導電層12H、第1絕緣層13H-b及第2導電層14H。第1導電層12H是在第1電容器100H-a及第2電容器100H-b中，作為共通的電極被配置。第2導電層14G是在第1電容器100H-a及第2電容器100H-b中，經由被配置於第2絕緣層22G上的部分來作為共通的電極被配置。
第1電容器100H-a與第2電容器100H-b是並聯複數的電容器的狀態。因此，亦可不使2個的電容器隔離，形成一體。另一方面，此例是將第1絕緣層13G-a與第1絕緣層13G-b彼此隔離，縮小成為一體的絕緣層的大小，其結果，在該等之間形成第1導電層12H的第2部分12H-2。藉此，在第1部分12H-1與第2部分12H-2的境界形成階差，可緩和往第1絕緣層13G-a、13G-b的應力。如此縮小成為一體的絕緣層的大小的想法是在使第8實施形態所述的第1導電層12G-a與第1導電層12G-b形成一體時的構造也可同樣地適用。
＜第10實施形態＞ 在第10實施形態是說明有關第1導電層具有與第1實施形態不同的層疊構造的例子。在此，一邊比較基板11的第1面11a附近的側面形狀，一邊說明第1實施形態的第1導電層12與第10實施形態的第1導電層12J。
圖34是表示本案的第1實施形態的第1導電層的側面形狀的概略剖面圖。第1實施形態的第1導電層12是如上述般具有層疊第1下部導電層121及第1上部導電層123的構造。此例，第1下部導電層121是藉由無電解電鍍法來形成的Cu，第1上部導電層123是藉由電解電鍍法來形成的Cu。
若藉由在第1實施形態中說明的方法來製造電容器100，則如圖34所示般，在側面12-2e產生凹陷12d。此例是第1下部導電層121與第1上部導電層123皆為Cu，但藉由以無電解電鍍法來形成前者，以電解電鍍法來形成後者，即使為同蝕刻也可將蝕刻速率設為不同。因此，在除去種層1210來形成第1下部導電層121時，第1下部導電層121要比第1上部導電層123更加速蝕刻的進展。其結果，從第1上部導電層123的下方也蝕刻進展，可使在側面12-2e產生凹陷12d。藉由沿著如此的凹陷12d來形成第2絕緣層22，亦可提高密著性。另外，如此的凹陷12d的形狀是可藉由控制層疊構造的組合，例如膜厚、膜質等來使各式各樣地變化。
圖35是表示本案的第10實施形態的第1導電層的側面形狀的概略剖面圖。圖35所示的第1導電層12J是具有層疊第1下部導電層121J與第1上部導電層123的構造。第1下部導電層121J是具有層疊濺射Ti層1211、濺射Cu層1213及蒸鍍Cu層1215的構造。藉由從種層形成第1下部導電層121J時的蝕刻，此例是在側面12H-2e產生凹陷1211b、121Jd、12Jd。
如上述般，即使濺射Cu層1213、蒸鍍Cu層1215及第1上部導電層123皆為Cu，也可藉由各者的形成方法的不同來將蝕刻速率設為不同，因此可使在側面12H-2e產生凹陷121Jd、12Jd。另一方面，有關凹陷1211b因為濺射Ti層1211與上層的Cu是材料不同，所以來自濺射Cu層1213的下方的蝕刻是幾乎不進展。因此，濺射Cu層1213的下面是幾乎與基板11的第1面11a平行。有關如此的凹陷1211b，亦可藉由第2絕緣層22來充填，或亦可在一部分中形成空間。
＜第11實施形態＞ 在第11實施形態是說明有關將配置有複數的電容器的區域的周圍予以配置環狀的導電層的例子。
圖36是表示本案的第11實施形態的中介層的概略平面圖。更具體而言，圖36是表示以在第1實施形態說明的方法所製造的中介層10。在此圖中，為了使說明簡單，多數的構成要素被省略，有關電容器100是只顯示被形成於基板11的第1面11a側的第1絕緣層13及第2導電層14的一部分。在基板11的第1面11a是以覆蓋電容器100的方式形成第2絕緣層22。在配置有電容器100的區域的周圍是沿著第2絕緣層22的端部來形成環狀的導電層29及第1絕緣層13。
圖37是表示在本案的第11實施形態的中介層所含的環狀的導電層29的概略剖面圖(圖36的D-D線剖面圖)。導電層29是在被形成環狀的第1絕緣層13上，沿著第1絕緣層13來配置成環狀。理想是第1絕緣層13的寬度比導電層29的寬度更大。導電層29是例如與形成第2導電層14的工程同時形成。形成第2導電層14時，沿著形成第2絕緣層22的緣部的預定的位置，環狀的導電層29也形成於第1絕緣層13上。若根據此構成，則在第2絕緣層22的端部的位置，比導電層29更寬度寬的第1絕緣層13會被配置於導電層29與基板11之間。此結果，第2絕緣層22的端部的密著性會藉由第1絕緣層13而提升。
＜第12實施形態＞ 在第12實施形態是說明有關在第1絕緣層及第2導電層的緣部的形狀，角的部分具有圓弧形狀的例子。
圖38是表示本案的第12實施形態的電容器的概略剖面圖。圖38所示的電容器100K是第1絕緣層13K及第2導電層14K的角部具有圓弧形狀。藉由如此第1絕緣層13K的角部具有圓弧形狀，亦可更減低第1絕緣層13K的角部所受的應力。並且，有關第2導電層14K也同樣可減低角部所受的應力。藉此，可抑制第1絕緣層13K及第2導電層14K從下層剝落。
另外，第1絕緣層13K及第2導電層14K的一方的角部亦可不具圓弧形狀。並且，複數的角部的任一個亦可不具圓弧形狀，或任一個的形狀亦可與其他的形狀不同。設為圓弧形狀時，例如，第1絕緣層13K及第2導電層14K縱橫分別30μm以上時，曲率半徑是5μm以上為理想。另一方面，未滿30μm時，曲率半徑亦可更小。
＜第13實施形態＞ 在第13實施形態是說明有關包含電容器及電感器的中介層。
圖39是表示在本案的第13實施形態的中介層所含的電容器及電感器的概略平面圖。此概略平面圖是表示基板11的第1面11a側的第1導電層12L的平面圖。在圖39中，連接部24等的一部分的構成要素是被省略。圖40是表示本案的第13實施形態的中介層的概略剖面圖(圖39的E-E線剖面圖)。
如圖39所示般，中介層10L是亦可至少具備電感器27與電容器100L。中介層10L是至少具有：電性連接至第1導電層12L的第3導電層20a，及構成電感器27的複數的第3導電層20b。第3導電層20a是被形成於電感器27與電容器100L(第1導電層12L、第1絕緣層13L及第2導電層14L)之間的貫通孔15-1。並且，複數的第3導電層20b是被形成於構成電感器27的區域(點線所含的範圍)的複數的貫通孔15-2的各者。
如圖40所示般，基板11的第1面11a側的第1導電層12L的一部分是構成電感器27，第1導電層12L的其他的一部分是構成電容器100L的下部電極。在基板11的第1面11a側，構成電感器27的第1導電層12L的厚度Th1是亦可與構成電容器100L的下部電極的第1導電層12L的外側(相當於第2部分)的厚度Th2實質上相同。另外，若兩者的厚度符合以下的關係時，則可視為實質相同。 -10% ≦ (Th1-Th2)/Th1≦ +10%
Th1是亦可為0.5μm以上30μm以下，但更理想是亦可為5μm~20μm。因為電感器27的性能會提升。第3導電層20a、20b的厚度是亦可為基板11的第1面11a的Th1的50%以上100%以下。
＜第14實施形態＞ 在第14實施形態是說明有關在第1實施形態中成為d1=0的情況的電容器。
圖41是表示本案的第14實施形態的電容器的概略剖面圖。圖41所示的電容器100M是相當於在第1實施形態的電容器100中d1=0的情況。亦即，第1絕緣層13的側面13e與第2導電層14M的側面14Me形成同一面，沿著基板11的表面的法線方向來看時，側面13e與側面14Me一致。另外，側面13e與側面14Me一致是不限於各者完全一致時，實質上一致者也包含。所謂實質上一致是例如亦可d1為d2以下，或亦可d1為0.1μm以下，或亦可d1為第2導電層14M的厚度的1%以下，或亦可d1為第1絕緣層13的厚度的50%以下。
如此若第1絕緣層13的側面13e與第2導電層14M的側面14e一致，則由於第2導電層14M的端面不會被形成於第1絕緣層13的上，所以可不使應力集中之處產生於第1絕緣層13上。因此，亦可抑制對第1絕緣層13的龜裂，且亦可抑制第1絕緣層13與第2導電層14M的剝離。
圖42是說明製造本案的第14實施形態的電容器的方法的圖。圖42是在第1實施形態的圖10的狀態中，以覆蓋絕緣層1300的方式形成種層1410，以和第1實施形態同樣的方法來形成第2上部導電層143M。
圖43是說明製造本案的第14實施形態的電容器的方法的圖。在圖42的狀態中，藉由除去被第2上部導電層143M覆蓋的部分以外的種層1410及絕緣層1300，來形成第2下部導電層141M及第1絕緣層13。然後，第1上部導電層123之中，除去從第1絕緣層13露出的部分的一部分而形成階差12s。此時，有關從第1上部導電層123露出的種層1210也被除去。如此一來，圖41所示的電容器100M會被實現。
＜第15實施形態＞ 在第15實施形態是說明有關利用第1實施形態的中介層10來製造的半導體裝置。
圖44是表示本案的第15實施形態的半導體裝置的圖。半導體裝置1000是具有被層疊的3個的中介層10(10-1、10-2、10-3)，被連接至LSI基板70。中介層10-1是例如具有DRAM等的半導體元件，且具有以連接部24等所形成的連接端子81-1、82-1。該等的中介層10(10-1、10-2、10-3)亦可為不使用玻璃基板者，一部分的中介層10是亦可為使用與其他的中介層10不同的材料的基板者。連接端子81-1是對於LSI基板70的連接端子80，經由凸塊90-1來連接。連接端子82-1是對於中介層10-2的連接端子81-2，經由凸塊90-2來連接。有關中介層10-2的連接端子82-2及中介層10-3的連接端子83-1也是經由凸塊90-3來連接。凸塊90(90-1、90-2、90-3)是例如使用銦、銅、金等的金屬。
另外，在層疊中介層10時，不限於3層，亦可為2層，或亦可進一步4層以上。又，中介層10與其他的基板的連接是不限於藉由凸塊，亦可利用共晶接合等其他的接合技術。又，亦可塗佈、燒製聚醯亞胺、環氧樹脂樹脂等，來黏合中介層10與其他的基板。
圖45是表示本案的第15實施形態的半導體裝置的別的例的圖。圖45所示的半導體裝置1000是具有層疊MEMS裝置、CPU、記憶體等的半導體電路基板(半導體晶片)71-1、71-2及中介層10的層疊構造體，被連接至LSI基板70。
中介層10是被配置於半導體電路基板71-1與半導體電路基板71-2之間，經由凸塊90-1、90-2來分別連接。在LSI基板70上載置半導體電路基板71-1。LSI基板70與半導體電路基板71-2是藉由接線95來連接。此例，中介層10是作為層疊複數的半導體電路基板而3次元安裝用的中介層使用。藉由中介層10與各者機能不同的複數的半導體電路基板連接，可實現多機能的半導體裝置。例如，藉由將半導體電路基板71-1設為3軸加速度感測器，將半導體電路基板71-2設為2軸磁氣感測器，可實現以1個的模組來實現5軸動態感測器(motion sensor)的半導體裝置。
半導體電路基板為藉由MEMS裝置所形成的感測器等時，有感測結果會藉由類比訊號來輸出的情況。此情況，有關低通濾波器、放大器等也亦可形成於半導體電路基板或中介層10。
圖46是表示本案的第15實施形態的半導體裝置的另外別的例子的圖。上述2個的例子(圖44、圖45)是3次元安裝，但此例是適用於2.5次元安裝的例子。圖46所示的例子，在LSI基板70是6個的中介層10(10-1~10-6)會被層疊而連接。但，不只是全部的中介層10層疊配置，在基板面內方向也排列配置。
圖46的例子是在LSI基板70上連接中介層10-1、10-5，在中介層10-1上連接中介層10-2、10-4，在中介層10-2上連接中介層10-3，在中介層10-5上連接中介層10-6。另外，如圖46所示的例子般，將中介層10作為用以連接複數的半導體電路基板的中介層使用，亦可為如此的2.5次元安裝。例如，中介層10-3、10-4、10-6等亦可被置換成半導體電路基板。
如上述般被製造的半導體裝置1000是例如被搭載於攜帶型終端機、資訊處理裝置、家電等各種的電子機器。攜帶型終端機更具體而言可舉行動電話、智慧型手機及筆記型個人電腦等。資訊處理裝置更具體而言可舉桌上型個人電腦、伺服器、汽車導航機等。另外，作為電子機器的例子，例如，亦可為無線區域網路(LAN)裝置、數位機上盒、音樂播放器、視頻播放器、娛樂單元(entertainment unit)、導航裝置、通訊裝置、攜帶型資訊終端機(PDA)、固定位置資訊單元。
圖47是說明使用本案的第15實施形態的半導體裝置之電子機器的一例的圖。顯示智慧型手機500及筆記型個人電腦600，作為搭載半導體裝置1000的電子機器的例子。該等的電子機器是具有以實行應用程式來實現各種機能的CPU等所構成的控制部1100。在各種機能是含有使用來自半導體裝置1000的輸出訊號的機能。另外，半導體裝置1000亦可具有控制部1100的機能。
＜變形例＞ 本案是不限於上述的實施形態，還包含其他各種的變形例。例如，上述的實施形態是為了容易了解本案而詳細說明者，並非限於一定要具備所說明的全部的構成者。並且，可將某實施形態的構成的一部分置換成其他的實施形態的構成，且亦可在某實施形態的構成加上其他的實施形態的構成。又，可針對各實施形態的構成的一部分進行其他的構成的追加･削除･置換。以下，說明有關一部分的變形例。另外，有關將第1實施形態變形的例子是亦可作為將其他的實施形態變形的例子適用。
(1)第1導電層12及第2導電層14是皆具有包含種層及藉由電解電鍍法所形成的導電層之層疊構造，但亦可為藉由別的方法來形成的導電層。亦即，第1導電層12及第2導電層14的至少一方或雙方亦可為單層構造。
作為導電層的形成方法，例如有包含化學氣相沈積(CVD)及物理蒸鍍(PVD)的蒸鍍法。化學氣相沈積是例如可舉電漿CVD、原子層堆積(ALD)。物理蒸鍍是例如可舉濺射或真空蒸鍍。又，亦可為藉由金屬箔的蝕刻之形成，或藉由金屬奈米膏(paste)等的導電性膏的塗佈之形成。另外，有關第1絕緣層13也同樣只要藉由包含化學氣相沈積(CVD)及物理蒸鍍(PVD)的蒸鍍法來形成即可。
對於導電層及絕緣層，亦可藉由光微影蝕刻(photolithography)來形成所望的圖案，或亦可藉由回蝕或化學的機械的研磨(CMP)來平坦化。
(2)第1導電層12及第2導電層14的材料是不限於Cu，亦可包括金(Au)、銀(Ag)、銅(Cu)、鐵(Fe)、鎳(Ni)、白金(Pt)、鈀(Pd)、釕(Ru)、鎢(W)等的具備導電性的材料。
(3)第2絕緣層22是有機材料，但亦可為無機材料，或亦可為無機材料的絕緣層與有機材料的絕緣層的層疊構造。
(4)第1絕緣層13不是只被配置於構成電容器100的部分，亦可在構成電容器100的部分以外也作為第1絕緣層13被配置。此時，構成電容器100的部分的第1絕緣層13與除此以外的部分的第1絕緣層13是亦可互相被隔離或亦可連續。構成電容器100的部分以外的第1絕緣層13是例如亦可被形成為覆蓋貫通孔15的第3導電層20的至少一部分。
若根據此構成，則例如在形成第1絕緣層13之後藉由蝕刻來除去種層時，第3導電層20的一部分，特別是位於貫通孔15的角部的導電層(第1導電層12與第3導電層20的境界的部分)會藉由第1絕緣層13來保護，可使被保護的部分的導電層不會變薄。
(5)被形成於貫通孔15的內部的第3導電層20是沿著貫通孔15的內側面15a來形成，被配置成不閉塞貫通孔15，但亦可被配置成閉塞貫通孔15的第1面11a側及第2面11b側的至少一方，或亦可被配置成閉塞貫通孔15的全體。在閉塞貫通孔15的全體時，換言之，亦可謂以充填貫通孔15的方式形成第3導電層20。
在此，就第12實施形態而言，電容器100L與電感器27是以第3導電層20a來連接。若變形成以在貫通孔15-1中至少第1面11a的附近閉塞的方式配置第3導電層20a的構成，則亦可藉由將閉塞貫通孔15-1的導電層設為第1導電層12L的一部分或全部，在貫通孔15-1的正上面形成電容器100L的至少一部分。
(6)電容器100是顯示被配置於上述的中介層10的例子，但只要是被配置於包含導電層的配線基板，不限於被適用在如第3導電層20般包含貫通電極的中介層10的情況。如此的配線基板是亦可不含貫通電極。此情況，亦可只在基板11的第1面11a側配置有導電層。
並且，即使是配置有電容器100的基板包含貫通電極的情況，也不限於被適用在作為被配置於電路基板與半導體晶片等之間的中介層的用途，例如亦可被適用於作為貫通電極基板的用途。在此，所謂貫通電極基板，不只是被配置於電路基板與半導體晶片等之間的中介層，亦包含不設置半導體晶片等的IPD(Integrated Passive Device)等。此情況，上側及下側的電路基板的一方會成為以和貫通電極電性連接的方式存在的形態。另一方面，半導體晶片等是在電路基板上，亦可被配置於與貫通電極基板不同的位置來與電路基板電性連接。
(7)電容器100是顯示只被配置於基板11的一面的例子，但亦可被配置於兩面。
(8)在電容器100中，亦可在基板11與第1導電層12之間、第1導電層12與第1絕緣層13之間、第1絕緣層13與第2導電層14之間的任一或全部形成有未圖示的層。
(9)亦可以第2下部導電層141的熱膨脹係數形成第1絕緣層13的熱膨脹係數與第2上部導電層143的熱膨脹係數之間的方式決定各者的材料。例如，以熱膨脹係數為16.8ppm/K的Cu來形成第2上部導電層143，以3.25ppm/K的氮化矽來形成第1絕緣層13時，可藉由以上述的Ti(8.4ppm/K)、Cr(8.2ppm/K)、Ni(13.4ppm/K)等來形成第2下部導電層141，進一步緩和應力。又，以複數的膜來形成第2下部導電層141時，越接近第1絕緣層13越以接近第1絕緣層13的熱膨脹係數的膜來形成，越接近第2上部導電層143越以接近第2上部導電層143的熱膨脹係數的膜來形成為理想。例如，亦可形成在第2上部導電層143(Cu)側層疊Ni的膜，在第1絕緣層13(氮化矽)側層疊Ti或Cr的膜之第2下部導電層141。
10‧‧‧中介層 11‧‧‧基板 11a‧‧‧第1面 11b‧‧‧第2面 12‧‧‧第1導電層 12-1‧‧‧第1部分 12-1p‧‧‧境界 12-1u‧‧‧上面 12-2‧‧‧第2部分 12-2e‧‧‧側面 12-2u‧‧‧上面 12s‧‧‧階差 13‧‧‧第1絕緣層 14‧‧‧第2導電層 14e‧‧‧側面 15‧‧‧貫通孔 15a‧‧‧內側面 20‧‧‧第3導電層 21‧‧‧第4導電層 22‧‧‧第2絕緣層 22Ah‧‧‧開口 23‧‧‧通孔 24‧‧‧連接部 25‧‧‧焊錫球 27‧‧‧電感器 29‧‧‧導電層 31‧‧‧阻絕層 40‧‧‧電路基板 50‧‧‧半導體晶片 70‧‧‧基板 71‧‧‧半導體電路基板 80‧‧‧連接端子 90‧‧‧凸塊 95‧‧‧接線 100‧‧‧電容器 121‧‧‧第1下部導電層 123‧‧‧第1上部導電層 141‧‧‧第2下部導電層 143‧‧‧第2上部導電層 201‧‧‧外周部分 203‧‧‧內周部分 211‧‧‧第4下部導電層 213‧‧‧第4上部導電層 500‧‧‧智慧型手機 600‧‧‧筆記型個人電腦 1000‧‧‧半導體裝置 1100‧‧‧控制部 1210‧‧‧種層 1211‧‧‧濺射Ti層 1213‧‧‧濺射Cu層 1215‧‧‧蒸鍍Cu層 1300‧‧‧絕緣層 1410‧‧‧種層
圖1是表示本案的第1實施形態的中介層的概略平面圖。 圖2是表示本案的第1實施形態的中介層的概略剖面圖(圖1的A-A線剖面圖)。 圖3是表示在本案的第1實施形態的中介層所含的電容器的概略剖面圖(圖1的B-B線剖面圖)。 圖4是擴大本案的第1實施形態的電容器的階差部附近的圖。 圖5是說明製造本案的第1實施形態的中介層的方法的圖。 圖6是說明製造本案的第1實施形態的中介層的方法的圖。 圖7是說明製造本案的第1實施形態的中介層的方法的圖。 圖8是說明製造本案的第1實施形態的中介層的方法的圖。 圖9是說明製造本案的第1實施形態的中介層的方法的圖。 圖10是說明製造本案的第1實施形態的電容器的方法的圖。 圖11是說明製造本案的第1實施形態的電容器的方法的圖。 圖12是說明製造本案的第1實施形態的電容器的方法的圖。 圖13是說明製造本案的第1實施形態的電容器的方法的圖。 圖14是說明製造本案的第1實施形態的電容器的方法的圖。 圖15是說明製造本案的第1實施形態的電容器的方法的圖。 圖16是說明比較例的電容器的第1導電層的應力分佈的圖。 圖17是說明本案的第1實施形態的電容器的第1導電層的應力分佈的圖。 圖18是說明製造本案的第1實施形態的電容器的別的方法的圖。 圖19是說明製造本案的第1實施形態的電容器的別的方法的圖。 圖20是說明製造本案的第2實施形態的電容器的方法的圖。 圖21是說明製造本案的第2實施形態的電容器的方法的圖。 圖22是說明製造本案的第2實施形態的電容器的方法的圖。 圖23是說明製造本案的第2實施形態的電容器的方法的圖。 圖24是表示本案的第3實施形態的中介層的概略平面圖。 圖25是表示在本案的第3實施形態的中介層所含的電容器的概略剖面圖(圖24的B-B線剖面圖)。 圖26是表示本案的第4實施形態的中介層的概略平面圖。 圖27是表示在本案的第4實施形態的中介層所含的電容器的概略剖面圖(圖26的B-B線剖面圖)。 圖28是表示本案的第5實施形態的中介層的概略平面圖。 圖29是表示本案的第6實施形態的中介層的概略平面圖。 圖30是表示本案的第7實施形態的中介層的概略平面圖。 圖31是表示本案的第7實施形態的電容器的概略剖面圖(圖30的C-C線剖面圖)。 圖32是表示本案的第8實施形態的電容器的概略剖面圖。 圖33是表示本案的第9實施形態的電容器的概略剖面圖。 圖34是表示本案的第1實施形態的第1導電層的側面形狀的概略剖面圖。 圖35是表示本案的第10實施形態的第1導電層的側面形狀的概略剖面圖。 圖36是表示本案的第11實施形態的中介層的概略平面圖。 圖37是表示在本案的第11實施形態的中介層所含的環狀的導電層29的概略剖面圖(圖36的D-D線剖面圖)。 圖38是表示本案的第12實施形態的電容器的概略剖面圖。 圖39是表示在本案的第13實施形態的中介層所含的電容器及電感器的概略平面圖。 圖40是表示本案的第13實施形態的中介層的概略剖面圖(圖39的E-E線剖面圖)。 圖41是表示本案的第14實施形態的電容器的概略剖面圖。 圖42是說明製造本案的第14實施形態的電容器的方法的圖。 圖43是說明製造本案的第14實施形態的電容器的方法的圖。 圖44是表示本案的第15實施形態的半導體裝置的圖。 圖45是表示本案的第15實施形態的半導體裝置的別的例的圖。 圖46是表示本案的第15實施形態的半導體裝置的另外別的例的圖。 圖47是說明包含本案的第15實施形態的半導體裝置的電子機器的一例的圖。
11‧‧‧基板
11a‧‧‧第1面
12‧‧‧第1導電層
12-1‧‧‧第1部分
12-1p‧‧‧境界
12-1u‧‧‧上面
12-2‧‧‧第2部分
12-2e‧‧‧側面
12-2u‧‧‧上面
12s‧‧‧階差
13‧‧‧第1絕緣層
13e‧‧‧側面
14‧‧‧第2導電層
14e‧‧‧側面
100‧‧‧電容器
121‧‧‧第1下部導電層
123‧‧‧第1上部導電層
141‧‧‧第2下部導電層
143‧‧‧第2上部導電層
d1、d2、d3‧‧‧距離

Claims (24)

  1. 一種配線基板，其特徵係具備：基板，其係具有絕緣表面；第1導電層，其係被配置於前述基板上的第1導電層，包含具有第1厚度的第1部分及具有比該第1厚度更薄的第2厚度且與該第1部分鄰接的第2部分；第1絕緣層，其係自前述第2部分隔離來配置於前述第1部分上；及第2導電層，其係相對於前述第1絕緣層，在與前述第1部分相反側被配置，前述第1部分及前述第2部分，係包含在前述第1絕緣層側以同一材料所形成的區域。
  2. 如申請專利範圍第1項之配線基板，其中，前述第2導電層，係自前述第1絕緣層的緣部之中對應於前述第2部分側的第1緣部隔離而配置。
  3. 如申請專利範圍第1項之配線基板，其中，沿著前述基板的表面的法線方向來看時，包含前述第2導電層的緣部與前述第1絕緣層的緣部之中對應於前述第2部分側的第1緣部一致的部分。
  4. 如申請專利範圍第3項之配線基板，其中，沿著前述 基板的表面的法線方向來看時，從前述第1部分與前述第2部分的境界到與前述第1緣部之間的距離，係比從前述第2導電層的緣部到前述第1緣部的距離小。
  5. 如申請專利範圍第1項之配線基板，其中，沿著前述基板的表面的法線方向來看時，從前述第1部分與前述第2部分的境界到前述第1絕緣層的緣部的距離，係比前述第1厚度與前述第2厚度的差小。
  6. 如申請專利範圍第5項之配線基板，其中，前述境界，係被配置於前述第1絕緣層與前述基板之間。
  7. 如申請專利範圍第1項之配線基板，其中，沿著從前述第1部分與前述第2部分的境界到前述第2部分的緣部的前述基板的表面的法線方向來看時的距離，係比前述第1厚度與前述第2厚度的差大。
  8. 如申請專利範圍第1項之配線基板，其中，沿著從前述第1部分與前述第2部分的境界到前述第2部分的緣部的前述基板的表面的法線方向來看的距離為前述第2厚度的10%以上。
  9. 如申請專利範圍第1項之配線基板，其中，前述第1部分，係被前述第2部分所包圍。
  10. 如申請專利範圍第1項之配線基板，其中，沿著前述基板的表面的法線方向來看時，前述第1導電層的外緣，係包含前述第1部分的側面及前述第2部分的側面。
  11. 如申請專利範圍第10項之配線基板，其中，前述第1絕緣層，係覆蓋前述第1部分的側面。
  12. 如申請專利範圍第11項之配線基板，其中，前述第1絕緣層的一部分，係被前述第2導電層與前述第1部分的側面夾著。
  13. 如申請專利範圍第1項之配線基板，其中，前述第2部分的表面，係比前述第1部分的表面粗。
  14. 如申請專利範圍第1項之配線基板，其中，前述第1導電層，係至少包含第1膜及膜質與該第1膜不同的第2膜。
  15. 如申請專利範圍第14項之配線基板，其中，在前述第1導電層的側面，係配置有在前述第1膜的側面及前述第2膜的側面所被形成的凹陷。
  16. 如申請專利範圍第1項之配線基板，其中，更具備接觸於前述第2部分及前述第1絕緣層的第2絕緣層， 前述第1絕緣層係包含無機材料，前述第2絕緣層係包含有機材料。
  17. 如申請專利範圍第16項之配線基板，其中，前述第2絕緣層，係具有開口，前述第2導電層，係與規定前述開口的前述第2絕緣層的側面接觸，在前述第2導電層與前述第1絕緣層之間的一部分配置有前述第2絕緣層。
  18. 如申請專利範圍第1項之配線基板，其中，更具備：相對於前述第1絕緣層，在與前述第1部分相反側被配置，且與前述第2導電層隔離的導電層。
  19. 如申請專利範圍第1項之配線基板，其中，前述第1導電層，係更包含：具有比前述第2厚度厚的第3厚度，且與前述第2部分鄰接的第3部分，前述第1絕緣層，係更被配置於前述第3部分上，前述第2導電層，係相對於前述第1絕緣層，在與前述第3部分相反側也被配置。
  20. 如申請專利範圍第1項之配線基板，其中，更具備貫通前述基板的貫通電極，前述貫通電極，係電性連接至前述第1導電層。
  21. 如申請專利範圍第20項之配線基板，其中，前述貫通電極，係以和前述第1導電層相同的材料所形成，從前述第1導電層連續性地延伸。
  22. 如申請專利範圍第20項之配線基板，其中，前述第1導電層係包含複數的膜，前述貫通電極係包含複數的膜，前述第1導電層的最接近前述基板的膜，係連續延伸至前述貫通電極的最接近前述基板的膜。
  23. 如申請專利範圍第20項之配線基板，其中，更具備：包含被連接至前述第1導電層的前述貫通電極之電感器。
  24. 一種半導體裝置，其特徵係具備：如申請專利範圍第1項之配線基板；及被電性連接至前述配線基板的半導體晶片。
TW108101790A 2018-06-21 2019-01-17 配線基板及半導體裝置 TWI811287B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-117765 2018-06-21
JP2018117765 2018-06-21

Publications (2)

Publication Number Publication Date
TW202002225A TW202002225A (zh) 2020-01-01
TWI811287B true TWI811287B (zh) 2023-08-11

Family

ID=68982844

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108101790A TWI811287B (zh) 2018-06-21 2019-01-17 配線基板及半導體裝置

Country Status (4)

Country Link
US (1) US11430730B2 (zh)
JP (1) JP6725095B2 (zh)
TW (1) TWI811287B (zh)
WO (1) WO2019244382A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11682630B2 (en) 2020-07-31 2023-06-20 Samsung Electronics Co., Ltd. Semiconductor package
JPWO2023090197A1 (zh) * 2021-11-18 2023-05-25

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03241864A (ja) * 1990-02-20 1991-10-29 Mitsubishi Electric Corp マイクロ波集積回路用キャパシタ
TW564536B (en) * 2000-09-19 2003-12-01 Hitachi Ltd Semiconductor device and mounting structure of semiconductor device
JP2008227177A (ja) * 2007-03-13 2008-09-25 Nec Corp インターポーザ、半導体モジュール、及びそれらの製造方法
JP2011129665A (ja) * 2009-12-17 2011-06-30 Sony Corp 積層配線基板の製造方法
JP2018074134A (ja) * 2016-10-24 2018-05-10 大日本印刷株式会社 高周波部品及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3490851B2 (ja) 1996-10-30 2004-01-26 松下電器産業株式会社 回路基板
JPH11177244A (ja) 1997-12-08 1999-07-02 Sony Corp 配線板の製造方法
TW563142B (en) * 2001-07-12 2003-11-21 Hitachi Ltd Thin film capacitor, and electronic circuit component
JP3822569B2 (ja) 2003-02-28 2006-09-20 株式会社東芝 半導体装置およびその製造方法
JP2005093597A (ja) 2003-09-16 2005-04-07 Shinko Electric Ind Co Ltd 薄膜キャパシタ及びその製造方法
JP4447881B2 (ja) 2003-10-14 2010-04-07 富士通株式会社 インターポーザの製造方法
JP4916715B2 (ja) 2005-12-21 2012-04-18 富士通株式会社 電子部品
JP2007294580A (ja) 2006-04-24 2007-11-08 Fujikura Ltd 配線基板および半導体装置
JP2008124405A (ja) 2006-11-16 2008-05-29 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2008135648A (ja) 2006-11-29 2008-06-12 Toshiba Corp 半導体装置及び半導体装置の製造方法
KR100881695B1 (ko) 2007-08-17 2009-02-06 삼성전기주식회사 캐패시터 내장형 인쇄회로기판 및 그 제조 방법
JP2010118417A (ja) * 2008-11-12 2010-05-27 Toshiba Corp 半導体記憶装置、及びその製造方法
WO2014069662A1 (ja) 2012-11-05 2014-05-08 大日本印刷株式会社 配線構造体
JP6593209B2 (ja) * 2016-02-05 2019-10-23 株式会社村田製作所 電子部品
JP2018073888A (ja) 2016-10-25 2018-05-10 大日本印刷株式会社 電子部品およびその製造方法
JP7080579B2 (ja) 2016-12-02 2022-06-06 凸版印刷株式会社 電子部品製造方法
JP7206589B2 (ja) 2017-12-22 2023-01-18 凸版印刷株式会社 キャパシタ内蔵ガラス回路基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03241864A (ja) * 1990-02-20 1991-10-29 Mitsubishi Electric Corp マイクロ波集積回路用キャパシタ
TW564536B (en) * 2000-09-19 2003-12-01 Hitachi Ltd Semiconductor device and mounting structure of semiconductor device
JP2008227177A (ja) * 2007-03-13 2008-09-25 Nec Corp インターポーザ、半導体モジュール、及びそれらの製造方法
JP2011129665A (ja) * 2009-12-17 2011-06-30 Sony Corp 積層配線基板の製造方法
JP2018074134A (ja) * 2016-10-24 2018-05-10 大日本印刷株式会社 高周波部品及びその製造方法

Also Published As

Publication number Publication date
US11430730B2 (en) 2022-08-30
WO2019244382A1 (ja) 2019-12-26
JPWO2019244382A1 (ja) 2020-08-20
JP6725095B2 (ja) 2020-07-15
TW202320283A (zh) 2023-05-16
US20210134717A1 (en) 2021-05-06
TW202002225A (zh) 2020-01-01

Similar Documents

Publication Publication Date Title
US20210020591A1 (en) Semiconductor device and manufacturing method thereof
KR100764055B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
US10553538B2 (en) Semiconductor package having a variable redistribution layer thickness
JP7327612B2 (ja) 貫通電極基板及び半導体装置
JP5423874B2 (ja) 半導体素子内蔵基板およびその製造方法
JP4580671B2 (ja) 半導体装置
JP4470013B2 (ja) キャパシタ、チップキャリア型キャパシタ、半導体装置および実装基板
WO2010050091A1 (ja) 半導体装置
TWI811287B (zh) 配線基板及半導體裝置
JP4293563B2 (ja) 半導体装置及び半導体パッケージ
TWI856491B (zh) 配線基板及半導體裝置
US8609535B2 (en) Semiconductor package having through electrodes that reduce leakage current and method for manufacturing the same
JP4801133B2 (ja) 半導体装置
JP7222481B2 (ja) 半導体装置
TWI817244B (zh) 被動零件
TWI775536B (zh) 半導體鍵合結構
CN116318005A (zh) 一种滤波器及其制备方法、电子设备
KR20140088756A (ko) 고집적의 다층 인터포저 및 그 제조방법