JP2008227177A - インターポーザ、半導体モジュール、及びそれらの製造方法 - Google Patents

Abstract

【課題】機器を小型化することのできるインターポーザ、半導体モジュール、及びそれらの製造方法を提供する。
【解決手段】能動素子８をボード１１上に実装する際に、前記能動素子８と前記ボード１１との間に介装されるインターポーザ１００において、能動素子実装面に設けられ、前記能動素子８の信号入出力パッドに接続される能動素子側信号パッド１２と、ボード１１側表面に設けられ、前記ボード１１の信号入出力パッドに接続されるボード側信号パッド１４と、前記能動素子実装面と前記ボード１１側表面との間に配置される無機基板６と、前記無機基板６の主面上に形成された結合コンデンサ７と、を具備する。能動素子側信号パッド１２とボード側信号パッド１４とは、結合コンデンサ７を介して信号伝送可能に接続される。
【選択図】図１

Description

本発明は、インターポーザ、及び半導体チップがインターポーザに実装された半導体モジュールに関する。

小型化や組み立て工程の部品点数を削減する目的で、電子回路に含まれる半導体チップ（能動素子）や受動素子を同一基板（以下、インターポーザ）上へ実装しモジュール化した半導体モジュールが知られている。このような半導体モジュールとして、例えば特許文献１には、同一の半導体基板上に、光半導体素子と電気回路とが配置され、その半導体基板上にコンデンサなどの回路素子を設けることが記載されている。また、特許文献２には、シリコン・キャリアに、通信集積回路と光集積回路とを搭載した光相互接続モジュールが記載されている。

半導体チップの周辺には、コンデンサが配置される。例えば、半導体チップのスイッチングノイズを低減させる為に、電源とグランドとに接続されたデカップリングコンデンサが半導体チップ近傍に配置される。このデカップリングコンデンサを、半導体モジュール中に設ける技術が、例えば特許文献３〜６に記されている。

半導体チップの周辺に配置されるコンデンサとしては、デカップリングコンデンサの他に、結合コンデンサが挙げられる。この結合コンデンサは、半導体チップに入出力される信号のＤＣバイアスをカットするためのものである。

同一半導体チップ内における半導体素子同士の間で信号の入出力を行う場合、半導体チップ内に容量素子が形成される（例えば、特許文献７参照）。

一方、外部から半導体チップに対して信号を入出力する場合、結合コンデンサは半導体モジュール外に配置される。多くの場合、半導体モジュールの実装されるボード上に、結合コンデンサが半田を介して実装される。この場合、ボード上に結合コンデンサを実装する場所を確保する必要がある

また、特許文献８には、電極面積の小さい容量素子を内蔵した小型の多層配線基板及びこれを用いた電子部品モジュールを提供する為の技術が記載されている。具体的には、有機材料からなる複数の絶縁層を積層し、これら絶縁層の表面に配線を形成した多層配線基板（インターポーザ）において、その絶縁層の少なくとも一層に貫通孔を設け、その貫通孔内に比誘電率が２０以上の誘電体磁器と、誘電体磁器の上下両面に導電性有機樹脂層を介して被着された配線導体とによって容量素子を形成することが記載されている。

特開平１１−２６７８４号 公報 特開２００５−１８２０３３号 公報 特開２００５−１２３２５０号 公報 特開平８−１４８５９５号 公報 特開平９−２１３８３５号 公報 特開平７−２３５６３２号 公報 特開２００６−１６５２４８号 公報 特開２００２−１２４７７１号 公報

デカップリングコンデンサは、電源線及びグランド線に接続される。電源線及びグランド線が複数存在する場合、複数の電源線、グランド線に対して共通のデカップリングコンデンサが接続されていればよい。従って、デカップリングコンデンサを、半導体モジュール中に内蔵させることは比較的容易である。

これに対して、結合コンデンサは、一本の信号線に対して、少なくとも一本が必要となる。従って、信号線が複数本存在する場合には、複数個の結合コンデンサが必要とされる。特許文献８に記載されるように、インターポーザの樹脂層内部に誘電体磁器を埋めこんでコンデンサを形成すれば、結合コンデンサが内蔵されたインターポーザを得る事ができる。但し、この場合、樹脂基板の形成工程や誘電体磁器の取扱いにおける制約から、誘電体磁器を薄膜化（例えば１０μｍ以下）することは困難である。結果として、高い静電容量（例示；１ｎＦ／ｍｍ^２）を有するコンデンサを得るためには、広面積とせざるを得ない。従って、信号線が複数存在する場合、複数の信号線のそれぞれに対して結合コンデンサを配置することは難しく、インターポーザ自体を大型化させるしかない。また、導電性有機樹脂層を電極に用いた場合、金属電極より抵抗が高く、高速信号伝送の波形の歪が大きくなり、信号品質の劣化が予想される。

ボード上などの半導体モジュール外部に複数の結合コンデンサを配置すると、信号品質の劣化が懸念される。これは、結合コンデンサを経由する様に配線をレイアウトする必要があり、配線距離が長くなり易いからである。また、結合コンデンサとボードの接続部における伝送損失も不可避となる。

従って、本発明の目的は、信号品質の劣化を抑制することのできる、インターポーザ、半導体モジュール、及びそれらの製造方法を提供することにある。

また、本発明の他の目的は、機器を小型化することのできるインターポーザ、半導体モジュール、及びそれらの製造方法を提供することにある。

以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明のインターポーザ（１００）は、能動素子（８）をボード（１１）に実装する際に、能動素子（８）とボード（１１）との間に介装されるインターポーザである。このインターポーザは、能動素子（８）実装側表面に設けられ、能動素子（８）の信号入出力パッドに接続される能動素子側信号パッド（１２）と、ボード（１１）側表面に設けられ、ボード（１１）の信号入出力パッドに接続されるボード側信号パッド（１４）と、能動素子（８）実装側表面とボード（１１）側表面との間に配置される無機基板（６）と、無機基板の主面上に形成された結合コンデンサ（７）と、を具備する。結合コンデンサ（７）は、無機基板（６）の主面に接して形成された下部電極（４）と、下部電極（４）上に形成された誘電体膜（３）と、誘電体膜（３）上に形成された上部電極（２）とを備える。能動素子側信号パッド（１２）は、下部電極（４）と上部電極（２）とのいずれか一方の電極と電気的に接続され、ボード側信号パッド（１４）は、他方の電極と電気的に接続される。

この発明によれば、また、無機基板上に結合コンデンサが形成されているので、樹脂上などに形成させる場合と異なり、高温工程で誘電体膜を形成できる。高温工程で誘電体膜を形成することで、容量密度の高い結合コンデンサを得る事ができ、結合コンデンサを小型化できる。その結果、結合コンデンサがインターポーザに集積化された構造にすることができ、ボード上などに結合コンデンサを実装する必要がなくなる。これにより、外部に結合コンデンサ実装のためのスペースを設ける必要が無くなり、機器を小型化することができる。また、配線長を最小限にすることができるので、伝送損失が低減できる。

このインターポーザ（１００）において、下部電極（４）、誘電膜（３）、及び上部電極（２）のそれぞれは、無機材料のみから形成されていることが好ましい。

また、無機基板（６）は、シリコン基板、ガラス基板、石英基板、及びサファイア基板のうちのいずれかであることが好ましい。これらは、容量密度の高い結合コンデンサを得る上で好ましい。

このインターポーザ（１００）は、一の観点から、更に、無機基板（６）を貫通する様に設けられた基板信号ビア（５）を具備することが好ましい。この時、下部電極（４）は、基板信号ビア（５）を覆うようにして基板信号ビア（５）に接合される。また、能動素子側信号パッド（１２）及びボード側信号パッド（１４）の一方は、基板信号ビア（５）を介して下部電極（４）と電気的に接続される。

また、このインターポーザ（１００）は、他の一観点から、更に、無機基板を貫通するように設けられた基板信号ビア（５）と、無機基板（６）の主面上に設けられた接続用導体（２８）を具備することが好ましい。この時、基板信号ビア（５）は、基板面上における結合コンデンサ（７）とは別の位置に設けられる。また、下部電極（４）は、誘電体膜（３）からはみ出す様に設けられる。接続用導体（２８）は、下部電極（４）が誘電体膜（３）からはみ出した部分で下部電極（４）に接合されている。

このような構成にすれば、インターポーザを製造する際に、基板信号ビアへの導体の埋めこみを、結合コンデンサが形成された後に実施することができる。基板信号ビアを埋めこんだ後に結合コンデンサを形成する場合、基板信号ビアの存在により処理温度が制約されるが、この発明によれば、基板信号ビアの埋め込み前に結合コンデンサを形成できるので、処理温度の制約をなくすことができる。その結果、結合コンデンサの誘電体膜を、高い成膜温度で成膜することが可能となり、容量密度の高い結合コンデンサを得る事ができる。

上記のインターポーザ（１００）において、無機基板（６）に、基板信号ビア（５）とは別に、無機基板（６）を貫通する導電性のビアが複数設けられている場合、基板信号ビア（５）に対して基板平面方向で最近接に配置されたビアのうちの少なくとも１つは、グランドト電気的に接続されるグランドビア（１６）であることが好ましい。

この発明によれば、信号線がグランドでシールドされることとなり、伝送損失を低減できる。

上記のインターポーザ（１００）は、更に、無機基板（６）の少なくとも主面上に形成された絶縁層（１）、を具備することが好ましい。この時、結合コンデンサ（７）は、絶縁層（１）中に埋めこまれるように配置される。

上記のインターポーザ（１００）において、一観点からは、結合コンデンサ（７）は、能動素子側信号パッド（１２）と、基板面上における同じ位置に設けられていることが好ましい。

また、他の一観点からは、能動素子側信号パッド（１２）とボード側信号パッド（１４）とが、基板面上における別々の位置に配置されている場合には、絶縁層（１）中に基板面に平行な方向に延びる外部接続用配線（２９）が配置され、能動素子側信号パッド（１２）及びボード側信号パッド（１４）のいずれか一方は、外部接続用配線（２９）を介して結合コンデンサ（７）に電気的に接続されている。

上記のインターポーザ（１００）は、更に、結合コンデンサ（７）と同一層に設けられたデカップリング・コンデンサ（２２）、を具備することが好ましい。このとき、デカップリング・コンデンサ（２２）の一方の電極は、グランド線（１７）と電気的に接続され、他方の電極は、電源線（２０）と電気的に接続される。

上記のインターポーザ（１００）において、結合コンデンサ（７）は、半導体チップ（８）が実装される領域の真下に設けられていることが好ましい。半導体チップの実装される領域の真下に結合コンデンサを設けることで、基板面方向に対する余分なスペースが必要無くなり、機器を小型化できる。

上記のインターポーザ（１００）において、結合コンデンサ（７）の容量密度は、１ｎＦ／ｍｍ^２以上であることが好ましい。

上記のインターポーザ（１００）において、誘電膜（３）は、チタン酸ストロンチウム、チタン酸バリウム、チタン酸鉛、ジルコン酸鉛、酸化ジルコニウム、酸化ハフニウム、酸化アルミニウム、及び酸化タンタルからなる集合から選ばれる少なくとも一の酸化物を含んでいることが好ましい。

上記のインターポーザ（１００）では、下部電極（４）における誘電膜（３）との接合界面部分は、Ｐｔ、Ｐｄ、Ｉｒ、及びＲｕからなる集合から選ばれる少なくとも一の金属を含んだ層によって形成されていることが好ましい。

上記のインターポーザ（１００）において、下部電極（４）は、誘電体（３）と接合する接合層（４１）と、接合層（４１）の下部に設けられた膨張抑制層（４２）と、を有し、膨張抑制層（４２）は、Ｍｏ、Ｗ、及びＺｒからなる集合から選ばれる少なくとも一の金属を含んだ層であることが好ましい。

上記のインターポーザ（１００）は、更に、能動素子実装面に設けられ、能動素子（８）の内部接続用パッドに接続される第１内部接続用パッド（３０）と、能動素子（８）とは別の素子（２３）の内部接続用パッドに接続される第２内部接続用パッド（３１）と、第１内部接続用パッド（３０）と第２内部接続用パッド（３１）とを電気的に接続する内部接続用配線（２５）と、を具備することが好ましい。

本発明にかかる半導体モジュール（２００）は、上記のインターポーザ（１００）と、インターポーザ（１００）上に実装された半導体チップ（８）と、を具備する。

本発明にかかる半導体モジュール（２００）の一形態は、上記のインターポーザ（１００）と、インターポーザ（１００）上に実装された発光素子（２３）と、インターポーザ上に実装され、発光素子（８）を駆動するドライバＩＣ（８）と、を具備する。発光素子（２３）及びドライバＩＣは（８）は、内部接続用配線（２５）を介して電気的に接続されている。

本発明の半導体モジュール（２００）の他の一形態は、上記のインターポーザ（１００）と、インターポーザ（１００）上に実装された受光素子（２３）と、インターポーザ（１００）上に実装され、受光素子（２３）を駆動するアンプＩＣ（８）と、を具備する。受光素子（２３）及びアンプＩＣ（８）は、内部接続用配線（２５）を介して電気的に接続されている。

本発明のインターポーザの製造方法は、能動素子（８）をボード（１１）上に実装する際に能動素子（８）とボード（１１）との間に介装されるインターポーザの製造方法である。このインターポーザの製造方法は、無機基板（６）に、信号ビア用の導電体（３５）を埋めこむビア埋め込み工程（ステップＳ４）と、ビア埋め込み工程（Ｓ４）より後に実施され、無機基板（６）の主面上において、埋め込まれた信号ビア用導電体（３５）を被覆して接合するように、結合コンデンサ（７）を形成する結合コンデンサ形成工程（ステップＳ６）と、能動素子の信号入出力パッドに接続される能動素子側信号パッド（１２）を、結合コンデンサ（７）と電気的に接続されるように形成する能動素子側信号パッド形成工程（ステップＳ８）と、ボード（１１）の信号入出力パッドに接続されるボード側信号パッド（１４）を、結合コンデンサ（７）と電気的に接続される様に形成するボード側信号パッド形成工程（ステップＳ１０）と、を具備する。

このインターポーザの製造方法は、更に、無機基板（６）の少なくとも主面上に、結合コンデンサ（７）が被覆されるように絶縁膜（１）を形成する工程（ステップＳ７）を有することが好ましい。ここで、能動素子側信号パッド形成工程（Ｓ８）及びボード側信号パッド形成工程（Ｓ１０）の少なくとも一方において、絶縁膜（１）の表面にパッドが形成される。

本発明のインタポーザの製造方法の別の形態は、無機基板（６）の主面上に、結合コンデンサ（７）を形成する結合コンデンサ形成工程（ステップＳ１１）と、結合コンデンサ形成工程（Ｓ１１）より後に実施され、結合コンデンサ（７）の形成された位置とは別の位置において、無機基板（６）に信号ビア用の導電体（３５）を埋めこむ工程（ステップＳ１８）と、無機基板（６）の主面上に、信号ビア用導電体（３５）と結合コンデンサ（７）とが接続される様に接続導体（２８）を形成する工程（ステップＳ１８）と、能動素子の信号入出力パッドに接続される能動素子側信号パッド（１２）を、結合コンデンサ（７）と電気的に接続されるように形成する能動素子側信号パッド形成工程（ステップＳ２２）と、ボード（１１）の信号入出力パッドに接続されるボード側信号パッド（１４）を、結合コンデンサ（７）と電気的に接続される様に形成するボード側信号パッド形成工程（ステップＳ２４）と、を具備する。

このインターポーザの製造方法は、更に、無機基板（６）の少なくとも主面上に、結合コンデンサ（７）が被覆されるように絶縁膜（１）を形成する工程（ステップＳ２１）を有することが好ましい。ここで、能動素子側信号パッド形成工程（Ｓ２２）及びボード側信号パッド形成工程（Ｓ２４）の少なくとも一方において、絶縁膜（１）の表面にパッドが形成される。

本発明の半導体モジュールの製造方法は、上記のインターポーザの製造方法を用いてインターポーザを形成する工程と、インターポーザ上に能動素子（８）を実装する能動素子実装工程と、を具備する。能動素子実装工程において、能動素子側信号パッド（１４）に能動素子（８）の信号入出力パッドが接続されるように実装する。

本発明によれば、信号品質の劣化を抑制することのできる、インターポーザ、半導体モジュール、及びそれらの製造方法が提供される。

本発明によれば、更に、機器を小型化することのできるインターポーザ、半導体モジュール、及びそれらの製造方法が提供される。

（第１の実施形態）
以下、図面を参照しつつ、第１の実施形態について説明する。図１（ａ）は本実施形態の半導体モジュール２００がボード１１上に実装された様子を示す概略断面図である。この半導体モジュール２００は、インターポーザ１００と、インターポーザ１００上に半田ボール９を介して実装された半導体チップ８（能動素子）とを有している。半導体モジュール２００は、インターポーザ１００側で、半田ボール１０を介してボード１１に接続されている。

インターポーザ１００は、無機基板６と、無機基板６上に形成された絶縁膜１と、結合コンデンサ７と、能動素子側信号パッド１２と、ボード側信号パッド１４と、を備えている。結合コンデンサ７は、無機基板６の片面上に設けられている。以下の説明では、無機基板６の両面のうち、結合コンデンサ７の設けられた面を主面とし、主面の反対側の面を裏面として記載する。

能動素子側信号パッド１２は、半導体チップ８の信号入出力用パッド（図示せず）との電気的接続を行うためのパッドであり、インターポーザの能動素子実装面（絶縁膜１の表面）に設けられている。この能動素子側信号パッド１２は、絶縁膜１上に埋め込まれた導電性のビア１３を介して、結合コンデンサ７に接続されている。尚、絶縁膜１としては、例えばポリイミド樹脂を用いることができる。

ボード側信号パッド１４は、ボード１１上の信号入出力用パッド（図示せず）との電気的接続を行うためのパッドであり、インターポーザ１００のボード側実装面（無機基板の裏面）に設けられている。このボード側信号パッド１４は、無機基板６を貫通する導電性のビア（基板信号ビア５）を介して、結合コンデンサ７に接続されている。

能動素子側信号パッド１２とボード側信号パッド１４とは、半導体チップ８側及びボード側の信号入出力用パッドに対応しているので、通常、複数個づつ配置される。この場合、一の能動素子側信号パッド１２と一のボード側信号パッド１４とが、一の結合コンデンサ７を介して信号伝送可能な様に接続される。

無機基板６は、例えば、高抵抗Ｓｉ基板、ＧａＡｓ基板、ガラス基板、石英基板、サファイア基板などを用いることができる。これらの無機基板６は、耐熱性が高く、表面を平滑にすることができるので、製造時において結合コンデンサ７を高い容量密度を有する様に形成させることができる（詳細は後述）。尚、高抵抗Ｓｉ基板を用いる場合、ρ＞１ｋΩ・ｃｍの基板を用いることが、信号伝送時の伝送損失低減の観点から好ましい。

結合コンデンサ７は、無機材料のみから形成されており、無機基板６の主面に接して設けられている。結合コンデンサ７は、絶縁膜１によって埋めこまれている。結合コンデンサ７として必要な容量は信号伝送速度などに依存するが、１０ＧＨｚ以上の信号伝送を行う場合、数１００ｐＦ程度である。したがって、容量密度１ｎＦ／ｍｍ^２以上の薄膜コンデンサを用いることが好ましい。容量密度を１ｎＦ／ｍｍ^２とすることで、結合コンデンサ７の大きさを１ｍｍ^２以下にすることができる。結合コンデンサ７の大きさを１ｍｍ^２以下にすれば、インターポーザ１００中に内蔵させても搭載する半導体チップ８からインターポーザがはみ出さない。これにより、半導体モジュール２００の実装面積を、ほぼ搭載する半導体チップ８の大きさとすることができ、結合コンデンサ７の実装面積をボード上に余分に確保する必要がなく、電子機器の小型化が可能となる。尚、結合コンデンサ７の容量密度の上限としては、特に限定されないが、１０００ｎＦ／ｍｍ^２とすると、構造を立体的にするなどの特別な構造を形成したり、加工時にステッパ等の高価な微細加工プロセスが必要となる傾向にある。尚、このような特性の結合コンデンサを得る為の条件などについては、後述する。

図１（ｂ）は、結合コンデンサ７の構成を詳細に説明するための拡大図である。結合コンデンサ７は、下部電極４、誘電体膜３、及び上部電極２を有しており、無機基板６側からこの順で積層している。下部電極４は、基板信号ビア５を被覆する様に配置されており、基板信号ビア５に接合されている。一方、上部電極２は、ビア１３に接合されている。

下部電極４は、導電性の金属材料により構成される。また、下部電極４は、膨張抑制層４２と接合層４１とを備えている。

膨張抑制層４２は、結合コンデンサの成膜時（特に誘電体膜３の成膜時）において、基板信号ビア５の熱膨張を抑制するために設けられている。熱膨張抑制層４２としては、Ｍｏ、Ｗ、Ｚｒからなる集合から選ばれる少なくとも一の金属を含んだ層であることが好ましい。

一方、接合層４１は、誘電体膜３と接合する層である。製造時において誘電体膜３との相互拡散が少なく、低誘電率成分の生成が少ない点から、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕからなる集合から選ばれる少なくとも一の金属を含んだ層であることが好ましい。

本実施形態では、膨張抑制層４２と接合層４１を含んだ下部電極４として、無機基板６側から、Ｔｉ（５０ｎｍ）、Ｍｏ（膨張抑制層４２；１μｍ）、Ｔｉ（５０ｎｍ）、及びＰｔ（接合層４１；１００ｎｍ）がこの順で積層したものを用いたものとして説明する。

誘電体膜３は、無機材料から構成される。誘電体膜３としては、チタン酸ストロンチウム、チタン酸バリウム、チタン酸鉛、ジルコン酸鉛、酸化ジルコニウム、酸化ハフニウム、酸化アルミニウム、及び酸化タンタルからなる集合から選ばれる少なくとも一の酸化物を用いることが好ましい。これらの酸化物は、製造時に、高い成膜温度（例示；３５０℃以上）で成膜することができ、高い比誘電率（１００以上）を有する様に製造することができる。その結果、結合コンデンサ７の容量密度を高くする（例示；１ｎＦ／ｍｍ^２以上）ことができる。

上部電極２は、下部電極４と同様に、導電性の金属材料から構成される。下部電極４の接合層４１と同様に、相互拡散が少ないなどの観点から、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕからなる集合から選ばれる少なくとも一の金属で構成されていることが好ましい。

このインターポーザ１００において、図１（ａ）で示した様に、能動素子側信号パッド１２、結合コンデンサ７、及びボード側信号パッド１４は、直線上に並ぶように配置されることが好ましい。この様に配置すれば、基板面方向のスペースが省スペース化され、半導体モジュール２００をより小型化することができる。

以上のような構成を有する半導体モジュール２００において、外部の装置から半導体チップ８に高周波信号を入力する場合、ボード１１の信号入力用のパッドから半田ボール１０を介してボード側信号パッド１４に信号が供給される。半導体モジュール２００側では、ボード側信号パッド１４から基板信号ビア５を介して結合コンデンサ７へ信号が供給され、結合コンデンサ７において低周波成分が除去される。そして、低周波成分の除去された信号は、結合コンデンサ７からビア１３及び能動素子側信号パッド１２を介して半導体チップ８の信号入力用のパッドへ供給される。半導体チップ８側から外部装置へ信号を供給する場合も、同様に、インターポーザ７中の結合コンデンサ７を介して高周波信号が供給される。

続いて、本実施形態のインターポーザ１００の製造方法について説明する。図２は、インターポーザの製造方法の例を示すフローチャートであり、図３は工程断面図である。尚、以下に述べる工程は、全てウェア上で行うことができる。

ステップＳ１；図３（ａ）、（ｂ）
まず、無機基板６として、高抵抗Ｓｉ基板を準備する。無機基板６の主面上にレジスト３２を形成し、ビア形成予定の領域が開口されるようにパターニングする。既述のように、無機基板６としては、高抵抗Ｓｉ基板に限られず、ガラス基板、石英基板、サファイア基板なども用いることができる。

ステップＳ２；図３（ｃ）
続いて、開口部において無機基板６をエッチングし、凹部を形成する。この時のエッチングとしては、例えば、ＳＦ_６とＣ_４Ｆ_８とを交互に導入した反応性ドライエッチング、ウェットエッチング、ブラスト、ドリリングなどを用いることができる。

ステップＳ３；図３（ｄ）
次に、レジスト３２を除去して、無機基板６の主面上に、凹部に追従するように、絶縁膜３４を形成する。この絶縁膜３４は、反応性エッチング後の表面を確実に絶縁状態とするために形成され、例えばシリコン酸化膜を用いることができる。シリコン酸化膜の場合、例えば熱酸化やＣＶＤ法等により形成させることができる。尚、無機基板６として、絶縁性の高いガラス基板、石英基板、サファイア基板などを用いた場合には、必ずしもこの絶縁膜３４を形成させる必要は無く、工程を簡略化させることができる。

ステップＳ４；図３（ｅ）
更に、酸化シリコン膜６上に、凹部を埋め込む様に、Ｃｕなどの導電体３５を堆積させる。この工程は、例えばメッキ法等により行うことができる。

ステップＳ５；図３（ｆ）
更に、凹部以外に形成された導電体３５を、ＣＭＰ法等を用いて除去する。これにより、凹部にのみ導電体３５の埋め込まれた無機基板６が得られる。

ステップＳ６；図３（ｇ）
続いて、結合コンデンサ７を形成する。結合コンデンサ７は、無機基板６の主面上に形成され、凹部に埋め込まれた導電体３５を被覆する様に形成される。具体的には、無機基板６の主面上に、下部電極４、誘電体膜３、上部電極２をこの順で堆積させ、所定の領域をエッチングすることで形成する。この際、無機基板６を用いているために、高温工程で誘電体膜３を堆積させることが可能である。高温工程で誘電体膜３を堆積させると、誘電体膜３の比誘電率を大きくすることができる。

下部電極４、誘電体膜３、及び上部電極２の堆積法としては、例えばスパッタリング法、ＣＶＤ法が挙げられる。また、エッチング法としては、例えば、ウェットエッチング、反応性ドライエッチング、イオンミリングなどの方法が挙げられる。

下部電極４を形成するにあたっては、図１（ｂ）で示した様に、Ｍｏ、Ｗ、Ｚｒなどの熱膨張抑制層４２を含むように形成することが好ましい。熱膨張抑制層４２を形成しておくことで、無機基板６に埋めこんだ導電体３５が熱膨張することを抑制する。その結果、誘電体膜３を堆積させる際に、より高温（例示；３００℃以上）で堆積させることが可能となり、誘電体膜３の比誘電率をより大きくすることができる。

誘電体膜３を堆積するにあたっては、チタン酸ストロンチウム、チタン酸バリウム・ストロンチウム、及びチタン酸ジルコン酸鉛からなる集合から選ばれる少なくとも一の酸化物を用いることが好ましい。これらの酸化物を、３００℃以上の高温で堆積させると、高い比誘電率（１００以上）を得る事ができる。

また、下部電極４の接合層４１、及び上部電極２を、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕからなる集合から選ばれる少なくとも一の金属層とすれば、製造時における相互拡散や、低誘電率酸化物が形成されず、良好な誘電体膜３を得る事ができる。

以下に、結合コンデンサ７の形成方法の更なる具体例を説明する。まず、下部電極４として、Ｔｉ（５０ｎｍ）、Ｍｏ（１μｍ；膨張抑制層４２）、Ｔｉ（５０ｎｍ）、Ｐｔ（１００ｎｍ；接合層４１）の順に室温でスパッタリング法により成膜する。次いで誘電体膜３として、１００ｎｍの厚さのチタン酸ストロンチウムを基板温度４００℃でスパッタリング法により堆積させる。次いで、上部電極２として、Ｐｔ（１００ｎｍ）をスパッタリング法で成膜する。更に、成膜とは逆の順にイオンミリングでエッチングを行い、一辺が２００μｍの正方形に加工して、結合コンデンサ７を得る。このような方法により、１５０以上の比誘電率、１３ｎＦ／ｍｍ^２以上の容量密度（１３ｎＦ／ｍｍ^２）、５００ｐＦ以上の静電容量を有する結合コンデンサ７を得る事ができる。

ステップＳ７；図３（ｈ）
結合コンデンサ７を形成した後に、結合コンデンサ７を被覆するように、感光性ポリイミドを絶縁膜１として塗布する。この絶縁膜１に、結合コンデンサ７の上部電極２の一部を露出させる様に、フォトリソグラフィー法などにより開口を設ける。尚、絶縁膜１としては、感光性ポリイミドを例示したが、感光性、非感光性を問わず他の樹脂を用いてもよい。また、樹脂に限らず、酸化シリコンや窒化シリコンの無機膜を塗布やＣＶＤ法などで形成しても良い。非感光性材料を用いる場合は、ドライエッチングやレーザー照射によりビアを形成することが可能である。

ステップＳ８；図３（ｉ）
更に、メッキ法やスパッタなどにより、絶縁膜１に設けた開口部をＣｕやＡｌなどの導電体で埋めこみ、絶縁膜１の表面で露出する能動素子側信号パッド１２を形成する。この際、必要に応じて、能動素子側信号パッド１２部分を開口したカバー樹脂等を設け、パッド部分以外をカバーしてもよい。

ステップＳ９；図３（ｊ）
次に、裏面研削やドライエッチング等により、凹部に埋め込まれた導電体３５を裏面側から露出させる。

ステップＳ１０；図３（ｋ）
更に、ボード側信号パッド１４を無機基板６の裏面に形成する。具体的には、例えば、シリコン酸化膜等の絶縁膜をＣＶＤ法で設けてパターニングし、メッキ法やスパッタ法などにより必要な配線やボード側信号パッド１４を形成し、感光性ポリイミド等のカバー樹脂でパッド部分以外をカバーする。

以上のステップＳ１〜１０の工程により、結合コンデンサ７を内蔵したインターポーザ１００が製造される。この様にして製造されたインターポーザ１００の能動素子側信号パッド１２に、半田ボールを介して半導体チップ８の信号パッドが実装され、半導体モジュール２００が製造される。この半導体モジュール２００は、ボード１１に対して、ボード１１の信号パッドが半田ボールを介してボード側信号パッド１４と接続されるように実装され、使用される。

続いて、本実施形態の作用について説明する。本実施形態によれば、結合コンデンサ７を形成する基板として、無機基板６を用いている。このような無機基板６は、樹脂材料などと比較すると耐熱性が高いので、ステップＳ６において、高温工程で無機材料のみから形成される結合コンデンサ７を形成できる。特に、誘電体膜３を高温工程で堆積できるので、高誘電率発現に必要な結晶構造を欠陥が少ない状態で得る事ができる。その結果、高い容量密度を有する結合コンデンサ７を得る事ができる。この結果、結合コンデンサ７のサイズを小型化することができ、実装される半導体チップ８からはみ出す事無く、インターポーザ１００中に内蔵させることができる。

また、インターポーザ１００中に結合コンデンサ７を内蔵させることで、半導体モジュール２００外に結合コンデンサを設ける必要がない。これにより、半導体モジュール２００とは別に結合コンデンサを実装するスペースを設ける必要が無くなり、機器を小型化することができる。また、結合コンデンサに接続するためにボード上で配線を延ばす必要が無いので、配線距離を短くすることができ、伝送損失を低減できる。また、結合コンデンサを半導体モジュールと別に実装した場合には、結合コンデンサ実装部における伝送損失が生じるが、本実施形態ではこのような伝送損失も生じない。また、半導体モジュール２００と結合コンデンサ７とが１部品としてまとめられているので、機器を構成する部品数が低減し、機器全体としての信頼性を高めることができる。また、半導体モジュール２００をボード１１上に実装する工程と、結合コンデンサ７を実装する工程とを別々に行う必要は無いので、機器の製造工程が簡略化でき生産性が向上し低コスト化が実現できる。

また、結合コンデンサ７が、樹脂材料などではなく、無機材料により形成されるので、積層セラミックコンデンサに代表される厚膜技術で作製される従来のコンデンサよりも、共振周波数が高くすることができ、高周波特性を高めることができる。したがって、従来の結合コンデンサを用いた場合よりも高周波の信号伝送を実現できる。

また、結合コンデンサ７を形成するに際して、薄膜形成技術、リソグラフィ技術、及びエッチング技術を組み合わせて用いることができる。このような手法を用いれば、結合コンデンサ７を、同一基板上に複数形成することができる。結合コンデンサ７を１個づつ別々に製造する必要が無く、複数の結合コンデンサ７を一括で製造できるので、製造工程を簡略化できる。

尚、本実施形態では、図１（ａ）で示した様に、能動素子側信号パッド１２、結合コンデンサ７、及びボード側信号パッド１２が、基板面上で同じ位置（直線的に並ぶ様に）に配置する場合について説明した。但し、半導体チップ８側とボード１１側との信号入出力用パッドが基板面上で別々の位置である場合等には、絶縁膜１中に基板面方向に伸びる配線（外部接続用配線；図示せず）を配置し、この外部接続用配線を介して能動素子側信号パッド１２と結合コンデンサ７とが電気的に接続される様にすればよい。

また、外部接続用配線を用いずに、図４のような構成とすることもできる。図４の例では、結合コンデンサ７が基板面方向に延びるように配置されている。具体的には、ボード側信号パッド１４と能動素子側信号パッド１２との双方に対応する基板面上での位置を含む様に配置される。ボード側信号パッド１４と能動素子側信号パッド１２とは、基板面に垂直に延びるビア（ビア１３及び基板信号ビア５）を介して、基板面上における別々の位置で結合コンデンサ７に接続されている。このような構造としても、ボード側信号パッド１４から結合コンデンサ７を介して能動素子側信号パッド１２へ信号が供給される。更に、結合コンデンサ７自体が再配線の機能を持つこととなり、基板平面方向に配線を延ばす必要が無い。よって、インターポーザ１００中の配線長を増加させる必要が無くなる。すなわち、ボード側信号パッド１４と能動素子側信号パッド１２とが基板面上で別々の位置であったとしても、配線長を伸ばす必要が無く、信号品質の劣化を抑制できる。

（第２の実施形態）
続いて、本発明の第２の実施形態について説明する。第１の実施形態では、結合コンデンサ７が基板信号ビア５を被覆する様に設けられていたのに対して、本実施形態では基板面上において、基板信号ビア５と結合コンデンサ７とが別々の位置に配置されている点で工夫されている。

図５は、本実施形態に係る半導体モジュール２００をボード１１上に実装した様子を示す概略断面図である。図５に示されるように、結合コンデンサ７は、基板信号ビア５とは別の位置に設けられている。また、無機基板６上には、基板信号ビア５を覆う様に、接続用導体２８が設けられている。さらに、結合コンデンサ７の下部電極４は、誘電体膜３及び上部電極２から基板面方向ではみ出しており、このはみ出した部分において接続用導体２８と接続されている。これにより、基板信号ビア５と下部電極４とが、接続用導体２８を介して電気的に接続されている。また、下部電極４中において、第１の実施形態で設けたような熱膨張抑制層４２は必ずしも必要無い。

その他の構成については、第１の実施形態と同様であるので、説明を省略する。

続いて、この半導体モジュール１００の製造方法について説明する。図６は、本実施形態の半導体モジュール１００の製造方法を示すフローチャートであり、図７は工程断面図である。

ステップＳ１１；図７（ａ）、（ｂ）
まず、表面を酸化したＳｉウェハーを無機基板６として用意する（図７（ａ））。そして、無機基板６の主面上に、結合コンデンサ７を形成する。この時、下部電極４がはみ出す様に、結合コンデンサ７を形成する。また、下部電極４中に熱膨張抑制層４２を設ける必要は無い。また、誘電体膜３を成膜する際の成膜温度は、５００℃以上とすることが好ましい。

ステップＳ１２；図７（ｃ）
次に、レジスト３２によって無機基板６の主面上にマスクを形成し、基板信号ビア５形成予定の領域を開口させる。

ステップＳ１３；図７（ｄ）
次に、ドライエッチングによって、無機基板６に基板信号ビア５用の凹部を形成する。

ステップＳ１４；図７（ｅ）
次に、レジスト３２を除去する。

ステップＳ１５；図７（ｆ）
次に、無機基板６上に、凹部に追従するように、シリコン酸化膜を絶縁膜３４としてＣＶＤ法などにより堆積させる。

ステップＳ１６；図７（ｇ）
次に、無機基板６上にレジスト３２を形成し、下部電極４のはみ出し部分に形成された絶縁膜３４の表面の一部が露出するように、パターニングする。

ステップＳ１７；図７（ｈ）
次に、レジスト３２をマスクとして、下部電極４のはみ出し部分に形成された絶縁膜３４の一部を除去する。

ステップＳ１８；図７（ｉ）
次に、Ｓ１７で用いたレジスト３２を除去し、凹部と下部電極４のはみ出し部分が開口するようにパターニングされたレジスト３２を形成する。更に、Ｃｕメッキ等で開口部に導体を充填する。これにより、凹部が導体３５で埋めこまれるとともに、凹部を被覆する様に接続用導体２８が形成される。

ステップＳ１９；図７（ｊ）
次に、能動素子側信号パッド１２形成予定の領域が開口するようにパターニングされたレジスト３２を形成する。

ステップＳ２０；図７（ｋ）
次に、能動素子側信号パッド１２形成予定の領域において、結合コンデンサ７上に設けられた絶縁膜３４を除去する。

ステップＳ２１；図７（ｌ）
次に、絶縁膜１として感光性ポリイミドを形成し、能動素子側信号パッド１２形成予定の領域が開口するようにパターニングする。

ステップＳ２２〜２４；図７（ｍ）〜（ｏ）
次に、第１の実施形態のステップＳ８と同様に、配線や能動素子側信号パッドを形成する（ステップＳ２２）。更に、裏面を露出させ（ステップＳ２３）、ボード側信号パッドを形成する（ステップＳ２４）。

以上の一連の工程により、本実施形態のインターポーザ１００が製造される。

本実施形態では、結合コンデンサが基板信号ビア５とは別の位置に設けられるので、結合コンデンサ形成（Ｓ１１）工程を、導電体を無機基板６の凹部に埋めこむ工程（Ｓ１８）よりも前に実施することができる。導電体が無機基板６に埋め込まれた状態で結合コンデンサ７を形成する場合には、導電体の熱膨張などにより、結合コンデンサ形成工程における処理温度が制限される。本実施形態では、このような制限が無くなるので、結合コンデンサ形成時により高温での処理が可能となる。具体的には、誘電体膜３の成膜温度を５００℃以上とすることができる。これにより、より高い比誘電率を持つ誘電体膜３を形成することができる。また、導電体の熱膨張を考慮しなくてもよいので、熱膨張抑制層４２を設けなくてもよい。

また、基板信号ビア５上に結合コンデンサ７を設けた場合、ビア形成用の凹部に埋め込まれた導電体と無機基板６の主面表面との間に段差が生じていると、下部電極４と基板信号ビア５との接続不良が懸念される。これに対して、本実施の形態の様に、結合コンデンサ７と基板信号ビア５とを別々の位置に設ければ、段差が生じていたとしても接続用導電体２８で埋めこまれるので、接続の信頼性を高めることができる。

（第３の実施形態）
続いて、第３の実施形態について、図８乃至１０を参照しつつ説明する。本実施形態は、既述の実施形態に対して、基板信号ビア５とグランドビアの相対的な配置が更に工夫されている。

図８は、本実施の形態の半導体モジュール２００の断面図であり、図９は、その上面図である。尚、図９においては、ビアや結合コンデンサの配置を説明するために透視させて示してある。

図９において、複数の基板信号ビア５（５ａ〜５ｃ）と、複数のグランドビア１６（１６ａ〜ｇ）とが描かれている。各グランドビア１６は、グランド線１７と電気的に接続されている。図８に示されるように、グランド線１７は絶縁膜１中において基板面方向に延びており、ビアを介してグランドパッド１８に接続されている。また、グランド線１７は、少なくとも一のグランドビア１６を介して裏面側でボード１１のグランドパッド（図示せず）と電気的に接続されている。

図９に示されるように、これらの複数のビア（基板信号ビア５、グランドビア１６）のうち、各基板信号ビア５に対して基板平面方向で最近接に配置されたビアの少なくとも１は、グランドビア１６となっている。例えば、基板信号ビア５ｃに最近接に配置されたビアは、基板信号ビア５ｂ、グランドビア１６ａ、グランドビア１６ｂ、グランドビア１６ｃである。従って、基板信号ビア５ｃに隣接する４つのビアのうち、３つはグランドビアとなっている。

このような構造により、基板信号ビア５を介して伝送される信号は、グランドビア１６でシールドされることとなる。従って、伝送損失が低減される。特に、現実的なレイアウトや、微細加工の加工精度の観点から、ある基板信号ビア５に対して、隣接する別の基板信号ビア５との距離よりも短い距離でグランドビア１６を配置すると、一層効果がある。

図１０は、結合コンデンサ７のサイズが大きい場合に有効なビア配置の例である。基板信号ビア５は、必ずしも結合コンデンサ７の中央部に配置される必要は無く、結合コンデンサ７の片側に配置されていてもよい。このことは、結合コンデンサ７のレイアウト上の制約を少なくする。すなわち、この図１０に示されるように、基板信号ビア５−グランドビア１６間の距離が短い場合でも、グランドビア１６を妨げない様に結合コンデンサ７を配置することができる。言い換えれば、基板信号ビア５−グランドビア１６間の距離を短くし易くなり、一本の基板信号ビア５に対して、少なくとも一本のグランドビア１６を最近接に配置し易くなる。

（第４の実施形態）
続いて、第４の実施形態について説明する。図１１は、本実施形態の半導体モジュール２００の構成を示す概略断面図である。本実施形態では、既述の実施形態と比較して、インターポーザ１００中にデカップリングコンデンサ２２が追加されている点で工夫されている。尚、既述の実施形態と同様の構成については、説明を省略する。

図１１に示されるように、インターポーザ１００中には、デカップリングコンデンサ２２と、電源に接続される電源線２０と、グランドに接続されるグランド線１７とが設けられている。尚、符号１９は電源に接続される電源ビア、符号１６はグランドに接続されるグランドビアである。

デカップリングコンデンサ２２は、結合コンデンサ７と同一層に設けられている。すなわち、デカップリングコンデンサ２２は、無機基板６の主面上に設けられている。デカップリングコンデンサ２２は、結合コンデンサ７と同じく、無機基板６側から下部電極、誘電体膜、及び上部電極が積層した構造を有している。本実施形態では、下部電極が基板面方向にはみ出しており、はみ出した部分でグランド線１７に接合されている。また、上部電極の一部は、絶縁膜１中に埋め込まれた電源線２０に接合している。このような構成により、デカップリングコンデンサ２２は、デカップリング素子として機能する。

このようなデカップリングコンデンサ２２は、結合コンデンサ７を形成するのと同一工程で形成することができる。

また、デカップリングコンデンサ２２の誘電体膜としては、チタン酸ストロンチウムに代表される比誘電率が１００以上、容量密度が１ｎＦ／ｍｍ^２以上の高誘電率材料を用いることが好ましい。このような特性を有していれば、半導体チップ８に対してはみ出さずに、インターポーザ中にデカップリングコンデンサを内蔵させることができる。尚、このような特性を有する誘電体膜は、既述の実施形態で結合コンデンサ７を製造する際と同じ手法を用いて製造できる。

本実施形態によれば、デカップリングコンデンサ２２までもがインターポーザ１００に内蔵されるので、半導体チップ８−デカップリングコンデンサ２２間の配線インダクタンスを小さくできる。その結果、デカップリングコンデンサ２２を、より高周波までデカップリング素子として機能させることができる。

（第５の実施形態）
図１２を参照しつつ、本発明の第５の実施形態について説明する。本実施形態の半導体モジュール２００は、既述の実施形態で述べた工夫を光モジュールとして適用した例である。この半導体モジュール２００は、既述の実施形態に対して、内部接続用配線２５、内部接続用パッド３０、３１が追加されている。また、インターポーザ１００上には、ドライバＩＣ（半導体チップ８）に加え、面発光素子ＶＣＳＥＬ（受動素子；符号２３）、及び導波路２７が実装されている。

内部接続用パッド３０及び内部接続用パッド３１は、絶縁膜１の表面に設けられている。内部接続用パッド３０は、半導体チップ８の内部接続用のパッド（図示せず）に半田ボールを介して接続されている。内部接続用パッド３１は、受動素子２３の内部接続用パッド（図示せず）に半田ボールを介して接続されている。絶縁膜１中には、基板面方向に延びる内部接続用配線２５が設けられている。内部接続用配線２５は、導電性のビアを介して、内部接続用パッド３０と内部接続用パッド３１の双方に接続されている。これにより、半導体チップ８と受動素子２３とがインターポーザ１００を介して電気的に接続されている。

導波路２７は、インターポーザ１００の側部からインタ−ポーザ１００内に挿し込まれるように配置されている。導波路２７上の絶縁膜１には、貫通孔２６が設けられている。面発光素子２３は、貫通孔２６の上に配置されている。

また、既述の実施形態と同様に、能動素子側信号パッド１２とボード側信号パッド１４との間には、結合コンデンサ７が設けられている。また、基板信号ビア５に隣接するように、グランドビア１６が配置されている。また、グランド線１７と電源線２０とに接続されるように、デカップリングコンデンサ２２が配置されている。このデカップリングコンデンサ２２は、結合コンデンサ７と同一層に形成されている。

以上のような構成により、ドライバＩＣ８がインターポーザ１００を介して面発光素子２３を駆動すると、面発光素子２３が発光し、その光が貫通孔２６を介して導波路２７に送られる。これにより、半導体モジュールは、電気信号を光信号に変換する光モジュールとして機能する。

尚、絶縁膜１中に内部接続用配線２５を形成するにあたっては、まず第１の絶縁膜を無機基板６上に形成し、この第１の絶縁膜上に内部接続用配線２５を形成し、更にその上に第２の絶縁膜を形成すればよい。また、内部接続用配線２５を形成するに際して、電源線などのその他の配線も同時に形成してもよい。

また、本実施形態では、ドライバＩＣ８と面発光素子２３とが実装される場合について説明したが、半導体チップ８としてアンプＩＣを用い、受動素子２３として受光素子を用いれば、光信号を電気信号に変換する光モジュールとして機能させることができる。

以上、第１〜第５の実施形態について説明した。尚、既述の実施形態においては、無機基板６の半導体チップ８側に絶縁膜１を設け、半導体チップ８実装側に結合コンデンサ７、デカップリングコンデンサ２２、及び内部接続用配線２５などを設ける場合について説明したが、これらの構成は適宜変更可能である。例えば、無機基板６のボード１１側に絶縁膜１を設けて、無機基板６の裏面側に結合コンデンサ７などを配置してもよい。また、絶縁膜１を無機基板６の両側に設けて、結合コンデンサ７と内部接続用配線２５などを逆側に配置してもよい。また、コンデンサ以外にもインダクタや薄膜抵抗素子をインターポーザ１００中に内蔵させることも可能である。

第１の実施形態の半導体モジュールの構成を示す概略断面図である。 第１の実施形態のインターポーザの製造方法を示すフローチャートである。 第１の実施形態のインターポーザの製造方法を示す工程断面図である。 第１の実施形態の半導体モジュールの他の構成を示す概略断面図である。 第２の実施形態の半導体モジュールの構成を示す概略断面図である。 第２の実施形態のインターポーザの製造方法を示すフローチャートである。 第２の実施形態のインターポーザの製造方法を示す工程断面図である。 第３の実施形態の半導体モジュールの構成を示す概略断面図である。 第３の実施形態の半導体モジュールの構成を示す透視上面図である。 第３の実施形態の半導体モジュールの他の構成を示す透視上面図である。 第４の実施形態の半導体モジュールの構成を示す概略断面図である。 第５の実施形態の半導体モジュールの構成を示す概略断面図である。

符号の説明

１ 絶縁膜
２ 上部電極
３ 誘電体
４ 下部電極
５ 基板信号ビア
６ 無機基板
７ 結合コンデンサ
８ 能動素子
９ 半田ボール
１０ 半田ボール
１１ ボード
１２ 能動素子側信号パッド
１３ ビア
１４ ボード側信号パッド
１６ グランドビア
１７ グランド線
１８ グランドパッド
１９ 電源ビア
２０ 電源線
２２ デカップリングコンデンサ
２３ ドライバＩＣ（アンプＩＣ）
２５ 内部接続用配線
２６ 貫通孔
２７ 導波路
２８ 接続用導体
２９ 外部接続用配線
３０ 内部接続用パッド
３１ 内部接続用パッド
３２ レジスト
３４ 絶縁膜
３５ ビア用導電体
３６ 絶縁膜
４１ 接合層
４２ 熱膨張抑制層
１００ インターポーザ
２００ 半導体モジュール

Claims (25)

1. 能動素子をボード上に実装する際に、前記能動素子と前記ボードとの間に介装されるインターポーザであって、
   能動素子実装面に設けられ、前記能動素子の信号入出力パッドに接続される能動素子側信号パッドと、
   ボード側表面に設けられ、前記ボードの信号入出力パッドに接続されるボード側信号パッドと、
   前記能動素子実装面と前記ボード側表面との間に配置される無機基板と、
   前記無機基板の主面上に形成された結合コンデンサと、
   を具備し、
   前記能動素子側信号パッドと前記ボード側信号パッドとは、前記結合コンデンサを介して、信号伝送可能に接続されている
   インターポーザ。
2. 請求項１に記載されたインターポーザであって、
   前記結合コンデンサは、前記無機基板の主面上に接して形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを備え
   前記能動素子側信号パッドは、前記下部電極及び前記上部電極のいずれか一方の電極と電気的に接続され、前記ボード側信号パッドは、他方の電極と電気的に接続される
   インターポーザ。
3. 請求項２に記載されたインターポーザであって、
   前記下部電極、前記誘電体膜、及び前記上部電極のそれぞれは、無機材料により形成されている
   インターポーザ。
4. 請求項１乃至３のいずれかに記載されたインターポーザであって、
   前記無機基板は、シリコン基板、ガラス基板、石英基板、及びサファイア基板のうちのいずれかである
   インターポーザ。
5. 請求項１乃至４のいずれかに記載されたインターポーザであって、
   更に、
   前記無機基板を貫通する様に設けられた基板信号ビア
   を具備し、
   前記下部電極は、前記基板信号ビアを覆うようにして前記基板信号ビアに接合され、
   前記能動素子側信号パッド及び前記ボード側信号パッドの一方は、前記基板信号ビアを介して前記下部電極と電気的に接続されている
   インターポーザ。
6. 請求項１乃至４のいずれかに記載されたインターポーザであって、
   更に、
   前記無機基板を貫通する様に設けられた基板信号ビアと、
   前記無機基板の主面上に設けられた接続用導体
   を具備し、
   前記基板信号ビアは、基板面上における前記結合コンデンサとは別の位置に設けられ、
   前記下部電極は、前記誘電体膜からはみ出す様に設けられ、
   前記接続用導体は、前記基板信号ビアを覆う様に配置されて前記基板信号ビアに接合され、前記下部電極が前記誘電体膜からはみ出した部分で前記下部電極に接合されている
   インターポーザ。
7. 請求項５又は６に記載されたインターポーザであって、
   前記無機基板には、前記基板信号ビアとは別に、前記無機基板を貫通する導電性のビアが複数設けられ、
   前記基板信号ビアに対して基板平面方向で最近接に配置されたビアのうちの少なくとも１つは、グランドと電気的に接続されるグランドビアである
   インターポーザ。
8. 請求項１乃至７のいずれかに記載されたインターポーザであって、
   更に、
   前記無機基板の少なくとも前記主面上に形成された絶縁層、
   を具備し、
   前記結合コンデンサは、前記絶縁層中に埋めこまれるように配置されている
   インターポーザ。
9. 請求項１乃至８のいずれかに記載されたインターポーザであって、
   前記結合コンデンサは、前記能動素子側信号パッドと、基板面上において同じ位置に設けられている
   インターポーザ。
10. 請求項８に記載されたインターポーザであって、
    前記能動素子側信号パッドと前記ボード側信号パッドとは、基板面上における別々の位置に配置され、
    前記絶縁層中には、基板面に平行な方向に延びる外部接続用配線が配置され、
    前記能動素子側信号パッド及び前記ボード側信号パッドのいずれか一方は、前記外部接続用配線を介して前記結合コンデンサに電気的に接続されている
    インターポーザ。
11. 請求項１乃至１０のいずれかに記載されたインターポーザであって、
    更に、
    前記結合コンデンサと同一層に設けられたデカップリング・コンデンサ
    を具備し、
    前記デカップリング・コンデンサの一方の電極は、グランドと電気的に接続され、
    他方の電極は、電源に電気的に接続されている
    インターポーザ。
12. 請求項１乃至１１のいずれかに記載されたインターポーザであって、
    前記結合コンデンサは、前記能動素子が実装される領域の真下に設けられている
    インターポーザ。
13. 請求項１乃至１２のいずれかに記載されたインターポーザであって、
    前記結合キャパシタの容量密度は、１ｎＦ／ｍｍ^２以上である
    インターポーザ。
14. 請求項１乃至１３のいずれかに記載されたインターポーザであって、
    前記誘電膜は、チタン酸ストロンチウム、チタン酸バリウム、チタン酸鉛、ジルコン酸鉛、酸化ジルコニウム、酸化ハフニウム、酸化アルミニウム、及び酸化タンタルからなる集合から選ばれる少なくとも一の酸化物を含んでいる
    インターポーザ。
15. 請求項１乃至１４のいずれかに記載されたインターポーザであって、
    前記下部電極における、前記誘電膜との接合界面部分は、Ｐｔ、Ｐｄ、Ｉｒ、及びＲｕからなる集合から選ばれる少なくとも一の金属を含んだ層によって形成されている
    インターポーザ。
16. 請求項１乃至１５のいずれかに記載されたインターポーザであって、
    前記下部電極は、前記誘電体と接合する接合層と、前記接合層の下部に設けられた膨張抑制層と、を有し、
    前記膨張抑制層は、Ｍｏ、Ｗ、及びＺｒからなる集合から選ばれる少なくとも一の金属を含んだ層である
    インターポーザ。
17. 請求項１乃至１６のいずれかに記載されたインターポーザであって、
    更に、
    前記能動素子実装面に設けられ、前記能動素子の内部接続用パッドに接続される第１内部接続用パッドと、
    前記能動素子実装面に設けられ、前記能動素子とは別の素子の内部接続用パッドに接続される第２内部接続用パッドと、
    前記第１内部接続用パッドと前記第２内部接続用パッドとを電気的に接続する内部接続用配線と、
    を具備する
    インターポーザ。
18. 請求項１乃至１７のいずれかに記載されたインターポーザと、
    前記インターポーザ上に実装された能動素子と、
    を具備する
    半導体モジュール。
19. 請求項１７に記載されたインターポーザと、
    前記インターポーザ上に実装された発光素子と、
    前記インターポーザ上に実装され、前記発光素子を駆動するドライバＩＣと、
    を具備し、
    前記発光素子及び前記ドライバＩＣは、前記第１内部接続用パッド、前記第２内部接続用パッド、及び前記内部接続用配線を介して電気的に接続されている
    半導体モジュール
20. 請求項１７に記載されたインターポーザと、
    前記インターポーザ上に実装された受光素子と、
    前記インターポーザ上に実装され、前記受光素子を駆動するアンプＩＣと、
    を具備し、
    前記受光素子及び前記アンプＩＣは、前記第１内部接続用パッド、前記第２内部接続用パッド、及び前記内部接続用配線を介して電気的に接続されている
    半導体モジュール。
21. 能動素子をボード上に実装する際に前記能動素子と前記ボードとの間に介装されるインターポーザの製造方法であって、
    無機基板に、信号ビア用の導電体を埋めこむビア埋め込み工程と、
    前記ビア埋め込み工程より後に実施され、前記無機基板の主面上において、埋め込まれた前記信号ビア用導電体を被覆して接合するように、結合コンデンサを形成する結合コンデンサ形成工程と、
    前記能動素子の信号入出力パッドに接続される能動素子側信号パッドを、前記結合コンデンサと電気的に接続されるように形成する能動素子側信号パッド形成工程と、
    前記ボードの信号入出力パッドに接続されるボード側信号パッドを、前記結合コンデンサと電気的に接続される様に形成するボード側信号パッド形成工程と、
    を具備する
    インターポーザの製造方法。
22. 請求項２１に記載されたインターポーザの製造方法であって、
    更に、
    前記無機基板の少なくとも主面上に、前記結合コンデンサが被覆されるように絶縁膜を形成する工程を有し、
    前記能動素子側信号パッド形成工程及び前記ボード側信号パッド形成工程のうちの少なくとも一方において、前記絶縁膜の表面にパッドを形成する
    インターポーザの製造方法。
23. 無機基板の主面上に、結合コンデンサを形成する結合コンデンサ形成工程と、
    前記結合コンデンサ形成工程より後に実施され、前記結合コンデンサの形成された位置とは別の位置において、前記無機基板に信号ビア用の導電体を埋めこむ工程と、
    前記無機基板の主面上に、前記信号ビア用導電体と前記結合コンデンサとが接続される様に接続導体を形成する工程と、
    前記能動素子の信号入出力パッドに接続される能動素子側信号パッドを、前記結合コンデンサと電気的に接続されるように形成する能動素子側信号パッド形成工程と、
    前記ボードの信号入出力パッドに接続されるボード側信号パッドを、前記結合コンデンサと電気的に接続される様に形成するボード側信号パッド形成工程と、
    を具備する
    インターポーザの製造方法。
24. 請求項２３に記載されたインターポーザの製造方法であって、
    更に、
    前記無機基板の少なくとも主面上に、前記結合コンデンサが被覆されるように絶縁膜を形成する工程を有し、
    前記能動素子側信号パッド形成工程及び前記ボード側信号パッド形成工程のうちの少なくとも一方において、前記絶縁膜の表面にパッドを形成する
    インターポーザの製造方法。
25. 請求項２１乃至２４のいずれかに記載されたインターポーザの製造方法を用いてインターポーザを形成する工程と、
    前記インターポーザ上に前記能動素子を実装する能動素子実装工程と、
    を具備し、
    前記能動素子実装工程において、前記能動素子側信号パッドに、前記能動素子の信号入出力パッドが接続されるように実装する
    半導体モジュールの製造方法。

Images