CN107889350A - 多层线路板 - Google Patents

多层线路板 Download PDF

Info

Publication number
CN107889350A
CN107889350A CN201711401851.7A CN201711401851A CN107889350A CN 107889350 A CN107889350 A CN 107889350A CN 201711401851 A CN201711401851 A CN 201711401851A CN 107889350 A CN107889350 A CN 107889350A
Authority
CN
China
Prior art keywords
layer
high dielectric
dielectric layer
circuit board
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711401851.7A
Other languages
English (en)
Inventor
贾彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Swift Electronic Technology Co Ltd
Original Assignee
Zhuhai Swift Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Swift Electronic Technology Co Ltd filed Critical Zhuhai Swift Electronic Technology Co Ltd
Priority to CN201711401851.7A priority Critical patent/CN107889350A/zh
Publication of CN107889350A publication Critical patent/CN107889350A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure

Abstract

本发明公开了多层线路板,包括:中心基板、至少配置在中心基板两个工作面中一个面上的层间绝缘层、配置在层间绝缘层表面上的线路层以及高电介质层,高电介质层设置在线路层表面上,且与线路层电连接,高电介质层结合在层间绝缘层上,高电介质层上连接有去耦电容。本发明在线路层之间配置有高电介质层,在线路板上安装的半导体元件高速导通/截止时,可以在电源线的电位瞬时下降时,去耦电容进行及时提供较稳定的电源,同时也可以降低半导体元件耦合到电源端的噪声,同时该电路板采用多级降噪,可以有效降低单层高电介质层功能下降的问题,提高了线路板去耦的能力;其次采用多级高电介质层进行降噪,可以有效减少了线路板的能耗。

Description

多层线路板
技术领域
本发明涉及线路板技术领域,尤其涉及一种多层线路板。
背景技术
在这种多层印制线路板中,当所安装的半导体元件高速导通/截止时,有时产生开关噪音,使电源线的电位瞬时下降,然而为了抑制这种电位瞬时下降,提出了在电源线和接地线之间连接电容器部来进行去耦。本发明旨在提供一种可以充分去耦效果的线路板。
发明内容
为了克服上述现有技术的不足,本发明提供了结构简单,自带电容,可以充分去耦的线路板。
本发明解决其技术问题所采用的技术方案为:
多层线路板,包括:
开设有通孔的中心基板,具有两个工作面,在两个工作面上开口形成贯通孔,在所述贯通孔的内壁上设有通孔导体;
层间绝缘层,至少配置在所述中心基板的两个工作面中的一个面上;
线路层,配置在所述层间绝缘层的表面上;
高电介质层,设置在线路层表面上,且与线路层电连接,所述高电介质层结合在层间绝缘层上,所述高电介质层上连接有去耦电容。
作为上述技术方案的改进,所述层间绝缘层包括第一绝缘层以及设置在第一绝缘层表面上的第二绝缘层,所述第一绝缘层和第二绝缘层上均设有导通孔,所述第一绝缘层以及第二绝缘层的外侧面分别设有第一线路层和第二线路层,所述第一线路层依次通过导通孔以及高电介质层与通孔导体电连接,所述第二线路层依次通过导通孔以及高电介质层与第一线路层电连接。
作为上述技术方案的改进,所述第二绝缘层的外侧面上设有电容层,所述电容层上设有层状电极和通过孔,所述层状电极依次通过高电介质层以及通过孔与第二线路层电连接。
作为上述技术方案的改进,所述电容层外侧面上设有阻焊膜,所述阻焊膜上开设有连通层状电极的连通通路,所述连通通路内安装有便于焊接外部元器件的焊接凸起。
作为上述技术方案的改进,所述高电介质层由钛酸铜钙、钛酸钡以及钛酸锶中的一种或两种以上的物质烧结制作而成。
作为上述技术方案的改进,所述贯通孔内填充有硬化体。
本发明的有益效果有:
本线路板在线路层之间配置有高电介质层,在线路板上安装的半导体元件高速导通/截止时,可以在电源线的电位瞬时下降时,去耦电容进行及时提供较稳定的电源,同时也可以降低半导体元件耦合到电源端的噪声,同时该电路板采用多级降噪,可以有效降低单层高电介质层功能下降的问题,提高了线路板去耦的能力;其次采用多级高电介质层进行降噪,可以有效减少了线路板的能耗,绿色环保。
附图说明
下面结合附图及具体实施例对本发明作进一步说明,其中:
图1是本发明实施例的剖视图。
具体实施方式
参见图1,本发明的多层线路板,包括:开设有通孔的中心基板1,具有两个工作面,在两个工作面上开口形成贯通孔11,在所述贯通孔11的内壁上设有通孔导体12,通孔导体12为通孔镀层部,采用镀铜工艺制成;所述贯通孔11内填充有硬化体12,硬化体12采用低线性膨胀的材料,例如环氧树脂中加入硬化剂支撑的化合物。层间绝缘层2,至少配置在所述中心基板1的两个工作面中的一个面上;在本实施例中,层间绝缘层2在中心基板1的两个工作基板上均设置有。线路层3,配置在所述层间绝缘层2的表面上;高电介质层4,设置在线路层3表面上,且与线路层3电连接,其中,高电介质层4将线路层3密封在层间绝缘层2内,避免线路层3传输时漏电损耗。所述高电介质层4结合在层间绝缘层2上,所述高电介质层4上连接有去耦电容41。此外,所述高电介质层4由钛酸铜钙、钛酸钡以及钛酸锶中的一种或两种以上的物质烧结制作而成,并烧结形成陶瓷薄膜。高电介质层4在线路板上安装的半导体元件高速导通/截止时,可以在电源线的电位瞬时下降时,去耦电容41进行及时提供较稳定的电源,同时也可以降低半导体元件耦合到电源端的噪声。
其中,所述层间绝缘层2包括第一绝缘层21以及设置在第一绝缘层21表面上的第二绝缘层22,所述第一绝缘层21和第二绝缘层22上均设有导通孔23,所述第一绝缘层21以及第二绝缘层22的外侧面分别设有第一线路层31和第二线路层32,所述第一线路层31依次通过导通孔23以及高电介质层4与通孔导体12电连接,所述第二线路层32依次通过导通孔23以及高电介质层4与第一线路层31电连接。该电路板在第一绝缘层21和第二绝缘层22上均设计降噪功能,可以有效降低单层高电介质层4功能下降的问题,提高了线路板去耦的能力。
其次,所述第二绝缘层22的外侧面上设有电容层5,所述电容层5上设有层状电极51和通过孔52,所述层状电极51依次通过高电介质层4以及通过孔52与第二线路层32电连接。本发明中除了在多层层间绝缘层2上设计高电介质层4进行降噪,其次还在第二线路层32外设计有电容层5,可缩短与半导体元件的布线,可抑制高电介质层4去耦效果的下降。并且,由于使高电介质层4和半导体元件通过层状电极51连接,因而从层状电极51向半导体元件的电源供给的损失减小,可以有效减少了线路板的能耗,绿色环保。
此外,本发明中所述电容层5外侧面上设有阻焊膜6,所述阻焊膜6上开设有连通层状电极51的连通通路61,所述连通通路61内安装有便于焊接外部元器件的焊接凸起62。焊接凸起62便于于外部电子元器件连接,阻焊膜6可以保护焊接过程中高温或者是误操作对线路板的损坏。
以上所述,只是本发明的较佳实施方式而已,但本发明并不限于上述实施例,只要其以任何相同或相似手段达到本发明的技术效果,都应属于本发明的保护范围。

Claims (6)

1.多层线路板,其特征在于,包括:
开设有通孔的中心基板,具有两个工作面,在两个工作面上开口形成贯通孔,在所述贯通孔的内壁上设有通孔导体;
层间绝缘层,至少配置在所述中心基板的两个工作面中的一个面上;
线路层,配置在所述层间绝缘层的表面上;
高电介质层,设置在线路层表面上,且与线路层电连接,所述高电介质层结合在层间绝缘层上,所述高电介质层上连接有去耦电容。
2.根据权利要求1所述的多层线路板,其特征在于:所述层间绝缘层包括第一绝缘层以及设置在第一绝缘层表面上的第二绝缘层,所述第一绝缘层和第二绝缘层上均设有导通孔,所述第一绝缘层以及第二绝缘层的外侧面分别设有第一线路层和第二线路层,所述第一线路层依次通过导通孔以及高电介质层与通孔导体电连接,所述第二线路层依次通过导通孔以及高电介质层与第一线路层电连接。
3.根据权利要求2所述的多层线路板,其特征在于:所述第二绝缘层的外侧面上设有电容层,所述电容层上设有层状电极和通过孔,所述层状电极依次通过高电介质层以及通过孔与第二线路层电连接。
4.根据权利要求3所述的多层线路板,其特征在于:所述电容层外侧面上设有阻焊膜,所述阻焊膜上开设有连通层状电极的连通通路,所述连通通路内安装有便于焊接外部元器件的焊接凸起。
5.根据权利要求1或2所述的多层线路板,其特征在于:所述高电介质层由钛酸铜钙、钛酸钡以及钛酸锶中的一种或两种以上的物质烧结制作而成。
6.根据权利要求1所述的多层线路板,其特征在于:所述贯通孔内填充有硬化体。
CN201711401851.7A 2017-12-22 2017-12-22 多层线路板 Pending CN107889350A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711401851.7A CN107889350A (zh) 2017-12-22 2017-12-22 多层线路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711401851.7A CN107889350A (zh) 2017-12-22 2017-12-22 多层线路板

Publications (1)

Publication Number Publication Date
CN107889350A true CN107889350A (zh) 2018-04-06

Family

ID=61771199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711401851.7A Pending CN107889350A (zh) 2017-12-22 2017-12-22 多层线路板

Country Status (1)

Country Link
CN (1) CN107889350A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114132886A (zh) * 2021-11-30 2022-03-04 江苏普诺威电子股份有限公司 高填孔比五层埋容mems封装载板及其制作工艺
CN114206001A (zh) * 2021-11-30 2022-03-18 江苏普诺威电子股份有限公司 高耐压mems封装载板及其制作工艺
CN114195090A (zh) * 2021-11-30 2022-03-18 江苏普诺威电子股份有限公司 超高电容mems封装载板及其制作工艺
CN114195090B (zh) * 2021-11-30 2024-05-03 江苏普诺威电子股份有限公司 超高电容mems封装载板及其制作工艺

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068858A (ja) * 1999-08-27 2001-03-16 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法並びに半導体装置
CN1630460A (zh) * 2003-12-16 2005-06-22 日本特殊陶业株式会社 多层线路板
CN1798471A (zh) * 2004-12-30 2006-07-05 三星电机株式会社 包含嵌入式电容器的印刷电路板及其制造方法
CN101199247A (zh) * 2005-06-13 2008-06-11 揖斐电株式会社 印刷线路板
JP2008227177A (ja) * 2007-03-13 2008-09-25 Nec Corp インターポーザ、半導体モジュール、及びそれらの製造方法
US20080289866A1 (en) * 2004-12-28 2008-11-27 Ngk Spark Plug Co., Ltd. Wiring Board and Wiring Board Manufacturing Method
CN106877863A (zh) * 2017-02-28 2017-06-20 江苏芯力特电子科技有限公司 一种高稳定度低功耗片上osc电路
CN207706507U (zh) * 2017-12-22 2018-08-07 珠海快捷中祺电子科技有限公司 多层线路板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068858A (ja) * 1999-08-27 2001-03-16 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法並びに半導体装置
CN1630460A (zh) * 2003-12-16 2005-06-22 日本特殊陶业株式会社 多层线路板
US20080289866A1 (en) * 2004-12-28 2008-11-27 Ngk Spark Plug Co., Ltd. Wiring Board and Wiring Board Manufacturing Method
CN1798471A (zh) * 2004-12-30 2006-07-05 三星电机株式会社 包含嵌入式电容器的印刷电路板及其制造方法
CN101199247A (zh) * 2005-06-13 2008-06-11 揖斐电株式会社 印刷线路板
JP2008227177A (ja) * 2007-03-13 2008-09-25 Nec Corp インターポーザ、半導体モジュール、及びそれらの製造方法
CN106877863A (zh) * 2017-02-28 2017-06-20 江苏芯力特电子科技有限公司 一种高稳定度低功耗片上osc电路
CN207706507U (zh) * 2017-12-22 2018-08-07 珠海快捷中祺电子科技有限公司 多层线路板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114132886A (zh) * 2021-11-30 2022-03-04 江苏普诺威电子股份有限公司 高填孔比五层埋容mems封装载板及其制作工艺
CN114206001A (zh) * 2021-11-30 2022-03-18 江苏普诺威电子股份有限公司 高耐压mems封装载板及其制作工艺
CN114195090A (zh) * 2021-11-30 2022-03-18 江苏普诺威电子股份有限公司 超高电容mems封装载板及其制作工艺
CN114206001B (zh) * 2021-11-30 2023-11-14 江苏普诺威电子股份有限公司 高耐压mems封装载板及其制作工艺
CN114195090B (zh) * 2021-11-30 2024-05-03 江苏普诺威电子股份有限公司 超高电容mems封装载板及其制作工艺

Similar Documents

Publication Publication Date Title
US7345246B2 (en) Wiring board and capacitor to be built into wiring board
TWI405322B (zh) 內藏電容基板模組
CN1925720B (zh) 布线基板、电容器
CN1765162B (zh) 多层陶瓷基板
AU2001252058A1 (en) Distributed capacitor
TW200949875A (en) Multilayer capacitor and mounted structure thereof
CN107658270A (zh) 电源转换器用陶瓷外壳
KR101499715B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US8634180B2 (en) Multi-layered ceramic capacitor having dual layer-electrode structure
KR20160000164A (ko) 적층 전자부품 및 그 실장기판
CN102986313A (zh) 部件内置布线基板
CN106206017A (zh) 电子部件
TW201528469A (zh) 多晶片疊合封裝結構及其製作方法
CN107889350A (zh) 多层线路板
KR20160035934A (ko) 적층 세라믹 전자부품 및 그 제조방법
JP2005005642A (ja) チップ型固体電解コンデンサ及びその製造方法
CN106463468A (zh) 薄膜电容器制造方法、集成电路安装基板及配备有该基板的半导体装置
CN104681276A (zh) 待嵌入板中的多层陶瓷电子组件及其制造方法以及电路板
CN103151328B (zh) 半导体封装件及其制造方法
CN110473882B (zh) 显示模组及其制备方法、显示面板
CN207706507U (zh) 多层线路板
CN104471659B (zh) 包括具有塑料体的连接部件的电子器件
CN109769342A (zh) 多层布线基板
JP2001203300A (ja) 配線用基板と半導体装置および配線用基板の製造方法
TWI434382B (zh) 嵌埋有電子元件之封裝結構及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination