TWI434382B - 嵌埋有電子元件之封裝結構及其製法 - Google Patents

Description

嵌埋有電子元件之封裝結構及其製法

　　本發明係有關一種封裝結構及其製法，尤指一種嵌埋有電子元件之封裝結構及其製法。

　　隨著半導體封裝技術的演進，除傳統打線式(wire bonding)及覆晶(flip chip)之半導體封裝技術外，目前半導體裝置(semiconductor device)已開發出不同的封裝型態，例如直接在一封裝基板(package substrate) 中嵌埋並電性整合一例如具有積體電路之半導體晶片的電子元件，此種封裝件能縮減整體封裝結構之體積並提昇電性功能，遂成為一種封裝的趨勢。

　　請參閱第1圖，係為習知之嵌埋有電子元件之封裝結構的剖視示意圖。

　　如圖所示，習知之嵌埋有電子元件之封裝結構係包括：基板10，係具有相對兩表面101、貫穿該兩表面101的開口100、及形成於該表面101上之第一線路層11；電子元件12，係設於該開口100中，且具有外露於該開口100之相對兩作用面121及形成於各該作用面121上之電極墊122；介電層13，係形成於該基板10之兩表面101、第一線路層11與各該作用面121上，且填入於該開口100與電子元件12之間的間隙中；第二線路層14，係形成於該介電層13上；第一導電盲孔151，係設於該介電層13中且連接該電極墊122與第二線路層14；第二導電盲孔152，係設於該介電層13中且連接該第一線路層11與第二線路層14；以及絕緣保護層16，係設於該介電層13與第二線路層14上，且該絕緣保護層16形成有複數外露部分該第二線路層14的絕緣保護層開孔160。

　　然而，當習知封裝結構中所嵌埋的電子元件12的電極墊122欲電性連接至內層之例如接地層或電力層的第一線路層11時，需先透過該第一導電盲孔151以電性連接至該第二線路層14，再透過該第二導電盲孔152以電性連接至該第一線路層11，即電子元件12透過第一導電盲孔151連接至外層線路層，再透過第二導電盲孔152連接至內層線路層，這將會造成整體封裝結構的佈線空間的減少，再者，此種電性連接方式的電性導通路徑過長，而導致電性連接的品質低落。

　　因此，如何克服上述習知技術中封裝結構的內埋元件需透過導電盲孔與外層走線以電性連接至內層線路，進而造成整體佈線空間減少與電性品質較差等問題，實已成目前亟欲解決的課題。

　　鑑於上述習知技術之嵌埋有電子元件之封裝結構的電性連接品質不佳的缺失，本發明揭露一種嵌埋有電子元件之封裝結構，係包括：基板，係具有相對兩表面、貫穿該兩表面的開口、及形成於該表面上之第一線路層；電子元件，係設於該開口中，且具有外露於該開口之相對兩作用面及形成於各該作用面上之電極墊；介電層，係形成於該基板之兩表面、第一線路層與各該作用面上，且填入於該開口與電子元件之間的間隙中；第二線路層，係形成於該介電層上；至少一盲孔，係貫穿該基板之表面上的介電層與第二線路層，該電極墊與第一線路層係藉由該盲孔而連通；以及導電盲孔，係形成於該盲孔中，該電極墊係藉由該導電盲孔而連接該第一線路層。

　　本發明揭露一種嵌埋有電子元件之封裝結構之製法，係包括：提供一基板與電子元件，該基板具有相對兩表面、貫穿該兩表面的開口、及形成於該表面上之第一線路層，該開口中設有該電子元件，該電子元件具有外露於該開口之相對兩作用面及形成於各該作用面上之電極墊，該基板之兩表面、第一線路層與各該作用面上形成有介電層，該介電層復填入於該開口與電子元件之間的間隙中；於該介電層上形成有金屬層；形成至少一貫穿該基板之表面上的介電層與金屬層的盲孔，該電極墊與第一線路層係藉由該盲孔而連通；於該盲孔中形成導電盲孔，以令該電極墊藉由該導電盲孔連接該第一線路層；以及圖案化該金屬層以構成第二線路層。

　　由上可知，本發明之嵌埋有電子元件之封裝結構係使導電盲孔直接連接該電子元件的電極墊與封裝基板的內層線路層，因此該電極墊能直接透過導電盲孔來連接至該內層線路層，而幾乎不會佔用太多的封裝結構的佈線空間，且由於電極墊與內層線路層之間的電性導通路徑較短，所以能增進其電性連接品質。

　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。　　

　　須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

　　請參閱第2A至2E圖，係本發明之嵌埋有電子元件之封裝結構及其製法的剖視圖，其中，第2C’圖係第2C圖之俯視圖，第2C”圖分別係第2C’圖之另一實施態樣。

　　如第2A圖所示，提供一基板20與例如為積層陶瓷電容器（Multi-layer Ceramic Capacitor，簡稱MLCC）的電子元件30，該基板20具有相對兩表面201、貫穿該兩表面201的開口200、及形成於該表面201上之第一線路層21，該開口200周圍的該表面201上形成有金屬框211，該開口200中設有該電子元件30，該電子元件30具有外露於該開口200之相對兩作用面301及形成於各該作用面301上之電極墊31，該基板20之兩表面201、第一線路層21與各該作用面301上形成有介電層22，該介電層22復填入於該開口200與電子元件30之間的間隙中，並於該介電層22上形成有金屬層23，該金屬層23之材質可為銅。

　　如第2B圖所示，使該金屬層23薄化成為金屬層23’。

　　如第2C與2C’圖所示，形成至少一貫穿該基板20之表面201上的介電層22與金屬層23’的盲孔241，部分該電極墊31與第一線路層21係藉由該盲孔241而連通，並於未連接該盲孔241的其他該電極墊31上形成貫穿該介電層22與金屬層23’的盲孔242。

　　或者，如第2C”圖所示，為了避免該電子元件30過度偏移而使得單一個該盲孔241無法連通該電極墊31與第一線路層21，可在該電極墊31與第一線路層21之間形成複數該盲孔241以確保其電性連接，且該等盲孔241並不一定要排列在同一直線上。

　　如第2D圖所示，於該盲孔241,242中分別形成導電盲孔251,252，以令部分該電極墊31藉由該導電盲孔251連接該第一線路層21與金屬層23’，且其他部分的該電極墊31藉由該導電盲孔252連接該金屬層23’，其中，形成該導電盲孔251,252之方式可為電鍍，且該導電盲孔251,252之材質可為銅。

　　如第2E圖所示，圖案化該金屬層23’以構成第二線路層26，該第二線路層26復具有複數電性接觸墊261，並於該介電層22與第二線路層26上形成絕緣保護層27，且該絕緣保護層27中形成有複數對應外露各該電性接觸墊261的絕緣保護層開孔270。

　　本發明復提供一種嵌埋有電子元件之封裝結構，係包括：基板20，係具有相對兩表面201、貫穿該兩表面201的開口200、及形成於該表面201上之第一線路層21；電子元件30，係設於該開口200中，且具有外露於該開口200之相對兩作用面301及形成於各該作用面301上之電極墊31；介電層22，係形成於該基板20之兩表面201、第一線路層21與各該作用面301上，且填入於該開口200與電子元件30之間的間隙中；第二線路層26，係形成於該介電層22上；至少一盲孔241，係貫穿該基板20之表面201上的介電層22與第二線路層26，該電極墊31與第一線路層21係藉由該盲孔241而連通；以及導電盲孔251，係形成於該盲孔241中，該電極墊31係藉由該導電盲孔251而連接該第一線路層21。

　　於前述之嵌埋有電子元件之封裝結構中，該第二線路層26復可具有複數電性接觸墊261，且該介電層22與第二線路層26上可形成有絕緣保護層27，該絕緣保護層27可形成有複數對應外露各該電性接觸墊261的絕緣保護層開孔270。

　　於本發明之封裝結構中，該電子元件30可為積層陶瓷電容器。

　　依上所述之嵌埋有電子元件之封裝結構，該第二線路層26之材質可為銅，且該導電盲孔251之材質可為銅。

　　綜上所述，相較於習知技術，本發明之嵌埋有電子元件之封裝結構係使導電盲孔直接連接該電子元件的電極墊與封裝基板的內層線路層，因此幾乎不會佔用封裝結構的佈線空間，且由於電極墊與內層線路層之間的電性導通路徑較短，所以能改善其電性連接品質。

　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

10,20．．．基板

100,200．．．開口

101,201．．．表面

11,21．．．第一線路層

12,30．．．電子元件

121,301．．．作用面

122,31．．．電極墊

13,22．．．介電層

14,26．．．第二線路層

151．．．第一導電盲孔

152．．．第二導電盲孔

16,27．．．絕緣保護層

160,270．．．絕緣保護層開孔

211．．．金屬框

23,23’．．．金屬層

241,242．．．盲孔

251,252．．．導電盲孔

261．．．電性接觸墊

　　第1圖係為習知之嵌埋有電子元件之封裝結構的剖視示意圖；以及

　　第2A至2E圖係本發明之嵌埋有電子元件之封裝結構及其製法的剖視圖，其中，第2C’圖係第2C圖之俯視圖，第2C”圖分別係第2C’圖之另一實施態樣。

20．．．基板

201．．．表面

200．．．開口

21．．．第一線路層

211．．．金屬框

22．．．介電層

241,242．．．盲孔

251,252．．．導電盲孔

26．．．第二線路層

261．．．電性接觸墊

27．．．絕緣保護層

270．．．絕緣保護層開孔

30．．．電子元件

301．．．作用面

31．．．電極墊

Claims (12)

1. 一種嵌埋有電子元件之封裝結構，係包括：
   　　基板，係具有相對兩表面、貫穿該兩表面的開口、及形成於該表面上之第一線路層；
   　　電子元件，係設於該開口中，且具有外露於該開口之相對兩作用面及形成於各該作用面上之電極墊；
   　　介電層，係形成於該基板之兩表面、第一線路層與各該作用面上，且填入於該開口與電子元件之間的間隙中；
   　　第二線路層，係形成於該介電層上；
   　　至少一盲孔，係貫穿該基板之表面上的介電層與第二線路層，該電極墊與第一線路層係藉由該盲孔而連通；以及
   　　導電盲孔，係形成於該盲孔中，該電極墊係藉由該導電盲孔而連接該第一線路層。
2. 如申請專利範圍第1項所述之嵌埋有電子元件之封裝結構，其中，該第二線路層復具有複數電性接觸墊，且該介電層與第二線路層上形成有絕緣保護層，該絕緣保護層形成有複數對應外露各該電性接觸墊的絕緣保護層開孔。
3. 如申請專利範圍第1項所述之嵌埋有電子元件之封裝結構，其中，該電子元件係為積層陶瓷電容器。
4. 如申請專利範圍第1項所述之嵌埋有電子元件之封裝結構，其中，該第二線路層之材質係為銅。
5. 如申請專利範圍第1項所述之嵌埋有電子元件之封裝結構，其中，該導電盲孔之材質係為銅。
6. 一種嵌埋有電子元件之封裝結構之製法，係包括：
   　　提供一基板與電子元件，該基板具有相對兩表面、貫穿該兩表面的開口、及形成於該表面上之第一線路層，該開口中設有該電子元件，該電子元件具有外露於該開口之相對兩作用面及形成於各該作用面上之電極墊，該基板之兩表面、第一線路層與各該作用面上形成有介電層，該介電層復填入於該開口與電子元件之間的間隙中；
   　　於該介電層上形成有金屬層；
   　　形成至少一貫穿該基板之表面上的介電層與金屬層的盲孔，該電極墊與第一線路層係藉由該盲孔而連通；
   　　於該盲孔中形成導電盲孔，以令該電極墊藉由該導電盲孔連接該第一線路層；以及
   　　圖案化該金屬層以構成第二線路層。
7. 如申請專利範圍第6項所述之嵌埋有電子元件之封裝結構之製法，其中，該第二線路層復具有複數電性接觸墊，並於該介電層與第二線路層上形成絕緣保護層，且該絕緣保護層中形成有複數對應外露各該電性接觸墊的絕緣保護層開孔。
8. 如申請專利範圍第6項所述之嵌埋有電子元件之封裝結構之製法，其中，該電子元件係為積層陶瓷電容器。
9. 如申請專利範圍第6項所述之嵌埋有電子元件之封裝結構之製法，於形成該金屬層之後，復包括薄化該金屬層之步驟。
10. 如申請專利範圍第6項所述之嵌埋有電子元件之封裝結構之製法，其中，形成該導電盲孔之方式係為電鍍。
11. 如申請專利範圍第6項所述之嵌埋有電子元件之封裝結構之製法，其中，該金屬層之材質係為銅。
12. 如申請專利範圍第6項所述之嵌埋有電子元件之封裝結構之製法，其中，該導電盲孔之材質係為銅。