CN207706507U - 多层线路板 - Google Patents
多层线路板 Download PDFInfo
- Publication number
- CN207706507U CN207706507U CN201721830306.5U CN201721830306U CN207706507U CN 207706507 U CN207706507 U CN 207706507U CN 201721830306 U CN201721830306 U CN 201721830306U CN 207706507 U CN207706507 U CN 207706507U
- Authority
- CN
- China
- Prior art keywords
- layer
- high dielectric
- dielectric layer
- hole
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本实用新型公开了多层线路板，包括：中心基板、至少配置在中心基板两个工作面中一个面上的层间绝缘层、配置在层间绝缘层表面上的线路层以及高电介质层，高电介质层设置在线路层表面上，且与线路层电连接，高电介质层结合在层间绝缘层上，高电介质层上连接有去耦电容。本实用新型在线路层之间配置有高电介质层，在线路板上安装的半导体元件高速导通/截止时，可以在电源线的电位瞬时下降时，去耦电容进行及时提供较稳定的电源，同时也可以降低半导体元件耦合到电源端的噪声，同时该电路板采用多级降噪，可以有效降低单层高电介质层功能下降的问题，提高了线路板去耦的能力；其次采用多级高电介质层进行降噪，可以有效减少了线路板的能耗。
Description
技术领域
本实用新型涉及线路板技术领域，尤其涉及一种多层线路板。
背景技术
在这种多层印制线路板中，当所安装的半导体元件高速导通/截止时，有时产生开关噪音，使电源线的电位瞬时下降，然而为了抑制这种电位瞬时下降，提出了在电源线和接地线之间连接电容器部来进行去耦。本实用新型旨在提供一种可以充分去耦效果的线路板。
实用新型内容
为了克服上述现有技术的不足，本实用新型提供了结构简单，自带电容，可以充分去耦的线路板。
本实用新型解决其技术问题所采用的技术方案为：
多层线路板，包括：
开设有通孔的中心基板，具有两个工作面，在两个工作面上开口形成贯通孔，在所述贯通孔的内壁上设有通孔导体；
层间绝缘层，至少配置在所述中心基板的两个工作面中的一个面上；
线路层，配置在所述层间绝缘层的表面上；
高电介质层，设置在线路层表面上，且与线路层电连接，所述高电介质层结合在层间绝缘层上，所述高电介质层上连接有去耦电容。
作为上述技术方案的改进，所述层间绝缘层包括第一绝缘层以及设置在第一绝缘层表面上的第二绝缘层，所述第一绝缘层和第二绝缘层上均设有导通孔，所述第一绝缘层以及第二绝缘层的外侧面分别设有第一线路层和第二线路层，所述第一线路层依次通过导通孔以及高电介质层与通孔导体电连接，所述第二线路层依次通过导通孔以及高电介质层与第一线路层电连接。
作为上述技术方案的改进，所述第二绝缘层的外侧面上设有电容层，所述电容层上设有层状电极和通过孔，所述层状电极依次通过高电介质层以及通过孔与第二线路层电连接。
作为上述技术方案的改进，所述电容层外侧面上设有阻焊膜，所述阻焊膜上开设有连通层状电极的连通通路，所述连通通路内安装有便于焊接外部元器件的焊接凸起。
作为上述技术方案的改进，所述高电介质层由钛酸铜钙、钛酸钡以及钛酸锶中的一种或两种以上的物质烧结制作而成。
作为上述技术方案的改进，所述贯通孔内填充有硬化体。
本实用新型的有益效果有：
本线路板在线路层之间配置有高电介质层，在线路板上安装的半导体元件高速导通/截止时，可以在电源线的电位瞬时下降时，去耦电容进行及时提供较稳定的电源，同时也可以降低半导体元件耦合到电源端的噪声，同时该电路板采用多级降噪，可以有效降低单层高电介质层功能下降的问题，提高了线路板去耦的能力；其次采用多级高电介质层进行降噪，可以有效减少了线路板的能耗，绿色环保。
附图说明
下面结合附图及具体实施例对本实用新型作进一步说明，其中：
图1是本实用新型实施例的剖视图。
具体实施方式
参见图1，本实用新型的多层线路板，包括：开设有通孔的中心基板1，具有两个工作面，在两个工作面上开口形成贯通孔11，在所述贯通孔11的内壁上设有通孔导体12，通孔导体12为通孔镀层部，采用镀铜工艺制成；所述贯通孔11内填充有硬化体12，硬化体12采用低线性膨胀的材料，例如环氧树脂中加入硬化剂支撑的化合物。层间绝缘层2，至少配置在所述中心基板1的两个工作面中的一个面上；在本实施例中，层间绝缘层2在中心基板1的两个工作基板上均设置有。线路层3，配置在所述层间绝缘层2的表面上；高电介质层4，设置在线路层3表面上，且与线路层3电连接，其中，高电介质层4将线路层3密封在层间绝缘层2内，避免线路层3传输时漏电损耗。所述高电介质层4结合在层间绝缘层2上，所述高电介质层4上连接有去耦电容41。此外，所述高电介质层4由钛酸铜钙、钛酸钡以及钛酸锶中的一种或两种以上的物质烧结制作而成，并烧结形成陶瓷薄膜。高电介质层4在线路板上安装的半导体元件高速导通/截止时，可以在电源线的电位瞬时下降时，去耦电容41进行及时提供较稳定的电源，同时也可以降低半导体元件耦合到电源端的噪声。
其中，所述层间绝缘层2包括第一绝缘层21以及设置在第一绝缘层21表面上的第二绝缘层22，所述第一绝缘层21和第二绝缘层22上均设有导通孔23，所述第一绝缘层21以及第二绝缘层22的外侧面分别设有第一线路层31和第二线路层32，所述第一线路层31依次通过导通孔23以及高电介质层4与通孔导体12电连接，所述第二线路层32依次通过导通孔23以及高电介质层4与第一线路层31电连接。该电路板在第一绝缘层21和第二绝缘层22上均设计降噪功能，可以有效降低单层高电介质层4功能下降的问题，提高了线路板去耦的能力。
其次，所述第二绝缘层22的外侧面上设有电容层5，所述电容层5上设有层状电极51和通过孔52，所述层状电极51依次通过高电介质层4以及通过孔52与第二线路层32电连接。本实用新型中除了在多层层间绝缘层2上设计高电介质层4进行降噪，其次还在第二线路层32外设计有电容层5，可缩短与半导体元件的布线，可抑制高电介质层4去耦效果的下降。并且，由于使高电介质层4和半导体元件通过层状电极51连接，因而从层状电极51向半导体元件的电源供给的损失减小，可以有效减少了线路板的能耗，绿色环保。
此外，本实用新型中所述电容层5外侧面上设有阻焊膜6，所述阻焊膜6上开设有连通层状电极51的连通通路61，所述连通通路61内安装有便于焊接外部元器件的焊接凸起62。焊接凸起62便于于外部电子元器件连接，阻焊膜6可以保护焊接过程中高温或者是误操作对线路板的损坏。
以上所述，只是本实用新型的较佳实施方式而已，但本实用新型并不限于上述实施例，只要其以任何相同或相似手段达到本实用新型的技术效果，都应属于本实用新型的保护范围。
Claims (6)
1.多层线路板，其特征在于，包括：
开设有通孔的中心基板，具有两个工作面，在两个工作面上开口形成贯通孔，在所述贯通孔的内壁上设有通孔导体；
层间绝缘层，至少配置在所述中心基板的两个工作面中的一个面上；线路层，配置在所述层间绝缘层的表面上；
高电介质层，设置在线路层表面上，且与线路层电连接，所述高电介质层结合在层间绝缘层上，所述高电介质层上连接有去耦电容。
2.根据权利要求1所述的多层线路板，其特征在于：所述层间绝缘层包括第一绝缘层以及设置在第一绝缘层表面上的第二绝缘层，所述第一绝缘层和第二绝缘层上均设有导通孔，所述第一绝缘层以及第二绝缘层的外侧面分别设有第一线路层和第二线路层，所述第一线路层依次通过导通孔以及高电介质层与通孔导体电连接，所述第二线路层依次通过导通孔以及高电介质层与第一线路层电连接。
3.根据权利要求2所述的多层线路板，其特征在于：所述第二绝缘层的外侧面上设有电容层，所述电容层上设有层状电极和通过孔，所述层状电极依次通过高电介质层以及通过孔与第二线路层电连接。
4.根据权利要求3所述的多层线路板，其特征在于：所述电容层外侧面上设有阻焊膜，所述阻焊膜上开设有连通层状电极的连通通路，所述连通通路内安装有便于焊接外部元器件的焊接凸起。
5.根据权利要求1或2所述的多层线路板，其特征在于：所述高电介质层由钛酸铜钙、钛酸钡以及钛酸锶中的一种或两种以上的物质烧结制作而成。
6.根据权利要求1所述的多层线路板，其特征在于：所述贯通孔内填充有硬化体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721830306.5U CN207706507U (zh) | 2017-12-22 | 2017-12-22 | 多层线路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721830306.5U CN207706507U (zh) | 2017-12-22 | 2017-12-22 | 多层线路板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207706507U true CN207706507U (zh) | 2018-08-07 |
Family
ID=63028415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721830306.5U Expired - Fee Related CN207706507U (zh) | 2017-12-22 | 2017-12-22 | 多层线路板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207706507U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107889350A (zh) * | 2017-12-22 | 2018-04-06 | 珠海快捷中祺电子科技有限公司 | 多层线路板 |
-
2017
- 2017-12-22 CN CN201721830306.5U patent/CN207706507U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107889350A (zh) * | 2017-12-22 | 2018-04-06 | 珠海快捷中祺电子科技有限公司 | 多层线路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI405322B (zh) | 內藏電容基板模組 | |
| US7870664B2 (en) | Method of making circuitized substrate with a resistor | |
| US7705691B2 (en) | Capacitor interconnection | |
| CN207303085U (zh) | 电子装置 | |
| TWI226101B (en) | Build-up manufacturing process of IC substrate with embedded parallel capacitor | |
| CN1925721B (zh) | 布线基板、陶瓷电容器 | |
| CN1765162B (zh) | 多层陶瓷基板 | |
| JPH04211191A (ja) | 実装構造体 | |
| CN207706507U (zh) | 多层线路板 | |
| CN107889350A (zh) | 多层线路板 | |
| JP2005327932A (ja) | 多層配線基板及びその製造方法 | |
| CN210926014U (zh) | 一种半导体芯片的sip封装结构 | |
| CN204289432U (zh) | 无引线平面表贴式微波薄膜混合集成电路 | |
| KR101167453B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| CN106952886B (zh) | 一种射频芯片封装结构 | |
| CN207692154U (zh) | 一种散热型高密度互连pcb板 | |
| CN104766833B (zh) | 一种ltcc基板正反面布置电路的微波电路三维封装结构 | |
| CN206323646U (zh) | 一种电路板及电子设备 | |
| CN207783285U (zh) | 一种一体式hdi线路板 | |
| CN207068837U (zh) | 共用电极半导体封装结构 | |
| CN110213907A (zh) | 一种在印刷电路板上进行埋容的工艺以及埋容电路板 | |
| KR102434441B1 (ko) | 세라믹 적층형 반도체 패키지 및 패키징 방법 | |
| CN205793652U (zh) | 一种在基板上做有电容的陶瓷pcb板 | |
| KR20140062836A (ko) | 인쇄회로기판 제조 방법 | |
| CN204289431U (zh) | 无引线球脚表贴式微波薄膜混合集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180807 Termination date: 20201222 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |