JPH04211191A - 実装構造体 - Google Patents
実装構造体Info
- Publication number
- JPH04211191A JPH04211191A JP3017451A JP1745191A JPH04211191A JP H04211191 A JPH04211191 A JP H04211191A JP 3017451 A JP3017451 A JP 3017451A JP 1745191 A JP1745191 A JP 1745191A JP H04211191 A JPH04211191 A JP H04211191A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- ceramic
- thin film
- lsi
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 282
- 239000000758 substrate Substances 0.000 title claims abstract description 105
- 239000000919 ceramic Substances 0.000 claims abstract description 62
- 239000010409 thin film Substances 0.000 claims description 67
- 239000010408 film Substances 0.000 claims description 31
- 229920001721 polyimide Polymers 0.000 claims description 28
- 239000004642 Polyimide Substances 0.000 claims description 26
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 15
- 239000003989 dielectric material Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 12
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 12
- 229910052715 tantalum Inorganic materials 0.000 claims description 12
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 10
- -1 tantalum alkoxide Chemical class 0.000 claims description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 8
- 150000004703 alkoxides Chemical class 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 238000005476 soldering Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000003756 stirring Methods 0.000 claims description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000012671 ceramic insulating material Substances 0.000 claims 14
- 239000011368 organic material Substances 0.000 claims 2
- 101710179738 6,7-dimethyl-8-ribityllumazine synthase 1 Proteins 0.000 claims 1
- 101710186608 Lipoyl synthase 1 Proteins 0.000 claims 1
- 101710137584 Lipoyl synthase 1, chloroplastic Proteins 0.000 claims 1
- 101710090391 Lipoyl synthase 1, mitochondrial Proteins 0.000 claims 1
- 239000012141 concentrate Substances 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000001965 increasing effect Effects 0.000 abstract description 12
- 230000001603 reducing effect Effects 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 40
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 36
- 229910052782 aluminium Inorganic materials 0.000 description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 27
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 22
- 239000011521 glass Substances 0.000 description 22
- 229910052863 mullite Inorganic materials 0.000 description 22
- 238000010586 diagram Methods 0.000 description 20
- 239000000243 solution Substances 0.000 description 20
- 229910052802 copper Inorganic materials 0.000 description 17
- 239000010949 copper Substances 0.000 description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 239000002131 composite material Substances 0.000 description 15
- 230000010287 polarization Effects 0.000 description 15
- 229910052788 barium Inorganic materials 0.000 description 14
- 238000004544 sputter deposition Methods 0.000 description 14
- 239000010936 titanium Substances 0.000 description 14
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 13
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 12
- 239000000843 powder Substances 0.000 description 12
- 239000000203 mixture Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- 239000002245 particle Substances 0.000 description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 9
- 229910052779 Neodymium Inorganic materials 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 238000000992 sputter etching Methods 0.000 description 7
- LRHPLDYGYMQRHN-UHFFFAOYSA-N N-Butanol Chemical compound CCCCO LRHPLDYGYMQRHN-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000002241 glass-ceramic Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 239000002994 raw material Substances 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 5
- 238000001816 cooling Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 238000010992 reflux Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 239000011888 foil Substances 0.000 description 4
- 238000002156 mixing Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- CYTYCFOTNPOANT-UHFFFAOYSA-N Perchloroethylene Chemical group ClC(Cl)=C(Cl)Cl CYTYCFOTNPOANT-UHFFFAOYSA-N 0.000 description 3
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical group ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 3
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 239000011812 mixed powder Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 229950011008 tetrachloroethylene Drugs 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- AEMRFAOFKBGASW-UHFFFAOYSA-M Glycolate Chemical compound OCC([O-])=O AEMRFAOFKBGASW-UHFFFAOYSA-M 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- CERQOIWHTDAKMF-UHFFFAOYSA-N Methacrylic acid Chemical compound CC(=C)C(O)=O CERQOIWHTDAKMF-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- DOIRQSBPFJWKBE-UHFFFAOYSA-N dibutyl phthalate Chemical compound CCCCOC(=O)C1=CC=CC=C1C(=O)OCCCC DOIRQSBPFJWKBE-UHFFFAOYSA-N 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000004519 grease Substances 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium oxide Inorganic materials [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 125000001557 phthalyl group Chemical group C(=O)(O)C1=C(C(=O)*)C=CC=C1 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 239000012429 reaction media Substances 0.000 description 2
- 238000005292 vacuum distillation Methods 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 229910003781 PbTiO3 Inorganic materials 0.000 description 1
- 229910018885 Pt—Au Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000001476 alcoholic effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 230000003301 hydrolyzing effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- CFYGEIAZMVFFDE-UHFFFAOYSA-N neodymium(3+);trinitrate Chemical compound [Nd+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O CFYGEIAZMVFFDE-UHFFFAOYSA-N 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- SOQBVABWOPYFQZ-UHFFFAOYSA-N oxygen(2-);titanium(4+) Chemical class [O-2].[O-2].[Ti+4] SOQBVABWOPYFQZ-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000009849 vacuum degassing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Ceramic Capacitors (AREA)
- Inorganic Insulating Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［０００１］
【産業上の利用分野】本発明は、電子計算機のＧＨｚ（
ギガヘルツ）程度までの高周波の同時切替ノイズを低減
するためのコンデンサを内蔵した基板に関する。 ［０００２］
ギガヘルツ）程度までの高周波の同時切替ノイズを低減
するためのコンデンサを内蔵した基板に関する。 ［０００２］
【従来の技術】電子計算機においては、近年ますます演
算が高速化する傾向が著しい。高速化に伴って、ノイズ
による誤動作が大きな問題になりつつある。ノイズとし
ては、スイッチングによる電源電圧の変動、及び信号経
路間の相互作用即ち、クロストーク（漏話）が主なもの
である。 ［０００３１電源のノイズを低減するには様々な手段が
あるが、コンデンサを電源経路に適宜挿入する方法が最
も有効な手段の一つである。 ［０００４］コンデンサには、容量、耐電圧２周波数特
性の三つの性能が要求されるが、電子計算機は動作電圧
が低いため、耐電圧特性はあまり問題とはされず、さら
に、今後は動作電圧が低下する傾向にあるので、ますま
す重要でなくなると考えられる。一方、電子計算機の演
算の高速化は止まる所を知らず、近い将来、動作周波数
がＧＨｚＯ高周波領域に突入するはずである。そのため
に、特に高周波特性の優れたコンデンサが要求され、今
後、ますますこの傾向に拍車が掛かるものと予想される
。従って、今後はコンデンサの耐電圧特性より、周波数
特性にその重点が置かれていくものと考えられる。 ［０００５］コンデンサの容量が、極板間の誘電体の誘
電率に大きく左右されることは、周知の事実である。さ
らに、誘電率を決定づけるのは分極であり、分極の形態
によって、動作周波数範囲が大きく異なることも、よく
知られている。分極は、以下に述べる４つの分極の和で
成り立っている。すなわち、（１）空間電荷分極、（２
）配向（双極子）分極、 （３）イオン分極、 （４）
電子分極である。 （０００６］一般にチップコンデンサなどに使用されて
いるＰｂ （Ｍｇ＋ ３Ｎｂ２３）０３ ＰｂＴｉ０
３（比誘電率＝２万程度）、チタン酸バリウム（Ｂ ａ
Ｔ ｉ ０３）（比誘電率＝１万程皮）のような高誘
電率材は、配向（双極子）分極によって大きな比誘電率
が生じている。 ［０００７］ これらの分極の中で、ＧＨｚ以上の高周
波領域でも安定して動作する分極は、イオン分極と電子
分極である。よってＧＨｚ以上の高周波領域で使用する
コンデンサの誘電体材料は、イオン分極と電子分極とか
ら構成されるＴａ２０５のような誘電体材料が好ましい
。最近、吉野完他、″パッケージ内に実装できるＴａ２
０５薄膜コンデンサの高速動作″、電子情報通信学会技
術研究報告第８８巻２３３号に見られるように、単体の
コンデンサではあるが、セラミック基板に直接取り付け
る形態の高周波コンデンサが現れてきている。しかし、
比誘電率の小さい（２０〜３０）材料で、しかも、膜厚
が１００μｍ（ミクロン）以上と厚いため、容量はせい
ぜい１ｎＦ（ナノファラッド、外形２ｍｍ角）であり、
ノイズを充分に吸収するために必要とされている容量に
は不十分である。さらに、コンデンサの占める部分に他
の回路を形成できず、実装密度が上がらない。 ［０００８］また高周波特性を必要としない分野では、
セラミック基板にコンデンサを内蔵する技術は一般的で
ある。例えば、特開昭６２−１６９４６１号公報、特開
昭６１−４７６９１号公報に記載されているように、コ
ンデンサ素子と導体配線とを絶縁性のセラミックスで一
体成形封止したセラミック複合基板は得られている。 ［０００９］また特開昭５７−３７８１８号公報に記載
されているように、同時切替ノイズの低減のために、積
層されたセラミックシートのうちの少なくとも一対の間
に、複数個の小さいコンデンサ素子のアレイが位置付け
られたチップ用キャリアも得られている。 ［００１０］
算が高速化する傾向が著しい。高速化に伴って、ノイズ
による誤動作が大きな問題になりつつある。ノイズとし
ては、スイッチングによる電源電圧の変動、及び信号経
路間の相互作用即ち、クロストーク（漏話）が主なもの
である。 ［０００３１電源のノイズを低減するには様々な手段が
あるが、コンデンサを電源経路に適宜挿入する方法が最
も有効な手段の一つである。 ［０００４］コンデンサには、容量、耐電圧２周波数特
性の三つの性能が要求されるが、電子計算機は動作電圧
が低いため、耐電圧特性はあまり問題とはされず、さら
に、今後は動作電圧が低下する傾向にあるので、ますま
す重要でなくなると考えられる。一方、電子計算機の演
算の高速化は止まる所を知らず、近い将来、動作周波数
がＧＨｚＯ高周波領域に突入するはずである。そのため
に、特に高周波特性の優れたコンデンサが要求され、今
後、ますますこの傾向に拍車が掛かるものと予想される
。従って、今後はコンデンサの耐電圧特性より、周波数
特性にその重点が置かれていくものと考えられる。 ［０００５］コンデンサの容量が、極板間の誘電体の誘
電率に大きく左右されることは、周知の事実である。さ
らに、誘電率を決定づけるのは分極であり、分極の形態
によって、動作周波数範囲が大きく異なることも、よく
知られている。分極は、以下に述べる４つの分極の和で
成り立っている。すなわち、（１）空間電荷分極、（２
）配向（双極子）分極、 （３）イオン分極、 （４）
電子分極である。 （０００６］一般にチップコンデンサなどに使用されて
いるＰｂ （Ｍｇ＋ ３Ｎｂ２３）０３ ＰｂＴｉ０
３（比誘電率＝２万程度）、チタン酸バリウム（Ｂ ａ
Ｔ ｉ ０３）（比誘電率＝１万程皮）のような高誘
電率材は、配向（双極子）分極によって大きな比誘電率
が生じている。 ［０００７］ これらの分極の中で、ＧＨｚ以上の高周
波領域でも安定して動作する分極は、イオン分極と電子
分極である。よってＧＨｚ以上の高周波領域で使用する
コンデンサの誘電体材料は、イオン分極と電子分極とか
ら構成されるＴａ２０５のような誘電体材料が好ましい
。最近、吉野完他、″パッケージ内に実装できるＴａ２
０５薄膜コンデンサの高速動作″、電子情報通信学会技
術研究報告第８８巻２３３号に見られるように、単体の
コンデンサではあるが、セラミック基板に直接取り付け
る形態の高周波コンデンサが現れてきている。しかし、
比誘電率の小さい（２０〜３０）材料で、しかも、膜厚
が１００μｍ（ミクロン）以上と厚いため、容量はせい
ぜい１ｎＦ（ナノファラッド、外形２ｍｍ角）であり、
ノイズを充分に吸収するために必要とされている容量に
は不十分である。さらに、コンデンサの占める部分に他
の回路を形成できず、実装密度が上がらない。 ［０００８］また高周波特性を必要としない分野では、
セラミック基板にコンデンサを内蔵する技術は一般的で
ある。例えば、特開昭６２−１６９４６１号公報、特開
昭６１−４７６９１号公報に記載されているように、コ
ンデンサ素子と導体配線とを絶縁性のセラミックスで一
体成形封止したセラミック複合基板は得られている。 ［０００９］また特開昭５７−３７８１８号公報に記載
されているように、同時切替ノイズの低減のために、積
層されたセラミックシートのうちの少なくとも一対の間
に、複数個の小さいコンデンサ素子のアレイが位置付け
られたチップ用キャリアも得られている。 ［００１０］
【発明が解決しようとする課題】近年、大型電子計算機
またはワークステーションなどの中小型計算機の論理回
路に使用される信号の立上り、立下り時間が高速化する
のに伴って、同時に切り替わる論理回路の増加によって
、同時切替ノイズの発生が問題となってきている。 ［００１１１ノイズには、電源系に発生するものと信号
系に発生するものとがあるが、本発明で解決しようとし
ているのは、ノイズの中でも電源系に発生するノイズを
低減することである。 ［００１２］計算機においては、ＥＣＬ回路、バイポー
ラを用いた回路とＣＭＯ８回路との組合せである、いわ
ゆるＢｉＣＭＯ３回路等が採用されている。論理回路が
同時に切り替わったときに電源に発生するノイズにはい
ろいろな原因があるが、それらのノイズの中でも主に問
題となるのは、ＥＣＬ回路については、信号電流が終端
抵抗を通って電源Ｖｔｔに流れ込むことによって発生す
る電源Ｖｔｔのゆれである。このＶｔｔのゆれを終端抵
抗同時切替ノイズと呼ぶ。 ［００１３］またＢｉＣＭＯ８回路において問題となる
のは、瞬間的に流れる貫通電流と電源ラインのインダク
タンスとによって発生するノイズである。ＢｉＣＭＯ３
回路において発生する貫通電流の発生メカニズムは、Ｂ
ｉＣＭＯ３回路で電源電位と接地電位とに接続された一
対のトランジスタが論理ＩＴ ｌ １１ 、１１ Ｑ
＋１に対応して切り替わるとき、−方がＯＦＦする前に
もう一方がＯＮ’してしまうため、瞬間的に両方のトラ
ンジスタがＯＮとなるため、貫通電流が発生するもので
ある。このトランジスタの切り替わるスピードは、ｉｎ
ｓ （ナノセカンド）以下程度であるため、電源系の
インダクタンスの影響で電源には０．５〜ＩＧＨｚ程度
のノイズが発生する。 ［００１４］また終端抵抗同時切替ノイズについて詳し
く検討した結果、図４に示すようにこのノイズには、演
算処理に使用される信号と同程度の立上り時間を持つ成
分■１と、その後に遅れて来る成分■２とがあることが
わかった。ここでノイズ成分ｖ２ を低下させるのであ
れば、比較的容量の大きなコンデンサを設置することが
有効である。 ［００１５］Ｌかし、立上りの速い（立上り時間：５０
Ｏｐｓ （ピコセカンド）以下）ノイズ成分■１ に
ついては、コンデンサの容量を大きくしても、ノイズを
低減することはできないことがわかった。そして、この
立上りの速い成分ｖ１ については、演算処理に使用さ
れる信号の立上り時間を速くすればするほど、ノイズ量
が大きくなる。そして近年、信号の立上り時間が５００
ｐｓ以下と速くなるにつれて、ノイズ成分の中でも立上
りの速いノイズ成分■１が問題となってきた。 ［００１６］ノイズは、ある大きさ以上になると信号電
圧との区別がつかなくなり、論理＋１１１１．論理＋１
０ Ｉ＋を判断できなくなってしまうため、ある値以下
にしなければならない。大型電子計算機など高速の演算
処理をするための回路として、よく使われるＥＣＬ回路
では論理振幅が０．８Ｖ （ボルト）程度しかなく、
電源に関するノイズ量は１００ｍＶ（ミリボルト）以下
にする必要がある。またＢｉＣＭＯ３回路においても、
ＥＣＬ回路と混在する場合にはＢｉＣＭＯ３回路の電源
に発生するノイズによって、ＥＣＬ回路が誤動作しない
ようにするためとＢｉＣＭＯ３回路そのものが誤動作し
ないようにするために、電源に発生するノイズは１００
ｍＶ以下にする必要がある。 ［００１７］本発明の目的は、電源系に発生するノイズ
を低減する実装構造を提供することにあり、特にノイズ
成分の中でも、立上りまたは立下り時間Ｉｎｓ以下程度
の高周波のノイズを低減する実装構造を提供することに
ある。 ［００１８］
またはワークステーションなどの中小型計算機の論理回
路に使用される信号の立上り、立下り時間が高速化する
のに伴って、同時に切り替わる論理回路の増加によって
、同時切替ノイズの発生が問題となってきている。 ［００１１１ノイズには、電源系に発生するものと信号
系に発生するものとがあるが、本発明で解決しようとし
ているのは、ノイズの中でも電源系に発生するノイズを
低減することである。 ［００１２］計算機においては、ＥＣＬ回路、バイポー
ラを用いた回路とＣＭＯ８回路との組合せである、いわ
ゆるＢｉＣＭＯ３回路等が採用されている。論理回路が
同時に切り替わったときに電源に発生するノイズにはい
ろいろな原因があるが、それらのノイズの中でも主に問
題となるのは、ＥＣＬ回路については、信号電流が終端
抵抗を通って電源Ｖｔｔに流れ込むことによって発生す
る電源Ｖｔｔのゆれである。このＶｔｔのゆれを終端抵
抗同時切替ノイズと呼ぶ。 ［００１３］またＢｉＣＭＯ８回路において問題となる
のは、瞬間的に流れる貫通電流と電源ラインのインダク
タンスとによって発生するノイズである。ＢｉＣＭＯ３
回路において発生する貫通電流の発生メカニズムは、Ｂ
ｉＣＭＯ３回路で電源電位と接地電位とに接続された一
対のトランジスタが論理ＩＴ ｌ １１ 、１１ Ｑ
＋１に対応して切り替わるとき、−方がＯＦＦする前に
もう一方がＯＮ’してしまうため、瞬間的に両方のトラ
ンジスタがＯＮとなるため、貫通電流が発生するもので
ある。このトランジスタの切り替わるスピードは、ｉｎ
ｓ （ナノセカンド）以下程度であるため、電源系の
インダクタンスの影響で電源には０．５〜ＩＧＨｚ程度
のノイズが発生する。 ［００１４］また終端抵抗同時切替ノイズについて詳し
く検討した結果、図４に示すようにこのノイズには、演
算処理に使用される信号と同程度の立上り時間を持つ成
分■１と、その後に遅れて来る成分■２とがあることが
わかった。ここでノイズ成分ｖ２ を低下させるのであ
れば、比較的容量の大きなコンデンサを設置することが
有効である。 ［００１５］Ｌかし、立上りの速い（立上り時間：５０
Ｏｐｓ （ピコセカンド）以下）ノイズ成分■１ に
ついては、コンデンサの容量を大きくしても、ノイズを
低減することはできないことがわかった。そして、この
立上りの速い成分ｖ１ については、演算処理に使用さ
れる信号の立上り時間を速くすればするほど、ノイズ量
が大きくなる。そして近年、信号の立上り時間が５００
ｐｓ以下と速くなるにつれて、ノイズ成分の中でも立上
りの速いノイズ成分■１が問題となってきた。 ［００１６］ノイズは、ある大きさ以上になると信号電
圧との区別がつかなくなり、論理＋１１１１．論理＋１
０ Ｉ＋を判断できなくなってしまうため、ある値以下
にしなければならない。大型電子計算機など高速の演算
処理をするための回路として、よく使われるＥＣＬ回路
では論理振幅が０．８Ｖ （ボルト）程度しかなく、
電源に関するノイズ量は１００ｍＶ（ミリボルト）以下
にする必要がある。またＢｉＣＭＯ３回路においても、
ＥＣＬ回路と混在する場合にはＢｉＣＭＯ３回路の電源
に発生するノイズによって、ＥＣＬ回路が誤動作しない
ようにするためとＢｉＣＭＯ３回路そのものが誤動作し
ないようにするために、電源に発生するノイズは１００
ｍＶ以下にする必要がある。 ［００１７］本発明の目的は、電源系に発生するノイズ
を低減する実装構造を提供することにあり、特にノイズ
成分の中でも、立上りまたは立下り時間Ｉｎｓ以下程度
の高周波のノイズを低減する実装構造を提供することに
ある。 ［００１８］
【課題を解決するための手段】上記の目的を達成するた
めには、コンデンサの設置が有効であり、さらにコンデ
ンサに使用される誘電体は、ＩＧＨｚ以上の高周波領域
でも比誘電率の低下が少ないものがよい。発生するノイ
ズ成分には、１００ＭＨｚ（メガヘルツ）程度の比較的
周波数の低いものから、ＩＧＨｚ以上の高周波のものま
でが含まれている。また電源回路に並列に接続される実
際のコンデンサは、容量（キャパシタンス）とインダク
タンスと抵抗との直列回路とみなすことができる。ここ
でノイズを低減するには、電源に並列に接続されるイン
ピーダンスを小さくする必要がある。なお容量のインピ
ーダンスは、周波数と容量とに反比例し、インダクタン
スのインピーダンスは、周波数とインダクタンスとに比
例する。そこでノイズを低減するには、比較的低い周波
数では容量を大きくする必要があり、ＧＨｚ以上の高周
波ではインダクタンスをある値以下にすることが重要と
なる。１００ＭＨｚ程度の比較的低周波のノイズを効果
的に低減するには、容量は、０．１μＦ （マイクロフ
ァラッド）以上必要である。またＩＧＨｚ以上の高周波
のノイズを低減するには、ポンディングパッドからコン
デンサまでのインダクタンスを少なくても０．０５ｎＨ
（ナノヘンリー）以下にする必要があることがわかった
。なお、ＩＧＨｚ以上の高周波においては、周波数が高
いため容量が比較的小さい場合でも容量のインピーダン
スは小さくなり、容量は少なくとも５ｎＦ以上であれば
ノイズ低減に効果がある。また、コンデンサの設置場所
については、ＬＳＩ内ではコンデンサを形成するための
エリアが限られており、高容量のコンデンサの形成が困
難であるため、ＬＳＩの外部に形成する必要がある。 ［００１９］またインダクタンスについては、従来はス
ルーホールやはんだ接続部などの電流の流れる部分を対
象としていたが、いろいろと詳細に検討してきた結果、
コンデンサそのものがもっているインダクタンスも考慮
する必要があることがわかった。コンデンサそのものが
もっているインダクタンスについて検討した結果、一般
に使用されているチップコンデンサのインダクタンスは
、０．２〜０．８ｎＨ程度であることがわかった。また
コンデンサの最も簡単な構成（誘電体の厚さが１ｍｍ（
ミリメートル）で直径が１ｍｍφ（ミリメートルファイ
）程度の円柱状の物）では、０．２ｎＨ程度のインダク
タンスをもつ。これは電極を流れる電流以外に誘電体部
分を流れる変位電流によっても、誘電体の周りに磁界を
発生させるためインダクタンスをもつからである。つま
りインダクタンスは、電流と磁束とを関係付ける量であ
るため、コンデンサはリード線などを接続しない状態に
おいても、コンデンサそのものがインダクタンスをもっ
ている。このインダクタンスは比較的小さいため、従来
はあまり問題にならなかったが、ＧＨｚ程度の高周波に
おいては無視できなくなってきた。 ［００２０１ＥＣＬ回路では、終端抵抗同時切替ノイズ
を低減するために、電源Ｖｔｔと電源Ｖｃｃとの間にコ
ンデンサを接続する必要がある。解析の結果、終端抵抗
同時切替ノイズ成分の中でも立上りの速いノイズｖ１
を１００ｍＶ以下にするためには、ＬＳＩの電源Ｖｔｔ
のポンディングパッドからコンデンサの電極までのイン
ダクタンスを０．０５ｎＨ以下にする必要があることが
わかった。これ以上インダクタンスが大きくなると、コ
ンデンサによってノイズｖ１ を１００ｍＶ以下にする
ことは困難となる。なお、コンデンサと電源との接続に
関しては、電源■ｔｔに相当するスルーホールはすべて
コンデンサの一方の電極に接続され、電源Ｖｃｃに相当
するスルーホールはすべて対向するもう一方の電極に接
続される。 ［００２１］ ここで電源Ｖｔｔからのインダクタンス
の値は、ＬＳＩが、複数個あるＶｔｔのポンディングパ
ッドのすべてを電気的に短絡したときに、ＬＳＩのＶｔ
ｔからコンデンサまでの等価的なインダクタンスの値で
ある。更に詳しく説明すれば、ＬＳＩは電位の異なる複
数種の電源を有しているので、そのそれぞれの電源につ
いてインダクタンスを下げる目的から、複数個のポンデ
ィングパッドからＬＳＩへ給電されるとき、ＬＳＩ内部
で同じ電位のものを一つにするという方法で給電してい
る。ここで、ＬＳＩの電源Ｖｔｔのポンディングパッド
からコンデンサまでのインダクタンスの値、すなわちＶ
ｌｌのポンディングパッドの一つからコンデンサの電極
までのインダクタンスの値は、１ｎＨ程度以下であれば
よく、これを複数個並列に接続して等価的に０．０５ｎ
Ｈ以下にすればよい。なお、今後特に断わらない限り、
インダクタンスの値は同じ種類の電源のものを並列に接
続したときの等価的なインダクタンスの値をさすものと
する。 ［００２２］また終端抵抗同時切替ノイズのノイズ成分
ｖ１ を１００ｍＶ以下にするためには、コンデンサそ
のもののもつインダクタンスは０．２ｎＨ以下とする必
要がある。これはＬＳＩのできるだけ近くにコンデンサ
を接続したとしても、コンデンサそのもののもつインダ
クタンスが０．２ｎＨより大きくなるとノイズ量を１０
０ｍＶ以下とすることができなくなるためである。また
、コンデンサそのもののもつインダクタンスについては
、検討の結果、コンデンサの誘導体層の厚さを小さくす
るほどインダクタンスが小さくなることがわかった。さ
らにコンデンサに接続されるスルーホールピッチが小さ
いほど、インダクタンスも小さくなることがわかった。 コンデンサは、電位の異なる電源間に接続されるが、図
１に示すような構造、つまり電源Ｖｃｃのスルーホール
は、コンデンサのもう一方の電極面に接続され、電源Ｖ
ｔｔのスルーホールは対向するもう一方の電極面に接続
され、誘電体部をスルーホールが貫通するような構造に
おいて、コンデンサ自身のもつインダクタンスを０．２
ｎＨ以下とするには、スルーホールピッチが５００μｍ
の場合、コンデンサの誘電体の厚さを５０μｍ以下にす
る必要があることがわかった。なお、好ましくはさらに
インダクタンスを０．０５ｎＨ以下に下げるために、コ
ンデンサの誘電体の厚さが５μｍ以下の薄膜コンデンサ
とするのがよい。なお、ＬＳＩとコンデンサを形成した
基板との接続方式は、フリップチップ接続を採用するの
がよい。これはフリップチップ接続のインダクタンスが
、約０．０２ｎＨと小さいために、立上りの速いノイズ
を低減するのに効果的であるためである。 ［００２３］ＬＳＩのポンディングパッドからコンデン
サまでのインダクタンスを０．０５ｎＨ以下とするには
、スルーホールパターンによっても異なるが、基板上の
ポンディングパッドからコンデンサまでの距離を１００
μｍ以下にすることが好ましい。 ［００２４］ ＢｉＣＭＯ３回路のＬＳＩについては、
貫通電流と電源系のインダクタンスとの影響で発生する
ノイズを低減するために、電源電位と接地電位との間に
コンデンサを接続する必要がある。そしてノイズ量を１
００ｍＶ以下とするためには、ＬＳＩの電源電位のポン
ディングパッドからコンデンサまでのインダクタンスを
Ｌ＋、接地電位のポンディングパッドからコンデンサま
でのインダクタンスをＬ２．コンデンサ自身のもつイン
ダクタンスをＬ３ としたときのインダクタンスの和
（Ｌ＋ ＋ Ｌ２ ＋Ｌ３）を０．２ｎＨ以下にする必
要がある。 ［００２５］コンデンサの容量については、本発明が対
象としている立上りまたは立下り時間ｉｎｓ以下のノイ
ズを１００ｍＶ以下とするために、少なくとも５ｎＦ以
上必要である。しかし好ましくは１０ｎＦ以上とする方
がノイズ低減効果の点から好ましい。 ［００２６］またコンデンサの誘電損失ｔａｎδについ
ては、コンデンサがＢｉＣＭＯ３回路のノイズ低減に適
用される場合、誘電損失ｔａｎδが大きいとコンデンサ
に蓄積されたエネルギーがＢｉＣＭＯ３回路の貫通電流
を流すのに使われる以外に、コンデンサ自身の損失とな
ってしまって効率的に作動しなくなるため、できれば０
．５〜１．５ＧＨｚにおいて１％以下が好ましい。 ［００２７］またコンデンサの等価回路を抵抗、インダ
クタンス、キャパシタンスの直列回路と仮定したとき、
高周波では、キャパシタンスのインピーダンスが小さく
なり、抵抗にかかる相対的電圧が大きくなると共に、表
皮効果により見かけの抵抗が上がる現象もあることから
、高周波でコンデンサを効果的に作動させるためには、
電極材料はＡＩ、Ｃｕ、Ａｕ、Ａｇのようなできるだけ
電気抵抗率の小さなものが好ましい。 ［００２８］またコンデンサの誘電体として使用される
ものは、有機物であっても無機物であってもよい。 ［００２９］つぎに、電気的観点からコンデンサの効果
を検討すると、終端抵抗同時切替ノイズの発生メカニズ
ムについては次のように考えられる。終端抵抗に流れる
信号電流の波形は、フーリエ級数展開によっているいろ
な周波数成分に分解できる。ここで、発生するノイズ波
形の周波数成分との関係について考えると、信号波形の
ある周波数成分における電流の大きさと電源Ｖｃｃと電
源Ｖｔｔとの間のインピーダンスの大きさとをかけ合わ
せた値が大きいものが、ノイズとなるものと考えられる
。ここでＬＳＩのポンディングパッドのＶｔｔとＶｃＣ
とからコンデンサ側を見た場合のインピーダンスが、ノ
イズが発生する周波数において非常に小さければ、Ｖｌ
ｌとＶｃｃとの間に発生するノイズ量は小さくなる。 ［００３０１なお、インピーダンスが小さくなる場合と
は、インダクタンスが小さい場合やインダクタンスとキ
ャパシタンスとが共振を起こしている場合が考えられる
。またこの共振には、分布定数回路的な効果による共振
も含まれる。つまりＧＨｚ程度の高周波においては、平
行平板コンデンサは一種の伝送路とみなすことができ、
コンデンサ端部の反射波の影響で共振を起こし、Ｖｌｌ
とＶｃｃとの間のインピーダンスが小さくなるという現
象も含まれる。ここでノイズ量を１００ｍＶ以下とする
ためには、ＬＳＩのＶｔｔとＶｃｃのポンディングパッ
ドからコンデンサ側を見た場合のインピーダンスが、発
生するノイズの周波数領域において２Ω（オーム）以下
にする必要がある。その発生するノイズの主要な成分の
周波数は０．５〜１．５ＧＨｚであるので、０゜５〜１
．５ＧＨｚで２Ω以下にする必要がある。 ［００３１１またＢｉＣＭＯ３回路の貫通電流によるノ
イズに対するコンデンサの効果については、次のように
考えられる。ＬＳＩの電源電位と接地電位とに相当する
ポンディングパッドからコンデンサ側を見た場合のイン
ピーダンスをＺ（ｆ）、 ＢｉＣＭＯ３回路に流れる貫
通電流の変化分をΔ■とすると、ＬＳＩの電源と接地電
位との間に発生するノイズΔ■は、ΔＶ＝−Ｚ（ｆ）Δ
■となり、Ｚ（ｆ）が小さいときにはノイズは小さくな
る。このノイズ量を１００ｍＶ以下とするためには、イ
ンピーダンスＺ（ｆ）を発生するノイズの周波数領域に
おいて２Ω以下にする必要がある。そして発生するノイ
ズの主要な成分の周波数は０．５〜１．５ＧＨｚである
ので、０．５〜１．５ＧＨ２で２Ωにする必要がある。 ［００３２］なお２Ωというのは、同じ電位のポンディ
ングパッドを電気的に短絡した条件での等価的な値であ
る。つまりＬＳＩはいくつかの論理回路から構成され、
一つの論理回路にはある電源Ａのポンディングパッドと
またある電源Ｂのポンディングパッドとが接続されてい
るので、電源Ａと電源Ｂとの一組のポンディングパッド
からコンデンサ側を見た場合のインピーダンスが１０Ω
程度以下であればよく、複数組を並列接続した条件での
等価的な値が２Ω以下となればよい。 ［００３３］また分布定数回路的な効果によるインピー
ダンス特性は、コンデンサに適用した誘電体の比誘電率
、透磁率などの特性やコンデンサの寸法によって決定さ
れるため、基板上に形成したコンデンサを分割して適当
な大きさにし、主要ノイズ成分の周波数領域においてイ
ンピーダンスが小さくなるようにすれば、ノイズを低減
することができる。また一つのコンデンサの下部電極を
接地電位として上部電極をいくつかに分割し、分割した
電極を異なる電位に接続することによって、一つの誘電
体層からなるコンデンサでも電位の異なる複数箇所にコ
ンデンサを接続することができる。そして最適な設計に
よって一層で形成される容量は有効に活用され、全体的
に性能を向上させることができる。さらにコンデンサが
分割しであると、ピンホール等で不良になった場合でも
、不良となっているコンデンサのみをレーザ等で切断す
ることにより、性能をそれほど落とさずに歩留まりを向
上させることができる。 ［００３４］
めには、コンデンサの設置が有効であり、さらにコンデ
ンサに使用される誘電体は、ＩＧＨｚ以上の高周波領域
でも比誘電率の低下が少ないものがよい。発生するノイ
ズ成分には、１００ＭＨｚ（メガヘルツ）程度の比較的
周波数の低いものから、ＩＧＨｚ以上の高周波のものま
でが含まれている。また電源回路に並列に接続される実
際のコンデンサは、容量（キャパシタンス）とインダク
タンスと抵抗との直列回路とみなすことができる。ここ
でノイズを低減するには、電源に並列に接続されるイン
ピーダンスを小さくする必要がある。なお容量のインピ
ーダンスは、周波数と容量とに反比例し、インダクタン
スのインピーダンスは、周波数とインダクタンスとに比
例する。そこでノイズを低減するには、比較的低い周波
数では容量を大きくする必要があり、ＧＨｚ以上の高周
波ではインダクタンスをある値以下にすることが重要と
なる。１００ＭＨｚ程度の比較的低周波のノイズを効果
的に低減するには、容量は、０．１μＦ （マイクロフ
ァラッド）以上必要である。またＩＧＨｚ以上の高周波
のノイズを低減するには、ポンディングパッドからコン
デンサまでのインダクタンスを少なくても０．０５ｎＨ
（ナノヘンリー）以下にする必要があることがわかった
。なお、ＩＧＨｚ以上の高周波においては、周波数が高
いため容量が比較的小さい場合でも容量のインピーダン
スは小さくなり、容量は少なくとも５ｎＦ以上であれば
ノイズ低減に効果がある。また、コンデンサの設置場所
については、ＬＳＩ内ではコンデンサを形成するための
エリアが限られており、高容量のコンデンサの形成が困
難であるため、ＬＳＩの外部に形成する必要がある。 ［００１９］またインダクタンスについては、従来はス
ルーホールやはんだ接続部などの電流の流れる部分を対
象としていたが、いろいろと詳細に検討してきた結果、
コンデンサそのものがもっているインダクタンスも考慮
する必要があることがわかった。コンデンサそのものが
もっているインダクタンスについて検討した結果、一般
に使用されているチップコンデンサのインダクタンスは
、０．２〜０．８ｎＨ程度であることがわかった。また
コンデンサの最も簡単な構成（誘電体の厚さが１ｍｍ（
ミリメートル）で直径が１ｍｍφ（ミリメートルファイ
）程度の円柱状の物）では、０．２ｎＨ程度のインダク
タンスをもつ。これは電極を流れる電流以外に誘電体部
分を流れる変位電流によっても、誘電体の周りに磁界を
発生させるためインダクタンスをもつからである。つま
りインダクタンスは、電流と磁束とを関係付ける量であ
るため、コンデンサはリード線などを接続しない状態に
おいても、コンデンサそのものがインダクタンスをもっ
ている。このインダクタンスは比較的小さいため、従来
はあまり問題にならなかったが、ＧＨｚ程度の高周波に
おいては無視できなくなってきた。 ［００２０１ＥＣＬ回路では、終端抵抗同時切替ノイズ
を低減するために、電源Ｖｔｔと電源Ｖｃｃとの間にコ
ンデンサを接続する必要がある。解析の結果、終端抵抗
同時切替ノイズ成分の中でも立上りの速いノイズｖ１
を１００ｍＶ以下にするためには、ＬＳＩの電源Ｖｔｔ
のポンディングパッドからコンデンサの電極までのイン
ダクタンスを０．０５ｎＨ以下にする必要があることが
わかった。これ以上インダクタンスが大きくなると、コ
ンデンサによってノイズｖ１ を１００ｍＶ以下にする
ことは困難となる。なお、コンデンサと電源との接続に
関しては、電源■ｔｔに相当するスルーホールはすべて
コンデンサの一方の電極に接続され、電源Ｖｃｃに相当
するスルーホールはすべて対向するもう一方の電極に接
続される。 ［００２１］ ここで電源Ｖｔｔからのインダクタンス
の値は、ＬＳＩが、複数個あるＶｔｔのポンディングパ
ッドのすべてを電気的に短絡したときに、ＬＳＩのＶｔ
ｔからコンデンサまでの等価的なインダクタンスの値で
ある。更に詳しく説明すれば、ＬＳＩは電位の異なる複
数種の電源を有しているので、そのそれぞれの電源につ
いてインダクタンスを下げる目的から、複数個のポンデ
ィングパッドからＬＳＩへ給電されるとき、ＬＳＩ内部
で同じ電位のものを一つにするという方法で給電してい
る。ここで、ＬＳＩの電源Ｖｔｔのポンディングパッド
からコンデンサまでのインダクタンスの値、すなわちＶ
ｌｌのポンディングパッドの一つからコンデンサの電極
までのインダクタンスの値は、１ｎＨ程度以下であれば
よく、これを複数個並列に接続して等価的に０．０５ｎ
Ｈ以下にすればよい。なお、今後特に断わらない限り、
インダクタンスの値は同じ種類の電源のものを並列に接
続したときの等価的なインダクタンスの値をさすものと
する。 ［００２２］また終端抵抗同時切替ノイズのノイズ成分
ｖ１ を１００ｍＶ以下にするためには、コンデンサそ
のもののもつインダクタンスは０．２ｎＨ以下とする必
要がある。これはＬＳＩのできるだけ近くにコンデンサ
を接続したとしても、コンデンサそのもののもつインダ
クタンスが０．２ｎＨより大きくなるとノイズ量を１０
０ｍＶ以下とすることができなくなるためである。また
、コンデンサそのもののもつインダクタンスについては
、検討の結果、コンデンサの誘導体層の厚さを小さくす
るほどインダクタンスが小さくなることがわかった。さ
らにコンデンサに接続されるスルーホールピッチが小さ
いほど、インダクタンスも小さくなることがわかった。 コンデンサは、電位の異なる電源間に接続されるが、図
１に示すような構造、つまり電源Ｖｃｃのスルーホール
は、コンデンサのもう一方の電極面に接続され、電源Ｖ
ｔｔのスルーホールは対向するもう一方の電極面に接続
され、誘電体部をスルーホールが貫通するような構造に
おいて、コンデンサ自身のもつインダクタンスを０．２
ｎＨ以下とするには、スルーホールピッチが５００μｍ
の場合、コンデンサの誘電体の厚さを５０μｍ以下にす
る必要があることがわかった。なお、好ましくはさらに
インダクタンスを０．０５ｎＨ以下に下げるために、コ
ンデンサの誘電体の厚さが５μｍ以下の薄膜コンデンサ
とするのがよい。なお、ＬＳＩとコンデンサを形成した
基板との接続方式は、フリップチップ接続を採用するの
がよい。これはフリップチップ接続のインダクタンスが
、約０．０２ｎＨと小さいために、立上りの速いノイズ
を低減するのに効果的であるためである。 ［００２３］ＬＳＩのポンディングパッドからコンデン
サまでのインダクタンスを０．０５ｎＨ以下とするには
、スルーホールパターンによっても異なるが、基板上の
ポンディングパッドからコンデンサまでの距離を１００
μｍ以下にすることが好ましい。 ［００２４］ ＢｉＣＭＯ３回路のＬＳＩについては、
貫通電流と電源系のインダクタンスとの影響で発生する
ノイズを低減するために、電源電位と接地電位との間に
コンデンサを接続する必要がある。そしてノイズ量を１
００ｍＶ以下とするためには、ＬＳＩの電源電位のポン
ディングパッドからコンデンサまでのインダクタンスを
Ｌ＋、接地電位のポンディングパッドからコンデンサま
でのインダクタンスをＬ２．コンデンサ自身のもつイン
ダクタンスをＬ３ としたときのインダクタンスの和
（Ｌ＋ ＋ Ｌ２ ＋Ｌ３）を０．２ｎＨ以下にする必
要がある。 ［００２５］コンデンサの容量については、本発明が対
象としている立上りまたは立下り時間ｉｎｓ以下のノイ
ズを１００ｍＶ以下とするために、少なくとも５ｎＦ以
上必要である。しかし好ましくは１０ｎＦ以上とする方
がノイズ低減効果の点から好ましい。 ［００２６］またコンデンサの誘電損失ｔａｎδについ
ては、コンデンサがＢｉＣＭＯ３回路のノイズ低減に適
用される場合、誘電損失ｔａｎδが大きいとコンデンサ
に蓄積されたエネルギーがＢｉＣＭＯ３回路の貫通電流
を流すのに使われる以外に、コンデンサ自身の損失とな
ってしまって効率的に作動しなくなるため、できれば０
．５〜１．５ＧＨｚにおいて１％以下が好ましい。 ［００２７］またコンデンサの等価回路を抵抗、インダ
クタンス、キャパシタンスの直列回路と仮定したとき、
高周波では、キャパシタンスのインピーダンスが小さく
なり、抵抗にかかる相対的電圧が大きくなると共に、表
皮効果により見かけの抵抗が上がる現象もあることから
、高周波でコンデンサを効果的に作動させるためには、
電極材料はＡＩ、Ｃｕ、Ａｕ、Ａｇのようなできるだけ
電気抵抗率の小さなものが好ましい。 ［００２８］またコンデンサの誘電体として使用される
ものは、有機物であっても無機物であってもよい。 ［００２９］つぎに、電気的観点からコンデンサの効果
を検討すると、終端抵抗同時切替ノイズの発生メカニズ
ムについては次のように考えられる。終端抵抗に流れる
信号電流の波形は、フーリエ級数展開によっているいろ
な周波数成分に分解できる。ここで、発生するノイズ波
形の周波数成分との関係について考えると、信号波形の
ある周波数成分における電流の大きさと電源Ｖｃｃと電
源Ｖｔｔとの間のインピーダンスの大きさとをかけ合わ
せた値が大きいものが、ノイズとなるものと考えられる
。ここでＬＳＩのポンディングパッドのＶｔｔとＶｃＣ
とからコンデンサ側を見た場合のインピーダンスが、ノ
イズが発生する周波数において非常に小さければ、Ｖｌ
ｌとＶｃｃとの間に発生するノイズ量は小さくなる。 ［００３０１なお、インピーダンスが小さくなる場合と
は、インダクタンスが小さい場合やインダクタンスとキ
ャパシタンスとが共振を起こしている場合が考えられる
。またこの共振には、分布定数回路的な効果による共振
も含まれる。つまりＧＨｚ程度の高周波においては、平
行平板コンデンサは一種の伝送路とみなすことができ、
コンデンサ端部の反射波の影響で共振を起こし、Ｖｌｌ
とＶｃｃとの間のインピーダンスが小さくなるという現
象も含まれる。ここでノイズ量を１００ｍＶ以下とする
ためには、ＬＳＩのＶｔｔとＶｃｃのポンディングパッ
ドからコンデンサ側を見た場合のインピーダンスが、発
生するノイズの周波数領域において２Ω（オーム）以下
にする必要がある。その発生するノイズの主要な成分の
周波数は０．５〜１．５ＧＨｚであるので、０゜５〜１
．５ＧＨｚで２Ω以下にする必要がある。 ［００３１１またＢｉＣＭＯ３回路の貫通電流によるノ
イズに対するコンデンサの効果については、次のように
考えられる。ＬＳＩの電源電位と接地電位とに相当する
ポンディングパッドからコンデンサ側を見た場合のイン
ピーダンスをＺ（ｆ）、 ＢｉＣＭＯ３回路に流れる貫
通電流の変化分をΔ■とすると、ＬＳＩの電源と接地電
位との間に発生するノイズΔ■は、ΔＶ＝−Ｚ（ｆ）Δ
■となり、Ｚ（ｆ）が小さいときにはノイズは小さくな
る。このノイズ量を１００ｍＶ以下とするためには、イ
ンピーダンスＺ（ｆ）を発生するノイズの周波数領域に
おいて２Ω以下にする必要がある。そして発生するノイ
ズの主要な成分の周波数は０．５〜１．５ＧＨｚである
ので、０．５〜１．５ＧＨ２で２Ωにする必要がある。 ［００３２］なお２Ωというのは、同じ電位のポンディ
ングパッドを電気的に短絡した条件での等価的な値であ
る。つまりＬＳＩはいくつかの論理回路から構成され、
一つの論理回路にはある電源Ａのポンディングパッドと
またある電源Ｂのポンディングパッドとが接続されてい
るので、電源Ａと電源Ｂとの一組のポンディングパッド
からコンデンサ側を見た場合のインピーダンスが１０Ω
程度以下であればよく、複数組を並列接続した条件での
等価的な値が２Ω以下となればよい。 ［００３３］また分布定数回路的な効果によるインピー
ダンス特性は、コンデンサに適用した誘電体の比誘電率
、透磁率などの特性やコンデンサの寸法によって決定さ
れるため、基板上に形成したコンデンサを分割して適当
な大きさにし、主要ノイズ成分の周波数領域においてイ
ンピーダンスが小さくなるようにすれば、ノイズを低減
することができる。また一つのコンデンサの下部電極を
接地電位として上部電極をいくつかに分割し、分割した
電極を異なる電位に接続することによって、一つの誘電
体層からなるコンデンサでも電位の異なる複数箇所にコ
ンデンサを接続することができる。そして最適な設計に
よって一層で形成される容量は有効に活用され、全体的
に性能を向上させることができる。さらにコンデンサが
分割しであると、ピンホール等で不良になった場合でも
、不良となっているコンデンサのみをレーザ等で切断す
ることにより、性能をそれほど落とさずに歩留まりを向
上させることができる。 ［００３４］
【作用ｌＬＳＩの電源に接続されたコンデンサは、高周
波においてキャパシタンスとインダクタンスと抵抗との
直列回路とみなすことができる。立上りの速いノイズ成
分つまりＧＨｚ程度の高周波のノイズに関しては、キャ
パシタンスはショートしているとみなせるため、ノイズ
の低減効果は抵抗が無視できる場合、インダクタンス成
分のみでほぼ決定される。よってＬＳＩからコンデンサ
までのインダクタンスを小さくすれば、高周波における
インピーダンスが小さくなり、立上りまたは立下り時間
の速いノイズ成分を低減することができる。 ［００３５］コンデンサを形成する基板の表面粗さ吸収
層は必須構成物ではないが、高周波用誘電体の膜厚（５
μｍ以下）と、セラミックスの焼成後の表面粗さ（数１
０μｍ）とを両立させるための解決手段の一つである。 その他の解決手段としては、よく知られた方法として、
表面研摩２表面へのガラス層被着２表面への樹脂層被着
等を挙げることができる。 ［００３６］信号の伝播速度には信号経路を囲む誘電体
の誘電率が大きく影響し、誘電率の小さいことが望まれ
る。特に、本発明で対象としている高周波で動作する回
路では低誘電率の誘電体であることが不可欠となる。セ
ラミック基板に誘電率の低い材料（例えば、ムライト。 ガラスセラミックス等）を使用すれば、伝送路において
はその周囲を低誘電率の誘電体で囲み、電源回路では高
周波領域においても大容量を維持するコンデンサを有す
るという、相反する要求を両立させることが可能になる
。 ［００３７］なお、ＧＨｚ以上の高周波においては、ス
ルーホールからコンデンサに給電される電流は、コンデ
ンサの電極の全体に拡がらずに、スルーホール周りのあ
る範囲にしか実質的に流れなくなる。つまり高周波では
電極面積が小さくなったような効果が出て、実質的な容
量が小さくなる。そこで一つのコンデンサに複数のスル
ーホールを接続してスルーホールピッチを小さくするこ
とにより、高周波においても動作するコンデンサとする
ことができる。 ［００３８］ 【実施例】以下に、本発明を実施例によりさらに具体的
に説明するが、本発明はこれらの実施例に限定されない
。 ［００３９］ （実施例１） コンデンサ内蔵セラミックス基板を作製するために、ま
ずコンデンサを形成するセラミック基板を作製した。セ
ラミック基板を作製するためにグリーンシートを作製し
た。グリーンシートを作製するには、セラミック原料と
して平均粒径２μｍのムライト（３Ａ １２０３・２Ｓ
１０２）粉末７０〜８０重量％、ＭｇＯ０，５〜１．５
重量％、Ａ１２０３１〜３重量％、５ｉ０２２０〜３０
重量％で、総量１００％とした混合粉末１００重量部と
ポリビニルブチラール５〜１０重量部、トリクロロエチ
レン１２４重量部、テトラクロロエチレン３２重量部、
ｎ−ブチルアルコール４４重量部、ブチルフタリルグリ
コール酸ブチル２重量部を加え、ボールミルで２４時時
間式混合してスラリを作製した。次に真空脱気処理によ
り適当な粘度に調整した。そしてこのスラリをドクター
ブレードを用いて、シリコーンコートしたポリエステル
フィルム上に０．５ｍｍの厚さに塗布し、その後乾燥し
てグリーンシートとした。 ［００４０１次にこのグリーンシートに１００μｍφの
穴を開け、一般に使用されているタングステンペースト
をその穴に充填した。次にこのシートを位置合わせし、
８枚積層した。そして熱間プレスにより圧着した。圧着
条件は、温度１２０℃、圧力５０ ｋ ｇ ｆ ７ｍｍ
”である。 このようにして作製した積層板を、バインダ抜きのため
に５０℃／ｈの昇温速度で昇温し、１６４０℃で１ｈ焼
成した。雰囲気は水蒸気と水素とを含む窒素中である。 次に作製したセラミック基板の両面を研磨して平坦とし
、次の大きさに切断した。 ［００４１］
波においてキャパシタンスとインダクタンスと抵抗との
直列回路とみなすことができる。立上りの速いノイズ成
分つまりＧＨｚ程度の高周波のノイズに関しては、キャ
パシタンスはショートしているとみなせるため、ノイズ
の低減効果は抵抗が無視できる場合、インダクタンス成
分のみでほぼ決定される。よってＬＳＩからコンデンサ
までのインダクタンスを小さくすれば、高周波における
インピーダンスが小さくなり、立上りまたは立下り時間
の速いノイズ成分を低減することができる。 ［００３５］コンデンサを形成する基板の表面粗さ吸収
層は必須構成物ではないが、高周波用誘電体の膜厚（５
μｍ以下）と、セラミックスの焼成後の表面粗さ（数１
０μｍ）とを両立させるための解決手段の一つである。 その他の解決手段としては、よく知られた方法として、
表面研摩２表面へのガラス層被着２表面への樹脂層被着
等を挙げることができる。 ［００３６］信号の伝播速度には信号経路を囲む誘電体
の誘電率が大きく影響し、誘電率の小さいことが望まれ
る。特に、本発明で対象としている高周波で動作する回
路では低誘電率の誘電体であることが不可欠となる。セ
ラミック基板に誘電率の低い材料（例えば、ムライト。 ガラスセラミックス等）を使用すれば、伝送路において
はその周囲を低誘電率の誘電体で囲み、電源回路では高
周波領域においても大容量を維持するコンデンサを有す
るという、相反する要求を両立させることが可能になる
。 ［００３７］なお、ＧＨｚ以上の高周波においては、ス
ルーホールからコンデンサに給電される電流は、コンデ
ンサの電極の全体に拡がらずに、スルーホール周りのあ
る範囲にしか実質的に流れなくなる。つまり高周波では
電極面積が小さくなったような効果が出て、実質的な容
量が小さくなる。そこで一つのコンデンサに複数のスル
ーホールを接続してスルーホールピッチを小さくするこ
とにより、高周波においても動作するコンデンサとする
ことができる。 ［００３８］ 【実施例】以下に、本発明を実施例によりさらに具体的
に説明するが、本発明はこれらの実施例に限定されない
。 ［００３９］ （実施例１） コンデンサ内蔵セラミックス基板を作製するために、ま
ずコンデンサを形成するセラミック基板を作製した。セ
ラミック基板を作製するためにグリーンシートを作製し
た。グリーンシートを作製するには、セラミック原料と
して平均粒径２μｍのムライト（３Ａ １２０３・２Ｓ
１０２）粉末７０〜８０重量％、ＭｇＯ０，５〜１．５
重量％、Ａ１２０３１〜３重量％、５ｉ０２２０〜３０
重量％で、総量１００％とした混合粉末１００重量部と
ポリビニルブチラール５〜１０重量部、トリクロロエチ
レン１２４重量部、テトラクロロエチレン３２重量部、
ｎ−ブチルアルコール４４重量部、ブチルフタリルグリ
コール酸ブチル２重量部を加え、ボールミルで２４時時
間式混合してスラリを作製した。次に真空脱気処理によ
り適当な粘度に調整した。そしてこのスラリをドクター
ブレードを用いて、シリコーンコートしたポリエステル
フィルム上に０．５ｍｍの厚さに塗布し、その後乾燥し
てグリーンシートとした。 ［００４０１次にこのグリーンシートに１００μｍφの
穴を開け、一般に使用されているタングステンペースト
をその穴に充填した。次にこのシートを位置合わせし、
８枚積層した。そして熱間プレスにより圧着した。圧着
条件は、温度１２０℃、圧力５０ ｋ ｇ ｆ ７ｍｍ
”である。 このようにして作製した積層板を、バインダ抜きのため
に５０℃／ｈの昇温速度で昇温し、１６４０℃で１ｈ焼
成した。雰囲気は水蒸気と水素とを含む窒素中である。 次に作製したセラミック基板の両面を研磨して平坦とし
、次の大きさに切断した。 ［００４１］
【数１】
１５□口
・・・ （数１）［００４２］
次にグレーズ処理用のペーストを作製した。このペース
トは、平均粒径５μｍのホウケイ酸ガラス粉を７０重量
％、平均粒径１μｍのＡ Ｉ ２０ｓ粉末３０重量％で
配合し、この混合粉末１００重量部にメタクリル酸系バ
インダ３０重量部、ブチルカルピトールアセテート１０
０重量部を加えたものを３０分間ライカイ機にて混合し
適当な粘度に調整した。このペーストに使われたガラス
粉末の組成は、ＳｉＯ２を７０〜８０重量％、Ｂ２０３
１０〜２０重量％、に２０１〜５重量％、Ｚｎ０Ｏ１１
〜０．５重量％である。このグレーズ用のペーストを上
述のセラミック基板の片面に印刷し、水蒸気を含んだ窒
素中で９００℃、１時間で焼成した。次にこのグレーズ
処理をした面を研磨して平坦とし、セラミック基板に存
在するボイドを埋めた。このセラミック基板をキャリア
基板として使用した。 ［００４３１次に上述のセラミック基板の穴埋めした面
上にＡＩを０．２μｍ蒸着した。さらにこの上にレジス
トを塗布し、ガラスマスクをし、露光して現像した後に
ＡＩをエツチングした。その後レジストを除去した。 ［００４４１次にこの基板上にＴａ２０５を１μｍスパ
ッタした。さらにレジストを塗布して、露光、現像した
後に、イオンミリングによりＴａ２０５膜をパターニン
グした。さらにこの上にＡＩを１μｍ蒸着し、レジスト
を塗布し、露光して現像した後にＡｔをエツチングし、
レジストを除去して薄膜コンデンサを形成した。ＬＳＩ
との接続部にはＴｉ−Ｐｔ−Ａｕをスパッタした。この
上には感光性ポリイミドを塗布し、露光、現像した後に
４００℃で熱処理して保護膜とした。 ［００４５］上述のようにして作製した薄膜コンデンサ
内蔵セラミック基板の構造を図１に示す。次にこの基板
にＬＳＩをはんだで接続しくフリップチップ接続）、Ａ
ＩＮキャップをこの基板及びＬＳＩにはんだ付けした。 そしてこのパッケージをモジュール基板にはんだ付けし
た。 ［００４６］モジユール基板は、セラミック多層回路基
板上にポリイミドと銅との薄膜多層配線を形成したもの
である。セラミック多層回路基板は、上述のセラミック
基板と同様にして３００層積したものである。なお、こ
のセラミック多層回路基板中には電源層が形成しである
。さらにこのモジュール基板に電気信号入出力用のピン
をはんだ付けした。このモジュールの概要を図３に示す
。 ［００４７］コンデンサは、電気回路的にはＥＣＬ回路
の電源ＶｃｃとＶｔｔとの間に接続されている。つまり
コンデンサの電極の一方はＶｔｔに、もう一方はＶｃｃ
に接続されている。作製された薄膜コンデンサ内蔵セラ
ミック基板のＬＳＩと基板とを接続しているはんだ接続
部（フリップチップ接続部）の等価的なインダクタンス
は、約０．０２ｎＨである。また図１の構造における薄
膜コンデンサ自身のもつインダクタンスは、約０．０５
ｎＨであった。そしてコンデンサの容量は０．０４μＦ
であった。このコンデンサを設置したことで、大型計算
機のモジュールに組み込んだとき、電源ＶｔｔとＶｃｃ
との間に発生する立上りの速いノイズｖ１は、コンデン
サを接続しない場合と比較して、約５０％に低減した。 ［００４８］またこのコンデンサを形成した基板上にＢ
ｉＣＭＯ３回路を含むメモリＬＳＩを搭載した。コンデ
ンサはＢｉＣＭＯ３回路の電源電位と接地電位との間に
接続されている。大型計算機のモジュールに組み込んだ
とき、貫通電流と電源系のインダクタンスに伴う電源系
のノイズは、コンデンサを接続しない場合と比較して、
約５０％低減した。 ［００４９］またコンデンサを形成した基板上に、ポリ
イミドを絶縁層として形成し、フォトリソグラフィーと
スパッタ法を用いて、上下の層を接続するスルーホール
を形成した。さらにスパッタ法でＣｒ−３ｉＯ２系の薄
膜抵抗を形成した。薄膜抵抗は、ＬＳＩ内に形成された
ＥＣＬ回路の終端抵抗として作用する。このように基板
上にコンデンサと終端抵抗とを形成することにより、高
密度実装が可能となる。
・・・ （数１）［００４２］
次にグレーズ処理用のペーストを作製した。このペース
トは、平均粒径５μｍのホウケイ酸ガラス粉を７０重量
％、平均粒径１μｍのＡ Ｉ ２０ｓ粉末３０重量％で
配合し、この混合粉末１００重量部にメタクリル酸系バ
インダ３０重量部、ブチルカルピトールアセテート１０
０重量部を加えたものを３０分間ライカイ機にて混合し
適当な粘度に調整した。このペーストに使われたガラス
粉末の組成は、ＳｉＯ２を７０〜８０重量％、Ｂ２０３
１０〜２０重量％、に２０１〜５重量％、Ｚｎ０Ｏ１１
〜０．５重量％である。このグレーズ用のペーストを上
述のセラミック基板の片面に印刷し、水蒸気を含んだ窒
素中で９００℃、１時間で焼成した。次にこのグレーズ
処理をした面を研磨して平坦とし、セラミック基板に存
在するボイドを埋めた。このセラミック基板をキャリア
基板として使用した。 ［００４３１次に上述のセラミック基板の穴埋めした面
上にＡＩを０．２μｍ蒸着した。さらにこの上にレジス
トを塗布し、ガラスマスクをし、露光して現像した後に
ＡＩをエツチングした。その後レジストを除去した。 ［００４４１次にこの基板上にＴａ２０５を１μｍスパ
ッタした。さらにレジストを塗布して、露光、現像した
後に、イオンミリングによりＴａ２０５膜をパターニン
グした。さらにこの上にＡＩを１μｍ蒸着し、レジスト
を塗布し、露光して現像した後にＡｔをエツチングし、
レジストを除去して薄膜コンデンサを形成した。ＬＳＩ
との接続部にはＴｉ−Ｐｔ−Ａｕをスパッタした。この
上には感光性ポリイミドを塗布し、露光、現像した後に
４００℃で熱処理して保護膜とした。 ［００４５］上述のようにして作製した薄膜コンデンサ
内蔵セラミック基板の構造を図１に示す。次にこの基板
にＬＳＩをはんだで接続しくフリップチップ接続）、Ａ
ＩＮキャップをこの基板及びＬＳＩにはんだ付けした。 そしてこのパッケージをモジュール基板にはんだ付けし
た。 ［００４６］モジユール基板は、セラミック多層回路基
板上にポリイミドと銅との薄膜多層配線を形成したもの
である。セラミック多層回路基板は、上述のセラミック
基板と同様にして３００層積したものである。なお、こ
のセラミック多層回路基板中には電源層が形成しである
。さらにこのモジュール基板に電気信号入出力用のピン
をはんだ付けした。このモジュールの概要を図３に示す
。 ［００４７］コンデンサは、電気回路的にはＥＣＬ回路
の電源ＶｃｃとＶｔｔとの間に接続されている。つまり
コンデンサの電極の一方はＶｔｔに、もう一方はＶｃｃ
に接続されている。作製された薄膜コンデンサ内蔵セラ
ミック基板のＬＳＩと基板とを接続しているはんだ接続
部（フリップチップ接続部）の等価的なインダクタンス
は、約０．０２ｎＨである。また図１の構造における薄
膜コンデンサ自身のもつインダクタンスは、約０．０５
ｎＨであった。そしてコンデンサの容量は０．０４μＦ
であった。このコンデンサを設置したことで、大型計算
機のモジュールに組み込んだとき、電源ＶｔｔとＶｃｃ
との間に発生する立上りの速いノイズｖ１は、コンデン
サを接続しない場合と比較して、約５０％に低減した。 ［００４８］またこのコンデンサを形成した基板上にＢ
ｉＣＭＯ３回路を含むメモリＬＳＩを搭載した。コンデ
ンサはＢｉＣＭＯ３回路の電源電位と接地電位との間に
接続されている。大型計算機のモジュールに組み込んだ
とき、貫通電流と電源系のインダクタンスに伴う電源系
のノイズは、コンデンサを接続しない場合と比較して、
約５０％低減した。 ［００４９］またコンデンサを形成した基板上に、ポリ
イミドを絶縁層として形成し、フォトリソグラフィーと
スパッタ法を用いて、上下の層を接続するスルーホール
を形成した。さらにスパッタ法でＣｒ−３ｉＯ２系の薄
膜抵抗を形成した。薄膜抵抗は、ＬＳＩ内に形成された
ＥＣＬ回路の終端抵抗として作用する。このように基板
上にコンデンサと終端抵抗とを形成することにより、高
密度実装が可能となる。
【００５０】
（実施例２）
酸化物に換算して、Ｍｇ０１２．９重量％、Ｃａ１１重
量％、Ａｌ２０３４０重景％、 Ｂ２Ｏ３４２，１重量
％、５ｉＯ２４重量％の組成の平均粒径５μｍのガラス
粉Ａと、酸化物に換算して、５ｉＯ２７８，０重量％、
Ｂ２０３１８．８重量％、に２０３重量％、ＺｎＯ０
，２重量％の組成の平均粒径５μｍのガラス粉Ｂと、平
均粒径１μｍのＡｌ２Ｏ３を、ガラス粉Ａを３５重量％
、ガラス粉Ｂを３５重量％、Ａ １２０３を３０重量％
の混合比で配合し、この粉末にメタクリル酸系のバイン
ダ２０重量部、トリクロロエチレン９９重量部、テトラ
クロロエチレン２６重量部、フタル酸ジｎ−ブチル１重
量部を加え、ボールミルで２４時時間式混合し、スラリ
を作製した。さらに実施例１と同様にしてグリーンシー
トを作製した。次に実施例１と同様にこのグリーンシー
トに１００μｍφの穴を開けた。この穴に同ペーストを
充填した。同ペーストは有機物を除いた成分の９５％以
上が銅である一般に使用されている銅ペーストである。 次に実施例１と同様に８層積層し、積層体とした後、水
蒸気を約２０体積％含んだ窒素中で９８０℃、１時間で
焼成した。このようにして作製したセラミック基板の両
面を研磨して、平坦とした。この基板上に、実施例１と
同様にして薄膜コンデンサを形成した。なお、薄膜コン
デンサの誘電体はＳｒ Ｔ ｉ Ｏｓであり厚さは１μ
ｍである。電極はＡＩである。 ［００５１］次にこの基板にＬＳＩを図１に示すように
はんだで接続し、実施例１と同様にしてＬＳＩキャップ
をはんだ付けした。このパッケージをモジュール基板に
はんだ付けした。 ［００５２］モジユール基板はガラスセラミック多層回
路基板上にポリイミドと銅との薄膜多層配線を形成した
ものである。ガラスセラミック多層回路基板は、上述の
ガラスセラミックのグリーンシートに同様に穴開けをし
、銅ペーストを充填した後、その銅ペーストを粘度調整
したもので、信号用のライン配線または電源用の導体層
を印刷した。さらにこのシートを６００層積したものを
上述の方法と同様に焼成した。このモジュール基板に実
施例１と同様にピンをはんだ付けし、モジュールを作製
した。 ［００５３］コンデンサは実施例１と同様に電源Ｖｔｔ
とＶｃｃとの間に接続されている。フリップチップ接続
部の等価的なインダクタンスは、約０．０２ｎＨである
。また作製した薄膜コンデンサ自身の等価的なインダク
タンスは、約０．０５ｎＨであった。コンデンサの容量
は０．１５μＦであった。このコンデンサを設置したこ
とで、電源ＶｔｔとＶｃｃとの間に発生するノイズ量は
、信号の立上り時間とほぼ等しい立上り時間をもったノ
イズ成分ｖ１ に関しては、コンデンサを設置しない場
合と比較して、約５０％に低減した。ｖｌに遅れて来る
ノイズ成分ｖ２に関しては、コンデンサを設置しない場
合と比較して約１０分の１に低減できた。 ［００５４］ （実施例３） セラミック原料として平均粒径１μｍのＡＩＮ粉末９７
重量％とＹ２Ｏ３粉末３重量％との混合粉末１００重量
部と、ポリビニルブチラール５〜１０重量部、トリクロ
ロエチレン１２４重量部、テトラクロロエチレン３２重
量部、ｎ−ブチルアルコール４４重量部、ブチルフタリ
ルグリコール酸ブチル２重量部を加え、ボールミルで２
４時時間式混合してスラリを作製した。次に実施例１と
同様にしてグリーンシートを作製し、穴開けをしてタン
グステンペーストを充填した。さらに積層体とした後、
窒素雰囲気中、１９００℃、１時間で焼成した。さらに
両面を研磨した後、実施例１と同様にしてこの基板上に
厚さ１μｍのＴａ２０５を誘電体とした薄膜コンデンサ
を作製した。これも実施例１と同様にＬＳＩとＡＩＮキ
ャップとをはんだ付けしたものを、モジュール基板上に
はんだ付けし、電気入出力用のピンをはんだ付けした。 形成したコンデンサそのもののインダクタンスは、０．
０５ｎＨであり、容量は０．０４μＦであった。このコ
ンデンサを設置したことによって、電源ＶｔｔとＶｃｃ
との間で発生するノイズ量は、コンデンサを接続しない
場合と比較して、立上りの速いノイズｖ１ に関しては
、約５０％、遅れて来るノイズ■２に関しては、約３０
％に低減した。 ［００５５］ （実施例４） 実施例１と同様にしてスルーホールを形成したムライト
基板を作製した。スルーホール導体はタングステンであ
り、ムライト基板の両面を研磨して平坦化しである。さ
らに下部電極となるＡｇ−Ｐｄ導体ペーストを印刷した
。Ａｇ−ＰｄのＰｄ量は、１５ｗｔ％のものを使用した
。次に実施例１と同様にして誘電体を原料とした厚さ５
０μｍのグリーンシートを作製した。原料として使用し
た誘電体は、Ｐｂ （Ｆｅ＋ ２Ｎｂ＋ ２） ０３−
Ｐｂ （Ｆｅ２３Ｗｌ ３） ０３ ＰｂＴｉＯ３系
のもので比誘電率が約１００００のセラミックスである
。次に誘電体のグリーンシートに穴開けをし、ムライト
基板のスルーホールパターンと位置合わせをしてグリー
ンシートを圧着した。 ［００５６］次に上述のペーストと同じＡｇ−Ｐｄ導体
ペーストで、誘電体のグリーンシートに開けられた穴へ
の充填と上部電極の印刷をした。さらに大気中、９００
℃で焼成し、ポリイミドで保護膜を形成した。 ［００５７］ この基板にＬＳＩをはんだで接続し、Ａ
ＩＮキャップをこの基板及びＬＳＩにはんだ付けした。 このパッケージをモジュール基板にはんだ付けした。モ
ジュール基板は、実施例１で使用したものと同じもので
ある。 ［００５８］コンデンサは、実施例１と同様にＬＳＩの
電源に接続しである。作製したコンデンサそのものがも
っている等価的なインダクタンスは、約０．３ｎＨであ
った。このコンデンサの容量は０．０３μＦであった。 このコンデンサを設置したことで、電源ＶｔｔとＶｃｃ
との間に発生する立上りの速いノイズｖ１ は、コンデ
ンサを接続しない場合と比較して、約７５％に低減した
。 ［００５９］ （実施例５） 酸化物に換算して、Ｍｇ０２３．０重量％、Ａｌ２０３
２５重量％、５ｉＯ２５０重量％、Ｂ２０３２重量％の
組成の平均粒径５μｍのガラス粉を原料として、実施例
２と同様にグリーンシートを作製し、このグリーンシー
トに穴開けをして銅ペーストを充填した。さらに銅ペー
ストで信号配線またはグランド層を印刷した。このシー
トを６０層積層した後、水蒸気を約２０体積％含んだ窒
素中で９００〜１０００℃で焼成した。 ［００６０１
量％、Ａｌ２０３４０重景％、 Ｂ２Ｏ３４２，１重量
％、５ｉＯ２４重量％の組成の平均粒径５μｍのガラス
粉Ａと、酸化物に換算して、５ｉＯ２７８，０重量％、
Ｂ２０３１８．８重量％、に２０３重量％、ＺｎＯ０
，２重量％の組成の平均粒径５μｍのガラス粉Ｂと、平
均粒径１μｍのＡｌ２Ｏ３を、ガラス粉Ａを３５重量％
、ガラス粉Ｂを３５重量％、Ａ １２０３を３０重量％
の混合比で配合し、この粉末にメタクリル酸系のバイン
ダ２０重量部、トリクロロエチレン９９重量部、テトラ
クロロエチレン２６重量部、フタル酸ジｎ−ブチル１重
量部を加え、ボールミルで２４時時間式混合し、スラリ
を作製した。さらに実施例１と同様にしてグリーンシー
トを作製した。次に実施例１と同様にこのグリーンシー
トに１００μｍφの穴を開けた。この穴に同ペーストを
充填した。同ペーストは有機物を除いた成分の９５％以
上が銅である一般に使用されている銅ペーストである。 次に実施例１と同様に８層積層し、積層体とした後、水
蒸気を約２０体積％含んだ窒素中で９８０℃、１時間で
焼成した。このようにして作製したセラミック基板の両
面を研磨して、平坦とした。この基板上に、実施例１と
同様にして薄膜コンデンサを形成した。なお、薄膜コン
デンサの誘電体はＳｒ Ｔ ｉ Ｏｓであり厚さは１μ
ｍである。電極はＡＩである。 ［００５１］次にこの基板にＬＳＩを図１に示すように
はんだで接続し、実施例１と同様にしてＬＳＩキャップ
をはんだ付けした。このパッケージをモジュール基板に
はんだ付けした。 ［００５２］モジユール基板はガラスセラミック多層回
路基板上にポリイミドと銅との薄膜多層配線を形成した
ものである。ガラスセラミック多層回路基板は、上述の
ガラスセラミックのグリーンシートに同様に穴開けをし
、銅ペーストを充填した後、その銅ペーストを粘度調整
したもので、信号用のライン配線または電源用の導体層
を印刷した。さらにこのシートを６００層積したものを
上述の方法と同様に焼成した。このモジュール基板に実
施例１と同様にピンをはんだ付けし、モジュールを作製
した。 ［００５３］コンデンサは実施例１と同様に電源Ｖｔｔ
とＶｃｃとの間に接続されている。フリップチップ接続
部の等価的なインダクタンスは、約０．０２ｎＨである
。また作製した薄膜コンデンサ自身の等価的なインダク
タンスは、約０．０５ｎＨであった。コンデンサの容量
は０．１５μＦであった。このコンデンサを設置したこ
とで、電源ＶｔｔとＶｃｃとの間に発生するノイズ量は
、信号の立上り時間とほぼ等しい立上り時間をもったノ
イズ成分ｖ１ に関しては、コンデンサを設置しない場
合と比較して、約５０％に低減した。ｖｌに遅れて来る
ノイズ成分ｖ２に関しては、コンデンサを設置しない場
合と比較して約１０分の１に低減できた。 ［００５４］ （実施例３） セラミック原料として平均粒径１μｍのＡＩＮ粉末９７
重量％とＹ２Ｏ３粉末３重量％との混合粉末１００重量
部と、ポリビニルブチラール５〜１０重量部、トリクロ
ロエチレン１２４重量部、テトラクロロエチレン３２重
量部、ｎ−ブチルアルコール４４重量部、ブチルフタリ
ルグリコール酸ブチル２重量部を加え、ボールミルで２
４時時間式混合してスラリを作製した。次に実施例１と
同様にしてグリーンシートを作製し、穴開けをしてタン
グステンペーストを充填した。さらに積層体とした後、
窒素雰囲気中、１９００℃、１時間で焼成した。さらに
両面を研磨した後、実施例１と同様にしてこの基板上に
厚さ１μｍのＴａ２０５を誘電体とした薄膜コンデンサ
を作製した。これも実施例１と同様にＬＳＩとＡＩＮキ
ャップとをはんだ付けしたものを、モジュール基板上に
はんだ付けし、電気入出力用のピンをはんだ付けした。 形成したコンデンサそのもののインダクタンスは、０．
０５ｎＨであり、容量は０．０４μＦであった。このコ
ンデンサを設置したことによって、電源ＶｔｔとＶｃｃ
との間で発生するノイズ量は、コンデンサを接続しない
場合と比較して、立上りの速いノイズｖ１ に関しては
、約５０％、遅れて来るノイズ■２に関しては、約３０
％に低減した。 ［００５５］ （実施例４） 実施例１と同様にしてスルーホールを形成したムライト
基板を作製した。スルーホール導体はタングステンであ
り、ムライト基板の両面を研磨して平坦化しである。さ
らに下部電極となるＡｇ−Ｐｄ導体ペーストを印刷した
。Ａｇ−ＰｄのＰｄ量は、１５ｗｔ％のものを使用した
。次に実施例１と同様にして誘電体を原料とした厚さ５
０μｍのグリーンシートを作製した。原料として使用し
た誘電体は、Ｐｂ （Ｆｅ＋ ２Ｎｂ＋ ２） ０３−
Ｐｂ （Ｆｅ２３Ｗｌ ３） ０３ ＰｂＴｉＯ３系
のもので比誘電率が約１００００のセラミックスである
。次に誘電体のグリーンシートに穴開けをし、ムライト
基板のスルーホールパターンと位置合わせをしてグリー
ンシートを圧着した。 ［００５６］次に上述のペーストと同じＡｇ−Ｐｄ導体
ペーストで、誘電体のグリーンシートに開けられた穴へ
の充填と上部電極の印刷をした。さらに大気中、９００
℃で焼成し、ポリイミドで保護膜を形成した。 ［００５７］ この基板にＬＳＩをはんだで接続し、Ａ
ＩＮキャップをこの基板及びＬＳＩにはんだ付けした。 このパッケージをモジュール基板にはんだ付けした。モ
ジュール基板は、実施例１で使用したものと同じもので
ある。 ［００５８］コンデンサは、実施例１と同様にＬＳＩの
電源に接続しである。作製したコンデンサそのものがも
っている等価的なインダクタンスは、約０．３ｎＨであ
った。このコンデンサの容量は０．０３μＦであった。 このコンデンサを設置したことで、電源ＶｔｔとＶｃｃ
との間に発生する立上りの速いノイズｖ１ は、コンデ
ンサを接続しない場合と比較して、約７５％に低減した
。 ［００５９］ （実施例５） 酸化物に換算して、Ｍｇ０２３．０重量％、Ａｌ２０３
２５重量％、５ｉＯ２５０重量％、Ｂ２０３２重量％の
組成の平均粒径５μｍのガラス粉を原料として、実施例
２と同様にグリーンシートを作製し、このグリーンシー
トに穴開けをして銅ペーストを充填した。さらに銅ペー
ストで信号配線またはグランド層を印刷した。このシー
トを６０層積層した後、水蒸気を約２０体積％含んだ窒
素中で９００〜１０００℃で焼成した。 ［００６０１
【数２］
１００ｍ…０ ・・・（
数２）［００６１１このようにして作製した上記の大き
さのセラミック多層回路基板を実施例１と同様にして平
坦化した。次にこの基板上にＴ ｉ （０，１μｍ）
−Ｐ ｔ （０，１Ｂｍ） −Ａｕ （０，３μｍ）を
蒸着し、タンタルを０．５μｍスパッタした。さらにイ
オンミリングによりパターニングした。 ［００６２］次に陽極酸化によりタンタルを０．２μｍ
だけＴａ２０５に変えた。陽極酸化とは、リン酸水溶液
などの電解質に、セラミック基板状のタンタルを陽極と
して電圧をかけ、タンタルを酸化させる方法である。こ
のようにして作製したＴａ２０５膜上にＴｉ（０，２μ
ｍ）−Ｐ ｔ （０，２μｍ） −Ａｕ （１ａｍ）
を蒸着した。 ［００６３］さらにこの上に保護膜としてポリイミド膜
を形成し、フォトリソグラフィーの技術でパターニング
した。 ［００６４１次にこの基板上にＬＳＩをはんだで接続し
た。コンデンサは、実施例１と同様にＬＳＩに接続しで
ある。ＬＳＩのポンディングパッドからコンデンサまで
のインダクタンスは、０．０５ｎＨであった。そしてコ
ンデンサの容量は２μＦであった。このコンデンサを設
置したことで、電源ＶｔｔとＶｃｃとの間に発生する立
上りの速いノイズｖ１ は、コンデンサを接続しない場
合と比較して、約５０％に低減した。なお、ノイズｖ２
に関しては、約１０％に低減した。 ［００６５］ （実施例６） 実施例５で作製したセラミック多層回路基板上に、実施
例５と同様にして、Ｔｉ （０，１μｍ） −Ｐｔ
（０，１μｍ） −Ａｕ （０，５μｍ）を蒸着し、
タンタルを０．５μｍスパッタした後、陽極酸化により
厚さ０．２μｍのＴａ２０５膜を形成した。次にＴａ２
０５上にＡｌ膜を以下の大きさになるようにフォトリソ
グラフィーのプロセスでパターニングした。 ［００６６］また、以下の大きさであるＡｌ電極と隣の
Ａｌ電極との間は、０．５ｍｍの間隔がある。 ［００６７］ 【数３】 ６ｍｍ’ ”’
（数３）［００６８１次に実施例５と同じこのＡｌ電極
上に保護膜としてポリイミド膜を形成し、パターニング
した。この基板上にＬＳＩをはんだで接続した。コンデ
ンサは、実施例１と同様でＬＳＩの電源に接続しである
。 ［００６９］ＬＳＩのポンディングパッドからコンデン
サまでのインダクタンスは、０．０５ｎＨであった。Ｌ
ＳＩのＶｔｔとＶｃｃのポンディングパッドに接続され
る部分から、コンデンサ側を見たときの電気的特性は、
電極を分割し等価的にコンデンサを分割したことによっ
て、約５００ＭＨｚで共振現象を起こした。さらに０．
５〜１．５ＧＨｚ におけるインピーダンスは、０．５
Ω以下であって、立上りの速いノイズ成分ｖ１ は約４
０％に低減できた。またピンホール等のあいたコンデン
サ部分を、レーザー等でＬＳＩの電源ラインと切り離す
ことによって、性能をそれほど損なわずに歩留まりを約
１０倍に向上させた。 ［００７０］ （実施例７） 実施例２で作製したガラスセラミックスのグリーンシー
トに実施例１と同様にして穴開けをし、銅ペーストを充
填した。次に銅ペーストで信号配線またはグランド層を
印刷した。このシートを実施例１と同様にして６０層積
層し、積層体とした後、水蒸気を約２０体積％含んだ窒
素中で９００〜１０００℃で焼成した。このようにして
作製したセラミック基板の両面を研磨して平坦化した。 さらにポリイミド層を形成して、フォトリソグラフィー
技術によりスルーホール部分のポリイミドを除き、ポリ
イミド上に銅の膜をメツキにより形成した。次にエツチ
ングにより電極パターンを形成し、プラズマ重合法を用
いてポリイミドの有機薄膜を形成した。有機薄膜の比誘
電率は約４であり、厚さは１μｍである。さらにマスク
をして、イオンミリングによりスルーホール部分の有機
薄膜を取り除き、有機薄膜上に銅の膜をメツキにより形
成した。その後エツチングによって電極パターンを形成
し、この上に実施例１と同様の保護膜を形成した。 ［００７１１次にこの基板上にＬＳＩをフリップチップ
接続で搭載した。コンデンサの接続は実施例１と同様で
ある。ＬＳＩのポンディングパッドからコンデンサまで
のインダクタンスは、０．０５ｎＨであった。コンデン
サの容量は０．２μＦであった。このコンデンサを設置
したことで、電源ＶｔｔとＶｃｃとの間に発生するノイ
ズｖ１ はコンデンサを接続しない場合と比較して、約
５０％に低減した。 ［００７２］ （実施例８） 実施例３で作製したＡＩＮのグリーンシートを５枚積層
し、圧着して積層体とした。さらに窒素雰囲気中、１９
００℃、１時間で焼成した。そして両面を研磨し、０゜
５ｍｍの板とした後、ＡＩを０．２μｍスパッタした。 次にＴａ２０５を０．５μｍスパッタした。そしてイオ
ンミリングによりＴａ２０５膜をパターニングした。次
にＡＩを０．２μｍスパッタし、イオンミリングにより
パターニングした。その後Ｔ ｉ −Ｐ ｔ −Ａｕを
蒸着して接続部を形成した。さらにＡＩＮ板を加工して
、冷却用のフィンとした。 ［００７３］次にＴＡＢ接続方式で上述のコンデンサを
形成した基板とＬＳＩとを接続した。フィルムリードに
はスズ（Ｓｎ）がメツキされており、ＬＳＩ及びコンデ
ンサの接続部にはＡｕ−８ｎが形成されている。なお、
ＬＳＩはＢｉＣＭＯ３回路が形成されているものであり
、コンデンサはＢｉＣＭＯ３回路の電源電位と設置電位
とに接続されている。 ［００７４］次にＬＳＩをＡＩＮ基板にはんだ付けした
。電源に発生するノイズ量は、コンデンサを接続しない
場合と比較して、約６０％に低減した。このモジュール
は、熱抵抗の小さなＡＩＮ基板を使用しているため、Ｌ
ＳＩを効率よく冷却することができる。なお、さらに熱
抵抗を小さくしようとする場合には、ＬＳＩとコンデン
サとの間に熱伝導グリース等を挿入するとよい。 ［００７５］ （実施例９） 実施例１と同様にして、ムライト基板上にコンデンサを
形成した。次にこの基板上にＬＳＩをはんだで接続した
。そしてムライト基板のコンデンサを形成していない面
のスルーホール部に金をメツキした。さらにＬＳＩをＡ
ｌ２Ｏ３基板にはんだ付けして、ワイヤポンディングで
配線をした。なお、ＬＳＩはＢｉＣＭＯ８回路が形成さ
れているものであり、コンデンサはＢｉＣＭＯ３回路の
電源電位と設置電位との間に接続されている。電源に発
生するノイズ量は、コンデンサを接続しない場合と比較
して、約５０％に低減した。 ［００７６］ （実施例１０） 実施例１で作製したムライト基板上にポリイミドを絶縁
層とし、フォトリソグラフィーとスパッタ法とを用いて
、上下の層を接続するスルーホールと薄膜抵抗とを形成
した。抵抗材料はＣｒ−８ｉ ０２系のものである。ま
たこの薄膜抵抗は、ＬＳＩ内部に形成したＥＣＬ回路の
終端抵抗として機能する。 ［００７７］次にこのポリイミド層上に実施例７と同様
にして、ポリイミドを誘電体としたコンデンサを形成し
た。誘電体の厚さは０．８μｍである。コンデンサの容
量は、５ｎＦであった。ＬＳＩのポンディングパッドか
らコンデンサまでのインダクタンスは、０．０５ｎＨで
あった。コンデンサを形成したことにより、終端抵抗同
時切替ノイズの中で、立上り時間の速いノイズｖ１ は
、約６０％に低減した。 （実施例１１） 実施例１０と同様にしてムライト基板上にスルーホール
を形成したポリイミド層を形成した。さらにスパッタ法
で薄膜抵抗を形成した。 ［００７８］次に実施例１と同様にムライト基板上にコ
ンデンサを形成した。さらにコンデンサを形成したムラ
イト基板の下に上述の薄膜抵抗を形成したムライト基板
をはんだで接続した。このような構造とすることにより
、基板の同一面上にコンデンサおよび薄膜抵抗を形成す
るよりも歩留まりを向上させることができる。 ［００７９］ （実施例１２） 実施例１２と同様にしてムライト基板上に薄膜コンデン
サを形成した。次にこの基板のコンデンサを形成してい
ない方の面に実施例１０と同様にして薄膜抵抗を形成し
た。このような構造とすることにより、実施例１１で作
製したものよりも実装密度を向上させることができ、さ
らに接続部を減少させることにより、信頼性を向上させ
ることができる。
数２）［００６１１このようにして作製した上記の大き
さのセラミック多層回路基板を実施例１と同様にして平
坦化した。次にこの基板上にＴ ｉ （０，１μｍ）
−Ｐ ｔ （０，１Ｂｍ） −Ａｕ （０，３μｍ）を
蒸着し、タンタルを０．５μｍスパッタした。さらにイ
オンミリングによりパターニングした。 ［００６２］次に陽極酸化によりタンタルを０．２μｍ
だけＴａ２０５に変えた。陽極酸化とは、リン酸水溶液
などの電解質に、セラミック基板状のタンタルを陽極と
して電圧をかけ、タンタルを酸化させる方法である。こ
のようにして作製したＴａ２０５膜上にＴｉ（０，２μ
ｍ）−Ｐ ｔ （０，２μｍ） −Ａｕ （１ａｍ）
を蒸着した。 ［００６３］さらにこの上に保護膜としてポリイミド膜
を形成し、フォトリソグラフィーの技術でパターニング
した。 ［００６４１次にこの基板上にＬＳＩをはんだで接続し
た。コンデンサは、実施例１と同様にＬＳＩに接続しで
ある。ＬＳＩのポンディングパッドからコンデンサまで
のインダクタンスは、０．０５ｎＨであった。そしてコ
ンデンサの容量は２μＦであった。このコンデンサを設
置したことで、電源ＶｔｔとＶｃｃとの間に発生する立
上りの速いノイズｖ１ は、コンデンサを接続しない場
合と比較して、約５０％に低減した。なお、ノイズｖ２
に関しては、約１０％に低減した。 ［００６５］ （実施例６） 実施例５で作製したセラミック多層回路基板上に、実施
例５と同様にして、Ｔｉ （０，１μｍ） −Ｐｔ
（０，１μｍ） −Ａｕ （０，５μｍ）を蒸着し、
タンタルを０．５μｍスパッタした後、陽極酸化により
厚さ０．２μｍのＴａ２０５膜を形成した。次にＴａ２
０５上にＡｌ膜を以下の大きさになるようにフォトリソ
グラフィーのプロセスでパターニングした。 ［００６６］また、以下の大きさであるＡｌ電極と隣の
Ａｌ電極との間は、０．５ｍｍの間隔がある。 ［００６７］ 【数３】 ６ｍｍ’ ”’
（数３）［００６８１次に実施例５と同じこのＡｌ電極
上に保護膜としてポリイミド膜を形成し、パターニング
した。この基板上にＬＳＩをはんだで接続した。コンデ
ンサは、実施例１と同様でＬＳＩの電源に接続しである
。 ［００６９］ＬＳＩのポンディングパッドからコンデン
サまでのインダクタンスは、０．０５ｎＨであった。Ｌ
ＳＩのＶｔｔとＶｃｃのポンディングパッドに接続され
る部分から、コンデンサ側を見たときの電気的特性は、
電極を分割し等価的にコンデンサを分割したことによっ
て、約５００ＭＨｚで共振現象を起こした。さらに０．
５〜１．５ＧＨｚ におけるインピーダンスは、０．５
Ω以下であって、立上りの速いノイズ成分ｖ１ は約４
０％に低減できた。またピンホール等のあいたコンデン
サ部分を、レーザー等でＬＳＩの電源ラインと切り離す
ことによって、性能をそれほど損なわずに歩留まりを約
１０倍に向上させた。 ［００７０］ （実施例７） 実施例２で作製したガラスセラミックスのグリーンシー
トに実施例１と同様にして穴開けをし、銅ペーストを充
填した。次に銅ペーストで信号配線またはグランド層を
印刷した。このシートを実施例１と同様にして６０層積
層し、積層体とした後、水蒸気を約２０体積％含んだ窒
素中で９００〜１０００℃で焼成した。このようにして
作製したセラミック基板の両面を研磨して平坦化した。 さらにポリイミド層を形成して、フォトリソグラフィー
技術によりスルーホール部分のポリイミドを除き、ポリ
イミド上に銅の膜をメツキにより形成した。次にエツチ
ングにより電極パターンを形成し、プラズマ重合法を用
いてポリイミドの有機薄膜を形成した。有機薄膜の比誘
電率は約４であり、厚さは１μｍである。さらにマスク
をして、イオンミリングによりスルーホール部分の有機
薄膜を取り除き、有機薄膜上に銅の膜をメツキにより形
成した。その後エツチングによって電極パターンを形成
し、この上に実施例１と同様の保護膜を形成した。 ［００７１１次にこの基板上にＬＳＩをフリップチップ
接続で搭載した。コンデンサの接続は実施例１と同様で
ある。ＬＳＩのポンディングパッドからコンデンサまで
のインダクタンスは、０．０５ｎＨであった。コンデン
サの容量は０．２μＦであった。このコンデンサを設置
したことで、電源ＶｔｔとＶｃｃとの間に発生するノイ
ズｖ１ はコンデンサを接続しない場合と比較して、約
５０％に低減した。 ［００７２］ （実施例８） 実施例３で作製したＡＩＮのグリーンシートを５枚積層
し、圧着して積層体とした。さらに窒素雰囲気中、１９
００℃、１時間で焼成した。そして両面を研磨し、０゜
５ｍｍの板とした後、ＡＩを０．２μｍスパッタした。 次にＴａ２０５を０．５μｍスパッタした。そしてイオ
ンミリングによりＴａ２０５膜をパターニングした。次
にＡＩを０．２μｍスパッタし、イオンミリングにより
パターニングした。その後Ｔ ｉ −Ｐ ｔ −Ａｕを
蒸着して接続部を形成した。さらにＡＩＮ板を加工して
、冷却用のフィンとした。 ［００７３］次にＴＡＢ接続方式で上述のコンデンサを
形成した基板とＬＳＩとを接続した。フィルムリードに
はスズ（Ｓｎ）がメツキされており、ＬＳＩ及びコンデ
ンサの接続部にはＡｕ−８ｎが形成されている。なお、
ＬＳＩはＢｉＣＭＯ３回路が形成されているものであり
、コンデンサはＢｉＣＭＯ３回路の電源電位と設置電位
とに接続されている。 ［００７４］次にＬＳＩをＡＩＮ基板にはんだ付けした
。電源に発生するノイズ量は、コンデンサを接続しない
場合と比較して、約６０％に低減した。このモジュール
は、熱抵抗の小さなＡＩＮ基板を使用しているため、Ｌ
ＳＩを効率よく冷却することができる。なお、さらに熱
抵抗を小さくしようとする場合には、ＬＳＩとコンデン
サとの間に熱伝導グリース等を挿入するとよい。 ［００７５］ （実施例９） 実施例１と同様にして、ムライト基板上にコンデンサを
形成した。次にこの基板上にＬＳＩをはんだで接続した
。そしてムライト基板のコンデンサを形成していない面
のスルーホール部に金をメツキした。さらにＬＳＩをＡ
ｌ２Ｏ３基板にはんだ付けして、ワイヤポンディングで
配線をした。なお、ＬＳＩはＢｉＣＭＯ８回路が形成さ
れているものであり、コンデンサはＢｉＣＭＯ３回路の
電源電位と設置電位との間に接続されている。電源に発
生するノイズ量は、コンデンサを接続しない場合と比較
して、約５０％に低減した。 ［００７６］ （実施例１０） 実施例１で作製したムライト基板上にポリイミドを絶縁
層とし、フォトリソグラフィーとスパッタ法とを用いて
、上下の層を接続するスルーホールと薄膜抵抗とを形成
した。抵抗材料はＣｒ−８ｉ ０２系のものである。ま
たこの薄膜抵抗は、ＬＳＩ内部に形成したＥＣＬ回路の
終端抵抗として機能する。 ［００７７］次にこのポリイミド層上に実施例７と同様
にして、ポリイミドを誘電体としたコンデンサを形成し
た。誘電体の厚さは０．８μｍである。コンデンサの容
量は、５ｎＦであった。ＬＳＩのポンディングパッドか
らコンデンサまでのインダクタンスは、０．０５ｎＨで
あった。コンデンサを形成したことにより、終端抵抗同
時切替ノイズの中で、立上り時間の速いノイズｖ１ は
、約６０％に低減した。 （実施例１１） 実施例１０と同様にしてムライト基板上にスルーホール
を形成したポリイミド層を形成した。さらにスパッタ法
で薄膜抵抗を形成した。 ［００７８］次に実施例１と同様にムライト基板上にコ
ンデンサを形成した。さらにコンデンサを形成したムラ
イト基板の下に上述の薄膜抵抗を形成したムライト基板
をはんだで接続した。このような構造とすることにより
、基板の同一面上にコンデンサおよび薄膜抵抗を形成す
るよりも歩留まりを向上させることができる。 ［００７９］ （実施例１２） 実施例１２と同様にしてムライト基板上に薄膜コンデン
サを形成した。次にこの基板のコンデンサを形成してい
ない方の面に実施例１０と同様にして薄膜抵抗を形成し
た。このような構造とすることにより、実施例１１で作
製したものよりも実装密度を向上させることができ、さ
らに接続部を減少させることにより、信頼性を向上させ
ることができる。
【００８０】
（実施例１３）
実施例１と同様にしてムライト基板を平坦化し、タンタ
ルをスパッタした。さらにイオンミリングによりパター
ニングした。次にタンタルの一部に窒素イオンを打ち込
んで窒化タンタルとし、薄膜抵抗を形成した。また残り
のタンタルを実施例５と同様にして、陽極酸化してコン
デンサを形成した。このような構造とすることにより、
終端抵抗と薄膜コンデンサとを一体化させることができ
る。 ［００８１１ （実施例１４） 実施例７で作製したガラスセラミック多層回路基板上に
、ポリイミドを絶縁材料とし、銅を信号配線、電源層ま
たはグランド層とした薄膜多層配線を形成した。次に電
気信号入出力用または電力供給用のピンを接続した。 さらにこの基板上に実施例１で作製した薄膜コンデンサ
と薄膜抵抗とを形成したムライト基板をはんだ付けした
。さらにそのムライト基板上にＥＣＬ回路またはＢｉＣ
ＭＯ８回路を有するＬＳＩをフリップチップ接続ではん
だ付けした。ムライト基板は、ＬＳＩのキャリア基板で
ある。次にキャリア基板上にＡＩＮのキャップをかぶせ
、電源基板及び冷却系に上述のセラミック多層回路基板
を接続して大型電子計算機のモジュールを作製した。計
算機を動作させたところ、信号の立上り時間を５００ｐ
ｓ以下とした場合でも、電源のノイズ量を１００ｍＶ以
下とすることができ、正常に動作させることができた。 ［００８２］ （実施例１５） 本発明の実施例を図１８２図１９−８図２図１９−ｂ図
２図１９−０図及び図２０に従って説明する。 ［００８３］図１８は、本発明の実施例の断面図、図１
９−８図２図１９−ｂ図、及び図１９−０図は、図１８
の一部の拡大断面図であり、３１はコンデンサ部品、３
２はガラス層、３３は接続用突起、３４はコンデンサ貫
通配線、３５は五酸化タンタル、３６はアルミニウム電
極、３７はガラス、３８はアルミナ基板を意味する。 ［００８４］ この実施例の構造は、２枚のアルミナ基
板３８がコンデンサ部品３１を挟んだ形態をなしている
。 ２枚のアルミナ基板３８及びコンデンサ部品３１は、ガ
ラス層３２で接着されている。配線には、コンデンサ部
品３１内のコンデンサにつながる物、即ち、スルーホー
ル４、及びコンデンサに接続しないスルーホール４があ
り、また、コンデンサに接続しないスルーホール４には
、コンデンサ部品３１を経由する物と経由しない物があ
る。この３つの場合について部分拡大をすると、図１９
−ａ図から、図１９−０図になる。 ［００８５］図１９−ａ図は、配線がコンデンサに接続
している部分である。上下のアルミナ基板３８内のスル
ーホール４から突き出した接続用突起３３（これは、ス
ルーホール４と同じくタングステンのペーストを焼成し
て得られる。）が、コンデンサの電極であるアルミニウ
ム電極３６に接触している。このアルミニウム電極３６
は、厚さが５μｍである。２枚のアルミニウム電極３６
に挟まれた形で五酸化タンタル３５の薄層がある。この
層の厚さは、約０．１μｍである。コンデンサの誘電体
層は、できるだけ薄い方が容量の観点からは望ましい。 しかしながら、０．１μｍ以下では完全な連続膜になら
ない場合があり、良好なコンデンサにならない。また、
膜厚を厚くすると、絶縁性の面では有利であるが、容量
が低下する。 ［００８６１図１９−ｂ図は、配線がコンデンサを全く
経由しない部分である。上下のアルミナ基板３８内のコ
ンデンサに接続しないスルーホール４から突き出した接
続用突起３３（これは、コンデンサに接続しないスルー
ホール４と同じく、タングステンのペーストを焼成して
得られる。）が、お互いに接触している。この部分では
、図１９−ａ図の部分よりアルミニウム電極３６及び五
酸化タンタル３５の厚さを合計した厚さの半分（約５μ
ｍ）だけ突起の突き出し量を大きくしである。図１９Ｃ
図は、配線がコンデンサ部品３１内を貫通する部分であ
る。上下のアルミナ基板３８内のスルーホール４から突
き出した接続用突起３３が、コンデンサ貫通配線３４に
接触している。このコンデンサ貫通配線３４は、長さが
１０．１μｍである。コンデンサ貫通配線３４を、コン
デンサの電極であるアルミニウム電極３６或いは五酸化
タンタル３５から電気的に絶縁するため、ガラス３７が
コンデンサ貫通配線３４を取り巻いている。ガラス３７
の比誘電率は約１０で、五酸化タンタル３５の約２５に
比べ小さく、伝送遅延を小さくするのに役立っている。 ［００８７］本実施例の製造プロセスについて説明する
。 ［００８８］ （ｉ）予め、スルーホール４．コンデンサに接続しない
スルーホール４．接続用突起３３をタングステンペース
トの同時焼成により形成した、焼成済みのアルミナ基板
３８を一組（２枚）用意する。 ［００８９］ （ｉｔ）コンデンサ部品３１をガラスで挟んだ部材を必
要個数（図１８では２個）用意する。 ［００９０１ （ｉｉｉ）コンデンサ部品３１をガラスで挟んだ部材を
２枚のアルミナ基板３８の間に配置し、位置合わせして
、加圧しながら窒素中で５００℃に加熱し、ガラスを溶
かして接着する。 ［００９１１ 次に、コンデンサ部品３１をガラスで挟んだ部材の製造
プロセスについて説明する。アルミナ基板３８について
は、特に説明を要しないので、省略する。 ［００９２］ （ｉ）基板上に電極を形成し、さらにその上に誘電体を
形成した半コンデンサ部品を一組（２枚）用意する。 ［００９３］ （ｉｔ）表面の五酸化タンタル３５（厚さ０．０４μｍ
）上に、タンタルのアルコキシドを加水分解して得られ
たゾル状物質をスピンナで約０．０１μｍ塗布し、それ
を接着剤として両者を接着する。 ［００９４］ （ｔｉｔ）溶媒であるアルコールを蒸発させ、同時に接
着剤を分解するために、約４００℃で熱処理をする。そ
の結果、コンデンサ部品３１をガラスで挟んだ部材が完
成する。 ［００９５］次に、半コンデンサ部品の製造プロセスを
述べる。 ［００９６］ （ｉ）厚さ約０．５ｍｍのガラス基板上に接着剤を塗布
する。 ［００９７１ （ｉｔ）厚さ約１０μｍの低融点ガラス箔を貼りつける
。 ［００９８］ （ｉｉｉ）厚さ約５μｍのアルミニウム電極３６を箔で
供給する。 ［００９９］ （ｉｖ）タンタルのアルコキシドを加水分解し、ゾル状
になった物質をスピンナで塗布する。１回の塗布で約０
゜０１μｍの五酸化タンタルの薄層を形成する。
ルをスパッタした。さらにイオンミリングによりパター
ニングした。次にタンタルの一部に窒素イオンを打ち込
んで窒化タンタルとし、薄膜抵抗を形成した。また残り
のタンタルを実施例５と同様にして、陽極酸化してコン
デンサを形成した。このような構造とすることにより、
終端抵抗と薄膜コンデンサとを一体化させることができ
る。 ［００８１１ （実施例１４） 実施例７で作製したガラスセラミック多層回路基板上に
、ポリイミドを絶縁材料とし、銅を信号配線、電源層ま
たはグランド層とした薄膜多層配線を形成した。次に電
気信号入出力用または電力供給用のピンを接続した。 さらにこの基板上に実施例１で作製した薄膜コンデンサ
と薄膜抵抗とを形成したムライト基板をはんだ付けした
。さらにそのムライト基板上にＥＣＬ回路またはＢｉＣ
ＭＯ８回路を有するＬＳＩをフリップチップ接続ではん
だ付けした。ムライト基板は、ＬＳＩのキャリア基板で
ある。次にキャリア基板上にＡＩＮのキャップをかぶせ
、電源基板及び冷却系に上述のセラミック多層回路基板
を接続して大型電子計算機のモジュールを作製した。計
算機を動作させたところ、信号の立上り時間を５００ｐ
ｓ以下とした場合でも、電源のノイズ量を１００ｍＶ以
下とすることができ、正常に動作させることができた。 ［００８２］ （実施例１５） 本発明の実施例を図１８２図１９−８図２図１９−ｂ図
２図１９−０図及び図２０に従って説明する。 ［００８３］図１８は、本発明の実施例の断面図、図１
９−８図２図１９−ｂ図、及び図１９−０図は、図１８
の一部の拡大断面図であり、３１はコンデンサ部品、３
２はガラス層、３３は接続用突起、３４はコンデンサ貫
通配線、３５は五酸化タンタル、３６はアルミニウム電
極、３７はガラス、３８はアルミナ基板を意味する。 ［００８４］ この実施例の構造は、２枚のアルミナ基
板３８がコンデンサ部品３１を挟んだ形態をなしている
。 ２枚のアルミナ基板３８及びコンデンサ部品３１は、ガ
ラス層３２で接着されている。配線には、コンデンサ部
品３１内のコンデンサにつながる物、即ち、スルーホー
ル４、及びコンデンサに接続しないスルーホール４があ
り、また、コンデンサに接続しないスルーホール４には
、コンデンサ部品３１を経由する物と経由しない物があ
る。この３つの場合について部分拡大をすると、図１９
−ａ図から、図１９−０図になる。 ［００８５］図１９−ａ図は、配線がコンデンサに接続
している部分である。上下のアルミナ基板３８内のスル
ーホール４から突き出した接続用突起３３（これは、ス
ルーホール４と同じくタングステンのペーストを焼成し
て得られる。）が、コンデンサの電極であるアルミニウ
ム電極３６に接触している。このアルミニウム電極３６
は、厚さが５μｍである。２枚のアルミニウム電極３６
に挟まれた形で五酸化タンタル３５の薄層がある。この
層の厚さは、約０．１μｍである。コンデンサの誘電体
層は、できるだけ薄い方が容量の観点からは望ましい。 しかしながら、０．１μｍ以下では完全な連続膜になら
ない場合があり、良好なコンデンサにならない。また、
膜厚を厚くすると、絶縁性の面では有利であるが、容量
が低下する。 ［００８６１図１９−ｂ図は、配線がコンデンサを全く
経由しない部分である。上下のアルミナ基板３８内のコ
ンデンサに接続しないスルーホール４から突き出した接
続用突起３３（これは、コンデンサに接続しないスルー
ホール４と同じく、タングステンのペーストを焼成して
得られる。）が、お互いに接触している。この部分では
、図１９−ａ図の部分よりアルミニウム電極３６及び五
酸化タンタル３５の厚さを合計した厚さの半分（約５μ
ｍ）だけ突起の突き出し量を大きくしである。図１９Ｃ
図は、配線がコンデンサ部品３１内を貫通する部分であ
る。上下のアルミナ基板３８内のスルーホール４から突
き出した接続用突起３３が、コンデンサ貫通配線３４に
接触している。このコンデンサ貫通配線３４は、長さが
１０．１μｍである。コンデンサ貫通配線３４を、コン
デンサの電極であるアルミニウム電極３６或いは五酸化
タンタル３５から電気的に絶縁するため、ガラス３７が
コンデンサ貫通配線３４を取り巻いている。ガラス３７
の比誘電率は約１０で、五酸化タンタル３５の約２５に
比べ小さく、伝送遅延を小さくするのに役立っている。 ［００８７］本実施例の製造プロセスについて説明する
。 ［００８８］ （ｉ）予め、スルーホール４．コンデンサに接続しない
スルーホール４．接続用突起３３をタングステンペース
トの同時焼成により形成した、焼成済みのアルミナ基板
３８を一組（２枚）用意する。 ［００８９］ （ｉｔ）コンデンサ部品３１をガラスで挟んだ部材を必
要個数（図１８では２個）用意する。 ［００９０１ （ｉｉｉ）コンデンサ部品３１をガラスで挟んだ部材を
２枚のアルミナ基板３８の間に配置し、位置合わせして
、加圧しながら窒素中で５００℃に加熱し、ガラスを溶
かして接着する。 ［００９１１ 次に、コンデンサ部品３１をガラスで挟んだ部材の製造
プロセスについて説明する。アルミナ基板３８について
は、特に説明を要しないので、省略する。 ［００９２］ （ｉ）基板上に電極を形成し、さらにその上に誘電体を
形成した半コンデンサ部品を一組（２枚）用意する。 ［００９３］ （ｉｔ）表面の五酸化タンタル３５（厚さ０．０４μｍ
）上に、タンタルのアルコキシドを加水分解して得られ
たゾル状物質をスピンナで約０．０１μｍ塗布し、それ
を接着剤として両者を接着する。 ［００９４］ （ｔｉｔ）溶媒であるアルコールを蒸発させ、同時に接
着剤を分解するために、約４００℃で熱処理をする。そ
の結果、コンデンサ部品３１をガラスで挟んだ部材が完
成する。 ［００９５］次に、半コンデンサ部品の製造プロセスを
述べる。 ［００９６］ （ｉ）厚さ約０．５ｍｍのガラス基板上に接着剤を塗布
する。 ［００９７１ （ｉｔ）厚さ約１０μｍの低融点ガラス箔を貼りつける
。 ［００９８］ （ｉｉｉ）厚さ約５μｍのアルミニウム電極３６を箔で
供給する。 ［００９９］ （ｉｖ）タンタルのアルコキシドを加水分解し、ゾル状
になった物質をスピンナで塗布する。１回の塗布で約０
゜０１μｍの五酸化タンタルの薄層を形成する。
【０１００】
（ＶＸｉＶ）を４回繰り返す。
［０１０１］本実施例で得られた五酸化タンタルの薄膜
は、ＩＧＨｚにおいて比誘電率が２５、誘電損失が０゜
５％であり、優秀な高周波特性を示した。また、膜厚を
０．１μｍと薄くできたので、−辺１０ｍｍの正方形で
約０．２μＦの大容量を実現できた。回路方式にもよる
が、１００ＭＨｚ程度のノイズ防止に必要な容量は０．
１μＦである。本実施例では、充分な容量を比較的比誘
電率の小さい五酸化タンタルを用いて実現することがで
きた。また上記と同様のプロセスを用い、イオンミリン
グ等でパターンニングをして、図２０に示すようなコン
デンサを内蔵した基板を作製した。 ［０１０２］本実施例では、誘電体薄膜形成に塗布法を
採用したので、基板の大面積化に有利である。もちろん
、−殻内な薄膜形成方法である、スパッタリングや蒸着
、或いはメツキを利用しても良いことは、当然である。 ただし、真空は還元性の雰囲気であり、スパッタリング
や蒸着では、皮膜の堆積時に五酸化タンタルの酸素が一
部無くなりやすい。即ち、化学量論組成から外れやすい
。酸素を添加したスパッタリングを行うとか、酸素イオ
ンを照射しながらの薄膜形成、即ち、イオンミキシング
を行う等の工夫が必要になる。また、メツキでは、膜中
に水素を吸蔵したり、その他の不純物が入り込みやすい
ので、絶縁性が損われる場合がある。メツキの後処理で
対策を講じなければならない場合がある。 ［０１０３］また、本実施例では、アルミニウム電極３
６を箔で供給したが、蒸着、メツキ等の薄膜形成方法を
利用してもよい。箔で供給する方法は、塗布法と同じく
、大面積化に適している。コンピュータは、高速化のた
めに、基板数を減らす努力がなされている。その場合、
１枚の基板の面積は大きくなる傾向にある。本実施例の
製造方法は、この趨勢に合致した製造方法である。 ［０１０４］すでに述べたが、雑音にはスイッチングに
よる電源電圧の変動、及びクロストークがある。スイッ
チングノイズを押さえることで、はとんどの回路は正常
動作をする。電源電圧の変動を押さえるためには、電源
配線と接地配線の間にコンデンサを挿入する、いわゆる
平滑コンデンサの挿入が有効である。本実施例でも、コ
ンデンサは電源配線と接地配線の間に挿入するように配
線の設計をした。 ［０１０５］すでに述べたように、アルミニウム電極３
６の膜厚は５μｍであり、層抵抗は０．０５Ω以下であ
る。層抵抗が０．５Ωを越えると高周波でのコンデンサ
による平滑効果が薄れる。本実施例の層抵抗は、層抵抗
の上限を充分クリヤしている。 （実施例１６） 本発明の実施例を図２１に従って説明する。３６はアル
ミニウム電極、３９はムライト基板、４０はアルミニウ
ム電極配線、４１はアルミニウム貫通配線、４２はポリ
イミド、４３はバリウム・鉛・ネオジウム・チタンの複
合酸化物を意味する。 ［０１０６］図２１の構造は、タングステンの同時焼成
により内部に配線を施したムライト基板３９の表面にコ
ンデンサを含む配線層を積層形成した形態をなしている
。誘電体として、高周波特性に優れている上に比誘電率
もＩＧＨｚで約９０と大きい、バリウム・鉛・ネオジウ
ム・チタンの複合酸化物（ＢａＯ−ＰｂＯ−Ｎｄ２０３
・４Ｔｉ０２）４３を使用し、コンデンサの容量を大き
くできるようにした。膜厚は０．１μｍである。バリウ
ム及びチタンの酸化物を含む複合酸化物は、比較的比誘
電率が高く、しかも、ＩＧＨｚ以上の高周波でも誘電率
の低下、誘電損失の上昇が小さいので、本発明のコンデ
ンサの誘電体として最適である。特に、その中でも、本
実施例で選んだバリウム・鉛・ネオジウム・チタンの複
合酸化物（ＢａＯ−ＰｂＯ−Ｎｄ２ｏ３・４ＴｉＯ２）
は、εｒが約９０と大きいので有利である。基板材料に
は、セラミックスとしては、比誘電率の小さいムライト
（３Ａ １２０３ ・２ Ｓ ｉ ０２． εｒ＝６
．５）を使用し、表面の配線層の絶縁には、比誘電率が
特に小さいポリイミド４２ （εｒ＝３．５）を使用し
て、伝送遅延を極力小さくする構造とした。 ［０１０７］なお、コンデンサの電極材料としては、実
施例１５と同じアルミニウムとした。電極には、より比
抵抗の小さい銅の使用が望ましいが、銅にはポリイミド
との反応性があること、バリウム・鉛・ネオジウム・チ
タンの複合酸化物４３形成過程での空気中の熱処理に耐
えられないことの理由で、銅の使用を断念した。ポリイ
ミド及びアルミニウムの膜厚は、どちらも５μｍとした
。 ［０１０８］ ここで、本実施例の製造プロセスを簡単
に述べる。 ［０１０９］ （ｉ）内部にスルーホール４を形成したムライト基板３
９を用意する。 ［０１１０］ （ｉｔ）その片方の表面（図２１では上）に、まずポリ
イミド４２をスピンナで塗布する。 ［０１１１１ （ｔｉｔ）窒素中量高温度３５０℃でキュアし、スルー
ホール４の表面部をエツチングして穴を開け、スルーホ
ール４の表面部を露出する。 ［０１１２］ （ｉｖ）全面にアルミニウムを蒸着し、上記した穴の部
分（アルミニウム電極配線４０及びアルミニウム貫通配
線４１になる）及びアルミニウム電極３６以外をエツチ
ング除去する。 ［０１１３］ （Ｖ）バリウム・鉛・ネオジウム・チタンの複合酸化物
４３を形成する。 （後程詳しくこのプロセスを説明す
る。） （ｖｉ）イオンミリングでバリウム・鉛・ネオジウム・
チタンの複合酸化物４３の不要部をエツチング除去する
。 ［０１１４］ （ｖｉｉ）アルミニウム電極配線４０．アルミニウム貫
通配線４１、及びコンデンサの上部電極であるアルミニ
ウム電極３６を形成するため、アルミニウムを蒸着、パ
ターン形成する。 ［０１１５］ （ｖｉｉｉ）最後に、表面層のポリイミド４２を塗布し
、アルミニウム電極配線４０及びアルミニウム貫通配線
４１の上端部をエツチングして露出し、完成する。 ［０１１６］次に、バリウム・鉛・ネオジウム・チタン
の複合酸化物（ＢａＯ−ＰｂＯ−Ｎｄ２０３・４Ｔｉ０
２）４３の製造プロセスについて説明する。 ［０１１７］ （ｉ）還流管付口ツロフラスコ（５００ｍｌ用）にバリ
ウム（Ｂａ） １．３７ ｇ （０，０１ｍｏｌ）
とイソプロピルアルコール（ｉ Ｃ３Ｃ３Ｈ７０Ｈ）
８０を入れ、オイルバスを用い、窒素中８０℃で３０分
間還流する。溶液中では、バリウムのアルコキシドが形
成されている。 ［０１１８］ （ｉｉ）この四ツ目フラスコにチタンのアルコキシド（
Ｔｉ （ＯＣ３Ｈ７）４） １１．３ｇ （０，０４
ｍｏ １）をイソプロピルアルコール（ｉ Ｃ３Ｃ３
Ｈ７０Ｈ）１００に溶解した溶液、鉛のアルコキシド（
Ｐｂ （ＯＣ３Ｈ７） ２） ３．２５ ｇ （０，Ｏ
１ｍｏ １）をイソプロピルアルコール（ｉＣ３Ｈ７０
Ｈ） ５０ｍ ｌに溶解した溶液、及び硝酸ネオジウム
（Ｎｄ （ＮＯｓ） ３・５Ｈ２０） ４．２０ｇ（０
，０１ｍｏｌ）をイソプロピルアルコール（ｉ Ｃ３
Ｃ３Ｈ７０Ｈ）５０に溶解し、窒素中、８０℃で３０分
間反応させた溶液（Ｎｄ （ＯＣ３Ｈ７） ３ ）をそ
れぞれ滴下ロートに入れ装着する。 ［０１１９］ （ｔｉｔ）Ｔ ｉ （ＯＣ３Ｈ７） ４． Ｐｂ （
ＯＣ３Ｈ７） ２、及びＮｄ （ＯＣ３Ｈ７） ｓ の
溶液を同時に１時間かけて滴下する。滴下後、反応溶液
を８０℃に保ち２時間撹拌する。 ［０１２０］ （ｉｖ）水（Ｈ２Ｏ） １．２６ ｇ （０，０７ｍ
ｏ １）及び酢酸（ＣＨｓ Ｃ００Ｈ） ６ ｇ （０
，１ｍｏ １）をイソプロピルアルコール（ｉ Ｃ３
Ｃ３Ｈ７０Ｈ）３０に溶解した溶液を滴下ロートを用い
３０分間かけて滴下する。
は、ＩＧＨｚにおいて比誘電率が２５、誘電損失が０゜
５％であり、優秀な高周波特性を示した。また、膜厚を
０．１μｍと薄くできたので、−辺１０ｍｍの正方形で
約０．２μＦの大容量を実現できた。回路方式にもよる
が、１００ＭＨｚ程度のノイズ防止に必要な容量は０．
１μＦである。本実施例では、充分な容量を比較的比誘
電率の小さい五酸化タンタルを用いて実現することがで
きた。また上記と同様のプロセスを用い、イオンミリン
グ等でパターンニングをして、図２０に示すようなコン
デンサを内蔵した基板を作製した。 ［０１０２］本実施例では、誘電体薄膜形成に塗布法を
採用したので、基板の大面積化に有利である。もちろん
、−殻内な薄膜形成方法である、スパッタリングや蒸着
、或いはメツキを利用しても良いことは、当然である。 ただし、真空は還元性の雰囲気であり、スパッタリング
や蒸着では、皮膜の堆積時に五酸化タンタルの酸素が一
部無くなりやすい。即ち、化学量論組成から外れやすい
。酸素を添加したスパッタリングを行うとか、酸素イオ
ンを照射しながらの薄膜形成、即ち、イオンミキシング
を行う等の工夫が必要になる。また、メツキでは、膜中
に水素を吸蔵したり、その他の不純物が入り込みやすい
ので、絶縁性が損われる場合がある。メツキの後処理で
対策を講じなければならない場合がある。 ［０１０３］また、本実施例では、アルミニウム電極３
６を箔で供給したが、蒸着、メツキ等の薄膜形成方法を
利用してもよい。箔で供給する方法は、塗布法と同じく
、大面積化に適している。コンピュータは、高速化のた
めに、基板数を減らす努力がなされている。その場合、
１枚の基板の面積は大きくなる傾向にある。本実施例の
製造方法は、この趨勢に合致した製造方法である。 ［０１０４］すでに述べたが、雑音にはスイッチングに
よる電源電圧の変動、及びクロストークがある。スイッ
チングノイズを押さえることで、はとんどの回路は正常
動作をする。電源電圧の変動を押さえるためには、電源
配線と接地配線の間にコンデンサを挿入する、いわゆる
平滑コンデンサの挿入が有効である。本実施例でも、コ
ンデンサは電源配線と接地配線の間に挿入するように配
線の設計をした。 ［０１０５］すでに述べたように、アルミニウム電極３
６の膜厚は５μｍであり、層抵抗は０．０５Ω以下であ
る。層抵抗が０．５Ωを越えると高周波でのコンデンサ
による平滑効果が薄れる。本実施例の層抵抗は、層抵抗
の上限を充分クリヤしている。 （実施例１６） 本発明の実施例を図２１に従って説明する。３６はアル
ミニウム電極、３９はムライト基板、４０はアルミニウ
ム電極配線、４１はアルミニウム貫通配線、４２はポリ
イミド、４３はバリウム・鉛・ネオジウム・チタンの複
合酸化物を意味する。 ［０１０６］図２１の構造は、タングステンの同時焼成
により内部に配線を施したムライト基板３９の表面にコ
ンデンサを含む配線層を積層形成した形態をなしている
。誘電体として、高周波特性に優れている上に比誘電率
もＩＧＨｚで約９０と大きい、バリウム・鉛・ネオジウ
ム・チタンの複合酸化物（ＢａＯ−ＰｂＯ−Ｎｄ２０３
・４Ｔｉ０２）４３を使用し、コンデンサの容量を大き
くできるようにした。膜厚は０．１μｍである。バリウ
ム及びチタンの酸化物を含む複合酸化物は、比較的比誘
電率が高く、しかも、ＩＧＨｚ以上の高周波でも誘電率
の低下、誘電損失の上昇が小さいので、本発明のコンデ
ンサの誘電体として最適である。特に、その中でも、本
実施例で選んだバリウム・鉛・ネオジウム・チタンの複
合酸化物（ＢａＯ−ＰｂＯ−Ｎｄ２ｏ３・４ＴｉＯ２）
は、εｒが約９０と大きいので有利である。基板材料に
は、セラミックスとしては、比誘電率の小さいムライト
（３Ａ １２０３ ・２ Ｓ ｉ ０２． εｒ＝６
．５）を使用し、表面の配線層の絶縁には、比誘電率が
特に小さいポリイミド４２ （εｒ＝３．５）を使用し
て、伝送遅延を極力小さくする構造とした。 ［０１０７］なお、コンデンサの電極材料としては、実
施例１５と同じアルミニウムとした。電極には、より比
抵抗の小さい銅の使用が望ましいが、銅にはポリイミド
との反応性があること、バリウム・鉛・ネオジウム・チ
タンの複合酸化物４３形成過程での空気中の熱処理に耐
えられないことの理由で、銅の使用を断念した。ポリイ
ミド及びアルミニウムの膜厚は、どちらも５μｍとした
。 ［０１０８］ ここで、本実施例の製造プロセスを簡単
に述べる。 ［０１０９］ （ｉ）内部にスルーホール４を形成したムライト基板３
９を用意する。 ［０１１０］ （ｉｔ）その片方の表面（図２１では上）に、まずポリ
イミド４２をスピンナで塗布する。 ［０１１１１ （ｔｉｔ）窒素中量高温度３５０℃でキュアし、スルー
ホール４の表面部をエツチングして穴を開け、スルーホ
ール４の表面部を露出する。 ［０１１２］ （ｉｖ）全面にアルミニウムを蒸着し、上記した穴の部
分（アルミニウム電極配線４０及びアルミニウム貫通配
線４１になる）及びアルミニウム電極３６以外をエツチ
ング除去する。 ［０１１３］ （Ｖ）バリウム・鉛・ネオジウム・チタンの複合酸化物
４３を形成する。 （後程詳しくこのプロセスを説明す
る。） （ｖｉ）イオンミリングでバリウム・鉛・ネオジウム・
チタンの複合酸化物４３の不要部をエツチング除去する
。 ［０１１４］ （ｖｉｉ）アルミニウム電極配線４０．アルミニウム貫
通配線４１、及びコンデンサの上部電極であるアルミニ
ウム電極３６を形成するため、アルミニウムを蒸着、パ
ターン形成する。 ［０１１５］ （ｖｉｉｉ）最後に、表面層のポリイミド４２を塗布し
、アルミニウム電極配線４０及びアルミニウム貫通配線
４１の上端部をエツチングして露出し、完成する。 ［０１１６］次に、バリウム・鉛・ネオジウム・チタン
の複合酸化物（ＢａＯ−ＰｂＯ−Ｎｄ２０３・４Ｔｉ０
２）４３の製造プロセスについて説明する。 ［０１１７］ （ｉ）還流管付口ツロフラスコ（５００ｍｌ用）にバリ
ウム（Ｂａ） １．３７ ｇ （０，０１ｍｏｌ）
とイソプロピルアルコール（ｉ Ｃ３Ｃ３Ｈ７０Ｈ）
８０を入れ、オイルバスを用い、窒素中８０℃で３０分
間還流する。溶液中では、バリウムのアルコキシドが形
成されている。 ［０１１８］ （ｉｉ）この四ツ目フラスコにチタンのアルコキシド（
Ｔｉ （ＯＣ３Ｈ７）４） １１．３ｇ （０，０４
ｍｏ １）をイソプロピルアルコール（ｉ Ｃ３Ｃ３
Ｈ７０Ｈ）１００に溶解した溶液、鉛のアルコキシド（
Ｐｂ （ＯＣ３Ｈ７） ２） ３．２５ ｇ （０，Ｏ
１ｍｏ １）をイソプロピルアルコール（ｉＣ３Ｈ７０
Ｈ） ５０ｍ ｌに溶解した溶液、及び硝酸ネオジウム
（Ｎｄ （ＮＯｓ） ３・５Ｈ２０） ４．２０ｇ（０
，０１ｍｏｌ）をイソプロピルアルコール（ｉ Ｃ３
Ｃ３Ｈ７０Ｈ）５０に溶解し、窒素中、８０℃で３０分
間反応させた溶液（Ｎｄ （ＯＣ３Ｈ７） ３ ）をそ
れぞれ滴下ロートに入れ装着する。 ［０１１９］ （ｔｉｔ）Ｔ ｉ （ＯＣ３Ｈ７） ４． Ｐｂ （
ＯＣ３Ｈ７） ２、及びＮｄ （ＯＣ３Ｈ７） ｓ の
溶液を同時に１時間かけて滴下する。滴下後、反応溶液
を８０℃に保ち２時間撹拌する。 ［０１２０］ （ｉｖ）水（Ｈ２Ｏ） １．２６ ｇ （０，０７ｍ
ｏ １）及び酢酸（ＣＨｓ Ｃ００Ｈ） ６ ｇ （０
，１ｍｏ １）をイソプロピルアルコール（ｉ Ｃ３
Ｃ３Ｈ７０Ｈ）３０に溶解した溶液を滴下ロートを用い
３０分間かけて滴下する。
【０１２１】
（ｖ）この反応溶液を８０℃で２時間撹拌した後、還流
管をリービッヒ冷却管等に取り替え、減圧蒸留できる装
置とする。 ［０１２２］ （ｖｉ）この装置を用い、反応媒体であるイソプロピル
アルコール（ｉ Ｃ３Ｈ７０Ｈ）を蒸留除去し、反応
溶液を１００ｍ１まで濃縮する。 ［０１２３］ （ｖｉｉ）この濃縮溶液をスピンナを用い、塗布する。 （１回の塗布で約０．０１μｍの膜厚が得られる。完
全な連続膜にするため、本実施例では塗布回数を１０回
とした。） （ｖｉｉｉ）空気中４００℃で１時間熱処
理し、ＢａＯ・ＰｂＯ−Ｎｄ２Ｏ３・４ Ｔ ｉ ０２
の薄膜が完成する。 ［０１２４］本実施例のような複合酸化物は、蒸着やス
パッタリングといった通常の薄膜形成方法で形成するこ
とが難しい。その理由は、目的とする構造及び組成を基
板上で実現することが難しいことによる。例えば、目的
組成（ＢａＯ−ＰｂＯ−Ｎｄ２０３・４ＴｉＯ２）のタ
ーゲットによるスパッタリングでは、スパッタリングに
よるエネルギーで複合酸化物の結合が外れ、基板上には
、組成は近似しているが、構造の全く異なる物質が形成
される。また、目的組成をるつぼに入れて蒸着、或いは
エレクトロブレーティングをしようとすると、蒸発する
際に、スパッタリングと同じように構造が破壊される。 さらに、構成物間の蒸気圧の差によって蒸気圧の低いも
のが選択的に堆積する結果、組成までずれる。組成をず
らさないようにするには、複数の蒸発源から構成物を別
々に蒸発させる方法がある。この場合、基板上で複合酸
化物になる保証がない。また、真空雰囲気は、還元性を
持っており、スパッタリングでも、純粋のアルゴンでな
く、酸素を混入したガス雰囲気で行う必要があるが、こ
の酸素の作用は消極的、即ち、ターゲット中の酸素の離
脱を抑えるというものである。その点、イオンミキシン
グ法で、スパッタリング、或いは、イオンビームスパッ
タリング、蒸着で粒子が基板に飛来する途中の経路に酸
素イオンを照射して、酸化を促進する方法もある。この
場合には、原料として酸化物でなく金属元素のままでも
よく、蒸発のコントロールはやりやすい。しかし、この
場合でも、基板上の薄膜が目的の複合酸化物になってい
る保証がない。 ［０１２５］その点、本実施例の方法は、複合酸化物が
分解するほどの加熱工程を含まないので、比較的容易に
１μｍ以下の複合酸化物の薄膜を形成することができる
。本製法は、１μｍ以下の複合酸化物を、再現性よく作
製するための現在のところ唯一の方法である。 ［０１２６］本実施例のセラミック基板には、高速動作
のＬＳＩチップが１０個搭載される。すでに述べたよう
に、高速動作の回路では、雑音の発生源或いは雑音の影
響を受ける地点にできるだけ近い位置にコンデンサを配
置する必要がある。さらに、ＬＳＩ間で雑音の相互干渉
があってはならない。従って、本実施例では、ＬＳＩチ
ップ毎に、その直下にコンデンサを備えることにした。 すなわち、コンデンサを１０個備えた。そのため、一つ
のコンデンサの寸法は一辺５ｍｍと、実施例１５より小
さくなったが、比誘電率の大きい誘電体を採用したため
、各々のコンデンサの容量は約０．２μＦと、実施例１
５とほぼ同じになった。すでに述べたように、０．１μ
Ｆ以上の容量があれば１００ＭＨｚ以上のノイズ低減の
効果があるので、本実施例のコンデンサの容量は、充分
大きい。 ［０１２７］ （実施例１７） 実施例１６では、ＢａＯ−ＰｂＯ−Ｎｄ２Ｏ３・４Ｔｉ
Ｏ２を誘電体として使用したが、本実施例では、バリウ
ムとチタンとタングステンの複合酸化物（Ｂａ０・４Ｔ
ｉＯ２・０ 、１ ＷＯｓ ）を用いた。次に合成方法
について説明する。 ［０１２８］ （ｉ）還流管付三ツロフラスコ（３００ｍｌ用）にバリ
ウム（Ｂ ａ） １．３７ ｇ （０，Ｏ１ｍｏ ｌ
）とイソプロピルアルコール（ｉ Ｃ３Ｃ３Ｈ７０Ｈ
）８０を入れ、オイルバスを用い、窒素中８０℃で３０
分間還流する。その結果、フラスコ内は、バリウムのア
ルコキシド（Ｂａ（ＯＣ３Ｈ７） ２）のアルコール溶
液になる。 （ｉｉ）この三ツロフラスコにチタンのアルコキシド（
Ｔｉ （ＯＣ３Ｈ７） ４） １１．３ｇ （０，０
４ｍｏ １）をイソプロピルアルコール（ｉ Ｃ３Ｃ
３Ｈ７０Ｈ）１００に溶解した溶液、及びタングステン
のアルコキシド（Ｗ （ＯＣ２Ｈ５） ５） ０．４
ｇ （０，ＯＯ１ｒｎｏ ｌ）をイソプロピルアルコー
ル（ｉ Ｃ３Ｃ３Ｈ７０Ｈ）５０に溶解し、窒素中、
８０℃で３０分間反応させた溶液をそれぞれ滴下ロート
に入れ装着する。 ［０１２９］ （ｉｉｉ）Ｔ ｉ （ＯＣ３Ｈ７） ４、及びＷ （
ＯＣ３Ｈ７）ｓの溶液を同時に１時間かけて滴下する。 滴下後、反応溶液を８０℃に保ち２時間撹拌する。
管をリービッヒ冷却管等に取り替え、減圧蒸留できる装
置とする。 ［０１２２］ （ｖｉ）この装置を用い、反応媒体であるイソプロピル
アルコール（ｉ Ｃ３Ｈ７０Ｈ）を蒸留除去し、反応
溶液を１００ｍ１まで濃縮する。 ［０１２３］ （ｖｉｉ）この濃縮溶液をスピンナを用い、塗布する。 （１回の塗布で約０．０１μｍの膜厚が得られる。完
全な連続膜にするため、本実施例では塗布回数を１０回
とした。） （ｖｉｉｉ）空気中４００℃で１時間熱処
理し、ＢａＯ・ＰｂＯ−Ｎｄ２Ｏ３・４ Ｔ ｉ ０２
の薄膜が完成する。 ［０１２４］本実施例のような複合酸化物は、蒸着やス
パッタリングといった通常の薄膜形成方法で形成するこ
とが難しい。その理由は、目的とする構造及び組成を基
板上で実現することが難しいことによる。例えば、目的
組成（ＢａＯ−ＰｂＯ−Ｎｄ２０３・４ＴｉＯ２）のタ
ーゲットによるスパッタリングでは、スパッタリングに
よるエネルギーで複合酸化物の結合が外れ、基板上には
、組成は近似しているが、構造の全く異なる物質が形成
される。また、目的組成をるつぼに入れて蒸着、或いは
エレクトロブレーティングをしようとすると、蒸発する
際に、スパッタリングと同じように構造が破壊される。 さらに、構成物間の蒸気圧の差によって蒸気圧の低いも
のが選択的に堆積する結果、組成までずれる。組成をず
らさないようにするには、複数の蒸発源から構成物を別
々に蒸発させる方法がある。この場合、基板上で複合酸
化物になる保証がない。また、真空雰囲気は、還元性を
持っており、スパッタリングでも、純粋のアルゴンでな
く、酸素を混入したガス雰囲気で行う必要があるが、こ
の酸素の作用は消極的、即ち、ターゲット中の酸素の離
脱を抑えるというものである。その点、イオンミキシン
グ法で、スパッタリング、或いは、イオンビームスパッ
タリング、蒸着で粒子が基板に飛来する途中の経路に酸
素イオンを照射して、酸化を促進する方法もある。この
場合には、原料として酸化物でなく金属元素のままでも
よく、蒸発のコントロールはやりやすい。しかし、この
場合でも、基板上の薄膜が目的の複合酸化物になってい
る保証がない。 ［０１２５］その点、本実施例の方法は、複合酸化物が
分解するほどの加熱工程を含まないので、比較的容易に
１μｍ以下の複合酸化物の薄膜を形成することができる
。本製法は、１μｍ以下の複合酸化物を、再現性よく作
製するための現在のところ唯一の方法である。 ［０１２６］本実施例のセラミック基板には、高速動作
のＬＳＩチップが１０個搭載される。すでに述べたよう
に、高速動作の回路では、雑音の発生源或いは雑音の影
響を受ける地点にできるだけ近い位置にコンデンサを配
置する必要がある。さらに、ＬＳＩ間で雑音の相互干渉
があってはならない。従って、本実施例では、ＬＳＩチ
ップ毎に、その直下にコンデンサを備えることにした。 すなわち、コンデンサを１０個備えた。そのため、一つ
のコンデンサの寸法は一辺５ｍｍと、実施例１５より小
さくなったが、比誘電率の大きい誘電体を採用したため
、各々のコンデンサの容量は約０．２μＦと、実施例１
５とほぼ同じになった。すでに述べたように、０．１μ
Ｆ以上の容量があれば１００ＭＨｚ以上のノイズ低減の
効果があるので、本実施例のコンデンサの容量は、充分
大きい。 ［０１２７］ （実施例１７） 実施例１６では、ＢａＯ−ＰｂＯ−Ｎｄ２Ｏ３・４Ｔｉ
Ｏ２を誘電体として使用したが、本実施例では、バリウ
ムとチタンとタングステンの複合酸化物（Ｂａ０・４Ｔ
ｉＯ２・０ 、１ ＷＯｓ ）を用いた。次に合成方法
について説明する。 ［０１２８］ （ｉ）還流管付三ツロフラスコ（３００ｍｌ用）にバリ
ウム（Ｂ ａ） １．３７ ｇ （０，Ｏ１ｍｏ ｌ
）とイソプロピルアルコール（ｉ Ｃ３Ｃ３Ｈ７０Ｈ
）８０を入れ、オイルバスを用い、窒素中８０℃で３０
分間還流する。その結果、フラスコ内は、バリウムのア
ルコキシド（Ｂａ（ＯＣ３Ｈ７） ２）のアルコール溶
液になる。 （ｉｉ）この三ツロフラスコにチタンのアルコキシド（
Ｔｉ （ＯＣ３Ｈ７） ４） １１．３ｇ （０，０
４ｍｏ １）をイソプロピルアルコール（ｉ Ｃ３Ｃ
３Ｈ７０Ｈ）１００に溶解した溶液、及びタングステン
のアルコキシド（Ｗ （ＯＣ２Ｈ５） ５） ０．４
ｇ （０，ＯＯ１ｒｎｏ ｌ）をイソプロピルアルコー
ル（ｉ Ｃ３Ｃ３Ｈ７０Ｈ）５０に溶解し、窒素中、
８０℃で３０分間反応させた溶液をそれぞれ滴下ロート
に入れ装着する。 ［０１２９］ （ｉｉｉ）Ｔ ｉ （ＯＣ３Ｈ７） ４、及びＷ （
ＯＣ３Ｈ７）ｓの溶液を同時に１時間かけて滴下する。 滴下後、反応溶液を８０℃に保ち２時間撹拌する。
【０１３０】
（ｉｖ）水（Ｈ２Ｏ） １．８ ｇ （０，１ｍｏ ｌ
）及び酢酸（ＣＨ３ＣＯＯＨ）４．２ｇ （０，０７ｍ
ｏ １）をイソプロピルアルコール（ｉ Ｃ３Ｃ３Ｈ
７０Ｈ）２０に溶解した溶液を滴下ロートを用い３０分
間かけて滴下する。
）及び酢酸（ＣＨ３ＣＯＯＨ）４．２ｇ （０，０７ｍ
ｏ １）をイソプロピルアルコール（ｉ Ｃ３Ｃ３Ｈ
７０Ｈ）２０に溶解した溶液を滴下ロートを用い３０分
間かけて滴下する。
【０１３１】
（ｖ）この反応溶液を８０℃で２時間撹拌した後、還流
管をリービッヒ冷却管等に取り替え、減圧蒸留できる装
置とする。 ［０１３２］ （ｖｉ）この装置を用い、反応媒体であるイソプロピル
アルコール（ｉ −Ｃ３Ｈ７０Ｈ）を蒸留除去し、反応
溶液を１００ｍ１まで濃縮する。 ［０１３３］ （ｖｉｉ）この濃縮溶液をスピンナを用い、塗布する。 （１回の塗布で約０．０１μｍの膜厚が得られる。完
全な連続膜にするため、本実施例では塗布回数を１０回
とした。） （ｖｉｉｉ）空気中４００℃で１時間熱処
理し、Ｂａ０・４ Ｔ ｉ ０２・０ 、１ ＷＯ３の
薄膜が完成する。 ［０１３４］本実施例では、構成元素が実施例１６より
少ないため、合成が容易である。その反面、１ギガヘル
ツにおける比誘電率が約６０と第２の実施例より小さか
った。 ［０１３５］実施例１６及び実施例１７では、バリウム
、ネオジウム、タングステンのアルコキシドが安定に存
在しない。イソプロピルアルコール中で加熱還流するこ
とで、これらのアルコキシドを生成することを見い出し
たため、これらの実施例が可能になった。 ［０１３６］ （実施例１８） 図２２−ａは、代表的なＮＴＬ回路である。図２２−ｂ
は、アクティブ・プルダウン付きＮＴＬ回路の回路図で
ある。通常のプルダウン機能のないＮＴＬ回路（図２２
ａ）では、出力が“ロー”′から“ハイ″になるとき（
即ち、Ｑｌが“オソ′から“オン′になるとき）、負荷
につながった浮遊容量（図ではＣＬ）に充電された電荷
は、出力端の抵抗（Ｒｐ ）で徐々に放電される。アク
ティブ・プルダウン付きＮＴＬ回路の特徴は、この放電
をトランジスタでアクティブに行う点にある。図２２−
ｂの右下のＱｐで表わされたトランジスタがプルダウン
用で、負荷につながった浮遊容量（図ではＣＬ ）の電
荷を強制的に放電する。その経路を図では曲がった矢印
で表示した。強制的に放電するため、通常のＮＴＬ回路
に比較して放電時の経過時間が小さく、高速化を図るこ
とができる。 ［０１３７］ところが、急激に放電するため放電時の電
流変化が大きく、電源電圧の変動を招きやすい。この変
動が雑音となって誤動作に結びつく。これを避けるため
、高速動作のコンデンサが必須となる。しかも、電流の
変化による電圧変化は、回路の誘導成分に比例するので
、コンデンサとアクティブ・プルダウン付きＮＴＬ回路
の距離を極力小さくし、その間の誘導成分を小さくしな
ければならない。そして何れのコンデンサも入力電流波
に充分追従する周波数特性を備えている必要がある。 セラミック基板と一体にすることでコンデンサの接続部
（リード等）によるインダクタンス成分の発生を抑える
ことができる結果、外付けのコンデンサに比べて雑音電
圧の発生が大幅に低減されていることが明白である。そ
れと同時に、コンデンサの容量が、最低０．１μＦ必要
であることも明らかである。 ［０１３８］次に図１のように、アクティブ・プルダウ
ン付きＮＴＬ回路の搭載されたＬＳＩチップ１の直下に
、高速動作のコンデンサ（容量０．５μＦ）を内蔵した
セラミック基板３を配置した。本実施例では、さらに、
セラミック基板３とＬＳＩチップ１との接続にワイヤボ
ンディングでなく、誘導成分の少ないフリップチップ接
続方式を採用して、ノイズ低減効果を確実なものにした
。その結果、Ｉ ＧＨｚにおけるノイズ発生は、１０ｍ
Ｖ以下に抑えられ、充分な動作マージンを確保すること
ができた。 ［０１３９］ （実施例１９） 静電容量が１μＦで、且つ誘電損失が０．８％のコンデ
ンサを半導体チップ当たり、且つ電源当たり１個ずつ持
つセラミック基板をスーパーコンピュータに実装した。 コンピュータ内部の一部を図２３に示す。実施例１５〜
１８で既に構造及び製法を説明したセラミック基板を装
着した半導体パッケージ４６は多層プリント基板４４に
三次元に装着され、コネクタによってプラッタに接続さ
れる。本実施例では上部プラッタと下部プラッタの二段
に構成され、下部プラッタの下方より冷却用空気が送ら
れ、両者のプラッタの間にクロスフローグリッド４５が
設けられ、冷却による温度のばらつきをなくすように工
夫される。 （０１４０１半導体パッケージ４６として、論理用パッ
ケージ、ＶＲ（ベクトルレジスタ）用パッケージ、主記
憶用パッケージ、拡張記憶用パッケージが用いられ、高
集積論理プラッタに装着される。 （０１４１１論理用パツケージには論理ＬＳＩ、ＲＡＭ
モジュール、ＶＲ用パッケージには、論理ＬＳＩ、ＶＲ
ＬＳ Ｉ、主記憶にＤＲＡＭ （ダイナミック ランダ
ムアクセス メモリ）等が用いられ、これらのパッケー
ジはプリント基板に表面実装、アキシャル実装９両面実
装等によって装着される。 ［０１４２１本実施例によれば、電源の電圧変動（ノイ
ズ）を波高値で１００ｍＶ以下に抑えることができた。 その結果、ＬＳＩの動作周波数ＩＧＨｚのスーパーコン
ピュータを得ることができた。 ［０１４３］
管をリービッヒ冷却管等に取り替え、減圧蒸留できる装
置とする。 ［０１３２］ （ｖｉ）この装置を用い、反応媒体であるイソプロピル
アルコール（ｉ −Ｃ３Ｈ７０Ｈ）を蒸留除去し、反応
溶液を１００ｍ１まで濃縮する。 ［０１３３］ （ｖｉｉ）この濃縮溶液をスピンナを用い、塗布する。 （１回の塗布で約０．０１μｍの膜厚が得られる。完
全な連続膜にするため、本実施例では塗布回数を１０回
とした。） （ｖｉｉｉ）空気中４００℃で１時間熱処
理し、Ｂａ０・４ Ｔ ｉ ０２・０ 、１ ＷＯ３の
薄膜が完成する。 ［０１３４］本実施例では、構成元素が実施例１６より
少ないため、合成が容易である。その反面、１ギガヘル
ツにおける比誘電率が約６０と第２の実施例より小さか
った。 ［０１３５］実施例１６及び実施例１７では、バリウム
、ネオジウム、タングステンのアルコキシドが安定に存
在しない。イソプロピルアルコール中で加熱還流するこ
とで、これらのアルコキシドを生成することを見い出し
たため、これらの実施例が可能になった。 ［０１３６］ （実施例１８） 図２２−ａは、代表的なＮＴＬ回路である。図２２−ｂ
は、アクティブ・プルダウン付きＮＴＬ回路の回路図で
ある。通常のプルダウン機能のないＮＴＬ回路（図２２
ａ）では、出力が“ロー”′から“ハイ″になるとき（
即ち、Ｑｌが“オソ′から“オン′になるとき）、負荷
につながった浮遊容量（図ではＣＬ）に充電された電荷
は、出力端の抵抗（Ｒｐ ）で徐々に放電される。アク
ティブ・プルダウン付きＮＴＬ回路の特徴は、この放電
をトランジスタでアクティブに行う点にある。図２２−
ｂの右下のＱｐで表わされたトランジスタがプルダウン
用で、負荷につながった浮遊容量（図ではＣＬ ）の電
荷を強制的に放電する。その経路を図では曲がった矢印
で表示した。強制的に放電するため、通常のＮＴＬ回路
に比較して放電時の経過時間が小さく、高速化を図るこ
とができる。 ［０１３７］ところが、急激に放電するため放電時の電
流変化が大きく、電源電圧の変動を招きやすい。この変
動が雑音となって誤動作に結びつく。これを避けるため
、高速動作のコンデンサが必須となる。しかも、電流の
変化による電圧変化は、回路の誘導成分に比例するので
、コンデンサとアクティブ・プルダウン付きＮＴＬ回路
の距離を極力小さくし、その間の誘導成分を小さくしな
ければならない。そして何れのコンデンサも入力電流波
に充分追従する周波数特性を備えている必要がある。 セラミック基板と一体にすることでコンデンサの接続部
（リード等）によるインダクタンス成分の発生を抑える
ことができる結果、外付けのコンデンサに比べて雑音電
圧の発生が大幅に低減されていることが明白である。そ
れと同時に、コンデンサの容量が、最低０．１μＦ必要
であることも明らかである。 ［０１３８］次に図１のように、アクティブ・プルダウ
ン付きＮＴＬ回路の搭載されたＬＳＩチップ１の直下に
、高速動作のコンデンサ（容量０．５μＦ）を内蔵した
セラミック基板３を配置した。本実施例では、さらに、
セラミック基板３とＬＳＩチップ１との接続にワイヤボ
ンディングでなく、誘導成分の少ないフリップチップ接
続方式を採用して、ノイズ低減効果を確実なものにした
。その結果、Ｉ ＧＨｚにおけるノイズ発生は、１０ｍ
Ｖ以下に抑えられ、充分な動作マージンを確保すること
ができた。 ［０１３９］ （実施例１９） 静電容量が１μＦで、且つ誘電損失が０．８％のコンデ
ンサを半導体チップ当たり、且つ電源当たり１個ずつ持
つセラミック基板をスーパーコンピュータに実装した。 コンピュータ内部の一部を図２３に示す。実施例１５〜
１８で既に構造及び製法を説明したセラミック基板を装
着した半導体パッケージ４６は多層プリント基板４４に
三次元に装着され、コネクタによってプラッタに接続さ
れる。本実施例では上部プラッタと下部プラッタの二段
に構成され、下部プラッタの下方より冷却用空気が送ら
れ、両者のプラッタの間にクロスフローグリッド４５が
設けられ、冷却による温度のばらつきをなくすように工
夫される。 （０１４０１半導体パッケージ４６として、論理用パッ
ケージ、ＶＲ（ベクトルレジスタ）用パッケージ、主記
憶用パッケージ、拡張記憶用パッケージが用いられ、高
集積論理プラッタに装着される。 （０１４１１論理用パツケージには論理ＬＳＩ、ＲＡＭ
モジュール、ＶＲ用パッケージには、論理ＬＳＩ、ＶＲ
ＬＳ Ｉ、主記憶にＤＲＡＭ （ダイナミック ランダ
ムアクセス メモリ）等が用いられ、これらのパッケー
ジはプリント基板に表面実装、アキシャル実装９両面実
装等によって装着される。 ［０１４２１本実施例によれば、電源の電圧変動（ノイ
ズ）を波高値で１００ｍＶ以下に抑えることができた。 その結果、ＬＳＩの動作周波数ＩＧＨｚのスーパーコン
ピュータを得ることができた。 ［０１４３］
【発明の効果】演算の高速化のために、信号の立上りを
速くすればするほどノイズ成分の中で立上りの速い成分
の比率が大きくなっていき、この立上りの速い成分を除
去できなければ、計算機は正常に動作できなくなる。 ［０１４４］本発明によれば、従来の方式では取り除く
ことができなかった立上りの速いノイズ成分も除去する
ことができる。従って、演算処理に使用される信号の立
上りを速くすることができ、計算機の演算速度の高速化
が達成できる。
速くすればするほどノイズ成分の中で立上りの速い成分
の比率が大きくなっていき、この立上りの速い成分を除
去できなければ、計算機は正常に動作できなくなる。 ［０１４４］本発明によれば、従来の方式では取り除く
ことができなかった立上りの速いノイズ成分も除去する
ことができる。従って、演算処理に使用される信号の立
上りを速くすることができ、計算機の演算速度の高速化
が達成できる。
【図１】キャリア基板上に薄膜コンデンサを形成した断
面図である。
面図である。
【図２】キャリア基板上にコンデンサを形成したパッケ
ージの概要を示す図である。
ージの概要を示す図である。
【図３】モジュールの概要を示す図である。
【図４】信号の論理振幅とノイズ波形とを示す図である
。
。
【図５１ＬＳＩのポンディングパッドからコンデンサま
でのインダクタンスとノイズ量ｖ１ との関係を示す図
である。 【図６】コンデンサ自身のインダクタンスとノイズ量Ｖ
１との関係を示す図である。
でのインダクタンスとノイズ量ｖ１ との関係を示す図
である。 【図６】コンデンサ自身のインダクタンスとノイズ量Ｖ
１との関係を示す図である。
【図７】キャパシタンスとノイズ量との関係を示す図で
ある。
ある。
【図８】コンデンサの誘電体厚さとコンデンサ自身のも
つインダクタンスとの関係を示す図である。
つインダクタンスとの関係を示す図である。
【図９］ ＢｉＣＭＯ３回路におけるインダクタンスと
ノイズ量との関係を示す図である。 【図１０】モジュール基板上に薄膜コンデンサを形成し
た場合の概要図である。
ノイズ量との関係を示す図である。 【図１０】モジュール基板上に薄膜コンデンサを形成し
た場合の概要図である。
【図１１】薄膜コンデンサを分割して形成した場合の概
要図である。
要図である。
【図１２］ＴＡＢ接続にコンデンサを形成した構造の概
要図である。 【図１３】ワイヤボンディング接続にコンデンサを形成
した構造の概要図である。
要図である。 【図１３】ワイヤボンディング接続にコンデンサを形成
した構造の概要図である。
【図１４】キャリア基板上に薄膜抵抗と薄膜コンデンサ
とを形成した構造の概要図である。
とを形成した構造の概要図である。
【図１５】キャリア基板上にコンデンサを形成した場合
の接続構造の概要図である。
の接続構造の概要図である。
【図１６】キャリア基板の表裏面にコンデンサと薄膜抵
抗とを形成した構造の概要図である。
抗とを形成した構造の概要図である。
【図１７】薄膜抵抗と薄膜コンデンサとを同一基板上に
形成した構造の概要図である。
形成した構造の概要図である。
【図１８】本発明による実施例を示す断面図である。
【図１９】本発明による実施例を示す部分断面図である
。
。
【図２０】コンデンサを内蔵した基板の概要を示す断面
図である。
図である。
【図２１】基板上に形成したコンデンサの概要を示す断
面図である。
面図である。
【図２２】代表的なＮＴＬ回路の回路図及びアクティブ
・プルダウン付ＮＴＬ回路の回路図である。
・プルダウン付ＮＴＬ回路の回路図である。
【図２３】本発明のコンデンサ内蔵基板を採用したコン
ピュータの一部の概要図である。
ピュータの一部の概要図である。
１・・・ＬＳＩ、２・・・フリップチップ接続、３・・
・セラミック基板、４・・・スルーホール、５・・・ポ
ンディングパッド、６・・・絶縁層、７・・・電極Ａ、
７”・・・電極Ｂ、８・・・誘電体、９・・・はんだ、
１０・・・ＡＩＮキャップ、１１・・・コンデンサ、１
２・・・セラミック多層回路基板、１３・・・電気入出
力用ピン、１４・・・導体配線、１５・・・電源層、１
６・・・冷却フィン、１７・・・フィルム、１８・・・
フィルムリード、１９・・・銅−ポリイミド薄膜多層回
路、２０・・・熱伝導グリース、２１・・・Ａｕ−８ｎ
接合、２２・・・ワイヤ、２３・・・ポリイミド、２４
・・・薄膜抵抗、２５・・・タンタル電極、２６・・・
ＡＩＮ基板、２８・・・表面粗さ吸収層、２９・・・コ
ンデンサ内配線、３０・・・コンデンサ内絶縁層、３１
・・・コンデンサ部品、３２・・・ガラス層、３３・・
・接続用突起、３４・・・コンデンサ貫通配線、３５・
・・五酸化タンタル、３６・・・アルミニウム電極、３
７・・・ガラス、３８・・・アルミナ基板、３９・・・
ムライト基板、４０・・・アルミニウム電極配線、４１
・・・アルミニウム貫通配線、４２・・・ポリイミド、
４３・・・バリウム・鉛・ネオジウム・チタンの複合酸
化物、４４・・・多層プリント基板、４５・・・クロス
フローグリッド、４６・・・半導体パッケージ。
・セラミック基板、４・・・スルーホール、５・・・ポ
ンディングパッド、６・・・絶縁層、７・・・電極Ａ、
７”・・・電極Ｂ、８・・・誘電体、９・・・はんだ、
１０・・・ＡＩＮキャップ、１１・・・コンデンサ、１
２・・・セラミック多層回路基板、１３・・・電気入出
力用ピン、１４・・・導体配線、１５・・・電源層、１
６・・・冷却フィン、１７・・・フィルム、１８・・・
フィルムリード、１９・・・銅−ポリイミド薄膜多層回
路、２０・・・熱伝導グリース、２１・・・Ａｕ−８ｎ
接合、２２・・・ワイヤ、２３・・・ポリイミド、２４
・・・薄膜抵抗、２５・・・タンタル電極、２６・・・
ＡＩＮ基板、２８・・・表面粗さ吸収層、２９・・・コ
ンデンサ内配線、３０・・・コンデンサ内絶縁層、３１
・・・コンデンサ部品、３２・・・ガラス層、３３・・
・接続用突起、３４・・・コンデンサ貫通配線、３５・
・・五酸化タンタル、３６・・・アルミニウム電極、３
７・・・ガラス、３８・・・アルミナ基板、３９・・・
ムライト基板、４０・・・アルミニウム電極配線、４１
・・・アルミニウム貫通配線、４２・・・ポリイミド、
４３・・・バリウム・鉛・ネオジウム・チタンの複合酸
化物、４４・・・多層プリント基板、４５・・・クロス
フローグリッド、４６・・・半導体パッケージ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
Claims (26)
- 【請求項１】セラミック絶縁材料からなる絶縁部と導体
配線とからなるセラミック回路基板上に、有機物と導体
配線とからなる薄膜回路が形成され、電気的接続部を介
してＬＳＩが搭載された構造であって、前記セラミック
回路基板と前記電気的接続部との間に、コンデンサが形
成されていることを特徴とするコンデンサ内蔵基板。 - 【請求項２】セラミック絶縁材料からなる絶縁部と導体
配線とからなるセラミック回路基板上に、有機物と導体
配線とからなる薄膜回路が形成され、電気的接続部を介
してＬＳＩが搭載された構造であって、前記薄膜回路内
部にコンデンサが形成されていることを特徴とするコン
デンサ内蔵基板。 - 【請求項３】セラミック絶縁材料からなる絶縁部と導体
配線とからなるセラミック回路基板上に、有機物と導体
配線とからなる薄膜回路が形成され、電気的接続部を介
してＬＳＩが搭載された構造であって、前記セラミック
回路基板と前記薄膜回路との間に、コンデンサが形成さ
れていることを特徴とするコンデンサ内蔵基板。 - 【請求項４】セラミック絶縁材料からなる絶縁部と導体
配線とからなるセラミック回路基板上に、有機物と導体
配線とからなる薄膜回路及び有機物からなる保護膜が形
成され、電気的接続部を介してＬＳＩが搭載された構造
であって、前記薄膜回路と前記保護膜との間に、コンデ
ンサが形成されていることを特徴とするコンデンサ内蔵
基板。 - 【請求項５】セラミック絶縁材料からなる絶縁部と導体
配線とからなり、スルーホールを有するセラミック回路
基板上に、電気的接続部を介してＬＳＩが搭載された構
造であって、前記セラミック回路基板表面にコンデンサ
が形成され、該コンデンサの誘電体部分を前記スルーホ
ールが貫通していることを特徴とするコンデンサ内蔵基
板。 - 【請求項６】前記コンデンサが、前記電気的接続部の直
下に位置することを特徴とする請求項１乃至５記載のコ
ンデンサ内蔵基板。 - 【請求項７】セラミック絶縁材料からなる絶縁部と導体
配線とからなるセラミック回路基板上に、有機物と導体
配線とからなる薄膜回路が形成され、電気的接続部を介
して複数種の電源系を有するＬＳＩが搭載された構造で
あって、前記セラミック回路基板と前記電気的接続部と
の間にコンデンサが形成され、該ＬＳＩの複数種の電源
系に対応する同じ種の電位の接続部が電気的に短絡され
た場合に、前記電気的接続部と前記コンデンサの電極と
の間のインダクタンスが、それぞれ０．０５ｎＨ以下で
あることを特徴とするコンデンサ内蔵基板。 - 【請求項８】前記複数種の電源系における電気的接続部
とコンデンサの電極との間のそれぞれのインダクタンス
及び前記コンデンサ自身のインダクタンスの和が、０゜
２ｎＨ以下であることを特徴とする請求項７記載のコン
デンサ内蔵基板。 - 【請求項９】セラミック絶縁材料からなる絶縁部と導体
配線とからなるセラミック回路基板上に、有機物と導体
配線とからなる薄膜回路が形成され、電気的接続部を介
して複数種の電源系を有するＬＳＩが搭載された構造で
あって、前記セラミック回路基板と前記電気的接続部と
の間にコンデンサが形成され、該ＬＳＩの複数種の電源
系に対応する同じ種の電位の接続部が電気的に短絡され
ない場合に、前記電気的接続部のうちの一つから、対応
するコンデンサの電極までのインダクタンスが、１ｎＨ
以下であることを特徴とするコンデンサ内蔵基板。 - 【請求項１０】前記コンデンサ自身のインダクタンスが
０．２ｎＨ以下であることを特徴とする請求項７または
９記載のコンデンサ内蔵基板。 - 【請求項１１】前記コンデンサの容儀が５ｎＦ以上であ
ることを特徴とする請求項７または９記載のコンデンサ
内蔵基板。 - 【請求項１２】セラミック絶縁材料からなる絶縁部と導
体配線とからなるセラミック回路基板上に、有機物と導
体配線とからなる薄膜回路が形成され、電気的接続部を
介してＬＳＩが搭載され、前記セラミック回路基板と前
記電気的接続部との間にコンデンサが形成され、該ＬＳ
Ｉの電源ラインと前記コンデンサとが接続された構造で
あって、前記電気的接続部と前記コンデンサとの間の距
離が０．１ｍｍ以下であることを特徴とするコンデンサ
内蔵基板。 - 【請求項１３】前記コンデンサを形成している誘電体層
の厚さが５０μｍ以下であることを特徴とする請求項１
２記載のコンデンサ内蔵基板。 - 【請求項１４】前記コンデンサを形成している誘電体層
の厚さが５μｍ以下である薄膜からなることを特徴とす
る請求項１２記載のコンデンサ内蔵基板。 - 【請求項１５】前記コンデンサが複数個に分割されてい
ることを特徴とする請求項１２記載のコンデンサ内蔵基
板。 - 【請求項１６】セラミック絶縁材料からなる絶縁部と導
体配線とからなるセラミック回路基板上に、有機物と導
体配線とからなる薄膜回路が形成され、電気的接続部を
介して複数種の電源系を有するＬＳＩが搭載された構造
であって、前記セラミック回路基板と前記電気的接続部
との間にコンデンサが形成され、該ＬＳＩの複数種の電
源系に対応する同じ種の電位の接続部が電気的に短絡さ
れた場合に、前記電気的接続部から前記コンデンサ側を
見た場合のインピーダンスの大きさが、主要なノイズ成
分の周波数領域において２Ω以下であることを特徴とす
るコンデンサ内蔵基板。 - 【請求項１７】前記周波数領域が、０．５〜１．５ＧＨ
ｚであることを特徴とする請求項１６記載のコンデンサ
内蔵基板。 - 【請求項１８】前記複数種の電源系のうちの一つに関す
るインピーダンスの大きさが、０．５〜１．５ＧＨｚ
の周波数領域において１０Ω以下であることを特徴とす
る請求項１６記載のコンデンサ内蔵基板。 - 【請求項１９】セラミック絶縁材料からなる絶縁部と導
体配線とからなり、スルーホールを有するセラミック回
路基板の、一方の面にコンデンサを形成し、該コンデン
サ形成面に対して裏面にポリイミド絶縁層と薄膜抵抗と
からなる終端抵抗を形成したことを特徴とするコンデン
サ内蔵基板。 - 【請求項２０】セラミック絶縁材料からなる絶縁部と導
体配線とからなり、スルーホールを有するセラミック回
路基板上に、ポリイミド絶縁層と薄膜抵抗とからなる終
端抵抗を形成し、該終端抵抗上に誘電体として有機物を
適用した薄膜コンデンサを形成したことを特徴とするコ
ンデンサ内蔵基板。 - 【請求項２１】前記スルーホールピッチが５００μｍ以
下であることを特徴とする請求項１９または２０記載の
コンデンサ内蔵基板。 - 【請求項２２】誘電体とその両面に形成された電極とか
らなり、前記誘電体部分を貫通するスルーホールが形成
されたコンデンサであって、前記電極間距離が５μｍ以
下であることを特徴とするコンデンサ。 - 【請求項２３】セラミック絶縁材料からなる絶縁部と導
体配線とからなり、スルーホールが形成された二つのセ
ラミック回路基板を有し、該セラミック回路基板の一方
にポリイミド層と薄膜抵抗とからなる終端抵抗を形成し
、もう一方にコンデンサを形成し、ＬＳ Ｉ、コンデン
サを形成した基板、終端抵抗を形成した基板の順に配置
し、はんだで接続したことを特徴とする実装構造。 - 【請求項２４】マシンサイクルが１０ｎｓ以下であって
、請求項１乃至２１記載のコンデンサ内蔵基板を有する
ことを特徴とする電子計算機。 - 【請求項２５】セラミック絶縁材料からなる絶縁部と導
体配線とからなり、平坦化されたセラミック基板上に、
電極の形成、パターニング、誘電体の形成、パターニン
グ、電極の形成、パターニングの工程を順次行うことを
特徴とするコンデンサの製造方法。 - 【請求項２６】セラミック絶縁材料からなる絶縁部と導
体配線とからなるセラミック回路基板上に、タンタルの
アルコキシドをアルコールと共に加熱しながら撹拌し、
さらに水及び酢酸を加えて窒素中で撹拌して前記アルコ
キシドを加水分解し、得られた濃縮液を塗布することに
よって、厚さ０．１乃至１μｍの五酸化タンタルの薄膜
を形成することを特徴とする請求項１乃至２１記載のコ
ンデンサ内蔵基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3017451A JPH04211191A (ja) | 1990-02-09 | 1991-02-08 | 実装構造体 |
| US07/832,332 US5177670A (en) | 1991-02-08 | 1992-02-07 | Capacitor-carrying semiconductor module |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2829490 | 1990-02-09 | ||
| JP2-28294 | 1990-02-09 | ||
| JP3017451A JPH04211191A (ja) | 1990-02-09 | 1991-02-08 | 実装構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04211191A true JPH04211191A (ja) | 1992-08-03 |
Family
ID=26353954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3017451A Pending JPH04211191A (ja) | 1990-02-09 | 1991-02-08 | 実装構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04211191A (ja) |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0617568A1 (en) * | 1993-03-22 | 1994-09-28 | Compaq Computer Corporation | Capacitor mounting structure for printed circuit boards |
| US6252177B1 (en) | 1998-02-18 | 2001-06-26 | Compaq Computer Corporation | Low inductance capacitor mounting structure for capacitors of a printed circuit board |
| WO2001048820A1 (fr) * | 1999-12-24 | 2001-07-05 | Fujitsu Limited | Dispositif en semi-conducteur comportant une puce nue de semi-conducteur montee par soudage par billes, et element de carte a condensateur en couche mince pour puce nue de semi-conducteur montee par soudage par billes |
| JP2002094247A (ja) * | 2000-09-14 | 2002-03-29 | Sony Corp | 高周波モジュール装置及びその製造方法 |
| JP2002246707A (ja) * | 2001-02-16 | 2002-08-30 | Dainippon Printing Co Ltd | ウェットエッチングされた絶縁体及び電子回路部品 |
| US6476459B2 (en) * | 1998-07-15 | 2002-11-05 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit device with capacitor formed under bonding pad |
| JP2003023271A (ja) * | 2001-03-21 | 2003-01-24 | Siemens Ag | 電子装置 |
| US6515324B2 (en) | 2000-09-08 | 2003-02-04 | Nec Corporation | Capacitor, capacitor mounting structure, method for manufacturing same, semiconductor device, and method for manufacturing same |
| JP2005033176A (ja) * | 2003-06-20 | 2005-02-03 | Ngk Spark Plug Co Ltd | コンデンサ及びコンデンサの製造方法 |
| JP2005033195A (ja) * | 2003-06-20 | 2005-02-03 | Ngk Spark Plug Co Ltd | コンデンサ及びコンデンサの製造方法 |
| JP2005136396A (ja) * | 2003-10-06 | 2005-05-26 | Ngk Spark Plug Co Ltd | 薄膜電子部品用セラミック基板及びその製造方法並びにこれを用いた薄膜電子部品 |
| JP2005276860A (ja) * | 2004-03-22 | 2005-10-06 | Kyocera Corp | 多数個取り配線基板 |
| JP2006121086A (ja) * | 2004-10-18 | 2006-05-11 | E I Du Pont De Nemours & Co | 容量性／抵抗性デバイス、有機誘電ラミネート、およびそのようなデバイスを組み込むプリント配線板、ならびにその作製の方法 |
| US7072168B2 (en) | 2003-07-14 | 2006-07-04 | Shinko Electric Industries Co., Ltd. | Capacitor device and method of manufacturing the same |
| JP2007103736A (ja) * | 2005-10-05 | 2007-04-19 | Tdk Corp | 電子部品、半導体装置およびその電子部品の製造方法 |
| US7224040B2 (en) | 2003-11-28 | 2007-05-29 | Gennum Corporation | Multi-level thin film capacitor on a ceramic substrate |
| JP2007243229A (ja) * | 2007-06-25 | 2007-09-20 | Fujitsu Ltd | 半導体装置 |
| US7355290B2 (en) | 2005-09-30 | 2008-04-08 | Fujitsu Limited | Interposer and method for fabricating the same |
| US7405366B2 (en) | 2005-09-30 | 2008-07-29 | Fujitsu Limited | Interposer and electronic device fabrication method |
| US7439199B2 (en) | 2004-07-15 | 2008-10-21 | Fujitsu Limited | Capacitive element, method of manufacture of the same, and semiconductor device |
| US7863524B2 (en) | 2006-09-26 | 2011-01-04 | Fujitsu Limited | Interposer and method for manufacturing the same |
| US8203198B2 (en) | 2006-03-01 | 2012-06-19 | Fujitsu Limited | Thin film capacitor device used for a decoupling capacitor and having a resistor inside |
| JP2013531385A (ja) * | 2010-06-29 | 2013-08-01 | クアルコム，インコーポレイテッド | 積層ｉｃ用の埋込み型受動デバイスを含む一体型電圧調整器 |
| JPWO2016162938A1 (ja) * | 2015-04-07 | 2017-08-31 | 株式会社野田スクリーン | 半導体装置 |
-
1991
- 1991-02-08 JP JP3017451A patent/JPH04211191A/ja active Pending
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5459642A (en) * | 1993-03-22 | 1995-10-17 | Compaq Computer Corp. | Capacitor mounting structure for printed circuit boards |
| EP0617568A1 (en) * | 1993-03-22 | 1994-09-28 | Compaq Computer Corporation | Capacitor mounting structure for printed circuit boards |
| US6252177B1 (en) | 1998-02-18 | 2001-06-26 | Compaq Computer Corporation | Low inductance capacitor mounting structure for capacitors of a printed circuit board |
| US6476459B2 (en) * | 1998-07-15 | 2002-11-05 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit device with capacitor formed under bonding pad |
| WO2001048820A1 (fr) * | 1999-12-24 | 2001-07-05 | Fujitsu Limited | Dispositif en semi-conducteur comportant une puce nue de semi-conducteur montee par soudage par billes, et element de carte a condensateur en couche mince pour puce nue de semi-conducteur montee par soudage par billes |
| US6891247B2 (en) | 1999-12-24 | 2005-05-10 | Fujitsu Limited | Semiconductor device including semiconductor bare chip mounted by flip-chip bonding, and board member with thin-film structure capacitor for semiconductor bare chip mounted by flip-chip bonding |
| US6515324B2 (en) | 2000-09-08 | 2003-02-04 | Nec Corporation | Capacitor, capacitor mounting structure, method for manufacturing same, semiconductor device, and method for manufacturing same |
| JP2002094247A (ja) * | 2000-09-14 | 2002-03-29 | Sony Corp | 高周波モジュール装置及びその製造方法 |
| JP4529262B2 (ja) * | 2000-09-14 | 2010-08-25 | ソニー株式会社 | 高周波モジュール装置及びその製造方法 |
| JP2002246707A (ja) * | 2001-02-16 | 2002-08-30 | Dainippon Printing Co Ltd | ウェットエッチングされた絶縁体及び電子回路部品 |
| JP2003023271A (ja) * | 2001-03-21 | 2003-01-24 | Siemens Ag | 電子装置 |
| JP2005033176A (ja) * | 2003-06-20 | 2005-02-03 | Ngk Spark Plug Co Ltd | コンデンサ及びコンデンサの製造方法 |
| JP2005033195A (ja) * | 2003-06-20 | 2005-02-03 | Ngk Spark Plug Co Ltd | コンデンサ及びコンデンサの製造方法 |
| US7072168B2 (en) | 2003-07-14 | 2006-07-04 | Shinko Electric Industries Co., Ltd. | Capacitor device and method of manufacturing the same |
| JP4668577B2 (ja) * | 2003-10-06 | 2011-04-13 | 日本特殊陶業株式会社 | 薄膜電子部品用セラミック基板及びその製造方法並びにこれを用いた薄膜電子部品 |
| JP2005136396A (ja) * | 2003-10-06 | 2005-05-26 | Ngk Spark Plug Co Ltd | 薄膜電子部品用セラミック基板及びその製造方法並びにこれを用いた薄膜電子部品 |
| US7224040B2 (en) | 2003-11-28 | 2007-05-29 | Gennum Corporation | Multi-level thin film capacitor on a ceramic substrate |
| JP4502675B2 (ja) * | 2004-03-22 | 2010-07-14 | 京セラ株式会社 | 多数個取り配線基板 |
| JP2005276860A (ja) * | 2004-03-22 | 2005-10-06 | Kyocera Corp | 多数個取り配線基板 |
| US8264063B2 (en) | 2004-07-15 | 2012-09-11 | Fujitsu Limited | Capacitive element, method of manufacture of the same, and semiconductor device |
| US7439199B2 (en) | 2004-07-15 | 2008-10-21 | Fujitsu Limited | Capacitive element, method of manufacture of the same, and semiconductor device |
| JP2006121086A (ja) * | 2004-10-18 | 2006-05-11 | E I Du Pont De Nemours & Co | 容量性／抵抗性デバイス、有機誘電ラミネート、およびそのようなデバイスを組み込むプリント配線板、ならびにその作製の方法 |
| US7405366B2 (en) | 2005-09-30 | 2008-07-29 | Fujitsu Limited | Interposer and electronic device fabrication method |
| US7937830B2 (en) | 2005-09-30 | 2011-05-10 | Fujitsu Limited | Interposer and electronic device fabrication method |
| US7355290B2 (en) | 2005-09-30 | 2008-04-08 | Fujitsu Limited | Interposer and method for fabricating the same |
| US7614142B2 (en) | 2005-09-30 | 2009-11-10 | Fujitsu Limited | Method for fabricating an interposer |
| JP2007103736A (ja) * | 2005-10-05 | 2007-04-19 | Tdk Corp | 電子部品、半導体装置およびその電子部品の製造方法 |
| US8203198B2 (en) | 2006-03-01 | 2012-06-19 | Fujitsu Limited | Thin film capacitor device used for a decoupling capacitor and having a resistor inside |
| US7863524B2 (en) | 2006-09-26 | 2011-01-04 | Fujitsu Limited | Interposer and method for manufacturing the same |
| US8479386B2 (en) | 2006-09-26 | 2013-07-09 | Fujitsu Limited | Method for manufacturing interposer |
| JP2007243229A (ja) * | 2007-06-25 | 2007-09-20 | Fujitsu Ltd | 半導体装置 |
| JP4538473B2 (ja) * | 2007-06-25 | 2010-09-08 | 富士通株式会社 | 半導体装置 |
| JP2013531385A (ja) * | 2010-06-29 | 2013-08-01 | クアルコム，インコーポレイテッド | 積層ｉｃ用の埋込み型受動デバイスを含む一体型電圧調整器 |
| US9048112B2 (en) | 2010-06-29 | 2015-06-02 | Qualcomm Incorporated | Integrated voltage regulator with embedded passive device(s) for a stacked IC |
| US9349692B2 (en) | 2010-06-29 | 2016-05-24 | Qualcomm Incorporated | Integrated voltage regulator with embedded passive device(s) for a stacked IC |
| JPWO2016162938A1 (ja) * | 2015-04-07 | 2017-08-31 | 株式会社野田スクリーン | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04211191A (ja) | 実装構造体 | |
| US5177670A (en) | Capacitor-carrying semiconductor module | |
| JP4211210B2 (ja) | コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法 | |
| US7701052B2 (en) | Power core devices | |
| KR100754714B1 (ko) | 전력 코어 장치 및 그 제조 방법 | |
| US6370012B1 (en) | Capacitor laminate for use in printed circuit board and as an interconnector | |
| US7025607B1 (en) | Capacitor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate | |
| US7897877B2 (en) | Capacitive substrate | |
| JP4613416B2 (ja) | 半導体装置およびその実装方法 | |
| US6262477B1 (en) | Ball grid array electronic package | |
| JP2002260959A (ja) | 積層コンデンサとその製造方法およびこのコンデンサを用いた半導体装置、電子回路基板 | |
| US8474126B2 (en) | Manufacturing method of semiconductor device | |
| KR100816623B1 (ko) | 전력 코어 장치 및 그 제조 방법 | |
| JP2002008942A (ja) | コンデンサ装置、コンデンサ装置の製造方法及びコンデンサ装置が実装されたモジュール | |
| JP2001308222A (ja) | 実装基板 | |
| US20120228014A1 (en) | Circuitized substrate with internal thin film capacitor and method of making same | |
| JPH11214249A (ja) | 薄膜コンデンサ | |
| KR100515405B1 (ko) | 커패시터 내장형의 플립칩 기판의 제조방법 | |
| CN100521168C (zh) | 中间基板 | |
| JP2001244367A (ja) | 電気素子内蔵配線基板 | |
| JP2002043762A (ja) | 多層配線基板 | |
| JPH06851Y2 (ja) | セラミック多層配線基板 | |
| JPS63239970A (ja) | 半導体装置 | |
| JPS59108397A (ja) | 高容量コンデンサを備えたアルミナ配線基板 | |
| JP2002093940A (ja) | 多層配線基板 |