JP2002094247A - 高周波モジュール装置及びその製造方法 - Google Patents

高周波モジュール装置及びその製造方法

Info

Publication number
JP2002094247A
JP2002094247A JP2000280632A JP2000280632A JP2002094247A JP 2002094247 A JP2002094247 A JP 2002094247A JP 2000280632 A JP2000280632 A JP 2000280632A JP 2000280632 A JP2000280632 A JP 2000280632A JP 2002094247 A JP2002094247 A JP 2002094247A
Authority
JP
Japan
Prior art keywords
layer
frequency
forming
base substrate
module device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000280632A
Other languages
English (en)
Other versions
JP4529262B2 (ja
Inventor
Akihiko Okuhora
明彦 奥洞
Takeshi Ogawa
剛 小川
Hirokazu Nakayama
浩和 中山
Yoichi Oya
洋一 大矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000280632A priority Critical patent/JP4529262B2/ja
Priority to TW090122510A priority patent/TW519801B/zh
Priority to US09/951,148 priority patent/US6714422B2/en
Priority to EP01307804A priority patent/EP1189345A3/en
Priority to KR1020010056890A priority patent/KR100828244B1/ko
Publication of JP2002094247A publication Critical patent/JP2002094247A/ja
Priority to US10/225,800 priority patent/US6797890B2/en
Application granted granted Critical
Publication of JP4529262B2 publication Critical patent/JP4529262B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 高精度、高機能で薄型化され、パッケージの
小型化、低価格を図るようにする。 【解決手段】 耐熱特性や高周波特性を有する有機基材
により成形したコア基材５の第１の主面５ａ上にパター
ン配線層６を形成するとともに最上層に平坦化処理を施
して高周波素子層形成面３を形成してなるベース基板部
２と、高周波素子層形成面３上に、薄膜技術或いは厚膜
技術によって形成され、誘電絶縁層３０を介してベース
基板部２側から電源或いは信号の供給を受ける抵抗体２
７、キャパシタ２６からなる受動素子を層内に構成した
高周波素子層部４とからなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えばパーソナル
コンピュータ、携帯電話機、オーディオ機器等の各種電
子機器に好適に搭載され、情報通信機能やストレージ機
能等を有して超小型通信機能モジュールを構成する高周
波モジュール装置及びその製造方法に関する。
【０００２】
【従来の技術】例えば、音楽、音声或いは画像等の各種
情報は、近年、データのデジタル化に伴ってパーソナル
コンピュータやモバイルコンピュータ等によっても手軽
に扱えるようになっている。また、これらの情報は、音
声コーデック技術や画像コーデック技術により帯域圧縮
が図られて、デジタル通信やデジタル放送により各種の
通信端末機器に対して容易にかつ効率的に配信される環
境が整いつつある。例えば、オーディオ・ビデオデータ
（ＡＶデータ）は、携帯電話機によって屋外での受信も
可能である。
【０００３】ところで、データ等の送受信システムは、
家庭を始めとして小規模な地域内においても好適なネッ
トワークシステムの提案によって、様々に活用されるよ
うになっている。ネットワークシステムとしては、例え
ばIEEE802.1aで提案されているような５ＧＨｚ帯域の狭
域無線通信システム、IEEE802.1bで提案されているよう
な２．４５帯域の無線ＬＡＮシステム或いはBluetoohと
称される近距離無線通信システム等の種々の次世代ワイ
ヤレスシステムが注目されている。データ等の送受信シ
ステムは、かかるワイヤレスネットワークシステムを有
効に利用して、家庭内や屋外等の様々な場所において手
軽にかつ中継装置等を介することなく様々なデータの授
受、インターネット網へのアクセスやデータの送受信が
可能となる。
【０００４】一方、データ等の送受信システムにおいて
は、小型軽量で携帯可能であり上述した通信機能を有す
る通信端末機器の実現が必須となる。通信端末機器にお
いては、送受信部においてアナログの高周波信号の変復
調処理を行うことが必要であることから、一般に図２３
に示すような送受信信号からいったん中間周波数に変換
するようにしたスーパーへテロダイン方式による高周波
送受信回路１００が備えられる。
【０００５】高周波送受信回路１００には、アンテナや
切替スイッチを有して情報信号を受信或いは送信するア
ンテナ部１０１と、送信と受信との切替を行う送受信切
替器１０２とが備えられる。高周波送受信回路１００に
は、周波数変換回路部１０３や復調回路部１０４等から
なる受信回路部１０５が備えられる。高周波送受信回路
１００には、パワーアンプ１０６やドライブアンプ１０
７及び変調回路部１０８等からなる送信回路部１０９が
備えられる。高周波送受信回路１００には、受信回路部
１０５や送信回路部１０９に基準周波数を供給する基準
周波数生成回路部が備えられる。
【０００６】かかる高周波送受信回路１００において
は、詳細を省略するが、各段間にそれぞれ介挿された種
々のフィルタ、局発装置（ＶＣＯ）、ＳＡＷフィルタ等
の大型機能部品や、整合回路或いはバイアス回路等の高
周波アナログ回路に特有なインダクタ、抵抗、キャパシ
タ等の受動部品の点数が非常に多い構成となっている。
高周波送受信回路１００は、各回路部のＩＣ化が図られ
るが、各段間に介挿されるフィルタをＩＣ中に取り込め
ず、またこのために整合回路も外付けとして必要とな
る。したがって、高周波送受信回路１００は、全体に大
型となり、通信端末機器の小型軽量化に大きな障害とな
っていた。
【０００７】一方、通信端末機器には、図２４に示すよ
うに中間周波数への変換を行わずに情報信号の送受信を
行うようにしたダイレクトコンバージョン方式による高
周波送受信回路１１０も用いられる。高周波送受信回路
１１０においては、アンテナ部１１１によって受信され
た情報信号が送受信切替器１１２を介して復調回路部１
１３に供給されて直接ベースバンド処理が行われる。高
周波送受信回路１１０においては、ソース源で生成され
た情報信号が変調回路部１１４において中間周波数に変
換されることなく直接所定の周波数帯域に変調され、ア
ンプ１１５と送受信切替器１１２を介してアンテナ部１
１１から送信される。
【０００８】かかる高周波送受信回路１１０は、情報信
号について中間周波数の変換を行うことなくダイレクト
検波を行うことによって送受信する構成であることか
ら、フィルタ等の部品点数が低減されて全体構成の簡易
化が図られ、より１チップ化に近い構成が見込まれるよ
うになる。しかしながら、高周波送受信回路１１０にお
いても、後段に配置されたフィルタ或いは整合回路の対
応が必要となる。また、高周波送受信回路１１０は、高
周波段で一度の増幅を行うことから充分なゲインを得る
ことが困難となり、ベースバンド部でも増幅操作を行う
必要がある。したがって、高周波送受信回路１１０は、
ＤＣオフセットのキャンセル回路や余分なローパスフィ
ルタを必要とし、さらに全体の消費電力が大きくなると
いった問題がある。
【０００９】
【発明が解決しようとする課題】従来の高周波送受信回
路は、上述したようにスーパーへテロダイン方式及びダ
イレクトコンバージョン方式のいずれにおいても、通信
端末機器の小型軽量化等の要求仕様に対して充分な特性
を満足し得ないものであった。このため、高周波送受信
回路については、例えばＳｉ−ＣＭＳ回路等をベースと
して簡易な構成によって小型化を図ったモジュール化に
ついて種々の試みが図られている。すなわち、試みの１
つは、例えば特性の良い受動素子をＳｉ基板上に形成す
るとともにフィルタ回路や共振器等をＬＳＩ上に作り込
み、さらにベースバンド部分のロジックＬＳＩも集積化
することで、いわゆる１チップ化高周波送受信モジュー
ルを製作する方法である。
【００１０】しかしながら、かかるＳｉ基板高周波送受
信モジュールにおいては、いかにして性能の良いインダ
クタをＬＳＩ上に形成するかが極めて重要となる。高周
波送受信モジュール１２０においては、このために例え
ば図２５に示すように、Ｓｉ基板１２１及びＳｉＯ２絶
縁層１２２のインダクタ形成部位１２３に対応して大き
な凹部１２４を形成する。高周波送受信モジュール１２
０は、凹部１２４に臨ませて第１の配線層１２５を形成
するとともに凹部１２４を閉塞する第２の配線層１２６
が形成されてインダクタ部１２７を構成する。また、高
周波送受信モジュールは、他の対応として配線パターン
の一部を基板表面から立ち上げて空中に浮かすといった
対応を図ることによってインダクタ部が形成されてい
た。しかしながら、かかる高周波送受信モジュールは、
いずれもインダクタ部を形成する工程が極めて面倒であ
り、工程の増加によってコストがアップするといった問
題があった。
【００１１】一方、１チップ化高周波送受信モジュール
においては、アナログ回路の高周波回路部と、デジタル
回路のベースバンド回路部との間に介在するＳｉ基板の
電気的干渉が大きな問題となる。高周波送受信モジュー
ルについては、例えば図２６に示したＳｉ基板高周波送
受信モジュール１３０や、図２７に示したガラス基板高
周波送受信モジュール１４０が提案されている。高周波
送受信モジュール１３０は、Ｓｉ基板１３１上にＳｉＯ
2層１３２を形成した後に、リソグラフィ技術によって
受動素子形成層１３３が成膜形成されてなる。
【００１２】受動素子形成層１３３には、詳細を省略す
るが、その内部に配線パターンとともにインダクタ部、
抵抗体部或いはキャパシタ部等の受動素子が薄膜形成技
術や厚膜形成技術によって多層に形成されている。高周
波送受信モジュール１３０は、受動素子形成層１３３上
にビア（中継スルーホール）等を介して内部配線パター
ンと接続された端子部が形成され、これら端子部にフリ
ップチップ実装法等により高周波ＩＣやＬＳＩ等の回路
素子１３４が直接実装されて構成される。
【００１３】高周波送受信モジュール１３０は、例えば
マザー基板等に実装することで、高周波回路部とベース
バンド回路部とを区分して両者の電気的干渉を抑制する
ことが可能とされる。ところで、かかる高周波送受信モ
ジュール１３０においては、導電性を有するＳｉ基板１
３１が、受動素子形成層１３３内に各受動素子を形成す
る際に機能するが、各受動素子の良好な高周波特性にと
って邪魔になるといった問題がある。
【００１４】一方、高周波送受信モジュール１４０は、
上述した高周波送受信モジュール１３０のＳｉ基板１３
１の問題を解決するために、ベース基板にガラス基板１
４１が用いられている。高周波送受信モジュール１４０
も、ガラス基板１４１上にリソグラフィ技術によって受
動素子形成層１４２が成膜形成されてなる。受動素子形
成層１４２には、詳細を省略するが、その内部に配線パ
ターンとともにインダクタ部、抵抗体部或いはキャパシ
タ部等の受動素子が薄膜形成技術や厚膜形成技術によっ
て多層に形成されている。高周波送受信モジュール１４
０は、受動素子形成層１４２上にビア等を介して内部配
線パターンと接続された端子部が形成され、これら端子
部にフリップチップ実装法等により高周波ＩＣやＬＳＩ
等の回路素子１３３が直接実装されて構成される。
【００１５】高周波送受信モジュール１４０は、導電性
を有しないガラス基板１４１を用いることで、ガラス基
板１４１と受動素子形成層１４２との容量的結合度が抑
制され受動素子形成層１４２内に良好な高周波特性を有
する受動素子を形成することが可能である。しかしなが
ら、高周波送受信モジュール１４０は、例えばマザー基
板等に実装するために、受動素子形成層１４２の表面に
端子パターンを形成するとともにワイヤボンディング法
等によってマザー基板との接続が行われる。したがっ
て、高周波送受信モジュール１４０は、端子パターン形
成工程やワイヤボンディング工程が必要となる。
【００１６】１チップ化高周波送受信モジュールにおい
ては、上述したようにベース基板上に高精度の受動素子
形成層が形成される。ベース基板には、受動素子形成層
を薄膜形成する際に、スパッタリング時の表面温度の上
昇に対する耐熱特性、リソグラフィ時の焦点深度の保
持、マスキング時のコンタクトアライメント特性が必要
となる。ベース基板は、このために高精度の平坦性が必
要とされるとともに、絶縁性、耐熱性或いは耐薬品性等
が要求される。
【００１７】Ｓｉ基板１３１やガラス基板１４１は、か
かる特性を有しておりＬＳＩと別プロセスにより低コス
トで低損失な受動素子の形成を可能とする。また、Ｓｉ
基板１３１やガラス基板１４１は、従来のセラミックモ
ジュール技術で用いられる印刷によるパターン等の形成
方法或いはプリント配線基板に配線パターンを形成する
湿式エッチング法等と比較して、高精度の受動素子の形
成が可能であるとともに、素子サイズをその面積が１／
１００程度まで縮小することを可能とする。さらに、Ｓ
ｉ基板１３１やガラス基板１４１は、受動素子の使用限
界周波数帯域を２０ＧＨｚまで高めることも可能とす
る。
【００１８】しかしながら、かかる高周波送受信モジュ
ールにおいては、上述したようなＳｉ基板１３１やガラ
ス基板１４１上に形成した配線層を介して高周波信号系
のパターン形成と、電源やグランドの供給配線或いは制
御系信号配線が行われる。高周波送受信モジュールにお
いては、このために各配線間に電気的干渉が生じるとと
もに、配線層を多層に形成することによるコストアップ
の問題が生じる。
【００１９】さらに、高周波送受信モジュール１３０、
１４０は、図２８に示すようなパッケージ化が図られ
る。パッケージ１５０は、インターポーザ基板１５１の
一方主面上に高周波送受信モジュール１３０を搭載する
とともに全体を絶縁樹脂１５６によって封装してなる。
インターポーザ基板１５１は、表裏主面にパターン配線
層１５２、１５３がそれぞれ形成されるとともに、高周
波送受信モジュール１３０の搭載領域の周囲に多数のラ
ンド１５４が形成されてなる。
【００２０】パッケージ１５０は、インターポーザ基板
１５１上に高周波送受信モジュール１３０を搭載した状
態で、この高周波送受信モジュール１３０とランド１５
４とをワイヤボンディング１５５によって電気的に接続
して電源供給や信号の送受を行うようにする。したがっ
て、高周波送受信モジュール１３０には、高周波ＩＣ１
３４やチップ部品１３５等を実装した表面層に、これら
実装部品を接続する配線パターン１３６やワイヤボンデ
ィング１５５との接続端子１３７等が形成される。な
お、高周波送受信モジュール１４０についても、同様に
してパッケージ化が図られる。
【００２１】高周波送受信モジュール１３０、１４０
は、上述したようにインターポーザ基板１５１を介して
パッケージ化が図られるために、パッケージ１５０の厚
みや面積を大きくさせるといった問題がある。また、高
周波送受信モジュール１３０、１４０は、パッケージ１
５０のコストをアップさせるといった問題もある。
【００２２】また、Ｓｉ基板或いはガラス基板高周波送
受信モジュールにおいては、搭載した高周波ＩＣやＬＳ
Ｉ等の回路素子を覆ってシールドカバーが設けられる
が、これら回路素子から発生する熱の放熱構造によって
大型化するといった問題もある。さらに、高周波送受信
モジュールにおいては、比較的高価なＳｉ基板１２１や
ガラス基板１３１を用いることで、コストがアップする
といった問題があった。
【００２３】したがって、本発明は、ベース基板として
低価格の有機基板が用いられるが、このベース基板上に
高精度の受動素子や高密度配線層を形成することによ
り、高機能及び薄型化、小型化、低価格を図った高周波
モジュール装置及びその製造方法を提供することを目的
に提案されたものである。
【００２４】
【課題を解決するための手段】上述した目的を達成する
本発明にかかる高周波モジュール装置は、ベース基板部
と、このベース基板部上に積層形成される高周波素子層
部とから構成される。ベース基板部は、耐熱特性や高周
波特性を有する有機基材によって形成したコア基板と、
その第１の主面上に形成されたパターン配線層とからな
り、最上層に平坦化処理が施されて高周波素子層形成面
が形成されてなる。高周波素子層部は、ベース基板部の
高周波素子層形成面上に、薄膜技術や厚膜技術により誘
電絶縁層を介して上記ベース基板部側から電源或いは信
号の供給を受ける抵抗体部やキャパシタ部或いはパター
ン配線部からなる受動素子が層内に構成されてなる。
【００２５】以上のように構成された本発明にかかる高
周波モジュール装置によれば、絶縁性を有するとともに
高精度の平坦面として構成されたベース基板部の高周波
素子層形成面上に薄膜技術或いは厚膜技術により高周波
素子層部が直接形成されることで、高周波素子層部の層
内に高精度でかつ高周波特性が良好な受動素子や配線層
が形成される。高周波モジュール装置は、廉価な材料に
よって形成されたコア基板上に従来の多層基板のプロセ
スと同様にしてベース基板部が低コストで形成されるこ
とで、全体コストの低減が図られる。高周波モジュール
装置は、ベース基板部に電源やグランドの配線部や制御
系の配線部が構成されるとともに高周波素子層部に高周
波信号回路部が構成されることで、両者の電気的分離が
図られ電気的干渉の発生が抑制されて特性の向上が図ら
れる。高周波モジュール装置は、ベース基板部に充分な
面積を有する電源やグランドの配線を形成することが可
能であることから、レギュレーションの高い電源供給が
行われる。
【００２６】また、上述した目的を達成する本発明にか
かる高周波モジュール装置の製造方法は、ベース基板部
製作工程と、高周波素子層形成工程とを経て高周波モジ
ュール装置を製造する。ベース基板部製作工程は、耐熱
特性や高周波特性を有する有機基材によってコア基板を
形成する第１の工程と、コア基板の第１の主面上に多層
の配線パターン層を形成する第２の工程と、最上層に平
坦化処理を施して高周波素子層形成面を形成する第３の
工程とからなる。高周波素子層形成工程は、ベース基板
部の高周波素子層形成面上に、薄膜技術や厚膜技術によ
って誘電絶縁層を介してベース基板部側から電源或いは
信号の供給を受ける抵抗体部、キャパシタ部或いは配線
パターン部を多層に形成して受動素子を層内に構成する
工程からなる。
【００２７】上述した工程を有する本発明にかかる高周
波モジュール装置の製造方法によれば、絶縁性を有する
とともに高精度の平坦面として構成された高周波素子層
形成面上に薄膜技術や厚膜技術により高周波素子層部を
直接形成することで、高周波素子層部の層内に高精度で
かつ高周波特性が良好な受動素子を有する薄型で高精度
の高周波モジュール装置が製造される。高周波モジュー
ル装置の製造方法によれば、廉価な材料にで形成された
コア基板上に従来の多層基板のプロセスと同様にして低
コストのベース基板部を形成することで、低コストの高
周波モジュール装置が製造される。高周波モジュール装
置の製造方法によれば、ベース基板部に電源やグランド
の配線部や制御系の配線部を構成するとともに高周波素
子層部に高周波信号回路部を構成することで、両者の電
気的分離が図られ電気的干渉の発生が抑制されて特性の
向上が図られた高周波モジュール装置を製造する。高周
波モジュール装置の製造方法によれば、ベース基板部に
充分な面積を有する電源やグランドの配線が形成され、
レギュレーションの高い電源供給が行われる高周波モジ
ュール装置が製造される。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。実施の形態として
図１に示した高周波モジュール装置１は、詳細を後述す
るベース基板部製作工程を経て、最上層が高精度の平坦
面からなる高周波素子層形成面３として構成されたベー
ス基板部２を製作するとともに、このベース基板部２を
ベースとして詳細を後述する高周波素子層部製作工程と
によって高周波素子層形成面３上に高周波素子層部４が
形成されてなる。高周波モジュール装置１は、ベース基
板部２が、上層に形成された高周波素子層部４に対する
電源系の配線部や制御系の配線部或いはグランド面を構
成する。高周波モジュール装置１には、図１に示すよう
に、高周波素子層部４の上面に高周波ＩＣ９０やチップ
部品９１が実装されるとともにシールドカバー９２によ
って封装される。高周波モジュール装置１は、いわゆる
１チップ部品としてマザー基板９３上に実装される。
【００２９】ベース基板部２は、両面基板からなるコア
基板５と、このコア基板５をコアとしてその第１の主面
５ａ側に形成された第１のパターン配線層６と、第２の
主面５ｂ側に形成された第２のパターン配線層７とから
なる。ベース基板部２には、後述するようにコア基板５
に対して第１の樹脂付銅箔８乃至第４の樹脂付銅箔１１
が接合される。第１の樹脂付銅箔８は、コア基板５の第
１の主面５ａ側に接合されて、このコア基板５とともに
２層からなる第１のパターン配線層６を形成する。第２
の樹脂付銅箔９は、コア基板５の第２の主面５ｂ側に接
合されて、このコア基板５とともに２層からなる第２の
パターン配線層７を形成する。
【００３０】ベース基板部２の構成並びに製作工程につ
いて、以下図２乃至図１０に示した製作工程図も参照し
ながら詳細に説明する。ベース基板部２の製作工程は、
図２に示すように、コア基板５の表裏主面５ａ、５ｂに
適宜の第１層パターン配線層１２及び第２層パターン配
線層１３や複数のビアホール１４を形成する第１のパタ
ーン配線層形成工程ｓ−１と、コア基板５の表裏主面５
ａ、５ｂに第１の樹脂付銅箔８と第２の樹脂付銅箔９と
をそれぞれ接合する第１の銅箔接合工程ｓ−２と、これ
ら樹脂付銅箔８、９とにビア１５、１６を形成するビア
形成工程ｓ−３とを有する。ベース基板部２の製作工程
は、接合された樹脂付銅箔８、９にそれぞれ適宜の第３
層パターン配線層１７及び第４層パターン配線層１８と
を形成する第２のパターン配線層形成工程ｓ−４とを経
て、ベース基板中間体１９を製作する。
【００３１】ベース基板部２の製作工程は、ベース基板
中間体１９に対して第３層パターン配線層１７及び第４
層パターン配線層１８を被覆する第３の樹脂付銅箔１０
と第２の樹脂付銅箔１１とをそれぞれ接合する第２の銅
箔接合工程ｓ−５を有する。ベース基板部２の製作工程
は、第３の樹脂付銅箔１０と第４の樹脂付銅箔１１とに
対して研磨処理を施して第１の主面５ａ側の最上層に高
周波素子層形成面３を形成する研磨工程ｓ−６を経てベ
ース基板部２を製作する。
【００３２】コア基板５は、低誘電率で低いＴａｎδ、
すなわち高周波特性に優れた基材、例えばポリフェニー
ルエチレン（ＰＰＥ）、ビスマレイドトリアジン（ＢＴ
−ｒｅｓｉｎ）、ポリテトラフルオロエチレン（商標名
テフロン）、ポリイミド、液晶ポリマ（ＬＣＰ）、ポリ
ノルボルネン（ＰＮＢ）、セラミック或いはセラミック
と有機基材の混合体等が用いられて形成される。コア基
板５は、機械的剛性とともに耐熱性、耐薬品性を有し、
例えば上述した基材よりもさらに廉価なエポキシ系基板
ＦＲ−５等も用いられる。コア基板５は、上述した基材
によって形成されることで、高精度に形成されることに
よって比較的高価となるＳｉ基板やガラス基板と比較し
て廉価であり、材料コストの低減が図られる。
【００３３】コア基板５には、図３に示すように第１の
主面５ａと第２の主面５ｂの全面に銅箔層２０ａ、２０
ｂが形成されている。コア基板５には、第１の配線パタ
ーン層形成工程ｓ−１が施される。コア基板５は、ドリ
ルやレーザによる孔穿加工が施されて所定の位置にそれ
ぞれビアホール１４が形成される。コア基板５には、メ
ッキ等によって内壁に導通処理が施されたビアホール１
４内に、導電ペースト２１を埋め込んだ後にメッキ法に
よって蓋形成が行われる。コア基板５は、銅箔層２０
ａ、２０ｂに対してフォトリソグラフ処理が施されるこ
とによって、図４に示すように第１の主面５ａと第２の
主面５ｂとにそれぞれ所定の第１層配線パターン層１２
及び第２層配線パターン層１３とが形成される。
【００３４】以上の工程を経たコア基板５には、第１の
銅箔接合工程ｓ−２によって、図５に示すように、第１
層配線パターン層１２及び第２層配線パターン層１３を
それぞれ被覆して第１の樹脂付銅箔８と第２の樹脂付銅
箔９とが第１の主面５ａと第２の主面５ｂに接合され
る。第１の樹脂付銅箔８と第２の樹脂付銅箔９には、そ
れぞれ銅箔層８ａ、９ａの一方主面の全体に樹脂層８
ｂ、９ｂが裏打ちされたいわゆる樹脂付銅箔が用いられ
る。
【００３５】第１の樹脂付銅箔８及び第２の樹脂付銅箔
９は、樹脂層８ｂ、９ｂ側を接合面として、コア基板５
の第１の主面５ａと第２の主面５ｂとに接着樹脂（プリ
プレグ）によって接合される。なお、これら第１の樹脂
付銅箔８及び第２の樹脂付銅箔９は、樹脂層８ｂ、９ｂ
が熱可塑性樹脂によって形成される場合には、接着樹脂
を不要としてコア基板５に接合される。第１の樹脂付銅
箔８と第２樹脂付銅箔９には、コア基板５に接合された
状態においてビア形成工程ｓ−３が施されて、図６に示
すように上述した各ビアホール１４に対応する部位に対
してフォトリソグラフ処理が施されることにより、それ
ぞれビア１５、１６が形成される。ビア形成工程ｓ−３
は、ビア１５、１６の形成部位にフォトリソグラフ処理
を施した後、湿式エッチングを行って第１の樹脂付銅箔
８と第２樹脂付銅箔９とに開口２２ａ、２２ｂを形成
し、これら開口２２ａ、２２ｂをマスクとしてレーザ加
工を施こすことによって第１層配線パターン層１２或い
は第２層配線パターン層１３のランド部が受けとなって
それぞれにビア１５、１６を形成する。
【００３６】第１の樹脂付銅箔８と第２樹脂付銅箔９に
は、ビアメッキ等によりビア１５、１６の内壁に導通処
理が施されるとともにメッキ法や導電ペーストの埋め込
みにより導電材２３ａ、２３ｂが充填される。第１の樹
脂付銅箔８及び第２樹脂付銅箔９には、第２の配線パタ
ーン層形成工程ｓ−４により、銅箔層８ａ、９ａにそれ
ぞれ所定のパターンニングが施されて、図７に示すよう
に第３層配線パターン層１７及び第４層配線パターン層
１８とが形成される。第２の配線パターン層形成工程ｓ
−４は、上述した第１の配線パターン層形成工程ｓ−１
と同様に、銅箔層８ａ、９ａに対してフォトリソグラフ
処理を施こすことにより樹脂層８ｂ、９ｂ上にそれぞれ
第３層配線パターン層１７と第４層配線パターン層１８
とを形成してベース基板中間体１９を製作する。
【００３７】ベース基板部製作工程においては、ベース
基板部２に後述する高周波素子層部４を形成するため
に、ベース基板中間体１９に対して高精度の平坦性を有
する高周波素子層形成面３を形成する工程が施される。
ベース基板中間体１９には、第２の銅箔接合工程ｓ−５
により、図８に示すように第３層配線パターン層１７及
び第４層配線パターン層１８をそれぞれ被覆して第３の
樹脂付銅箔１０と第４の樹脂付銅箔１１とが表裏主面５
ａ、５ｂにそれぞれ接合される。
【００３８】第３の樹脂付銅箔１０及び第４の樹脂付銅
箔１１も、上述した第１の樹脂付銅箔８や第２の樹脂付
銅箔９と同様に、それぞれ銅箔層１０ａ、１１ａの一方
主面の全体に亘って樹脂層１０ｂ、１１ｂが裏打ちされ
たいわゆる樹脂付銅箔が用いられる。第３の樹脂付銅箔
１０及び第４の樹脂付銅箔１１は、図９に示すように樹
脂層１０ｂ、１１ｂを接合面として、ベース基板中間体
１９の表裏主面に接着樹脂（プリプレグ）によって接合
される。なお、第３の樹脂付銅箔１０及び第４の樹脂付
銅箔１１も、樹脂層１０ｂ、１１ｂが熱可塑性樹脂によ
って形成される場合には、接着樹脂を不要としてベース
基板中間体１９に接合される。
【００３９】ベース基板中間体１９には、研磨工程ｓ−
６により、接合した第３の樹脂付銅箔１０と第４の樹脂
付銅箔１０とに対して研磨処理が施される。研磨工程ｓ
−６は、例えばアルミナとシリカの混合液からなる研磨
材により第３の樹脂付銅箔１０と第４の樹脂付銅箔１１
の全体を研磨することによってベース基板中間体１９の
両面を精度の高い平坦面に形成する。研磨工程ｓ−６に
おいては、図１０に示すように、第３の樹脂付銅箔１０
側、換言すれば高周波素子層形成面３については第３の
配線パターン層１７が露呈するまでの研磨を施す。ま
た、研磨工程ｓ−６においては、第４の樹脂付銅箔１１
側については第４の配線パターン層１８を露呈させずに
樹脂層１１ｂが所定の厚みΔｘを残すようにして研磨を
施す。
【００４０】ベース基板部製作工程は、上述した各工程
によりコア基板５からベース基板中間体１９を経て、良
好な平坦精度を有する高周波素子層形成面３が形成され
てなるベース基板部２を製作する。ベース基板部製作工
程は、ベース基板中間体１９を製作する工程を従来の多
層基板の製作工程と同様とすることで、多層基板の製作
プロセスをそのまま適用可能であるとともに、量産性も
高い。なお、ベース基板部製作工程については、上述し
た工程に限定されるものではなく、従来採用されている
種々の多層基板の製作工程が採用されてもよいことは勿
論である。
【００４１】ベース基板部２は、上述したようにコア基
板５の第２の主面５ｂ側に接合された第２の樹脂付銅箔
９によって、第２の配線パターン層１３が形成されてい
る。ベース基板部２は、この第２の配線パターン層１３
が、第４の樹脂付銅箔１１の樹脂層１１ｂの研削量を制
限することによって露呈されない構造となっている。ベ
ース基板部２は、かかる構成によって後述する高周波素
子層部製作工程において、第２の配線パターン層１３が
残された樹脂層１１ｂ（誘電体層）によって薬品や機械
的或いは熱的負荷から保護されるようにする。第２の配
線パターン層１３は、高周波素子層部４を形成した後
に、上述した樹脂層１１ｂが切削除去されることで露呈
されて入出力端子部２４を構成する。
【００４２】以上のようにして製作されたベース基板部
２には、後述する高周波素子層形成工程を経て高周波素
子層形成面３上に高周波素子層部４が積層形成される。
高周波素子層部４には、平坦化されたベース基板部２の
高周波素子層形成面３上に、薄膜形成技術や厚膜形成技
術を用いて形成されたインダクタ２５、キャパシタ２６
或いはレジスタ２７等の受動素子が内蔵された素子形成
層部２８と、配線層部２９とが形成されてなる。高周波
素子層部４には、配線層部２９上に高周波ＩＣ９０やチ
ップ部品９１が実装されるとともに、全体がシールドカ
バー９２によって覆われる。
【００４３】なお、ベース基板部製作工程においては、
ベース基板５に対して第２の樹脂付銅箔９を介して接合
される第４の樹脂付銅箔１１が、銅箔部１１ａを研磨さ
れることになる。ベース基板部製作工程においては、接
合された各構成部材がプレス機によってプレスされて一
体化される。ベース基板部製作工程においては、金属製
のプレス面と第４の樹脂付銅箔１１とのなじみがよく、
精度のよいプレスが行われるようになる。したがって、
第４の樹脂付銅箔１１については、銅箔部が配線層を構
成しないことから、銅貼りでなく他の樹脂付金属箔であ
ってもよい。
【００４４】高周波素子層部４の構成並びに製作工程に
ついて、以下図２及び図１１乃至図１７に示した製作工
程図も参照しながら詳細に説明する。高周波素子層部４
の製作工程は、上述した工程を経て製作されたベース基
板部２の平坦化された高周波素子層形成面３上に、第１
の絶縁層３０を成膜形成する第１の絶縁層形成工程ｓ−
７と、第１の絶縁層３０上に素子形成層部２８を形成す
るための下地処理を施す下地処理工程ｓ−８と、素子形
成層部２８内に各受動素子を形成する受動素子形成工程
ｓ−９との工程を経る。高周波素子層部４の製作工程
は、素子形成層部２８を被覆するとともに配線層部２９
を形成するための第２の絶縁層３１を成膜形成する第２
の絶縁層形成工程ｓ−１０と、配線層部２９に所定の配
線パターン３２や受動素子を形成する配線層形成工程ｓ
−１１と、表裏主面を被覆するレジスト層３３ａ、３３
ｂを形成するレジスト層形成工程ｓ−１２とを経て、高
周波モジュール装置１を製作する。
【００４５】ベース基板部２には、第１の絶縁層形成工
程ｓ−７において高周波素子層形成面３上に絶縁性誘電
材が供給されて第１の絶縁層３０が成膜形成される。絶
縁性誘電材には、コア基板５と同様に低誘電率で低いＴ
ａｎδ、すなわち高周波特性に優れかつ耐熱性や耐薬品
性に優れた基材が用いられる。絶縁性誘電材には、具体
的には、ベンゾシクロブテン（ＢＣＢ）、ポリイミド、
ポリノルボルネン（ＰＮＢ）、液晶ポリマ（ＬＣＰ）或
いはエポキシ樹脂やアクリル系樹脂が用いられる。成膜
方法としては、塗布均一性、厚み制御性が保持されるス
ピンコート法、カーテンコート法、ロールコート法或い
はディップコート法等が適用される。
【００４６】第１の絶縁層形成工程ｓ−７においては、
図１１に示すようにベース基板部２上に成膜された第１
の絶縁層３０に対して多数のビア３４が形成される。各
ビア３４は、高周波素子層形成面３に露呈された第３の
配線パターン層１７の所定のランド１７ａに対応して形
成され、ランド１７ａを外方に臨ませる。各ビア３４
は、絶縁性誘電材として感光性樹脂を用いた場合には、
所定のパターンニングに形成されたマスクを第１の絶縁
層３０に取り付けてフォトリソグラフ法により形成され
る。各ビア３４は、その他適宜の方法によっても形成さ
れる。
【００４７】下地処理工程ｓ−８においては、各ビア３
４を含む第１の絶縁層３０の表面上に、例えばスパッタ
リング法等によって全面に亘って例えばニッケル層と銅
層とからなる配線層３５が成膜形成される。配線層３５
は、ニッケル層と銅層の厚みがそれぞれ５０ｎｍ乃至５
００ｎｍ程度に成膜されてなる。下地処理工程ｓ−８に
おいては、配線層３５のレジスタ２７の形成部位をレジ
ストでマスキングした状態で硝酸／硫酸／酢酸の混合液
からなるエッチング液によってエッチング処理を施すこ
とにより、配線層３５を除去する処理を行う。
【００４８】配線層３５には、受動素子層形成工程ｓ−
９が施されてレジスタ２７やキャパシタ２６が形成され
る。配線層３５には、図１２に示すように、除去された
部位にリフトオフ法によって窒化タンタル層３６が形成
される。この窒化タンタル層３６は、レジスト処理され
た全面に窒化タンタル（ＴａＮ）がスパッタリングさ
れ、レジスト層部分の窒化タンタルが取り去られること
により配線層３５が除去されたレジスタ２７の対応部位
にのみ形成される。
【００４９】配線層３５には、図１２に示すようにキャ
パシタ２６の形成部位にも窒化タンタル層３７が形成さ
れる。配線層３５には、キャパシタ形成部位を除く全面
にレジストコーティングが行われた状態で、ホウ酸アン
モニウム等の電解液中で窒化タンタルが陽極となるよう
に電界がかけられる、いわゆる陽極酸化が施される。こ
の陽極酸化処理は、１００Ｖ、３０分程度の電界印加に
より行われることにより、窒化タンタル層３７が酸化し
て、タンタルオキサイト（ＴａＯ2）層３８を形成す
る。
【００５０】配線層３５には、必要な配線パターンだけ
を残すようにフォトリソグラフ処理によってレジストパ
ターンニングが行われる。タンタルオキサイト層３８に
は、レジストを取り去った後にマスキングが施され、例
えばリフトオフ法によってニッケル層と銅層とからなる
上部電極３９が形成される。高周波素子層部製作工程に
おいては、以上の工程を経て、図１３に示すベース基板
部２上に第１の素子形成層４０が形成された高周波送受
信モジュール基板中間体４１が製作される。
【００５１】高周波素子層部製作工程においては、以上
の工程を経て製作された高周波送受信モジュール基板中
間体４１に対して、第２の絶縁層形成工程ｓ−１０によ
って図１４に示すように第２の絶縁層３１が成膜形成さ
れる。第２の絶縁層形成工程ｓ−１０は、上述した第１
の絶縁層３０と同様の方法によって第２の絶縁層３１を
形成するとともに、この第２の絶縁層３１に配線層３５
に形成された所定のパターンやキャパシタ２６の上部電
極３９を外方に臨ませる複数のビア４２を形成する。
【００５２】高周波素子層部製作工程においては、配線
層形成工程ｓ−１１により、第２の絶縁層３１上にパタ
ーン配線３２が形成される。配線層形成工程ｓ−１１
は、具体的にはスパッタリング法等によって第２の絶縁
層３１上にニッケル層及び銅層とかなるスパッタ層を成
膜形成し、このスパッタ層に対してフォトリソグラフ処
理を施して所定のパターンニングを行う。配線層形成工
程ｓ−１１は、さらにスパッタ層に対して電界メッキに
より数μｍ程度の厚みを有する銅メッキを選択的に行っ
た後に、メッキ用レジストを除去しさらにスパッタ層を
全面的にエッチングすることによって図１５に示すよう
に配線層部２９を形成する。
【００５３】配線層部２９には、この際にその一部にイ
ンダクタ２５が形成される。インダクタ２５は、直列抵
抗値が問題となるが、上述したようにスパッタ層に対し
て電解メッキを施す厚膜形成技術によって形成すること
で充分な厚みを以って形成され、損失の低下が抑制され
る。
【００５４】高周波素子層部製作工程においては、上述
した工程を経ることによってベース基板部２上に高周波
素子層部４を形成することで、第２の配線パターン層１
３を薬品、機械的或いは熱的負荷から保護する樹脂層１
１ｂが不要となる。高周波素子層部製作工程において
は、樹脂層１１ｂに対して研磨加工を施すことにより、
第２の配線パターン層１３を露呈させる。
【００５５】高周波素子層部製作工程においては、レジ
スト層形成工程ｓ−１２により、高周波素子層部４の表
面全体とベース基板部２の第２の配線パターン層１３と
に永久レジスト層３３ａ、３３ｂをそれぞれコーティン
グする。高周波素子層部製作工程においては、これらレ
ジスト層３３に対してマスクパータンを介してフォトリ
ソグラフ処理を施し、図１６に示すように所定の位置に
開口４２ａ、４２ｂを形成する。高周波素子層部製作工
程においては、これら開口４２に無電解ニッケル／銅メ
ッキを施してそれぞれ電極端子４３ａ、４３ｂを形成す
ることにより、図１７に示す高周波モジュール装置１を
製作する。
【００５６】高周波モジュール装置１は、高周波素子層
部４側に形成された電極端子４３ａが、高周波ＩＣ９０
やチップ部品９１を搭載して接続する接続端子を構成す
る。高周波モジュール装置１は、ベース基板部２の第２
の配線パターン層１３側に形成された電極端子４３ｂ
が、例えばマザー基板９３に搭載される際の接続端子及
び入出力端子部２４を構成する。高周波ＩＣ９０は、例
えばフリップチップ９４を介するフリップチップ法によ
って実装される。
【００５７】上述した高周波モジュール装置１において
は、両面基板からなるコア基板５をコアとしてその第１
の主面５ａと第２の主面５ｂとに第１の樹脂付銅箔８乃
至第４の樹脂付銅箔１１とを接合して４層構成のベース
基板部２を製作する工程を採用したが、本発明はかかる
ベース基板部の製作工程に限定されるものではないこと
は勿論である。第２の実施の形態として図１８に示した
ベース基板部製作工程は、２枚の両面基板５１ａ、５１
ｂを用いて上述したベース基板部２と同様のベース基板
部５０が製作される。なお、ベース基板部製作工程は、
個別の工程を上述したベース基板部２の各製作工程と同
様とすることから、その詳細な説明を省略する。
【００５８】ベース基板部製作工程は、図１８（ａ）に
示した両面基板５１に対して、その表裏主面の導体部５
２ａ、５２ｂにフォトリソグラフ処理を施すことにより
所定のパターンニングを行い、エッチングにより同図
（ｂ）に示すように所定の回路パータン５３ａ、５３ｂ
を形成する。ベース基板部製作工程は、同図（ｃ）に示
すように２枚の両面基板５１ａ、５１ｂを例えば中間樹
脂材５４を介して接合する。ベース基板部製作工程は、
同図（ｄ）に示すように両面基板５１ａ、５１ｂの各回
路パータン５３ａ、５３ｂについてビア接続を行ってベ
ース基板中間体５５を製作する。
【００５９】ベース基板部製作工程においては、図１８
（ｅ）に示すようにベース基板中間体５５の表裏主面に
それぞれ熱プレスにより第１の樹脂付銅箔５６と第２の
樹脂付銅箔５７とが接合される。ベース基板部製作工程
においては、これら第１の樹脂付銅箔５６と第２の樹脂
付銅箔５７とに対して研磨加工が施される。ベース基板
部製作工程においては、同図（ｆ）に示すように第１の
両面基板５１ａ側については、回路パータン５３ａが外
方に露呈するように第１の樹脂付銅箔５６の研磨加工を
施すことによって高精度に平坦化された高周波素子層形
成面５８を構成する。ベース基板部製作工程において
は、第１の両面基板５１ｂ側については、回路パータン
５３ｂが外方に露呈されないように第２の樹脂付銅箔５
７の研磨加工が行われる。ベース基板部製作工程におい
ては、上述した工程を経て、同図（ｇ）に示すようにベ
ース基板部５０を製作する。
【００６０】第３の実施の形態として図１９に示したベ
ース基板部製作工程は、例えば上述した第２の実施の形
態によって製作した同図（ａ）に示すベース基板中間体
５５について、ディップコート法によって液状樹脂材６
０を塗布する工程を特徴とする。すなわち、ベース基板
部製作工程においては、適当な溶媒によって溶かされた
液状樹脂材６０がディップ槽６１内に貯められおり、同
図（ｂ）に示すようにこのディップ槽６１内にベース基
板中間体５５が漬けられる。
【００６１】ベース基板部製作工程においては、ベース
基板中間体５５が、適当な漬置き時間と引上げ速度とを
以ってディップ槽６１から取り出される。ベース基板部
製作工程においては、図１９（ｃ）に示すようにベース
基板中間体５５の表裏主面に液状樹脂材６０の樹脂層６
２ａ、６２ｂが同時に形成される。ベース基板部製作工
程においては、このようにして樹脂層６２を形成したベ
ース基板中間体５５を水平状態に保持してベーキング処
理を施し、余分な有機成分を蒸発させる。ベース基板部
製作工程においては、ベース基板中間体５５に対して上
述した研磨加工を施して各樹脂層６２ａ、６２ｂを所定
量研磨することで、同図（ｄ）に示したベース基板部６
３を製作する。
【００６２】ベース基板部製作工程においては、液状樹
脂材６０の濃度、漬置き時間或いは引上げ速度を制御す
ることによって樹脂層６２の膜厚精度を得ることが可能
とされる。なお、樹脂層６２については、例えば方向性
化学エッチング法（RIE:Reactive Ion Etching）やプラ
ズマエッチング法（PE:Plasma Etching）等のドライエ
ッチング法により、その平坦化を行うようにしてもよ
い。
【００６３】ところで、高周波モジュール装置１は、図
１に示すように高周波素子層部３の表面にフリップチッ
プ法等によって高周波ＩＣ９０やチップ部品９１が搭載
されるとともに、シールドカバー９２によって全体が覆
われている。このため、高周波モジュール装置１におい
ては、高周波ＩＣ９０やチップ部品９１からの発熱がシ
ールドカバー９２内にこもるために、放熱構造を設ける
ことが好ましい。
【００６４】高周波モジュール装置１においては、例え
ば図２０に示すように発熱量が大きな高周波ＩＣ９０の
上面とシールドカバー９２の内面との間に、熱伝導性樹
脂材７０が充填される。高周波モジュール装置１におい
ては、この熱伝導性樹脂材７０を介して高周波ＩＣ９０
からの発熱がシールドカバー９２へと伝達され、このシ
ールドカバー９２を介して外部へと放熱される。なお、
高周波モジュール装置１においては、比較的大型の高周
波ＩＣ９０が熱伝導性樹脂材７０とシールドカバー９２
とによって保持されることで、機械的剛性の向上も図ら
れる。
【００６５】高周波モジュール装置１においては、例え
ば図２１に示すように、高周波ＩＣ９０の搭載領域に対
応してベース基板部２と高周波素子層部４とを連通する
多数の冷却用ビア７１を形成してもよい。冷却用ビア７
１は、ベース基板部２や高周波素子層部４に接続用ビア
を形成する際に同様の工程によって形成される。高周波
モジュール装置１においては、高周波ＩＣ９０からの発
熱が冷却用ビア７１を介してベース基板部２の底面に伝
達されて外部へと放熱される。高周波モジュール装置１
は、同図に示すように上述した放熱用の導電樹脂材７０
と兼用することで、上下からの放熱が行われて放熱作用
の向上が図られるようになる。
【００６６】また、高周波モジュール装置１は、同図に
示すようにベース基板５に形成される銅箔部７２が例え
ば５０ｎｍと厚みを大きくして形成したものを用いるよ
うにしてもよい。高周波モジュール装置１は、この銅箔
部７２に対して冷却用ビア７１がそれぞれ接続されるよ
うにすることによってベース基板５からの放熱が行われ
るようになる。
【００６７】高周波モジュール装置１においては、例え
ば図２２に示すように、ベース基板部２を構成するコア
基板７３を導電性基材によって形成するようにしてもよ
い。コア基板７２は、例えば銅や４２アロイ等の導電性
が良好なメタルコアが用いられ、上述した多数の冷却用
ビア７１が接続されるように構成する。高周波モジュー
ル装置１は、上述した放熱用の導電樹脂材７０や冷却用
ビア７１とともに、コア基板７３からの放熱も行われて
より効率的な放熱が行われるようになり信頼性の向上が
図られる。
【００６８】
【発明の効果】以上詳細に説明したように、本発明によ
れば、絶縁性を有するとともに比較的廉価な有機基板を
コア基板としたベース基板部の主面に高精度の平坦化処
理を施して高周波素子層形成面として構成し、この高周
波素子層形成面上に薄膜技術或いは厚膜技術により形成
される高周波素子や配線層を有する高周波素子層部が直
接形成されることで、高周波素子層部の層内に高精度で
かつ高周波特性が良好な受動素子が簡易な工程によって
形成される。本発明によれば、廉価な材料からなるコア
基板上に従来の多層基板のプロセスと同様にして多層の
配線層を形成してベース基板部が低コストで形成される
ことで、全体コストの低減が図られた高周波モジュール
装置が得られるようになる。本発明によれば、ベース基
板部に電源やグランドの配線部や制御系の配線部が構成
されるとともに高周波素子層部に高周波信号回路部が構
成されることで、両者の電気的分離が図られ電気的干渉
の発生が抑制されて特性の向上が図られた廉価な高周波
モジュール装置が得られるようになる。本発明によれ
ば、ベース基板部に充分な面積を有する電源やグランド
の配線を形成することが可能であることから、レギュレ
ーションの高い電源供給が行われる高周波モジュール装
置が得られるようになる。
【図面の簡単な説明】
【図１】本発明にかかる高周波モジュール装置の縦断面
図である。
【図２】同高周波モジュール装置の製造工程図である。
【図３】同高周波モジュール装置に用いられるコア基板
の縦断面図である。
【図４】コア基板のパタンーンニング工程説明図であ
る。
【図５】第１の樹脂付銅箔及び第２の樹脂付銅箔の接合
工程説明図である。
【図６】ビア形成の工程説明図である。
【図７】第１のパターン配線層及び第２のパターン配線
層の形成工程説明図である。
【図８】第３の樹脂付銅箔及び第４の樹脂付銅箔の接合
工程説明図である。
【図９】第３の樹脂付銅箔及び第４の樹脂付銅箔を接合
した状態の工程説明図である。
【図１０】第３の樹脂付銅箔及び第４の樹脂付銅箔の研
磨工程説明図である。
【図１１】第１の樹脂層の形成工程説明図である。
【図１２】配線層の形成工程説明図である。
【図１３】受動素子の形成工程説明図である。
【図１４】第２の樹脂層の形成工程説明図である。
【図１５】配線層部の形成工程説明図である。
【図１６】レジスト層の形成工程説明図である。
【図１７】高周波モジュール装置の縦断面図である。
【図１８】ベース基板部の他の製造工程の説明図であ
る。
【図１９】ディップコート法によるベース基板部の製造
工程の説明図である。
【図２０】放熱構造を備えた高周波モジュール装置の縦
断面図である。
【図２１】他の放熱構造を備えた高周波モジュール装置
の縦断面図である。
【図２２】他の放熱構造を備えた高周波モジュール装置
の縦断面図である。
【図２３】スーパーへテロダイン方式による高周波送受
信回路の構成図である。
【図２４】ダイレクトコンバージョン方式による高周波
送受信回路の構成図である。
【図２５】従来の高周波送受信モジュールに備えられる
インダクタ部の説明図であり、同図（ａ）は要部斜視
図、同図（ｂ）は要部縦断面図である。
【図２６】従来のシリコン基板を用いた高周波送受信モ
ジュールの縦断面図である。
【図２７】従来のガラス基板を用いた高周波送受信モジ
ュールの縦断面図である。
【図２８】従来の高周波モジュール装置をインターポー
ザ基板に実装したパッケージの縦断面図である。
【符号の説明】
１ 高周波モジュール装置、２ ベース基板部、３ 高
周波素子層形成面、４高周波素子層部、５ コア基板、
６ 第１のパターン配線層、７ 第２のパターン配線
層、８ 第１の樹脂付銅箔、９ 第２の樹脂付銅箔、１
０ 第３の樹脂付銅箔、１１ 第４の樹脂付銅箔、１２
第１層パターン配線層、１３ 第２層パターン配線
層、１５，１６ ビア、１７ 第３層パターン配線層、
１８ 第４層パターン配線層、１９ ベース基板中間
体、２４ 入出力端子部、２５ インダクタ、２６ キ
ャパシタ、２７ レジスタ、２８ 素子形成層部、３０
第１の絶縁層、３１ 第２の絶縁層、３３ レジスト
層、３４ ビア、３６，３７窒化タンタル層、３８ タ
ンタルオキサイト層、３９ 上部電極、４１ 高周波送
受信モジュール基板中間体、４３ 電極端子、７０ 導
電性樹脂材、７１ 放熱用ビア、７２ 放熱パターン、
７３ メタルコア、９０ 高周波ＩＣ、９１チップ部
品、９２ シールドカバー、９３ マザー基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｈ０１Ｌ 23/12 ３０１Ｃ ３０１ Ｈ０５Ｋ 1/02 Ｆ Ｈ０５Ｋ 1/02 1/03 ６１０Ｌ 1/03 ６１０ 1/16 Ｃ 1/16 Ｄ 7/20 Ｆ 7/20 Ｈ０１Ｌ 23/12 Ｂ (72)発明者 中山 浩和 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 大矢 洋一 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 4E351 AA01 BB01 BB03 BB05 BB23 BB24 BB26 BB31 BB32 CC01 CC11 DD01 DD41 GG01 5E322 AA03 AB11 FA04 5E338 AA03 AA16 BB05 BB13 BB25 BB71 BB75 CC01 CC08 CD32 EE02 5E346 AA06 AA12 AA13 AA14 AA15 AA26 AA27 AA32 AA33 AA34 AA37 AA43 AA51 BB02 BB03 BB07 BB11 BB15 BB16 BB20 CC08 CC09 CC10 CC13 CC16 CC32 CC37 DD03 DD07 DD09 DD12 DD16 DD17 DD22 DD32 DD33 DD44 EE06 EE31 EE34 FF45 GG17 GG19 GG22 GG28 HH06 HH22 HH26 HH31

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 耐熱特性及び高周波特性を有する有機基
    材により形成したコア基材の第１の主面上にパターン配
    線層を形成するとともに、その最上層に平坦化処理を施
    して高周波素子層形成面を形成してなるベース基板部
    と、 上記ベース基板部の高周波素子層形成面上に、薄膜技術
    や厚膜技術によって誘電絶縁層を介して上記ベース基板
    部側から電源或いは信号の供給を受ける抵抗体部、キャ
    パシタ部或いはパターン配線部からなる受動素子が層内
    に形成されてなる高周波素子層部とから構成されたこと
    を特徴とする高周波モジュール装置。
  2. 【請求項２】 上記コア基材に、ポリフェニールエチレ
    ン、ビスマレイドトリアジン、ポリイミド、液晶ポリ
    マ、ポリノルボルネン、セラミック或いはセラミックと
    有機材料の混合物によって形成された両面基板やエポキ
    シ系両面基板が用いられることを特徴とする請求項１に
    記載の高周波モジュール装置。
  3. 【請求項３】 上記コア基材が、上記高周波素子層形成
    面と対向する第２の主面にパターン配列された入出力端
    子部が形成されて電源或いは信号の入出力面として構成
    され、 上記第２の主面が上記入出力端子部を介してマザー基板
    上に直接実装されることを特徴とする請求項１に記載の
    高周波モジュール装置。
  4. 【請求項４】 上記高周波素子層部を構成する誘電絶縁
    層が、高周波特性、耐熱性或いは耐薬品性を有するとと
    もに、塗布均一性や厚み制御特性を有するベンゾシクロ
    ブテン、ポリイミド、ポリノルボルネン、液晶ポリマ等
    の有機材料、エポキシ系樹脂或いはアクリル系樹脂によ
    り、上記ベース基板部の高周波素子層形成面上に多層に
    形成されることを特徴とする請求項１に記載の高周波モ
    ジュール装置。
  5. 【請求項５】 上記高周波素子層部の最上層の誘電絶縁
    層上に、パターン配線層が形成されるとともに、パター
    ン配線の所定のランドを露呈させてコーティング層が形
    成され、 上記コーティング層上に、上記ランドと接続された少な
    くとも１個以上の高周波集積回路素子が直接搭載された
    ことを特徴とする請求項１に記載の高周波モジュール装
    置。
  6. 【請求項６】 上記高周波素子層部に、上記高周波集積
    回路素子を含む全面を覆うシールドカバーが取り付けら
    れることを特徴とする請求項５に記載の高周波モジュー
    ル装置。
  7. 【請求項７】 上記高周波集積回路素子とシールドカバ
    ーの内面との間に、熱伝導性を有する樹脂材が充填され
    たことを特徴とする請求項６に記載の高周波モジュール
    装置。
  8. 【請求項８】 上記高周波素子層部に、上記高周波集積
    回路素子の搭載領域に対応して、上記ベース基板部に連
    通する多数の放熱ビアが形成されたことを特徴とする請
    求項６に記載の高周波モジュール装置。
  9. 【請求項９】 上記ベース基板部に、上記高周波素子層
    部の各放熱ビアとそれぞれ接続された多数の放熱ビアが
    形成されるとともに、上記コア基材に放熱プレートが設
    けられることを特徴とする請求項８に記載の高周波モジ
    ュール装置。
  10. 【請求項１０】 上記各放熱ビアが、上記コア基材の第
    １の主面上に形成されたパターン配線層の一部と接続さ
    れており、 上記パターン配線層が５０ｕｍ以上の厚みを有すること
    を特徴とする請求項８に記載の高周波モジュール装置。
  11. 【請求項１１】 耐熱特性や高周波特性を有する有機基
    材によってコア基材を形成する第１の工程と、上記コア
    基材の第１の主面上に多層のパターン配線層を形成する
    第２の工程と、最上層に平坦化処理を施して高周波素子
    層形成面を形成する第３の工程とを経てベース基板部を
    製作するベース基板部製作工程と、 上記ベース基板部の高周波素子層形成面上に、薄膜技術
    や厚膜技術によって誘電絶縁層を介して上記ベース基板
    部側から電源或いは信号の供給を受ける抵抗体部、キャ
    パシタ部或いはパターン配線部からなる受動素子を層内
    に構成する高周波素子層形成工程とを有することを特徴
    とする高周波モジュール装置の製造方法。
  12. 【請求項１２】 上記コア基板の形成工程が、ポリフェ
    ニールエチレン、ビスマレイドトリアジン、ポリイミ
    ド、液晶ポリマ、ポリノルボルネン、セラミック或いは
    セラミックと有機材料の混合物、エポキシ系樹脂によっ
    て両面基板を形成する工程であることを特徴とする請求
    項１１に記載の高周波モジュール装置の製造方法。
  13. 【請求項１３】 上記ベース基板部製作工程において、 上記第１主面側の最上層に形成された配線パターン層を
    被覆する第１のコーティング樹脂層と、上記第１主面と
    対向する第２の主面を被覆する第２のコーティング樹脂
    層とを形成するコーティング樹脂層形成工程を有し、 上記第１のコーティング樹脂層が、上記高周波素子層形
    成工程に先行する上記第３の工程において上記最上層の
    配線パターン層とともに研磨加工を施されることにより
    同一面を構成する平坦化処理が施され、 上記第２のコーティング樹脂層が、上記高周波素子層形
    成工程の後工程として上記第２の主面に形成された配線
    パターン層を露呈させる研磨加工が施されて入出力端子
    部を構成することを特徴とする請求項１１に記載の高周
    波モジュール装置の製造方法。
  14. 【請求項１４】 上記コア基板の第２の主面に形成され
    た入出力端子部が、マザー基板に形成された入出力端子
    と接続されることにより、上記マザー基板に直接実装さ
    れることを特徴とする請求項１３に記載の高周波モジュ
    ール装置の製造方法。
  15. 【請求項１５】 高周波特性、耐熱性或いは耐薬品性を
    有するとともに、塗布均一性や厚み制御性を有するベン
    ゾシクロブテン、ポリイミド、ポリノルボルネン、液晶
    ポリマ等の有機材料、エポキシ系樹脂或いはアクリル系
    樹脂により、上記高周波素子層部を構成する少なくとも
    ２層の上記誘電絶縁層を、上記ベース基板部の高周波素
    子層形成面上に形成することを特徴とする請求項１１に
    記載の高周波モジュール装置の製造方法。
  16. 【請求項１６】 上記高周波素子層形成工程において、 上記高周波素子層形成面上に上記第１の誘電絶縁層を形
    成する第１の誘電絶縁層形成工程と、上記第１の誘電絶
    縁層上に第１の配線層を形成するとともに抵抗体部とキ
    ャパシティ部とをパターン形成する第１層形成工程と、 上記第１の配線層上に上記第２の誘電絶縁層を形成する
    第１の誘電絶縁層形成工程と、第２の誘電絶縁層上に第
    ２の配線層を形成するとともにインダクタ部と配線部と
    を形成する第２層形成工程とを有することを特徴とする
    請求項１１に記載の高周波モジュール装置の製造方法。
  17. 【請求項１７】 上記第１層形成工程において、上記第
    １の配線層に、スバッタ法或いは化学蒸着法により成膜
    した金属薄膜層にパターン形成を行った後に、上記抵抗
    体部の形成対応部位に陽極酸化処理を施して高誘電体層
    からなる上記抵抗体部を形成することを特徴とする請求
    項１６に記載の高周波モジュール装置の製造方法。
  18. 【請求項１８】 上記高周波素子層形成工程において、 最上層の誘電絶縁層上に所定のパターン配線された上部
    配線パターン層を形成する工程と、上記配線パターン層
    の所定のランドを露呈させてコーティング層を形成する
    工程とを有し、 上記コーティング層上に、上記ランドと接続された少な
    くとも１個以上の高周波集積回路素子が直接搭載される
    ことを特徴とする請求項１１に記載の高周波モジュール
    装置の製造方法。
  19. 【請求項１９】 上記高周波素子層上に、上記高周波集
    積回路素子を含む全面を覆うシールドカバーを取り付け
    る工程を有することを特徴とする請求項１８に記載の高
    周波モジュール装置の製造方法。
  20. 【請求項２０】 上記高周波集積回路素子とシールドカ
    バーの内面との間に、熱伝導性樹脂を充填する工程を有
    することを特徴とする請求項１９に記載の高周波モジュ
    ール装置の製造方法。
  21. 【請求項２１】 上記高周波素子層形成工程において、
    上記高周波集積回路素子の搭載領域に対応する上記高周
    波素子層部に、上記ベース基板部に連通する多数の放熱
    ビアを形成する工程を有することを特徴とする請求項１
    １乃至請求項２０のいずれか１項に記載の高周波モジュ
    ール装置の製造方法。
  22. 【請求項２２】 上記ベース基板部に、上記高周波素子
    層部の各放熱ビアとそれぞれ接続された多数の放熱ビア
    を形成するとともに、放熱プレートが設けられた上記コ
    ア基板が用いられることを特徴とする請求項２１に記載
    の高周波モジュール装置の製造方法。
  23. 【請求項２３】 上記ベース基板部上にパターン配線さ
    れるとともに上記放熱ビアが接続される上記配線パター
    ン層を、５０ｕｍ以上の厚みで形成することを特徴とす
    る請求項２２に記載の高周波モジュール装置の製造方
    法。
JP2000280632A 2000-09-14 2000-09-14 高周波モジュール装置及びその製造方法 Expired - Fee Related JP4529262B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000280632A JP4529262B2 (ja) 2000-09-14 2000-09-14 高周波モジュール装置及びその製造方法
TW090122510A TW519801B (en) 2000-09-14 2001-09-11 High frequency module device and method for its preparation
US09/951,148 US6714422B2 (en) 2000-09-14 2001-09-13 High frequency module device and method for its preparation
EP01307804A EP1189345A3 (en) 2000-09-14 2001-09-13 High frequency module device and method for its preparation
KR1020010056890A KR100828244B1 (ko) 2000-09-14 2001-09-14 고주파 모듈 장치 및 그 제조 방법
US10/225,800 US6797890B2 (en) 2000-09-14 2002-08-22 High frequency module device and method for its preparation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000280632A JP4529262B2 (ja) 2000-09-14 2000-09-14 高周波モジュール装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002094247A true JP2002094247A (ja) 2002-03-29
JP4529262B2 JP4529262B2 (ja) 2010-08-25

Family

ID=18765427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000280632A Expired - Fee Related JP4529262B2 (ja) 2000-09-14 2000-09-14 高周波モジュール装置及びその製造方法

Country Status (5)

Country Link
US (2) US6714422B2 (ja)
EP (1) EP1189345A3 (ja)
JP (1) JP4529262B2 (ja)
KR (1) KR100828244B1 (ja)
TW (1) TW519801B (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310983A (ja) * 2004-04-20 2005-11-04 Dt Circuit Technology Co Ltd キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法
JP2007019530A (ja) * 2002-07-18 2007-01-25 Hitachi Chem Co Ltd 半導体装置および無線電子装置
US7187060B2 (en) 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
JP2007214437A (ja) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd 受動素子内蔵配線基板およびその製造方法
JP2007220943A (ja) * 2006-02-17 2007-08-30 Dainippon Printing Co Ltd 受動素子内蔵配線基板およびその製造方法
US7301228B2 (en) 2002-12-03 2007-11-27 Sanyo Electric Co., Ltd. Semiconductor device, method for manufacturing same and thin plate interconnect line member
CN100358101C (zh) * 2004-03-17 2007-12-26 三洋电机株式会社 电路装置及其制造方法
US7394665B2 (en) 2003-02-18 2008-07-01 Kabushiki Kaisha Toshiba LSI package provided with interface module and method of mounting the same
JP2008172278A (ja) * 2008-04-03 2008-07-24 Taiyo Yuden Co Ltd 高周波回路モジュール
JP2008263220A (ja) * 2008-06-20 2008-10-30 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
US7649252B2 (en) 2003-12-26 2010-01-19 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
US7700383B2 (en) 2004-03-19 2010-04-20 Sanyo Electric Co., Ltd. Manufacturing method for semiconductor device and determination method for position of semiconductor element
US7875980B2 (en) 2004-09-01 2011-01-25 Sanyo Electric Co., Ltd. Semiconductor device having laminated structure
US7893792B2 (en) 2003-08-21 2011-02-22 Samsung Electronics Co., Ltd. Duplexer using an embedded PCB and method of fabricating the same
US8022533B2 (en) 2004-06-29 2011-09-20 Sanyo Electric Co., Ltd. Circuit apparatus provided with asperities on substrate surface
US8039948B2 (en) 2004-06-01 2011-10-18 Sanyo Electric Co., Ltd. Device mounting board and semiconductor apparatus using the same
WO2012077522A1 (ja) * 2010-12-10 2012-06-14 株式会社村田製作所 回路モジュール
WO2016190114A1 (ja) * 2015-05-26 2016-12-01 ソニー株式会社 電子機器
WO2017109878A1 (ja) * 2015-12-24 2017-06-29 三菱電機株式会社 高周波回路の電磁シールド構造及び高周波モジュール
CN113571872A (zh) * 2021-07-27 2021-10-29 安徽安努奇科技有限公司 一种内匹配芯片天线及其制造方法

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849940B1 (en) * 2000-11-20 2005-02-01 Ati Technologies, Inc. Integrated circuit package for the transfer of heat generated by the inte circuit and method of fabricating same
JP3941416B2 (ja) * 2001-04-26 2007-07-04 ソニー株式会社 高周波モジュール装置及びその製造方法
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
US6979894B1 (en) * 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
US7045890B2 (en) * 2001-09-28 2006-05-16 Intel Corporation Heat spreader and stiffener having a stiffener extension
US7173329B2 (en) * 2001-09-28 2007-02-06 Intel Corporation Package stiffener
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
JP3920626B2 (ja) * 2001-11-02 2007-05-30 三洋電機株式会社 再送信装置及びディジタル放送受信システム
JP3649183B2 (ja) * 2001-12-27 2005-05-18 ソニー株式会社 フィルタ回路装置及びその製造方法
JP4023166B2 (ja) * 2002-01-25 2007-12-19 ソニー株式会社 高周波モジュール用基板及び高周波モジュール
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6900708B2 (en) * 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
US6987307B2 (en) * 2002-06-26 2006-01-17 Georgia Tech Research Corporation Stand-alone organic-based passive devices
JP3925378B2 (ja) * 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。
KR100499006B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
TW577153B (en) * 2002-12-31 2004-02-21 Advanced Semiconductor Eng Cavity-down MCM package
US6828514B2 (en) * 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
US7265300B2 (en) 2003-03-21 2007-09-04 Commscope Solutions Properties, Llc Next high frequency improvement using hybrid substrates of two materials with different dielectric constant frequency slopes
US7489914B2 (en) * 2003-03-28 2009-02-10 Georgia Tech Research Corporation Multi-band RF transceiver with passive reuse in organic substrates
JP2005109951A (ja) * 2003-09-30 2005-04-21 Sony Corp 共振器および誘電体フィルタ
JP2005183669A (ja) * 2003-12-19 2005-07-07 Tdk Corp 実装基板およびそれを用いた電子部品
KR100541655B1 (ko) * 2004-01-07 2006-01-11 삼성전자주식회사 패키지 회로기판 및 이를 이용한 패키지
JP2005229041A (ja) * 2004-02-16 2005-08-25 Alps Electric Co Ltd 高周波配線構造および高周波配線構造の製造方法
DE602005002547T2 (de) * 2004-02-23 2008-06-12 Georgia Tech Research Corp. Passive signalverarbeitungskomponenten auf flüssigkristallpolymer- und mehrschichtpolymerbasis für hf-/drahtlos-mehrband-anwendungen
US7342181B2 (en) * 2004-03-12 2008-03-11 Commscope Inc. Of North Carolina Maximizing capacitance per unit area while minimizing signal transmission delay in PCB
US7980900B2 (en) * 2004-05-14 2011-07-19 Commscope, Inc. Of North Carolina Next high frequency improvement by using frequency dependent effective capacitance
US7190594B2 (en) * 2004-05-14 2007-03-13 Commscope Solutions Properties, Llc Next high frequency improvement by using frequency dependent effective capacitance
US8345433B2 (en) * 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
JP2006121147A (ja) * 2004-10-19 2006-05-11 Alps Electric Co Ltd 携帯電話機用高周波モジュール
US7365428B2 (en) * 2004-10-22 2008-04-29 Intel Corporation Array capacitor with resistive structure
JP4134004B2 (ja) * 2004-11-15 2008-08-13 Ｔｄｋ株式会社 高周波モジュール
KR100688744B1 (ko) * 2004-11-15 2007-02-28 삼성전기주식회사 고밀도 인쇄회로기판 및 이의 제조방법
KR100651358B1 (ko) * 2005-06-22 2006-11-29 삼성전기주식회사 Ｒｆ모듈의 전력단 회로를 내장한 인쇄회로기판
US20060289976A1 (en) * 2005-06-23 2006-12-28 Intel Corporation Pre-patterned thin film capacitor and method for embedding same in a package substrate
TWI295102B (en) * 2006-01-13 2008-03-21 Ind Tech Res Inst Multi-functional substrate structure
TWI304308B (en) * 2006-01-25 2008-12-11 Unimicron Technology Corp Circuit board with embeded passive component and fabricating process thereof
JP4668814B2 (ja) * 2006-03-08 2011-04-13 Ｏｋｉセミコンダクタ株式会社 半導体装置
US9299634B2 (en) * 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US8022554B2 (en) * 2006-06-15 2011-09-20 Sitime Corporation Stacked die package for MEMS resonator system
US9013035B2 (en) * 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
US7439840B2 (en) 2006-06-27 2008-10-21 Jacket Micro Devices, Inc. Methods and apparatuses for high-performing multi-layer inductors
US7808434B2 (en) * 2006-08-09 2010-10-05 Avx Corporation Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
JP5107541B2 (ja) * 2006-08-22 2012-12-26 ルネサスエレクトロニクス株式会社 絶縁膜形成方法および半導体装置の製造方法
US7989895B2 (en) 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates
JP4588046B2 (ja) * 2007-05-31 2010-11-24 三洋電機株式会社 回路装置およびその製造方法
TWI337059B (en) * 2007-06-22 2011-02-01 Princo Corp Multi-layer substrate and manufacture method thereof
US20090115051A1 (en) * 2007-11-01 2009-05-07 Lap-Wai Lydia Leung Electronic Circuit Package
US20090115022A1 (en) * 2007-11-06 2009-05-07 Nec Electronics Coroporation Semiconductor device
US7832097B1 (en) * 2008-01-23 2010-11-16 Amkor Technology, Inc. Shielded trace structure and fabrication method
US20100012354A1 (en) * 2008-07-14 2010-01-21 Logan Brook Hedin Thermally conductive polymer based printed circuit board
US8047879B2 (en) * 2009-01-26 2011-11-01 Commscope, Inc. Of North Carolina Printed wiring boards and communication connectors having series inductor-capacitor crosstalk compensation circuits that share a common inductor
JP5273861B2 (ja) * 2009-04-22 2013-08-28 太陽誘電株式会社 通信モジュール
US8576574B2 (en) * 2010-04-21 2013-11-05 Stmicroelectronics Pte Ltd. Electromagnetic interference shielding on semiconductor devices
US8642119B2 (en) 2010-09-22 2014-02-04 Stmicroelectronics Pte Ltd. Method and system for shielding semiconductor devices from light
JP5673455B2 (ja) * 2011-09-09 2015-02-18 株式会社村田製作所 電源制御回路モジュール
DE102011088256A1 (de) * 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
US8867231B2 (en) * 2012-01-13 2014-10-21 Tyco Electronics Corporation Electronic module packages and assemblies for electrical systems
ITVI20120145A1 (it) 2012-06-15 2013-12-16 St Microelectronics Srl Struttura comprensiva di involucro comprendente connessioni laterali
KR20150006713A (ko) * 2013-07-09 2015-01-19 삼성전기주식회사 인쇄회로기판용 절연필름 및 이를 이용한 제품
US9960836B2 (en) 2014-05-19 2018-05-01 L-3 Technologies, Inc. Method and system for satellite using multifunctional motherboard
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
JP6981432B2 (ja) 2017-01-18 2021-12-15 Tdk株式会社 電子部品搭載パッケージ
JP2019029941A (ja) * 2017-08-02 2019-02-21 株式会社ディスコ 弾性波デバイス用基板の製造方法
WO2020196752A1 (ja) * 2019-03-28 2020-10-01 株式会社村田製作所 モジュール

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211191A (ja) * 1990-02-09 1992-08-03 Hitachi Ltd 実装構造体
JPH0575255A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd 混成基板とこれを搭載する回路モジユールおよびその製造方法
JPH06169189A (ja) * 1992-11-30 1994-06-14 Hitachi Ltd チップ形発熱部品及びその実装方法
JPH07106767A (ja) * 1993-10-01 1995-04-21 Hitachi Ltd 多層配線基板およびその製造方法
JPH08167672A (ja) * 1994-12-13 1996-06-25 Sony Corp 半導体装置用複合多層基板およびその製造方法
JPH0982857A (ja) * 1995-09-18 1997-03-28 Nec Corp マルチチップパッケージ構造
JPH10125830A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 高周波モジュールおよびその製造方法
JPH10256081A (ja) * 1997-03-06 1998-09-25 Lucent Technol Inc 酸化タンタル製薄膜キャパシタ
JPH11233904A (ja) * 1998-02-18 1999-08-27 Nec Corp 放熱構造プリント基板
JP2000013016A (ja) * 1998-06-17 2000-01-14 Nec Corp 配線基板及びその製造方法
JP2000059034A (ja) * 1998-08-17 2000-02-25 Nec Corp 抵抗およびコンデンサ内蔵型プリント基板およびその形成方法
JP2000208941A (ja) * 1999-01-11 2000-07-28 Nec Corp ビルドアップ配線基板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692839A (en) * 1985-06-24 1987-09-08 Digital Equipment Corporation Multiple chip interconnection system and package
JP2790640B2 (ja) * 1989-01-14 1998-08-27 ティーディーケイ株式会社 混成集積回路部品の構造
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JP2898814B2 (ja) * 1992-02-25 1999-06-02 株式会社日立製作所 印刷インダクタ付き多層配線板
JP3325351B2 (ja) * 1993-08-18 2002-09-17 株式会社東芝 半導体装置
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
DE4422669A1 (de) * 1994-06-30 1996-01-04 Siemens Ag Mehrlagen-Leiterplatte
EP0957664B1 (en) * 1996-06-07 2003-07-09 Asahi Kasei Kabushiki Kaisha Resin-carrying metal foil for multilayered wiring board, process for manufacturing the same, multilayered wiring board, and electronic device
US5929510A (en) 1996-10-31 1999-07-27 Sarnoff Corporation Integrated electronic circuit
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
JP3696735B2 (ja) * 1998-08-31 2005-09-21 京セラ株式会社 高周波用パッケージ
JP3275851B2 (ja) * 1998-10-13 2002-04-22 松下電器産業株式会社 高周波集積回路
JP2000183536A (ja) * 1998-12-17 2000-06-30 Sony Corp 機能モジュール及びその製造方法
US6214445B1 (en) * 1998-12-25 2001-04-10 Ngk Spark Plug Co., Ltd. Printed wiring board, core substrate, and method for fabricating the core substrate
JP2000208945A (ja) * 1999-01-18 2000-07-28 Ngk Spark Plug Co Ltd コンデンサ内蔵配線基板及びその製造方法
JP3756041B2 (ja) * 1999-05-27 2006-03-15 Ｈｏｙａ株式会社 多層プリント配線板の製造方法
KR100308872B1 (ko) * 2000-02-23 2001-11-03 이상헌 다층 멀티칩 모듈
JP2002008945A (ja) 2000-06-20 2002-01-11 Rubycon Corp アルミニウム電解コンデンサ

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211191A (ja) * 1990-02-09 1992-08-03 Hitachi Ltd 実装構造体
JPH0575255A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd 混成基板とこれを搭載する回路モジユールおよびその製造方法
JPH06169189A (ja) * 1992-11-30 1994-06-14 Hitachi Ltd チップ形発熱部品及びその実装方法
JPH07106767A (ja) * 1993-10-01 1995-04-21 Hitachi Ltd 多層配線基板およびその製造方法
JPH08167672A (ja) * 1994-12-13 1996-06-25 Sony Corp 半導体装置用複合多層基板およびその製造方法
JPH0982857A (ja) * 1995-09-18 1997-03-28 Nec Corp マルチチップパッケージ構造
JPH10125830A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 高周波モジュールおよびその製造方法
JPH10256081A (ja) * 1997-03-06 1998-09-25 Lucent Technol Inc 酸化タンタル製薄膜キャパシタ
JPH11233904A (ja) * 1998-02-18 1999-08-27 Nec Corp 放熱構造プリント基板
JP2000013016A (ja) * 1998-06-17 2000-01-14 Nec Corp 配線基板及びその製造方法
JP2000059034A (ja) * 1998-08-17 2000-02-25 Nec Corp 抵抗およびコンデンサ内蔵型プリント基板およびその形成方法
JP2000208941A (ja) * 1999-01-11 2000-07-28 Nec Corp ビルドアップ配線基板

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019530A (ja) * 2002-07-18 2007-01-25 Hitachi Chem Co Ltd 半導体装置および無線電子装置
US7301228B2 (en) 2002-12-03 2007-11-27 Sanyo Electric Co., Ltd. Semiconductor device, method for manufacturing same and thin plate interconnect line member
US7394665B2 (en) 2003-02-18 2008-07-01 Kabushiki Kaisha Toshiba LSI package provided with interface module and method of mounting the same
US7187060B2 (en) 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US7893792B2 (en) 2003-08-21 2011-02-22 Samsung Electronics Co., Ltd. Duplexer using an embedded PCB and method of fabricating the same
US7649252B2 (en) 2003-12-26 2010-01-19 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
US7791120B2 (en) 2004-03-17 2010-09-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method thereof
CN100358101C (zh) * 2004-03-17 2007-12-26 三洋电机株式会社 电路装置及其制造方法
US7700383B2 (en) 2004-03-19 2010-04-20 Sanyo Electric Co., Ltd. Manufacturing method for semiconductor device and determination method for position of semiconductor element
JP4536413B2 (ja) * 2004-04-20 2010-09-01 大日本印刷株式会社 キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法
JP2005310983A (ja) * 2004-04-20 2005-11-04 Dt Circuit Technology Co Ltd キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法
US8039948B2 (en) 2004-06-01 2011-10-18 Sanyo Electric Co., Ltd. Device mounting board and semiconductor apparatus using the same
US8022533B2 (en) 2004-06-29 2011-09-20 Sanyo Electric Co., Ltd. Circuit apparatus provided with asperities on substrate surface
US7875980B2 (en) 2004-09-01 2011-01-25 Sanyo Electric Co., Ltd. Semiconductor device having laminated structure
JP2007214437A (ja) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd 受動素子内蔵配線基板およびその製造方法
JP2007220943A (ja) * 2006-02-17 2007-08-30 Dainippon Printing Co Ltd 受動素子内蔵配線基板およびその製造方法
JP4680277B2 (ja) * 2008-04-03 2011-05-11 太陽誘電株式会社 高周波回路モジュール
JP2008172278A (ja) * 2008-04-03 2008-07-24 Taiyo Yuden Co Ltd 高周波回路モジュール
JP2008263220A (ja) * 2008-06-20 2008-10-30 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
WO2012077522A1 (ja) * 2010-12-10 2012-06-14 株式会社村田製作所 回路モジュール
JPWO2012077522A1 (ja) * 2010-12-10 2014-05-19 株式会社村田製作所 回路モジュール
WO2016190114A1 (ja) * 2015-05-26 2016-12-01 ソニー株式会社 電子機器
WO2017109878A1 (ja) * 2015-12-24 2017-06-29 三菱電機株式会社 高周波回路の電磁シールド構造及び高周波モジュール
CN113571872A (zh) * 2021-07-27 2021-10-29 安徽安努奇科技有限公司 一种内匹配芯片天线及其制造方法

Also Published As

Publication number Publication date
US6714422B2 (en) 2004-03-30
EP1189345A2 (en) 2002-03-20
US20020195270A1 (en) 2002-12-26
KR100828244B1 (ko) 2008-05-07
KR20020021366A (ko) 2002-03-20
TW519801B (en) 2003-02-01
JP4529262B2 (ja) 2010-08-25
EP1189345A3 (en) 2004-11-10
US20020075106A1 (en) 2002-06-20
US6797890B2 (en) 2004-09-28

Similar Documents

Publication Publication Date Title
JP2002094247A (ja) 高周波モジュール装置及びその製造方法
US7057279B2 (en) High-frequency circuit block, its manufacturing method, high-frequency module device, and its manufacturing method
JP3925378B2 (ja) 高周波モジュール装置の製造方法。
KR20040034575A (ko) 박막 회로 기판 장치 및 그 제조 방법
US7599190B2 (en) High-frequency module, and method of producing same
JP4318417B2 (ja) 高周波モジュール基板装置
JP3941416B2 (ja) 高周波モジュール装置及びその製造方法
JP2003087007A (ja) 高周波モジュール基板装置
JP4604398B2 (ja) 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法
JP4608794B2 (ja) 高周波モジュール装置及びその製造方法
JP2003051567A (ja) 高周波モジュール用基板装置及びその製造方法、並びに高周波モジュール装置及びその製造方法
JP2002374069A (ja) 高周波モジュール装置及びその製造方法
JP4595240B2 (ja) 高周波モジュール基板装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees