JP5673455B2 - 電源制御回路モジュール - Google Patents

電源制御回路モジュール Download PDF

Info

Publication number
JP5673455B2
JP5673455B2 JP2011196610A JP2011196610A JP5673455B2 JP 5673455 B2 JP5673455 B2 JP 5673455B2 JP 2011196610 A JP2011196610 A JP 2011196610A JP 2011196610 A JP2011196610 A JP 2011196610A JP 5673455 B2 JP5673455 B2 JP 5673455B2
Authority
JP
Japan
Prior art keywords
inner layer
layer electrode
electrode
laminate
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011196610A
Other languages
English (en)
Other versions
JP2013058646A (ja
Inventor
吉田　正人
正人 吉田
永井　智浩
智浩 永井
裕 松原
裕 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011196610A priority Critical patent/JP5673455B2/ja
Priority to US13/602,612 priority patent/US9161433B2/en
Publication of JP2013058646A publication Critical patent/JP2013058646A/ja
Application granted granted Critical
Publication of JP5673455B2 publication Critical patent/JP5673455B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、複数のスイッチングレギュレータを備えた電源制御回路モジュールに関する。
現在、通信機器に用いられる回路モジュールは、回路素子の高密度化が要求されている。このため、このような回路モジュールは、一般的には、電極パターンを有する誘電体層を複数層積層した積層体と、該積層体に実装される実装型電子部品と、によって構成される。
ところで、このような通信機器に用いられる回路モジュールでは、特許文献１に示すように、積層体に通信制御回路と電源制御回路とが形成される。通信制御回路には、積層体の表面に実装された通信制御用ＩＣ素子が含まれており、電源制御回路には、積層体の表面に実装されたＤＣ−ＤＣコンバータ用スイッチＩＣ素子が含まれている。
この従来の回路モジュールでは、ＤＣ−ＤＣコンバータ用スイッチＩＣ素子を、積層体の表面、すなわち当該積層体がマザー基板に実装される側と反対側の面に、実装することで、ＤＣ−ＤＣコンバータ用スイッチＩＣ素子の放熱効率を上げている。
特開２００９−２３１６０６号公報
しかしながら、上述の従来の回路モジュールでは、ＤＣ−ＤＣコンバータ用スイッチＩＣ素子を他の回路素子に接続するための電極パターンが、ＤＣ−ＤＣコンバータ用スイッチＩＣ素子と他の回路素子との位置関係に基づいて決定されている。したがって、その位置関係によっては、ＤＣ−ＤＣコンバータ用スイッチＩＣ素子の出力側となる大電流が流れる電極パターン等、ＤＣ−ＤＣコンバータ用スイッチＩＣ素子のみでなく、ＤＣ−ＤＣコンバータ回路としての放熱は、十分に行われていない。
したがって、本発明は、ＤＣ−ＤＣコンバータ用スイッチＩＣ素子等の電源制御用ＩＣ素子と当該電源用ＩＣ素子から発生する大電流が流れる回路素子および回路パターンとを備える電源制御回路モジュールにおいて、高い放熱性を実現することを目的としている。
この発明の電源制御回路モジュールは、制御信号に基づいて電源出力を制御する電源制御用ＩＣ素子と、複数の誘電体層を積層してなる積層体と、を備える。電源制御回路モジュールの電源制御用ＩＣ素子および電源制御用ＩＣ素子に接続する周辺の回路素子は積層体の表面に実装され、これらの素子を接続する接続回路電極は積層体の内層電極により形成されている。
そして、電源制御用ＩＣ素子の実装領域と、積層体表面の外周辺との間に、第１の内層電極が形成されている。また、電源制御用ＩＣ素子に対する制御信号が伝送される第２の内層電極が形成されている。
この構成では、第１の内層電極が電源制御用ＩＣ素子の実装領域よりも、積層体の外周側に配置されるため、第１の内層電極により発生する熱が外部へ放熱し易くなる。
また、この発明の電源制御回路モジュールでは、積層体に直流出力端子を備え、第１の内層電極は、全て直流出力端子と電気的に接続されていることが好ましい。
この構成では、第１の内層電極と直流出力端子との具体的な関係を示している。そして、第１の内層電極は、直流出力端子に接続されているので、大電流が流れるが、第１の内層電極の形成構造から放熱性に優れる。
また、この発明の電源制御回路モジュールでは、第１の内層電極の断面積は第２の内層電極の断面積よりも大きいことが好ましい。
この構成では、第１の内層電極の具体的な構造例を示しており、第１の内層電極は、第２の内層電極よりも断面積が大きいので、導体損が低く、放熱性がよい。
また、この発明の電源制御回路モジュールでは、電源制御用ＩＣ素子と直流出力端子との間に接続される周辺の回路素子は、電源制御用ＩＣ素子の実装領域と積層体表面の外周辺との間に実装されていることが好ましい。
この構成では、大電流が流れる周辺の回路素子の放熱効率も向上する。
また、この発明の電源制御回路モジュールでは、第１の内層電極と第２の内層電極は、積層体の異なる層に形成されていることが好ましい。
この構成では、第１の内層電極によって生じる熱が第２の内層電極に伝搬しにくい。また、第１の内層電極に重畳されるノイズが第２の内層電極を伝搬する制御信号に重畳し難い。
また、この発明の電源制御回路モジュールでは、第１の内層電極は、第２の内層電極に対して、表面側の層に形成されていることが好ましい。
この構成では、第１の内層電極が積層体の表面近傍に配置されるため、放熱し易い。
また、この発明の電源制御回路モジュールでは、次の構成であることが好ましい。積層体の裏面には、複数の外部接続端子が積層体の外周に沿って、複数列で配列形成されている。周辺の回路素子が接続する外部接続端子、および、第１の内層電極に接続する外部接続端子は、配列形成された複数の外部接続用端子の最外周に形成されている。
この構成では、大電流が流れる経路が積層体の外周に近い位置になるので、さらに、放熱効率が向上する。
また、この発明の電源制御回路モジュールでは、次の構成であることが好ましい。電源制御用ＩＣ素子は、ＤＣ−ＤＣコンバータ用スイッチＩＣ素子である。周辺の回路素子における、ＤＣ−ＤＣコンバータ用スイッチＩＣ素子の出力側に接続された出力コンデンサの一方端は、導電性ビアホールで積層体の裏面の外部接続端子における外部グランド接続端子へ接続されている。
この構成では、出力コンデンサに接続する伝送経路の放熱効率が向上するとともに、出力コンデンサに対する寄生インダクタンスを抑制できる。
また、この発明の電源制御回路モジュールでは、積層体の表面は、空気よりも高い熱伝導性を有するシールド部材によってシールドされていることが好ましい。
この構成では、積層体の表面に実装された各素子の放熱効率が向上する。
この発明によれば、高い放熱性を有する電源制御回路モジュールを実現することができる。
第１の実施形態に係る電源制御回路モジュール１に内蔵されるＤＣ−ＤＣコンバータ回路の出力側の回路構成および接続構成を示す図である。 第１の実施形態に係る電源制御回路モジュール１の上層側４層を平面視した図である。 第１の実施形態に係る電源制御回路モジュール１の上層側４層を平面視した図である。 第１の実施形態に係る電源制御回路モジュール１の積層構造を説明するための側面断面の概念図である。 第２の実施形態に係る電源制御回路モジュール１Ａの積層構造を説明するための側面断面の概念図である。
本発明の第１の実施形態に係る電源制御回路モジュールについて、図を参照して説明する。図１は、第１の実施形態に係る電源制御回路モジュール１に内蔵されるＤＣ−ＤＣコンバータ回路の出力側の回路構成および接続構成を示す図である。図２は、第１の実施形態に係る電源制御回路モジュール１の上層側４層を平面視した図である。図３は、第１の実施形態に係る電源制御回路モジュール１の上層側４層を平面視した図である。なお、図２、図３では、導電性ビアホールは記載を省略している。
電源制御回路モジュール１は、図１に示すようなＤＣ−ＤＣコンバータ回路を三個備える。なお、本実施形態ではＤＣ−ＤＣコンバータ回路を三個備える例を示したが、三個に限るものではなく、他の個数であってもよい。
ＤＣ−ＤＣコンバータ回路は、スイッチングレギュレータ用素子１０１，１０２，１０３を備える。スイッチングレギュレータ用素子１０１，１０２，１０３は、一つの電源制御ＩＣ１０として一体形成されており、入力電力が供給される。
スイッチングレギュレータ用素子１０１のＯＵＴＰＵＴ端子は、インダクタ素子２１の一方端に接続されている。インダクタ素子２１の他方端は、ＤＣ出力端子ＤＣｏｕｔ１に接続されている。また、インダクタ素子２１の他方端は、キャパシタ素子３１を介してグランドへ接続されている。また、インダクタ素子２１の他方端は、スイッチングレギュレータ用素子１０１のＦＥＥＤＢＡＣＫ端子に接続されている。スイッチングレギュレータ用素子１０１のＤｉｇｉｔａｌ端子には、第１制御信号が入力される。
スイッチングレギュレータ用素子１０２のＯＵＴＰＵＴ端子は、インダクタ素子２２の一方端に接続されている。インダクタ素子２２の他方端は、ＤＣ出力端子ＤＣｏｕｔ２に接続されている。また、インダクタ素子２２の他方端は、キャパシタ素子３２を介してグランドへ接続されている。また、インダクタ素子２２の他方端は、スイッチングレギュレータ用素子１０２のＦＥＥＤＢＡＣＫ端子に接続されている。スイッチングレギュレータ用素子１０２のＤｉｇｉｔａｌ端子には、第２制御信号が入力される。
スイッチングレギュレータ用素子１０３のＯＵＴＰＵＴ端子は、インダクタ素子２３の一方端に接続されている。インダクタ素子２３の他方端は、ＤＣ出力端子ＤＣｏｕｔ３に接続されている。また、インダクタ素子２３の他方端は、キャパシタ素子３３を介してグランドへ接続されている。また、インダクタ素子２３の他方端は、スイッチングレギュレータ用素子１０３のＦＥＥＤＢＡＣＫ端子に接続されている。スイッチングレギュレータ用素子１０３のＤｉｇｉｔａｌ端子には、第３制御信号が入力される。
このような回路構成からなる電源制御回路モジュール１は、図２、図３、図４に示すような積層体９００と、当該積層体９００に実装される電子部品とによって実現される。積層体９００は、６層の誘電体層９０１，９０２，９０３，９０４，９０５，９０６を積層してなる。なお、積層数は仕様に応じて適宜設定すればよい。積層体９００の表面（誘電体層９０１の表面）には、外部端子を備える実装型の電源制御ＩＣ１０、実装型のインダクタ素子２１，２２，２３、実装型のキャパシタ素子３１，３２，３３が実装されている。
より具体的には、積層体９００の表面の略中央の位置には、電源制御ＩＣ１０が実装されている。スイッチングレギュレータ用素子１０１に接続するインダクタ素子２１およびキャパシタ素子３１は、スイッチングレギュレータ用素子１０１の外部端子が実装される位置よりも、積層体９００の外周側に実装されている。スイッチングレギュレータ用素子１０２に接続するインダクタ素子２２およびキャパシタ素子３２は、スイッチングレギュレータ用素子１０２の外部端子が実装される位置よりも、積層体９００の外周側に実装されている。スイッチングレギュレータ用素子１０３に接続するインダクタ素子２３およびキャパシタ素子３３は、スイッチングレギュレータ用素子１０３の外部端子が実装される位置よりも、積層体９００の外周側に実装されている。
これらインダクタ素子２１，２２，２３、キャパシタ素子３１，３２，３３は、スイッチングレギュレータ用素子１０１，１０２，１０３の出力側に接続され、後述するデジタル系の回路素子と比べて大きな電流が流れる。例えば、１０ｍＡ以上の大電流が流れる。このような回路素子を、積層体９００の中央よりも外周に近接する側に配置することで、放熱し易くなる。
積層体の９００の上層から二層目となる誘電体層９０２の表面（誘電体層９０１の裏面）には、第１の内層電極４２１，４２２，４２３，４２４，４２５，４２６が形成されている。これら第１の内層電極４２１−４２６は、積層体９００を平面視（積層方向に沿って見て）して、電源制御ＩＣ１０の実装領域に一端を除いて、重ならないように、形成されている。
第１の内層電極４２１の一方端は、誘電体層９０１に形成された導電性ビアホールを介して、スイッチングレギュレータ用素子１０１のＯＵＴＰＵＴ用外部端子に接続されている。第１の内層電極４２１は、当該一方端すなわちスイッチングレギュレータ用素子１０１のＯＵＴＰＵＴ用外部端子の直下の位置から、積層体９００の外周側へ引き出されるような形状で形成されている。接続電極４２１の他方端は、誘電体層９０１に形成された導電性ビアホールを介してインダクタ素子２１の一方端へ接続されている。
インダクタ素子２１の他方端は、誘電体層９０１に形成された導電性ビアホールを介して第１の内層電極４２２の一方端へ接続されている。第１の内層電極４２２の他方端は、誘電体層９０１に形成された導電性ビアホールを介してキャパシタ素子３１の一方端に接続されている。
第１の内層電極４２３の一方端は、誘電体層９０１に形成された導電性ビアホールを介して、スイッチングレギュレータ用素子１０２のＯＵＴＰＵＴ用外部端子に接続されている。第１の内層電極４２３は、当該一方端すなわちスイッチングレギュレータ用素子１０２のＯＵＴＰＵＴ用外部端子の直下の位置から、積層体９００の外周側へ引き出されるような形状で形成されている。第１の内層電極４２３の他方端は、誘電体層９０１に形成された導電性ビアホールを介してインダクタ素子２２の一方端へ接続されている。
インダクタ素子２２の他方端は、誘電体層９０１に形成された導電性ビアホールを介して第１の内層電極４２４の一方端へ接続されている。第１の内層電極４２４の他方端は、誘電体層９０１に形成された導電性ビアホールを介してキャパシタ素子３２の一方端に接続されている。
第１の内層電極４２５の一方端は、誘電体層９０１に形成された導電性ビアホールを介して、スイッチングレギュレータ用素子１０３のＯＵＴＰＵＴ用外部端子に接続されている。第１の内層電極４２５は、当該一方端すなわちスイッチングレギュレータ用素子１０３のＯＵＴＰＵＴ用外部端子の直下の位置から、積層体９００の外周側へ引き出されるような形状で形成されている。第１の内層電極４２５の他方端は、誘電体層９０１に形成された導電性ビアホールを介してインダクタ素子２３の一方端へ接続されている。
インダクタ素子２３の他方端は、誘電体層９０１に形成された導電性ビアホールを介して第１の内層電極４２６の一方端へ接続されている。第１の内層電極４２６の他方端は、誘電体層９０１に形成された導電性ビアホールを介してキャパシタ素子３３の一方端に接続されている。
これらの第１の内層電極４２１−４２６は、できる限り広い幅で形成されている。したがって、これらの第１の内層電極４２１−４２６の断面積を大きくすることができる。これにより、導体損が低下するとともに、放熱効率を向上させることができる。
また、これら第１の内層電極４２１−４２６に接続する各箇所の導電性ビアホールの個数を増加させるとよく、この構成によって、導電性ビアホール群での放熱効率を向上させることができる。
また、これらの第１の内層電極４２１−４２６は、できる限る積層体９００の外周近傍に沿って引き回す方が望ましく、この構成によって、放熱効率をさらに向上させることができる。
なお、これらの第１の内層電極４２１−４２６の電極の厚みを、できる限り厚い厚みで形成することによっても、上記のように、導体損を低下させるとともに、放熱効率を向上させることができる。
積層体の９００の上層から三層目となる誘電体層９０３の表面（誘電体層９０２の裏面）には、内層グランド電極４３１，４３２，４３３が形成されている。
内層グランド電極４３１は、積層体９００を平面視して、スイッチングレギュレータ用素子１０１の実装領域、インダクタ素子２１の実装領域、キャパシタ素子３１の実装領域を含む形状で形成されている。内層グランド電極４３１には、誘電体層９０１，９０２を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子１０１のグランド端子が接続されている。また、内層グランド電極４３１には、誘電体層９０１，９０２を貫通する導電性ビアホールを介して、キャパシタ素子３１の他方端が接続されている。なお、内層グランド電極４３１とキャパシタ素子３１の他方端とを接続する導電性ビアホールは複数であるとよい。
内層グランド電極４３２は、積層体９００を平面視して、スイッチングレギュレータ用素子１０２の実装領域、インダクタ素子２２の実装領域、キャパシタ素子３２の実装領域を含む形状で形成されている。内層グランド電極４３２には、誘電体層９０１，９０２を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子１０２のグランド端子が接続されている。また、内層グランド電極４３２には、誘電体層９０１，９０２を貫通する導電性ビアホールを介して、キャパシタ素子３２の他方端が接続されている。なお、内層グランド電極４３２とキャパシタ素子３２の他方端とを接続する導電性ビアホールは複数であるとよい。
内層グランド電極４３３は、積層体９００を平面視して、スイッチングレギュレータ用素子１０３の実装領域、インダクタ素子２３の実装領域、キャパシタ素子３３の実装領域を含む形状で形成されている。内層グランド電極４３３には、誘電体層９０１，９０２を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子１０３のグランド端子が接続されている。また、内層グランド電極４３３には、誘電体層９０１，９０２を貫通する導電性ビアホールを介して、キャパシタ素子３３の他方端が接続されている。なお、内層グランド電極４３３とキャパシタ素子３３の他方端とを接続する導電性ビアホールは複数であるとよい。
積層体の９００の上層から四層目となる誘電体層９０４の表面（誘電体層９０３の裏面）には、第１の内層電極４４１，４４２，４４３が形成されている。
第１の内層電極４４１の一方端は、誘電体層９０１，９０２，９０３を貫通する導電性ビアホールを介して、キャパシタ素子３１の一方端へ接続されている。第１の内層電極４４１の他方端は、誘電体層９０１，９０２，９０３を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子１０１のＦＥＥＤＢＡＣＫ用外部端子に接続されている。
第１の内層電極４４２の一方端は、誘電体層９０１，９０２，９０３を貫通する導電性ビアホールを介して、キャパシタ素子３２の一方端へ接続されている。第１の内層電極４４２の他方端は、誘電体層９０１，９０２，９０３を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子１０２のＦＥＥＤＢＡＣＫ用外部端子に接続されている。
第１の内層電極４４３の一方端は、誘電体層９０１，９０２，９０３を貫通する導電性ビアホールを介して、キャパシタ素子３３の一方端へ接続されている。第１の内層電極４４３の他方端は、誘電体層９０１，９０２，９０３を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子１０３のＦＥＥＤＢＡＣＫ用外部端子に接続されている。
この際、第１の内層電極４４１，４４２，４４３も、それぞれの他方端以外が電源制御ＩＣ１０の実装領域にできる限り重ならないように、引き回されている。また、第１の内層電極４４１，４４２，４４３は、できる限り広い幅で形成されている。これにより、導体損が低下するとともに、放熱効率を向上させることができる。
積層体の９００の上層から五層目となる誘電体層９０５の表面（誘電体層９０４の裏面）には、第２の内層電極４５１，４５２，４５３が形成されている。
第２の内層電極４５１の一方端は、誘電体層９０１，９０２，９０３，９０４を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子１０１のＤｉｇｉｔａｌ用外部端子に接続されている。第２の内層電極４５１の他方端は、誘電体層９０５，９０６を貫通する導電性ビアホールを介して、積層体９００の裏面に配設された第１制御信号入力用の外部接続用端子に接続されている。
第２の内層電極４５２の一方端は、誘電体層９０１，９０２，９０３，９０４を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子１０２のＤｉｇｉｔａｌ用外部端子に接続されている。第２の内層電極４５２の他方端は、誘電体層９０５，９０６を貫通する導電性ビアホールを介して、積層体９００の裏面に配設された第２制御信号入力用の外部接続用端子に接続されている。
第２の内層電極４５３の一方端は、誘電体層９０１，９０２，９０３，９０４を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子１０３のＤｉｇｉｔａｌ用外部端子に接続されている。第２の内層電極４５３の他方端は、誘電体層９０５，９０６を貫通する導電性ビアホールを介して、積層体９００の裏面に配設された第３制御信号入力用の外部接続用端子に接続されている。
これら第２の内層電極４５１，４５２，４５３は、デジタル仕様の信号である制御信号が伝送される線路であり、幅は、上述の第１の内層電極４２１−４２６，４４１−４４３の幅狭く形成されている。また、第２の内層電極４５１，４５２，４５３は、積層体９００を平面視して、電源制御ＩＣ１０の実装領域内において、引き回される。これにより、上述の第１の内層電極４２１−４２６，４４１−４４３の引き回し自由度が上がる。また、第２の内層電極４５１−４５３には制御信号しか流れないため、第２の内層電極４５１−４５３に流れる電流量は小さく、発熱も殆ど生じない。したがって、これら第２の内層電極４５１−４５３を、積層体９００の中央領域に配設しても、放熱効率を悪化させることがない。
また、第２の内層電極４５１−４５３と第１の内層電極４２１−４２６，４４１−４４３とは、積層方向に沿って対向しないので、第２の内層電極４５１−４５３と第１の内層電極４２１−４２６，４４１−４４３との電磁界結合することを防止できる。これにより、第２の内層電極４２１−４２６，４４１−４４３に重畳したノイズが、第２の内層電極４５１−４５３を伝送する制御信号に重畳することを防止できる。また、逆に第２の内層電極４５１−４５３を伝送する制御信号に重畳したノイズが、第１の内層電極４２１−４２６を伝送する信号に影響することも防止できる。
積層体の９００の上層から六層目（最下層）となる誘電体層９０６の表面（誘電体層９０４の裏面）には、略全面に亘って内層グランド電極４６０が形成されている。
誘電体層９０６の裏面には、積層体９００の外周に沿って、三列に外部接続用端子４５０が形成されている。これら外部接続用端子４５０は、詳細を図示しないが、少なくとも誘電体層９０６を貫通する導電性ビアホールを介して、所定の電極に接続されている。また、外部接続用端子４５０には、それぞれにスイッチングレギュレータ用素子を備える複数のＤＣ−ＤＣコンバータ回路の直流出力端子が含まれている。これら直流出力端子が、上述の第１の内層電極に接続されている。
このような構成からなる電源制御回路モジュール１０は、側面から見ると、図４に示すような構成となる。図４は、第１の実施形態に係る電源制御回路モジュール１の積層構造を説明するための側面断面の概念図である。なお、図４は、積層体９００を、積層方向に沿った一つの平面で切った様子を示すものではなく、各回路素子、電極、導電性ビアホールの接続関係が分かりやすくなるように示したものであり、部分的に図２、図３と異なる箇所もある。また、図４では、スイッチングレギュレータ用素子１０１を含むＤＣ−ＤＣコンバータ回路の出力側の接続構成のみを示している。
図４に示すように、積層体９００の表面に実装されたスイッチングレギュレータ用素子１０１のＯＵＴＰＵＴ用外部端子は誘電体層９０１を貫通する導電性ビアホールは、誘電体層９０１，９０２界面の第１の内層電極４２１の一方端に接続される。第１の内層電極４２１は、当該一方端から積層体９００の外周側に引き出されている。第１の内層電極４２１の他方端は、誘電体層９０１を貫通する導電性ビアホールを介して、積層体９００の表面に実装されたインダクタ素子２１の一方端に接続されている。インダクタ素子２１の他方端は、誘電体層９０１を貫通する導電性ビアホールを介して、誘電体層９０１，９０２界面の第１の内層電極４２２の一方端に接続される。第１の内層電極４２２は、積層体９００の外周端に近い位置で、電源制御ＩＣ１０の実装領域に重ならない範囲で引き回されている。これら第１の内層電極４２１，４２２の線幅は太い。
第１の内層電極４２２の他方端は、誘電体層９０１を貫通する導電性ビアホールを介して、積層体９００の表面に実装されたキャパシタ素子３１の一方端に接続されている。また、この第１の内層電極４２２の他方端は、誘電体層９０２，９０３を貫通する導電性ビアホールを介して、誘電体層９０３，９０４界面の第１の内層電極４４１の一方端に接続されている。第１の内層電極４４１の他方端は、誘電体層９０１，９０２，９０３を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子１０１のＦＥＥＤＢＡＣＫ用外部端子に接続されている。第１の内層電極４４１も、第１の内層電極４２１，４２２とともに線幅が太い。
第１の内層電極４４１は、誘電体層９０４，９０５，９０６を貫通する導電性ビアホールを介して、積層体９００の裏面の外部接続用出力端子４５０（Ｏ）に接続されている。
スイッチングレギュレータ用素子１０１のグランド端子と、キャパシタ素子３１の他方端は、それぞれ誘電体層９０１，９０２を貫通する導電性ビアホールを介して、誘電体層９０２，９０３界面の内層グランド電極４３１へ接続されている。内層グランド電極４３１は、誘電体層９０３，９０４，９０５，９０６を貫通する導電性ビアホールを介して、積層体９００の裏面の外部接続用グランド端子４５０（ＧＡ）に接続されている。この際、外部接続用グランド端子４５０（ＧＡ）を複数備え、これらに対して、複数の導電性ビアホールで、内層グランド電極４３１を接続すると、よりよい。
スイッチングレギュレータ用素子１０１のＤｉｇｉｔａｌ端子は、誘電体層９０１，９０２，９０３，９０４を貫通する導電性ビアホールを介して、誘電体層９０４，９０５界面の第２の内層電極４５１の一方端に接続されている。第２の内層電極４５１の他方端は、誘電体層９０５，９０６を貫通する導電性ビアホールを介して、積層体９００の裏面の外部接続用デジタル入力端子４５０（Ｄ）に接続されている。
誘電体層９０５，９０６の界面の内層グランド電極４６０は、誘電体層９０６を貫通する導電性ビアホールを介して、積層体９００の裏面の外部接続用デジタルグランド端子４５０（ＧＤ）に接続されている。
以上のような構成とすることで、大電流が流れる回路素子および接続電極は、積層体９００における電源制御ＩＣ１０の実装領域よりも積層体９００の外周側に配置されるため、外部に放射されるまでの熱経路が短く、放熱効率が向上する。また、これらの大電流が流れる接続電極の幅を広くすることで、さらに放熱効率が向上する。また、大電流が流れる接続電極が、積層体９００の上層側に備えられているため、積層体９００内に熱が籠もりにくく、放熱効率が向上する。これにより、小型でありながら、優れた放熱効率を有する電源制御回路モジュールを実現することができる。
さらに、図４に示すように、積層体９００の表面に、空気よりも高い熱伝導性を有する絶縁性樹脂９１０と金属製カバー９９０とからなるシールド部材を備えることにより、放熱効率がさらに向上する。絶縁性樹脂９１０として、例えば、フィラーが添加されたエポキシ樹脂、ウレタン樹脂、ＢＴ（ビスマレイミドトリアジン）レジンなどを用いることができる。なお、このようなシールド部材は省略することも可能である。
また、大電流が流れる接続電極と、制御信号を伝送する接続電極とが異なる層に形成されていることで、各接続電極の引き回しが容易になり、小面積化が可能になる。また、大電流が流れる接続電極と、制御信号を伝送する接続電極との相互干渉を防止でき、大電流が流れる接続電極に重畳するスイッチングノイズが、制御信号に重畳することを防止でき、電源制御回路モジュールとしての信頼性が向上する。
また、大電流が流れる接続電極および回路素子に接続する導電性ビアホールを、積層体９００の外周近傍に配置することで、導電性ビアホールからの放熱効率も向上する。さらに、この導電性ビアホールの本数を増加させることで、さらに放熱効率が向上する。
また、大電流が流れる接続電極および回路素子に対して導電性ビアホールを介して接続する外部接続用端子を、積層体９００のできる限り外周側に配列することで、さらに放熱効率が向上する。特に、積層体９００の最外周に配列することで、放熱効率が向上する。
また、図４に示すように、コンデンサ３１の他方端を導電性ビアホールだけで内層グランド電極４３１に接続することで、コンデンサ３１の寄生インダクタンスを抑制できる。さらに、図４とは異なる構造であるが、コンデンサ３１の他方端を、導電性ビアホールのみで、外部接続用グランド端子４５０（ＧＡ）に接続してもよく、この構成によっても寄生インダクタンスを抑制できる。
次に、第２の実施形態に係る電源制御回路モジュールについて、図を参照して説明する。図５は、第２の実施形態に係る電源制御回路モジュール１Ａの積層構造を説明するための側面断面の概念図である。なお、図５は、上述の図４と同様に、積層体９００Ａを、積層方向に沿った一つの平面で切った様子を示すものではなく、各回路素子、電極、導電性ビアホールの接続関係が分かりやすくなるように示したものである。また、図５でも、スイッチングレギュレータ用素子１０１を含むＤＣ−ＤＣコンバータ回路の出力側の接続構成のみを示している。なお、スイッチングレギュレータ用素子１０１の出力側の回路構成は、第１の実施形態と同じであるので、説明は省略する。また、図５では、シールド部材を備えていないが、第１の実施形態の電源制御回路モジュール１と同様に、シールド部材を備えることが好ましい。
スイッチングレギュレータ用素子１０１のＤｉｇｉｔａｌ端子は、誘電体層９０１Ａ，９０２Ａ，９０３Ａ，９０４Ａを貫通する導電性ビアホールを介して、誘電体層９０４Ａ，９０５Ａ界面の第２の内層電極４５１Ａの一方端に接続されている。第２の内層電極４５１Ａの他方端は、誘電体層９０５Ａ，９０６Ａを貫通する導電性ビアホールを介して、誘電体層９０６Ａ，９０７Ａの界面の第２の内層電極４５２Ａに接続されている。第２の内層電極４５２Ａは、誘電体層９０７Ａを貫通する導電性ビアホールを介して、積層体９００の裏面に実装された回路素子２０Ａ，２０Ｂの一方端に接続されている。
回路素子２０Ｂの他方端は、誘電体層９０６Ａ，９０７Ａを貫通する導電性ビアホールを介して、内層グランド電極４６０に接続されている。回路素子２０Ａの他方端は、誘電体層９０７Ａを貫通する導電性ビアホールを介して、誘電体層９０６Ａ，９０７Ａの界面の接続電極４５３Ａに接続されている。第２の内層電極４５３Ａは、誘電体層９０７Ａを貫通する導電性ビアホールを介して、積層体９００の裏面の外部接続用デジタル入力端子４５０（Ｄ）に接続されている。
積層体９００の裏面には、絶縁性樹脂９２０が備えられている。絶縁性樹脂９２０は、回路素子２０Ａ，２０Ｂを覆う厚みで形成されている。このため、絶縁性樹脂９２０の裏面、すなわち絶縁性樹脂９２０の積層体９００側と反対側の面には、配列形成された複数の外部接続用端子４５０毎に、外部接続端子５５０が配設されている。各外部接続用端子４５０と外部接続端子５５０は、絶縁性樹脂９２０を貫通する導電性ビアホールでそれぞれ接続されている。例えば、外部接続用グランド端子４５０（ＧＡ）は、絶縁性樹脂９２０を貫通する導電性ビアホールによって、外部接続用グランド端子５５０（ＧＡ）に接続されている。外部接続用デジタルグランド端子４５０（ＧＤ）は、絶縁性樹脂９２０を貫通する導電性ビアホールによって、外部接続用デジタルグランド端子５５０（ＧＤ）に接続されている。外部接続用デジタル入力端子４５０（Ｄ）は、絶縁性樹脂９２０を貫通する導電性ビアホールによって、外部接続用デジタル入力端子５５０（Ｄ）に接続されている。外部接続用出力端子４５０（Ｏ）は、絶縁性樹脂９２０を貫通する導電性ビアホールによって、外部接続用出力端子５５０（Ｏ）に接続されている。
なお、外部接続用端子４５０は金属製のピン、あるいは、樹脂などの絶縁部材の周囲にＡｕ，Ｃｕなどの金属をメッキにより導体膜を形成した端子でもあってもよい。
このような構成において、第２の内層電極４５２Ａ，４５３Ａは、第２の内層電極４５１Ａとともに幅が狭い。また、電源制御ＩＣ１０の実装領域内に形成されている。これにより、制御信号の伝送回路に回路素子が含まれていても、本実施形態に係る電源制御回路モジュールは、上述のように、内層電極の引き回し自由度を保ちながら、放熱効果を実現することができる。さらに、この構成では、電源制御ＩＣ１０と、デジタル伝送系の回路素子２０Ａ，２０Ｂとが積層体９００の対向する面にそれぞれ離間して実装されるため、電源制御ＩＣ１０から発生するノイズがデジタル伝送系の回路素子２０Ａ，２０Ｂに伝搬されず、電源制御回路モジュールとしての信頼性が向上する。
なお、上述の各実施形態では、ＤＣ−ＤＣコンバータ回路を実現する電源制御ＩＣを用いた場合を示したが、リニアレギュレータを含む電源制御ＩＣや、他の大電流を出力する電源制御ＩＣに対しても、上述の接続電極等の構成を適用することができる。
１，１Ａ：電源制御回路モジュール、
１０：電源制御ＩＣ、１０１，１０２，１０３：スイッチングレギュレータ用素子、
２１，２２，２３：インダクタ素子、
３１，３２，３３：キャパシタ素子、
４２１−４２６，４４１，４４２，４４３：第１の内層電極、
４５１，４５２，４５３，４５１Ａ，４５２Ａ，４５３Ａ：第２の内層電極、
４５０：外部接続用端子、４５０（ＧＡ）：外部接続用グランド端子、４５０（ＧＤ）：外部接続用デジタルグランド端子、４５０（Ｄ）：外部接続用デジタル入力端子、４５０（Ｏ）：外部接続用出力端子、
４３１，４３２，４３３，４６０：内層グランド電極、
９００，９００Ａ：積層体、
９０１−９０６，９０１Ａ−９０７Ａ：誘電体層、
９１０，９２０：絶縁性樹脂、９９０：金属製カバー

Claims (7)

  1. 表面から裏面にかけて複数の誘電体層を積層してなり、前記裏面側で外部実装される積層体と、
    前記積層体の表面に実装した、制御信号に基づいて電源出力を制御する電源制御用ＩＣ素子、および、前記積層体の表面と裏面とのうちの少なくとも表面に実装した、前記電源制御用ＩＣ素子に接続する周辺の回路素子、ならびに、前記制御信号及び前記電源出力を伝送する接続回路電極、を備える回路と、
    前記積層体の表面をシールドする金属製カバーおよび前記金属製カバーの内側に封入した絶縁性樹脂からなる、空気よりも高い熱伝導性を有するシールド部材と、
    を備え、
    前記接続回路電極は、
    前記複数の誘電体層の層間に設けた内層電極であって、前記電源制御用ＩＣ素子の前記電源出力が出力される端子に電気的に接続される第１の内層電極と、
    前記内層電極であって、前記電源制御用ＩＣ素子の前記制御信号が入力される端子に電気的に接続される第２の内層電極と、
    を含み、
    前記第１の内層電極は、前記積層体の表面側から透視して、前記電源制御用ＩＣ素子に接続される端部を除いて、前記電源制御用ＩＣ素子の実装領域と前記積層体表面の外周辺との間の外周部に重なって前記外周辺に沿って延び、
    前記第２の内層電極は、前記積層体の表面側から透視して、全体が前記電源制御用ＩＣ素子の実装領域に重なって延び、
    前記第１の内層電極と前記第２の内層電極は、前記積層体の異なる層に形成されている、
    電源制御回路モジュール。
  2. 前記第１の内層電極は、前記第２の内層電極に対して、前記表面側の層に形成されている、請求項１に記載の電源制御回路モジュール。
  3. 前記第１の内層電極の断面積は、前記第２の内層電極の断面積よりも大きい、請求項１または請求項２に記載の電源制御回路モジュール。
  4. 前記第１の内層電極に接続される前記回路素子は、前記積層体の表面で前記外周部に実装し、
    前記第２の内層電極に接続される前記回路素子は、前記積層体の裏面に実装した、請求項１乃至請求項３のいずれかに記載の電源制御回路モジュール。
  5. 前記積層体の裏面に絶縁性樹脂を更に設け、
    前記第２の内層電極に接続される前記回路素子は、前記絶縁性樹脂に埋設した請求項４に記載の電源制御回路モジュール。
  6. 前記積層体の裏面には、複数の外部接続端子が積層体の外周に沿って、複数列で配列形成されており、
    前記第１の内層電極に接続する外部接続端子は、前記第２の内層電極に接続する外部接続端子よりも外周側に形成されている、請求項１乃至請求項５のいずれか一項に記載の電源制御回路モジュール。
  7. 前記電源制御用ＩＣ素子は、ＤＣ−ＤＣコンバータ用スイッチＩＣ素子であり、
    前記回路素子における、前記ＤＣ−ＤＣコンバータ用スイッチＩＣ素子の出力側に接続された出力コンデンサの一方端は、導電性ビアホールで前記積層体の裏面の外部接続端子における外部グランド接続端子へ接続されている、請求項１乃至請求項６のいずれか一項に記載の電源制御回路モジュール。
JP2011196610A 2011-09-09 2011-09-09 電源制御回路モジュール Active JP5673455B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011196610A JP5673455B2 (ja) 2011-09-09 2011-09-09 電源制御回路モジュール
US13/602,612 US9161433B2 (en) 2011-09-09 2012-09-04 Power supply control circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011196610A JP5673455B2 (ja) 2011-09-09 2011-09-09 電源制御回路モジュール

Publications (2)

Publication Number Publication Date
JP2013058646A JP2013058646A (ja) 2013-03-28
JP5673455B2 true JP5673455B2 (ja) 2015-02-18

Family

ID=47829686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011196610A Active JP5673455B2 (ja) 2011-09-09 2011-09-09 電源制御回路モジュール

Country Status (2)

Country Link
US (1) US9161433B2 (ja)
JP (1) JP5673455B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105746001B (zh) * 2013-11-21 2018-08-31 Zf腓德烈斯哈芬股份公司 多功能的强电流电路板
KR20160036945A (ko) * 2014-09-26 2016-04-05 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 전자부품 패키지
CN107210268B (zh) * 2015-01-27 2018-11-23 株式会社村田制作所 高频模块
JP6317855B2 (ja) 2015-06-26 2018-04-25 ルネサスエレクトロニクス株式会社 電子装置
JP6681012B2 (ja) * 2016-08-08 2020-04-15 株式会社村田製作所 積層回路基板、積層電子部品およびモジュール
JP6460290B2 (ja) * 2016-09-21 2019-01-30 株式会社村田製作所 Ｄｃ／ｄｃコンバータモジュール
US10886219B2 (en) 2017-01-18 2021-01-05 Tdk Corporation Electronic component mounting package
US11277948B2 (en) * 2018-03-22 2022-03-15 Apple Inc. Conformally shielded power inductor and other passive devices for 4/5G envelope tracker modules and/or other power management modules
EP3790043A4 (en) * 2018-07-10 2021-07-14 Aisin Aw Co., Ltd. CIRCUIT MODULE AND POWER SUPPLY CHIP MODULE
JP6935851B2 (ja) 2018-08-20 2021-09-15 株式会社村田製作所 電力変換回路モジュール
JP2022017605A (ja) * 2018-10-25 2022-01-26 ソニーセミコンダクタソリューションズ株式会社 回路基板、半導体装置、および、電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09215324A (ja) * 1996-01-30 1997-08-15 Murata Mfg Co Ltd Ｄｃ−ｄｃコンバーター
JP2000331835A (ja) * 1999-05-21 2000-11-30 Taiyo Yuden Co Ltd 積層電子部品及び回路モジュール
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
JP2003101222A (ja) * 2001-09-21 2003-04-04 Sony Corp 薄膜回路基板装置及びその製造方法
JP4110917B2 (ja) * 2002-10-21 2008-07-02 株式会社デンソー 電子制御装置
JP2005210044A (ja) * 2003-12-26 2005-08-04 Tdk Corp インダクタ素子内蔵基板およびパワーアンプモジュール
JP4403820B2 (ja) * 2004-02-17 2010-01-27 株式会社村田製作所 積層型電子部品およびその製造方法
CN102185474B (zh) 2005-10-28 2013-09-18 日立金属株式会社 Dc-dc转换器
JP4883392B2 (ja) * 2005-12-26 2012-02-22 日立金属株式会社 Ｄｃ−ｄｃコンバータ
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
JP2009231606A (ja) 2008-03-24 2009-10-08 Panasonic Corp 電子回路基板、電子回路装置およびこれを用いた電力線通信装置

Also Published As

Publication number Publication date
JP2013058646A (ja) 2013-03-28
US9161433B2 (en) 2015-10-13
US20130063902A1 (en) 2013-03-14

Similar Documents

Publication Publication Date Title
JP5673455B2 (ja) 電源制御回路モジュール
US11328858B2 (en) Inductor component and inductor-component incorporating substrate
JP4953034B2 (ja) 電圧変換器
US10117334B2 (en) Magnetic assembly
US9620448B1 (en) Power module
JP5369827B2 (ja) 電子部品内蔵モジュール
WO2003103355A1 (ja) 複合多層基板およびそれを用いたモジュール
JPWO2010089921A1 (ja) 平板状コイル付きモジュールの製造方法及び平板状コイル付きモジュール
JP2017228683A (ja) 電子装置
JP6103122B1 (ja) パワー半導体モジュール用信号中継基板
US11646273B2 (en) Module
US20190341168A1 (en) Circuit module and interposer
JP4983906B2 (ja) 電子部品内蔵モジュール
JP5190811B2 (ja) 電源モジュール
US8218331B2 (en) Electronic component module
JP2017011876A (ja) スイッチング電源およびアイソレータ
JP6504960B2 (ja) プリント基板
EP3432458B1 (en) Power supply module and power supply device
JP5394560B2 (ja) 複合多層基板およびそれを用いたモジュール
JP2012212951A (ja) 複合多層基板およびそれを用いたモジュール
US10219375B2 (en) Hybrid circuit assembly
JP2021114513A (ja) 多層基板回路構造
JP5105106B2 (ja) 電子部品内蔵モジュール
CN117202545B (zh) 一种宇航模块电源的高密度封装结构
US20230282569A1 (en) Power supply circuit module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141215

R150 Certificate of patent or registration of utility model

Ref document number: 5673455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150