CN102185474B - Dc-dc转换器 - Google Patents

Dc-dc转换器 Download PDF

Info

Publication number
CN102185474B
CN102185474B CN2011100943524A CN201110094352A CN102185474B CN 102185474 B CN102185474 B CN 102185474B CN 2011100943524 A CN2011100943524 A CN 2011100943524A CN 201110094352 A CN201110094352 A CN 201110094352A CN 102185474 B CN102185474 B CN 102185474B
Authority
CN
China
Prior art keywords
terminal
base plate
semiconductor integrated
integrated circuit
multilager base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011100943524A
Other languages
English (en)
Other versions
CN102185474A (zh
Inventor
渡边光弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Publication of CN102185474A publication Critical patent/CN102185474A/zh
Application granted granted Critical
Publication of CN102185474B publication Critical patent/CN102185474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种DC-DC转换器，在具备连接多个导体线路而成的层叠线圈的软磁性多层基板上，安装有包括开关元件及控制电路的半导体集成电路部件，其中，半导体集成电路部件具备：输入端子、输出端子、用于控制所述开关元件的ON/OFF的第一控制端子、用于对输出电压进行可变控制的第二控制端子和多个接地端子，软磁性多层基板，具备：形成在第一主面的第一外部端子、形成在第一主面及/或其附近的内层的第一连接布线、在所述多层基板的侧面与所述层叠线圈的外周之间形成的第二连接布线、和形成在第二主面的第二外部端子，半导体集成电路部件的端子，与多层基板的第一外部端子连接，第一外部端子的至少一部分通过第一连接布线及第二连接布线与第二外部端子电连接，输入端子或输出端子通过层叠线圈与第二外部端子连接。

Description

DC-DC转换器
本案是基于申请号为PCT/JP2006/321682、国际申请日为2006年10月30日、国家申请号为200680040314.8、发明名称为“DC-DC转换器”的申请案的分案申请。 
技术领域
本发明涉及一种可以降低泄露磁通及寄生电感、且散热性出色的小型DC-DC转换器。 
背景技术
移动电话、便携信息终端PDA、笔记本型计算机、便携式音乐/视频播放器、数码相机、摄像机等各种便携式电子设备，大多具备DC-DC转换器作为将电源电压变换成工作电压的装置。作为DC-DC转换器的电路的一个例子，图26表示了由输入电容器Cin、输出电容器Cout、输出电感Lout以及包含控制电路CC等的半导体集成电路IC构成的降压型DC-DC转换器的电路。在降压型DC-DC转换器中，根据控制信号对半导体集成电路IC内的开关元件(例如场效应晶体管)进行开关，将直流输入电压Vin降压为输出电压Vout[＝Ton/(Ton+Toff)×Vin(Ton是导通开关元件的时间，Toff是截止的时间)]。即使输入电压Vin变动，通过调整Ton与Toff的比率，也能够稳定地输出一定的输出电压Vout。 
图27表示了半导体集成电路IC内的开关元件的电路的一个例子。在硅半导体基板上形成有控制电路CC，所述控制电路CC用于控制使MOS晶体管SW1、SW2交替导通/截止的开关动作。由于控制电路CC自身是公知的，所以省略其说明。输入电容器Cin的设置目的在于使输入电压Vin过渡时稳定化、及防止电压脉冲(spike)，但能够省略。用于输出直流电压Vout的滤波电路(平滑电路)通过进行电流能量的蓄积和放出的输出电感Lout、和进行电压能量的蓄积和放出的输出电容器Cout的组合 而构成。 
为了DC-DC转换器的小型化等，开关频率日益增高，当前正在使用以1MHz的频率进行开关的DC-DC转换器。而且，对于CPU等半导体装置而言，与高速化及高功能化一同，工作电压的降低及高电流化也在不断发展，因此，DC-DC转换器的输出也被要求低电压化及高电流化。但是，如果工作电压降低，则半导体装置容易受到DC-DC转换器的输出电压的变动(脉动)的影响。为了防止这种情况，还提出了一种将开关频率进一步提升到2～10MHz程度的DC-DC转换器。 
图28表示了升压型DC-DC转换器的电路构成例。该DC-DC转换器由输入电感Lin、输出电容器Cout及包含控制电路CC的半导体集成电路IC构成。通过对导通、截止开关元件的时间进行调整，可得到比输入电压Vin高的输出电压Vout。 
作为DC-DC转换器的其他例子，图29表示了由输入电容器Cin、输出电容器Cout、输出电感Lout1、Lout2及包含控制电路CC的半导体集成电路IC构成的多相降压型DC-DC转换器。多态型DC-DC转换器具有多个开关电路，按照开关周期不重合的方式以不同的相位使开关电路多相动作，由平滑电路合成各开关电路的输出电流。由此，不仅可使各路径低电流化，而且能够抑制脉动。 
在这样的电路构成中，由于表观动作频率是开关频率的n倍，所以，可以将开关频率设为1/n。因此，不需要使用高频特性出色的输出电感Lout1、Lout2，可以利用Q值高的电感等，使得部件的选择范围变宽。对于多态型DC-DC转换器而言，在2相型中以180°的相位差动作，在3相型中以120°的相位差动作。随着相数m的增加，电感的数量也要增加，但由于必要的电感为1/m，所以，可利用小型的电感或Q值高的电感，由此，DC-DC转换器不会显著增大。 
这样的DC-DC转换器，一般将含有开关元件及控制电路CC的半导体集成电路IC(有源元件)、电感或电阻等无源元件，作为分立电路构成在形成有连接线路的印刷电路基板等电路基板上。无源元件中至少需要几μH左右电感的电感器，占有电路基板很大的面积，难以实现小型化。并且，由于电路基板上需要连接有源元件和无源元件的图案，所以，作为分 立电路而构成的DC-DC转换器的小型化存在限制。 
为了小型化，提出了一种将半导体集成电路与电感器复合一体化的方案。例如特开2004-063676号公开了一种DC-DC转换器(参照图30)，其具备：具有连接端子(柱状端子)ST的印刷电路基板PB、与连接端子ST连接的芯片电感器CI、以及安装在印刷电路基板PB的半导体集成电路IC，芯片电感CI与半导体集成电路IC被上下重叠配置。而且，特开2005-124271号也公开了一种DC-DC转换器(参照图31)，其在内置有平滑用电感器SI的玻璃环氧多层基板MS的上面配置半导体集成电路IC及平滑用电容器SC，通过多层基板MS上的布线来连接平滑用电感器SI、平滑用电容器SC及半导体集成电路IC。 
在特开2004-063676号及特开2005-124271号的DC-DC转换器中，由于不需要用于连接有源元件及无源元件的布线图案，所以，可以减小安装面积，但存在下述问题。 
第一个问题是，无法将需要几μH左右电感的电感器CI像半导体集成电路IC那样小型化。对于特开2004-063676号的DC-DC转换器而言，由于必须使印刷电路基板PB比大型的芯片电感器CI大一圈，所以，无法实现小型化，而且，会相应地增加印刷电路基板PB及柱状端子ST的厚度量。在特开2005-124271号的DC-DC转换器中，构成为在玻璃环氧多层基板MS的横向产生磁通的电感器SI，由于磁路截面积小，所以为了得到希望的电感就必须增加层叠线圈绕数，因此，难以实现小型化。另外，对应层叠线圈绕数的增加，直流电阻也会增大，将导致输出电压Vout降低，从而存在着DC-DC转换器的变换效率降低的问题。 
第二个问题是电感的泄露磁通。在特开2004-063676号及特开2005-124271号的DC-DC转换器中，由于半导体集成电路和电感器接近配置，所以，必须充分降低电感器的泄露磁通。图32表示了从层叠电感器(通过电绝缘层(虚设绝缘层)与线圈图案交替层叠，且线圈图案的端部顺次连接而形成层叠线圈，最外侧的端部与外部电极连接)产生的磁通。由层叠线圈产生的磁通通过虚设绝缘层，但如果虚设绝缘层不是非磁性的、或不充分厚，则磁通会泄露一部分。泄露磁通会作为噪声作用于半导体集成电路等的周围电子部件。并且，当如特开2005-124271号那样，在多层基板上具有连接有源元件及无源元件的图案时，泄露磁通还会在连接图案中感应电流，产生噪声。
为了防止泄露磁通，需加厚虚设绝缘层。而且，为了防止磁通向侧面泄露，需要减小层叠线圈直径、或增厚虚设绝缘层、或者增大层叠线圈外周的区域。但是，如果减小层叠线圈直径，则由于相应地线圈图案的层数增多，所以，导致层叠电感器变厚，工时也增加，并且还增大了直流电阻。如果加厚虚设绝缘层，则层叠电感器变厚。另外，如果增大层叠线圈外周的区域，则多层基板将大型化。 
第三个问题是寄生电感。电路元件的连接线路自身也具有寄生电感。例如在图27所示的降压型DC-DC转换器中，如果寄生电感与晶体管开关SW1的源极侧串联连接，则在晶体管开关SW1截止时，会在具有寄生电感的连接电路中产生逆起电力，使得晶体管开关SW1的源极端子的电压上升。因此，导通损失变大，导致变换效率降低。 
当如特开2004-063676号及特开2005-124271号那样，在印刷电路基板形成线路图案时，不形成使变化效率降低程度的电感器，但在利用了磁性体的多层基板10上设置线路图案时，会产生大的电感。 
第四个问题是在半导体集成电路中产生的热。如果散热不充分，则晶体管开关有可能因为热而失控。而且，当在构成电感器的绝缘层中使用了磁性体时，电感会变动，导致变换效率降低。 
发明内容
因此，本发明的目的在于，提供一种可降低泄露磁通及寄生电感、且散热性出色的小型DC-DC转换器。 
本发明的DC-DC转换器，一种DC-DC转换器，在具备连接多个导体线路而成的层叠线圈的软磁性多层基板上，安装有包括开关元件及控制电路的半导体集成电路部件，其中，所述半导体集成电路部件具备：输入端子、输出端子、用于控制所述开关元件的ON/OFF的第一控制端子、用于对输出电压进行可变控制的第二控制端子、以及接地端子，所述软磁性多层基板，具有形成在第一主面的第一外部端子、形成在第二主面的第二外部端子、形成在所述第一主面和/或其附近的内层的多条第一连接布线、以及形成在所述多层基板的侧面或所述多层基板的侧面与所述层叠线 圈的外周之间并在所述多层基板的厚度方向延伸的多条第二连接布线，所述半导体集成电路部件的各端子与所述第一外部端子连接，所述第一外部端子的至少一部分经由所述第一连接布线和所述第二连接布线构成的连接布线与所述第二外部端子电连接，与所述半导体集成电路部件的输出端子连接的第一外部端子经由所述层叠线圈而与所述第二外部端子连接，并且也经由所述连接布线与其他的第二外部端子连接。 
优选在多层基板的外表面形成覆盖涂层玻璃，并优选在内部形成绝缘层。 
还可以形成：是所述半导体集成电路部件的多个输出端子与不同的层叠线圈的一方端部连接、所述层叠线圈的另一方端部与公共的第二外部端子连接的多态型DC-DC转换器。为了降低多个层叠线圈的磁耦合，优选多个层叠线圈在多层基板的水平方向排列，相邻的线圈的卷绕方向不同。 
所述半导体集成电路部件具备负反馈端子，和与所述输出端子连接的层叠线圈的另一方端部连接。可以借助电阻连接负反馈端子和层叠线圈的另一方端部。所述电阻可以是芯片电阻、也可以是形成于多层基板的印刷电阻。 
在多层基板的第一主面形成的第一外部端子上，安装作为用于防止电压脉冲与输出直流电压的滤波电路(平滑电路)而使用的电容元件，将所述半导体集成电路部件的输入端子及/或输出端子与地线连接。通过将电容元件安装到多层基板，可以降低DC-DC转换器占有电路基板的面积。而且，通过安装电容元件，可降低基于第一及第二连接布线等的寄生电感的影响。 
多层基板具备连接半导体集成电路部件的多个接地端子的公共第一连接布线，优选所述公共第一连接布线通过多个第二连接布线与第二外部端子连接。根据该构成，不仅可以降低半导体集成电路部件与地线之间的寄生电感，而且，可有效地使由半导体集成电路部件产生的热散失。 
优选第二连接布线由形成在多层基板的侧面的带状导体形成。根据该构成，与在多层基板内设置第二连接布线的情况相比，会减少寄生电感。从多层基板的第一主面开始遍及第二主面形成凹层(凹陷)，在其底部以带状导体或侧面通孔形成第二连接布线。由此，能够降低寄生电感、将其他安装部件配置在多层基板侧面附近，从而可提高电路基板上部件的安装密度。 
第二连接布线可以通过连接沿厚度方向重合的多个通孔而形成。如果在多层基板内形成通孔，则寄生电感会增大，但可以提高电路基板上部件的安装密度。由于降低了寄生电感，所以，可以使通孔的至少一部分露出在多层基板的侧面。 
也可以按照一部分露出在所述多层基板的侧面的方式，将第二连接布线形成在多层基板内。例如在降压型DC-DC转换器中，使输入端子与半导体集成电路部件之间的第二连接布线、与半导体集成电路部件的负反馈端子连接的第二连接布线等露出在侧面，可以降低电感，即使寄生电感串联连接，也会在多层基板内形成在特性上不会产生问题的第二连接布线的部分，从而，可防止因寄生电感引起的特性劣化、能够提高部件的安装密度。 
多层绝缘基板是具有4个侧面的方形状，优选在所有的侧面具有连接地线的第二外部端子。根据这样的构成，可防止从多层基板的侧面泄露磁通。 
可以使第一连接布线的宽度朝向第二连接布线变宽。根据这样的构成，由半导体集成电路部件产生的热可经由第一连接布线被释放，并且，经由与第一连接布线连接的第二外部端子向电路基板放出。 
优选多层基板在层叠线圈的至少内侧区域具有阻碍磁通的通过、使层叠线圈的直流重叠特性提高的磁隙。 
优选多层基板具备层叠线圈形成部、和位于其上下的上绝缘层部及下绝缘层部。在上下绝缘层部没有形成层叠线圈用的导体线路。通过至少在上绝缘层部或下绝缘层部内，于层叠线圈内侧区域设置磁隙，可以阻碍磁通向外部通过，降低泄露磁通。磁隙可以是空隙，也可以由非磁性体、电介质或导磁率比形成多层基板的磁性材料低的磁性体形成。 
根据本发明优选的其他实施方式，为了降低泄露磁通，在上绝缘层部具备以导体图案形成的磁屏蔽。优选所述磁屏蔽形成在多层基板的表面、或在上绝缘层部或下绝缘层部内形成在层叠线圈的内侧区域。根据本发明又一优选实施方式，在多层基板的至少第一主面，于层叠线圈的内侧区域内设置凹部。 
优选半导体集成电路部件安装在层叠线圈的内侧区域。半导体集成电路部件可以是裸片和封装的任意一种。优选半导体集成电路部件与多层基板的连接通过引线结合或倒装芯片法安装来进行。 
优选在多层基板的至少第一主面具备由覆盖涂层玻璃、电介质、或低导磁率的磁性体构成的绝缘体层。在绝缘层之上或之间形成第一连接布线。 
优选由树脂层、或与接地的第一连接布线连接的金属壳覆盖多层基板的第一主面。根据这样的构成，可使装配工对部件的操作变得容易，不仅能够保护安装部件，还可以降低外部噪声的影响。 
发明效果 
将半导体集成电路IC与电感器复合一体的本发明DC-DC转换器，可以实现小型化，降低来自多层基板的泄露磁通，降低寄生电感，并使得半导体集成电路IC的散热性等出色。 
附图说明
图1是表示本发明一个实施方式的DC-DC转换器的立体图。 
图2是表示本发明一个实施方式的DC-DC转换器所使用的多层绝缘基板的立体图。 
图3是表示本发明一个实施方式的DC-DC转换器所使用的多层绝缘基板的内部构造的立体图。 
图4是表示由本发明一个实施方式的DC-DC转换器所使用的多层绝缘基板上形成的层叠线圈产生的磁通的流动的剖面图。 
图5是表示本发明一个实施方式的DC-DC转换器所使用的多层绝缘基板的分解立体图。 
图6是表示本发明另一个实施方式的DC-DC转换器所使用的多层绝缘基板的内部构造的剖面图。 
图7是表示本发明又一实施方式的DC-DC转换器所使用的多层绝缘基板的内部构造的剖面图。 
图8是表示本发明又一实施方式的DC-DC转换器所使用的多层绝缘基板的内部构造的剖面图。 
图9是表示本发明又一实施方式的DC-DC转换器所使用的多层绝缘基板的内部构造的剖面图。 
图10是表示本发明又一实施方式的DC-DC转换器所使用的多层绝缘基板的内部构造的剖面图。 
图11是表示本发明又一实施方式的DC-DC转换器所使用的多层绝缘基板的内部构造的剖面图。 
图12是表示本发明又一实施方式的DC-DC转换器所使用的多层绝缘基板的立体图。 
图13是表示本发明又一实施方式的DC-DC转换器所使用的多层绝缘基板的立体图。 
图14是表示本发明又一实施方式的DC-DC转换器所使用的多层绝缘基板的局部分解立体图。 
图15是表示由本发明又一实施方式的DC-DC转换器所使用的多层绝缘基板上形成的层叠线圈产生的磁通的流动的剖面图。 
图16是表示本发明又一实施方式的DC-DC转换器所使用的多层绝缘基板的立体图。 
图17是表示图16的多层绝缘基板的一部分的放大立体图。 
图18是表示本发明又一实施方式的DC-DC转换器所使用的多层绝缘基板的局部分解立体图。 
图19是表示由本发明又一实施方式的DC-DC转换器所使用的多层绝缘基板上形成的层叠线圈产生的磁通的流动的剖面图。 
图20是表示本发明又一实施方式的DC-DC转换器的立体图。 
图21是表示本发明又一实施方式的DC-DC转换器所使用的多层绝缘基板的立体图。 
图22是表示本发明又一实施方式的DC-DC转换器的立体图。 
图23是表示本发明又一实施方式的DC-DC转换器所使用的多层绝缘基板的局部分解立体图。 
图24是表示本发明又一实施方式的DC-DC转换器的图。 
图25是表示本发明又一实施方式的DC-DC转换器所使用的多层绝缘基板的立体图。 
图26是表示DC-DC转换器的电路的一个例子的图。 
图27是表示DC-DC转换器的电路的另一个例子的图。 
图28是表示DC-DC转换器的电路的又一例子的图。 
图29是表示DC-DC转换器的电路的又一例子的图。 
图30是表示现有的其他DC-DC转换器的立体图。 
图31是表示现有的DC-DC转换器的立体图。 
图32是表示在多层基板内设置的层叠电感器的泄露磁通的剖面图。 
具体实施方式
图1表示本发明一个实施方式的DC-DC转换器，图2表示DC-DC转换器所使用的多层基板，图3表示多层基板的内部构造，图4表示由形成在多层基板的层叠线圈产生的磁通的流动，图5表示多层基板的层构成。该DC-DC转换器具有与图26所示的降压型DC-DC转换器相同的等效电路。 
多层基板10通过层叠具有线圈图案的磁性绝缘层而成，具有对置的第一主面及第二主面和连接二者的侧面。在第一主面上形成有：用于安装半导体集成电路部件IC的第一外部端子50a～50h、用于安装电容元件的第一外部端子65a～65d、和第一连接布线60a～60g、70a、70b。在第二主面上形成有用于和印刷电路基板连接的第二外部端子90(Vcon、Ven、Vdd、Vin、Vout、GND)。在本实施方式中，第二外部端子90具有LGA(Land Grid Array)型的端子构造。 
而且，还可以按照对安装在第一主面的半导体集成电路部件IC与电容元件进行覆盖的方式，配置与第一连接布线70a、70b连接的金属壳(未图示)。金属壳，例如是将由不锈钢等钢材构成的薄板按照具有与顶板部对置的壁部的方式形成为帽状，可以在不阻碍安装稳定性的程度下使壁部的一部分开口。金属壳的表面被实施了镀Ni或镀Sn等导电性镀层。通过利用焊锡或导电性粘结剂连接金属壳的壁部和第一连接布线70a、70b，可以遮断噪声、保护安装部件。 
磁性绝缘层，由在树脂中分散了软性铁素体等烧结磁性体、或软性铁素体、非晶质或微结晶软磁性合金等磁性粉末而形成的磁性粉末-树脂复 合材料等构成。软性铁素体优选是相对电阻率为1×103Ω·cm以上的Ni-Cu系、Ni-Zn系、Ni-Cu-Zn系、Mg-Zn系、Li-Zn系的尖晶石铁素体、或高频特性出色的六方晶铁素体。 
由软性铁素体构成的多层基板10优选通过LTCC(Low-Temperature Co-Fired Ceramics)法及印刷法形成。例如，通过刮板(doctor blade)法、压延辊法等将软性铁素体的膏成形为生料薄板，在其上以规定的图案印刷或涂敷Ag、Cu或含有它们的合金导电膏。对这些生料薄板进行层叠，根据导电膏及铁素体，以期望的温度(100℃以下)进行烧结。 
由磁性粉末-树脂复合材料构成的多层基板10，在磁性粉末-树脂复合材料的板上形成了通孔之后，通过镀敷法等在薄板表面形成Cu等金属薄层。在其上涂敷光致抗蚀剂，进行图案化曝光，从布线及通孔以外的部分除去光致抗蚀层，通过化学蚀刻除去金属薄层。由此，得到了具有通孔并具有所希望的线圈图案的磁性粉末-树脂复合材料板。对具有线圈图案的多个磁性粉末-树脂复合材料板进行层叠，通过加压·热压接，得到了多层基板10。 
线圈图案借助通孔(图中由黑圆球表示)等连接机构连接，构成层叠方向的线圈(电感器)。多层基板10所具有的多个绝缘层S1～S13中，绝缘层S3～S12具有线圈图案。将绝缘层S3～S12与它们上下的绝缘层S1、S2、S13一同层叠，并依次借助通孔Lg3～Lg11连接线圈图案的端部。绝缘层S3～S12构成层叠线圈形成部，绝缘层S1、S2构成上绝缘层部，绝缘层S12、S13构成下绝缘层部。 
层叠线圈的一端经由通孔Lg1、Lg2从第一主面延伸出，与第一外部端子50h连接。层叠线圈的另一端经由通孔V12o、V13o从第二主面延伸出，与第二外部端子Vout连接，并且，经由通孔V1o～V11o及第一连接布线60e，与IC安装用的第一外部端子50e(与半导体集成电路部件的负反馈端子连接)及电容器搭载用的第一外部端子65a连接。 
在第二外部端子90上，对应于所连接的半导体集成电路部件IC的端子，安装有Vcon、Ven、Vdd、Vin、Vout、GND。第二外部端子90(Vcon)与半导体集成电路部件IC的输出电压可变控制用端子(第二控制端子)Vcon连接。第二外部端子90(Ven)与半导体集成电路部件IC的输出的 ON/OFF控制用端子Ven连接。第二外部端子90(Vdd)与半导体集成电路部件IC的用于对开关元件进行ON/OFF控制的端子(第一控制端子)Vdd连接。第二外部端子90(Vin)与半导体集成电路部件IC的输入端子Vin连接。第二外部端子Vout与半导体集成电路部件IC的输出端子Vout连接。第二外部端子90(GND)与半导体集成电路部件IC的接地端子GND连接。 
在各层的线圈图案的外侧区域形成有多个通孔V1a～V13p。各绝缘层的通孔沿着多层基板的厚度方向(由层叠线圈产生的磁场方向)连接，形成了连接第一连接端子50a～50h和第二连接端子90的第二连接布线80。 
在本实施方式中，由于多个第二连接布线80包围层叠线圈的侧面(全部四条边)、与第二外部端子90(GND)连接，所以，可发挥磁屏蔽效果，能够防止磁通从多层基板10的侧面漏出。 
在多层基板10的上表面近似中央处安装着半导体集成电路部件IC，并在其周围安装有输入电容器Cin及输出电容器Cout。第一外部端子50a～50h的配置由半导体集成电路部件IC的端子的位置决定，优选从第一主面侧观察多层基板10时，在层叠线圈图案上形成在其内侧。第一连接布线60a～60g按照尽量缩短的方式，从第一外部端子50a～50g朝向侧面方向以放射状延伸，与通孔V1d～V1g、V1m～V1o连接。通过这样的构成，即使当层叠线圈的磁通在第一主面泄露时，也能够降低泄露磁通与第一连接布线交联(交鎖)，从而减少噪声。 
多层基板10的第二主面上，在包括其中央部的广阔区域形成有第二外部端子90(GND)。通过包括另一个第二外部端子90的磁屏蔽效果，会降低磁通向第二主面的泄露。第二外部端子90(GND)与电路基板焊锡连接，使从半导体集成电路部件IC产生的热有效地逃逸到电路基板。 
本实施方式中，在上绝缘层部中具备磁隙GP1。磁隙GP1是空隙，或由非磁性材料、电介质或低导磁率的磁性材料构成。空隙可以通过对板进行冲压的方法、或由烧失性碳膏或树脂形成应该形成空隙的部分并进行烧成的方法等，形成。另外，也可以通过对非磁性材料、电介质或低导磁率的磁性材料的膏进行印刷或使其薄板化，来形成磁隙。形成磁隙GP1的材料有：B2O3系玻璃、Al2O3-SiO2系玻璃等玻璃类，Zn铁素体、ZrO2、 Li2O·Al2O3·4SiO2、Li2O·Al2O3·2SiO2、ZrSiO4、CaZrO3、SiO2、TiO2、WO3、Ta2O5、Nb2O5等。 
由于磁隙GP1会增大磁阻，磁通Φ会主要从层叠线圈的内侧区域向层叠线圈的外侧区域流动，使得在第一主面泄漏的磁通Φ的量减少。由于通过磁隙GP1后的磁通在外侧的绝缘体层内流动，流向层叠线圈的外侧区域，所以，与没有磁隙GP1的情况相比，泄露磁通相当程度地减少。 
磁隙GP1的宽度为5μm以上，优选为20μm以上。磁隙GP1形成在包含层叠线圈的中心轴的区域，其面积优选是层叠线圈的内侧区域的1/2以上。也可如图6所示，在多层基板10的几乎整个面形成磁隙GP1。 
磁隙GP1也可如图7及8所示，设置在层叠线圈形成部。图7表示在层叠线圈的内侧区域形成了磁隙GP1的情况，图8表示在多层基板10内部的整个水平面(包括层叠线圈的内侧区域)形成了磁隙GP1的情况。这些情况下，层叠线圈具有稳定的直流重叠特性。 
磁隙GP1也可如图9及10所示，由平面分散的多个磁隙构成。图9表示层叠线圈的内侧区域及外侧区域分别形成了磁隙的情况，图10表示在层叠线圈的内侧区域于层叠方向的不同位置分散配置了多个磁隙GP1的情况。此外，还可如图11所示，在多层基板中形成多个层叠线圈的情况下，在层叠线圈间配置磁隙GP1与磁屏蔽SG1。 
图12表示本发明另一实施方式的DC-DC转换器所使用的多层基板。与第二外部端子90连接的第二连接布线80，是在多层基板的4个侧面形成的带状电极图案。第二连接布线80可以由露出的通孔形成，也可以通过导电膏的印刷或转印等形成。由于其他的构造与上述实施方式相同，因此省略说明。通过在多层基板的表面形成第二连接布线80，可以降低寄生电感。该DC-DC转换器模块不仅可以实现小型化，而且便显出优越的电压变换效率。 
图13表示本发明另一个实施方式的DC-DC转换器所使用的多层基板。可以由通孔形成与第二外部端子90连接的第二连接布线80，通孔从形成在多层基板的4个侧面的阶差部露出到遍及第二主面的侧面。由于能够焊接在露出于侧面的通孔，所以，与印刷电路基板的接合更加牢靠。而且，还可以降低寄生电感。另外，本实施方式中在4个侧面具有阶差部， 但如果寄生电感串联连接，则也可以仅在设置有特性上不会产生问题的路径的侧面设置阶差部。 
本实施方式的另一个特征在于，在多层基板10的上绝缘层部具备以导体图案形成的磁屏蔽SG1。图14表示多层基板中的层的一部分，图15表示磁通的流动。磁屏蔽SG1与各线圈图案同样，通过导电膏的印刷形成。如图15所示，由于磁通因磁屏蔽SG1而不向外漏出，所以可抑制泄露磁通。本实施方式中仅在层叠线圈的内侧区域形成了磁屏蔽，但也可以形成为广阔地覆盖通孔以外的部分。利用了这样的多层基板的DC-DC转换器也可以实现小型化，且具有出色的电压变换效率。 
图16表示本发明另一个实施方式的DC-DC转换器所使用的多层基板。与第二外部端子90连接的第二连接布线80由通孔形成，但在多层基板的4个侧面形成有遍及第一及第二主面间的凹层，在其凹陷处露出了通孔。图17放大表示了图16的多层基板中由A表示的部分。由于在多层基板的侧面形成的凹陷的底部，通孔以带状露出，所以，能够比图13的多层基板以更宽的面积进行焊接连接，使得与电路基板的接合更加稳固。并且，寄生电感也可与图12相同程度地降低。 
本发明的另一个特征在于，在多层基板的第一主面及第二主面的层叠线圈的内侧区域具备凹部。图18表示构成多层基板的层的一部分，图19表示磁通的流动。多层基板的凹部ho1、ho2由在绝缘体层开设的贯通孔形成。磁通Φ从层叠线圈的内侧区域通过位于其上下的上绝缘层部与下绝缘层部，向层叠线圈的外侧区域流动，但如图19所示，凹部ho1、ho2宛如磁隙一样发挥功能，抑制磁通贯通绝缘层向外部泄露。另外，图示的例子中在第一及第二主面分别形成了凹部，但只要至少在安装半导体集成电路部件的主面形成即可。利用这样的多层基板而构成的DC-DC转换器，也可以实现小型化且具有出色的电压变换效率。 
图20表示本发明又一实施方式的DC-DC转换器，图21表示上述DC-DC转换器所使用的多层基板。本实施方式的DC-DC转换器是在多层基板上具备2个层叠线圈的多态型。该多态型DC-DC转换器具有与图29同样的电路构成。在多层基板内并列形成有2个层叠线圈(未图示)。安装于层叠基板的半导体集成电路部件IC具有并联驱动开关电路部的控 制电路CC。形成于多层基板的第二外部端子90中的Vcon、Ven、Vdd、Vin、Vout及GND的表示与以上的说明同样，表示所连接的半导体集成电路部件IC的端子。除了第二外部端子Vout隔着2个层点线圈(未图示)与第一外部端子50h1、50h2连接之外，本实施方式的DC-DC转换器与上述实施方式几乎相同，因此，省略说明。利用了这样的多层基板的DC-DC转换器，也能够实现小型化且可发挥出色的变换效率。 
图22表示本发明又一实施方式的DC-DC转换器，图23表示上述DC-DC转换器所使用的多层基板，图24表示DC-DC转换器的电路。在本实施方式中，使第一连接布线的一部分朝向第二连接布线变宽。而且，由多个通孔形成第二连接布线，对第一连接布线和第二外部电极进行连接。通过如此构成，不仅会降低寄生电感，而且可有效释放从半导体集成电路部件发出的热。而且，在本实施方式中，通过第一连接布线60z将与层叠线圈的一端侧连接的第一外部端子50h与第二外部端子NC连接，以便可容易地测定层叠线圈的电感。第二外部端子NC是不进行与形成在电路基板的连接线路的连接的端子。 
如果使多层基板小型化，则来自开关电路的噪声会经由地线侵入到控制信号的路径，引起误动作。因此，本实施方式使连接开关元件SW2的地线(功率系的地线)，与控制信号的路径的地线(源极系的地线)相分离，与不同的第二外部端子PGND、SGND连接。本实施方式的DC-DC转换器也能够实现小型化且发挥出色的电压变换效率。 
由LTCC法等形成的绝缘层优选由具有100℃以上的居里温度的软性铁素体构成。这样的铁素体的组成可以根据电感器所要求的磁性特性(初导磁率、损失、品质系数等)而适当选定，例如，优选以40～50摩尔％的Fe2O3、20～40摩尔％的NiO、10～20摩尔％的CuO、2～20摩尔％的ZnO、0.3～7摩尔％的Co3O4为主要成分，相对于所述主成份的总量，含有4质量％以下的Bi2O3，摩尔比满足1≤NiO/CuO≤4，0.5≤CuO/ZnO≤10，及1≤NiO/ZnO≤20的条件。该软性铁素体能够在950℃以下烧结，具有120℃以上的居里温度Tc及10以上的初导磁率(频率100kHz)。而且，1～200MHz频率范围下的复数导磁率的实数项为10以上，虚数项小于5。 
在这样的软性铁素体中添加粘接剂、可塑剂、溶剂等作为料浆，通过 刮板法成形为生料薄板。在通过激光对各板进行开孔之后，网板印刷导电膏(例如Ag：100％)，形成线圈图案、第一外部端子图案、第一连接布线图案、第二连接布线用通孔、第二外部端子图案等。 
优选磁隙GP1所利用的铁素体具有-40℃以下的居里温度Tc。由于居里温度Tc根据铁素体的主成份、即Fe2O3及ZnO的量会发生变化，所以，考虑与形成绝缘层的铁素体的烧成收缩的匹配，来决定Fe2O3及ZnO的量，以使居里温度为-40℃以下。作为这样的磁隙GP1用的铁素体，可举出由主要成分为40～55摩尔％的Fe2O3、40摩尔％以上的ZnO、剩余为CuO构成的Cu-Zn系铁素体(居里温度小于-40℃，室温下不表现磁性)。通过印刷这种铁素体的膏，可以形成磁隙GP1。 
以下的实施例更加详细地说明了本发明，但本发明不限定于此。 
实施例1、比较例1 
制造具有图1～图5的构造的DC-DC转换器 
利用主要成分由47.0摩尔％的Fe2O3、36.7摩尔％的NiO、11.0摩尔％的CuO、5.0摩尔％的ZnO及0.3摩尔％的Co3O4构成，相对于主要成分的总量含有1.0质量％的Bi2O3的铁素体[居里温度Tc：140℃及初导磁率(频率100kHz)：25]，在通过LTCC法形成的各板上由Ag膏形成规定的线圈图案。对绝缘层进行层叠，并进行压接及烧结，从而在绝缘层S2中形成：由45.7摩尔％的Fe2O3、4.0摩尔％的ZnO、剩余为CuO构成主要成分，以及相对于主要成分的总量含有0.3质量％的Bi2O3的Cu-Zn系铁素体(居里温度：-60℃)所构成的GP1，制作成连接有多个多层基板的母基板，所述多层基板具有电感为3.3μH的层叠线圈。烧结在大气气氛的电炉中紧接着脱脂进行，升温为150℃/hr，在以900℃保持了一个小时之后，以约300℃/hr降温。 
对通过电镀在母基板的外面形成的导体图案实施Ni-P镀敷及Au镀敷，形成了第一外部端子。通过焊接将半导体集成电路部件IC、电容器Cin(10μF)、Cout(4.7μF)与各第一外部端子连接。然后，通过环氧树脂密封部件搭载面，沿着预先形成于母基板的分割槽进行分割，得到了4.5mm×3.2mm×1.4mm的DC-DC转换器。 
从上面观察多层基板时，层叠线圈的内侧区域的面积为4.2mm2，外 侧区域的面积为4.3mm2。层叠线圈形成部的厚度为0.3mm，上绝缘层部及下绝缘层部的厚度都为0.2mm。磁隙为20μm，其形成面积为2.1mm2。在对所得到的DC-DC转换器进行驱动，以便从3.6V的输入电压Vi获得3.2V的输出电压Vo时，输出电流Io为150MA时的电压变换效率超过了95％。 
通过将具有鼓型铁素体磁芯的绕组型电感器(电感3.3μH)与实施例1相同的半导体集成电路部件IC及电容器Cin、Cout一同安装于印刷电路基板，制成了比较例1的DC-DC转换器。以与实施例1同样的条件对比较例1的DC-DC转换器进行测定时，得到了与超过95％大致同等的电压变换效率。 
但是，实施例1的DC-DC转换器通过安装电容元件，可降低基于第一及第二连接布线等的寄生电感的影响，并且在同等程度的电压变换率下，大小不足比较例1的DC-DC转换器的约五分之一。而且，可抑制来自电感器的泄露磁通，通过LGA等的端子构造，能够接近DC-DC转换器地将其他的电路元件配置到印刷电路基板上，实现高密度的安装。 
以上参照附图，对本发明的DC-DC转换器进行了说明，但本发明不限定于图示的例子，还能够在本发明的思想范围内实施各种变更。例如图25所示，可以由覆盖涂层覆盖多层基板的第一主面，在多层基板的第一主面附近的内层形成第一连接布线。通过这样的构成，即使第一主面的第一连接布线的间隔狭窄，也能够防止镀层的延伸、因剩余的焊锡引起的短路。而且，即使增大第一外部端子，也不会与第一连接布线干涉。 
由于使用与多层基板相同的绝缘体作为覆盖涂层，会增加寄生电感，因此不优选。可以使用玻璃、电介质等非磁性材料或低导磁率的磁性材料作为覆盖涂层。另外，如果在覆盖涂层上形成第一外部端子及第一连接布线，则能够进一步降低基于第一连接布线的寄生电感，因此优选。 

Claims (6)

1.一种DC-DC转换器，在具备连接多个导体线路而成的层叠线圈的软磁性多层基板上，安装有包括开关元件及控制电路的半导体集成电路部件，其中，
所述半导体集成电路部件具备：输入端子、输出端子、用于控制所述开关元件的ON/OFF的第一控制端子、用于对输出电压进行可变控制的第二控制端子、以及接地端子，
所述软磁性多层基板，具有形成在第一主面的第一外部端子、形成在第二主面的第二外部端子、形成在所述第一主面和/或其附近的内层的多条第一连接布线、以及形成在所述多层基板的侧面或所述多层基板的侧面与所述层叠线圈的外周之间并在所述多层基板的厚度方向延伸的多条第二连接布线，
所述半导体集成电路部件的各端子与所述第一外部端子连接，所述第一外部端子的至少一部分经由所述第一连接布线和所述第二连接布线构成的连接布线与所述第二外部端子电连接，
与所述半导体集成电路部件的输出端子连接的第一外部端子经由所述层叠线圈而与所述第二外部端子连接，并且也经由所述连接布线与其他的第二外部端子连接。
2.根据权利要求1所述的DC-DC转换器，其特征在于，
在所述软磁性多层基板的第一主面形成的第一外部端子上连接着电容元件，所述半导体集成电路部件的输入端子经由所述电容元件与地连接。
3.根据权利要求1所述的DC-DC转换器，其特征在于，
所述半导体集成电路部件具备负反馈端子，所述层叠线圈的一端与所述输出端子连接，所述层叠线圈的另一端与连接在所述负反馈端子的所述第一外部端子连接。
4.一种DC-DC转换器，在具备连接多个导体线路而成的层叠线圈的软磁性多层基板上，安装有包括开关元件及控制电路的半导体集成电路部件，其中，
所述半导体集成电路部件具备：输入端子、输出端子、用于控制所述开关元件的ON/OFF的第一控制端子、用于对输出电压进行可变控制的第二控制端子、与所述开关元件连接的接地端子、以及控制信号的路径上的接地端子，
所述软磁性多层基板，具有形成在第一主面的第一外部端子、形成在第二主面的第二外部端子、形成在所述第一主面和/或其附近的内层的多条第一连接布线、以及形成在所述多层基板的侧面或所述多层基板的侧面与所述层叠线圈的外周之间并在所述多层基板的厚度方向延伸的多条第二连接布线，
所述半导体集成电路部件的各端子与所述第一外部端子连接，所述第一外部端子的至少一部分经由所述第一连接布线和所述第二连接布线构成的连接布线与所述第二外部端子电连接，
与所述半导体集成电路部件的输入端子或输出端子连接的第一外部端子经由所述层叠线圈而与所述第二外部端子连接，并将与所述开关元件连接的接地端子和所述控制信号的路径上的接地端子分离，而分别与所述第二外部端子中的不同的第二外部端子连接。
5.根据权利要求4所述的DC-DC转换器，其特征在于，
所述半导体集成电路部件具备负反馈端子，所述层叠线圈的一端与所述输出端子连接，所述层叠线圈的另一端与连接在所述负反馈端子的所述第一外部端子连接。
6.根据权利要求4所述的DC-DC转换器，其特征在于，
在所述软磁性多层基板的第一主面形成的第一外部端子上连接着电容元件，所述半导体集成电路部件的输入端子或输出端子经由所述电容元件与地线连接。
CN2011100943524A 2005-10-28 2006-10-30 Dc-dc转换器 Active CN102185474B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-314649 2005-10-28
JP2005314649 2005-10-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2006800403148A Division CN101341646B (zh) 2005-10-28 2006-10-30 Dc-dc转换器

Publications (2)

Publication Number Publication Date
CN102185474A CN102185474A (zh) 2011-09-14
CN102185474B true CN102185474B (zh) 2013-09-18

Family

ID=37967894

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006800403148A Active CN101341646B (zh) 2005-10-28 2006-10-30 Dc-dc转换器
CN2011100943524A Active CN102185474B (zh) 2005-10-28 2006-10-30 Dc-dc转换器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2006800403148A Active CN101341646B (zh) 2005-10-28 2006-10-30 Dc-dc转换器

Country Status (6)

Country Link
US (2) US7646610B2 (zh)
EP (1) EP1942574B1 (zh)
JP (2) JP5082854B2 (zh)
KR (1) KR101296238B1 (zh)
CN (2) CN101341646B (zh)
WO (1) WO2007049788A1 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1983531B1 (en) * 2006-01-31 2017-10-25 Hitachi Metals, Ltd. Laminate device and module comprising same
TW200832875A (en) * 2007-01-19 2008-08-01 Murata Manufacturing Co DC-DC converter module
US7999365B2 (en) * 2007-08-03 2011-08-16 International Rectifier Corporation Package for monolithic compound semiconductor (CSC) devices for DC to DC converters
US8884438B2 (en) * 2008-07-02 2014-11-11 Intel Corporation Magnetic microinductors for integrated circuit packaging
US7911313B2 (en) * 2008-07-02 2011-03-22 Intel Corporation Inductors for integrated circuit packages
JP2010147043A (ja) * 2008-12-16 2010-07-01 Sony Corp インダクタモジュール、回路モジュール
JP2010238821A (ja) * 2009-03-30 2010-10-21 Sony Corp 多層配線基板、スタック構造センサパッケージおよびその製造方法
JP5808748B2 (ja) * 2009-11-12 2015-11-10 コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミットベシュレンクテル ハフツングＣｏｎｔｉ Ｔｅｍｉｃ ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ ＧｍｂＨ 電気駆動装置用制御回路装置及びこのような制御回路装置を持つ電気駆動装置
US9090456B2 (en) * 2009-11-16 2015-07-28 Qualcomm Mems Technologies, Inc. System and method of manufacturing an electromechanical device by printing raised conductive contours
JP5110178B2 (ja) * 2010-04-13 2012-12-26 株式会社デンソー 半導体装置およびその製造方法
CN102771199B (zh) * 2010-07-16 2015-02-04 株式会社村田制作所 线圈内置基板
JP5644298B2 (ja) * 2010-09-14 2014-12-24 株式会社村田製作所 Ｄｃ−ｄｃコンバータモジュール
JP5382212B2 (ja) * 2011-01-25 2014-01-08 株式会社村田製作所 Ｄｃ−ｄｃコンバータモジュールおよび多層基板
JP5304811B2 (ja) * 2011-02-14 2013-10-02 株式会社村田製作所 高周波モジュール
CN103430457B (zh) 2011-03-24 2015-05-13 株式会社村田制作所 高频模块
US8966747B2 (en) 2011-05-11 2015-03-03 Vlt, Inc. Method of forming an electrical contact
CN103168413B (zh) * 2011-06-10 2016-08-03 株式会社村田制作所 多沟道型dc-dc转换器
EP2722857B1 (en) * 2011-06-15 2017-09-27 Murata Manufacturing Co., Ltd. Multilayer coil part
JP5967871B2 (ja) * 2011-06-27 2016-08-10 トランスフォーム・ジャパン株式会社 電源装置
US9001524B1 (en) * 2011-08-01 2015-04-07 Maxim Integrated Products, Inc. Switch-mode power conversion IC package with wrap-around magnetic structure
JP6215518B2 (ja) * 2011-08-26 2017-10-18 ローム株式会社 磁性金属基板およびインダクタンス素子
US8558344B2 (en) 2011-09-06 2013-10-15 Analog Devices, Inc. Small size and fully integrated power converter with magnetics on chip
JP5673455B2 (ja) 2011-09-09 2015-02-18 株式会社村田製作所 電源制御回路モジュール
JP5795927B2 (ja) * 2011-10-03 2015-10-14 コーセル株式会社 スイッチング電源装置
KR20130066174A (ko) * 2011-12-12 2013-06-20 삼성전기주식회사 코일 부품
EP2631921A1 (en) * 2012-02-22 2013-08-28 Kollmorgen AB Transformer arrangement
JP2013192312A (ja) * 2012-03-13 2013-09-26 Murata Mfg Co Ltd Ｄｃ−ｄｃコンバータモジュールおよび多層基板
CN103327726A (zh) * 2012-03-19 2013-09-25 鸿富锦精密工业（深圳）有限公司 电子装置及其印刷电路板的布局结构
JP6035952B2 (ja) * 2012-07-27 2016-11-30 Tdk株式会社 電源装置
JP2014212688A (ja) * 2013-04-19 2014-11-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． 複合電子部品及びその実装基板並びにそれを含む電源安定化ユニット
JP6362889B2 (ja) * 2013-04-26 2018-07-25 日立オートモティブシステムズ株式会社 電子制御装置
JP5853998B2 (ja) * 2013-06-12 2016-02-09 株式会社デンソー 電力変換装置
WO2015019519A1 (ja) 2013-08-07 2015-02-12 パナソニックＩｐマネジメント株式会社 Ｄｃ－ｄｃコンバータモジュール
US20150061103A1 (en) * 2013-08-28 2015-03-05 Texas Instruments Deutschland Gmbh Embedded die package
CN206075983U (zh) * 2014-04-09 2017-04-05 株式会社村田制作所 层叠线圈部件
JP6269541B2 (ja) * 2015-03-12 2018-01-31 株式会社村田製作所 Ｄｃ−ｄｃコンバータモジュールおよび製造方法
JP6449461B2 (ja) * 2015-07-16 2019-01-09 株式会社ＰＥＺＹ Ｃｏｍｐｕｔｉｎｇ 半導体スイッチ装置
US20170062385A1 (en) * 2015-08-28 2017-03-02 Electronics And Telecommunications Research Institute Power converting device
EP3406113B1 (en) * 2016-01-20 2020-09-09 Jaquet Technology Group AG Manufacturing method for a sensing element and sensor device
JP6707970B2 (ja) * 2016-04-20 2020-06-10 株式会社村田製作所 Ｉｃチップ実装基板
WO2018079142A1 (ja) * 2016-10-24 2018-05-03 株式会社村田製作所 コイル内蔵多層基板、電源モジュール
US10886219B2 (en) 2017-01-18 2021-01-05 Tdk Corporation Electronic component mounting package
JP6766740B2 (ja) * 2017-04-20 2020-10-14 株式会社村田製作所 プリント配線基板およびスイッチングレギュレータ
JP6766965B2 (ja) * 2017-07-21 2020-10-14 三菱電機株式会社 電力変換装置
JP6549200B2 (ja) * 2017-10-03 2019-07-24 三菱電機株式会社 電力変換回路
CN108401368A (zh) * 2018-04-26 2018-08-14 维沃移动通信有限公司 一种电路板和电子设备
JP6799050B2 (ja) 2018-11-28 2020-12-09 矢崎総業株式会社 Ｄｃ／ｄｃコンバータ
WO2020195439A1 (ja) * 2019-03-22 2020-10-01 株式会社村田製作所 回路モジュール
US11121076B2 (en) 2019-06-27 2021-09-14 Texas Instruments Incorporated Semiconductor die with conversion coating
JP7222383B2 (ja) * 2020-08-26 2023-02-15 株式会社村田製作所 Ｄｃ／ｄｃコンバータ部品
JP7409357B2 (ja) 2021-08-19 2024-01-09 株式会社村田製作所 インダクタ部品
CN114300439B (zh) * 2021-12-28 2022-10-11 宜确半导体（苏州）有限公司 巴伦集成结构及具有其的产品
US20230371165A1 (en) * 2022-05-12 2023-11-16 Infineon Technologies Austria Ag Voltage regulator module with inductor-cooled power stage

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132785U (ja) * 1984-07-27 1986-02-27 ティーディーケイ株式会社 積層混成集積形ｄｃ／ｄｃコンバ−タ
US4873757A (en) * 1987-07-08 1989-10-17 The Foxboro Company Method of making a multilayer electrical coil
JP2571389B2 (ja) 1987-09-03 1997-01-16 ティーディーケイ株式会社 積層型混成集積回路部品
JPH0158909U (zh) * 1987-10-08 1989-04-13
MY105486A (en) * 1989-12-15 1994-10-31 Tdk Corp A multilayer hybrid circuit.
DE4117878C2 (de) * 1990-05-31 1996-09-26 Toshiba Kawasaki Kk Planares magnetisches Element
US5583424A (en) * 1993-03-15 1996-12-10 Kabushiki Kaisha Toshiba Magnetic element for power supply and dc-to-dc converter
JPH07135116A (ja) * 1993-11-11 1995-05-23 Matsushita Electric Ind Co Ltd 複合部品及びその製造方法
JPH0888474A (ja) * 1994-09-16 1996-04-02 Taiyo Yuden Co Ltd 積層混成集積回路素子
WO1998005048A1 (en) * 1996-07-29 1998-02-05 Motorola Inc. Low radiation planar inductor/transformer and method
JPH10294607A (ja) * 1997-04-18 1998-11-04 Fuji Elelctrochem Co Ltd アイソレータの半田付け実装用治具、及びその半田付け実装用治具を用いたアイソレータ実装体の製造方法、並びにその実装用治具を用いて製造されたアイソレータ実装体
JP2000331835A (ja) 1999-05-21 2000-11-30 Taiyo Yuden Co Ltd 積層電子部品及び回路モジュール
JP2002233140A (ja) * 2001-01-30 2002-08-16 Fuji Electric Co Ltd 超小型電力変換装置
JP3941508B2 (ja) * 2001-02-19 2007-07-04 株式会社村田製作所 積層型インピーダンス素子
JP4217438B2 (ja) 2002-07-26 2009-02-04 Ｆｄｋ株式会社 マイクロコンバータ
JP4573498B2 (ja) * 2002-12-02 2010-11-04 富士電機システムズ株式会社 超小型電力変換装置
JP2005124271A (ja) 2003-10-15 2005-05-12 Nec Tokin Corp Ｄｃ−ｄｃコンバータ
JP2005168106A (ja) * 2003-11-28 2005-06-23 Toshiba Corp 電源装置
JP4202902B2 (ja) * 2003-12-24 2008-12-24 太陽誘電株式会社 積層基板、複数種類の積層基板の設計方法、及び同時焼結積層基板

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP特开2002-233140A 2002.08.16
JP特开2004-186312A 2004.07.02
JP特开2005-183890A 2005.07.07
JP特开平7-135116A 1995.05.23

Also Published As

Publication number Publication date
US20100061071A1 (en) 2010-03-11
KR20080069611A (ko) 2008-07-28
JP5082854B2 (ja) 2012-11-28
US7940531B2 (en) 2011-05-10
EP1942574A1 (en) 2008-07-09
KR101296238B1 (ko) 2013-08-13
CN101341646A (zh) 2009-01-07
US20090103272A1 (en) 2009-04-23
CN102185474A (zh) 2011-09-14
WO2007049788A1 (ja) 2007-05-03
CN101341646B (zh) 2011-06-08
US7646610B2 (en) 2010-01-12
JP5083436B2 (ja) 2012-11-28
EP1942574B1 (en) 2017-09-27
JPWO2007049788A1 (ja) 2009-04-30
EP1942574A4 (en) 2015-03-18
JP2011193724A (ja) 2011-09-29

Similar Documents

Publication Publication Date Title
CN102185474B (zh) Dc-dc转换器
JP4883392B2 (ja) Ｄｃ−ｄｃコンバータ
US7199693B2 (en) Choke coil and electronic device using the same
CN101383340B (zh) 具有堆叠分立电感器结构的半导体功率器件
US9165711B2 (en) Method of manufacturing a multilayered chip power inductor
JP4973996B2 (ja) 積層電子部品
CN1531093B (zh) 多输出超小型功率变换装置
US8345438B2 (en) Electronic part module and method of making the same
US6301114B1 (en) Multilayered electronic part and electronic circuit module including therein the multilayered electronic part
CN109003779B (zh) 功率模块及其制造方法
CN101266868B (zh) 超小型电力变换装置
CN102308349A (zh) 带平板状线圈的模块的制造方法及带平板状线圈的模块
JP4434268B2 (ja) 電子部品モジュール
US8810352B2 (en) Laminated inductor element and manufacturing method thereof
JP2008147297A (ja) 超小型電力変換装置
CN104244152B (zh) 微机电系统麦克风封装及封装方法
JP2009246159A (ja) 多出力磁気誘導素子およびそれを備えた多出力超小型電力変換装置
JP2004072815A (ja) 超小型電力変換装置およびその製造方法
JP5429649B2 (ja) インダクタ内蔵部品及びこれを用いたｄｃ−ｄｃコンバータ
JP2004111552A (ja) 平面磁気素子およびその製造方法と小型電源モジュール
JP2002222712A (ja) Ｌｃ複合素子
CN104576060A (zh) 复合电子组件和用于安装复合电子组件的板
CN116682647A (zh) Lc集成磁封装电源模块及制备工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant