JPH0888474A

JPH0888474A - 積層混成集積回路素子

Info

Publication number: JPH0888474A
Application number: JP6222182A
Authority: JP
Inventors: Kazutaka Suzuki; 一高鈴木
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 1994-09-16
Filing date: 1994-09-16
Publication date: 1996-04-02

Abstract

(57)【要約】【目的】小型の積層混成集積回路素子を、また表面に
凹凸の無い積層混成集積回路素子を提供する。【構成】インダクタ部１１と中央部に孔１２ｂが形成
されたコンデンサ部１２を重畳し、孔１２ｂ内にＩＣ１
３、トランジスタ１４等の部品を実装した後、孔１２ｂ
に樹脂１５を充填して硬化させ、積層混成集積回路素子
１０を形成する。【効果】インダクタ部１１とコンデンサ部１２が形成
された重畳体内に電子部品が埋め込まれた状態となり、
従来よりも高さが低くなるので、素子形状を小型に形成
することができる。これにより、部品実装密度の向上及
び装置形状の小型化を図ることができる。また、素子表
面の凹凸が無いので、自動実装機を用いた電子部品搭載
基板への自動実装を行うことができるため、実装作業効
率の向上を図ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多層セラミックを用い
て構成されるＤＣ／ＤＣコンバータ等の電源回路部品
や、多層セラミックを用いて構成されるアンテナスイッ
チ、ＶＣＯ等の高周波回路部品に用いられる積層複合部
品に関するものである。

【０００２】

【従来の技術】従来、積層混成集積回路素子１は、図２
に示すように、積層インダクタネットワーク部２ａ及び
積層コンデンサネットワーク部２ｂの複合体からなる重
畳体２の表面にＩＣ、トランジスタ等の能動素子や抵抗
器等の電子部品３が搭載されると共に、端面２ｃに外部
接続用の端子電極４が形成されている。

【０００３】前述の構成よりなる積層混成集積回路素子
１をマザーボード等の電子部品搭載基板５に実装する場
合、電子部品搭載基板５には予め端子電極４に対応して
半田付け用のランド６が形成され、このランド６に端子
電極４が半田付けされる。

【０００４】

【発明が解決しようとする課題】前述したように、従来
の積層混成集積回路素子１は、積層インダクタネットワ
ーク部２ａと積層コンデンサネットワーク部２ｂを重畳
して重畳体２を形成し、さらにその上にＩＣ等の電子部
品３を実装しているため素子全体の高さが高くなってし
まうという問題点があった。また、素子の表面に電子部
品３による凹凸があるため、自動実装機を用いた電子部
品搭載基板５への自動実装を行うことができず、手作業
による実装作業が行われており、実装作業効率の向上を
図ることができなかった。

【０００５】本発明の目的は上記の問題点に鑑み、小型
の積層混成集積回路素子を、また表面に凹凸の無い積層
混成集積回路素子を提供することにある。

【０００６】

【課題を解決するための手段】本発明は上記の目的を達
成するために請求項１では、積層インダクタと積層コン
デンサが形成された重畳体に能動素子等の電子部品を搭
載してなる積層混成集積回路素子において、前記重畳体
は表面に凹部を有し、前記電子部品は前記凹部内に実装
されている積層混成集積回路素子を提案する。

【０００７】また、請求項２では、請求項１記載の積層
混成集積回路素子において、前記電子部品が実装された
凹部に樹脂が充填されている積層混成集積回路素子を提
案する。

【０００８】また、請求項３では、請求項１記載の積層
混成集積回路素子において、前記凹部を形成する堤体は
積層体からなり、該積層体内部に導体パターンによる回
路配線が形成されている積層混成集積回路素子を提案す
る。

【０００９】また、請求項４では、請求項１記載の積層
混成集積回路素子において、前記凹部を形成する堤体
は、支持基板と一体に焼成されてなる積層混成集積回路
素子を提案する。

【００１０】また、請求項５では、請求項１記載の積層
混成集積回路素子において、前記凹部内の導電パターン
と支持基板内の導体パターンは、前記堤体内部若しくは
前記支持基板内部で接続されている積層混成集積回路素
子を提案する。

【００１１】

【作用】本発明の請求項１によれば、積層インダクタと
積層コンデンサが形成された重畳体の表面には凹部が形
成され、該凹部内に能動素子等の電子部品が実装されて
いる。これにより、重畳体内に電子部品が埋め込まれた
状態となり、従来よりも高さが低くなる。

【００１２】また、請求項２によれば、前記凹部には樹
脂が充填され、これにより表面の凹凸がなくなり平坦と
なる。

【００１３】また、請求項３によれば、前記凹部を形成
する積層体からなる堤体内部に導体パターンによる回路
配線が形成される。

【００１４】また、請求項４によれば、前記凹部を形成
する堤体は支持基板と一体に焼成されている。

【００１５】また、請求項５によれば、前記凹部内の導
電パターンと支持基板内の導体パターンは、堤体内部若
しくは支持基板内部においてスルーホールなどを介して
接続される。

【００１６】

【実施例】以下、図面に基づいて本発明の一実施例を説
明する。図１は、本発明の一実施例の積層混成集積回路
素子を示す外観図、図３はその側面断面図である。図に
おいて、１０は例えばＤＣ−ＤＣコンバータを構成する
積層混成集積回路素子（以下、素子と称する）で、直方
体形状を有し、その下部にはコイル導体１１ａが積層さ
れた積層インダクタネットワーク部（以下、インダクタ
部と称する）１１が、また上部にはコンデンサ電極１２
ａが積層された積層コンデンサネットワーク部（以下、
コンデンサ部と称する）１２が設けられている。

【００１７】また、コンデンサ部１２の中央部には上下
方向に貫く孔１２ｂが形成されると共に、孔１２ｂの底
面には配線用の導体パターンが形成され、インダクタ部
１１とコンデンサ部１２を積層した状態で、この孔１２
ｂ（凹部）内にＩＣ１３及びトランジスタ１４が実装さ
れワイヤーボンディングによって配線用導体パターンに
接続されると共に樹脂１５が充填されている。さらに、
配線用の導体パターン、コイル導体１１ａ、コンデンサ
電極１２ａは必要に応じてインダクタ部１１及びコンデ
ンサ部１２に形成されたスルーホール１６を介して接続
されると共に、素子１０の側面には内部回路に導通した
端子電極１７が形成されている。

【００１８】前述の構成よりなる素子１０の製造方法は
以下のとおりである。即ち、図４に示すように、コイル
導体１１ａ及びスルーホール１１ｂを形成した磁性体シ
ート１１ｃと、回路配線（配線用導体パターン）１８ａ
を形成した絶縁体シート１８、コンデンサ電極１２ａを
形成し、中央部に矩形の孔１２ｂをあけた誘電体シート
１２ｃ及び絶縁体シート１９を積層して圧着した後、焼
成する。この後、焼成された積層体の側面にＡｇ−Ｐｄ
ペーストを用いて端子電極１７を形成する。

【００１９】次に、コンデンサ部１２の中央の孔１２ｂ
内にＩＣ１３及びトランジスタ１４を導電性接着剤を用
いて接着し、これらのＩＣ１３及びトランジスタ１４を
ワイヤーボンディングによって回路配線１８ａと接続す
る。この後、樹脂１５を孔１２ｂに流し込んで硬化さ
せ、完成となる。

【００２０】前述した素子１０は、積層体の内部にＩＣ
１３及びトランジスタ１４を埋め込んだ状態となってい
るので、従来よりも形状が薄くなる。また、表面に従来
のような部品の凹凸が無いので、ハンドリング性が優れ
ており、自動実装機を用いた自動実装が可能となり、実
装作業効率の向上を図ることができる。

【００２１】さらに、コンデンサ部１２によって形成さ
れる堤体内部に導体パターンによる回路配線が形成され
るので、より多くの素子を内蔵することができ、高密度
実装が可能となる。

【００２２】また、凹部（孔１２ｂ）を形成する堤体
（コンデンサ部１２）が支持基板（インダクタ部１１）
と一体に焼成されているので、コンデンサ部１２とイン
ダクタ部１１との接着工程が不要となり、製造効率を向
上させることができると共に、コンデンサ部１２とイン
ダクタ部１１との間に隙間等が生じることがないので、
水分の侵入等を防止することができ、高い信頼性を得る
ことができる。

【００２３】さらにまた、孔１２ｂ内の配線用導体パタ
ーンとインダクタ部１１及びコンデンサ部１２内の導体
パターンは、これらの内部においてスルーホール１６を
介して接続されるので、配線長を短くでき、高密度に配
線を行うことができる。

【００２４】尚、前述した実施例では、ＩＣ１３及びト
ランジスタ１４をワイヤーボンディングによって回路配
線１８ａと接続したが、フェイスダウンボンディングを
用いて接続しても良い。また、図５に示すように、イン
ダクタ部１１を挟んで上下両側に孔１２ｂをあけたコン
デンサ部１２を設け、上下両方の孔１２ｂに部品実装し
ても良い。

【００２５】

【発明の効果】以上説明したように本発明の請求項１に
よれば、積層インダクタと積層コンデンサが形成された
重畳体内に電子部品が埋め込まれた状態となり、従来よ
りも高さが低くなるので、従来よりも素子形状を小型に
形成することができる。これにより、部品実装密度の向
上及び装置形状の小型化を図ることができる。

【００２６】また、請求項２によれば、上記の効果に加
えて、素子表面の凹凸が無いので、自動実装機を用いた
電子部品搭載基板への自動実装を行うことができるた
め、実装作業効率の向上を図ることができる。

【００２７】また、請求項３によれば、上記の効果に加
えて、堤体内部に導体パターンによる回路配線が形成さ
れるので、より多くの素子を内蔵することができ、高密
度実装が可能となる。

【００２８】また、請求項４によれば、上記の効果に加
えて、凹部を形成する堤体が支持基板と一体に焼成され
ているので、前記堤体と支持基板との接着工程が不要と
なり、製造効率を向上させることができると共に、堤体
と支持基板との間に隙間等が生じることがないので、水
分の侵入等を防止することができ、高い信頼性を得るこ
とができる。

【００２９】また、請求項５によれば、上記の効果に加
えて、凹部内の導電パターンと支持基板内の導体パター
ンは、堤体内部若しくは支持基板内部においてスルーホ
ールなどを介して接続されるので、配線長を短くでき、
高密度に配線を行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す外観図

【図２】従来例を示す構成図

【図３】本発明の一実施例を示す側面断面図

【図４】本発明の一実施例の分解図

【図５】本発明の他の実施例を示す側面断面図

【符号の説明】

１０…積層混成集積回路素子、１１…積層インダクタネ
ットワーク部、１１ａ…コイル導体、１１ｂ…スルーホ
ール、１１ｃ…磁性体シート、１２…積層コンデンサネ
ットワーク部、１２ａ…コンデンサ電極、１２ｂ…孔、
１２ｃ…誘電体シート、１３…ＩＣ、１４…トランジス
タ、１５…樹脂、１６…スルーホール、１７…端子電
極、１８…絶縁体シート、１８ａ…回路配線、１９…絶
縁体シート。

Claims

【特許請求の範囲】

【請求項１】積層体内部に複数の層に亙って導体パタ
ーンを有し、該導体パターンが該積層体内部で相互に接
続されて所定の電子回路が形成されると共に、該積層体
に能動素子等の電子部品を搭載してなる積層混成集積回
路素子において、前記積層体は表面に凹部を有し、前記電子部品は前記凹部内に実装されていることを特徴
とする積層混成集積回路素子。
【請求項２】前記電子部品が実装された凹部に樹脂が
充填されていることを特徴とする請求項１記載の積層混
成集積回路素子。
【請求項３】前記凹部を形成する堤体は積層体からな
り、該積層体内部に導体パターンによる回路配線が形成
されていることを特徴とする請求項１記載の積層混成集
積回路素子。
【請求項４】前記凹部を形成する堤体は、支持基板と
一体に焼成されてなることを特徴とする請求項１記載の
積層混成集積回路素子。
【請求項５】前記凹部内の導電パターンと支持基板内
の導体パターンは、前記堤体内部若しくは前記支持基板
内部で接続されていることを特徴とする請求項１記載の
積層混成集積回路素子。