KR100514314B1 - 면설치형 전자회로유닛 - Google Patents

면설치형 전자회로유닛 Download PDF

Info

Publication number
KR100514314B1
KR100514314B1 KR10-2003-0004277A KR20030004277A KR100514314B1 KR 100514314 B1 KR100514314 B1 KR 100514314B1 KR 20030004277 A KR20030004277 A KR 20030004277A KR 100514314 B1 KR100514314 B1 KR 100514314B1
Authority
KR
South Korea
Prior art keywords
insulating substrate
electronic circuit
circuit unit
bare chip
electrode
Prior art date
Application number
KR10-2003-0004277A
Other languages
English (en)
Other versions
KR20030064307A (ko
Inventor
오사다시게루
스즈키다케오
Original Assignee
알프스 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알프스 덴키 가부시키가이샤 filed Critical 알프스 덴키 가부시키가이샤
Publication of KR20030064307A publication Critical patent/KR20030064307A/ko
Application granted granted Critical
Publication of KR100514314B1 publication Critical patent/KR100514314B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 높은 Q가 얻어짐과 동시에, 소형의 면설치형의 전자회로유닛을 제공하는 것이다.
본 발명의 면설치형의 전자회로유닛에 있어서, 절연기판(1)은 끝부(端部)가 제 2 랜드부(3)에 접속된 도전패턴으로 이루어지는 인덕턴스소자(7)를 가지고, 베어 칩(8)이 절연기판(1)상에 겹쳐져, 제 1 전극(9)과 제 1 랜드부(2), 및 제 2 전국(10)과 제 2 랜드부(3)가 서로 접속되었기 때문에, 인덕턴스소자(7)가 베어 칩(8)의 하면에 위치한 상태가 되어, 인덕턴스소자와 반도체회로와의 사이의 접속도체의 길이를 매우 짧게 할 수 있고, 특히 고주파에 있어서는 높은 Q의 전자회로유닛을 제공할 수 있다.

Description

면설치형 전자회로유닛{SURFACE MAUNTING TYPE ELECTRONIC CIRCUIT UNIT}
본 발명은 휴대 전화기 등에 사용하기 적합한 면설치형의 전자회로유닛에 관한 것이다.
종래의 전자회로유닛은 절연기판상에 저항, 콘덴서, 및 코일형상의 인덕턴스소자 등의 전기부품이 탑재됨과 동시에, 이 전기부품이 탑재된 개소 이외의 절연기판상에 있어서, 반도체회로를 형성한 베어 칩이 탑재된 구성으로 되어 있다.
종래의 전자회로유닛에 있어서, 전기부품은 베어 칩면으로부터 떨어진 위치에 탑재하지 않으면 안 되고, 따라서 인덕턴스소자를 포함하는 전기부품과 반도체회로를 접속하는 접속도체가 길어져, 특히 고주파에 있어서는 Q가 저하한다는 문제가 있다.
또 전기부품이 절연기판상으로부터 노출되어 있기 때문에, 대형이 된다는 문제가 있다.
따라서 본 발명은 높은 Q가 얻어짐과 동시에, 소형의 면설치형의 전자회로유닛을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 제 1의 해결수단으로서, 반도체회로가 형성된 판형상의 베어 칩과, 이 베어 칩에 겹쳐지는 판형상의 절연기판을 구비하고, 상기 베어 칩의 하면에는, 상기 반도체회로에 접속된 복수의 제 1 전극과, 상기 반도체회로에 접속된 적어도 2개의 제 2 전극이 설치되고, 상기 절연기판은 상기 제 1 전극에 대응하여 상면에 설치된 복수의 제 1 랜드부와, 상기 제 2 전극에 대응하여 상면에 설치된 적어도 2개의 제 2 랜드부와, 적어도 일부가 상기 제 1 랜드부에 접속된 상태에서, 하면에 설치된 도전패턴으로 이루어지는 복수의 외부접속용의 단자부와, 끝부가 상기 제 2 랜드부에 접속된 도전패턴으로 이루어지는 인덕턴스소자를 가지고, 상기 베어 칩이 상기 절연기판상에 겹쳐져, 상기 제 1 전극과 상기 제 1 랜드부, 및 상기 제 2 전극과 상기 제 2 랜드부가 서로 접속된 구성으로 하였다.
또 제 2의 해결수단으로서, 상기 제 1 전극이 상기 베어 칩의 외주변을 따라 배치됨과 동시에, 상기 제 2 전극이 상기 베어 칩의 중앙부에 배치되고, 상기 제 1 랜드부가 상기 절연기판의 외주변을 따라 배치됨과 동시에, 상기 제 2 랜드부가 상기 절연기판의 중앙부에 배치된 구성으로 하였다.
또 제 3의 해결수단으로서, 상기 절연기판은 절연박판이 적층되어 형성된 구성으로 하였다.
또 제 4의 해결수단으로서, 상기 인덕턴스소자가 소용돌이형상으로 형성된 구성으로 하였다.
또 제 5의 해결수단으로서, 소용돌이형상의 상기 인덕턴스소자는, 적어도 서로 교차하는 개소가 접촉하지 않도록 두께방향이 다른 면에 형성된 구성으로 하였다.
또 제 6의 해결수단으로서, 상기 단자부는 상기 제 1 랜드부보다 큰 면적으로 형성된 구성으로 하였다.
또 제 7의 해결수단으로서, 상기 단자부는 상기 절연기판의 하면의 전체에 분산되어 배치된 구성으로 하였다.
또 제 8의 해결수단으로서, 상기 절연기판내에는 후막, 또는 박막에 의해 저항, 또는/ 및 콘덴서가 형성된 구성으로 하였다.
본 발명의 면설치형의 전자회로유닛의 도면을 설명하면, 도 1은 본 발명의 면설치형의 전자회로유닛의 제 1 실시예에 관한 것으로, 개요를 나타내는 정면도, 도 2는 본 발명의 면설치형의 전자회로유닛의 제 1 실시예에 관한 것으로, 뒤집은 상태의 분해사시도, 도 3은 본 발명의 면설치형의 전자회로유닛의 제 1 실시예에 관한 것으로, 절연기판의 사시도이다.
또 도 4는 본 발명의 면설치형의 전자회로유닛의 제 2 실시예에 관한 것으로, 절연기판의 사시도, 도 5는 본 발명의 면설치형의 전자회로유닛의 제 3 실시예에 관한 것으로, 절연기판의 사시도, 도 6은 본 발명의 면설치형의 전자회로유닛의 제 4 실시예에 관한 것으로, 절연기판을 뒤집은 상태의 사시도이다.
다음에, 본 발명의 면설치형의 전자회로유닛의 제 1 실시예에 관한 구성을 도 1 내지 도 3에 의거하여 설명하면, 세라믹 등으로 형성되어, 사각형의 판형상으로 이루어지는 절연기판(1)은 복수매의 절연박판이 적층되어 형성되어 있다.
이 절연기판(1)의 상면(1a)에는, 절연기판(1)의 외주변을 따라 설치된 도전패턴으로 이루어지는 복수의 제 1 랜드부(2)와, 절연기판(1)의 중앙부에 설치된 2개의 제 2 랜드부(3)가 형성되어 있다.
그리고 제 1, 제 2 랜드부(2, 3)는 비교적 작은 면적으로 형성된 상태로 되어 있다.
또 절연기판(1)의 하면(1b)에는 하면의 전체에 분산된 상태에서, 도전패턴으로 이루어지는 복수의 외부접속용으로서의 단자부(4)가 형성되어 있다.
그리고 이 단자부(4)는, 제 1, 제 2 랜드부(2, 3)보다 큰 면적으로 형성됨과 동시에, 단자부(4)의 적어도 일부는 제 1 랜드부(2)와 접속도체(5)에 의해 접속된구성으로 되어 있다.
또한 이 절연기판(1)의 적층 사이에는 배선패턴(6)이 설치됨과 동시에, 여기서는 도시 생략하나, 후막, 또는 박막에 의해 저항이나 콘덴서가 형성되고, 이 저항이나 콘덴서는 배선패턴(6)과 접속도체(5)에 의해 단자부(4)에 접속되어, 소망의전기회로가 형성되어 있다.
도전패턴으로 형성된 인덕턴스소자(7)는 소용돌이형상을 이루어, 절연기판(1)의 중앙부에 형성되고, 그 양쪽 끝부는 각각 제 2 랜드부(3)에 접속되며, 이 인덕턴스소자(7)는, 예를 들면 동조용 코일로서 사용된다.
이 인덕턴스소자(7)는 도 3에 나타내는 바와 같이, 전체가 절연기판(1) 내에 배치되고, 제 1 도체(7a)는 하나의 층간에 형성됨과 동시에, 이 제 1 도체(7a)는 접속체(7b)를 거쳐 한쪽의 제 2 랜드부(3)에 접속되어 있다.
또 제 2 도체(7c)는 제 1 도체(7a)를 형성한 층간과 다른 층간에 형성됨과 동시에, 제 2 도체(7c)의 한쪽 끝은 접속체(7d)를 거쳐 제 1 도체(7a)에, 또 제 2 도체(7c)의 다른쪽 끝은 접속체(7e)를 거쳐 다른쪽의 제 2 랜드부(3)에 접속되어 있다.
그 결과, 제 1 도체(7a)와 제 2 도체(7c)는 일부가 교차하도록 되어 있으나, 그 교차하는 개소는 서로 접촉하지 않도록 다른 층간, 즉 두께방향이 다른 면에 형성된 상태로 되어 있다.
반도체회로(도시 생략)가 형성된 베어 칩(8)은 판형상을 이루고, 이 베어 칩(8)의 하면(8a)에는 베어 칩(8)의 외주변을 따라 배치된 복수의 제 1 전극(9)과, 베어 칩(8)의 중앙부에 배치된 2개의 제 2 전극(10)이 형성되어 있다.
또 이 제 1, 제 2 전극(9, 10)에는 반도체회로가 접속된 상태로 되어 있다.
그리고 제 1, 제 2 전극(9, 10)은 제 1, 제 2 랜드부(2, 3)와 동등한 크기로, 비교적 작은 면적으로 형성됨과 동시에, 제 1, 제 2 전극(9, 10)은 제 1, 제 2 랜드부(2, 3)에 대향(대응)한 상태로 형성되어 있다.
이와 같은 구성을 가지는 베어 칩(7)은 제 1, 제 2 전극(9, 10)을 제 1, 제 2 랜드부(2, 3)에 대향한 상태에서, 절연기판(1) 상에 겹쳐지고, 제 1 전극(9)과 제 1 랜드부(2), 및 제 2 전극(10)과 제 2 랜드부(3)가 서로 납땜되어 접속된다.
그 결과, 2개의 제 2 전극(10)에는 절연기판(1)에 형성된 인덕턴스소자(7)가 접속됨과 동시에, 제 1 전극(9)에는 제 1 랜드부(2)가 접속되어, 반도체회로가 절연기판(1)의 하면(1b)에 설치된 단자부(4)에 도출되도록 되어, 이와 같은 구성에 의해 면설치형의 전자회로유닛이 형성되어 있다.
이와 같은 면설치형의 전자회로유닛은 도 1에 나타내는 바와 같이, 단자부(4)가 머더기판(11)상에 탑재되어, 단자부(4)가 머더기판(11)에 설치된 배선패턴(12)에 납땜되어, 면설치되도록 되어 있다.
또 도 4는 본 발명의 면설치형의 전자회로유닛의 제 2 실시예를 나타내고, 이 제 2 실시예의 구성을 설명하면, 인덕턴스소자(7)의 제 1 도체(7a)는 한쪽의 제 2 랜드부(3)에 접속된 상태에서, 절연기판(1)의 상면(1a)에 노출하여 형성됨과 동시에, 제 2 도체(7c)는 층간에 형성되어, 한쪽 끝이 접속체(7d)를 거쳐 제 1 도체(7a)에 접속되고, 또 다른쪽 끝이 접속체(7e)를 거쳐 다른쪽의 제 2 랜드부(3)에 접속되어 있다.
그 결과, 제 1 도체(7a)와 제 2 도체(7c)는 일부가 교차하도록 되어 있으나, 그 교차하는 개소는 서로 접촉하지 않도록 두께방향이 다른 면에 형성된 상태로 되어 있다.
또한 그 밖의 구성은, 상기 제 1 실시예와 동일하므로, 동일부품에 동일번호를 붙이고, 여기서는 그 설명을 생략한다.
또 도 5는 본 발명의 면설치형의 전자회로유닛의 제 3 실시예를 나타내고, 이 제 3 실시예의 구성을 설명하면, 인덕턴스소자(7)의 제 1 도체(7a)는 양쪽의 제 2 랜드부(3)에 접속된 상태에서, 절연기판(1)의 상면(1a)에 노출하여 형성된다.
그리고 이 제 1 도체(7a)는 일부분이 절단된 상태로 되어 있고, 이 절단부를 연결하는 제 2 도체(7c)는 제 1 도체(7a)와 교차한 상태에서 층간에 형성되어, 제 2 도체(7c)의 양쪽 끝이 각각 접속체(7d, 7e)를 거쳐 제 1 도체(7a)에 접속되어 있다.
그 결과, 제 1 도체(7a)와 제 2 도체(7c)는 일부가 교차하도록 되어 있으나, 그 교차하는 개소는 서로 접촉하지 않도록 두께방향이 다른 면에 형성된 상태로 되어 있다.
또한 그 밖의 구성은, 상기 제 2 실시예와 동일하므로, 동일부품에 동일번호를 붙이고, 여기서는 그 설명을 생략한다.
또 도 6은 본 발명의 면설치형의 전자회로유닛의 제 4 실시예를 나타내고, 이 제 4 실시예의 구성을 설명하면, 인덕턴스소자(7)의 제 2 도체(7c)가 절연기판(1)의 하면(1b)에 형성된 것이다.
또한 그 밖의 구성은, 상기 제 3 실시예와 동일하므로, 동일부품에 동일번호를 붙이고, 여기서는 그 설명을 생략한다.
또 절연기판은 적층이 아닌 단판이어도 좋고, 또 인덕턴스소자는 소용돌이형상 이외의 것을 사용하여도 좋다.
또 소용돌이형상의 인덕턴스소자는 상기 실시예 외, 여러가지의 형상을 적용할 수 있는 것은 물론이다.
본 발명의 면설치형의 전자회로유닛은 반도체회로가 형성된 판형상의 베어 칩과, 이 베어 칩에 겹쳐지는 판형상의 절연기판을 구비하고, 베어 칩의 하면에는 반도체회로에 접속된 복수의 제 1 전극과, 반도체회로에 접속된 적어도 2개의 제 2 전극이 설치되고, 절연기판은 제 1 전극에 대응하여 상면에 설치된 복수의 제 1 랜드부와, 제 2 전극에 대응하여 상면에 설치된 적어도 2개의 제 2 랜드부와, 적어도 일부가 제 1 랜드부에 접속된 상태에서, 하면에 설치된 도전패턴으로 이루어지는 복수의 외부접속용의 단자부와, 끝부가 제 2 랜드부에 접속된 도전패턴으로 이루어지는 인덕턴스소자를 가지고, 베어 칩이 절연기판상에 겹쳐져, 제 1 전극과 제 1 랜드부, 및 제 2 전극과 제 2 랜드부가 서로 접속되었기 때문에, 인덕턴스소자가 베어 칩의 하면에 위치한 상태가 되어, 인덕턴스소자와 반도체회로와의 사이의 접속도체의 길이를 매우 짧게 할 수 있고, 특히 고주파에 있어서는 높은 Q의 전자회로유닛을 제공할 수 있다.
또 도전패턴으로 형성된 인덕턴스소자가 베어 칩과 대향한 상태로 배치되어 있기 때문에, 종래에 비하여 스페이스펙터가 좋고, 박형이고, 소형인 것이 얻어진다.
또 제 1 전극이 베어 칩의 외주변을 따라 배치됨과 동시에, 제 2 전극이 베어 칩의 중앙부에 배치되고, 제 1 랜드부가 절연기판의 외주변을 따라 배치됨과 동시에, 제 2 랜드부가 절연기판의 중앙부에 배치되었기 때문에, 다수 필요한 제 1 전극과 제 1 랜드부를 콤팩트하게 배치할 수 있음과 동시에, 중앙부의 빈 개소에는 제 2 전극과 제 2 랜드부를 형성할 수 있어, 전체로서 소형의 전자회로유닛을 제공할 수 있다.
또 절연기판은 절연박판이 적층되어 형성되었기 때문에, 인덕턴스소자 등의 전기부품이 적층사이를 이용하여 배치할 수 있어, 박형이고, 소형인 것이 얻어진다.
또 인덕턴스소자가 소용돌이형상으로 형성되었기 때문에, 소형의 인덕턴스소자가 얻어진다.
또 소용돌이형상의 인덕턴스소자는 적어도 서로 교차하는 개소가 접촉하지 않도록 두께방향이 다른 면에 형성되었기 때문에, 도체간의 절연이 간단하고, 확실함과 동시에, 인덕턴스소자가 박형이고, 소형인 것이 얻어진다.
또 단자부는 제 1 랜드부보다 큰 면적으로 형성되었기 때문에, 머더기판에의 납땜이 확실한 것이 얻어진다.
또 단자부는 절연기판의 하면의 전체에 분산되어 배치되었기 때문에, 큰 면적의 단자부를 다수 배치할 수 있다.
또 절연기판내에는 후막, 또는 박막에 의해 저항, 또는/ 및 콘덴서가 형성되었기 때문에, 종래에 비하여 박형이고, 소형의 전자회로유닛을 제공할 수 있다.
도 1은 본 발명의 면설치형의 전자회로유닛의 제 1 실시예에 관한 것으로, 개요를 나타내는 정면도,
도 2는 본 발명의 면설치형의 전자회로유닛의 제 1 실시예에 관한 것으로, 뒤집은 상태의 분해사시도,
도 3은 본 발명의 면설치형의 전자회로유닛의 제 1 실시예에 관한 것으로, 절연기판의 사시도,
도 4는 본 발명의 면설치형의 전자회로유닛의 제 2 실시예에 관한 것으로, 절연기판의 사시도,
도 5는 본 발명의 면설치형의 전자회로유닛의 제 3 실시예에 관한 것으로, 절연기판의 사시도,
도 6은 본 발명의 면설치형의 전자회로유닛의 제 4 실시예에 관한 것으로, 절연기판을 뒤집은 상태의 사시도이다.
※ 도면의 주요 부분에 있어서의 부호의 설명
1 : 절연기판 1a : 상면
1b : 하면 2 : 제 1 랜드부
3 : 제 2 랜드부 4 : 단자부
5 : 접속도체 6 : 배선패턴
7 : 인덕턴스소자 7a : 제 1 도체
7b : 접속체 7c : 제 2 도체
7d : 접속체 7e : 접속체
8 : 베어 칩 8a : 하면
9 : 제 1 전극 10 : 제 2 전극
11 : 머더기판 12 : 배선패턴

Claims (8)

  1. 반도체회로가 형성된 판형상의 베어 칩과, 이 베어 칩에 겹쳐지는 판형상의 절연기판을 구비하고, 상기 베어 칩의 하면에는, 상기 반도체회로에 접속된 복수의 제 1 전극과, 상기 반도체회로에 접속된 적어도 2개의 제 2 전극이 설치되고, 상기 절연기판은 상기 제 1 전극에 대응하여 상면에 설치된 복수의 제 1 랜드부와, 상기 제 2 전극에 대응하여 상면에 설치된 적어도 2개의 제 2 랜드부와, 적어도 일부가 상기 제 1 랜드부에 접속된 상태에서, 하면에 설치된 도전패턴으로 이루어지는 복수의 외부접속용의 단자부와, 끝부가 상기 제 2 랜드부에 접속된 도전패턴으로 이루어지는 인덕턴스소자를 가지고, 상기 인덕턴스소자는 상기 2 개의 제 2 랜드부를 둘러싸도록 소용돌이 형상으로 형성되고, 상기 베어 칩이 상기 절연기판상에 겹쳐져, 상기 제 1 전극과 상기 제 1 랜드부, 및 상기 제 2 전극과 상기 제 2 랜드부가 서로 접속된 것을 특징으로 하는 면설치형의 전자회로유닛.
  2. 제 1항에 있어서,
    상기 제 1 전극이 상기 베어 칩의 외주변을 따라 배치됨과 동시에, 상기 제 2 전극이 상기 베어 칩의 중앙부에 배치되고, 상기 제 1 랜드부가 상기 절연기판의 외주변을 따라 배치됨과 동시에, 상기 제 2 랜드부가 상기 절연기판의 중앙부에 배치된 것을 특징으로 하는 면설치형의 전자회로유닛.
  3. 제 1항에 있어서,
    상기 절연기판은 절연박판이 적층되어 형성된 것을 특징으로 하는 면설치형의 전자회로유닛.
  4. 삭제
  5. 제 4항에 있어서,
    소용돌이형상의 상기 인덕턴스소자는, 적어도 서로 교차하는 개소가 접촉하지않도록 두께방향이 다른 면에 형성된 것을 특징으로 하는 면설치형의 전자회로유닛.
  6. 제 1항에 있어서,
    상기 단자부는 상기 제 1 랜드부보다 큰 면적으로 형성된 것을 특징으로 하는 면설치형의 전자회로유닛.
  7. 제 6항에 있어서,
    상기 단자부는 상기 절연기판의 하면의 전체에 분산되어 배치된 것을 특징으로 하는 면설치형의 전자회로유닛.
  8. 제 1항에 있어서,
    상기 절연기판내에는 후막, 또는 박막에 의해 저항, 또는/ 및 콘덴서가 형성된 것을 특징으로 하는 면설치형의 전자회로유닛.
KR10-2003-0004277A 2002-01-23 2003-01-22 면설치형 전자회로유닛 KR100514314B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002014078A JP4043242B2 (ja) 2002-01-23 2002-01-23 面実装型の電子回路ユニット
JPJP-P-2002-00014078 2002-01-23

Publications (2)

Publication Number Publication Date
KR20030064307A KR20030064307A (ko) 2003-07-31
KR100514314B1 true KR100514314B1 (ko) 2005-09-13

Family

ID=19191848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0004277A KR100514314B1 (ko) 2002-01-23 2003-01-22 면설치형 전자회로유닛

Country Status (3)

Country Link
US (1) US6707681B2 (ko)
JP (1) JP4043242B2 (ko)
KR (1) KR100514314B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
EP1641329A4 (en) * 2003-06-30 2010-01-20 Ibiden Co Ltd CIRCUIT BOARD

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3305843B2 (ja) * 1993-12-20 2002-07-24 株式会社東芝 半導体装置
US6310386B1 (en) * 1998-12-17 2001-10-30 Philips Electronics North America Corp. High performance chip/package inductor integration
JP3582460B2 (ja) 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
JP2002252297A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 多層回路基板を用いた電子回路装置

Also Published As

Publication number Publication date
KR20030064307A (ko) 2003-07-31
US20030137812A1 (en) 2003-07-24
JP2003218263A (ja) 2003-07-31
JP4043242B2 (ja) 2008-02-06
US6707681B2 (en) 2004-03-16

Similar Documents

Publication Publication Date Title
KR860000188B1 (ko) 혼성집적회로 부품 및 그 부착 방법
US6372985B1 (en) Package for electronic components
JP5182448B2 (ja) 部品内蔵基板
KR20030030938A (ko) 전자회로유닛
JPS6266506A (ja) 多層セラミツクコンデンサ−を含む高静電容量ブスバ−
USH416H (en) High capacitance flexible circuit
US10869382B2 (en) Interposer and electronic apparatus
US6922129B2 (en) High-work-efficiency multilayered circuit board
US5083237A (en) Electronic parts and electronic device incorporating the same
JPH071821B2 (ja) 配線基板
KR100514314B1 (ko) 면설치형 전자회로유닛
KR102667536B1 (ko) 하이브리드 인덕터
US6884938B2 (en) Compact circuit module
US8324727B2 (en) Low profile discrete electronic components and applications of same
US7277006B2 (en) Chip resistor
JPH01216591A (ja) プリント基板
JP2003188608A (ja) 非可逆回路素子
US20050029008A1 (en) Surface mounted electronic circuit module
JP3978369B2 (ja) 高周波モジュールの取付構造
JPH01102990A (ja) 小形電子部品実装回路
JP2004119660A (ja) 積層型電子部品
JPH0533016Y2 (ko)
JPH0224263Y2 (ko)
CA1196425A (en) High capacitance flexible circuit
JP2002100697A (ja) 電子部品およびそれを備える電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee