JP4883392B2

JP4883392B2 - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP4883392B2
Application number: JP2005372374A
Authority: JP
Inventors: 光弘渡辺
Original assignee: Hitachi Metals Ltd
Current assignee: Hitachi Metals Ltd
Priority date: 2005-12-26
Filing date: 2005-12-26
Publication date: 2012-02-22
Anticipated expiration: 2025-12-26
Also published as: JP2007173713A

Description

本発明は、ＤＣ−ＤＣコンバータ制御回路、スイッチング素子を含む半導体集積回路（ＩＣ）と、インダクタやコンデンサなどの受動素子で構成されるＤＣ−ＤＣコンバータに用いられるインダクタに関する。

携帯型の各種電子機器（携帯電話、携帯情報端末ＰＤＡやノート型コンピュータ、ＤＶＤ，ＣＤ，ＭＤプレイヤー、デジタルカメラ、ビデオカメラ等々）は、電源として電池を用いるものが多く、電源電圧を所定の動作電圧に変換する電力変換装置としてＤＣ−ＤＣコンバータを備えている。ＤＣ−ＤＣコンバータは、スイッチング素子、制御回路を含む半導体集積回路（能動素子）とインダクタ、コンデンサなどの受動素子を、接続線路が形成されたプリント基板等の上にディスクリート回路として構成するのが一般的である。

図６は、ＤＣ−ＤＣコンバータの回路構成の一例を示す回路図である。図中の点線部分がＤＣ−ＤＣコンバータの回路であって、このＤＣ−ＤＣコンバータは、入力コンデンサＣｉｎ、出力コンデンサＣｏｕｔ、インダクタＬｏｕｔおよび、ＤＣ−ＤＣコンバータ制御回路を含む半導体集積回路（ＩＣ）で構成される降圧型ＤＣ−ＤＣコンバータである。なお、以下半導体集積回路を半導体集積回路部品と呼ぶこともある。
直流の入力電圧Ｖｉｎを入力し、半導体集積回路（ＩＣ）内の電界効果型トランジスタ（以下スイッチング素子）をスイッチングさせる。スイッチング素子をオンしている時間をＴｏｎ、オフしている時間をＴｏｆｆとすると、出力電圧Ｖｏｕｔは、Ｖｏｕｔ＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ） × Ｖｉｎで表され、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより降圧される。入力電圧Ｖｉｎが変動した場合は、ＴｏｎとＴｏｆｆの比率を調整すれば、安定に維持した出力電圧Ｖｏｕｔを出力することが出来る。
入力コンデンサ（Ｃｉｎ）は、入力電圧の過渡時の安定化や電圧スパイク防止のために用いられる。出力側には、直流電圧を出力するためのフィルタ回路（平滑回路）を備え、このフィルタ回路は、電流エネルギーの蓄積と放出を行う出力インダクタ（Ｌｏｕｔ）と、電圧エネルギーの蓄積と放出を行う出力コンデンサ（Ｃｏｕｔ）の組み合わせにより構成される。

このようなＤＣ−ＤＣコンバータは、各種電子機器の小型化、多機能化に伴い、回路基板上における形成面積の小面積化が強く求められている。そのような要求に対して、半導体集積回路（ＩＣ）やインダクタを複合一体化して小型化することが行われている。
例えば、特許文献１には、図８の外観図に示すように、プリント基板と、チップインダクタと、制御回路等が形成された半導体集積回路ＩＣにより構成され、半導体集積回路ＩＣが実装されたプリント基板に接続端子を配設して、この接続端子に、チップインダクタを前記半導体集積回路と上下に重ねて配置したＤＣ−ＤＣコンバータが開示されている。
特開２００４−０６３６７６

前記各種電子機器の小型軽量化の要望は常に有り、内蔵されるＤＣ−ＤＣコンバータを小型に構成する要求も強い。前記インダクタのインダクタンス値は、少なくとも数μＨ程度のインダクタンス値が必要である。この様なインダクタは、半導体集積回路と比べると体積が非常に大きいために、ＤＣ−ＤＣコンバータの小型化を図る上で最大の制約となっているのが実際である。そこで、半導体集積回路と重なるようにインダクタを載置して実装することで、小型化を図っている。

しかしながら引用文献１のように、半導体集積回路ＩＣとインダクタを近接して配置する場合には、インダクタからの漏洩磁束を考慮しなければならない。例えば電気絶縁層とコイルパターンが交互に積層され、各コイルパターンの端部が順次接続されて多層絶縁基板中に積層方向に重畳した周回コイルが形成され、その端部が外部電極に接続された積層インダクタの場合の漏洩磁束は以下のように作用する。

図７は、インダクタの漏洩磁束を説明するための図である。上述の積層インダクタでは、インダクタ部で発生した磁束は、専ら周回コイルの上下に形成されたコイルパターンを有さない磁性体からなる絶縁層（ダミー絶縁層）を通過し、コイルの周囲を通過するが、その一部が外部にも漏れてしまう場合がある。漏れ磁束は、インダクタの周囲に配置される電子部品、例えば前記半導体集積回路に対してノイズとして作用する。

そこで本発明は、半導体集積回路（ＩＣ）やインダクタを複合一体化したＤＣ−ＤＣコンバータに用いられるインダクタにおいて漏れ磁束を低減し、インダクタを半導体集積回路（ＩＣ）と近接配置しても、優れた性能を発揮できるインダクタと、これを用いたＤＣ−ＤＣコンバータを提供することを目的とする。

本発明は、複数の磁性体層を積層してなり、相対向する上主面及び下主面と、上下主面間を連結する側面を備えた多層絶縁基板に、コイル形成磁性体層部を挟んで、上下に第１磁性体層部と第２磁性体層部を設け、第１磁性体層部の主面であって前記上主面に半導体集積回路部品を実装し、前記コイル形成磁性体層部には、異なる磁性体層に配置されたコイル導体が積層され、ビアホールを介して接続し上下方向に周回する積層コイルを形成し、前記上主面には、半導体集積回路部品を接続する複数の実装導体が形成され、前記積層コイルの一端はビアホールを介して前記実装導体の内の第１実装導体と接続し、他端は前記実装導体の内の第２実装導体と接続し、前記積層コイルによって生じる磁束の方向に位置する第１磁性体層部の厚みを、他方の第２磁性体層部の厚みよりも厚くし、前記第２磁性体層部の主面であって前記下主面には接地用導体が広く形成されており、前記接地用導体は更に他のビアホールを介して前記実装導体の内の第３実装導体と接続し、もって上下主面からの漏洩磁束を低減したことを特徴とするＤＣ−ＤＣコンバータである。

また、プリント基板に半導体集積回路部品が実装され、前記半導体集積回路部品が実装されたプリント基板に接続電極を配設して、この接続電極に、前記インダクタ内蔵部品を前記半導体集積回路の上側に重ねて配置し、前記インダクタ内蔵部品の第１磁性体層部側を半導体集積回路部品と対向するのも好ましい。

本発明によれば、インダクタ内蔵部品からの漏洩磁束を低減できるとともに、半導体集積回路（ＩＣ）やインダクタを複合一体化したＤＣ−ＤＣコンバータにおいて、高性能で、かつ小型低背のＤＣ−ＤＣコンバータを提供することが出来る。

本発明に係るインダクタ内蔵部品は、相対向する上主面及び下主面と、上下主面間を連結する側面を備え、前記インダクタは、前記インダクタ内蔵部品内の異なる磁性体層に配置されるコイル導体を積層し、ビアホールを介して接続して上下方向に周回する積層コイルであって、前記インダクタ内蔵部品は、コイル形成磁性体層部と、その上下に位置する上磁性体層部と下磁性体層部を備え、前記積層コイルによって生じる磁束の方向に位置する磁性体層部の厚みを、他方の磁性体層部の厚みよりも厚くし、もって主面からの漏洩磁束を低減している。

図１はインダクタ内蔵部品の外観斜視図であり、図２はインダクタ内蔵部品の内部構造を示す断面図である。
インダクタ内蔵部品１０は、コイル導体１５と絶縁層を積層してなり、相対向する上主面及び下主面と、その主面間を連結する側面を備え、その上主面には、方向指示マークが形成され、長手方向の相対向する側面に端子電極５ａ、５ｂを備える。
前記絶縁層は磁性を備えるものであり、ソフトフェライトや、磁性体材料を樹脂に分散してなる磁性樹脂材料等から構成される。絶縁層としてソフトフェライトを用いる場合では、比抵抗率が１×１０^３Ω・ｃｍ以上のＮｉＣｕ系、ＮｉＺｎ系、ＮｉＣｕＺｎ系のスピネルフェライトや、高周波特性に優れる六方晶フェライトを選択するのが好ましい。ソフトフェライトをドクターブレード法、カレンダロール法などの周知のシート化方法によりグリーンシート化し、Ａｇ，Ｃｕやそれらを含む合金を備えた導体ペーストで導体パターンを、前記グリーンシート上に印刷、あるいは塗布などの方法で形成し、これを複数積層して積層体とし、使用する導体ペーストに応じて１１００℃以下の温度で焼結する、所謂周知のＬＴＣＣ（Ｌｏｗ−ＴｅｍｐｅｒａｔｕｒｅＣｏ−ｆｉｒｅｄＣｅｒａｍｉｃｓ）工法を適用することが出来る。

磁性樹脂材料を用いる場合には、磁性樹脂材料を公知の方法でシート状に形成し、所定の位置にビアホールを形成し、シート表面にめっき法等により、Ｃｕ等の薄板状金属箔を形成する。その上に感光性レジスト膜を塗布した後、所定の形状にパターニング露光を行なって、コイル導体パターンを形成する箇所及びビアホール以外の部分のレジスト膜を除去し、ケミカルエッチングにより導電性部材を除去することにより、コイル導体パターンを形成する。これを複数積層して加圧・熱圧着する工法が用いられる。

前記コイル導体はビアホール（図示せず）を介して接続され、積層方向に周回する積層コイル（インダクタ）を構成する。インダクタ内蔵部品１０は、複数の絶縁層を備え、その内の一部の絶縁層には、コイル導体が形成されている。そして、その上下に配された絶縁層とともに積層し、各コイル導体の端部を順次ビアホールを介して接続される。他のコイル導体と接続されない端部は、長手方向の相対向する側面に延出し、端子電極５ａ、５ｂと接続する。
なお、本発明で規定するコイル形成磁性体部は、図２で示すコイル導体が形成された領域Ｃである。また、上磁性体層部は、領域Ｃの上部に位置する領域Ａであり、下磁性体層部は領域Ｃの上部に位置する領域Ｂである。

前記上磁性体層部（領域Ａ）は、前記積層コイルによって生じる磁束の方向に位置し、その厚みｔ１は、前記下磁性体層部（領域Ｂ）に厚みｔ２よりも厚く形成されている。このような構成によって、積極的に磁束を閉じ込め、外部に漏洩する、特には主面側に漏洩する漏れ磁束を低減している。

図３は、インダクタ内蔵部品の他の例を示す外観斜視図であり、図４はその内部構造を示す分解斜視図である。また図５は、インダクタ内蔵部品を用いたＤＣ−ＤＣコンバータの外観斜視図である。本実施例のＤＣ−ＤＣコンバータは、図６に示した降圧型ＤＣ−ＤＣコンバータと同じ等価回路で構成されている。
本実施例に係るインダクタ内蔵部品１０は、コイル導体と絶縁層を積層してなり、相対向する上主面及び下主面と、その主面間を連結する側面を備え、その上主面には、ＤＣ−ＤＣコンバータ制御回路を含む半導体集積回路部品を実装するための実装導体パターン５０ａ〜５０ｈ、接地用導体パターン７０ａ，７０ｂと、第２接続導体パターン６０ａ，６０ｂ，６０ｃ，６０ｅ，６０ｆ，６０ｇ、コンデンサ搭載用の導体パターン６５ａ〜６５ｄが形成され、下主面には外部回路との接続のための端子導体パターン９０（Ｖｃｏｎ，Ｖｅｎ，Ｖｄｄ，Ｖｉｎ，Ｖｏｕｔ，ＧＮＤ）を備える。本実施例では、ＬＧＡ（ＬａｎｄＧｒｉｄＡｒｒａｙ）タイプの端子構造としている。

インダクタ内蔵部品１０を構成する絶縁層は、キュリ−温度が１００℃以上であるフェライト磁性材料で構成されるが、その組成は、インダクタとして要求される磁気特性（初透磁率、損失、品質係数等）に応じて、適宜選定され得るものである。
そのような磁性体材料としては、例えば、Ｆｅ_２Ｏ_３を４０．０〜４９．８モル％，ＮｉＯを２０．０〜３９．５モル％，ＣｕＯを１０．０〜２０．０モル％，ＺｎＯを２．０〜２０．０モル％，ＣｏＯを０．３〜６．５モル％含み、これらの酸化物１００重量％に対して、Ｂｉ_２Ｏ_３を４．０重量％未満含有し、これらのうちＮｉＯ，ＣｕＯ，ＺｎＯの含有比がいずれもモル比で１．０≦ＮｉＯ／ＣｕＯ≦３．９５，０．５≦ＣｕＯ／ＺｎＯ≦１０．０，１．０≦ＮｉＯ／ＺｎＯ≦１９．８であるフェライト磁性材料がある。このフェライト磁性材料は、９５０℃以下で焼結可能であり、そのキュリー温度Ｔｃは１２０℃以上であって、初透磁率（周波数１００ｋＨｚ）が少なくとも１０以上である。また、１ＭＨｚ〜２００ＭＨｚの周波数範囲における複素透磁率の実数項が１０以上，虚数項が５未満である。

このようなフェライト磁性材料にバインダ、可塑剤、溶剤等を加えてスラリーとし、これをドクターブレード法でグリーンシートに形成した。このシートを適宜レーザ等で穴あけした後、導体ペーストとしてＡｇ１００％のものを使用し、スクリーン印刷で、コイル導体や、実装用導体パターン、端子導体パターン、第１接続導体パターンとなるビアホール、第２接続導体パターン等を形成した。

各シートに所定の導体パターンを形成した後に、積層圧着し、焼結して、インダクタンス値が３．３μＨの複数の積層コイルを備えるマザー多層基板とした。

焼結は大気雰囲気の電気炉中で脱脂に引き続いて行い、昇温は１５０℃／ｈｒとし、９００℃で１時間保持した後、約３００℃／ｈｒで降温した。
得られたマザー多層基板を電気めっきして、外表面に形成された実装用導体パターン、端子導体パターン、第２接続導体パターン等に、Ｎｉ−Ｐ、Ａｕめっきを施した。めっき後、実装用導体パターンに半導体集積回路部品ＩＣ、コンデンサＣｉｎ（１０μＦ），Ｃｏｕｔ（４．７μＦ）を実装してはんだで接続した。はんだ付けの後、部品搭載面側をエポキシ樹脂で封止し、予め多層基板に形成された分割溝にそって個片に分割し、４．５ｍｍ×３．２ｍｍ×１．４ｍｍｍのＤＣ−ＤＣコンバータとした。

前記コイル導体はビアホール（図中黒丸で表示）を介して接続され、積層方向に周回する積層コイル（インダクタ）を構成する。インダクタ内蔵部品１０は、複数の絶縁層Ｓ１〜Ｓ１４を備え、その内の絶縁層Ｓ４〜Ｓ１３には、コイル導体が形成されている。そして、その上下に配された絶縁層Ｓ１〜Ｓ３，Ｓ１４とともに積層し、各コイル導体の端部を順次ビアホールＬｇ３〜Ｌｇ１２を介して接続される。
なお、本発明で規定するコイル形成磁性体層部は、本実施例においては、絶縁層Ｓ４に形成されたコイル導体と、絶縁層Ｓ１３に形成されたコイル導体との間の絶縁層部（Ｓ４〜Ｓ１２）である。また、上磁性体層部とは磁性体層Ｓ１〜Ｓ３であり、下磁性体層部は磁性体層Ｓ１３，Ｓ１４となる。
積層コイルの一端は、ビアホールＬｇ１〜Ｌｇ３を介して上主面に延出して端子導体パターン５０ｈと接続する。他端は、ビアホールＶ１３ｏ，Ｖ１４ｏを介して下主面に延出して端子導体パターンＶｏｕｔと接続するとともに、ビアホールＶ１ｏ〜Ｖ１２ｏ、第２接続導体パターン６０ｅを介して実装用導体パターン５０ｅ、及び、コンデンサ搭載用の導体パターン６５ａと接続される。

端子導体パターン９０においてＶｃｏｎ，Ｖｅｎ，Ｖｄｄ，Ｖｉｎ，Ｖｏｕｔ，ＧＮＤの表示は、接続される半導体集積回路部品ＩＣの端子の機能を示すものである。端子導体パターンＶｃｏｎは、半導体集積回路部品ＩＣの、出力電圧を可変制御するための端子Ｖｃｏｎと接続する。端子導体パターンＶｅｎは、半導体集積回路部品ＩＣの出力のＯＮ／ＯＦＦ制御用の端子Ｖｅｎと接続する。端子導体パターンＶｄｄは、半導体集積回路部品ＩＣのスイッチング素子をＯＮ／ＯＦＦ制御するための端子Ｖｄｄと接続する。端子導体パターンＶｉｎは、半導体集積回路部品ＩＣの入力端子Ｖｉｎと接続する。端子導体パターンＶｏｕｔは、半導体集積回路部品ＩＣの出力端子Ｖｏｕｔと接続する。端子導体パターンＧＮＤは、回路上接地され、半導体集積回路部品ＩＣの出力端子ＧＮＤと接続する。

各層のコイル導体の外側領域には、複数のビアホールＶ１ａ〜Ｖ１４ｐが形成されている。各絶縁層のビアホールは、多層絶縁基板の厚み方向（積層コイルにより生じる磁界方向）に連続して、前記実装用導体パターン５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆ，５０ｇ，５０ｈと前記端子導体パターン９０とを接続する第１接続導体パターンを形成している。
本実施例では、インダクタ内蔵部品１０の４辺全ての側に、複数の第１接続導体パターンを形成している。このため積層コイルは、その外周側（コイル外側領域）に形成された第１接続導体パターンで囲まれた状態となる。また各側面側には、端子導体パターンＧＮＤと接続する第１接続導体パターンも備える。このように構成することで、第１接続導体パターンによる磁気シールド効果により、インダクタ内蔵部品１０の側面側からの磁束の漏れを防いでいる。

実装導体パターン５０ａ〜５０ｈは、インダクタ内蔵部品１０の上主面側から見て積層コイルの内側領域に形成されている。実装導体パターン５０ａ〜５０ｇから、側面側へ向かって第２接続導体パターン６０ａ，６０ｂ，６０ｃ，６０ｅ，６０ｆ，６０ｇが放射状に形成されており、ビアホールＶ１ｄ〜Ｖ１ｇ、Ｖ１ｍ〜Ｖ１ｏと接続する。このような構成によれば、上主面に積層コイルからの磁束が漏れる場合でも、第２接続導体パターンと漏れ磁束の鎖交を低減することが可能であり、ノイズの発生を減じることが出来る。

インダクタ内蔵部品１０の下主面には、その中央部を含み広面積の端子導体パターンＧＮＤが形成されている。他の端子導体パターンを含めたシールド効果によって、下主面側への漏れ磁束を低減している、

さらに本実施例では、積層コイルが形成されたコイル形成絶縁層部の上側の上磁性体層部が、下磁性体層部よりも厚く形成されている。
通常、積層コイルによって発生した磁場により、コイル内側領域を流れる磁束φの一部は絶縁層を突き貫けて、漏れ磁束φ‘として外部に流れる傾向がある。しかしながら、本願発明の如く構成することにより、磁性体層を貫通して外部に出る漏洩磁束は低減する。このようにして漏れ磁束の発生が抑制され、磁束φは、コイル内側領域からコイル外側領域へと流れるため漏れ磁束は格段に減少する。
上磁性体層部の厚みと、下磁性体層部の厚みとの関係は、透磁率などの磁気特性にもよるが、磁性体層の初透磁率が５０以下であれば、上磁性体層部の厚みを下磁性体層部の厚みの１．２倍〜２．０倍とするのが好ましい。漏洩磁束低減のためには、上磁性体層部の厚みを厚く形成するのが好ましい。しかしながら、必要以上に厚くしても単にインダクタ内蔵部品の厚みが増すばかりで、低背化の点で好ましくなく、実用的には２．０倍程度が上限となる。
本実施例においては、コイル内側領域の平面面積は、４．２ｍｍ^２であり、コイル外側領域の平面面積は４．３ｍｍ^２とした。また、コイル形成絶縁層部の厚みは０．３ｍｍであり、その上下に位置する上絶縁層部と下絶縁層部の厚みは、それぞれ０．３ｍｍと０．２ｍｍである。

得られたＤＣ−ＤＣコンバータを用いて電圧変換効率を測定した。比較としてプリント基板上に、ドラム型フェライト磁心にワイヤを巻回した巻線タイプのインダクタ（インダクタンス値は３．３μＨ）と、実施例で用いた半導体集積回路部品ＩＣ、コンデンサＣｉｎ，Ｃｏｕｔを実装し、同様に効率を測定した。
入力電圧Ｖｉを３．６Ｖとし、出力電圧Ｖｏを３．２Ｖとなるように駆動したとき、出力電流Ｉｏが１５０ｍＡにおいて９５％を超える変換効率が得られ、実施例のＤＣ−ＤＣコンバータは比較例の効率と同程度であった。

比較例のＤＣ−ＤＣコンバータは、各回路素子の総実装面積が、本発明の５倍を超える。本発明のインダクタ内蔵部品を用いたＤＣ−ＤＣコンバータモジュールは、従来と同程度の変換効率を得るものであり、且つ小型で、実装面積を著しく低減するものである。このような構成によって、インダクタ内蔵部品からの漏れ磁束による半導体集積回路部品へのノイズの影響を低減することで、小型でかつ高性能なＤＣ−ＤＣコンバータを提供することが出来る。そしてＬＧＡ等の端子構造とすることで、高性能であり、回路基板上にＤＣ−ＤＣコンバータとともに配置される回路素子を近接して配置可能であり、高密度実装を可能とするものである。

プリント基板に半導体集積回路ＩＣを実装し、前記半導体集積回路ＩＣが実装されたプリント基板に接続端子を配設して、この接続端子に、本願発明に係るインダクタ内蔵部品を前記半導体集積回路と上下に重ねて配置し、図８と同様の構成のＤＣ−ＤＣコンバータを形成した。前記インダクタ内蔵部品は、半導体集積回路と対向する側の磁性体層部が、他方の磁性体層部よりも厚く形成されており、インダクタ内蔵部品からの漏洩磁束による半導体集積回路ＩＣへの影響を減じることで、優れた効率を発揮するＤＣ−ＤＣコンバータを得た。

本発明の一実施例に係るインダクタ内蔵部品の斜視図である。本発明の一実施例に係るインダクタ内蔵部品の断面図である。本発明の他の実施例に係るインダクタ内蔵部品の斜視図である。本発明の他の実施例に係るインダクタ内蔵部品の分解斜視図である。本発明の他の実施例に係るインダクタ内蔵部品を用いて構成されたＤＣ−ＤＣコンバータの分解斜視図である。ＤＣ−ＤＣコンバータの回路構成の一例を示す回路図である。インダクタの漏洩磁束を説明するための断面図である。従来のＤＣ−ＤＣコンバータの斜視図である。

符号の説明

１ＤＣ−ＤＣコンバータ
１０インダクタ内蔵部品
５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆ，５０ｇ，５０ｈ実装用導体パターン
６０ａ，６０ｂ，６０ｃ，６０ｅ，６０ｆ，６０ｇ第２接続導体パターン
９０端子導体パターン

Claims

複数の磁性体層を積層してなり、相対向する上主面及び下主面と、上下主面間を連結する側面を備えた多層絶縁基板に、コイル形成磁性体層部を挟んで、上下に第１磁性体層部と第２磁性体層部を設け、
第１磁性体層部の主面であって前記上主面に半導体集積回路部品を実装し、
前記コイル形成磁性体層部には、異なる磁性体層に配置されたコイル導体が積層され、ビアホールを介して接続し上下方向に周回する積層コイルを形成し、
前記上主面には、半導体集積回路部品を接続する複数の実装導体が形成され、
前記積層コイルの一端はビアホールを介して前記実装導体の内の第１実装導体と接続し、他端は前記実装導体の内の第２実装導体と接続し、
前記積層コイルによって生じる磁束の方向に位置する第１磁性体層部の厚みを、他方の第２磁性体層部の厚みよりも厚くし、前記第２磁性体層部の主面であって前記下主面には接地用導体が広く形成されており、
前記接地用導体は更に他のビアホールを介して前記実装導体の内の第３実装導体と接続し、もって上下主面からの漏洩磁束を低減したことを特徴とするＤＣ−ＤＣコンバータ。