JP2004111552A - 平面磁気素子およびその製造方法と小型電源モジュール - Google Patents
平面磁気素子およびその製造方法と小型電源モジュール Download PDFInfo
- Publication number
- JP2004111552A JP2004111552A JP2002270412A JP2002270412A JP2004111552A JP 2004111552 A JP2004111552 A JP 2004111552A JP 2002270412 A JP2002270412 A JP 2002270412A JP 2002270412 A JP2002270412 A JP 2002270412A JP 2004111552 A JP2004111552 A JP 2004111552A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- planar
- coil
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】小型化と損失の低減を両立させた平面磁気素子および小型電源モジュールに関する。
【解決手段】下部フェライト磁性層の面上に、平面コイルを形成し、さらに該平面コイルのコイル線間も含めてその上に上部フェライト磁性層を形成し、更にその上に、ビアを介して前記平面コイルの端子と接続してなり、かつ、所望の配線パターンを形成した配線層を含んでなる非磁性層を載上して平面磁気素子を形成する。また、その平面磁気素子の非磁性層の外面側に、ビアを介して前記配線層と接続してなる電源構成部品を搭載して小型電源モジュールとする。
【選択図】 図１
【解決手段】下部フェライト磁性層の面上に、平面コイルを形成し、さらに該平面コイルのコイル線間も含めてその上に上部フェライト磁性層を形成し、更にその上に、ビアを介して前記平面コイルの端子と接続してなり、かつ、所望の配線パターンを形成した配線層を含んでなる非磁性層を載上して平面磁気素子を形成する。また、その平面磁気素子の非磁性層の外面側に、ビアを介して前記配線層と接続してなる電源構成部品を搭載して小型電源モジュールとする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、小型化と損失の低減を両立させた平面磁気素子およびその製造方法と小型電源モジュールに関する。
【０００２】
【従来の技術】
近年、携帯電話やノート型パソコン等のような、電池で駆動される携帯機器の利用が進んでいる。
これらの携帯機器に対しては、従来から、より一層の小型・軽量化が望まれており、最近ではこれに加えて、マルチメディア化への対応、すなわち通信機能や表示機能の充実、さらには画像データを含んだ大量情報の高速処理化などの高機能が求められている。
【０００３】
これに伴い、電池からの単一電圧を、ＣＰＵ、ＬＣＤモジュールや通信用パワーアンプなどの様々な搭載デバイスが必要とする電圧レベルに的確に変換できる電源の需要が増加してきた。
このような状況下で、携帯機器等の小型・軽量化と高機能化を両立させるためには、電源に搭載されるトランスやインダクタなどの磁気素子の小型化・薄型化がより重要な課題となってきた。
【０００４】
従来、電源に搭載されるトランスやインダクタなどの磁気素子としては、焼結フェライトコアにコイルを巻いたものが使用されてきたが、このようなトランスやインダクタは薄型化が困難なため、電源の薄型化を阻害していた。
上記の問題を解決し、小型化・軽量化を達成したインダクタとして、Ｓｉ基板上に、金属磁性膜層／絶縁層／平面コイル層／絶縁層／金属磁性膜層を順次に積層した構造になる平面インダクタが提案されている（例えば、非特許文献１、特許文献１等参照）。
【０００５】
しかしながら、上記の平面インダクタは、製造コストと特性の両面から問題が残っていた。
すなわち、まずコストの面について述べると、上記の平面インダクタでは、６〜７μｍ厚程度の金属磁性膜をスパッタ法などで成膜する必要があり、また金属磁性膜と平面コイルの間に絶縁層を形成する必要があるため、従来の磁気素子に比べて、コストアップが避けられなかった。
【０００６】
また、特性上の問題については次のとおりである。
すなわち、平面インダクタは、ＭＨｚ帯域の高周波で駆動されるため、電気的に導体である金属磁性膜内部での渦電流の発生により鉄損が増大するだけでなく、上下金属磁性層がわずかな非磁性空間を介して対峙しているため、垂直交番磁束（渡り磁束ともいう）が平面コイルに鎖交し、渦電流が発生することによって損失の増大を招く。
【０００７】
前者の問題に対しては、金属磁性膜と同一の平面に高抵抗領域を形成して渦電流を細分化することにより（特許文献２参照）、一方後者の問題に対しては、平面コイル導体を複数に分割した導体ラインとすることにより（特許文献３参照）、特性の改善が試みられたが、これらの方法では、十分な改善効果を得ることができなかった。
【０００８】
上記の問題を解決するために、金属磁性膜の代わりに印刷法やシート法で形成したフェライト磁性膜を用いる平面型磁気素子が提案された（特許文献４参照）。
この技術は、フェライト粉にバインダを混ぜた磁性ペーストをＳｉ基板上に印刷、焼成することによって高抵抗のフェライト磁性膜を形成し、ついでこの膜上にコイルパターンをメッキ法などで形成したのち、さらにその上に磁性膜を形成して磁気素子とするものである。
【０００９】
この技術の開発によって、トランスやインダクタなどの磁気素子の小型化・薄型化がかなり達成されるようになった。さらには、この平面磁気素子上に部品を直接搭載することで、この平面磁気素子を含んだ電源モジュールの小型化が達成できるようになってきている。
この技術に基づく小型電源モジュールについて、図５および図６に例示して説明する。
【００１０】
まず、図５、図６のいずれの場合においても、下部フェライト磁性層４に所望の平面コイル１を形成し、その平面コイル１の線間をフェライト磁粉含有の樹脂で埋めてフェライト磁性層３を形成する。ここで、平面コイル接続用の端子２上には金バンプ１０を形成する。なお、金バンプ１０に替えてはんだとしてもよい。但し、以下では金バンプを例示して説明する。
【００１１】
ここで、図５においては、単層基板とした上部フェライト磁性層５に配線パターン７を形成し、金バンプ１０を介して両者のボンディングを行う。これをフリップチップボンディングとよぶ。両者のボンディングには、超音波法、ハンダ法などが採用可能である。そして、ビア６を介して電源制御用ＩＣ１２、抵抗器１３等の上部フェライト磁性層５上に載上した電源構成部品と接続し、また、外部接続用の端子１４と接続して小型電源モジュールを完成させる。
【００１２】
一方、図６においては、上記の単層基板とした上部フェライト磁性層５に替えて多層の上部フェライト磁性層５ａ〜５ｃを採用することで配線層７を多層としている。こうすることで、配線の密度を向上してより小型化を実現できる。
なお、電源モジュールを構成する回路の一例を図７に例示して説明する。ここで、図７に示す回路において、インダクタンス（Ｌ）１ａを平面コイル１、回路配線７ａを配線層（配線パターン）７で形成する。そして、電源制御用ＩＣ回路１２ａ に対応する電源制御用ＩＣ１２と抵抗（Ｒ）１３ａ 、１３ｂ に対応する抵抗器１３を、ビアを介して配線層（配線パターン）７に接続することで図７の電源回路を構成する。但し、小型化が困難なコンデンサ（Ｃ）１５ａ 、１５ｂ については、モジュールの小型化を阻害することから通常外付けとされる。
【００１３】
【特許文献１】
特開平４−３６３００６号公報
【特許文献２】
特開平６−７７０５５ 号公報
【特許文献３】
特開平９−１３４８２０号公報
【特許文献４】
特開平１１−２６２３９号公報
【非特許文献１】
「日本応用磁気学会誌」Ｖｏｌ．２０（１９９６） ｐ．９２２〜
【００１４】
【発明が解決しようとする課題】
しかしながら、上記の従来の技術では、以下に述べる問題を残していた。
（１）フェライト単層基板の場合（図５参照）：例えば、図８に例示のように、基板８の表面に配線パターン７を描く必要があり、平面磁気素子寸法が小さくなるとそれが困難となる。また、下記（２）の問題もある。
（２）フェライト多層基板の場合（図６参照）：ビア６を介して配線パターン７を積層することが可能であり、小さな面積に多くの部品を搭載することができる。しかしながら、この場合、図９に示すように磁束線２０が配線パターン７やビア６を横切ることになり、損失を発生させ、また回路にノイズがのりやすいという問題がある。
【００１５】
【課題を解決するための手段】
ところで、本発明者らは、上記の問題を解決すべく鋭意研究を重ね、平面コイル側を従来のフェライト基板として形成し、配線層側を非磁性体の基板とすることで上記課題を解決できることを見出したのである。
すなわち、本発明は、下記の各項記載の平面磁気素子およびその製造方法と小型電源モジュールである。
▲１▼ 下部フェライト磁性層の面上に、平面コイルを形成し、さらに該平面コイルのコイル線間も含めてその上に上部フェライト磁性層を形成し、更にその上に、ビアを介して前記平面コイルの端子と接続してなり、かつ、所望の配線パターンを形成した配線層を含んでなる非磁性層を載上したことを特徴とする平面磁気素子。
▲２▼ 前記非磁性層を前記下部フェライト磁性層の下面側にも配設したことを特徴とする上記▲１▼に記載の平面磁気素子。
▲３▼ 下部フェライト磁性層の面上に、平面コイルを形成し、さらに該平面コイルのコイル線間も含めてその上に上部フェライト磁性層を形成して平面コイル基板を形成する工程と、所望の配線パターンを形成した配線層とビアを含んでなる１層または多層の非磁性層からなる非磁性配線基板を形成する工程と、前記の平面コイル基板上に当該非磁性配線基板を載上し、ビアを介して前記平面コイルの端子と前記配線層の配線とを接続する工程と、を有することを特徴とする平面磁気素子の製造方法。
▲４▼ 上記▲１▼または▲２▼に記載の平面磁気素子の非磁性層の外面側に、ビアを介して前記配線層と接続してなる電源構成部品を搭載してなることを特徴とする小型電源モジュール。
【００１６】
【発明の実施の形態】
以下、本発明を具体的に説明する。
図１に、本発明に従う平面磁気素子の模式的な断面を示す。
まず、図１（ａ）に示すように、下部フェライト磁性層４に平面コイル１を形成し、そのコイル線間およびコイル線を覆うようにフェライト磁性体を充填して上部フェライト磁性層３ａを形成する。そして、平面コイルの端子２と接続するビア６を形成し、平面コイル基板２１を形成する。
【００１７】
次に、非磁性層９に配線層７とビア６を形成するとともに、平面コイルの端子２と接続するための金バンプ１０を形成して非磁性配線基板２２とする。
そして、金バンプ１０を介して両者をボンディングして一体化することで本発明の平面磁気素子（図１（ｂ）参照）を完成させる。
すなわち、下部フェライト磁性層４の面上に、平面コイル１を形成し、さらに該平面コイル１のコイル線間も含めてその上に上部フェライト磁性層３ａを形成し、更にその上に、ビア６を介して前記平面コイル１の端子２と接続し、かつ、所望の配線パターンを形成した配線層７を含んでなる非磁性層９を載上することで本発明の平面磁気素子を完成させる。なお、非磁性層９を、図２に示すように多層構造（９ａ〜９ｃ）とすることで、配線の高密度化を実現し、平面磁気素子の更なる小型化を実現できる。
【００１８】
本発明では、このようにして配線層７を含んでなる非磁性層９を載上するようにしたので、図１０に示すように平面コイル１に形成される磁束線２０が非磁性層９に侵入することがなく、磁束線２０が配線パターン７やビア６を横切ることもないため、損失を発生させ、また回路にノイズがのりやすいという従来の問題を解消できる。
【００１９】
なお、図１では、配線層７を含んでなる非磁性層９を上面側に形成した例を示しているが、同様にして、配線層７を含んでなる非磁性層９を下面側にも形成してもよいことは明らかである。
ところで、上述のように、下部フェライト磁性層４上に形成した平面コイル１をフェライト磁性体で埋設するように上部フェライト磁性層３ａを形成する他にも、例えば、図３に示すようにしても本発明の平面磁気素子を完成できる。
【００２０】
以下、図３に基づき、本発明に従う別の実施の形態の平面磁気素子について説明する。
まず、図３（ａ）に示すように、下部フェライト磁性層４に平面コイル１を形成し、そのコイル線間にフェライト磁性体を充填してフェライト磁性層３を形成する。一方、所望のビア６をそれぞれ形成した非磁性層９とフェライト磁性層５の層間に配線層７を挟設して形成し、さらに、フェライト磁性層５側のビア６には金バンプ１０を形成する。そして、金バンプ１０を介して両者をボンディングし、フェライト磁性層３とフェライト磁性層５を対向して一体化させることで本発明の平面磁気素子（図３（ｂ）参照）を完成させる。
【００２１】
すなわち、下部フェライト磁性層４の面上に、平面コイル１を形成し、さらに該平面コイル１のコイル線間も含めてその上に上部フェライト磁性層（３および５に相当）を形成し、更にその上に、ビア６を介して前記平面コイル１の端子２と接続し、かつ、所望の配線パターンを形成した配線層７を含んでなる非磁性層９を載上した本発明の平面磁気素子を完成することができる。
【００２２】
また、図４に示すように本発明の平面磁気素子の非磁性層９ａの外面側に、ビア６を介して配線層７と接続してなる電源制御用ＩＣ１２、抵抗器１３等の電源構成部品を搭載することで本発明の小型電源モジュールを完成することができる。
ここで、非磁性層９、９ａ〜９ｃとしては低温でフェライトと同時焼成できるガラス系セラミックスが、ビア６を形成する内部電極としては、同じ理由からＡｇ、もしくはＡｇ合金が適している。多層基板におけるフェライト磁性層３、３ａ、４、５、５ａ〜５ｃのトータルの厚みは５〜５００ μｍとすることが好ましい。というのは、この厚みが５μｍに満たないとインダクタンスが小さくなり、一方５００ μｍを超えると全体の薄さを損なうからである。非磁性層９、９ａ〜９ｃの厚みは５〜５００ μｍとすることが好ましい。というのは、この厚みが５μｍに満たないと絶縁層としての信頼性を損ない、また、５００ μｍを超えると全体の薄さを損なうからである。
【００２３】
なお、以上の説明では、個別に形成した基板のボンディングに金バンプを介したフリップチップボンディングを好適例として説明したが、平面コイルを内包したフェライト磁性層の上に、配線層を形成した非磁性層を直接載上して積層するようにしても良いことは言うまでもない。
平面コイル線間には、フェライト粉末を樹脂に分散したペーストを充填することで、フェライト磁性層を形成することができる。図３（ａ）、（ｂ）においては、コイル線間のみ埋めるようにしてもいいが、また、同時にコイル面上を覆ってもよい。このとき、コイル面上からの厚みが１００ μｍ厚みを超えるとインダクタンスの低下が著しいのでこれ以下にすることが好ましい。
【００２４】
なお、コイル形状については、スパイラル型やミアンダー型のどちらでも良く、特にスパイラル型に関してはこれを２つ以上直列、並列に配置しても良い。さらに、電気的に絶縁されたコイルを２つ以上配置した場合はトランスとしての機能を発揮するが、本発明はこのような構造のものに対しても有効である。
また、本発明におけるフェライトとしては、絶縁体であるＮｉＺｎ系フェライト、中でも焼成温度を低くしたＮｉＣｕＺｎ系フェライトが好適である。
【００２５】
その組成については特に限定するものではないが、代表組成を示すと次のとおりである。なお、この組成は、磁気素子全体において、必ずしも同一組成とする必要はなく、下部フェライト、上部フェライトおよびコイル線間に充填するフェライトなど、場所に応じて適宜組成を変更することができる。
Ｆｅ２Ｏ３ ：４０〜５０ ｍｏｌ％
Ｆｅ２Ｏ３ が５０ ｍｏｌ％を超えると、Ｆｅ２＋イオンの存在により電気抵抗値が急激に低下する。電気抵抗の低下は高周波領域で使用するとき渦電流の発生でフェライトコアでの損失を急増させてしまう。また、４０ ｍｏｌ％未満になるとフェライトの透磁率低下にともなうインダクタンスの劣化が大きいため、 Ｆｅ２Ｏ３ は４０〜５０ ｍｏｌ％程度とすることが好ましい。
【００２６】
ＺｎＯ：１５〜３５ ｍｏｌ％
ＺｎＯは、インダクタンスとキュリー温度に大きな影響を与える。キュリー温度は磁気素子の耐熱性を決める重要なパラメータである。１５ ｍｏｌ％未満ではキュリー温度は高いもののインダクタンスが低下する。一方、３５ ｍｏｌ％を超えるとインダクタンスは高いものの、キュリー温度が低下する。従って、ＺｎＯは１５〜３５ ｍｏｌ％程度とすることが好ましい。
【００２７】
ＣｕＯ： ２０ ｍｏｌ％以下
ＣｕＯは、焼成温度を下げるために加える。しかしながら、２０ ｍｏｌ％を超えると焼成温度は低下するがインダクタンスが劣化するので、ＣｕＯは２０ ｍｏｌ％以下程度とすることが好ましい。
Ｂｉ２Ｏ３ ： １０ ｍｏｌ％以下
Ｂｉ２Ｏ３ は、ＣｕＯと同じく、焼成温度を低下する効果がある。しかしながら、１０ ｍｏｌ％を超えると焼成温度は低下するものの、インダクタンスが劣化するため、 Ｂｉ２Ｏ３ は１０ ｍｏｌ％以下程度とすることが好ましい。
【００２８】
なお、残部はＮｉＯである。
以上、好適フェライトとして、ＮｉＺｎ系フェライトについて主に説明したが、これ以外のフェライトであってもＮｉＺｎ系フェライトと同等の特性を持つものであれば、いずれもが使用できるのはいうまでもない。
次に、本発明の平面磁気素子の製造方法の一例を具体的に示す。
【００２９】
フェライト基板上にコイル形成の下地層として無電解めっきによりＣｕ膜を０．５ μｍ厚程度に成膜する。ついで、この下地めっき層の上にフォトレジストを塗布したのち、フォトエッチングにより所望のコイル形状のレジストフレームを形成する。引き続き、電気めっきにより、レジストフレーム内にＣｕを析出させたのち、レジストを剥離し、ついで化学エッチングによりコイル線間の下地めっき層を除去して、平面コイルを下部フェライト磁性層の上に形成する。この時、コイル端子も併せて形成することが好ましい。
【００３０】
その後、平面コイル線間に、エポキシ樹脂やポリイミド樹脂などの樹脂とフェライト粉末を混ぜた樹脂ペーストを印刷法にて塗布した後、熱硬化処理を施して形成する。
平面コイル端子にはＡｕメッキをボンディングのために施しておく。これに別途用意した金バンプ付き多層基板を超音波接合し、隙間には補強のため樹脂を注入して平面磁気素子とする。
【００３１】
多層基板（例えば、２層の場合）の製造方法の一例は次の通りである。フェライトシ一トに穴あけ加工してＡｇペーストを埋め込む。この上に、Ａｇペーストを用いたスクリーン印刷法で内部回路を描く。更に、この上に部品接合部分に導体ビア（Ａｇペースト）をそなえたガラスセラミックスシ一トを重ねる。全体を熱間プレスして圧着したのち、同時焼成して内部配線付きの多層基板とする。
【００３２】
なお、非磁性層であるガラスセラミックスシ一トの比誘電率は８である。本発明に適用する非磁性層の比誘電率は、２０以下とすることを好適とする。
【００３３】
【実施例】
Ｆｅ２Ｏ３ ：４９ ｍｏｌ％、ＺｎＯ：２３ ｍｏｌ％、ＣｕＯ：１２ ｍｏｌ％、ＮｉＯ：１６ ｍｏｌ％の組成になるフェライト焼結基板の上に、下地めっき層として０．５ μｍ厚のＣｕ膜を無電解めっき法で成膜した。ついで、この上にフォトレジストを塗布したのち、フォトエッチングによりコイルのライン／スペース＝５０μｍ／３０μｍ、１４ターンのレジストフレームを形成した。
【００３４】
その後、電気めっきにより、レジストフレーム内にＣｕを７０μｍ析出させた。ついで、レジストを剥離したのち、化学エッチングでコイル線間の下地めっきを除去して、平面コイルとした。
その後、上記の同じ組成のフェライト磁粉を含んだエポキシ樹脂ペーストを、スクリーン印刷法にてコイル線間を含めてその上部に塗布し、１５０ ℃で熱硬化した。なお、コイル上のフェライト磁性層の膜厚は３０μｍとした。
【００３５】
多層基板は次のようにして作製した。まず、先に述べたと同じ組成のフェライトシ一トをドクターブレード法にて成形、コイル端子との接合部を穴あけ加工した後、Ａｇペーストをスクリーン印刷で埋めて導体ビアを付けた。このシートを焼成後の厚みが３００ μｍになるよう複数枚重ねた。最上面には内部配線をＡｇペーストでスクリーン印刷した。一方で、フェライトの代わりにガラスセラミックスを用いたこと以外は同様にして、焼成後３００ μｍとなるような非磁性層のシートを用意した。ここでの導体ビア位置と数は、部品搭載のための端子位置に相当する。なお、それぞれのシートの上面に内部配線をスクリーン印刷して積層することで多層配線を実現している。また、最上面には部品を接合するための端子をスクリーン印刷で形成した。そして、フェライト部分と非磁性部分を重ねた後、熱間静水圧プレスにて圧着し、８５０ ℃にて全体を同時焼成して多層基板とした。非磁性側の最表面に形成した部品を半田付けする端子部分には、ハンダ濡れ性を向上させるためにＮｉ／Ｃｕ／Ｓｎの多層メッキを施した。フェライト側の端子には、コイルと接合するためのＡｕバンプを形成した。
【００３６】
以上のようにして得られたコイル部分と多層基板部分を超音波接合して、両者の隙間にはエポキシ樹脂を充填した。非磁性側の表面には図７に例示の電源基本回路となるように部品を実装した。このようにして製作した小型電源モジュールを本発明例とする。
一方、比較例１として、フェライト単層を用い、同じ回路を形成した。このとき、配線はすべてフェライト単層表面に描いた。
【００３７】
また、比較例２として、非磁性層の代わりにフェライト磁性層を用いた以外は本発明例と同様にして、同じ回路を形成した。
それぞれの場合について、寸法（面積）と電源効率を比較した例を表１にまとめた。
【００３８】
【表１】
【００３９】
この結果から、本発明の構造とすることで、小型化と高効率（低損失）を両立できていることがわかる。
【００４０】
【発明の効果】
本発明によって、小型化と低損失を両立した小型電源モジュールの提供を可能とすることができた。
【図面の簡単な説明】
【図１】本発明の平面磁気素子の構造を示す断面模式図であり、（ａ）はフリップチップボンディング前、（ｂ）はボンディング後を示す。
【図２】多層配線構造を説明する断面模式図である。
【図３】本発明の別の実施形態の平面磁気素子の構造を示す断面模式図であり、（ａ）はフリップチップボンディング前、（ｂ）はボンディング後を示す。
【図４】本発明の平面磁気素子の一例に電源構成部品を搭載してなる小型電源モジュールの一例を示す断面模式図である。
【図５】フェライト単層基板に配線層を配した従来の平面磁気素子に電源構成部品を搭載した小型電源モジュールの断面模式図である。
【図６】フェライト多層基板に配線層を積層して配した従来の平面磁気素子に電源構成部品を搭載した小型電源モジュールの断面模式図である。
【図７】電源回路の一例を示す配線図である。
【図８】基板上に形成した配線パターンの一例を模式的に示す斜視図である。
【図９】従来の平面磁気素子の内部に形成される磁束線の模式断面図である。
【図１０】本発明の平面磁気素子の内部に形成される磁束線の模式断面図である。
【符号の説明】
１ 平面コイル
１ａ インダクタンス（Ｌ）
２ （平面コイルの）端子
３、３ａ、４、５、５ａ〜５ｃ フェライト磁性層
６ ビア
７ 配線層（配線パターン）
７ａ 回路配線
８ 基板
９、９ａ〜９ｃ 非磁性層
１０ 金バンプ
１１ アンダフィル層
１２ 電源制御用ＩＣ
１２ａ 電源制御用ＩＣ回路
１３ 抵抗器
１３ａ 、１３ｂ 抵抗（Ｒ）
１４ 端子
１５ａ 、１５ｂ コンデンサ（Ｃ）
２０ 磁束線
２１ 平面コイル基板
２２ 非磁性配線基板
【発明の属する技術分野】
本発明は、小型化と損失の低減を両立させた平面磁気素子およびその製造方法と小型電源モジュールに関する。
【０００２】
【従来の技術】
近年、携帯電話やノート型パソコン等のような、電池で駆動される携帯機器の利用が進んでいる。
これらの携帯機器に対しては、従来から、より一層の小型・軽量化が望まれており、最近ではこれに加えて、マルチメディア化への対応、すなわち通信機能や表示機能の充実、さらには画像データを含んだ大量情報の高速処理化などの高機能が求められている。
【０００３】
これに伴い、電池からの単一電圧を、ＣＰＵ、ＬＣＤモジュールや通信用パワーアンプなどの様々な搭載デバイスが必要とする電圧レベルに的確に変換できる電源の需要が増加してきた。
このような状況下で、携帯機器等の小型・軽量化と高機能化を両立させるためには、電源に搭載されるトランスやインダクタなどの磁気素子の小型化・薄型化がより重要な課題となってきた。
【０００４】
従来、電源に搭載されるトランスやインダクタなどの磁気素子としては、焼結フェライトコアにコイルを巻いたものが使用されてきたが、このようなトランスやインダクタは薄型化が困難なため、電源の薄型化を阻害していた。
上記の問題を解決し、小型化・軽量化を達成したインダクタとして、Ｓｉ基板上に、金属磁性膜層／絶縁層／平面コイル層／絶縁層／金属磁性膜層を順次に積層した構造になる平面インダクタが提案されている（例えば、非特許文献１、特許文献１等参照）。
【０００５】
しかしながら、上記の平面インダクタは、製造コストと特性の両面から問題が残っていた。
すなわち、まずコストの面について述べると、上記の平面インダクタでは、６〜７μｍ厚程度の金属磁性膜をスパッタ法などで成膜する必要があり、また金属磁性膜と平面コイルの間に絶縁層を形成する必要があるため、従来の磁気素子に比べて、コストアップが避けられなかった。
【０００６】
また、特性上の問題については次のとおりである。
すなわち、平面インダクタは、ＭＨｚ帯域の高周波で駆動されるため、電気的に導体である金属磁性膜内部での渦電流の発生により鉄損が増大するだけでなく、上下金属磁性層がわずかな非磁性空間を介して対峙しているため、垂直交番磁束（渡り磁束ともいう）が平面コイルに鎖交し、渦電流が発生することによって損失の増大を招く。
【０００７】
前者の問題に対しては、金属磁性膜と同一の平面に高抵抗領域を形成して渦電流を細分化することにより（特許文献２参照）、一方後者の問題に対しては、平面コイル導体を複数に分割した導体ラインとすることにより（特許文献３参照）、特性の改善が試みられたが、これらの方法では、十分な改善効果を得ることができなかった。
【０００８】
上記の問題を解決するために、金属磁性膜の代わりに印刷法やシート法で形成したフェライト磁性膜を用いる平面型磁気素子が提案された（特許文献４参照）。
この技術は、フェライト粉にバインダを混ぜた磁性ペーストをＳｉ基板上に印刷、焼成することによって高抵抗のフェライト磁性膜を形成し、ついでこの膜上にコイルパターンをメッキ法などで形成したのち、さらにその上に磁性膜を形成して磁気素子とするものである。
【０００９】
この技術の開発によって、トランスやインダクタなどの磁気素子の小型化・薄型化がかなり達成されるようになった。さらには、この平面磁気素子上に部品を直接搭載することで、この平面磁気素子を含んだ電源モジュールの小型化が達成できるようになってきている。
この技術に基づく小型電源モジュールについて、図５および図６に例示して説明する。
【００１０】
まず、図５、図６のいずれの場合においても、下部フェライト磁性層４に所望の平面コイル１を形成し、その平面コイル１の線間をフェライト磁粉含有の樹脂で埋めてフェライト磁性層３を形成する。ここで、平面コイル接続用の端子２上には金バンプ１０を形成する。なお、金バンプ１０に替えてはんだとしてもよい。但し、以下では金バンプを例示して説明する。
【００１１】
ここで、図５においては、単層基板とした上部フェライト磁性層５に配線パターン７を形成し、金バンプ１０を介して両者のボンディングを行う。これをフリップチップボンディングとよぶ。両者のボンディングには、超音波法、ハンダ法などが採用可能である。そして、ビア６を介して電源制御用ＩＣ１２、抵抗器１３等の上部フェライト磁性層５上に載上した電源構成部品と接続し、また、外部接続用の端子１４と接続して小型電源モジュールを完成させる。
【００１２】
一方、図６においては、上記の単層基板とした上部フェライト磁性層５に替えて多層の上部フェライト磁性層５ａ〜５ｃを採用することで配線層７を多層としている。こうすることで、配線の密度を向上してより小型化を実現できる。
なお、電源モジュールを構成する回路の一例を図７に例示して説明する。ここで、図７に示す回路において、インダクタンス（Ｌ）１ａを平面コイル１、回路配線７ａを配線層（配線パターン）７で形成する。そして、電源制御用ＩＣ回路１２ａ に対応する電源制御用ＩＣ１２と抵抗（Ｒ）１３ａ 、１３ｂ に対応する抵抗器１３を、ビアを介して配線層（配線パターン）７に接続することで図７の電源回路を構成する。但し、小型化が困難なコンデンサ（Ｃ）１５ａ 、１５ｂ については、モジュールの小型化を阻害することから通常外付けとされる。
【００１３】
【特許文献１】
特開平４−３６３００６号公報
【特許文献２】
特開平６−７７０５５ 号公報
【特許文献３】
特開平９−１３４８２０号公報
【特許文献４】
特開平１１−２６２３９号公報
【非特許文献１】
「日本応用磁気学会誌」Ｖｏｌ．２０（１９９６） ｐ．９２２〜
【００１４】
【発明が解決しようとする課題】
しかしながら、上記の従来の技術では、以下に述べる問題を残していた。
（１）フェライト単層基板の場合（図５参照）：例えば、図８に例示のように、基板８の表面に配線パターン７を描く必要があり、平面磁気素子寸法が小さくなるとそれが困難となる。また、下記（２）の問題もある。
（２）フェライト多層基板の場合（図６参照）：ビア６を介して配線パターン７を積層することが可能であり、小さな面積に多くの部品を搭載することができる。しかしながら、この場合、図９に示すように磁束線２０が配線パターン７やビア６を横切ることになり、損失を発生させ、また回路にノイズがのりやすいという問題がある。
【００１５】
【課題を解決するための手段】
ところで、本発明者らは、上記の問題を解決すべく鋭意研究を重ね、平面コイル側を従来のフェライト基板として形成し、配線層側を非磁性体の基板とすることで上記課題を解決できることを見出したのである。
すなわち、本発明は、下記の各項記載の平面磁気素子およびその製造方法と小型電源モジュールである。
▲１▼ 下部フェライト磁性層の面上に、平面コイルを形成し、さらに該平面コイルのコイル線間も含めてその上に上部フェライト磁性層を形成し、更にその上に、ビアを介して前記平面コイルの端子と接続してなり、かつ、所望の配線パターンを形成した配線層を含んでなる非磁性層を載上したことを特徴とする平面磁気素子。
▲２▼ 前記非磁性層を前記下部フェライト磁性層の下面側にも配設したことを特徴とする上記▲１▼に記載の平面磁気素子。
▲３▼ 下部フェライト磁性層の面上に、平面コイルを形成し、さらに該平面コイルのコイル線間も含めてその上に上部フェライト磁性層を形成して平面コイル基板を形成する工程と、所望の配線パターンを形成した配線層とビアを含んでなる１層または多層の非磁性層からなる非磁性配線基板を形成する工程と、前記の平面コイル基板上に当該非磁性配線基板を載上し、ビアを介して前記平面コイルの端子と前記配線層の配線とを接続する工程と、を有することを特徴とする平面磁気素子の製造方法。
▲４▼ 上記▲１▼または▲２▼に記載の平面磁気素子の非磁性層の外面側に、ビアを介して前記配線層と接続してなる電源構成部品を搭載してなることを特徴とする小型電源モジュール。
【００１６】
【発明の実施の形態】
以下、本発明を具体的に説明する。
図１に、本発明に従う平面磁気素子の模式的な断面を示す。
まず、図１（ａ）に示すように、下部フェライト磁性層４に平面コイル１を形成し、そのコイル線間およびコイル線を覆うようにフェライト磁性体を充填して上部フェライト磁性層３ａを形成する。そして、平面コイルの端子２と接続するビア６を形成し、平面コイル基板２１を形成する。
【００１７】
次に、非磁性層９に配線層７とビア６を形成するとともに、平面コイルの端子２と接続するための金バンプ１０を形成して非磁性配線基板２２とする。
そして、金バンプ１０を介して両者をボンディングして一体化することで本発明の平面磁気素子（図１（ｂ）参照）を完成させる。
すなわち、下部フェライト磁性層４の面上に、平面コイル１を形成し、さらに該平面コイル１のコイル線間も含めてその上に上部フェライト磁性層３ａを形成し、更にその上に、ビア６を介して前記平面コイル１の端子２と接続し、かつ、所望の配線パターンを形成した配線層７を含んでなる非磁性層９を載上することで本発明の平面磁気素子を完成させる。なお、非磁性層９を、図２に示すように多層構造（９ａ〜９ｃ）とすることで、配線の高密度化を実現し、平面磁気素子の更なる小型化を実現できる。
【００１８】
本発明では、このようにして配線層７を含んでなる非磁性層９を載上するようにしたので、図１０に示すように平面コイル１に形成される磁束線２０が非磁性層９に侵入することがなく、磁束線２０が配線パターン７やビア６を横切ることもないため、損失を発生させ、また回路にノイズがのりやすいという従来の問題を解消できる。
【００１９】
なお、図１では、配線層７を含んでなる非磁性層９を上面側に形成した例を示しているが、同様にして、配線層７を含んでなる非磁性層９を下面側にも形成してもよいことは明らかである。
ところで、上述のように、下部フェライト磁性層４上に形成した平面コイル１をフェライト磁性体で埋設するように上部フェライト磁性層３ａを形成する他にも、例えば、図３に示すようにしても本発明の平面磁気素子を完成できる。
【００２０】
以下、図３に基づき、本発明に従う別の実施の形態の平面磁気素子について説明する。
まず、図３（ａ）に示すように、下部フェライト磁性層４に平面コイル１を形成し、そのコイル線間にフェライト磁性体を充填してフェライト磁性層３を形成する。一方、所望のビア６をそれぞれ形成した非磁性層９とフェライト磁性層５の層間に配線層７を挟設して形成し、さらに、フェライト磁性層５側のビア６には金バンプ１０を形成する。そして、金バンプ１０を介して両者をボンディングし、フェライト磁性層３とフェライト磁性層５を対向して一体化させることで本発明の平面磁気素子（図３（ｂ）参照）を完成させる。
【００２１】
すなわち、下部フェライト磁性層４の面上に、平面コイル１を形成し、さらに該平面コイル１のコイル線間も含めてその上に上部フェライト磁性層（３および５に相当）を形成し、更にその上に、ビア６を介して前記平面コイル１の端子２と接続し、かつ、所望の配線パターンを形成した配線層７を含んでなる非磁性層９を載上した本発明の平面磁気素子を完成することができる。
【００２２】
また、図４に示すように本発明の平面磁気素子の非磁性層９ａの外面側に、ビア６を介して配線層７と接続してなる電源制御用ＩＣ１２、抵抗器１３等の電源構成部品を搭載することで本発明の小型電源モジュールを完成することができる。
ここで、非磁性層９、９ａ〜９ｃとしては低温でフェライトと同時焼成できるガラス系セラミックスが、ビア６を形成する内部電極としては、同じ理由からＡｇ、もしくはＡｇ合金が適している。多層基板におけるフェライト磁性層３、３ａ、４、５、５ａ〜５ｃのトータルの厚みは５〜５００ μｍとすることが好ましい。というのは、この厚みが５μｍに満たないとインダクタンスが小さくなり、一方５００ μｍを超えると全体の薄さを損なうからである。非磁性層９、９ａ〜９ｃの厚みは５〜５００ μｍとすることが好ましい。というのは、この厚みが５μｍに満たないと絶縁層としての信頼性を損ない、また、５００ μｍを超えると全体の薄さを損なうからである。
【００２３】
なお、以上の説明では、個別に形成した基板のボンディングに金バンプを介したフリップチップボンディングを好適例として説明したが、平面コイルを内包したフェライト磁性層の上に、配線層を形成した非磁性層を直接載上して積層するようにしても良いことは言うまでもない。
平面コイル線間には、フェライト粉末を樹脂に分散したペーストを充填することで、フェライト磁性層を形成することができる。図３（ａ）、（ｂ）においては、コイル線間のみ埋めるようにしてもいいが、また、同時にコイル面上を覆ってもよい。このとき、コイル面上からの厚みが１００ μｍ厚みを超えるとインダクタンスの低下が著しいのでこれ以下にすることが好ましい。
【００２４】
なお、コイル形状については、スパイラル型やミアンダー型のどちらでも良く、特にスパイラル型に関してはこれを２つ以上直列、並列に配置しても良い。さらに、電気的に絶縁されたコイルを２つ以上配置した場合はトランスとしての機能を発揮するが、本発明はこのような構造のものに対しても有効である。
また、本発明におけるフェライトとしては、絶縁体であるＮｉＺｎ系フェライト、中でも焼成温度を低くしたＮｉＣｕＺｎ系フェライトが好適である。
【００２５】
その組成については特に限定するものではないが、代表組成を示すと次のとおりである。なお、この組成は、磁気素子全体において、必ずしも同一組成とする必要はなく、下部フェライト、上部フェライトおよびコイル線間に充填するフェライトなど、場所に応じて適宜組成を変更することができる。
Ｆｅ２Ｏ３ ：４０〜５０ ｍｏｌ％
Ｆｅ２Ｏ３ が５０ ｍｏｌ％を超えると、Ｆｅ２＋イオンの存在により電気抵抗値が急激に低下する。電気抵抗の低下は高周波領域で使用するとき渦電流の発生でフェライトコアでの損失を急増させてしまう。また、４０ ｍｏｌ％未満になるとフェライトの透磁率低下にともなうインダクタンスの劣化が大きいため、 Ｆｅ２Ｏ３ は４０〜５０ ｍｏｌ％程度とすることが好ましい。
【００２６】
ＺｎＯ：１５〜３５ ｍｏｌ％
ＺｎＯは、インダクタンスとキュリー温度に大きな影響を与える。キュリー温度は磁気素子の耐熱性を決める重要なパラメータである。１５ ｍｏｌ％未満ではキュリー温度は高いもののインダクタンスが低下する。一方、３５ ｍｏｌ％を超えるとインダクタンスは高いものの、キュリー温度が低下する。従って、ＺｎＯは１５〜３５ ｍｏｌ％程度とすることが好ましい。
【００２７】
ＣｕＯ： ２０ ｍｏｌ％以下
ＣｕＯは、焼成温度を下げるために加える。しかしながら、２０ ｍｏｌ％を超えると焼成温度は低下するがインダクタンスが劣化するので、ＣｕＯは２０ ｍｏｌ％以下程度とすることが好ましい。
Ｂｉ２Ｏ３ ： １０ ｍｏｌ％以下
Ｂｉ２Ｏ３ は、ＣｕＯと同じく、焼成温度を低下する効果がある。しかしながら、１０ ｍｏｌ％を超えると焼成温度は低下するものの、インダクタンスが劣化するため、 Ｂｉ２Ｏ３ は１０ ｍｏｌ％以下程度とすることが好ましい。
【００２８】
なお、残部はＮｉＯである。
以上、好適フェライトとして、ＮｉＺｎ系フェライトについて主に説明したが、これ以外のフェライトであってもＮｉＺｎ系フェライトと同等の特性を持つものであれば、いずれもが使用できるのはいうまでもない。
次に、本発明の平面磁気素子の製造方法の一例を具体的に示す。
【００２９】
フェライト基板上にコイル形成の下地層として無電解めっきによりＣｕ膜を０．５ μｍ厚程度に成膜する。ついで、この下地めっき層の上にフォトレジストを塗布したのち、フォトエッチングにより所望のコイル形状のレジストフレームを形成する。引き続き、電気めっきにより、レジストフレーム内にＣｕを析出させたのち、レジストを剥離し、ついで化学エッチングによりコイル線間の下地めっき層を除去して、平面コイルを下部フェライト磁性層の上に形成する。この時、コイル端子も併せて形成することが好ましい。
【００３０】
その後、平面コイル線間に、エポキシ樹脂やポリイミド樹脂などの樹脂とフェライト粉末を混ぜた樹脂ペーストを印刷法にて塗布した後、熱硬化処理を施して形成する。
平面コイル端子にはＡｕメッキをボンディングのために施しておく。これに別途用意した金バンプ付き多層基板を超音波接合し、隙間には補強のため樹脂を注入して平面磁気素子とする。
【００３１】
多層基板（例えば、２層の場合）の製造方法の一例は次の通りである。フェライトシ一トに穴あけ加工してＡｇペーストを埋め込む。この上に、Ａｇペーストを用いたスクリーン印刷法で内部回路を描く。更に、この上に部品接合部分に導体ビア（Ａｇペースト）をそなえたガラスセラミックスシ一トを重ねる。全体を熱間プレスして圧着したのち、同時焼成して内部配線付きの多層基板とする。
【００３２】
なお、非磁性層であるガラスセラミックスシ一トの比誘電率は８である。本発明に適用する非磁性層の比誘電率は、２０以下とすることを好適とする。
【００３３】
【実施例】
Ｆｅ２Ｏ３ ：４９ ｍｏｌ％、ＺｎＯ：２３ ｍｏｌ％、ＣｕＯ：１２ ｍｏｌ％、ＮｉＯ：１６ ｍｏｌ％の組成になるフェライト焼結基板の上に、下地めっき層として０．５ μｍ厚のＣｕ膜を無電解めっき法で成膜した。ついで、この上にフォトレジストを塗布したのち、フォトエッチングによりコイルのライン／スペース＝５０μｍ／３０μｍ、１４ターンのレジストフレームを形成した。
【００３４】
その後、電気めっきにより、レジストフレーム内にＣｕを７０μｍ析出させた。ついで、レジストを剥離したのち、化学エッチングでコイル線間の下地めっきを除去して、平面コイルとした。
その後、上記の同じ組成のフェライト磁粉を含んだエポキシ樹脂ペーストを、スクリーン印刷法にてコイル線間を含めてその上部に塗布し、１５０ ℃で熱硬化した。なお、コイル上のフェライト磁性層の膜厚は３０μｍとした。
【００３５】
多層基板は次のようにして作製した。まず、先に述べたと同じ組成のフェライトシ一トをドクターブレード法にて成形、コイル端子との接合部を穴あけ加工した後、Ａｇペーストをスクリーン印刷で埋めて導体ビアを付けた。このシートを焼成後の厚みが３００ μｍになるよう複数枚重ねた。最上面には内部配線をＡｇペーストでスクリーン印刷した。一方で、フェライトの代わりにガラスセラミックスを用いたこと以外は同様にして、焼成後３００ μｍとなるような非磁性層のシートを用意した。ここでの導体ビア位置と数は、部品搭載のための端子位置に相当する。なお、それぞれのシートの上面に内部配線をスクリーン印刷して積層することで多層配線を実現している。また、最上面には部品を接合するための端子をスクリーン印刷で形成した。そして、フェライト部分と非磁性部分を重ねた後、熱間静水圧プレスにて圧着し、８５０ ℃にて全体を同時焼成して多層基板とした。非磁性側の最表面に形成した部品を半田付けする端子部分には、ハンダ濡れ性を向上させるためにＮｉ／Ｃｕ／Ｓｎの多層メッキを施した。フェライト側の端子には、コイルと接合するためのＡｕバンプを形成した。
【００３６】
以上のようにして得られたコイル部分と多層基板部分を超音波接合して、両者の隙間にはエポキシ樹脂を充填した。非磁性側の表面には図７に例示の電源基本回路となるように部品を実装した。このようにして製作した小型電源モジュールを本発明例とする。
一方、比較例１として、フェライト単層を用い、同じ回路を形成した。このとき、配線はすべてフェライト単層表面に描いた。
【００３７】
また、比較例２として、非磁性層の代わりにフェライト磁性層を用いた以外は本発明例と同様にして、同じ回路を形成した。
それぞれの場合について、寸法（面積）と電源効率を比較した例を表１にまとめた。
【００３８】
【表１】
この結果から、本発明の構造とすることで、小型化と高効率（低損失）を両立できていることがわかる。
【００４０】
【発明の効果】
本発明によって、小型化と低損失を両立した小型電源モジュールの提供を可能とすることができた。
【図面の簡単な説明】
【図１】本発明の平面磁気素子の構造を示す断面模式図であり、（ａ）はフリップチップボンディング前、（ｂ）はボンディング後を示す。
【図２】多層配線構造を説明する断面模式図である。
【図３】本発明の別の実施形態の平面磁気素子の構造を示す断面模式図であり、（ａ）はフリップチップボンディング前、（ｂ）はボンディング後を示す。
【図４】本発明の平面磁気素子の一例に電源構成部品を搭載してなる小型電源モジュールの一例を示す断面模式図である。
【図５】フェライト単層基板に配線層を配した従来の平面磁気素子に電源構成部品を搭載した小型電源モジュールの断面模式図である。
【図６】フェライト多層基板に配線層を積層して配した従来の平面磁気素子に電源構成部品を搭載した小型電源モジュールの断面模式図である。
【図７】電源回路の一例を示す配線図である。
【図８】基板上に形成した配線パターンの一例を模式的に示す斜視図である。
【図９】従来の平面磁気素子の内部に形成される磁束線の模式断面図である。
【図１０】本発明の平面磁気素子の内部に形成される磁束線の模式断面図である。
【符号の説明】
１ 平面コイル
１ａ インダクタンス（Ｌ）
２ （平面コイルの）端子
３、３ａ、４、５、５ａ〜５ｃ フェライト磁性層
６ ビア
７ 配線層（配線パターン）
７ａ 回路配線
８ 基板
９、９ａ〜９ｃ 非磁性層
１０ 金バンプ
１１ アンダフィル層
１２ 電源制御用ＩＣ
１２ａ 電源制御用ＩＣ回路
１３ 抵抗器
１３ａ 、１３ｂ 抵抗（Ｒ）
１４ 端子
１５ａ 、１５ｂ コンデンサ（Ｃ）
２０ 磁束線
２１ 平面コイル基板
２２ 非磁性配線基板
Claims (4)
- 下部フェライト磁性層の面上に、平面コイルを形成し、さらに該平面コイルのコイル線間も含めてその上に上部フェライト磁性層を形成し、更にその上に、ビアを介して前記平面コイルの端子と接続してなり、かつ、所望の配線パターンを形成した配線層を含んでなる非磁性層を載上したことを特徴とする平面磁気素子。
- 前記非磁性層を前記下部フェライト磁性層の下面側にも配設したことを特徴とする請求項１に記載の平面磁気素子。
- 下部フェライト磁性層の面上に、平面コイルを形成し、さらに該平面コイルのコイル線間も含めてその上に上部フェライト磁性層を形成して平面コイル基板を形成する工程と、
所望の配線パターンを形成した配線層とビアを含んでなる１層または多層の非磁性層からなる非磁性配線基板を形成する工程と、
前記の平面コイル基板上に当該非磁性配線基板を載上し、ビアを介して前記平面コイルの端子と前記配線層の配線とを接続する工程と、
を有することを特徴とする平面磁気素子の製造方法。 - 請求項１または２に記載の平面磁気素子の非磁性層の外面側に、ビアを介して前記配線層と接続してなる電源構成部品を搭載してなることを特徴とする小型電源モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002270412A JP2004111552A (ja) | 2002-09-17 | 2002-09-17 | 平面磁気素子およびその製造方法と小型電源モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002270412A JP2004111552A (ja) | 2002-09-17 | 2002-09-17 | 平面磁気素子およびその製造方法と小型電源モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004111552A true JP2004111552A (ja) | 2004-04-08 |
Family
ID=32268052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002270412A Pending JP2004111552A (ja) | 2002-09-17 | 2002-09-17 | 平面磁気素子およびその製造方法と小型電源モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004111552A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186038A (ja) * | 2004-12-27 | 2006-07-13 | Oki Electric Ind Co Ltd | 抵抗体チップ及びその実装方法 |
| JP2007005499A (ja) * | 2005-06-22 | 2007-01-11 | Koa Corp | 酸化亜鉛積層型バリスタ及びその製造方法 |
| JP2009117665A (ja) * | 2007-11-07 | 2009-05-28 | Tdk Corp | 積層型インダクタ及びその製造方法 |
| JP2009117664A (ja) * | 2007-11-07 | 2009-05-28 | Tdk Corp | 積層型インダクタ及びその製造方法 |
| JPWO2012140805A1 (ja) * | 2011-04-11 | 2014-07-28 | 株式会社村田製作所 | 積層型インダクタ素子およびその製造方法 |
| WO2014122813A1 (ja) * | 2013-02-08 | 2014-08-14 | 株式会社村田製作所 | 積層型インダクタ素子およびｄｃ－ｄｃコンバータモジュール |
| CN106783070A (zh) * | 2015-11-19 | 2017-05-31 | 三星电机株式会社 | 线圈组件、具有该线圈组件的板及制造该线圈组件的方法 |
| JP2021019041A (ja) * | 2019-07-18 | 2021-02-15 | 株式会社デンソー | 電子装置及びプリント基板 |
| US10937589B2 (en) | 2017-03-29 | 2021-03-02 | Tdk Corporation | Coil component and method of manufacturing the same |
-
2002
- 2002-09-17 JP JP2002270412A patent/JP2004111552A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4644482B2 (ja) * | 2004-12-27 | 2011-03-02 | Ｏｋｉセミコンダクタ株式会社 | 抵抗体チップ及びその実装方法 |
| JP2006186038A (ja) * | 2004-12-27 | 2006-07-13 | Oki Electric Ind Co Ltd | 抵抗体チップ及びその実装方法 |
| JP2007005499A (ja) * | 2005-06-22 | 2007-01-11 | Koa Corp | 酸化亜鉛積層型バリスタ及びその製造方法 |
| JP4690123B2 (ja) * | 2005-06-22 | 2011-06-01 | コーア株式会社 | 酸化亜鉛積層型バリスタの製造方法 |
| JP4737181B2 (ja) * | 2007-11-07 | 2011-07-27 | Ｔｄｋ株式会社 | 積層型インダクタ及びその製造方法 |
| JP2009117664A (ja) * | 2007-11-07 | 2009-05-28 | Tdk Corp | 積層型インダクタ及びその製造方法 |
| JP2009117665A (ja) * | 2007-11-07 | 2009-05-28 | Tdk Corp | 積層型インダクタ及びその製造方法 |
| JP4737182B2 (ja) * | 2007-11-07 | 2011-07-27 | Ｔｄｋ株式会社 | 積層型インダクタ及びその製造方法 |
| JPWO2012140805A1 (ja) * | 2011-04-11 | 2014-07-28 | 株式会社村田製作所 | 積層型インダクタ素子およびその製造方法 |
| WO2014122813A1 (ja) * | 2013-02-08 | 2014-08-14 | 株式会社村田製作所 | 積層型インダクタ素子およびｄｃ－ｄｃコンバータモジュール |
| CN106783070A (zh) * | 2015-11-19 | 2017-05-31 | 三星电机株式会社 | 线圈组件、具有该线圈组件的板及制造该线圈组件的方法 |
| CN106783070B (zh) * | 2015-11-19 | 2019-09-06 | 三星电机株式会社 | 线圈组件、具有该线圈组件的板及制造该线圈组件的方法 |
| US10937589B2 (en) | 2017-03-29 | 2021-03-02 | Tdk Corporation | Coil component and method of manufacturing the same |
| JP2021019041A (ja) * | 2019-07-18 | 2021-02-15 | 株式会社デンソー | 電子装置及びプリント基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102025708B1 (ko) | 칩 전자부품 및 그 실장기판 | |
| CN104575935B (zh) | 电感器及其制造方法 | |
| US7474189B1 (en) | Circuit board embedded inductor | |
| JP5115691B2 (ja) | コイル装置、及びコイル装置の製造方法 | |
| TWI344805B (en) | Inductor and electric power supply using it | |
| JP2010205905A (ja) | 磁気部品および磁気部品の製造方法 | |
| US20060152323A1 (en) | Embedded inductor for semiconductor device circuit | |
| JP2004274004A (ja) | 超小型電力変換装置 | |
| JP2007250924A (ja) | インダクタ素子とその製造方法、並びにインダクタ素子を用いた半導体モジュール | |
| JP2007053254A (ja) | 電子部品及びその製造方法 | |
| JP2008171965A (ja) | 超小型電力変換装置 | |
| JP2002353030A (ja) | 表面実装型平面磁気素子および集積型回路部品 | |
| KR20160140307A (ko) | 칩 인덕터 | |
| KR102105397B1 (ko) | 칩 전자부품 및 그 실장기판 | |
| JP3649214B2 (ja) | 超小型電力変換装置およびその製造方法 | |
| JP2004111552A (ja) | 平面磁気素子およびその製造方法と小型電源モジュール | |
| JP4711593B2 (ja) | 平面磁気素子 | |
| JP2007201022A (ja) | 電子部品 | |
| JP2005340754A (ja) | 超小型電力変換装置 | |
| JP4573498B2 (ja) | 超小型電力変換装置 | |
| JP4065125B2 (ja) | 部品内蔵モジュール並びにその製造方法 | |
| JPH11176639A (ja) | 平面型インダクタおよび平面型トランス | |
| JP4010919B2 (ja) | インダクティブ素子の製造方法 | |
| JP2002222712A (ja) | Ｌｃ複合素子 | |
| JP2005109173A (ja) | 非接触充電器用平面磁気素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080513 |