JP4010919B2 - インダクティブ素子の製造方法 - Google Patents
インダクティブ素子の製造方法 Download PDFInfo
- Publication number
- JP4010919B2 JP4010919B2 JP2002285511A JP2002285511A JP4010919B2 JP 4010919 B2 JP4010919 B2 JP 4010919B2 JP 2002285511 A JP2002285511 A JP 2002285511A JP 2002285511 A JP2002285511 A JP 2002285511A JP 4010919 B2 JP4010919 B2 JP 4010919B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- inductive element
- core substrate
- shaped
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Coils Of Transformers For General Uses (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【発明が属する技術分野】
本発明は、積層構造のインダクタンス素子やコモンモードチョークコイルまたはトランス等として使用されるか、あるいは他の素子と組み合わされて構成されるか、もしくはモジュールに組み込まれる等の態様で使用に供されるインダクティブ素子の製造方法に関する。
【0002】
【従来の技術】
従来のインダクティブ素子の一例として、機能材料粉末と樹脂とを混合した複合材料または樹脂からなるコア基板の表裏面にフォトリソ工法を用いてスパイラル状にコイルを形成したものがある(例えば特許文献1参照。)。
【0003】
また、他の従来例として、積層セラミックチップインダクタに代表されるように、1/2〜3/4ターン巻きの導体パターンを有するグリーンシートを多層積層し切断して焼成することにより、積層方向にヘリカル状のコイルを巻上げたものがある(例えば特許文献2参照。)。
【0004】
また、この種のインダクティブ素子には、絶縁基体としてフェライト粉末と樹脂の複合材料を用いたものがある(例えば特許文献3、4参照。)。
【0005】
【特許文献1】
特許2714343号公報(第3-4頁、図3、図5)
【特許文献2】
特開平11-103229号公報(第4-5頁、図2)
【特許文献3】
特開平10−270255号公報(第3-5頁、図1、図2)
【特許文献4】
特開平11−154611号公報(第4-6頁、図1、図2)
【発明が解決しようとする課題】
前記従来のインダクタンス素子のうち、スパイラル状にコイルを形成したものは、フォトリソ工法を用いているので、パターン精度が高くとれ、インダクタンス値の狭公差化は図れるものの、コイル形状がスパイラル状をなすことから、自己共振周波数とQ値が低いという問題点がある。
【0006】
一方、前記のように導体パターンを積層方向に多層積層してヘリカル状のコイルを形成した積層セラミックチップインダクタは、Q値は比較的高くとれるが、各グリーンシートに対して1枚ずつ高価なPETでなるベースフィルムを準備する必要があり、副材料費が高価となり、製造費が嵩むという問題点がある。
【0007】
このような問題点を解決するため、本発明者等は、特願2001−392940において、機能材料粉末と樹脂とを混合した複合材料または樹脂でなる第1の層に2列に形成されたスルーホールを形成し、前記第1の層の上下面において異なる列のスルーホール間を連絡する導体によりヘリカル状のコイルを構成するインダクティブ素子を提案した。
【0008】
このような構成とすれば、導体パターンはフォトリソ工法等のようにパターン精度の高い形成工程によって実現できる上、第1の層(コア基板)の平坦部に導体パターンが形成されるので、導体パターンの位置精度が高められ、多層積層による場合のパターンのずれによる特性のばらつきが少ないため、電気的特性の狭公差化が達成できる。また、積層工程でヘリカルコイルを構成するのではなく、平面的導体パターンの形成によってコイルを構成するので、コイルを短時間で構成できる上、電気的特性の狭公差化により、特性調整のためのトリミングが不要となるので、コストダウンが図れる。
【0009】
しかしこの先願のインダクティブ素子は、コア基板にレーザ等によりスルーホールを開ける必要があり、この孔が例えば、約0.3mm以上の深さになると、直径が約0.02mmのスルーホール形成が困難になる上、スルーホールの貫通方向に均一な断面のスルーホールや導体を充填形成することが困難になるという問題点がある。また、形状の揃ったスルーホールを形成することが困難であるという問題点もある。
【0010】
本発明は、前記した先行技術の問題点に鑑み、高いQ値が得られると共に、製造費も比較的廉価ですみ、かつスルーホールによる場合の導体長の制限等の問題点が解決できるインダクティブ素子の製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
(1)本発明のインダクティブ素子の製造方法は、コア基板の表面に、複数の矩形ヘリカルコイルの3辺に相当する複数のコ字形導体を、コ字形導体の開口端が同方向を向くように縦横に整列して形成し、
複数個のインダクティブ素子の厚みに相当する層数のコア基板を、各インダクティブ素子に相当する層数のコア基板の間に接着層を介在させ、かつ積層方向の両端面にインダクティブ素子の端面の端子電極となる導体層を設けて積層して一体化し、
このようにして積層した積層コア基板を、前記コ字形導体の開口端が露出するように切断し、
前記積層コア基板のインダクティブ素子間の境界となる部分にスリットを設け、その各スリット内にインダクティブ素子の両端面の端子電極となる導体層を設け、
前記コ字形導体の開口端が露出した切断面に、前記開口端どうしを接続する橋架導体をフォトリソ工法によって形成することにより、矩形ヘリカルコイルを形成し、
前記橋架導体を形成した切断面に前記橋架導体を覆う絶縁層を形成し、
その後、前記スリットに設けた端子電極の導体層が露出するように縦横に切断して個々のチップ状のインダクティブ素子を得ることを特徴とする。
【0012】
このように、本発明のインダクティブ素子の製造方法は、コ字形導体をコア基板の同一平面上に一度に形成するため、導体長や断面積の制限が緩和され、細かい導体パターンを形成できる。また、PETフィルムのような高価な副材料を必要とせず、しかもスルーホールを設ける場合に比較して能率的であり、製造が容易で低価格でインダクティブ素子を提供することができる。またコイルがヘリカル状に形成されるため、Q値を高くすることができる。
【0013】
また、素材として、複数のインダクティブ素子分のコ字形導体が縦横に内蔵された板状の素材を得て、その素材に橋架導体を形成するので、製造上の能率向上が助長され、製造価格を削減できる。
【0014】
また、積層工程において積層方向の両端面に導体層を設けて複数のインダクティブ素子分の層数の積層コア基板を得、その積層コア基板をコ字形導体の端面が露出するように切断した後、インダクティブ素子間にスリットを設け、そのスリットに、端子電極の両端面部となる導体層を設けておくため、端子電極を容易に形成することができ、インダクティブ素子が能率良く製造できる。また、インダクティブ素子をプリント基板に半田によって搭載する場合に、端面部への半田の表面張力によるせり上がりにより、インダクティブ素子を所定の位置に安定して固定することができる。
【0015】
(2)また、本発明のインダクティブ素子の製造方法は、前記積層コア基板の切断の際に、コ字形導体の3辺の周囲に絶縁層を同時に形成するように切断することを特徴とする。
【0016】
このように、素材の切断によりコ字形導体の周囲の3面の絶縁層が形成されることにより、その3面について、後の絶縁層の塗布工程を省略することができ、インダクティブ素子を能率良く製造でき、製造価格を削減できる。
【0017】
(3)本発明のインダクティブ素子の製造方法は、前記コア基板として、コ字形導体を形成したコア基板の代わりに、梯子状の導体を複数列形成したコア基板を用い、
その積層コア基板を梯子状導体の長手方向に直角方向に切断することにより、略コ字形導体を得ることを特徴とする。
【0018】
このように、梯子状の導体を用いた場合も、積層コア基板の切断により略コ字形導体を得ることができる。ただし、この場合は、コ字形導体の反開口端側に絶縁層で覆う工程は必須となる。
【0019】
(4)また、本発明のインダクティブ素子の製造方法は、前記ヘリカルコイルを形成する場合、コ字形導体に対して橋架導体を1つ跳びに接続することにより、1つのチップ当り2個のヘリカルコイルを形成することを特徴とする。
【0020】
このように、2個のヘリカルコイルを得ることにより、コモンモードチョークコイルやトランスを得ることができる。
【0021】
(5)また、本発明のインダクティブ素子の製造方法は、前記各コア基板に、コ字形導体をそれぞれ同心状に多重に形成し、
前記積層コア基板のコ字形導体の開口端が露出した切断面において、それぞれ同サイズのコ字形導体の積層方向に隣接するものどうしを前記橋架導体によって接続するとともに、内外方向に隣接するコ字形導体のうち端部のものどうしを橋架導体によって接続することにより、多重の矩形ヘリカルコイルを形成することを特徴とする。
【0022】
このように、多重のヘリカルコイルを形成することにより、高いインダクタンス値のインダクタを得ることができる。
【0023】
【発明の実施の形態】
図1(A)は本発明の製造方法により得られるインダクティブ素子の一例を示す透視斜視図、図1(B)はそのコイルの構成を示す断面図、図1(C)はその端子電極構造を示す部分断面図、図2はこのインダクティブ素子の底面図である。
【0024】
図1において、1は絶縁体、2は矩形ヘリカル状に構成されたコイル、3は電極パッド、4は端子電極であり、該端子電極4は端面に形成された端面部4aを有する。5はプリント基板(図示せず)への取付け面に設けられた絶縁層である。
【0025】
前記ヘリカルコイル2は、コ字形導体2aと、その開口端部を接続する橋架導体2bにより構成される。前記コ字形導体2aは開口端を同方向に向け、間隔を有し、縦横に整列して配設される。前記橋架導体2bはコ字形導体2a、2aの開口端間を橋架状に接続するためのもので、フォトリソ工法を用いて形成される。
【0026】
前記絶縁体1の素材には、セラミック基板や、樹脂または樹脂に機能材料粉末を混合した複合材料からなるコア基板が用いられる。前記絶縁体1を樹脂または複合材料により構成する場合の樹脂、および絶縁層5を構成する樹脂としては、ビスマレイドトリアジン(BTレジン)、エポキシ、ポリイミド、ビニルベンジル等の熱硬化性材料か、または液晶ポリマー等が用いられる。
【0027】
また、用途によってこれらの樹脂に粉末状で混合する誘電体材料としては、溶融シリカ、ガラス、石英、アルミナ等の粉末が用いられる。また、これらの樹脂や誘電体粉末に低誘電率のものを用いることにより、高周波特性に優れたものを得ることができる。
【0028】
さらに樹脂に磁性体材料を混合した複合材料も用いることができ、この場合の磁性体材料としては、フェライト、酸化鉄、金属鉄、パーマロイ、センダスト等の粉末が用いられる。
【0029】
図3ないし図6は図1、図2に示したインダクティブ素子の製造方法の一例示す図である。図3において、1Aはコア基板であり、該コア基板はアルミナ基板等のセラミック基板または樹脂基板あるいは樹脂に機能材料粉末を混合した複合材料製基板でなる。
【0030】
本例においては、以下の工程により、前記コア基板1Aの表面にフォトリソ工法を用いてコ字形導体2aを縦横に配列して形成する。まず図3(A)に示すコア基板1Aに対し、図3(B)に示すように、無電解メッキにより前記コア基板1Aの全面に銅の下地膜6を形成する。次に図3(C)、(D)に示すように、表面にレジスト7を塗布または貼付け、露光およびレジスト除去(フォトリソ工法)により、帯状導体形成のための複数のコ字形のレジスト除去部分9を形成する。これらのレジスト除去部分9は実際には数十組以上形成され、これらのレジスト除去部分9の長さも数十以上のチップ分の長さに形成されるが、説明の便宜上少ない組数および長さに描いてある。
【0031】
次に図3(E)に示すように電解メッキにより前記レジスト除去部分9の部分に銅による本メッキ層10を形成する。その後図3(F)に示すようにレジスト7および銅の下地膜6を除去して残部により前記コ字形導体2aを形成する。図4(A)はそのコ字形導体2aを形成したコア基板1Aを示す。
【0032】
図4(B)に示すように、上述のように構成したコア基板1Aを複数枚重ねて積層コア基板1Bとすると共に、その端面に前記端子電極4となる端面部4aを形成するための導体層11を、前記コ字形導体2aに対応する部分に形成したコア基板1Aを重ね、反対側のコア基板1A(図面上最下部)にも導体層11を形成したものを重ねる。そしてこれらの複数枚のコア基板1Aを重ねた状態で一体化する。
【0033】
ここで、コア基板1Aが熱硬化性樹脂またはその複合材料である場合には、半硬化状態のプリプレグをそのまま積層し加圧、加熱して本硬化させることにより一体化するか、あるいは硬化状態の基板にコ字形導体2aを形成し、基板間に半硬化状態のプリプレグを挟んで加圧、加熱して本硬化することにより、一体化してもよい。また熱可塑性樹脂またはその複合材料である場合は、加熱溶着により一体化する。セラミック基板の場合は、接着により一体化する。
【0034】
その後、図4(C)に示すように、切断線13に沿って切断し、図5(A)に示すようにスティック状の素材14を得る。この切断線13の位置は、図4(D)に示すように、切断面15にコ字形導体2aの開口端が露出し、かつ前記端子電極となる導体11の一部が切断されるように位置および切断幅Wが設定される。また、この切断と同時に、コ字形導体2aの外面部にそれぞれ絶縁層1a(図1(B)参照)が形成される。
【0035】
次に図5(B)に示すように、切断面15に橋架導体2bを形成してコ字形導体2aの開口端のうち隣接するものどうしを接続することにより、ヘリカルコイルを形成すると同時に、前記電極パッド3を形成する。
【0036】
図6は前記橋架導体2b形成以後の工程を示す図であり、図6(A)に示すように、前記橋架導体2bを形成した切断面に橋架導体2bおよび電極パッド3を覆う絶縁層5を設ける。
【0037】
この絶縁層5の形成は、樹脂シートまたは前記複合材料でなるシートの熱圧着または接着、あるいはこれらの材料でなる絶縁ペーストの塗布により行う。
【0038】
図6(B)〜(G)は端子電極4の形成工程を示しており、図6(B)に示すように前記電極パッド3上の絶縁層5aをレーザ等により除去する。なお、この絶縁層5aの塗布をスクリーン印刷やフォトリソ工法により行う場合は、前記レーザ等により除去する部分を予め絶縁層5aが無い領域として形成してもよい。
【0039】
次に図6(C)に示すように絶縁層5の表面5bをサンドブラストまたは溶剤による溶解によって粗面化し、メッキによる付着強度を上げる。そして図6(D)に示すように端子電極4となる下地層4bをメッキまたは導電性ペーストにより形成する。その後、図6(E)に示すように、このインダクティブ素子を基板に半田付けするためのニッケル、錫等の金属層4cを電解メッキにより形成する。
【0040】
図6(F)、(G)は端子電極4の形成方法の他の例であり、前記絶縁層5の除去部分に導体ペースト4dを印刷等により充填し、その上に半田付けのためのニッケル、錫等の金属層4eを電解メッキにより形成する。
【0041】
その後、この素材14を図6(H)の切断線16に相当する部分で切断することにより個々のチップを得る。
【0042】
本例においては、コア基板1A上にコ字形導体2aを形成するためにフォトリソ工法としてセミアディティブ工法を採用したが、アディティブ工法や、金属箔等の導体膜のパターンエッチング(サブトラクト工法)により帯状導体13を形成してもよく、また金属膜の形成にはスパッタリングや蒸着法も採用可能である。また、橋架導体2bの形成にも同様の工法が採用できる。
【0043】
このインダクティブ素子は、コ字形導体2aをコア基板1A上の同一平面上に一度に形成するため、コイルパターンの位置精度が高められる。また、グリーンシートの積層による場合のような高価なPETフィルムを必要とせず、しかもスルーホールを設ける場合に比較して能率的であり、製造が容易で低価格でインダクティブ素子を提供することができる。また、コ字形導体2aをコア基板1Aの同一平面上に一度に形成するため、スルーホールの場合のような導体長や導体断面積の制限を受けることがなく、またむらのない断面積の導体を形成でき、製造が容易で低価格でインダクティブ素子を提供することができる。またコイルがヘリカル状に形成されるため、Q特性を高くすることができる。
【0044】
また、構造上、製法に自由度があり、使用材料に有機材料や無機材料または有機および無機材料の複合材料を使用することができ、用途に応じた最適な電気的特性の高性能化が図れる。
【0045】
また、前記絶縁体1および絶縁層5として、樹脂または樹脂に機能材料粉末を混合した複合材料からなるものを用いて低誘電率の基体が構成すれば、高い自己共振周波数のものが得られ、加工の容易となる。また、機能材料粉末を選択することにより、目的に応じた特性のインダクティブ素子が得られる。
【0046】
また、コ字形導体2aをフォトリソ工法により形成すると共に、前記橋架導体2bをフォトリソ工法により形成することにより、低い比抵抗でより高いQ値のインダクティブ素子が提供可能となる。
【0047】
図7は本発明のインダクティブ素子の製造方法の一実施の形態を示すもので、前記積層コア基板1Bを、接着層17を介して重ね、1つの集合素材19として構成する例を示す。この接着層17は後で切断するために他のコア基板1Aの厚みより厚く形成しておく。そしてこのまず、図7(A)の切断線20で示すように、切断して図7(B)の平面図に示すように、インダクティブ素子となるコ字形導体2aの形成領域21が縦横に形成された板状の素材22を得る。
【0048】
このような素材22は、前記橋架導体2bのフォトリソ工法による形成や絶縁層5の形成、端子電極4の形成をまとめて行うことができるから、より能率よく製造でき、製造コストを削減できる。前記橋架導体2b、絶縁層5、端子電極4を形成した後は、縦横の切断線23、24により切断して個々のチップとする。
【0049】
ここで、この実施の形態においては、切断線23、24により切断する前に、図7(C)、(D)に示すように、図7(A)の19の両端面に前記端子電極4の端面部4aとなる前記導体11を形成しておいて積層すると共に、積層方向について、インダクティブ素子間の境界となる接着層17の部分にスリット25を設け、その部分に無電解メッキおよび電解メッキにより、図7(D)に示すように、端子電極4の端面部の下地膜4aを設け、その後、切断線24にそって切断することにより、端子電極4が端面部4aを有するインダクティブ素子を得るようにしたものである。
【0050】
本実施の形態においては、前記と同様に橋架導体2bのフォトリソ工法による形成や絶縁層5の形成、端子電極の形成をまとめて行うことができる上、プリント基板の所定の位置に固定強度強く安定した位置で固定できるインダクティブ素子を提供できる。
【0051】
図8は本発明によるインダクティブ素子の製造方法の他の実施の形態であり、本実施の形態は、図8(A)に示すように、前記コア基板1Aの表面に内周コ字形導体2cと外周コ字形導体2dとからなる二重コ字形導体を縦横に配列して形成する。このようなコア基板を積層して得た積層コア基板を、前記の場合と同様に、図8(B)に示すように、コ字形導体2c、2dの開口端が切断面に露出するように切断するかあるいは切断後、研磨により露出させる。そして図8(B)に示すように、内周側コ字形導体2cの開口端どうしをフォトリソ工法により橋架導体2eにより接続して内周側ヘリカルコイルを形成すると共に一方の電極パッド3aを形成する。
【0052】
次に図8(C)に示すように、前記内周側コ字形導体2cのうち、橋架導体2eにより接続されていない積層方向の一端部の一方の露出部と、外周側コ字形導体2dの露出部全部と、前記電極パッド3aとを残して、橋架導体2eと共に絶縁層27により覆う。そして、内周側コ字形導体2cのうち露出させている端部のコ字形導体の開口端と、外周側コ字形導体2dのうちの反対側のものの一方の開口端とを橋架導体2fにより接続する。
【0053】
次に図8(D)に示すように、前記外周側コ字形導体2dの露出部のうち、前記橋架導体2fにより接続されたもの以外と、前記電極パッド3aとを残して絶縁層29により覆う。そして外周側コ字形導体2dの隣接するものどうしを接続する橋架導体2gを形成すると同時に、他方の電極パッド3bを形成する。そして取付け面全面を絶縁層31により覆う。その後は前記のように電極形成、切断を行う。
【0054】
このように同心状に2重以上多重のヘリカルコイルを構成すれば、巻数を増やすことができ、インダクタンス値の高いインダクティブ素子が得られる。なお、本実施の形態においては、内外方向に隣接するコ字形導体のうち、積層方向の反対側端部のコ字形導体どうしを接続して内外コイルの発生磁束が同方向になるようにしたが、積層方向に隣接する橋架導体の接続の仕方によっては、積層方向について同じ側端部のコ字形導体を接続して内外コイルの発生磁束が同じ方向となるようにしてもよい。
【0055】
図9(A)は本発明の製造方法により得られるインダクティブ素子の他の例であり、コモンモードチョークコイルやトランスとして構成されたインダクティブ素子について示す。本例においては、コ字形導体2aに対し、橋架導体はコ字形導体2aを導体2b1、2b2に分けることにより、2つの矩形ヘリカルコイルを形成したものである。3c、3dは2つのヘリカルコイルのうちの1つの両端に接続される電極パッド、3e、3fは他の2つのヘリカルコイルの両端に接続される電極パッド、41〜44はそれぞれこれらの電極パッド3c〜3f上に形成される端子電極である。
【0056】
このように、コ字形導体2a、2a間の橋架導体による接続構造を変えることにより、2つのヘリカルコイルを形成することが可能である。
【0057】
また、図9(B)に示すように、1つのチップに複数のヘリカルコイルが並設されたインダクティブ素子アレイとして構成することも可能である。
【0058】
図10は本発明のインダクティブ素子の製造方法に他の実施の形態を示すコア基板の平面図、コア基板1Aに形成する導体33を梯子を並設した形状に形成したものであり、この例の場合は切断線34で示すように、梯子のステップに相当する部分の近傍を切断する。これによりほぼコ字形の導体が形成される。この実施の形態の場合には、コ字形導体の開口端の反対側の面に絶縁層を形成する必要がある。
【0059】
本発明によるインダクティブ素子は、インダクタンス素子やトランス等として単品で使用される以外に、例えばコンデンサや抵抗等の他の素子と一体に組合わされて構成されるか、あるいはモジュールに組み込まれる等の形態で使用に供されるものとして提供することができる。
【0060】
【発明の効果】
本発明によれば、コ字形導体をコア基板の同一平面上に一度に形成するため、導体長や断面積の制限が緩和され、細かい導体パターンを形成できる。また、PETフィルムのような高価な副材料を必要とせず、しかもスルーホールを設ける場合に比較して能率的に製造できるから、製造が容易で低価格でインダクティブ素子を提供することができる。またコイルがヘリカル状に形成されるため、Q値を高くすることができる。
【0061】
また、構造上、製法に自由度があり、使用材料に有機材料や無機材料または有機および無機材料の複合材料を使用することができ、用途に応じた最適な電気的特性の高性能化が図れる。
【0062】
また、コイル導体となるパターンを縦横に形成したコア基板を、インダクティブ素子の複数個分の厚みに、インダクティブ素子間に相当する部分に接着層を介在させて積層すると同時に、積層方向の両端面に端子電極となる導体層を積層、一体化して積層コア基板を形成し、この積層コア基板を、コ字形導体の端面が露出するように切断後、インダクティブ素子間にスリットを設けてそのスリットに端子電極となる導体層を形成し、縦横の切断により個々のチップを得ると共に端子電極が露出するようにしたので、より多数のインダクティブ素子を同時に能率良く製造できる。
【図面の簡単な説明】
【図1】(A)は本発明の製造方法により得られるインダクティブ素子の一例を示す透視斜視図、(B)はそのコイルの構成を示す断面図、(C)はその電極構造を示す断面図である。
【図2】本例のインダクティブ素子の底面図である。
【図3】(A)は本例のインダクティブ素子の原材料となるコア基板を示す斜視図、(B)はそのコア基板に無電解メッキにより下地膜を形成した状態を示す側面図、(C)はコア基板上にレジストパターンを形成した状態を示す平面図、(D)はその拡大断面図、(E)、(F)はコ字形導体を電解メッキにより形成した状態とその後レジストおよび下地膜を除去した状態を示す断面図である。
【図4】(A)は本例のコ字形導体を形成したコア基板を示す斜視図、(B)はその積層構造を示す分解斜視図、(C)はその積層状態を示す斜視図、(D)はその切断箇所を示す平面図である。
【図5】(A)は本例において、切断により得られたスティック状の素材を示す斜視図、(B)はその切断面に橋架導体および電極パッドを形成した状態を示す斜視図である。
【図6】(A)は本例において、切断面に絶縁層を形成した状態を示す断面図、(B)〜(E)は電極形成工程を示す断面図、(F)、(G)は電極形成工程の他の例を示す断面図、(H)は個々のチップへの切断箇所を示す底面図である。
【図7】(A)は本発明のインダクティブ素子の製造方法の一実施の形態を示す積層コア基板の斜視図、(B)はその切断箇所を示す平面図、(C)は本実施の形態において端子電極形成のためのスリットおよび導体層を示す素材の平面図、(D)はそのインダクティブ素子の境界部に形成されたスリット構造を示す断面図である。
【図8】(A)は本発明のインダクティブ素子の製造方法の他の実施の形態を示すコア基板の平面図、(B)〜(E)はそのコア基板への橋架導体の形成工程を示す平面図である。
【図9】(A)、(B)は本発明の製造方法により得られるインダクティブ素子の他の例を示す斜視図である。
【図10】本発明のインダクティブ素子の製造方法の他の実施の形態を示すコア基板の平面図である。
【符号の説明】
1:絶縁体、1A:コア基板、1B:積層コア基板、2:スパイラルコイル、2a〜2d:コ字形導体、2e〜2g:橋架導体、3、3a〜3f:電極パッド、4:端子電極、4a:端面部、4b:下地層、4c、4e:半田付け用金属層、4d:導体ペースト、5:絶縁層、6:下地膜、7:レジスト、9:レジスト除去部分、10:本メッキ層、11:導体層、13:切断線、14:スティック状素材、15:切断面、17:接着層、19:集合素材、20:切断線、21:コ字形導体形成領域、22:板状素材、23、24:切断線、25:スリット、27、29、31:絶縁層、33:梯子状導体、34:切断線、41〜44:端子電極
Claims (5)
- コア基板の表面に、複数の矩形ヘリカルコイルの3辺に相当する複数のコ字形導体を、コ字形導体の開口端が同方向を向くように縦横に整列して形成し、
複数個のインダクティブ素子の厚みに相当する層数のコア基板を、各インダクティブ素子に相当する層数のコア基板の間に接着層を介在させ、かつ積層方向の両端面にインダクティブ素子の端面の端子電極となる導体層を設けて積層して一体化し、
このようにして積層した積層コア基板を、前記コ字形導体の開口端が露出するように切断し、
前記積層コア基板のインダクティブ素子間の境界となる部分にスリットを設け、その各スリット内にインダクティブ素子の両端面の端子電極となる導体層を設け、
前記コ字形導体の開口端が露出した切断面に、前記開口端どうしを接続する橋架導体をフォトリソ工法によって形成することにより、矩形ヘリカルコイルを形成し、
前記橋架導体を形成した切断面に前記橋架導体を覆う絶縁層を形成し、
その後、前記スリットに設けた端子電極の導体層が露出するように縦横に切断して個々のチップ状のインダクティブ素子を得ることを特徴とするインダクティブ素子の製造方法。 - 請求項1に記載のインダクティブ素子の製造方法において、
前記積層コア基板の切断の際に、コ字形導体の3辺の周囲に絶縁層を同時に形成するように切断することを特徴とするインダクティブ素子の製造方法。 - 請求項1または2に記載のインダクティブ素子の製造方法において、
前記コア基板として、コ字形導体を形成したコア基板の代わりに、梯子状の導体を複数列形成したコア基板を用い、
その積層コア基板を梯子状導体の長手方向に直角方向に切断することにより、略コ字形導体を得ることを特徴とするインダクティブ素子の製造方法。 - 請求項1から3までのいずれかに記載のインダクティブ素子の製造方法において、
前記ヘリカルコイルを形成する場合、コ字形導体に対して橋架導体を1つ跳びに接続することにより、1つのチップ当り2個のヘリカルコイルを形成することを特徴とするインダクティブ素子の製造方法。 - 請求項1から4までのいずれかに記載のインダクティブ素子の製造方法において、
前記各コア基板に、コ字形導体をそれぞれ同心状に多重に形成し、
前記積層コア基板のコ字形導体の開口端が露出した切断面において、それぞれ同サイズのコ字形導体の積層方向に隣接するものどうしを前記橋架導体によって接続するとともに、内外方向に隣接するコ字形導体のうち端部のものどうしを橋架導体によって接続することにより、多重の矩形ヘリカルコイルを形成することを特徴とするインダクティブ素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002285511A JP4010919B2 (ja) | 2002-09-30 | 2002-09-30 | インダクティブ素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002285511A JP4010919B2 (ja) | 2002-09-30 | 2002-09-30 | インダクティブ素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004127966A JP2004127966A (ja) | 2004-04-22 |
JP4010919B2 true JP4010919B2 (ja) | 2007-11-21 |
Family
ID=32278793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002285511A Expired - Lifetime JP4010919B2 (ja) | 2002-09-30 | 2002-09-30 | インダクティブ素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4010919B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4797549B2 (ja) * | 2005-10-05 | 2011-10-19 | Tdk株式会社 | コモンモードチョークコイル及びその製造方法 |
KR101463675B1 (ko) | 2010-06-09 | 2014-11-19 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자 부품 및 그 제조 방법 |
JP5692502B2 (ja) * | 2010-09-09 | 2015-04-01 | Tdk株式会社 | インダクタを含む積層型電子部品 |
JP5716778B2 (ja) * | 2013-03-22 | 2015-05-13 | 株式会社村田製作所 | 電子部品の製造方法 |
JP5894114B2 (ja) * | 2013-05-17 | 2016-03-23 | 東光株式会社 | 面実装インダクタの製造方法 |
GB2538471B (en) | 2014-03-04 | 2020-10-21 | Murata Manufacturing Co | Inductor device, inductor array, and multilayered substrate, and method for manufacturing inductor device |
DE102018122552A1 (de) * | 2018-09-14 | 2020-03-19 | Brusa Elektronik Ag | Induktives Bauelement und Verfahren zum Herstellen des induktiven Bauelements |
CN113936894B (zh) * | 2020-06-29 | 2024-09-06 | 瑞昱半导体股份有限公司 | 电感装置 |
DE102020134147A1 (de) | 2020-12-18 | 2022-06-23 | Vacuumschmelze Gmbh & Co. Kg | Induktives bauelement mit magnetkern und mittels additiver fertigung hergestellter wicklung |
-
2002
- 2002-09-30 JP JP2002285511A patent/JP4010919B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004127966A (ja) | 2004-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4010920B2 (ja) | インダクティブ素子の製造方法 | |
JP3800540B2 (ja) | インダクタンス素子の製造方法と積層電子部品と積層電子部品モジュ−ルとこれらの製造方法 | |
US8325003B2 (en) | Common mode filter and method of manufacturing the same | |
US7170384B2 (en) | Printed circuit board having three-dimensional spiral inductor and method of fabricating same | |
US8466764B2 (en) | Low profile layered coil and cores for magnetic components | |
US8878641B2 (en) | Electronic component | |
US7696849B2 (en) | Electronic component | |
KR100673860B1 (ko) | 임베디드 인쇄회로기판 제작방법 | |
JP4367487B2 (ja) | コイル部品 | |
KR20140137306A (ko) | 코일 부품 및 그 제조방법 | |
WO2013146568A1 (ja) | 電子部品 | |
JP2003092460A (ja) | 受動素子を備えた配線板の製造方法、受動素子を備えた配線板 | |
JP4010919B2 (ja) | インダクティブ素子の製造方法 | |
JP2004040001A (ja) | コイル部品及び回路装置 | |
CN210075747U (zh) | 多层基板 | |
US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
JP2004128130A (ja) | コイル部品とその製造方法 | |
CN115036110A (zh) | 电感部件 | |
JP2004103756A (ja) | コイル部品およびその製造方法 | |
JP4515477B2 (ja) | 受動素子を備えた配線板の製造方法 | |
JP4130347B2 (ja) | 積層電子部品モジュール | |
JP2003197427A (ja) | インダクタンス素子 | |
US20220293329A1 (en) | Inductor component and electronic component | |
JP2023039725A (ja) | コイル部品及びコイル部品の製造方法 | |
KR20180046827A (ko) | 인덕터 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070904 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4010919 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |