JP4130347B2

JP4130347B2 - 積層電子部品モジュール

Info

Publication number: JP4130347B2
Application number: JP2002288955A
Authority: JP
Inventors: 稔高谷; 敏一遠藤; 真一佐藤
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2002-10-01
Filing date: 2002-10-01
Publication date: 2008-08-06
Anticipated expiration: 2022-10-01
Also published as: JP2004128153A

Description

【０００１】
【発明が属する技術分野】
本発明は、インダクタンス素子と容量素子とを内蔵した積層電子部品モジュールに関する。
【０００２】
【従来の技術】
インダクタンス素子と容量素子とを内蔵した積層電子部品として、例えば特許文献１には印刷工法による積層インダクタおよび積層コンデンサを重ねて一体化したセラミック電子部品が開示されている。
【０００３】
また、例えば特許文献２には、シート積層工法により積層インダクタおよび積層コンデンサを重ねて一体化したセラミック電子部品が開示されている。
【０００４】
また、例えば特許文献３には、半導体チップ上に多層スパイラルコイルを構成した電子部品が開示されている。
【０００５】
また、例えば特許文献４には、巻線型のコイル素子を２個並べて、樹脂により封止したトランスが開示されている。
【０００６】
【特許文献１】
実用新案登録第２６０７４３３号公報（第２頁、図１）
【特許文献２】
特開平１１−１０３２２９号公報（第４-５頁、図２）
【特許文献３】
特開２００２−９２５６６公報（第６頁、図１）
【特許文献４】
特開平１１−２０４３５２号公報（第３頁、図２）
【発明が解決しようとする課題】
特許文献１や２に開示されたセラミック積層電子部品は、内部導体が印刷法やシート積層工法により多層積層されるため、印刷ばらつきと積層ばらつきが発生する上、素子を焼成するので、焼成時の収縮や収縮ばらつき等によりインダクタンス値がばらつき、狭公差の積層電子部品を得ることが難しい。
【０００７】
また、従来のセラミック積層電子部品の構造をそのまま採用して、例えば樹脂材料あるいは樹脂に機能材料粉末を混合した複合材料でなる基板を積層した積層電子部品モジュールにそのセラミック積層電子部品を内蔵あるいは搭載する場合、セラミック積層電子部品の厚みはモジュールの厚みにより制限され、ターン数や電極層数は制限を受けるために、十分大きなインダクタンスや容量を得ることが困難であるという問題点がある。
【０００８】
また、モジュールに内蔵されるインダクタは、いずれも積層方向に巻き上げられたインダクタであり、これらのタイプのインダクタは、積層体内に設けられたグランド層やコンデンサ電極による影響を大きく受けるため、高いインダクタンス値や高いＱ値を得ることが比較的難しい。
【０００９】
また、前記特許文献３に記載のように、スパイラルコイルを用いた従来の積層電子部品は、その構造上、高いＱ特性を得ることが難しい。また、コイル形状が大きくなってしまうため、複数の素子を内蔵した場合、素子どうしが近づくため、結合によって所望の特性を得ることができなくなる。また、ヘリカルコイルと同様のＱ値、インダクタンス値を得ようとすると、形状が大きくなってしまうという問題点がある。
【００１０】
また、前記特許文献４に記載のように、巻線型のものは、ボビン１個ずつワイヤーを巻線するで、小型化や生産性に難があり、低コストで積層電子部品を得ることが難しい。
【００１１】
本発明は、前記従来の積層電子部品の問題点に鑑み、量産が容易で、導体パターンのずれが小さく、狭公差のインダクタンス値や容量値が得られる積層電子部品モジュールを提供することを目的とする。
【００１２】
また、本発明は、モジュールに積層電子部品を埋設する場合、上下のグランド層や配線層あるいはコンデンサ電極の影響を受け難く、高いインダクタンス、高いＱ特性が得られる積層電子部品モジュールを提供することを目的とする。
【００１３】
【課題を解決するための手段】
（１）本発明の積層電子部品モジュールは、樹脂材料または樹脂に機能材料粉末を混合した複合材料でなる層上に導体層を形成してなる基板を積層することにより、素子を内蔵形成した積層電子部品モジュールであって、
前記積層電子部品モジュールは、少なくともインダクタンス素子および容量素子を含む基板を少なくとも１層有し、
前記インダクタンス素子および容量素子を含む基板は、絶縁体と導体とが交互に積層された積層体を素材として作製され、前記積層体の積層方向に対して垂直方向に隣接する素子間は、その間に加工された溝に充填された絶縁材料により隔離され、
前記インダクタンス素子はヘリカルコイルからなり、コイルの1ターン分は４辺のうちの３辺が前記積層体に溝加工を行うことによりコ字形に形成され、
前記加工により積層方向に形成された溝は絶縁材料により充填され、
前記コイルの１ターン分の他の１辺は、前記加工により形成されたコ字形導体の隣接するものの開口端どうしを接続するように、前記溝に充填された絶縁材料上に形成された橋架導体からなり、
前記容量素子は、前記積層体にスリットを加工することにより、前記コイルを構成するコ字形導体と同層をなすように形成された電極と、電極間を接続する導体とからなることを特徴とする。
【００１４】
このように、前記積層体に溝を加工することによりコ字形導体を形成すると共に、コンデンサ電極を形成し、かつ橋架導体やコンデンサ電極間を接続する導体を形成したインダクタンス素子および容量素子をモジュールに内蔵することにより、精度の高い狭交差のインダクタンス素子および容量素子を有する積層電子部品モジュールを得ることができる。また、インダクタンス素子および容量素子を含む基板が、樹脂基板または複合材料基板中に１つの基板として含まれるので、チップ部品を埋め込む場合に比較して、製造工程が格段に簡単になり、低コスト化を達成できる。また、精度の高いインダクタンス素子および容量素子を内蔵できるので、トリミングレスにすることが可能となり、低コスト化が図れる。
【００１５】
（２）本発明の積層電子部品モジュールにおいて、前記インダクタンス素子は、その巻芯の方向が、前記積層電子部品モジュールの積層方向に対して直角をなす方向に形成されていることが好ましい。
【００１６】
このように、インダクタンス素子の巻芯の方向をモジュールの積層方向に対して垂直をなす方向とすることにより、そのインダクタンス素子は発生磁束が上下のグランド電極やコンデンサ電極や配線層と交差する度合いが減少し、これらの影響を受けにくくなり、高インダクタンス、高Ｑ特性のインダクタンス素子を内蔵したモジュールを得ることができる。
【００１７】
また、インダクタンス素子の巻芯方向がモジュールの基板の積層方向に一致すると、コイルのターン数やコンデンサ電極の層数に制限を受けやすくなるが、基板の面方向に巻芯方向に設定することにより、ターン数や層数の多いインダクタンス素子やコンデンサ電極を基板内に内蔵することができ、高いインダクタンス値や容量値を確保することができる。
【００１８】
また、前記した理由により、高いインダクタンス値や容量値を確保することができる上、自己共振周波数も非常に高く、他のインダクタンス素子との結合も小さくすることができるので、モジュールの特性を良くすることができる。また、容量素子についても小さな電極を多層積層する構造が採用できるので、低ＥＳＬ（インダクタンス）、低ＥＳＲ（抵抗）の容量素子を構成することができる。これによってもモジュールの特性を大幅に改善することが可能となる。
【００１９】
【発明の実施の形態】
図１（Ａ）は本発明による積層電子部品モジュールの参考となる積層電子部品の一例をＬＣフィルタについて上下逆にして示す斜視図、図１（Ｂ）はその透視斜視図、図１（Ｃ）はその等価回路図である。また、図２（Ａ）、（Ｂ）はそれぞれこのＬＣフィルタの縦断面図、横断面図である。
【００２０】
このＬＣフィルタは、樹脂材料または樹脂にセラミック等の機能材料粉末（磁性体粉末または誘電体粉末）を混合した複合材料でなる基材１中に少なくとも１個（本例は２個）のインダクタンス素子２と、少なくとも１個（本例は１個）の容量素子３とを内蔵し、底面にプリント基板への半田付け用の端子電極４とグランド電極５を設けてなる。
【００２１】
前記インダクタンス素子２は図１（Ｂ）に示すように矩形ヘリカル状に構成されたコイルでなり、該コイルは４辺のうちの３辺を構成する複数個のコ字形導体６と、他の１辺を構成し、かつ隣接するコ字形導体６どうしを接続して全体として矩形ヘリカルコイルを構成する橋架導体７とからなる。
【００２２】
また、前記容量素子３は、後述の工程により前記コ字形導体６と同じ積層素材の加工により形成されるコンデンサ電極８と、これらのコンデンサ電極８をそれぞれ１つおきに接続する接続導体９、１０とからなる。１１はインダクタンス素子２と容量素子３との間を接続する素子間接続導体、１２は端子電極４やグランド電極５に素子２、３を接続する電極下地導体である。
【００２３】
前記コ字形導体６、６間およびコンデンサ電極８、８間には図２（Ｂ）の断面図に示すように絶縁層１３が介在する。コ字形導体６の内周面、外周面は後述の切削によって積層方向について互いに同面に形成される。すなわちコ字形導体６の内周面は後述の切削工程により溝１４の側面、底面として構成されるもので、溝１４内に絶縁材料１５が充填される。
【００２４】
図２（Ａ）に示すように、インダクタンス素子２と容量素子３との間は後述の工程によりスリット１６が形成され、そのスリット１６に絶縁材料１７が充填され一体化される。また、このフィルタの両側面も後述の工程、すなわちに積層素材へのスリット１８の形成、絶縁材料１９の充填、切断によって絶縁材料１９が側面絶縁部材として構成される。
【００２５】
前記コ字形導体６内の絶縁材料１５および素子間絶縁材料１７のコ字形導体６の開口側の面Ｓ（図２（Ａ）参照）は研磨により整面され、前記橋架導体７および接続導体９、１０および電極下地導体１２はその整面化された面上に形成される。２０、２１はそれぞれ積層電子部品の上面、底面を覆うように印刷やスピンコートあるいはシートの溶着や接着により設けられた絶縁層であり、前記端子電極４およびグランド電極５は底面の絶縁層２１上に設けられる。
【００２６】
前記絶縁層１３、絶縁材料１５、１７および外面を覆う絶縁層２０、２１は樹脂または樹脂に機能材料粉末を混合した複合材料が用いられる。前記コ字形導体が金属板または金属箔からなる。また、絶縁層１３にセラミック板を用いた素材や、絶縁層１３となるセラミックグリーンシートにコ字形導体６となる導体ペーストを塗布し、焼成したものを素材として用いることもできる。前記橋架導体７はフォトリソ工法を用いてパターニングされた導体からなる。この橋架導体７の形成はメッキのみならず、蒸着やスパッタリングにより成膜してもよい。
【００２７】
図３ないし図７は前記積層電子部品の製造方法の一例を示す図である。まず、樹脂あるいは樹脂に機能材料粉末を混合したものを溶剤およびバインダに分散させてペースト状とし、図３（Ａ）の斜視図に示すように、導体層であるコ字形導体６やコンデンサ電極８を得るための金属箔２２上に前記ペーストをドクターブレード法等により塗布し、乾燥して絶縁層１３Ａを形成する。
【００２８】
この場合、金属箔２２としては銅箔が好適であるが、ニッケル、銀、金、アルミニウムもしくはこれらの合金等を用いることができる。また、金属箔２２の好ましい厚みは、５〜７５μｍであり、また絶縁層１３Ａの好ましい厚みは５〜１００μｍである。
【００２９】
前記絶縁層１３Ａに使用する樹脂材料として、熱硬化性樹脂の場合には、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ポリイミド樹脂、ポリフェニレレンエーテル（オキサイド）樹脂、ビスマレイミドトリアジン（シアネートエステル）樹脂、フマレート樹脂、ポリブタジエン樹脂、ポリビニルベンジルエーテル化合物樹脂等があげられる。
【００３０】
熱可塑性樹脂としては、ポリブタジエン樹脂、芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリフェニレレンエーテル（オキサイド）樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンサルファイド樹脂、ポリエーテルテーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、グラフト樹脂等があげられる。これらの中でも、特に、フェノール樹脂、エポキシ樹脂、低誘電率エポキシ樹脂、ポリブタジエン樹脂、ビスマレイミドトリアジン（シアネートエステル）樹脂、ビニルベンジル樹脂等がベースレジンとして好ましい。これらの樹脂は単独で使用しても良いし、２種類以上混合して使用してもよい。２種類以上混合して用いる場合の混合比は任意である。
【００３１】
また、複合材料を構成する場合の無機材料としては、以下のものがあげられる。比較的高い誘電率を得るためには、チタン−バリウム−ネオジウム系セラミックス、チタン−バリウム−錫系セラミックス、鉛−カルシウム系セラミックス、二酸化チタン系セラミックス、チタン酸バリウム系セラミックス、チタン酸鉛系セラミックス、チタン酸ストロンチウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ビスマス系セラミックス、チタン酸マグネシウム系セラミックス、ＣａＷＯ_４系セラミックス、Ｂａ（Ｍｇ，Ｎｂ）Ｏ_３系セラミックス、Ｂａ（Ｍｇ，Ｔａ）Ｏ_３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｎｂ）Ｏ_３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｔａ）Ｏ_３系セラミックスを用いることが好ましい。
【００３２】
なお、二酸化チタン系セラミックスとは、二酸化チタンのみを含有するものの外、他の少量の添加物を含有するものも含み、二酸化チタンの結晶構造が保持されているものをいう。また、他のセラミックスも同様である。特に二酸化チタン系セラミックスはルチル構造を有するものが好ましい。
【００３３】
また、誘電率をあまり高くせず、高いＱを持たせるためには、樹脂材料に混合する誘電体粉末としては、シリカ、アルミナ、ジルコニア、チタン酸カリウムウイスカ、チタン酸カルシウムウイスカ、チタン酸バリウムウイスカ、酸化亜鉛ウイスカ、ガラスチョップ、ガラスビーズ、カーボン繊維、酸化マグネシウム（タルク）等を用いることが好ましい。これらの樹脂は単独で使用しても良いし、２種類以上混合して使用してもよい。２種類以上混合して用いる場合の混合比は任意である。
【００３４】
また、樹脂材料に混合する無機材料に磁性体を用いる場合は、フェライトとしては、Ｍｎ−Ｍｇ−Ｚｎ系、Ｎｉ−Ｚｎ系、Ｍｎ−Ｚｎ系等を用いることができ、なかでもＭｎ−Ｍｇ−Ｚｎ系、Ｎｉ−Ｚｎ系等が好ましい。また、前記無機材料として磁性体として強磁性金属を用いることができる。この場合、カーボニル鉄、鉄−シリコン系合金、鉄−アルミニウム−珪素系合金（商標名：センダスト）、鉄−ニッケル系合金（商標名：パーマロイ）、アモルファス系（鉄系、コバルト系）等を用いることが好ましい。
【００３５】
前述のように絶縁層１３Ａを形成した金属箔２２を、図３（Ｂ）に示すように所定の寸法に切断する。
【００３６】
次に図３（Ｃ）の部分斜視図に示すように、前記のようにして作製した金属箔２２と絶縁層１３Ａからなるシートを熱圧着または必要な場合には接着層を介して積層し一体化して積層母材２３を得る。この実施の形態においては、積層電子部品の略１個分の厚みとなるセット２４間に、絶縁層１３Ａの厚みより大きな厚みの絶縁層２５を介在させて積層し一体化している。
【００３７】
次に図３（Ｃ）に２点鎖線２６で示すように、積層方向に等間隔に切断し、図３（Ｄ）の全体斜視図に示すように、厚みｔが１個の積層電子部品のコ字形導体６のサイズに相当する大きさ（後で研磨する場合には製品のコ字形導体６の厚みは図示のｔより小さくなる）のシート状の素材２７を得た。また、該素材２７の積層方向を縦方向としたときの縦幅Ｌ内に複数個（所定サイズの積層電子部品の場合例えば数十個）の積層電子部品のターン数に相当する導体層数を有し、かつ横幅Ｗも複数個（所定サイズの積層電子部品の場合例えば数十個）の積層電子部品に相当するサイズとする。図３（Ｅ）は図３（Ｄ）の部分拡大斜視図である。
【００３８】
次に図４（Ａ）の全体斜視図および図４（Ｂ）の部分拡大図に示すように、前記インダクタンス素子２のコイルのコ字形導体６の内周面となる溝１４と、素子２、３間のスリット１６と、積層電子部品（フィルタ）間のスリット１８とを、積層方向に対して直角をなす方向に等間隔に研削する。
【００３９】
なお、２９はスリット１６、１８の形成にあたり素材２７が分離されることを防ぐためのシートである。なお、この素材２７の積層方向の全幅についてスリット１６、１８を形成する場合には前記シート２９は必要であるが、両端を残してスリット１６、１８を設ける場合にはこのシート２９は必ずしも必要でない。
【００４０】
次に図５の部分拡大斜視図に示すように、前記溝１４やスリット１６、１８に前記絶縁材料１５、１７、１９を充填する。この絶縁材料１５、１７、１９には前記樹脂材料または樹脂に機能材料粉末を混合した複合材料を溶剤やバインダに分散させたものを用い、これらの絶縁材料１５、１７、１９の充填は、溝１４やスリット１６、１８の形成面に印刷等により塗布し、乾燥することにより行う。そしてこのようにして溝１４やスリット１６、１８に絶縁材料１５、１７、１９を充填したものの表面（製品では底面となる面側）と金属箔２２を研磨すると共に、金属箔２２上の絶縁材料１５、１７、１９により覆われた部分を除去して整面（平滑化）する。
【００４１】
次に前記のように整面化した面上において、隣接するコ字形導体６間を接続するための橋架導体７、コンデンサ電極８間を接続する接続導体９、１０、素子間接続導体１１および電極下地導体１２をフォトリソ工法を用いて形成する。
【００４２】
このパターニングは、例えば図６（Ａ）、（Ｂ）に示すように、素材２７の表面全面に下地層３０として銅膜を無電解メッキにより形成し、次に表面全面にレジスト３１を施し、フォトリソ工法を用いて、図６（Ｃ）、（Ｄ）に示すように、前記導体７、９〜１２となるべき部分７Ａ、９Ａ〜１２Ａのレジストを除去し、これらのレジスト除去部分に電解メッキにより銅の本メッキ層を形成し、その後レジスト３１とその下の下地層３０を除去することにより、図６（Ｅ）に示すように、前記導体７、９〜１２の形成を行う。
【００４３】
次に素材２７の表裏面に樹脂材料または前記複合材料でなる絶縁材料を印刷、スピンコートあるいはシートの溶着や接着により設けて前記絶縁層２０、２１を形成する。
【００４４】
次に図７（Ａ）、（Ｂ）に示すように、前記電極下地導体１２の部分の上の絶縁層２１をレーザ等により穴３２を明ける。そして図７（Ｃ）に示すようにその穴３２の中に電解メッキにより下地層としての銅等の導体３４を形成するか、あるいは樹脂中に銀を混合した導電剤を印刷等により充填する。次にアディティブ法、セミアディティブ法もしくはサブトラクト法により例えばニッケル、錫をこの順にメッキする等により、半田付けのための端子電極４やグランド電極５を形成する。
【００４５】
次にこのようにして端子電極４やグランド電極５を形成した素材２７を、ダイシングにより、前記スリット１８の幅方向の略中央部分でスリット１８の長手方向に切断すると共に、スリット１８の長手方向に対して直角をなす方向に切断加工する（この切断位置を図４（Ａ）で表現すると、切断線３３の位置である）。
【００４６】
この参考例の積層電子部品は、コイルのコ字形導体６やコンデンサ電極８が積層体の切削により形成されるため、コイル形状や電極形状が揃い、コ字形導体６やコンデンサ電極８、８間の位置のばらつきや積層ばらつきがなく、インダクタンス値や容量値が揃った狭公差の積層電子部品を得ることができる。また、切削によって一度にヘリカルコイルのコ字形導体６やコンデンサ電極８となる導体加工を行うため、製造が容易となり、低コストで積層電子部品を製造することができる。
【００４７】
また、樹脂材料やその複合材料により絶縁層１３を構成すれば、加工が容易となる。また、混合材料の種類を変えることにより、任意の特性の積層電子部品が得られる。
【００４８】
また、コ字形導体６やコンデンサ電極８として金属板または金属箔を用い、橋架導体としてフォトリソ工法により形成した導体を用いれば、コイルの比抵抗を低く抑えることができるため、直流抵抗を低くでき、より高いＱ特性を得ることができる。
【００４９】
この参考例の積層電子部品の具体的な製品の例としては、アンテナ、バンドパスフィルタ、ローパスフィルタ、ハイパスフィルタ、ＥＭＣフィルタ、コモンモードフィルタ、ディレイライン、トラップ、バルントランス、カプラ（方向性結合器）、ダイプレクサ、デュプレクサ、ダブルバランスドミキサー、電力合成器、電力分配器等が挙げられる。
【００５０】
図８は本発明による積層電子部品モジュールの一実施の形態を示す斜視図である。図８（Ａ）に示すように、この実施の形態のモジュールは、コア基板３５およびその上下のビルドアップ層３６からなる積層基板（モジュール）３７にベアチップ３９、半導体素子４０、大容量コンデンサ４１を搭載したものである。
【００５１】
図９（Ａ）は前記コア基板３５の一例を示す透視斜視図、図９（Ｂ）、（Ｃ）はそれぞれその正面図および側面図、図９（Ｄ）はその部分拡大透視斜視図である。この例に示すコア基板３５は、樹脂材料または前記複合材料中に前記製造方法により形成されたコ字形導体６および橋架導体７からなるインダクタンス素子２をその巻芯方向に複数個（図示例は３個）内蔵し、かつ２列設け、また、前記製造方法により形成されたコンデンサ電極８からなる容量素子３も同数（３個）に１列設けてなる。各インダクタンス素子２および容量素子３には他の層の素子や配線等に接続するための引き出し電極４２を有する。前記橋架導体６や電極接続導体９、１０および引き出し電極４２はコア基板３５の表面に露出している。ただし、上面、底面の絶縁層２０、２１は設けられない。なお、前述の実施の形態で示したように、素子２、３間を素子間接続導体１１によって接続する構成としてもよい。
【００５２】
図８（Ｂ）にこのモジュールの内部構造を示す。コア基板３５の内部には、前記製法により作製されたインダクタンス素子２と容量素子３とを含む積層電子部品が内蔵されている。これらのインダクタンス素子２および容量素子３は、モジュール３７の積層方向に対して垂直方向に積層された構造を有する。これらの素子２、３は、コア基板３５の表面導体で構成される引き出し電極４２やビアホール４５およびビルドアップ層３６のビアホール４６および配線パターン４７によってモジュール３７内のその他の素子あるいはコア基板３５内の他の素子、さらにはベアチップ３９等と接続されている。そして、そのコア基板３５をコアとして、上下にビルドアップ層３６の各層３６ａと３６ｂ、次に３６ｃと３６ｄ、次に３６ｅと３６ｆの順に積層していく。
【００５３】
このビルドアップ層の形成の際には、各層３６ａ〜３６ｆに配線パターン４７を形成する。また各層３６ａ〜３６ｆの配線パターン４７は各層に貫通して形成したビアホール４６により接続される。この実施の形態では記載を省略しているが、ビルドアップ層３６内にインダクタンス素子や容量素子あるいは抵抗素子等のパッシブ素子を構成してもよい。
【００５４】
また、このビルドアップ層３６の形成は、一般的プリント基板のビルドアップ工法を用いることができる。また、ビルドアップに限らず、前記インダクタンス素子２および容量素子３を内蔵するコア基板３５と、その他のコア基板およびプリプレグとを積層してモジュールを構成してもよい。また、コア基板３５と他のビルドアップ層３６との導体の接続または他のビルドアップ層３６間の接続はスルーホールやインナービアホール接続により行ってもよい。また、モジュール３７内に複数枚のコア基板３５は設けてもよい。
【００５５】
このように、前記積層体の溝加工によりコ字形導体を形成しかつ橋架導体を形成したインダクタンス素子２あるいはさらに容量素子３をモジュール３７に内蔵することにより、精度の高い狭交差のインダクタンス素子２や容量素子３を有する積層電子部品モジュール３７を得ることができる。また、インダクタンス素子２や容量素子３を含む基板コア基板３５が、樹脂基板または複合材料基板中に１つの基板として含まれるので、チップ部品を埋め込む場合に比較して、製造工程が格段に簡単になり、低コスト化を達成できる。また、精度の高いインダクタンス素子２や容量素子３を内蔵できるので、トリミングレスにすることが可能となり、低コスト化が図れる。
【００５６】
また、インダクタンス素子２の巻芯の方向をモジュールの積層方向に対して直角をなす方向とすることにより、そのインダクタンス素子２は発生磁束が上下のグランド電極やコンデンサ電極（いずれも図示せず）や配線層と交差する度合いが減少し、これらの影響を受けにくくなり、高インダクタンス、高Ｑ特性のインダクタンス素子を内蔵したモジュールを得ることができる。
【００５７】
また、インダクタンス素子２の巻芯方向がモジュールの基板の積層方向に一致すると、コイルのターン数やコンデンサ電極８の層数に制限を受けやすくなるが、基板の面方向に巻芯方向に設定することにより、ターン数や層数の多いインダクタンス素子２や容量素子３を基板内に内蔵することができ、高いインダクタンス値や容量値を確保することができる。
【００５８】
また、前記した理由により、高いインダクタンス値や容量値を確保することができる上、自己共振周波数も非常に高く、他のインダクタンス素子との結合も小さくすることができるので、モジュールの特性を良くすることができる。また、容量素子３についても小さな電極を多層積層する構造が採用できるので、低インダクタンスでかつ低抵抗の容量素子３を構成することができる。これによってもモジュールの特性を大幅に改善することが可能となる。
【００５９】
なお、本発明が適用される具体的なモジュールとしては、移動体通信機器等におけるアンテナスイッチモジュール、フロントエンドモジュール、パワーアンプモジュール、ＶＣＯ、ＰＬＬモジュール、ＴＣＸＯモジュール、ＩＦモジュール、ＲＦモジュール、パワーアンプアイソレータモジュール、アンテナフロントエンドモジュール等が挙げられ、さらに、光ピックアップ、ＤＣ−ＤＣコンバータ、チューナーユニット等に用いることができる。
【００７２】
【発明の効果】
本発明によれば、溝の形成やスリットの形成切断によりインダクタンス素子となるヘリカルコイルや容量素子のコンデンサ電極が形成されるため、量産が容易で、導体パターンのずれが小さく、狭公差のインダクタンス値や容量値の積層電子部品モジュールが得られる。
【００６０】
また、本発明によれば、印刷などによらず、積層体の溝加工やスリット加工によってインダクタンス素子のコ字形導体や容量素子のコンデンサ電極が形成されるため、製造工程が簡略化でき、低コスト化が可能となる。
【００６１】
また、本発明による積層電子部品モジュールは、積層電子部品をモジュールに埋設する場合、インダクタンス素子の巻芯の方向をモジュールの積層方向に対して垂直をなす方向とすることにより、そのインダクタンス素子は発生磁束が上下のグランド電極やコンデンサ電極や配線層と交差する度合いが減少し、上下のグランド層や配線層あるいはコンデンサ電極の影響を受け難く、高いインダクタンス、高いＱ特性が得られる。
【図面の簡単な説明】
【図１】（Ａ）は本発明による積層電子部品モジュールの参考例となる積層電子部品の一例を示す斜視図、（Ｂ）はその内部構成を示す透視斜視図、（Ｃ）はその等価回路図である。
【図２】（Ａ）、（Ｂ）はそれぞれこの例の積層電子部品の縦断面図、横断面図である。
【図３】（Ａ）はこの例の原材料となるシートを示す斜視図、（Ｂ）はそのシートを所定の長さごとに切断したものを示す斜視図、（Ｃ）は（Ｂ）のシートを積層し一体化した積層母材を示す部分斜視図、（Ｄ）は（Ｃ）の積層母材を切断加工した後の素材を示す全体斜視図、（Ｅ）は（Ｄ）の部分拡大斜視図である。
【図４】（Ａ）はこの例の素材に溝およびスリットを形成した状態を示す全体斜視図、（Ｂ）はその部分拡大図である。
【図５】この例において溝およびスリットに絶縁材料を充填した状態を示す素材の部分拡大斜視図である。
【図６】（Ａ）〜（Ｅ）はこの例における素材の表面に形成する導体の形成工程を示す図である。
【図７】（Ａ）〜（Ｃ）は前記素材における端子電極の形成工程を示す図である。
【図８】（Ａ）は本発明による積層電子部品モジュールの一実施の形態を示す斜視図、（Ｂ）はその層構造図である。
【図９】（Ａ）は本実施の形態のモジュールに組み込むコア基板を示す透視斜視図、（Ｂ）、（Ｃ）はそれぞれその正面図および側面図、（Ｄ）はその部分拡大透視斜視図である。
【符号の説明】
１：絶縁体、２：インダクタンス素子、３：容量素子、４：端子電極、５：グランド電極、６：コ字形導体、７：橋架導体、８：コンデンサ電極、９、１０：電極接続導体、１１：素子間接続導体、１２：電極下地導体、１３：絶縁層、１３Ａ：絶縁層、１４：溝、１５：絶縁材料、１６、１８：スリット、１７、１９：絶縁材料、２０、２１：絶縁層、２２：金属箔、２３：積層母材、２４：セット、２５：絶縁層、２６：切断線、２７：素材、２９：シート、３０：下地層、３１：レジスト、３２：穴、３３：切断線、３４：導体、３５：コア基板、３６：ビルドアップ層、３７：モジュール、３９：ベアチップ、４０：半導体素子、４１：大容量コンデンサ、４２：引き出し電極、４５、４６：ビアホール、４７：配線パターン

Claims

樹脂材料または樹脂に機能材料粉末を混合した複合材料でなる層上に導体層を形成してなる基板を積層することにより、素子を内蔵形成した積層電子部品モジュールであって、
前記積層電子部品モジュールは、少なくともインダクタンス素子および容量素子を含む基板を少なくとも１層有し、
前記インダクタンス素子および容量素子を含む基板は、絶縁体と導体とが交互に積層された積層体を素材として作製され、前記積層体の積層方向に対して垂直方向に隣接する素子間は、その間に加工された溝に充填された絶縁材料により隔離され、
前記インダクタンス素子はヘリカルコイルからなり、コイルの1ターン分は４辺のうちの３辺が前記積層体に溝加工を行うことによりコ字形に形成され、
前記加工により積層方向に形成された溝は絶縁材料により充填され、
前記コイルの１ターン分の他の１辺は、前記加工により形成されたコ字形導体の隣接するものの開口端どうしを接続するように、前記溝に充填された絶縁材料上に形成された橋架導体からなり、
前記容量素子は、前記積層体にスリットを加工することにより、前記コイルを構成するコ字形導体と同層をなすように形成された電極と、電極間を接続する導体とからなることを特徴とする積層電子部品モジュール。
請求項１に記載の積層電子部品モジュールにおいて、
前記インダクタンス素子は、その巻芯の方向が、前記積層電子部品モジュールの積層方向に対して直角をなす方向に形成されていることを特徴とする積層電子部品モジュール。