JP2003197427A

JP2003197427A - インダクタンス素子

Info

Publication number: JP2003197427A
Application number: JP2001392940A
Authority: JP
Inventors: Jun Sato; 佐藤　　淳; Minoru Takatani; 稔高谷; Toshiyuki Abe; 寿之阿部
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2001-12-25
Filing date: 2001-12-25
Publication date: 2003-07-11

Abstract

(57)【要約】【課題】電気的特性の狭公差化、高Ｑ値化が得られるイ
ンダクタンス素子を提供することを目的とする。【解決手段】機能材料粉末と樹脂とを混合した複合材料
または樹脂でなる第１の層１に２列にスルーホール８を
形成する。第１の層１の上下面において異なる列のスル
ーホール８、８間を連絡するように導体パターン２、３
を形成する。スルーホール８内導体と導体パターン２、
３と共に第１の層１の面方向にヘリカル状のコイルを構
成する。上下の導体パターン２、３をそれぞれ覆うよう
に前記複合材料または前記樹脂により第２の層４、５を
形成する。コイルの両端に接続してそれぞれ端子電極
６、７を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、機能材料粉末と樹
脂とを混合した複合材料または樹脂を用いて構成される
インダクタンス素子に関する。

【０００２】

【従来の技術】従来のインダクタンス素子の一例とし
て、機能材料粉末と樹脂とを混合した複合材料または樹
脂からなるコア基板の表裏面にフォトリソ工法を用いて
スパイラル状にコイルを形成したものがある。また、他
の従来例として、積層チップインダクタに代表されるよ
うに、１／２〜３／４ターン巻きの導体パターンを多層
積層することにより、積層方向にヘリカル状のコイルを
巻上げたものがある。また、この種のインダクタンス素
子として、特開平１０−２７０２５５号公報や特開平１
１−１５４６１１号公報には、絶縁基体としてフェライ
ト粉末と樹脂の複合材料を用いたものが開示されてい
る。

【０００３】さらに他の従来例として、図８に示すよう
に、コア基板５０の両側に銅箔を張り、フォトリソ工法
を用いて導体パターンを形成すると共に、その両側の導
体パターンを接続し、さらにその両側にプリプレグと銅
箔を重ねて前記導体パターンに接続された導体パターン
を形成することにより、矢印Ｘで示す積層方向に巻上げ
られたヘリカル状のコイル５１を構成し、最後に端子電
極５２を重ねて切断するという工程により製造されるも
のがある。

【０００４】

【発明が解決しようとする課題】前記従来のインダクタ
ンス素子のうち、スパイラル状にコイルを形成したもの
は、フォトリソ工法を用いているので、パターン精度が
高くとれ、インダクタンス値の狭公差化は図れるもの
の、コイル形状がスパイラル状をなすことから、自己共
振周波数とＱ値が低いという問題点がある。

【０００５】一方、前記のように導体パターンを積層方
向に多層積層してヘリカル状のコイルを形成したもの
は、Ｑ値は高くとれるが、多層構造であるため、各層間
の導体パターンの位置合わせを高精度に行うことが困難
であるため、狭公差化が図れないという問題点がある。

【０００６】また、図８に示すように、最初にコア基板
５０を準備するものは、強度を確保する必要上、ガラス
繊維を混入するため、ある程度の厚みを必要とし、この
ため、この中央のコア基板５０の両側の導体間の間隔が
他の部分の間隔より大きくなるため、図示のように、発
生磁束５３がこのコア基板５０の両側で２つに別れ、こ
れがＱ値を低くする原因となる。

【０００７】本発明の目的は、上記の実情に鑑み、電気
的特性の狭公差化、高Ｑ値化が得られるインダクタンス
素子を提供することを目的とする。また本発明は、自己
共振周波数の高周波化が図れるインダクタンス素子を提
供することを他の目的とする。

【０００８】

【課題を解決するための手段】請求項１のインダクタン
ス素子は、機能材料粉末と樹脂とを混合した複合材料ま
たは樹脂でなる第１の層に２列に形成されたスルーホー
ルと、前記第１の層の上下面において異なる列のスルー
ホール間を連絡するように形成されて前記スルーホール
内導体と共に第１の層の面方向にヘリカル状のコイルを
構成する導体パターンと、該上下の導体パターンをそれ
ぞれ覆うように前記複合材料または前記樹脂により形成
された第２の層と、前記コイルの両端に接続してそれぞ
れ設けられた端子電極とからなることを特徴とする。

【０００９】このような構成とすれば、導体パターンは
フォトリソ工法等のようにパターン精度の高い形成工程
によって実現できる上、第１の層（コア基板）の平坦部
に導体パターンが形成されるので、導体パターンの位置
精度が高められ、多層積層による場合のパターンのずれ
による特性のばらつきが少ないため、電気的特性の狭公
差化が達成できる。また、積層工程でヘリカル状コイル
を構成するのではなく、平面的導体パターンの形成によ
ってコイルを構成するので、コイルを短時間で構成でき
る上、電気的特性の狭公差化により、特性調整のための
トリミングが不要となるので、コストダウンが図れる。

【００１０】また、コイルに流れる電流による磁束が第
１の層（コア基板）の面方向に通る構成であり、隣接す
るコイル用導体間の間隔を一定にすることができる上、
前記のように導体パターンの位置精度を高めることがで
き、さらにＱ値の小さい樹脂または複合材料を用いるこ
とが可能であるため、Ｑ値を向上させることができる。

【００１１】請求項２のインダクタンス素子は、機能材
料粉末と樹脂とを混合した複合材料または樹脂でなる第
１の層の互いに対向する２つの側面に導体内蔵のスルー
ホールの切断により形成された導体と、前記第１の層の
上下面において前記対向する側面の導体間を連絡するよ
うに形成されて前記側面の導体と共に第１の層の面方向
にヘリカル状のコイルを構成する導体パターンと、該上
下の導体パターンをそれぞれ覆うように前記複合材料ま
たは前記樹脂により形成された第２の層と、前記コイル
の両端に接続してそれぞれ設けられた端子電極とからな
ることを特徴とする。

【００１２】このように、コイル形成用の導体パターン
を対向する側面間に形成することにより、コイル導体を
長く形成することが可能となり、さらなるＱ値の向上お
よびインダクタンス値の向上が図れる。

【００１３】請求項３のインダクタンス素子は、請求項
１または２において、前記第１の層と第２の層との間
に、前記第１の層および第２の層より低誘電率の第３の
層を設け、該第３の層により前記導体パターンを覆った
ことを特徴とする。

【００１４】このように、低誘電率の第３の層を設ける
ことにより、隣接するコイル導体間の容量結合を防止す
ることができ、自己共振周波数が高くなり、電気的特性
の高周波化が図れる。

【００１５】請求項４のインダクタンス素子は、請求項
１から３までのいずれかにおいて、前記導体パターン
は、シート状に設けられた導体にレーザ加工によってス
リットを設けることにより形成されていることを特徴と
する。

【００１６】このように、コイルの導体パターンをレー
ザ加工によって形成することにより、狭いコイル導体間
隔も形成可能となり、小型化が図れる。

【００１７】

【発明の実施の形態】図１（Ａ）は本発明によるインダ
クタンス素子の一実施の形態を示す断面図、である。図
１（Ａ）において、１は機能材料粉末と樹脂とを混合し
てなる複合材料または樹脂でなる第１の層、２、３はそ
の表裏面に設けられた導体パターンであり、これらの導
体パターン２、３はそれぞれ両端が対応する導体パター
ンの端部に不図示のスルーホール内導体を介して接続さ
れることにより、第１の層１の面方向（紙面における左
右方向）に巻上げられたコイルを構成する。

【００１８】４、５はこれらの導体パターン２、３を覆
うように第１の層１の表裏面に重ねて形成された第２の
層であり、該第２の層４、５も複合材料または樹脂を用
いて形成される。６、７はこの素子の両端に設けられた
端子電極であり、これらの端子電極６、７は、前記導体
パターン２、３やスルーホール導体により構成されるコ
イルの両端に接続される。

【００１９】図２は図１（Ａ）のインダクタンス素子の
製造工程図であり、多数個取りされる素材の各工程にお
いて、それぞれ素子１個分について示している。図２に
おいて、（ａ１）〜（ａ５）は素材の表面を示し、（ｂ
１）〜（ｂ５）は素材の裏面を示し、（ｃ１）〜（ｃ
５）は断面を示す。これらの図は左右に並べた図がそれ
ぞれ対応している。（ｃ２）、（ｃ３）はそれぞれ（ａ
２）、（ａ３）のＥ−Ｅ、Ｆ−Ｆ断面図である。

【００２０】（ａ１）〜（ｃ１）に示す第１の層１に
は、磁性粉末としてのフェライト粉末とエポキシ樹脂と
を混合した複合材料を用い、その硬化後のコア基板の厚
みを０．４ｍｍとした。このコア基板に、（ａ２）〜
（ｃ２）に示すように、レーザ加工により０．０７ｍｍ
の直径のスルーホール８を片側に７個、他側に６個、２
列に並ぶように設けた。

【００２１】次に（ａ３）〜（ｃ３）に示すように、フ
ォトリソ工法を用いて、銅により導体幅０．０４ｍｍ、
厚み０．０４ｍｍの導体パターン２、３を形成する。ま
た、スルーホール８内にも銅をめっきにより形成し、こ
れにより第１の層１の面方向に巻上げられたヘリカル状
のコイルを構成した。

【００２２】次に（ａ４）〜（ｃ４）に示すように、磁
性粉末としてのフェライト粉末とエポキシ樹脂とを混合
した複合材料をコア基板（第１の層）１の表裏面に印刷
して覆い、硬化させた後、（ａ５）〜（ｃ５）に示すよ
うに端子電極６、７を設けた。

【００２３】図３は前記端子電極６、７の形成工程を素
子２個分の領域について示す図である。図３（Ａ）に示
すように、前述のように第２の層４、５を設けた素材９
において、点線で示す前記導体パターン２、３やスルー
ホール８からなる素子形成領域１０の両側にダイサーあ
るいはレーザによりスリット１１を設ける。

【００２４】次に図３（Ｂ）に示すように、スリット１
１以外の部分にレジスト１２を塗布し、スリット１１内
を含めて無電解メッキにより薄く銅膜を形成した後、レ
ジスト１２を塗布した領域以外に電解メッキにより銅膜
を厚く形成する。その後、スリット１１を形成した部分
にあたる縦の切断線１３ａと、前記コイルの形成領域の
両側に位置する横の切断線１３ｂに沿って切断すること
により、個々のチップを得る。

【００２５】図４は前述のようにして、縦横の寸法が
０．８ｍｍ×１．６ｍｍ、厚みが０．６５ｍｍのチップ
を構成したものについて、周波数（ｆ）−インピーダン
ス（Ｚ）特性を測定した結果を、「本発明１」で示す曲
線として、同様の寸法に構成した図８の「従来例」で示
す曲線と比較して示す。また、表１は１ＧＨｚにおける
インピーダンス値（Ｚ値）と、インピーダンス値のばら
つき（変動係数）と、自己共振周波数を示す。

【００２６】

【表１】

【００２７】図４および表１から分かるように、本発明
による場合、ほぼ１ＧＨｚ弱以上の周波数帯域におい
て、従来例より大きなインピーダンス値（インダクタン
ス値）が得られる。また、表１から分かるように、イン
ピーダンス値のばらつきが大幅に小さくなり、電気的特
性の狭公差化が達成できる。このように、電気的特性の
狭公差化により、特性調整のためのトリミングが不要と
なるとともに、コイルを平面上に短時間で構成できるの
で、コストダウンが図れる。

【００２８】また、コイルに流れる電流による磁束が第
１の層１の面方向に通る構成であり、隣接するコイル用
導体間の間隔を一定にすることができる上、前記のよう
に導体パターン２、３の位置精度を高めることができ、
さらにＱ値の小さい樹脂または複合材料を用いることが
可能であるため、Ｑ値を向上させることができる。

【００２９】なお、図１（Ａ）、図２、図３に示した構
造、製造工程を同一とし、第１の層１と第２の層４、５
の材料を、誘電体粉末としてのシリカ粉末とビニルベン
ジル樹脂とを混合した低誘電率複合材料に換えて製造し
たインダクタンス素子を作製した。

【００３０】このようなインダクタンス素子は、前記例
と同様にインダクタンス特性が狭公差化される。また、
低誘電率の複合材料により素子を構成したので、自己共
振周波数がより高くなる。また、ビニルベンジル樹脂が
エポキシ樹脂より誘電損失が小さいため、高Ｑ特性のイ
ンダクタンス素子を得ることができる。

【００３１】図１（Ｂ）は本発明によるインダクタンス
素子の他の実施の形態を示す断面図、図５はその製造工
程を示す図である。本実施の形態においては、図１
（Ｂ）に示すように、前記第１の層１と第２の層４、５
との間に、前記第１の層１および第２の層４、５より低
誘電率の第３の層１４、１５を設け、該第３の層１４、
１５により前記導体パターン２、３を覆ったものであ
る。

【００３２】図５の工程図において、（ａ１）〜（ａ
６）は素材の表面を示し、（ｂ１）〜（ｂ６）は素材の
裏面を示し、（ｃ１）〜（ｃ６）は断面を示す。図５の
実施の形態においては、第１の層１に磁性粉末としての
フェライト粉末とエポキシ樹脂とを混合した複合材料を
用い、その硬化後のコア基板の厚みを０．４ｍｍとし
た。このコア基板に、（ａ２）〜（ｃ２）に示すよう
に、レーザ加工により０．０７ｍｍの直径のスルーホー
ル８を前述の場合と同様に片側に７個、他側に６個、２
列に並ぶように設けた。

【００３３】次に（ａ３）〜（ｃ３）に示すように、フ
ォトリソ工法を用いて、銅により導体幅０．０４ｍｍ、
厚み０．０４ｍｍの導体パターン２、３を形成する。ま
た、スルーホール８内にも銅をめっきにより形成し、こ
れにより第１の層１の面方向に巻上げられたヘリカル状
のコイルを構成した。

【００３４】次に（ａ４）〜（ｃ４）に示すように、低
誘電率複合材料としてのシリカ粉末とビニルベンジル樹
脂との混合材料を前記導体パターン２、３を覆うように
印刷し、乾燥することにより、第３の層１４、１５を形
成した。

【００３５】次に（ａ５）〜（ｃ５）に示すように、磁
性粉末としてのフェライト粉末とエポキシ樹脂とを混合
した複合材料をコア基板（第１の層）１およびの表裏面
に印刷して覆い、硬化させた後、（ａ６）〜（ｃ６）に
示すように、図３に示した工程により端子電極６、７を
設けた。

【００３６】このような構造とすれば、第３の層１４、
１５が低誘電率であることから、導体パターン２、３の
隣接する導体間の容量結合が低減されるため、図４と表
１に「本発明２」として示すように、自己共振周波数が
高くなり、かつより高い周波数帯域まで高いインピーダ
ンス値を得ることが可能となった。

【００３７】図６は本発明によるインダクタンス素子そ
の他の実施の形態を示す製造工程図である。図６におい
ても、（ａ１）〜（ａ５）は素材の表面を示し、（ｂ
１）〜（ｂ５）は素材の裏面を示し、（ｃ１）〜（ｃ
５）は断面を示す。本実施の形態が図３のものと異なる
点は、スルーホール８Ａを楕円形状（長孔でもよい）に
して対向する両側面となる箇所（すなわち図３に示す素
材９の切断線１３ｂに沿って切断される箇所）に複数個
ずつ形成し、そのスルーホール８Ａの内部に銅をメッキ
により形成すると共に、スルーホール８Ａ、８Ａ間を接
続するように導体パターン２Ａ、３Ａを設けてコイルを
構成したものである。素材の切断により、スルーホール
８Ａはその中央部で切断されるため、チップ状態では側
面電極１６として残る。この場合も、層１、４、５の材
料としては、前記磁性粉末または誘電体粉末と樹脂との
混合材料を用いることができ、また、図５のように第３
の層１４、１５を設ける構造にも適用できる。

【００３８】このように構成すれば、特性の狭公差化は
勿論のこと、導体パターン２Ａ、３Ａを長くすることが
できるので、高いインダクタンス値が得られ、高いＱ値
のインダクタンス素子が得られる。また、シリカ粉末と
ビニルベンジル樹脂との混合材料を層１、４、５に用い
ることにより、高い共振周波数のものが得られる。図５
に示したような第３の層１４、１５を有する構造を図６
のインダクタンス素子にも適用することができる。

【００３９】図７は本発明によるインダクタンス素子の
他の実施の形態を示す製造工程図である。図７におい
て、（ａ１）〜（ａ６）は素材の表面を示し、（ｂ１）
〜（ｂ６）は素材の裏面を示し、（ｃ１）〜（ｃ６）は
断面を示す。図７の実施の形態が図２のものと異なる点
は、（ａ３）〜（ｃ３）に示すように、コア基板１の表
裏面にフォトリソ工法またはエッチングにより平板状の
導体パターン１７、１８を形成した後、（ａ４）〜（ｃ
４）に示すように、レーザ加工により切り込み１９、２
０を入れて導体パターン２、３を形成したことにある。

【００４０】このようにレーザ加工によって導体パター
ン２、３を形成すれば、導体パターンの間隔を狭くでき
るため、インダクタンス値、Ｑ値ともに高くすることが
できる。なお、図５、図６の構造を図７のインダクタン
ス素子にも適用することができる。

【００４１】本発明を実施する場合、樹脂としては、前
記のもの以外に、ＢＴレジン、ポリイミド樹脂、フェノ
ール樹脂、フッ素樹脂あるいはその他の樹脂を用いるこ
とができる。また、樹脂または複合材料中には、必要に
応じて補強のためのガラス繊維を設けてもよい。また、
導体パターン２、３の形成は、フォトリソ工法やエッチ
ング以外にスパッタリングやＣＶＤ等によっても形成す
ることができる。また、複合材料に混合する機能材料と
しては、フェライトやシリカ以外のガラス系セラミッ
ク、フォルステライト系セラミック、チタン酸系セラミ
ック等の粉末を使用することができる。

【００４２】

【発明の効果】請求項１によれば、第１の層（コア基
板）の平坦部にフォトリソ法等により導体パターンが形
成されるので、電気的特性の狭公差化が達成できる。ま
た、積層工程でヘリカル状コイルを構成するのではな
く、平面的導体パターンの形成によってコイルを構成す
るので、コイルを短時間で構成できる上、電気的特性の
狭公差化により、特性調整のためのトリミングが不要と
なるので、コストダウンが図れる。

【００４３】また、前記のように導体パターンの位置精
度を高めることができる上、Ｑ値の小さい樹脂または複
合材料を用いることが可能であるため、Ｑ値を向上させ
ることができる。

【００４４】請求項２によれば、コイル形成用の導体パ
ターンを対向する側面間に形成することにより、コイル
導体を長く形成することが可能となり、さらなるＱ値の
向上およびインダクタンス値の向上が図れる。

【００４５】請求項３によれば、低誘電率の第３の層を
設けたので、隣接するコイル導体間の容量結合を防止す
ることができ、自己共振周波数が高くなり、電気的特性
の高周波化が図れる。

【００４６】請求項４によれば、コイルの導体パターン
をレーザ加工によって形成することにより、狭いコイル
導体間隔も形成可能となり、小型化が図れる。

【図面の簡単な説明】

【図１】（Ａ）、（Ｂ）はそれぞれ本発明によるインダ
クタンス素子の実施の形態を示す断面図である。

【図２】図１（Ａ）のインダクタンス素子の製造工程図
である。

【図３】図１（Ａ）のインダクタンス素子の端子電極の
形成工程図である。

【図４】従来のインダクタンス素子と本発明のインダク
タンス素子の周波数特性を対比して示す図である。

【図５】図１（Ｂ）のインダクタンス素子の製造工程図
である。

【図６】本発明のインダクタンス素子の他の実施の形態
を示す製造工程図である。

【図７】本発明のインダクタンス素子の他の実施の形態
を示す製造工程図である。

【図８】従来のインダクタンス素子の断面図である。

【符号の説明】

１：第１の層、２、２Ａ、３、３Ａ：導体パターン、
４、５：第２の層、６、７：端子電極、８、８Ａ：スル
ーホール、９：素材、１０：素子形成領域、１１：スリ
ット、１２：レジスト、１３ａ、１３ｂ：切断線、１
４、１５：第３の層、１６：側面導体、１７、１８：導
体パターン、１９、２０：スリット

───────────────────────────────────────────────────── フロントページの続き (72)発明者阿部寿之東京都中央区日本橋一丁目13番１号ティ −ディ−ケイ株式会社内Ｆターム(参考） 5E070 AA01 CC10

Claims

【特許請求の範囲】

【請求項１】機能材料粉末と樹脂とを混合した複合材料
または樹脂でなる第１の層に２列に形成されたスルーホ
ールと、前記第１の層の上下面において異なる列のスルーホール
間を連絡するように形成されて前記スルーホール内導体
と共に第１の層の面方向にヘリカル状のコイルを構成す
る導体パターンと、該上下の導体パターンをそれぞれ覆うように前記複合材
料または前記樹脂により形成された第２の層と、前記コイルの両端に接続してそれぞれ設けられた端子電
極とからなることを特徴とするインダクタンス素子。
【請求項２】機能材料粉末と樹脂とを混合した複合材料
または樹脂でなる第１の層の互いに対向する２つの側面
に、導体内蔵のスルーホールの切断により形成された導
体と、前記第１の層の上下面において前記対向する側面の導体
間を連絡するように形成されて前記側面の導体と共に第
１の層の面方向にヘリカル状のコイルを構成する導体パ
ターンと、該上下の導体パターンをそれぞれ覆うように前記複合材
料または前記樹脂により形成された第２の層と、前記コイルの両端に接続してそれぞれ設けられた端子電
極とからなることを特徴とするインダクタンス素子。
【請求項３】請求項１または２に記載のインダクタンス
素子において、前記第１の層と第２の層との間に、前記第１の層および
第２の層より低誘電率の第３の層を設け、該第３の層に
より前記導体パターンを覆ったことを特徴とするインダ
クタンス素子。
【請求項４】請求項１から３までのいずれかに記載のイ
ンダクタンス素子において、前記導体パターンは、シート状に設けられた導体にレー
ザ加工によってスリットを設けることにより形成されて
いることを特徴とするインダクタンス素子。