JPH11176639A - 平面型インダクタおよび平面型トランス - Google Patents
平面型インダクタおよび平面型トランスInfo
- Publication number
- JPH11176639A JPH11176639A JP34254097A JP34254097A JPH11176639A JP H11176639 A JPH11176639 A JP H11176639A JP 34254097 A JP34254097 A JP 34254097A JP 34254097 A JP34254097 A JP 34254097A JP H11176639 A JPH11176639 A JP H11176639A
- Authority
- JP
- Japan
- Prior art keywords
- planar
- coil
- thin film
- film
- magnetic thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】コイル膜厚を厚くしてコイル部の損失、とりわ
け直流損失を低減し、かつ製造の容易な平面型インダク
タおよび平面型トランスを提供する。 【解決手段】シリコンウェハ１１上に絶縁膜１３ａを介
して磁性薄膜１４を堆積し、更に絶縁膜１３ｂで覆った
上に、中間絶縁膜１６を積層し、その中間絶縁膜１６に
溝を形成し、コイル導体１７を埋め込む。その平面コイ
ルと面対称となるように他方の基板上に形成された平面
コイルとをコイル面同士が電気的に接続されるように重
ね合わされる。
け直流損失を低減し、かつ製造の容易な平面型インダク
タおよび平面型トランスを提供する。 【解決手段】シリコンウェハ１１上に絶縁膜１３ａを介
して磁性薄膜１４を堆積し、更に絶縁膜１３ｂで覆った
上に、中間絶縁膜１６を積層し、その中間絶縁膜１６に
溝を形成し、コイル導体１７を埋め込む。その平面コイ
ルと面対称となるように他方の基板上に形成された平面
コイルとをコイル面同士が電気的に接続されるように重
ね合わされる。
Description
【０００１】
【発明の属する技術分野】本発明は、電気的エネルギー
と磁気的エネルギーとの変換作用をもつ、インダクタ、
トランス等の磁気誘導部品に関する。
と磁気的エネルギーとの変換作用をもつ、インダクタ、
トランス等の磁気誘導部品に関する。
【０００２】
【従来の技術】近年、インダクタ、トランスに代表され
る磁気誘導部品の小型化要求が高まってきている。その
理由として、電子情報機器、携帯用各種電子機器の小型
軽量化に伴い、電源の小型軽量化が不可欠となってきて
いることが挙げられる。高品質の電源を得るための電源
回路方式や、その中で用いられる制御用ＩＣ、スイッチ
ング素子、整流素子等の能動素子の技術的進歩が著しい
中で、これら電源回路の中に用いられるコイル、トラン
ス、コンデンサ等の受動素子が占める容積の問題が浮き
彫りにされてきている。特にインダクタやトランス等の
磁気誘導部品は、集積回路と比べると体積が非常に大き
いために、電子機器の小形化を図る上で最大の隘路にな
っている。
る磁気誘導部品の小型化要求が高まってきている。その
理由として、電子情報機器、携帯用各種電子機器の小型
軽量化に伴い、電源の小型軽量化が不可欠となってきて
いることが挙げられる。高品質の電源を得るための電源
回路方式や、その中で用いられる制御用ＩＣ、スイッチ
ング素子、整流素子等の能動素子の技術的進歩が著しい
中で、これら電源回路の中に用いられるコイル、トラン
ス、コンデンサ等の受動素子が占める容積の問題が浮き
彫りにされてきている。特にインダクタやトランス等の
磁気誘導部品は、集積回路と比べると体積が非常に大き
いために、電子機器の小形化を図る上で最大の隘路にな
っている。
【０００３】これら磁気誘導部品の小型化に対する今後
の方向としては、チップ部品として限りなく小さくし、
面実装により電源全体を小さくする方向と、シリコン基
板上に薄膜で形成する方向の二つが考えられる。何れの
場合においても、電磁変換効率の向上と、電磁干渉の防
止が大きな課題である。電磁変換効率の向上という点で
は、例えば特開平１−１５１２１１号公報に、セラミッ
ク基板の捲線を、積層して小型化を狙ったトランスの例
が開示されている。一方例えば、特開平２−２７５６０
６号公報に平面インダクタと称するコイル導体を平面上
でスパイラル状に形成した薄膜インダクタや同様の薄膜
トランスが開示されている。これらの従来技術からもわ
かるように、電子装置の全体構造を小形化し、かつ面実
装等の組み立ての手間を極力省いて合理化できる点で
は、後者の方向が有利であると考えられる。
の方向としては、チップ部品として限りなく小さくし、
面実装により電源全体を小さくする方向と、シリコン基
板上に薄膜で形成する方向の二つが考えられる。何れの
場合においても、電磁変換効率の向上と、電磁干渉の防
止が大きな課題である。電磁変換効率の向上という点で
は、例えば特開平１−１５１２１１号公報に、セラミッ
ク基板の捲線を、積層して小型化を狙ったトランスの例
が開示されている。一方例えば、特開平２−２７５６０
６号公報に平面インダクタと称するコイル導体を平面上
でスパイラル状に形成した薄膜インダクタや同様の薄膜
トランスが開示されている。これらの従来技術からもわ
かるように、電子装置の全体構造を小形化し、かつ面実
装等の組み立ての手間を極力省いて合理化できる点で
は、後者の方向が有利であると考えられる。
【０００４】コイル導体を平面上でスパイラル状に形成
した平面インダクタンスと称する特開平２−２７５６０
６号公報の技術は本質は個別素子であるが、チップへの
搭載に適する。しかし、これはポリイミドフィルムの両
面に銅のコイルを形成したものであり、しかも、銅コイ
ルの断面積は、３５μｍ×２５０μｍ、コイルのピッチ
５００μｍというような、通常の集積回路の寸法を遙か
に越えたものであって、数〜１０ｍｍ角の小形チップに
集積回路とモノリシック化する（一体に作り込む）には
無理がある。
した平面インダクタンスと称する特開平２−２７５６０
６号公報の技術は本質は個別素子であるが、チップへの
搭載に適する。しかし、これはポリイミドフィルムの両
面に銅のコイルを形成したものであり、しかも、銅コイ
ルの断面積は、３５μｍ×２５０μｍ、コイルのピッチ
５００μｍというような、通常の集積回路の寸法を遙か
に越えたものであって、数〜１０ｍｍ角の小形チップに
集積回路とモノリシック化する（一体に作り込む）には
無理がある。
【０００５】近年、磁気誘導部品の小形化の要求に応え
て、半導体技術の適用により、半導体基板上に磁気誘導
部品を搭載した例も報告されている。発明者の同僚も特
願平８−１４９６２６において、そのような平面型磁気
誘導部品を考案した。図９（ａ）ないし（ｃ）は、その
提案に記載された平面型インダクタのコイル導体の製造
工程部分を工程順に示した部分断面図である。
て、半導体技術の適用により、半導体基板上に磁気誘導
部品を搭載した例も報告されている。発明者の同僚も特
願平８−１４９６２６において、そのような平面型磁気
誘導部品を考案した。図９（ａ）ないし（ｃ）は、その
提案に記載された平面型インダクタのコイル導体の製造
工程部分を工程順に示した部分断面図である。
【０００６】表面に酸化膜２が形成されたシリコンウェ
ハ１上に磁性薄膜４を積層し、更に絶縁膜３で覆った上
に、メッキの核となる例えば白金核５を薄く島状に蒸着
する［図９（ａ）］。中間絶縁膜６となる感光性ポリイ
ミドを、コイル導体の高さであるｔc の厚さに形成する
フォトマスクを使用して露光、現像をおこない、幅
ｄ、間隔ｓの溝を形成する［同図（ｂ）］。
ハ１上に磁性薄膜４を積層し、更に絶縁膜３で覆った上
に、メッキの核となる例えば白金核５を薄く島状に蒸着
する［図９（ａ）］。中間絶縁膜６となる感光性ポリイ
ミドを、コイル導体の高さであるｔc の厚さに形成する
フォトマスクを使用して露光、現像をおこない、幅
ｄ、間隔ｓの溝を形成する［同図（ｂ）］。
【０００７】ポリイミドのキュア後、溝内にメッキによ
りコイル導体７となる銅を充填する［同図（ｃ）］。こ
の後、コイル導体７および中間絶縁膜６の上に絶縁膜を
介して磁性薄膜を堆積して、断面がｔc ×ｄ、間隔がｓ
のコイルが形成される。この方法は、マイクロマシーニ
ング技術の中でもおこなわれている方法である。［ＬＩ
ＧＡプロセスとよばれるものなど、例えば Menz, W. et
al, Proc. IEEE Micro Mechanical Systems Workshop
s, p.69,(1991) ］
りコイル導体７となる銅を充填する［同図（ｃ）］。こ
の後、コイル導体７および中間絶縁膜６の上に絶縁膜を
介して磁性薄膜を堆積して、断面がｔc ×ｄ、間隔がｓ
のコイルが形成される。この方法は、マイクロマシーニ
ング技術の中でもおこなわれている方法である。［ＬＩ
ＧＡプロセスとよばれるものなど、例えば Menz, W. et
al, Proc. IEEE Micro Mechanical Systems Workshop
s, p.69,(1991) ］
【０００８】
【発明が解決しようとする課題】コイルを前記の特開平
２−２７５６０６号公報の例のように大きくしなければ
ならない理由の一つに、Ｑ（＝ωＬ／Ｒ）値を高くでき
ないすなわち、電磁変換効率の向上が困難である点が挙
げられる。ここでωは角周波数、Ｌはインダクタンス、
Ｒは抵抗である。
２−２７５６０６号公報の例のように大きくしなければ
ならない理由の一つに、Ｑ（＝ωＬ／Ｒ）値を高くでき
ないすなわち、電磁変換効率の向上が困難である点が挙
げられる。ここでωは角周波数、Ｌはインダクタンス、
Ｒは抵抗である。
【０００９】すなわち、従来から磁気誘導部品を小形化
するには、先ず電子装置の動作周波数を上げて、小さな
インダクタンス値でも所定のＱ値が得られるようにして
いるが、１ＭＨｚ以上の周波数領域では、磁気回路やコ
イル内の高周波損失のために磁気誘導部品のインダクタ
ンス値Ｌが飽和し、抵抗値Ｒが増加するので、動作周波
数を上げると、Ｑ値が飽和ないし逆に減少してくる。こ
のため、動作周波数を上げてもＱ値を所定レベルに維持
するために磁気誘導部品の体積を小さくできなくなって
くる。特開平２−２７５６０６号公報の平面インダクタ
ンスにおいて、銅コイルを大きくした理由の一つは、Ｑ
値を高くするためであった。
するには、先ず電子装置の動作周波数を上げて、小さな
インダクタンス値でも所定のＱ値が得られるようにして
いるが、１ＭＨｚ以上の周波数領域では、磁気回路やコ
イル内の高周波損失のために磁気誘導部品のインダクタ
ンス値Ｌが飽和し、抵抗値Ｒが増加するので、動作周波
数を上げると、Ｑ値が飽和ないし逆に減少してくる。こ
のため、動作周波数を上げてもＱ値を所定レベルに維持
するために磁気誘導部品の体積を小さくできなくなって
くる。特開平２−２７５６０６号公報の平面インダクタ
ンスにおいて、銅コイルを大きくした理由の一つは、Ｑ
値を高くするためであった。
【００１０】Ｑ値を高くするためには、ωを高くするこ
とは勿論であるが、Ｌの値をなるべく大きく、Ｒの値を
なるべく小さくする必要がある。Ｌの値は、コイルのタ
ーン数、すなわちコイルのサイズにほぼ比例するため、
小型化の方向とは逆になり制限がある。残されたＱ値の
向上策は、Ｒ値をなるべく小さくすることである。Ｒの
値をなるべく小さくするという点からもターン数、すな
わちコイルのサイズは、なるべく小さくおさえるべきで
ある。
とは勿論であるが、Ｌの値をなるべく大きく、Ｒの値を
なるべく小さくする必要がある。Ｌの値は、コイルのタ
ーン数、すなわちコイルのサイズにほぼ比例するため、
小型化の方向とは逆になり制限がある。残されたＱ値の
向上策は、Ｒ値をなるべく小さくすることである。Ｒの
値をなるべく小さくするという点からもターン数、すな
わちコイルのサイズは、なるべく小さくおさえるべきで
ある。
【００１１】Ｒは、直流抵抗と、交流抵抗成分とに分け
られる。交流抵抗成分としては磁性膜に絡む渦電流成分
やヒステリシス成分などのいわゆる鉄損、および交流磁
界がコイル導体を横切ることによってコイル導体中を流
れる電流を偏在させて生ずる磁気誘導型銅損がある。高
周波化に伴い、このような交流抵抗成分の低減が不可欠
である。
られる。交流抵抗成分としては磁性膜に絡む渦電流成分
やヒステリシス成分などのいわゆる鉄損、および交流磁
界がコイル導体を横切ることによってコイル導体中を流
れる電流を偏在させて生ずる磁気誘導型銅損がある。高
周波化に伴い、このような交流抵抗成分の低減が不可欠
である。
【００１２】一般に、コイルの直流抵抗を低くするため
には、抵抗率の低い導体材料の選択と、コイル長を短く
すること、コイル断面積を大きくすることが考えられ
る。抵抗率の低い導体材料の選択は限られており、抵抗
率の点で銅を用いるのが一般的である。コイル長につい
ては、一定のＬを得るためには、ある程度の長さが必要
であり、制約がある。残りは、コイル断面積を大きくす
ることである。
には、抵抗率の低い導体材料の選択と、コイル長を短く
すること、コイル断面積を大きくすることが考えられ
る。抵抗率の低い導体材料の選択は限られており、抵抗
率の点で銅を用いるのが一般的である。コイル長につい
ては、一定のＬを得るためには、ある程度の長さが必要
であり、制約がある。残りは、コイル断面積を大きくす
ることである。
【００１３】前述の磁気誘導型銅損を考慮すると、コイ
ル幅はなるべく狭い方が良いため、結局のところコイル
厚を厚くする以外に方策は無い。前項の製造方法の場
合、コイル厚はメッキマスク（例えば感光性ポリイミ
ド）の厚さで決まる。コイル厚を厚くしようと思えば、
感光性ポリイミドを厚く塗布し、指向性の良い光源（Ｓ
ＯＲ光など）で露光しなければならない。
ル幅はなるべく狭い方が良いため、結局のところコイル
厚を厚くする以外に方策は無い。前項の製造方法の場
合、コイル厚はメッキマスク（例えば感光性ポリイミ
ド）の厚さで決まる。コイル厚を厚くしようと思えば、
感光性ポリイミドを厚く塗布し、指向性の良い光源（Ｓ
ＯＲ光など）で露光しなければならない。
【００１４】しかし、そのような方法で際限無く厚いコ
イルが実現できるわけではない。例えばメッキ厚が厚く
なると、メッキ膜中の応力が大きく、基板としたシリコ
ンウェハが反るなどの問題が生じる。シリコン基板の反
りは、実際のプロセス上では大きな問題であり、例え
ば、パターン形成やチップ化などの後工程に支障を来す
ことになる。このため実際には、直径４インチのシリコ
ンウェハ上に厚さが３０μｍ以上のコイル導体をもつ磁
気誘導部品を作ることは極めて困難である。
イルが実現できるわけではない。例えばメッキ厚が厚く
なると、メッキ膜中の応力が大きく、基板としたシリコ
ンウェハが反るなどの問題が生じる。シリコン基板の反
りは、実際のプロセス上では大きな問題であり、例え
ば、パターン形成やチップ化などの後工程に支障を来す
ことになる。このため実際には、直径４インチのシリコ
ンウェハ上に厚さが３０μｍ以上のコイル導体をもつ磁
気誘導部品を作ることは極めて困難である。
【００１５】このような現状に立脚して、本発明は集積
回路等の半導体装置のチップ上に直接作り込むに適した
薄膜積層構造をもち、コイル膜厚を厚くしてコイル部の
損失、とりわけ直流損失を低減し、かつ製造の容易な平
面型インダクタおよび平面型トランスを提供することを
目的とする。
回路等の半導体装置のチップ上に直接作り込むに適した
薄膜積層構造をもち、コイル膜厚を厚くしてコイル部の
損失、とりわけ直流損失を低減し、かつ製造の容易な平
面型インダクタおよび平面型トランスを提供することを
目的とする。
【００１６】
【課題を解決するための手段】上記課題解決のため本発
明の平面型インダクタは、一方の基板上に形成された平
面コイルと、その平面コイルと面対称となるように他方
の基板上に形成された平面コイルとをコイル面同士が電
気的に接続されるように重ね合わされた構造であるもの
とする。
明の平面型インダクタは、一方の基板上に形成された平
面コイルと、その平面コイルと面対称となるように他方
の基板上に形成された平面コイルとをコイル面同士が電
気的に接続されるように重ね合わされた構造であるもの
とする。
【００１７】そのようにすれば、これまでの製造限界の
二倍の厚さのコイル導体を、プロセス上の問題も無く容
易に実現できる。特に、それぞれの基板と平面コイルと
の間に高透磁率の磁性薄膜を有するものとする。そのよ
うにすれば、磁束密度が高められ、磁束を有効に収束で
きる。
二倍の厚さのコイル導体を、プロセス上の問題も無く容
易に実現できる。特に、それぞれの基板と平面コイルと
の間に高透磁率の磁性薄膜を有するものとする。そのよ
うにすれば、磁束密度が高められ、磁束を有効に収束で
きる。
【００１８】また、一方の基板上に磁性薄膜が敷かれ、
その磁性薄膜上に絶縁層を介して形成された第一の平面
コイルと、その平面コイルと面対称となるように他方の
基板上に磁性薄膜と絶縁層を介して形成された第二の平
面コイルとのコイル面同士が絶縁膜を介して重ね合わさ
れ、第一と第二の平面コイルの入、出力端子がそれぞれ
接続された構造とすることもできる。
その磁性薄膜上に絶縁層を介して形成された第一の平面
コイルと、その平面コイルと面対称となるように他方の
基板上に磁性薄膜と絶縁層を介して形成された第二の平
面コイルとのコイル面同士が絶縁膜を介して重ね合わさ
れ、第一と第二の平面コイルの入、出力端子がそれぞれ
接続された構造とすることもできる。
【００１９】そのようにすれば、これまでの製造限界の
二倍の厚さのコイル導体に相当する平面型インダクタを
実現できるだけでなく、コイル導体を分割したことによ
り、渦電流損を低減できる。更に本発明の平面型トラン
スは、一方の基板上に磁性薄膜が敷かれ、その磁性薄膜
上に絶縁層を介して形成された第一の平面コイルと、そ
の平面コイルと面対称となるように他方の基板上に磁性
薄膜と絶縁層を介して形成された第二の平面コイルとの
コイル面同士が絶縁膜を介して重ね合わされ、第一と第
二の平面コイルの入、出力端子が電気的に分離され、そ
れぞれが１次および２次側の端子を構成するものとす
る。
二倍の厚さのコイル導体に相当する平面型インダクタを
実現できるだけでなく、コイル導体を分割したことによ
り、渦電流損を低減できる。更に本発明の平面型トラン
スは、一方の基板上に磁性薄膜が敷かれ、その磁性薄膜
上に絶縁層を介して形成された第一の平面コイルと、そ
の平面コイルと面対称となるように他方の基板上に磁性
薄膜と絶縁層を介して形成された第二の平面コイルとの
コイル面同士が絶縁膜を介して重ね合わされ、第一と第
二の平面コイルの入、出力端子が電気的に分離され、そ
れぞれが１次および２次側の端子を構成するものとす
る。
【００２０】そのようにすれば、これまでの製造限界の
二倍の厚さのコイル導体をもつ平面型トランスを、プロ
セス上の問題も無く容易に実現できる。
二倍の厚さのコイル導体をもつ平面型トランスを、プロ
セス上の問題も無く容易に実現できる。
【００２１】
【発明の実施の形態】以下、実施例を参照しながら本発
明の実施の形態を詳細に説明する。 ［実施例１］図１は、本発明第一の実施例（以下実施例
１と記す。以下同様）の平面型インダクタのおよそ半分
の部分断面図である。
明の実施の形態を詳細に説明する。 ［実施例１］図１は、本発明第一の実施例（以下実施例
１と記す。以下同様）の平面型インダクタのおよそ半分
の部分断面図である。
【００２２】図１において、シリコンウェハ２１上に酸
化膜２２とポリイミドからなる絶縁膜２３を介して、Ｃ
ｏＨｆＴａＰｄの磁性薄膜２４が積層されており、その
磁性薄膜２４を覆うポリイミドからなる絶縁膜２３の上
に、コイルが形成されている。図では、コイルの断面の
コイル導体２７および１７と、その間のポリイミドの中
間絶縁膜２６および１６の断面が示されている。コイル
導体２７および１７は、インジウム半田１８で接合され
ている。コイル導体１７と中間絶縁膜１６との上には、
ポリイミドの絶縁膜１３を介してＣｏＨｆＴａＰｄの磁
性薄膜１４が積層され、更にその上をポリイミドの絶縁
膜１３が覆っている。２９ａは、コイル導体２７と接続
導体２９ｂで接続されたリード接続のための電極であ
る。図示されない左側部分は、中心線Ａ−Ａについてほ
ぼ対称であるが、もう一つの電極が導体コイル２７の中
央部から取り出されている点が違っている。
化膜２２とポリイミドからなる絶縁膜２３を介して、Ｃ
ｏＨｆＴａＰｄの磁性薄膜２４が積層されており、その
磁性薄膜２４を覆うポリイミドからなる絶縁膜２３の上
に、コイルが形成されている。図では、コイルの断面の
コイル導体２７および１７と、その間のポリイミドの中
間絶縁膜２６および１６の断面が示されている。コイル
導体２７および１７は、インジウム半田１８で接合され
ている。コイル導体１７と中間絶縁膜１６との上には、
ポリイミドの絶縁膜１３を介してＣｏＨｆＴａＰｄの磁
性薄膜１４が積層され、更にその上をポリイミドの絶縁
膜１３が覆っている。２９ａは、コイル導体２７と接続
導体２９ｂで接続されたリード接続のための電極であ
る。図示されない左側部分は、中心線Ａ−Ａについてほ
ぼ対称であるが、もう一つの電極が導体コイル２７の中
央部から取り出されている点が違っている。
【００２３】この実施例１の平面型インダクタは、コイ
ル導体１７と中間絶縁膜１６から上の上部チップＣh
と、コイル導体２７と中間絶縁膜２６から下の下部チッ
プＣｌとが接合されたものである。図２（ａ）ないし
（ｆ）および図３（ａ）ないし（ｄ）は、実施例１のイ
ンダクタの上部チップＣh の製造方法を説明するための
製造工程順の部分断面図である。以下、その製造方法に
ついて工程順に説明する。
ル導体１７と中間絶縁膜１６から上の上部チップＣh
と、コイル導体２７と中間絶縁膜２６から下の下部チッ
プＣｌとが接合されたものである。図２（ａ）ないし
（ｆ）および図３（ａ）ないし（ｄ）は、実施例１のイ
ンダクタの上部チップＣh の製造方法を説明するための
製造工程順の部分断面図である。以下、その製造方法に
ついて工程順に説明する。
【００２４】Ｓｉ基板（直径４インチ）１１上に絶縁膜
１３ａとしてポリイミドを３μｍ塗布し、キュアする
［図１（ａ）］。ＣｏＨｆＴａＰｄの磁性薄膜１４をス
パッタ法で３μｍ成膜する［同図（ｂ）］。ポジ型フォ
トレジスト２０を塗布しパターンを形成する［同図
（ｃ）］。
１３ａとしてポリイミドを３μｍ塗布し、キュアする
［図１（ａ）］。ＣｏＨｆＴａＰｄの磁性薄膜１４をス
パッタ法で３μｍ成膜する［同図（ｂ）］。ポジ型フォ
トレジスト２０を塗布しパターンを形成する［同図
（ｃ）］。
【００２５】フォトレジスト２０をマスクとして王水で
磁性薄膜１４のエッチングをおこなった後、アセトンに
浸漬してフォトレジスト２０を除去する［同図
（ｄ）］。層間の絶縁膜１３ｂとしてポリイミドを塗布
し、キュアする［同図（ｅ）］。ポリイミド膜厚は、１
０μｍである。絶縁膜１３ｂ上に無電解メッキの核とな
る白金（Ｐｔ）核１５をスパッタ法で０．４ｎｍ形成す
る［同図（ｆ）］。
磁性薄膜１４のエッチングをおこなった後、アセトンに
浸漬してフォトレジスト２０を除去する［同図
（ｄ）］。層間の絶縁膜１３ｂとしてポリイミドを塗布
し、キュアする［同図（ｅ）］。ポリイミド膜厚は、１
０μｍである。絶縁膜１３ｂ上に無電解メッキの核とな
る白金（Ｐｔ）核１５をスパッタ法で０．４ｎｍ形成す
る［同図（ｆ）］。
【００２６】中間絶縁膜１６となる感光性ポリイミドを
塗布、露光し、メッキの型となるコイルパターンを形成
し、キュアする［図３（ａ）］。ポリイミドの膜厚はキ
ュア前で４０μｍ、キュア後で２５μｍである。メッキ
型の寸法は例えば、内寸８０μｍ、間隔７０μｍであ
る。無電解銅メッキをおこない、メッキの型の底部に銅
を０．２μｍ析出させ、電解メッキ用の通電層１７ａと
する［同図（ｂ）］。
塗布、露光し、メッキの型となるコイルパターンを形成
し、キュアする［図３（ａ）］。ポリイミドの膜厚はキ
ュア前で４０μｍ、キュア後で２５μｍである。メッキ
型の寸法は例えば、内寸８０μｍ、間隔７０μｍであ
る。無電解銅メッキをおこない、メッキの型の底部に銅
を０．２μｍ析出させ、電解メッキ用の通電層１７ａと
する［同図（ｂ）］。
【００２７】電解銅メッキをおこない、コイル導体１７
を形成する。コイル導体１７の厚さは中間絶縁膜１６と
同じく２５μｍである［同図（ｃ）］。ニッケルＮ（Ｎ
ｉ）とインジウム半田（Ｉｎ／Ｓｎ＝５０／５０）をそ
れぞれ０．２μｍ、２μｍの厚さに順次電解メッキする
［同図（ｄ）］。このように加工されたメッキ厚さが２
５μｍ程度のシリコンウェハは、顕在化する程の反りを
示さず、比較的フラットである。そのコイル導体側の部
分平面図の例を図６（ａ）に示す。この例ではコイル形
状は６ターンの正方形スパイラルであるが、更にターン
数の多いものもある。以上のようにして作製されたもの
をダイシングしたチップを上部チップＣｈと呼ぶことに
する。
を形成する。コイル導体１７の厚さは中間絶縁膜１６と
同じく２５μｍである［同図（ｃ）］。ニッケルＮ（Ｎ
ｉ）とインジウム半田（Ｉｎ／Ｓｎ＝５０／５０）をそ
れぞれ０．２μｍ、２μｍの厚さに順次電解メッキする
［同図（ｄ）］。このように加工されたメッキ厚さが２
５μｍ程度のシリコンウェハは、顕在化する程の反りを
示さず、比較的フラットである。そのコイル導体側の部
分平面図の例を図６（ａ）に示す。この例ではコイル形
状は６ターンの正方形スパイラルであるが、更にターン
数の多いものもある。以上のようにして作製されたもの
をダイシングしたチップを上部チップＣｈと呼ぶことに
する。
【００２８】この一連の加工に用いられたマスク系列と
コイルの部分が鏡像関係にあるマスク系列を用いて同様
にして下部チップＣｌを得る。下部チップＣｌの平面図
は、図６（ｂ）に示すように上部チップＣｈと鏡像関係
にある配置を示し、コイル部分の断面構造は基本的に上
部チップＣｈと同一である。ただし、コイルの中心部と
コイルの最外周端部に設けられた電極からの引出し配線
を設ける（この場合下部チップＣｌから引き出す）必要
がある関係上、製造工程が上部チップＣｈの場合と若干
異なる。
コイルの部分が鏡像関係にあるマスク系列を用いて同様
にして下部チップＣｌを得る。下部チップＣｌの平面図
は、図６（ｂ）に示すように上部チップＣｈと鏡像関係
にある配置を示し、コイル部分の断面構造は基本的に上
部チップＣｈと同一である。ただし、コイルの中心部と
コイルの最外周端部に設けられた電極からの引出し配線
を設ける（この場合下部チップＣｌから引き出す）必要
がある関係上、製造工程が上部チップＣｈの場合と若干
異なる。
【００２９】以下この点について図４（ａ）ないし
（ｅ）および図５（ａ）ないし（ｄ）で説明する。上部
チップＣｈと異なり、基板として厚さ１μｍの酸化膜２
２を形成したＳｉウェハ（直径４インチ）２１を用い
る。上部チップＣｈと同様な方法で酸化膜２２上に無電
解メッキの核となる白金（Ｐｔ）核２５を０．４ｎｍ形
成する［図４（ａ）］。
（ｅ）および図５（ａ）ないし（ｄ）で説明する。上部
チップＣｈと異なり、基板として厚さ１μｍの酸化膜２
２を形成したＳｉウェハ（直径４インチ）２１を用い
る。上部チップＣｈと同様な方法で酸化膜２２上に無電
解メッキの核となる白金（Ｐｔ）核２５を０．４ｎｍ形
成する［図４（ａ）］。
【００３０】次に絶縁膜２３ａとして感光性ポリイミド
を３μｍ塗布、露光し、パターニングをおこなう［同図
（ｂ）］。絶縁膜２３ａの無い部分に、上部チップＣh
と同様にして銅の無電解メッキおよび電解メッキをおこ
ない（膜厚３μｍ）、コイルの電極および引出し配線２
９ａ等を形成する［同図（ｃ）］。
を３μｍ塗布、露光し、パターニングをおこなう［同図
（ｂ）］。絶縁膜２３ａの無い部分に、上部チップＣh
と同様にして銅の無電解メッキおよび電解メッキをおこ
ない（膜厚３μｍ）、コイルの電極および引出し配線２
９ａ等を形成する［同図（ｃ）］。
【００３１】次に絶縁膜２３ｂとしてポリイミドを３μ
ｍ塗布し、キュアする［同図（ｄ）］。引き続きＣｏＨ
ｆＴａＰｄの磁性薄膜２４をスパッタ法で３μｍ成膜
し、ポジ型フォトレジストを塗布しパターンを形成した
後、フォトレジストをマスクとして王水でエッチングを
おこない、磁性薄膜２４のパターン形成をする。その後
アセトンに浸漬してフォトレジストを除去する［同図
（ｅ）］。
ｍ塗布し、キュアする［同図（ｄ）］。引き続きＣｏＨ
ｆＴａＰｄの磁性薄膜２４をスパッタ法で３μｍ成膜
し、ポジ型フォトレジストを塗布しパターンを形成した
後、フォトレジストをマスクとして王水でエッチングを
おこない、磁性薄膜２４のパターン形成をする。その後
アセトンに浸漬してフォトレジストを除去する［同図
（ｅ）］。
【００３２】スパッタ法により酸化けい素膜（３μｍ）
３０を堆積し、パターニングしてポリイミドのエッチン
グマスクとする［図５（ａ）］。次にこの酸化けい素膜
３０のマスクを用いて、下地の銅の引出し配線２９ａま
で貫通したスルーホールを形成した後、ふっ酸で酸化け
い素膜３０を除去する［同図（ｂ）］。
３０を堆積し、パターニングしてポリイミドのエッチン
グマスクとする［図５（ａ）］。次にこの酸化けい素膜
３０のマスクを用いて、下地の銅の引出し配線２９ａま
で貫通したスルーホールを形成した後、ふっ酸で酸化け
い素膜３０を除去する［同図（ｂ）］。
【００３３】そのスルーホールに電解メッキで銅を９μ
ｍ埋め込み、接続導体２９ｂとする［同図（ｃ）］。そ
れ以降は、上部チップＣｈの製造工程の図２（ｆ）以降
と同様にし、チップ化して下部チップＣｌとする［図５
（ｄ）］。上部チップＣｈと下部チップＣｌとのコイル
導体が重なるように、図６（ａ）、（ｂ）のＢ側同士を
位置合わせしてリフロー（１２０℃、１０秒間）するこ
とにより図１の平面型インダクタが完成する。上部チッ
プＣｈの少なくとも一部の寸法を下部チップＣｌより小
さい寸法とし、下部チップＣｌの電極が上部チップＣｈ
の外側にはみ出すようにすると接続に便利である。
ｍ埋め込み、接続導体２９ｂとする［同図（ｃ）］。そ
れ以降は、上部チップＣｈの製造工程の図２（ｆ）以降
と同様にし、チップ化して下部チップＣｌとする［図５
（ｄ）］。上部チップＣｈと下部チップＣｌとのコイル
導体が重なるように、図６（ａ）、（ｂ）のＢ側同士を
位置合わせしてリフロー（１２０℃、１０秒間）するこ
とにより図１の平面型インダクタが完成する。上部チッ
プＣｈの少なくとも一部の寸法を下部チップＣｌより小
さい寸法とし、下部チップＣｌの電極が上部チップＣｈ
の外側にはみ出すようにすると接続に便利である。
【００３４】以上のような方法で、従来の限界の二倍近
い厚さ５０μｍのコイル導体をもつインダクタが実現で
きた。これにより、交流抵抗成分を増すことなく、直流
抵抗が、約１／２に低減できた。各チップＣｈ、Ｃｌと
してはコイル導体の厚さが２５μｍであったので、ウェ
ハの反りがその後の工程に支障を来すという問題もなく
製造できた。しかも例えば数ｍｍ角のサイズにチップ化
した後では、その反りが無視できる程小さくなる上、互
いに逆に反った二つを接合しているので、平面型インダ
クタとしては全く問題ない。
い厚さ５０μｍのコイル導体をもつインダクタが実現で
きた。これにより、交流抵抗成分を増すことなく、直流
抵抗が、約１／２に低減できた。各チップＣｈ、Ｃｌと
してはコイル導体の厚さが２５μｍであったので、ウェ
ハの反りがその後の工程に支障を来すという問題もなく
製造できた。しかも例えば数ｍｍ角のサイズにチップ化
した後では、その反りが無視できる程小さくなる上、互
いに逆に反った二つを接合しているので、平面型インダ
クタとしては全く問題ない。
【００３５】［実施例２］図７は本発明の第二の実施例
の平面型インダクタの断面図である。実施例１の平面型
インダクタは、コイル導体の直流成分の抵抗を低減する
ことを主題としたが、本実施例は直流成分の抵抗低減に
加えて、交流抵抗成分の一つである磁気誘導型銅損、す
なわちコイル導体中の渦電流損の低減をも意図したもの
である。
の平面型インダクタの断面図である。実施例１の平面型
インダクタは、コイル導体の直流成分の抵抗を低減する
ことを主題としたが、本実施例は直流成分の抵抗低減に
加えて、交流抵抗成分の一つである磁気誘導型銅損、す
なわちコイル導体中の渦電流損の低減をも意図したもの
である。
【００３６】実施例１で製作した下部チップＣｌの製造
工程で電解銅メッキ（図５（ｃ）したところでチップ化
する( 下部チップＣｌ2 ）。同様にして図６（ａ）のパ
ターンで、下部チップＣｌ2 と同様の引出し電極をもつ
構造の上部チップＣｈ2 を製作し、それらの下部チップ
Ｃｌ2 と上部チップＣｈ2 とをポリイミド（厚さ３μ
ｍ）膜５０を介して接着する。接着後、上部チップＣｈ
2 と、下部チップＣｌ2の電極にリード付けをし、各リ
ードを共通にして入出力端子とする。コイル部分は並列
接続された構造となる。
工程で電解銅メッキ（図５（ｃ）したところでチップ化
する( 下部チップＣｌ2 ）。同様にして図６（ａ）のパ
ターンで、下部チップＣｌ2 と同様の引出し電極をもつ
構造の上部チップＣｈ2 を製作し、それらの下部チップ
Ｃｌ2 と上部チップＣｈ2 とをポリイミド（厚さ３μ
ｍ）膜５０を介して接着する。接着後、上部チップＣｈ
2 と、下部チップＣｌ2の電極にリード付けをし、各リ
ードを共通にして入出力端子とする。コイル部分は並列
接続された構造となる。
【００３７】この実施例２の平面型インダクタでは、実
施例１のものと比べて導体が二分割されたことになるの
で、渦電流損が低減される。コイル電流の分割は、一般
にはインダクタンス値の低下を引き起こすが、本構造の
場合、２枚の磁性薄膜にサンドイッチされた中での分割
であり、磁気的に密に結合しているため、インダクタン
ス値の低下は無視できる。
施例１のものと比べて導体が二分割されたことになるの
で、渦電流損が低減される。コイル電流の分割は、一般
にはインダクタンス値の低下を引き起こすが、本構造の
場合、２枚の磁性薄膜にサンドイッチされた中での分割
であり、磁気的に密に結合しているため、インダクタン
ス値の低下は無視できる。
【００３８】［実施例３］図８は、本発明の第三の実施
例の平面型トランスの断面図である。この場合は、実施
例２と同様にして上部チップＣｈ3 と下部チップＣｌ3
とをポリイミド（厚さ３μｍ）膜６０を介して接着後、
上部チップＣｈ3 と、下部チップＣｌ3 のリード端子を
それぞれ独立に引出し、それぞれ１次端子、２次端子と
することにより１：１のトランスとした。なお、１：ｎ
のトランスは、ターン数の異なるチップを組み合わせる
ことで容易に製造できる。
例の平面型トランスの断面図である。この場合は、実施
例２と同様にして上部チップＣｈ3 と下部チップＣｌ3
とをポリイミド（厚さ３μｍ）膜６０を介して接着後、
上部チップＣｈ3 と、下部チップＣｌ3 のリード端子を
それぞれ独立に引出し、それぞれ１次端子、２次端子と
することにより１：１のトランスとした。なお、１：ｎ
のトランスは、ターン数の異なるチップを組み合わせる
ことで容易に製造できる。
【００３９】
【発明の効果】以上説明したように本発明によれば、互
いに面対称となる平面コイルを重ね合わせることによ
り、従来製造方法の限界の二倍の厚さのコイル導体を、
プロセス上の問題も無く容易に実現できる。その結果、
抵抗が低減されて、Ｑ値の高いすなわち高効率の磁気誘
導部品が得られる。
いに面対称となる平面コイルを重ね合わせることによ
り、従来製造方法の限界の二倍の厚さのコイル導体を、
プロセス上の問題も無く容易に実現できる。その結果、
抵抗が低減されて、Ｑ値の高いすなわち高効率の磁気誘
導部品が得られる。
【００４０】また、チップ化したコイル導体を、絶縁膜
を介して重ね合わせることにより、直流成分の損失低減
に加えて交流成分の損失を低減した平面型インダクタや
平面型トランスを提供できる。
を介して重ね合わせることにより、直流成分の損失低減
に加えて交流成分の損失を低減した平面型インダクタや
平面型トランスを提供できる。
【図１】本発明実施例１の平面インダクタの部分断面図
【図２】（ａ）ないし（ｆ）は実施例１の平面インダク
タの上側部分の製造工程順の部分断面図
タの上側部分の製造工程順の部分断面図
【図３】（ａ）ないし（ｄ）は図２（ｆ）に続く実施例
１の平面インダクタの上側部分の製造工程順の部分断面
図
１の平面インダクタの上側部分の製造工程順の部分断面
図
【図４】（ａ）ないし（ｅ）は実施例１の平面インダク
タの下側部分の製造工程順の部分断面図
タの下側部分の製造工程順の部分断面図
【図５】（ａ）ないし（ｄ）は図４（ｅ）に続く実施例
１の平面インダクタの下側部分の製造工程順の部分断面
図
１の平面インダクタの下側部分の製造工程順の部分断面
図
【図６】（ａ）は本発明実施例１の平面インダクタの上
側部分の部分平面図、（ｂ）は下側部分の部分平面図
側部分の部分平面図、（ｂ）は下側部分の部分平面図
【図７】本発明実施例２の平面トランスの部分断面図
【図８】本発明実施例３のインダクタの部分断面図
【図９】従来の磁気誘導部品のコイル部分の製造工程順
の断面図
の断面図
１、１１、２１ シリコンウェハ ２、２２ 酸化膜 ３、１３、１３ａ、１３ｂ、２３ａ、２３ｂ、２３ｃ
絶縁膜 ４、１４、２４ 磁性薄膜 ５、１５、２５ 白金核 ６、１６、２６ 中間絶縁膜 ７、１７、２７ コイル導体 １８ インジウム半田 １９ａ 電極 １９ｂ 接続導体 ２０ フォトレジスト ３０ 酸化けい素膜 ５０、６０ ポリイミド膜 Ｃh 、Ｃh2、Ｃh3 上部チップ Ｃl 、Ｃl2、Ｃl3 下部チップ
絶縁膜 ４、１４、２４ 磁性薄膜 ５、１５、２５ 白金核 ６、１６、２６ 中間絶縁膜 ７、１７、２７ コイル導体 １８ インジウム半田 １９ａ 電極 １９ｂ 接続導体 ２０ フォトレジスト ３０ 酸化けい素膜 ５０、６０ ポリイミド膜 Ｃh 、Ｃh2、Ｃh3 上部チップ Ｃl 、Ｃl2、Ｃl3 下部チップ
Claims (4)
- 【請求項１】一方の基板上に形成された平面コイルと、
その平面コイルと面対称となるように他方の基板上に形
成された平面コイルとをコイル面同士が電気的に接続さ
れるように重ね合わされた構造であることを特徴とする
平面型インダクタ。 - 【請求項２】それぞれの基板と平面コイルとの間に磁性
薄膜を有することを特徴とする請求項１記載の平面型イ
ンダクタ。 - 【請求項３】一方の基板上に磁性薄膜が敷かれ、その磁
性薄膜上に絶縁層を介して形成された第一の平面コイル
と、その平面コイルと面対称となるように他方の基板上
に磁性薄膜と絶縁層を介して形成された第二の平面コイ
ルとのコイル面同士が絶縁膜を介して重ね合わされ、第
一と第二の平面コイルの入、出力端子がそれぞれ電気的
に接続された構造であることを特徴とする平面型インダ
クタ。 - 【請求項４】一方の基板上に磁性薄膜が敷かれ、その磁
性薄膜上に絶縁層を介して形成された第一の平面コイル
と、その平面コイルと面対称となるように他方の基板上
に磁性薄膜と絶縁層を介して形成された第二の平面コイ
ルとのコイル面同士が絶縁膜を介して重ね合わされ、第
一と第二の平面コイルの入、出力端子が電気的に分離さ
れ、それぞれが１次および２次側の端子を構成すること
を特徴とする平面型トランス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34254097A JP3661380B2 (ja) | 1997-12-12 | 1997-12-12 | 平面型インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34254097A JP3661380B2 (ja) | 1997-12-12 | 1997-12-12 | 平面型インダクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11176639A true JPH11176639A (ja) | 1999-07-02 |
| JP3661380B2 JP3661380B2 (ja) | 2005-06-15 |
Family
ID=18354548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34254097A Expired - Lifetime JP3661380B2 (ja) | 1997-12-12 | 1997-12-12 | 平面型インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3661380B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2810451A1 (fr) * | 2000-06-20 | 2001-12-21 | Koninkl Philips Electronics Nv | Circuit integre incluant un element inductif de facteur de qualite eleve et presentant une grande compacite |
| JP2002050519A (ja) * | 2000-08-04 | 2002-02-15 | Sony Corp | 高周波コイル装置及びその製造方法 |
| DE10100282A1 (de) * | 2001-01-04 | 2002-07-18 | Infineon Technologies Ag | Integrierter elektrischer Transformator |
| US6927664B2 (en) | 2003-05-16 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Mutual induction circuit |
| US7053165B2 (en) | 2002-06-24 | 2006-05-30 | Nec Electronics Corporation | Semiconductor integrated circuit including an inductor and method of manufacturing the same |
| US7176773B2 (en) | 2003-02-21 | 2007-02-13 | Tdk Corporation | High density inductor and method for producing same |
| KR100720499B1 (ko) | 2005-12-30 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 인덕터 형성 방법 |
| JP2008210828A (ja) * | 2007-02-23 | 2008-09-11 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2009049035A (ja) * | 2007-08-13 | 2009-03-05 | Fuji Electric Device Technology Co Ltd | 絶縁トランスおよび電力変換装置 |
| US7569908B2 (en) | 2006-02-08 | 2009-08-04 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2013157806A (ja) * | 2012-01-30 | 2013-08-15 | Sumitomo Electric Ind Ltd | 信号増幅回路 |
-
1997
- 1997-12-12 JP JP34254097A patent/JP3661380B2/ja not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100372120C (zh) * | 2000-06-20 | 2008-02-27 | Nxp股份有限公司 | 包含高品质因数的电感元件的极小型集成电路 |
| EP1168442A2 (fr) * | 2000-06-20 | 2002-01-02 | Koninklijke Philips Electronics N.V. | Circuit intégré incluant un élément inductif de facteur de qualité élevé et présentant une grande compacité |
| EP1168442A3 (fr) * | 2000-06-20 | 2002-05-02 | Koninklijke Philips Electronics N.V. | Circuit intégré incluant un élément inductif de facteur de qualité élevé et présentant une grande compacité |
| FR2810451A1 (fr) * | 2000-06-20 | 2001-12-21 | Koninkl Philips Electronics Nv | Circuit integre incluant un element inductif de facteur de qualite eleve et presentant une grande compacite |
| KR100875601B1 (ko) * | 2000-06-20 | 2008-12-23 | 엔엑스피 비 브이 | 집적 회로 및 이 집적 회로의 형태로 구현되는 국부 발진기 및 이 국부 발진기가 포함된 신호 수신 장치 |
| JP2002050519A (ja) * | 2000-08-04 | 2002-02-15 | Sony Corp | 高周波コイル装置及びその製造方法 |
| DE10100282A1 (de) * | 2001-01-04 | 2002-07-18 | Infineon Technologies Ag | Integrierter elektrischer Transformator |
| DE10100282B4 (de) * | 2001-01-04 | 2005-10-13 | Infineon Technologies Ag | Elektrischer Transformator |
| US7053165B2 (en) | 2002-06-24 | 2006-05-30 | Nec Electronics Corporation | Semiconductor integrated circuit including an inductor and method of manufacturing the same |
| US7176773B2 (en) | 2003-02-21 | 2007-02-13 | Tdk Corporation | High density inductor and method for producing same |
| US6927664B2 (en) | 2003-05-16 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Mutual induction circuit |
| KR100720499B1 (ko) | 2005-12-30 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 인덕터 형성 방법 |
| US7569908B2 (en) | 2006-02-08 | 2009-08-04 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2008210828A (ja) * | 2007-02-23 | 2008-09-11 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2009049035A (ja) * | 2007-08-13 | 2009-03-05 | Fuji Electric Device Technology Co Ltd | 絶縁トランスおよび電力変換装置 |
| JP2013157806A (ja) * | 2012-01-30 | 2013-08-15 | Sumitomo Electric Ind Ltd | 信号増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3661380B2 (ja) | 2005-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5831498B2 (ja) | コイル部品およびその製造方法 | |
| CN106449011B (zh) | 电感器 | |
| US10840010B2 (en) | Coil component | |
| US5519582A (en) | Magnetic induction coil for semiconductor devices | |
| US20010024739A1 (en) | Surface mounting type planar magnetic device and production method thereof | |
| US8018311B2 (en) | Microminiature power converter | |
| JP4434268B2 (ja) | 電子部品モジュール | |
| US20160276094A1 (en) | Inductor and method of manufacturing the same | |
| JP2004274004A (ja) | 超小型電力変換装置 | |
| JP2004343976A (ja) | 多出力超小型電力変換装置 | |
| US6738240B1 (en) | Microtransformer for system-on-chip power supply | |
| US6992871B2 (en) | Microtransformer for system-on-chip power supply | |
| JP2009246159A (ja) | 多出力磁気誘導素子およびそれを備えた多出力超小型電力変換装置 | |
| JPH05291063A (ja) | 磁気誘導素子 | |
| JP3661380B2 (ja) | 平面型インダクタ | |
| US6990725B2 (en) | Fabrication approaches for the formation of planar inductors and transformers | |
| JP3649214B2 (ja) | 超小型電力変換装置およびその製造方法 | |
| JPH07221260A (ja) | 集積回路装置とその製造方法 | |
| US6420954B1 (en) | Coupled multilayer soft magnetic films for high frequency microtransformer for system-on-chip power supply | |
| JP2000082621A (ja) | 平面トランス | |
| JP2005340754A (ja) | 超小型電力変換装置 | |
| JP2002222712A (ja) | Ｌｃ複合素子 | |
| JP2004111552A (ja) | 平面磁気素子およびその製造方法と小型電源モジュール | |
| CN103117267A (zh) | 用于电隔离的信号传输的半导体装置以及用于制造此类装置的方法 | |
| JPH05198445A (ja) | 薄形電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050314 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |