KR100875601B1 - 집적 회로 및 이 집적 회로의 형태로 구현되는 국부 발진기 및 이 국부 발진기가 포함된 신호 수신 장치 - Google Patents
집적 회로 및 이 집적 회로의 형태로 구현되는 국부 발진기 및 이 국부 발진기가 포함된 신호 수신 장치 Download PDFInfo
- Publication number
- KR100875601B1 KR100875601B1 KR1020010034126A KR20010034126A KR100875601B1 KR 100875601 B1 KR100875601 B1 KR 100875601B1 KR 1020010034126 A KR1020010034126 A KR 1020010034126A KR 20010034126 A KR20010034126 A KR 20010034126A KR 100875601 B1 KR100875601 B1 KR 100875601B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- inductive element
- signal
- frequency
- inductive
- Prior art date
Links
- 230000001939 inductive effect Effects 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 5
- 230000005855 radiation Effects 0.000 claims abstract description 4
- 238000004804 winding Methods 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 230000010355 oscillation Effects 0.000 claims description 6
- 230000001419 dependent effect Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 230000001965 increasing effect Effects 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003993 interaction Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Coils Or Transformers For Communication (AREA)
- Filters And Equalizers (AREA)
Abstract
본 발명은 기판, 도전층(1), 상기 도전층 상에 중첩되며(superposed) 외부 칸투어(outer contour) 및 내부 칸투어(inner contour)━이 두 칸투어는 이들 사이에 방사 표면(radiation surface)으로 칭해지는 표면을 둘러쌈━를 갖는 금속 권선(turn)에 의해 형성된 적어도 하나의 유도성 소자(2), 도전층을 유도성 소자로부터 절연하는 수단을 포함하는 집적 회로에 관한 것이다.
본 발명은, 상기 회로의 크기를 증가시키지 않으면서 또한 상기 다른 소자의 동작이 유도성 소자에 의해 방해받지 않도록 하면서, 위에서 기술된 회로 내의 다른 소자를 집적하는 것이 가능하게 한다.
Description
도 1은 본 발명의 유익한 실시예에 따른 집적 회로의 설계도,
도 2는 본 발명의 바람직한 실시예에 따른 집적 회로의 단면도,
도 3은 본 발명의 변형에 따른 회로 내에 존재하는 두 유도성 소자의 설계도,
도 4는 본 발명의 특정 실시예에 따른 발진기의 기능도,
도 5는 그러한 발진기를 포함하는 무선 신호 수신 장치의 기능도.
본 발명은 기판, 도전층, 상기 도전층 상에 중첩되며(superposed) 외부 칸투어(outer contour) 및 내부 칸투어━이 두 칸투어는 이들 사이에 방사 표면(radiation surface)으로 칭해지는 표면을 둘러쌈━를 갖는 금속 권선(turn)에 의해 형성된 적어도 하나의 유도성 소자, 도전층을 유도성 소자로부터 절연하는 수단을 포함하는 집적 회로에 관한 것이다.
이러한 집적 회로는 특허 PCT/US98/05149에 알려져 있다. 상기 집적 회로내에 포함된 유도성 소자는 기판과 유도성 소자 간에 개재된(interposed) 도전성 쉴드(a condutive shield)의 존재로 인해 획득된 높은 양호도(a high quality factor)를 갖는다. 이 알려진 도전성 쉴드는 한편으로 유도에 의한 기판 내에서 흐르는 전류를 감소시킴으로써 에너지 손실을 줄일 수 있고, 다른 한편으로 이러한 전류의 경로 길이를 제한함으로써 자기 손실을 감소시켜 유도성 소자의 양호도를 감소시킬 수 있다.
본 발명은 다음 사항을 고려한다.
종래 기술에서는, 이 쉴드는 방사 표면의 외부 칸투어로 둘러싸인 표면 전체를 차지하는 슬라이스(slices)에 의해서 실현된다. 내부 표면으로 칭해지며 방사 표면의 내부 컨투어로 둘러싸인 표면은 회로 내부의 불필요한 표면(a wasted surface), 즉 쉴딩(shielding) 이상의 목적에는 사용될 수 없는 표면이다.
본 발명의 목적은 다른 소자가, 상기 회로의 크기를 증가시키지 않으며 상기 다른 소자의 동작이 유도성 소자에 의해서 손상되는 것 없이, 서두에서 규정된 종류의 회로 내에 집적되도록 하게 하는 것이다.
본 발명에 따르면, 서두에서 규정된 집적 회로는 도전층이 실질적으로 방사 표면과 동일한 표면을 갖는 것을 특징으로 한다.
본 발명의 유익한 실시예에서, 활성 구역(an active zone)이 방사 표면에 의해 피복되지 않는 표면 상에 집적된다. 특히, 이 표면은 내부 표면이 될 수 있다. 활성 구역은 용량성, 저항성 또는 반도체 소자를 포함할 수 있다. 결과적으로, 본 발명은 용량성, 저항성 또는 반도체 소자 중 어느 것이라도 무방한 다른 소자와 함께 유도성 소자를 포함하는 임의의 집적 회로에서 사용될 수 있다.
본 발명의 특정 실시예에서, 도전층은 개방 회로(an open circuit)를 형성한다. 본 발명의 이러한 실시예의 목적은 유도성 소자와 중첩된(superposed) 도전성층 간에 형성된 상호 인덕턴스를 방지하는 것이다. 이러한 실시예에서는, 유도성 소자에 의해 생성된 자기장에 의해 유도되는 전류는 개방 회로를 형성하는 도전층을 통과할 수 없다. 결과적으로, 도전층과 유도성 소자 간에 존재하는 상호 인덕턴스는 매우 적게 된다.
보다 구체적으로, 도전층은 도전성 세그먼트(conductive segments)를 포함할 수 있다. 이러한 도전성 세그먼트는 도전층에서 유도성 소자에 의해 생성되는 자기장에 의해 유도되는 와류(eddy currents)를 최소화시킬 수 있다. 도전성 세그먼트는 비폐쇄형 프레임(non-closed frame)에 접속될 수 있다. 이러한 조립체는 그 안에서 유도될 수 있는 전류에 대한 개방 회로로서 기능한다.
본 발명의 바람직한 실시예에서, 기판은 유도성 소자의 권선과 직각을 이루는 트랜치와 함께 형성된다. 이 트랜치의 바닥은 도전성 물질로 피복된다. 그러므로 도전층은 기판 내부에 위치하고 그것이 회로 접지에 접속될 때 깊은 쉴드를 형성한다.
본 발명의 유익한 실시예에서, 집적 회로는 유도성 물질을 완전히 둘러 싸는 벽(walls)을 갖는 낮은 저항 또는 도전성 물질의 웰(a well)을 더 포함하는데 , 이 웰은 웰의 전체 높이 위에 있는 적어도 하나의 슬롯(slot)을 가진다. 유도성 소자가 또 다른 유도성 소자의 이웃에 위치할 때, 이 유도성 소자는 이웃에 위치한 유도성 소자와의 상호 인덕턴스를 형성한다. 이러한 상호 인덕턴스는 유도성 소자의 양호도를 감소시키는 경향이 있다. 웰은 회로 내에 존재하는 유도성 소자들 간의 자기적 상호 작용(magnetic interaction)을 제한함으로써 이러한 효과의 발생을 제한할 수 있다. 슬롯은 웰의 표면에서의 전류 루프의 형성을 방지하기 위해서 웰의 전체 높이 보다 위에 형성된다. 집적 회로가 각 층이 낮은 저항 또는 도전성 물질로 구성된 중첩된(superposed) 층에 의해 형성되기 때문에, 웰의 벽은 각기 서로 접속된 트랙의 스택(a stack of tracks)에 의해 형성된다. 기존 층을 사용하여 웰을 구현하는 것은 회로의 크기 증가를 일으키지 않는다. 웰 및 도전층은 기생 캐패시턴스의 형성을 방지하기 위해 동일한 기준 전위 단자, 가령 회로 접지에 상호접속될 수 있다.
본 발명의 변형에서, 집적 회로는 전위 단자━상기 단자는 회로에 부과되는 요구에 따라 고정 또는 가변 전위의 공급 단자(VCC)가 되거나, 기준 및 접지 전위에서의 단자(GND)가 될 수 있음━와 유도성 소자를 회로에 접속하는 단자 간에 접속되는 두 유도성 소자를 포함한다. 이 두 유도성 소자는 이 단자 간에 흐르는 전류 I의 통과를 허용하도록 배열된다. 이 두개의 유도성 소자는 대칭적이며 각기 동일한 모양의 단일의 권선에 의해 형성된다. 이 권선의 구조의 선택은 전류가 권선을 통과할 때 형성되는 상호 인덕턴스에 영향을 주고, 이로써 권선에 의해 형성된 유도성 소자의 양호도값에 영향을 주게 된다. 이러한 선택은 유도성 소자의 양호도를 최적화시키도록 행해진다. 이 권선은 유리하게 이 유도성 소자와 회로의 다른 소자 간의 전자기적 상호 작용의 감소를 최대화하기 위해서 앞에서 기술된 웰에 의해 둘러 싸인다.
본 발명은 유도성 소자가 도전성이 되든, 용량성이 되든, 반도체가 되든 상관없는 소자와 나란히 존재하는 집적 회로에서 사용될 수 있다. 가령 이러한 집적 회로는 발진기(an oscillator), 능동 부하 믹서(an active-load mixer), 또는 필터가 될 수 있다. 이러한 응용에 있어서, 본 발명은 동조 전압값에 의존하는 주파수값을 갖는 출력 신호를 공급하는 데 적합한 발진기에 관한 것으로서, 이러한 발진기는 위에서 규정된 본 발명에 따르는 집적 회로━이 회로는 유도성 소자에 접속되고 동조 전압에 의해서 바이어스되도록 배열되는 적어도 하나의 바리캡 다이오드를 더 포함함━의 형태에서 실현된다는 특징을 갖는다.
보다 일반적으로는, 본 발명은 유리하게 무선 신호(radio signals)를 수신하는 장치에서 사용될 수 있다. 그러므로 본 발명은 소정의 주파수 범위 내에서 선택되는 무선 주파수로 불리는 주파수를 갖는 신호를 수신하게 하고, 이 신호를 무선 신호라 불리는 전자적 신호로 변환하게 하는 안테나 및 필터 시스템과, 발진 주파수라 불리는 그의 주파수가 동조 전압의 함수로서 동조될 수 있는 국부 발진기(a local oscillator)와, 무선 신호 및 국부 발진기로부터 오는 신호를 수신하고 무선 주파수 및 발진 주파수 간의 차와 동일한 고정 주파수를 갖는 출력 신호를 공급하도록 배열되는 믹서와, 이 믹서의 출력 신호를 사용하도록 배열된 신호 처리 유닛을 포함하며, 국부 발진기가 위에서 기술된 발진기에 부합하는 무선 신호 수신 장치와 관련된다.
삭제
삭제
삭제
삭제
삭제
첨부 도면을 참조하여 예로서 제시된 몇몇 실시예에 대한 설명을 참조하면 본 발명을 보다 잘 이해할 수 있을 것이다.
도 1은 도전층(1) 및 이 도전층 상에 중첩되는 유도성 소자(2)를 포함하는 집적 회로를 도시한다. 유도성 소자(2)는 내부 칸투어 및 외부 칸투어━이 두 칸투어는 이들 사이에 방사 표면으로 칭해지는 표면을 둘러쌈━를 갖는 금속 권선과, 도전층을 유도성 소자로부터 절연하는 수단에 의해서 형성된다. 점선으로 도시된 도전층(1)의 표면은 실질적으로 유도성 소자(2)의 방사 표면과 동일하다. 이것은 유도성 소자의 내부 칸투어에 접한 내부 표면 상에서 회로 소자의 집적을 가능하게 한다. 이 도전층(1)은 낮은 저항 또는 도전성 물질로 구성되고 유도성 소자에 의해 야기되는 자기장 벡터와 직각을 이루도록 배열된다. 그것은 밴드(3)와 슬롯(4)를 교번하게 형성한 것으로 구성된다. 도전성 세그먼트를 형성하는 밴드(3)는 가령 금속 합금 또는 폴리 실리콘으로 구성된다. 도전층은 유도성 소자에 의해 야기되는 자기장 벡터와 직각으로 배치되기 때문에, 만일 판이 한 조각으로 구성된다면 유도 전류(I)가 판에 나타날 수 있다. 유도 전류(I)와 직각으로 배향된 슬롯(4)과 밴드(3)의 교번 형성은 이 유도 전류의 흐름을 방지하는 개방 회로를 형성한다. 이 전류가 도전층에서는 거의 제로에 가깝기 때문에, 도전층과 유도성 소자 간에 나타날 수 있는 상호 인덕턴스는 거의 제로에 가깝고 유도성 소자의 양호도에 큰 영향을 주지 않는다. 바깥쪽에서는, 밴드는 비폐쇄형 프레임(5)에 접속된다. 프레임(5)내의 슬롯(6)은 프레임 상의 전류 루프의 형성을 방지한다.
도 2는 본 발명의 바람직한 실시예에 따른 집적 회로의 도 1의 A-A의 단면도이다. 도 2는 도 1을 참조하여 기술된 도전층(1)을 실현하는 특정 방법을 단지 예시할 뿐이다. 회로(1)는 기준 전위 단자에 접속될 수 있고 트렌치(T)━이 트렌치는 유도성 소자의 권선에 직각이 됨━가 형성되는 기판(7)을 포함한다. 이 트랜치의 바닥은 낮은 저항 또는 도전성 물질(M)로 피복된다. 이리하여 도 1에서 도시된 도전층을 얻을 수 있다. 최종적으로, 이 트랜치는 절연층(R)을 형성하는 높은 저항 또는 절연 물질로 채워진다.
기판 및 제 1 도전층(P)에 의해서, 유도성 소자의 권선의 중앙부의 자유 공간 내에 능동, 수동 및 반도체 소자를 포함할 수 있는 활성 구역(8)을 형성할 수 있다.
이러한 설계의 결과로, 통상 실리콘으로 구성된 도전층(P)은 회로 상에 부과된 요구을 충족시키는 특정 구조를 갖게 된다. 도전층(P)가 회로의 전체 면적의 일부만 차지하기 때문에, 이 특정 구조는 빈틈(interstices)을 갖게 된다. 특히, 유도성 소자가 집적되는 표면은 그러한 빈틈을 덮는다. 낮은 저항 또는 절연 물질이 이 빈틈을 채우게 되고, 이로써 도전층(P)과 동일한 레벨에 있는 절연층(9)을 형성하게 된다.
본 명세서에 기술된 집적 회로에서, 유도성 소자는, 제 2 도전층(M1)을 형성하는 가령 알루미늄계의 금속 합금과 같은 물질 내에서, 활성 구역(8) 주위를 나선형으로 둘러 싸는 방식으로 형성된다.
본 명세서에 기술된 실시예에서, 도전층(1)은 유도성 소자(2)에 접하지 않는다. 유도성 소자(2)가 내장된 제 2 도전층(M1)과 기판(7)에 내장된 도전층(1)은 절연층(R,9)에 의해 실질적으로 분리된다. 유도성 소자(2) 및 도전층(1)은 함께 L-C 소자를 형성할 수 있다. 유도성 소자와 도전층 간에 형성되는 캐패시턴스는 유도성 소자의 양호도를 저하시킨다. 이 캐패시턴스값은 도전층으로부터 유도성 소자까지 분리된 거리의 함수이다. 이 값을 최소화하기 위해서, 도전층은 유도성 소자로부터 가능한한 멀리 위치해야 한다. 도전층이 본 실시예에의 경우에서처럼 낮은 저항 또는 도전성 물질으로 구성된다면, 양호도는 더 향상될 것이다. 또한, 도전층(1)을 기준 단자로 접속시키는 것은 위의 기생 캐패시턴스값이 제한되도록 하게 한다. 앞에서 기술된 기판(7) 내에 형성된 도전층(1)의 경우에서처럼, 도전층(1)과 기판의 표면 상에 제공된 다른 유도성 소자 간의 접촉은, 도전층(1)의 제조 동안 트랜치(T)의 내부벽 상에 증착된 낮은 저항 또는 도전성 물질의 도움으로, 트랜치의 바닥 상에 이 물질을 증착함으로써 형성된다. 기판의 표면 상에 위치한 유도성 소자를 가진 컨택은 금속 접속에 의해 위의 트렌치(T)의 에지에 연속적으로 형성된다.
유도성 소자(2)의 양호도는 또한 도전층(1)과 기판(7)간에 형성될 수 있는 제 2 캐패시턴스에 존재에 의해 영향을 받을 수 있다. 도전층(1) 및 기판(7)을 동일한 전위 단자에 접속함으로써, 이 제 2 기생 캐패시턴스의 형성은 방지될 수 있고 유도성 소자의 양호도는 저하되지 않게 된다.
본 명세서에서 기술된 실시예에서, 도전성 물질로 구성된 웰(10)은 유도성 소자(2) 주위에 형성된다. 그것의 전체 높이 보다 위에, 웰(10)은 일부 구역을 차지하며 자신이 둘러 싸고 있는 유도성 소자(2)에 의해 유도되는 전류의 어떤 가능한 흐름도 차단하는 슬롯(11)(도면에서는 웰(10)처럼 빗금으로 도시되지 않음)을 갖는다. 이 웰(10)은 유도성 소자(2)와 이 유도성 소자에 인접해있는 다른 소자간의 상호 인덕턴스가 최소화되도록 하게 한다. 본 명세서에서 기술된 실시예에서는, 웰(10)은 층(P)과 층(M1)의 부분의 접합에 의해서 실현된다. 이 웰은 유도성 소자와 회로의 다른 소자간의 적절한 분리를 보장하고 이로써 자기적 상호작용을 제한하도록 높이가 충분히 높다. 일반적으로 말하면, 집적 회로 내에 포함된 각 유도성 소자 또는 유도성 소자의 부분은, 이 각 유도성 소자 또는 유도성 소자의 부분과 회로 내에 존재하는 다른 소자간에 형성될 수 있는 상호 인덕턴스를 최소화하기 위해서, 이러한 웰에 의해서 절연될 수 있다.
본 발명의 바람직한 실시예에서, 도전층(1) 및 웰(10)은 함께 기준 전위 단자에 접속된다. 한편의 도전층(1)과 기판(7)간의 기생 용량성 결합, 다른 한편의 캐패시턴스 도전층(1)과 유도성 소자(2)간의 기생 용량성 결합, 마지막의 도전층(1)과 웰(10)간의 기생 용량성 겹합은 크게 제한될 수 있다. 본 발명에 따른 집적 회로의 이러한 변형에 포함된 유도성 소자는 높은 양호도를 갖을 것이다.
도 3은 본 발명의 변형에 따른 집적 회로 내에 포함된 두 유도성 소자의 설계도이다. 본 회로는 단일 권선을 포함한다. 이 권선은 두 유도성 소자(2a,2b)(도면에서 이 두 소자는 빗금이 다르게 표시됨)를 포함한다. 이 두 유도성 소자는 대칭적이며 한 쪽이 다른 쪽 내에 배열된다. 이들 모두는 회로에 부과된 요구에 따라서 고정 또는 가변 전위의 공급 단자(VCC)이거나 기준 전위 또는 접지 단자(GND)가 될 수 있는 전위 단자와, 유도성 소자를 회로에 접속하는 단자 간에 접속되며, 위의 유도성 소자는 전류 I가 위의 두 단자 사이에서 두 유도성 소자를 통해 흐르도록 배열된다. 이러한 두 유도성 소자에서, 전류는 도 3에서 도시된 바와 같이 어떤 순간에도 같은 방향으로 흐른다. 두 인접하는 평행한 도전성 와이어들 간의 상호 인덕턴스는 전류 경로의 방향에 의존한다. 전류 경로의 방향이 서로 반대가 되면, 상호 인덕턴스는 각 와이어의 자기 인덕턴스(self-indutance)로부터 차감된다. 전류 경로의 방향이 서로 동일하다면, 상호 인덕턴스는 각 와이어의 자기 인덕턴스에 더해진다. 여기에서 제안된 구조에서는, 동일한 방향을 갖는 전류가 인접하는 권선 부분을 통해 흐르기 때문에, 두 유도성 소자의 인덕턴스 및 그들의 양호도는 증가하게 된다. 결과적으로, 회로이 성능은 향상된다. 본 발명의 응용에 있어서, 도 1에서 도시된 도전층은 이 도전층 및 두 유도성 소자를 형성하는 권선을 중첩함으로써 유리하게 실현된다.
도 4는 본 발명에 따른 집적 회로의 형태로 실현되는 발진기(VC0)의 기능도이다. 이 발진기(VCO)는 동조 전압(Vtun)에 의존하는 주파수(FLO)값을 갖는 전압 신호(Vlo)를 생산하도록 작동한다. 이 발진기는 공급 단자(VCC)에 접속된 유도성 소자(2), 바리캡 다이오드(VCD)를 포함하는 활성 구역(8)을 포함한다. 바리캡 다이오드(VCD)가 바이어스 전압에 의존하여 변하는 캐패시턴스를 갖기 때문에, L-C 회로의 공진 주파수 또한 변한다.
도 5는 소정의 주파수 범위 내에서 선택되는 무선 주파수라 불리는 주파수(FR)를 갖는 신호를 수신하게 하고 이 신호를 무선 신호라 불리는 전자적 신호(Vfr)로 변환하게 하는 안테나 및 필터 시스템(AF) 포함하는 무선 신호 수신 장치를 도시한다. 이 수신 장치는 국부 발진기(VCO) 및 믹서(MIX)━이 믹서는 무선 신호(Vfr)와 국부 발진기로부터 오며 발진 주파수라 불리는 제어가능한 주파수(FLO)를 갖는 신호(Vlo)를 수신하도록 배열되고 발진 주파수(FLO)와 무선 주파수(FR)간의 차와 동일한 고정된 주파수(FI)를 갖는 출력 신호(Vfi)를 전달하는데 적합함━를 포함하는 주파수 변환기(FC)를 더 포함한다.
이 주파수 변환기(FC)에서, 동조 전압(Vtun)에 의해 이루어지는 발진 주파수(FLO)값의 선택은, 중간 주파수(FI)가 가령 필터 시스템(도면에 도시되지 않고 믹서(MIX)의 출력에 배열됨)에 의해 고정되기 때문에, 무선 주파수(FR)값을 규정한다. 이러한 수신 장치는 믹서(MIX)의 출력 신호를 사용하도록 배열된 신호 처리 유닛(PU)을 최종적으로 포함한다.
본 발명은 높은 스펙트럼 순도(a high spectral purity)가, 위의 발진기에 포함된 유도성 소자의 넓은 양호도에 의해, 국부 발진기(VCO)의 출력 신호에 대해 성취되게 한다. 이 스펙트럼 순도는 무선 주파수의 정확한 선택이 가능하게 하고 본 발명 때문에 국부 발진기(VCO)의 큰 크기가 필요치 않게 된다.
본 발명은 효과는 집적 회로의 크기를 증가시키지 않고, 다른 소자의 동작이 유도성 소자에 의해서 방해받는 것 없이, 다른 소자를 집적되도록 하게 하는 것이다.
Claims (10)
- 집적 회로에 있어서,기판과,도전층과,상기 도전층 상에 중첩되고 외부 칸투어(outer contour) 및 내부 칸투어(inner contour)━상기 두 칸투어는 상기 두 칸투어 사이에 방사 표면(radiation surface)으로 칭해지는 표면을 둘러쌈━를 갖는 금속 권선(turn)에 의해 형성된 적어도 하나의 유도성 소자와,상기 도전층을 상기 유도성 소자로부터 절연하는 수단을 포함하되,상기 도전층은 상기 방사 표면과 실질적으로 동일한 표면을 가지며, 밴드와 슬롯의 교번 구조를 포함하는 집적 회로.
- 제 1 항에 있어서,활성 구역(an active zone)이 상기 방사 표면에 의해 피복되는 영역을 제외한 중앙 영역의 표면 상에 집적되는 집적 회로.
- 제 1 항에 있어서,상기 도전층은 개방 회로(an open circuit)를 형성하는 집적 회로.
- 제 1 항에 있어서,상기 도전층은 도전성 세그먼트(segments)를 포함하는 집적 회로.
- 제 4 항에 있어서,상기 도전성 세그먼트는 비폐쇄형 프레임(a non-closed frame)에 접속되는 집적 회로.
- 제 4 항에 있어서,상기 기판에 상기 유도성 소자의 권선에 수직인 트랜치(trenches)가 형성되고, 상기 트랜치의 바닥은 상기 도전층을 형성하는 낮은 저항 또는 도전성 물질로 피복되는 집적 회로.
- 제 1 항에 있어서,낮은 저항 또는 도전성 물질의 웰(well)이 존재하고, 상기 웰의 벽은 상기 유도성 소자를 완전히 둘러싸며, 상기 웰은 상기 웰의 전체 높이 보다 위에 있는 적어도 하나의 슬롯(slot)을 포함하는 집적 회로.
- 제 1 항에 있어서,상기 집적 회로는 소정의 전위의 단자와 상기 유도성 소자를 회로에 접속하는 단자 사이에 접속된 두개의 유도성 소자를 포함하되, 상기 유도성 소자들은 동일한 모양의 단일의 권선에 의해서 형성되는 집적 회로.
- 동조 전압의 값에 의존하는 주파수값을 갖는 출력 신호를 공급하는데 적합한 발진기(an oscillator)로서,청구항 제 1 항에 따른 집적 회로의 형태로 구현되고,청구항 제 1 항에 따른 집적 회로 내의 상기 유도성 소자에 접속되고 상기 동조 전압에 의해 바이어스되도록 구성되는 적어도 하나의 바리캡 다이오드(varicap diode)를 포함하는 발진기.
- 신호 수신 장치에 있어서,소정의 주파수 범위 내에서 선택되는 무선 주파수라 불리는 주파수를 갖는 신호의 수신 및 상기 신호의 무선 신호라 불리는 전자 신호로의 변환을 가능하게 하는 안테나 및 필터 시스템과,발진 주파수라 불리는 주파수가 동조 전압에 의해 제어되는 국부 발진기(a local oscillator)와,상기 무선 신호 및 상기 국부 발진기로부터의 신호를 수신하고, 상기 무선 주파수와 상기 발진 주파수 간의 차와 동일한 고정 주파수를 갖는 출력 신호를 공급하는 믹서(a mixer)와,상기 믹서의 상기 출력 신호를 사용하는 신호 처리 유닛을 포함하되,상기 국부 발진기는 청구항 제 9 항의 발진기인 신호 수신 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR00/07864 | 2000-06-20 | ||
| FR0007864A FR2810451A1 (fr) | 2000-06-20 | 2000-06-20 | Circuit integre incluant un element inductif de facteur de qualite eleve et presentant une grande compacite |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020000109A KR20020000109A (ko) | 2002-01-04 |
| KR100875601B1 true KR100875601B1 (ko) | 2008-12-23 |
Family
ID=8851449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010034126A KR100875601B1 (ko) | 2000-06-20 | 2001-06-16 | 집적 회로 및 이 집적 회로의 형태로 구현되는 국부 발진기 및 이 국부 발진기가 포함된 신호 수신 장치 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7002233B2 (ko) |
| EP (1) | EP1168442B1 (ko) |
| JP (1) | JP2002093916A (ko) |
| KR (1) | KR100875601B1 (ko) |
| CN (1) | CN100372120C (ko) |
| DE (1) | DE60138159D1 (ko) |
| FR (1) | FR2810451A1 (ko) |
| TW (1) | TW513811B (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10221442B4 (de) * | 2002-05-15 | 2005-09-22 | Xignal Technologies Ag | Induktives Element einer integrierten Schaltung |
| KR101005264B1 (ko) | 2003-07-26 | 2011-01-04 | 삼성전자주식회사 | 대칭형 인덕터 소자 |
| JP4444683B2 (ja) * | 2004-02-10 | 2010-03-31 | 株式会社日立製作所 | コイル状アンテナを有する半導体チップ及びこれを用いた通信システム |
| JP2008503890A (ja) * | 2004-06-23 | 2008-02-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | プレーナインダクタ |
| JP4541800B2 (ja) * | 2004-08-20 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | インダクタを備えた半導体装置 |
| FR2878081B1 (fr) * | 2004-11-17 | 2009-03-06 | France Telecom | Procede de realisation d'antennes integrees sur puce ayant une efficacite de rayonnement ameliore. |
| TW200802430A (en) * | 2006-01-09 | 2008-01-01 | Koninkl Philips Electronics Nv | Integrated circuit inductor with small floating metal structures |
| US7750408B2 (en) * | 2007-03-29 | 2010-07-06 | International Business Machines Corporation | Integrated circuit structure incorporating an inductor, a conductive sheet and a protection circuit |
| JP2008263074A (ja) * | 2007-04-12 | 2008-10-30 | Renesas Technology Corp | 半導体装置 |
| JP5551480B2 (ja) * | 2010-03-24 | 2014-07-16 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| US9759580B2 (en) * | 2015-08-27 | 2017-09-12 | Texas Instruments Incorporated | Position sensor |
| US9954487B1 (en) | 2016-10-07 | 2018-04-24 | International Business Machines Corporation | Tuning LC tank circuits |
| EP3327806B1 (en) * | 2016-11-24 | 2021-07-21 | Murata Integrated Passive Solutions | Integrated electronic component suitable for broadband biasing |
| US9899967B1 (en) * | 2017-02-01 | 2018-02-20 | Infineon Technologies Ag | Embedded harmonic termination on high power RF transistor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0855741A1 (en) * | 1997-01-17 | 1998-07-29 | Lucent Technologies Inc. | Component arrangement having magnetic field controlled transistor |
| WO1998050956A1 (en) * | 1997-05-02 | 1998-11-12 | The Board Of Trustees Of The Leland Stanford Junior University | Patterned ground shields for integrated circuit inductors |
| JPH10321802A (ja) * | 1997-05-22 | 1998-12-04 | Toshiba Corp | インダクタ素子 |
| JPH11176639A (ja) * | 1997-12-12 | 1999-07-02 | Fuji Electric Co Ltd | 平面型インダクタおよび平面型トランス |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6021556A (ja) * | 1983-07-15 | 1985-02-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61115302A (ja) * | 1984-11-12 | 1986-06-02 | Asahi Chem Ind Co Ltd | シ−トコイル |
| JPH0272660A (ja) * | 1988-09-07 | 1990-03-12 | Kawasaki Steel Corp | 半導体装置 |
| WO1994017558A1 (en) * | 1993-01-29 | 1994-08-04 | The Regents Of The University Of California | Monolithic passive component |
| JPH0774311A (ja) * | 1993-09-06 | 1995-03-17 | Toshiba Corp | 半導体アナログ集積回路 |
| JPH07335441A (ja) * | 1994-06-07 | 1995-12-22 | Sony Corp | コイル構造 |
| JPH08181018A (ja) * | 1994-12-26 | 1996-07-12 | Murata Mfg Co Ltd | コイル装置 |
| JPH08330517A (ja) * | 1995-05-31 | 1996-12-13 | Sanyo Electric Co Ltd | 集積回路装置および共振回路 |
| SE510443C2 (sv) * | 1996-05-31 | 1999-05-25 | Ericsson Telefon Ab L M | Induktorer för integrerade kretsar |
| US5793272A (en) * | 1996-08-23 | 1998-08-11 | International Business Machines Corporation | Integrated circuit toroidal inductor |
| EP0836271B1 (fr) * | 1996-10-10 | 2003-01-29 | Philips Electronics N.V. | Oscillateur intégré et radio-téléphone mettant en oeuvre un tel oscillateur. |
| US6160303A (en) * | 1997-08-29 | 2000-12-12 | Texas Instruments Incorporated | Monolithic inductor with guard rings |
| KR19990055422A (ko) * | 1997-12-27 | 1999-07-15 | 정선종 | 실리콘 기판에서의 인덕터 장치 및 그 제조 방법 |
| JP2000022085A (ja) * | 1998-06-29 | 2000-01-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6529720B1 (en) * | 1998-12-29 | 2003-03-04 | Koninklijke Philips Electronics N.V. | Integrated circuit of inductive elements |
| US6566731B2 (en) * | 1999-02-26 | 2003-05-20 | Micron Technology, Inc. | Open pattern inductor |
| US7038294B2 (en) * | 2001-03-29 | 2006-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planar spiral inductor structure with patterned microelectronic structure integral thereto |
-
2000
- 2000-06-20 FR FR0007864A patent/FR2810451A1/fr active Pending
-
2001
- 2001-06-13 EP EP01202292A patent/EP1168442B1/fr not_active Expired - Lifetime
- 2001-06-13 DE DE60138159T patent/DE60138159D1/de not_active Expired - Lifetime
- 2001-06-16 KR KR1020010034126A patent/KR100875601B1/ko not_active IP Right Cessation
- 2001-06-16 CN CNB011248343A patent/CN100372120C/zh not_active Expired - Lifetime
- 2001-06-18 US US09/883,438 patent/US7002233B2/en not_active Expired - Lifetime
- 2001-06-20 JP JP2001186874A patent/JP2002093916A/ja active Pending
- 2001-08-24 TW TW090120886A patent/TW513811B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0855741A1 (en) * | 1997-01-17 | 1998-07-29 | Lucent Technologies Inc. | Component arrangement having magnetic field controlled transistor |
| WO1998050956A1 (en) * | 1997-05-02 | 1998-11-12 | The Board Of Trustees Of The Leland Stanford Junior University | Patterned ground shields for integrated circuit inductors |
| JPH10321802A (ja) * | 1997-05-22 | 1998-12-04 | Toshiba Corp | インダクタ素子 |
| JPH11176639A (ja) * | 1997-12-12 | 1999-07-02 | Fuji Electric Co Ltd | 平面型インダクタおよび平面型トランス |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020000109A (ko) | 2002-01-04 |
| US7002233B2 (en) | 2006-02-21 |
| EP1168442B1 (fr) | 2009-04-01 |
| CN100372120C (zh) | 2008-02-27 |
| EP1168442A2 (fr) | 2002-01-02 |
| EP1168442A3 (fr) | 2002-05-02 |
| TW513811B (en) | 2002-12-11 |
| JP2002093916A (ja) | 2002-03-29 |
| US20020063585A1 (en) | 2002-05-30 |
| DE60138159D1 (de) | 2009-05-14 |
| CN1331493A (zh) | 2002-01-16 |
| FR2810451A1 (fr) | 2001-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100875601B1 (ko) | 집적 회로 및 이 집적 회로의 형태로 구현되는 국부 발진기 및 이 국부 발진기가 포함된 신호 수신 장치 | |
| US7323948B2 (en) | Vertical LC tank device | |
| KR100771726B1 (ko) | 유도성 소자의 집적 회로 | |
| US7501924B2 (en) | Self-shielding inductor | |
| CN100375283C (zh) | 半导体装置 | |
| US6664863B1 (en) | LC oscillator | |
| US7847666B2 (en) | Differential inductor for use in integrated circuits | |
| US7022566B2 (en) | Integrated radio frequency circuits | |
| US7064645B2 (en) | Electronic device | |
| EP1149391B1 (en) | Multi-track integrated spiral inductor | |
| US5959522A (en) | Integrated electromagnetic device and method | |
| EP0897256B1 (en) | Semiconductor device | |
| US20060038621A1 (en) | Semiconductor devices with inductors | |
| US20020158306A1 (en) | Semiconductor device with a spiral inductor | |
| US6903459B2 (en) | High frequency semiconductor device | |
| KR100475477B1 (ko) | 인덕턴스 소자 및 반도체 장치 | |
| US7362204B2 (en) | Inductance with a midpoint | |
| JP2002246476A (ja) | 絶縁デバイス、集積回路、発信器及び無線信号受信装置 | |
| JP2019121640A (ja) | 半導体装置 | |
| KR100668220B1 (ko) | 반도체 소자용 인덕터 | |
| KR19990070958A (ko) | 반도체 집적회로용 유도성 소자 | |
| US6278871B1 (en) | Integrated circuit including a low-dispersion capacitive network | |
| EP1211799A1 (en) | Lc oscillator | |
| EP1160842A2 (en) | Integrated radio frequency circuits | |
| US20020005554A1 (en) | Integrated radio frequency circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121203 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131209 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170929 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |