JP2002093916A - 大きなｑ因子を有する誘導素子を含む非常にコンパクトな集積回路 - Google Patents

大きなｑ因子を有する誘導素子を含む非常にコンパクトな集積回路

Info

Publication number
JP2002093916A
JP2002093916A JP2001186874A JP2001186874A JP2002093916A JP 2002093916 A JP2002093916 A JP 2002093916A JP 2001186874 A JP2001186874 A JP 2001186874A JP 2001186874 A JP2001186874 A JP 2001186874A JP 2002093916 A JP2002093916 A JP 2002093916A
Authority
JP
Japan
Prior art keywords
inductive element
integrated circuit
conductive layer
signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001186874A
Other languages
English (en)
Inventor
Benoit Butaye
ブタエ ベノワ
Patrice Gamand
ガマンド パトリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2002093916A publication Critical patent/JP2002093916A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 本発明は、回路のサイズに関する増大を招く
ことなく且つ他の素子の動作が誘導素子によって乱され
ることなく、回路内に他の素子を集積化させることを可
能とするものである。 【解決手段】 本発明は、基板と、導電層（１）と、該
導電層上に重畳され、外側輪郭及び内側輪郭を有する金
属旋回部によって形成された少なくとも１つの誘導素子
（２）であり、上記外側輪郭及び上記内側輪郭が、それ
ら輪郭間で放射面と称される面を境界付けるような少な
くとも１つの誘導素子（１）と、前記導電層を前記誘導
素子から絶縁する手段とを備える集積回路に関する。前
記導電層は、前記放射面と略同一の面を有する。用途と
しては、特に電圧制御発振器が挙げられる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板と、導電層
と、該導電層上に重畳され、外側輪郭(outer contour)
及び内側輪郭(inner contour)を有する金属旋回部によ
って形成された少なくとも１つの誘導素子であって、上
記外側輪郭及び上記内側輪郭が、それら輪郭の間で放射
面と称される面を境界付ける(bound)少なくとも１つの
誘導素子と、前記導電層を前記誘導素子から絶縁する手
段とを備える集積回路に関する。
【０００２】
【従来の技術】そのような集積回路は、文献ＰＣＴ/Ｕ
Ｓ９８/０５１４９から知られている。当該集積回路に
含まれる誘導素子は、基板と誘導素子との間に介在され
た導電性シールドの存在にによって獲得される高いＱ因
子(quality factor)を有する。この既知のシールドは、
一方において、誘導によって生ずる基板内に流れる電流
を低減することでのエネルギー損失の低減と、他方にお
いて、誘導素子のＱ因子を低減するこれら電流の経路長
を制限することでの磁気損失の低減とを、それぞれ可能
とする。
【０００３】本発明は以下の考察を考慮する。先行技術
において、シールドは、放射面の外側輪郭によって境界
付けられた面全体を占める複数のスライスにより実現さ
れる。内面と称され、放射面の内側輪郭によって境界付
けられた面は、当該回路内部におけるむだな面であり、
即ち、シールド以外の目的で使用することはできない。
【０００４】
【発明が解決しようとする課題】本発明の目的は、冒頭
段落で規定されたタイプの回路内に他の素子を集積化さ
せることを可能にすることであって、当該回路のサイズ
に関する増大を招くことなく且つそれら他の素子の動作
が誘導素子によって害されることなく可能とすることに
ある。
【０００５】
【課題を解決するための手段】本発明によれば、冒頭段
落で規定された集積回路であって、前記導電層が前記放
射面と実質的に同一の面を有することを特徴とする。
【０００６】本発明の有利な実施例においては、能動領
域が、放射面で被覆されていない面上に集積される。と
りわけ、この面は内面であっても良い。斯くして、能動
領域は、容量性素子、抵抗性素子または半導体素子を含
んでも良い。結果として、本発明は、他の素子が容量性
素子、抵抗性素子または半導体素子の何れであるかに拘
わらず、それら他の素子のほかに誘導素子を含む任意の
集積回路において用いることができる。
【０００７】本発明の特別な実施例においては、導電層
が開回路を形成する。本発明のこの実施例の目的は、誘
導素子と該誘導素子が重畳された導電層との間に形成さ
れる相互インダクタンスを防止することである。この実
施例においては、誘導素子によって生成された磁場によ
り誘導される電流が、開回路を形成している導電層を通
過することができない。結果として、導電層及び誘導素
子の間に存在する相互インダクタンスは非常に小さい。
【０００８】とりわけ、導電層は、導電性セグメントを
含んでも良い。これら導電性セグメントは、誘導素子に
よって導電層内に生成された磁場で作り出された渦電流
を最小化することが可能である。導電性セグメントは、
非閉鎖フレームに接続されても良い。斯くして、このア
センブリは、誘導され得るであろう電流に対して開回路
として機能する。
【０００９】本発明の好適な実施例においては、基板
に、誘導素子の旋回（ターン）部と直交する複数のトレ
ンチ（深い溝）が形成されている。これらトレンチの底
部は、導電性材で被覆される。導電層はこのようにして
基板内に配置され、回路接地と接続されると深いシール
ドを形成する。
【００１０】本発明の有利な実施例においては、集積回
路が、誘導素子を完全に取り囲む壁を有する低抵抗性材
または導電性材のウェルを更に含み、該ウェルは、その
全高にわたる少なくとも１つのスロットを有する。誘導
素子は、別の誘導素子の近辺に配置された際、この他の
誘導素子と相互インダクタンスを作り出す。この相互イ
ンダクタンスは、誘導素子のＱ因子を損ないがちであ
る。上記ウェルは、誘導素子と当該回路に存する如何な
る他の誘導素子との磁気相互作用を制限することによっ
て、この効果の発生を制限することが可能である。スロ
ットが、ウェルの全高にわたって形成されて、該ウェル
の面における電流ループの形成を防止する。集積回路
は、各々が低抵抗性材または導電性材から形成されてい
る重畳層によって形成されているので、ウェルの各壁
を、各々がそれら層の１つにおいて、前記誘導素子の面
によって規定される周辺部に形成される複数のトラック
の積み重ね（スタック）によって形成することができ、
それらトラックは相互接続される。既存の各種層を用い
てのウェルの具現化は、回路のサイズに関する増大に至
ることはない。遊離には、ウェル及び導電層は、寄生キ
ャパシタンスの形成を排除するために、例えば回路接地
等の同一の基準電位端子と相互接続される。
【００１１】本発明の変形例においては、集積回路は２
つの誘導素子を含み、それら２つの誘導素子は、当該回
路に課せられた要件に依存して、固定もしくは変動電位
の供給端子ＶＣＣか、または基準電位もしくは接地電位
ＧＮＤの端子とすることができる電位端子と、誘導素子
を回路に接続する端子との間に接続される。それら誘導
素子は、上述の端子間を流れる電流Ｉの通過を可能とす
るように配列される。これら２つの誘導素子は、対称的
であり、且つ単一で同様な旋回部によって各々形成され
る。この旋回部の構造の選択は、電流が該旋回部を通過
する際に形成される相互インダクタンスの値に影響し、
結果として、該旋回部の補助で形成される誘導素子のＱ
因子の値に影響する。この選択は、誘導素子のＱ因子を
最適化するように為される。前記旋回部は、有利には、
それら誘導素子と回路の他の素子との間の電磁気的相互
作用を最大限に低減するために、上述したウェルによっ
て取り囲まれであろう。
【００１２】本発明は、他の素子が容量性素子、抵抗性
素子または半導体素子であろうと、それら他の素子と並
んで誘導素子が存する如何なる集積回路にも利用され得
る。集積回路は、例えば、発振器、能動的負荷ミキサま
たはフィルタであり得る。それ故、そうした適用例の１
つにおいては、本発明は、同調電圧の値に依存する値で
ある周波数を有する出力信号を供給するに適合した発振
器にも関し、該発振器が、先に規定された本発明による
集積回路の形態で実現されると共に、誘導素子と接続さ
れ、同調電圧によってバイアスされるように構成された
少なくとも１つの可変容量ダイオードを更に含むことを
特徴とする。
【００１３】より一般的には、本発明は、無線信号を受
信する装置に有利に使用され得る。それ故、本発明は、
無線周波数と呼ばれ、所与の周波数範囲内で選択される
周波数の信号の受信と、該受信信号の無線信号と呼ばれ
る電子信号への変換とを可能とするアンテナ及びフィル
タシステムと、発振周波数と呼ばれ、同調電圧の関数と
して同調可能である周波数のローカル発振器と、前記無
線信号と前記ローカル発振器から来る信号とを受信する
ように、並びに前記無線周波数及び前記発振周波数の間
の差に等しい固定周波数を有する出力信号を供給するよ
うに構成されたミキサと、前記ミキサの前記出力信号を
利用するように構成された信号処理ユニットとを備える
無線信号受信装置に関し、前記ローカル発振器が上述し
た発振器に準拠することを特徴とする。
【００１４】本発明は、添付図面を参照して、非制限的
例のつもりで与えられた幾つかの実施例に関する以下の
説明の補助でより完全に理解されるであろう。
【００１５】
【発明の実施例の形態】図１は、導電層１と該導電層上
に重畳された誘導素子２とを含む集積回路を示してい
る。誘導素子２は、それらの間に放射面と称される面を
制限する外側輪郭及び内側輪郭を有する金属旋回部、及
び導電層を当該誘導素子から絶縁する手段によって形成
されている。ここで破線で示された導電層１の面は、誘
導素子２の放射面と実質的に同一である。これは、誘導
素子の内側輪郭によって制限された内面上に複数の回路
素子を集積化することを可能としている。この導電層１
は低抵抗性材または導電性材から形成され、誘導素子２
によって作り出される磁場のベクトルに対して直交する
ように配列されている。導電層はバンド３及びスロット
４から成る交替配列を含み得る。導電性セグメントを形
成するバンド３は、例えば、金属合金またはポリシリコ
ンから形成されている。導電層が誘導素子によって作り
出される磁場に直交するように配置されると、誘導電流
Ｉがもしそのプレートが一体片で形成されていれば、そ
のプレート内に現れ得る。この電流Ｉと直交して配向さ
れたスロット４及びバンド３の交替配列は、この誘導電
流の流れを妨げる開回路を形成する。この電流は導電層
内において略ゼロなり、該導電層及び誘導素子間に現れ
得る相互インダクタンスも略ゼロとなり、誘導素子のＱ
因子に著しく影響することがない。複数のバンドはそれ
らの外側で閉じていないフレーム５と接続されている。
フレーム５におけるスロット６が該フレーム上での電流
ループの形成を防止している。
【００１６】図２は、図１におけるＡ−Ａで規定された
平面で切り取った場合の本発明に係る好適実施例での集
積回路の断面図である。この図面は、図１を参照して説
明された導電層１を実現する特殊な方法の単なる例示で
ある。回路１は、基準電位端子と接続され得ると共に内
的に複数のトレンチ（深い溝）Ｔが形成されている基板
７を含み、それらトレンチは誘導素子の旋回部と直交し
ている。これらトレンチの底部は低抵抗性材または導電
性材Ｍで被覆されている。このようにして、図１に示さ
れる導電層が獲得され得る。最後にこれらトレンチは絶
縁層Ｒを形成している高抵抗性材または絶縁材で満たさ
れている。
【００１７】基板及び第１導電層Ｐによって、誘導素子
の旋回部の中心における自由空間内に、能動素子、受動
素子及び半導体素子を含み得る能動領域８を形成するこ
とが可能である。
【００１８】その設計の結果、一般にシリコンから形成
されている導電層Ｐは回路に課せられた要件に合致する
特殊構造を有し、それは回路の全領域における一部のみ
を占有しているので、この構造は複数の隙間を有する。
特に、誘導素子が集積化される面はそうした隙間を被覆
する。低抵抗性材または絶縁材はこれら隙間を満たし、
それによって導電層Ｐと同一レベルに絶縁層９を形成す
る。
【００１９】ここで説明された集積回路において、誘導
素子２は、該誘導素子が能動領域８の周りにコイル状に
巻かれるように、回路の第２導電層Ｍ１を形成する、例
えばアルミニウムのタイプの金属合金等の材料で形成さ
れている。
【００２０】ここで説明された実施例において、導電層
１は誘導素子２に接合していない。誘導素子２が組み込
まれている第２層Ｍ１と基板７に組み込まれている導電
層１とは、実際には、絶縁層Ｒ及び９によって分離され
る。誘導素子２及び導電層１は、一緒に考えれば、Ｌ−
Ｃ素子を形成している。誘導素子２及び導電層１の間に
形成されたキャパシタンスＣは誘導素子２のＱ因子を劣
化させる。このキャパシタンスの値は導電層１を誘導素
子２から分離する距離の関数である。この値を最小化す
るために、導電層１は誘導素子２からできる限り遠方へ
配置されている。Ｑ因子は、もし導電層が低抵抗性材ま
たは導電性材で形成されていれば、本例の様に更に改善
される。導電層１の基準端子への接続も寄生キャパシタ
ンスの値を制限させることが可能である。先に記載され
たように基板７内に形成された導電層１の場合、導電層
１と基板の表面上に設けられた如何なる他の導電性素子
との間の接点は、低抵抗性材または導電性材をトレンチ
Ｔの底部にデポジットすることによる導電層１の製造中
に、トレンチＴの内側壁にデポジットされたその低抵抗
性材または導電性材の助けで形成される。基板の表面上
に配置された導電性素子との接点は、次いで、それらト
レンチＴの縁に金属接続部によって形成される。
【００２１】誘導素子２のＱ因子は、導電層１及び基板
７の間に形成される可能性のある第２のキャパシタンス
の存在によっても影響され得る。導電層１及び基板７を
同一電位端子と接続することによってこの第２寄生キャ
パシタンスの形成を排除することができ、誘導素子２の
Ｑ因子は損なわれない。
【００２２】ここで説明された実施例においては、導電
性材で形成されるウェル１０が、誘導素子２の周りに形
成される。その高さ全体（全高）にわたってウェル１０
は、部分的断面をもたらすように、図においてハッチン
グが施されていない領域により示されているスロット１
１を有する。該スロットは、取り囲んでいる誘導素子２
によって誘導させられた電流の如何なるあり得る流れも
遮断する。ウェル１０は、誘導素子２と該誘導素子近傍
における各種回路素子との間の相互インダクタンスを最
小化することを可能としている。ここで説明された実施
例においては、ウェル１０は、層Ｐ及びＭ１の各種部分
の接合部によって実現される。このウェルは、誘導素子
２と回路の残りとの間の適切な絶縁を確実とし、斯くし
て磁気相互作用を制限するのに充分な高さである。概括
的には、各誘導素子または集積回路に含まれる誘導素子
の部分は、斯様なウェルにより絶縁され得て、かかる誘
導素子または誘導素子の一部と回路内に存する他の素子
との間に形成され得る相互インダクタンスを最小化す
る。
【００２３】本発明の好適な実施例においては、導電層
１及びウェル１０が共に基準電位端子と接続されてい
る。一方における導電層１及び基板７の間、他方におけ
る導電層１及び誘導素子２の間、最後に導電層１及びウ
ェル１０の間の各寄生容量性結合は著しく制限される。
斯くして、本発明による集積回路のこの変形例に含まれ
る誘導素子は高いＱ因子を有するであろう。
【００２４】図３は、本発明の変形例による集積回路に
含まれる２つの誘導素子の平面図である。この回路は単
一旋回部を含む。この旋回部は図において異なるように
ハッチングが施された２つの誘導素子２ａ，２ｂを含
む。これら２つの誘導素子は相互に対称的に配列されて
いる。それらは共に、回路の要件に依存して固定もしく
は変動電位の供給端子ＶＣＣ、または基準電位もしくは
接地端子ＧＮＤの何れかが可能である電位端子と、誘導
素子２を回路に接続する端子との間に接続され、それら
誘導素子はかかる端子間で該誘導素子自体を通る電流Ｉ
を流させるように配列されている。これら２つの誘導素
子において、電流は図３に示されるように如何なる時点
においても同一方向に流れる。２つの隣接する平行導体
ワイヤ間の相互インダクタンスは電流経路の方向に依存
する。電流経路の方向が反対である場合、相互インダク
タンスは各ワイヤの自己インダクタンスから減算され
る。電流経路の方向が同一である場合、相互インダクタ
ンスは各ワイヤの自己インダクタンスに加算される。こ
こで提案されている構造では、同一方向を有する電流が
隣接する旋回部分を通るように流れている。即ち、この
ようにして、２つの誘導素子のインダクタンスとそれら
のＱ因子とが増大される。その結果、回路の性能は改善
される。本発明の適用例においては、図１に示される導
電層は、該導電層と２つの誘導素子２ａ及び２ｂを形成
している旋回部とを重畳することによって有利に実現さ
れる。この構造は能動領域８が集積される内面を提供す
る。
【００２５】図４は、本発明による集積回路の形態で実
現された発振器ＶＣＯの機能線図である。この発振器Ｖ
ＣＯは、値が同調電圧Ｖtunに依存している周波数ＦＬ
Ｏを有する電圧信号Ｖloを作り出す役割を果たす。この
発振器は、供給端子ＶＣＣと接続された誘導素子２と、
可変容量ダイオードＶＣＤを有する能動領域８とを含
む。可変容量ダイオードＶＣＤはバイアス電圧に依存し
て変動する容量を有するので、Ｌ−Ｃ回路の共振周波数
も変動する。
【００２６】図５は、無線信号を受信する装置を概略的
に示しており、アンテナ及びフィルタシステムＡＦを含
んで、無線周波数と呼ばれ、所与の周波数範囲内で選択
される周波数ＦＲの無線信号の受信と、該受信信号の無
線信号と呼ばれる電子信号Ｖfrへの変換とを可能として
いる。この受信装置は周波数変換器ＦＣを更に含み、該
変換器はローカル発振器ＶＣＯ及びミキサＭＩＸを有し
ており、該ミキサＭＩＸは、無線信号Ｖfrと、発信周波
数と呼ばれ、制御可能である周波数ＦＬＯのローカル発
振器ＶＣＯから来る信号Ｖloとを受信するように構成さ
れ、そして該変換器は固定され且つ無線周波数ＦＲ及び
発振周波数ＦＬＯ間の差に等しい周波数ＦＩを有する出
力信号Ｖfiを搬送することができる。
【００２７】この周波数変換器ＦＣにおいては、同調電
圧Ｖtunによって形成された発振周波数ＦＬＯの値の選
択が無線周波数ＦＲの値を定義する。なぜなら、中間周
波数ＦＩが、例えば、図面には図示していないフィルタ
システムによって固定されると共にミキサＭＩＸの出力
に配列されているからである。最後に、この受信装置
は、ミキサＭＩＸの出力信号を利用するように構成され
た信号処理ユニットＰＵを含む。
【００２８】本発明は、高いスペクトル純度を、ローカ
ル発振器ＶＣＯの出力信号のために、該発振器内に含ま
れる誘導素子の大きなＱ因子によって達成することを可
能としている。このスペクトル純度は、無線周波数の正
確な選択を獲得することを可能としており、本発明によ
れば、ローカルＶＣＯの大きなサイズを必要とすること
がない。
【図面の簡単な説明】
【図１】図１は、本発明に係る有利な実施例による集積
回路の平面図である。
【図２】図２は、本発明に係る好適な実施例による集積
回路の断面図である。
【図３】図３は、本発明に係る変形例による回路内に存
する２つの誘導素子の平面図である。
【図４】図４は、本発明に係る特別な実施例による発振
器の機能線図である。
【図５】図５は、前記発振器を含む無線信号受信装置の
機能線図である。
【符号の説明】
１ 導電層 ２ 誘導素子 ３ バンド ４ スロット ５ フレーム ６ フレーム内のスロット ７ 基板 ８ 能動領域 ９ 絶縁層 １０ ウェル １１ ウェル内のスロット Ｍ 低抵抗性材または導電性材 Ｍ１ 第２導電層 Ｐ 第１導電層 Ｒ 絶縁層 Ｔ トレンチ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 パトリス ガマンド フランス国 14440 ドゥブルス ラ デ リヴランド ル デ ラ ハウル 13 Ｆターム(参考） 5E070 AA01 AB01 AB06 5F038 AV04 AZ04 BH01 BH10 BH19 CA06 CD02 CD03 DF01 EZ20 5J024 AA10 CA09 CA20 DA01 DA28 DA29 5J081 AA11 CC43 DD01 EE06 FF21 FF24 KK09 MM01 MM07

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 基板と、導電層と、該導電層上に重畳さ
    れ、外側輪郭及び内側輪郭を有する金属旋回部によって
    形成された少なくとも１つの誘導素子であって、上記外
    側輪郭及び上記内側輪郭が、それら輪郭の間で放射面と
    称される面を境界付ける少なくとも１つの誘導素子と、
    前記導電層を前記誘導素子から絶縁する手段とを備える
    集積回路において、前記導電層が、前記放射面と実質的
    に同一の面を有することを特徴とする集積回路。
  2. 【請求項２】 能動領域が前記放射面により被覆されて
    いない面上に集積されていることを特徴とする請求項１
    に記載の集積回路。
  3. 【請求項３】 前記導電層が開回路を形成することを特
    徴とする請求項１に記載の集積回路。
  4. 【請求項４】 前記導電層が導電性セグメントを含むこ
    とを特徴とする請求項１に記載の集積回路。
  5. 【請求項５】 前記導電性セグメントが非閉鎖フレーム
    と接続されていることを特徴とする請求項４に記載の集
    積回路。
  6. 【請求項６】 前記基板に前記誘導素子の前記旋回部と
    直交するトレンチが形成され、それらトレンチの底部
    が、前記導電層を形成する低抵抗性材または導電性材で
    被覆されていることを特徴とする請求項４に記載の集積
    回路。
  7. 【請求項７】 低抵抗性材または導電性材のウェルが存
    在し、該ウェルは、前記誘導素子を完全に取り囲む壁を
    有すると共に、全高にわたる少なくとも１つのスロット
    を有することを特徴とする請求項１に記載の集積回路。
  8. 【請求項８】 ２つの誘導素子を含み、それら２つの誘
    導素子は、所与の電位の端子と誘導素子を回路に接続す
    る端子との間に接続されると共に、単一で同様な旋回部
    により形成されることを特徴とする請求項１に記載の集
    積回路。
  9. 【請求項９】 同調電圧の値に依存する値の周波数を有
    する出力信号を供給するに適合した発振器において、当
    該発振器は、請求項１に記載の集積回路の形態で実現さ
    れると共に、前記誘導素子と接続され、同調電圧によっ
    てバイアスされるように構成された少なくとも１つの可
    変容量ダイオードを含むことを特徴とする発振器。
  10. 【請求項１０】 無線周波数と呼ばれ、所与の周波数範
    囲内で選択される周波数の信号の受信と、該受信信号の
    無線信号と呼ばれる電子信号への変換とを可能とするア
    ンテナ及びフィルタシステムと、発振周波数と呼ばれ、
    同調電圧によって制御可能な周波数を有するローカル発
    振器と、前記無線信号と前記ローカル発振器から来る信
    号とを受信する、並びに前記無線周波数及び前記発振周
    波数の間の差に等しい固定周波数を有する出力信号を供
    給するに適合したミキサと、前記ミキサの前記出力信号
    を利用するに適合した信号処理ユニットとを備える信号
    受信装置において、前記ローカル発振器が請求項９に記
    載の発振器であることを特徴とする信号受信装置。
JP2001186874A 2000-06-20 2001-06-20 大きなｑ因子を有する誘導素子を含む非常にコンパクトな集積回路 Pending JP2002093916A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0007864 2000-06-20
FR0007864A FR2810451A1 (fr) 2000-06-20 2000-06-20 Circuit integre incluant un element inductif de facteur de qualite eleve et presentant une grande compacite

Publications (1)

Publication Number Publication Date
JP2002093916A true JP2002093916A (ja) 2002-03-29

Family

ID=8851449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001186874A Pending JP2002093916A (ja) 2000-06-20 2001-06-20 大きなｑ因子を有する誘導素子を含む非常にコンパクトな集積回路

Country Status (8)

Country Link
US (1) US7002233B2 (ja)
EP (1) EP1168442B1 (ja)
JP (1) JP2002093916A (ja)
KR (1) KR100875601B1 (ja)
CN (1) CN100372120C (ja)
DE (1) DE60138159D1 (ja)
FR (1) FR2810451A1 (ja)
TW (1) TW513811B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355270B2 (en) 2004-02-10 2008-04-08 Hitachi, Ltd. Semiconductor chip with coil antenna and communication system
JP2008263074A (ja) * 2007-04-12 2008-10-30 Renesas Technology Corp 半導体装置
JP2010523001A (ja) * 2007-03-29 2010-07-08 インターナショナル・ビジネス・マシーンズ・コーポレーション インダクタを組み込んだ集積回路構造体、その設計方法、及びその設計システム
US9042117B2 (en) 2010-03-24 2015-05-26 Renesas Electronics Corporation Semiconductor device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10221442B4 (de) * 2002-05-15 2005-09-22 Xignal Technologies Ag Induktives Element einer integrierten Schaltung
KR101005264B1 (ko) 2003-07-26 2011-01-04 삼성전자주식회사 대칭형 인덕터 소자
EP1761938A1 (en) * 2004-06-23 2007-03-14 Koninklijke Philips Electronics N.V. Planar inductor
JP4541800B2 (ja) * 2004-08-20 2010-09-08 ルネサスエレクトロニクス株式会社 インダクタを備えた半導体装置
FR2878081B1 (fr) * 2004-11-17 2009-03-06 France Telecom Procede de realisation d'antennes integrees sur puce ayant une efficacite de rayonnement ameliore.
WO2007080531A1 (en) * 2006-01-09 2007-07-19 Nxp B.V. Integrated circuit inductor with small floating metal structures
US9759580B2 (en) * 2015-08-27 2017-09-12 Texas Instruments Incorporated Position sensor
US9954487B1 (en) 2016-10-07 2018-04-24 International Business Machines Corporation Tuning LC tank circuits
EP3327806B1 (en) * 2016-11-24 2021-07-21 Murata Integrated Passive Solutions Integrated electronic component suitable for broadband biasing
US9899967B1 (en) * 2017-02-01 2018-02-20 Infineon Technologies Ag Embedded harmonic termination on high power RF transistor

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021556A (ja) * 1983-07-15 1985-02-02 Fujitsu Ltd 半導体装置の製造方法
JPH0774311A (ja) * 1993-09-06 1995-03-17 Toshiba Corp 半導体アナログ集積回路
JPH07335441A (ja) * 1994-06-07 1995-12-22 Sony Corp コイル構造
JPH08181018A (ja) * 1994-12-26 1996-07-12 Murata Mfg Co Ltd コイル装置
JPH08330517A (ja) * 1995-05-31 1996-12-13 Sanyo Electric Co Ltd 集積回路装置および共振回路
WO1997045873A1 (en) * 1996-05-31 1997-12-04 Telefonaktiebolaget Lm Ericsson Conductors for integrated circuits
JPH10145190A (ja) * 1996-10-10 1998-05-29 Philips Electron Nv 発振器及びこの発振器を用いた無線電話装置
JPH10321802A (ja) * 1997-05-22 1998-12-04 Toshiba Corp インダクタ素子
JPH11233727A (ja) * 1997-12-27 1999-08-27 Korea Electronics Telecommun シリコン基板上のインダクタ装置及びその製造方法
JP2000022085A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61115302A (ja) * 1984-11-12 1986-06-02 Asahi Chem Ind Co Ltd シ−トコイル
JPH0272660A (ja) * 1988-09-07 1990-03-12 Kawasaki Steel Corp 半導体装置
WO1994017558A1 (en) * 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
US5793272A (en) * 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
US5872384A (en) * 1997-01-17 1999-02-16 Lucent Technologies Inc. Component arrangement having magnetic field controlled transistor
AU6468198A (en) * 1997-05-02 1998-11-27 Board Of Trustees Of The Leland Stanford Junior University Patterned ground shields for integrated circuit inductors
US6160303A (en) * 1997-08-29 2000-12-12 Texas Instruments Incorporated Monolithic inductor with guard rings
JP3661380B2 (ja) * 1997-12-12 2005-06-15 富士電機デバイステクノロジー株式会社 平面型インダクタ
US6529720B1 (en) * 1998-12-29 2003-03-04 Koninklijke Philips Electronics N.V. Integrated circuit of inductive elements
US6566731B2 (en) * 1999-02-26 2003-05-20 Micron Technology, Inc. Open pattern inductor
US7038294B2 (en) * 2001-03-29 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Planar spiral inductor structure with patterned microelectronic structure integral thereto

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021556A (ja) * 1983-07-15 1985-02-02 Fujitsu Ltd 半導体装置の製造方法
JPH0774311A (ja) * 1993-09-06 1995-03-17 Toshiba Corp 半導体アナログ集積回路
JPH07335441A (ja) * 1994-06-07 1995-12-22 Sony Corp コイル構造
JPH08181018A (ja) * 1994-12-26 1996-07-12 Murata Mfg Co Ltd コイル装置
JPH08330517A (ja) * 1995-05-31 1996-12-13 Sanyo Electric Co Ltd 集積回路装置および共振回路
WO1997045873A1 (en) * 1996-05-31 1997-12-04 Telefonaktiebolaget Lm Ericsson Conductors for integrated circuits
JPH10145190A (ja) * 1996-10-10 1998-05-29 Philips Electron Nv 発振器及びこの発振器を用いた無線電話装置
JPH10321802A (ja) * 1997-05-22 1998-12-04 Toshiba Corp インダクタ素子
JPH11233727A (ja) * 1997-12-27 1999-08-27 Korea Electronics Telecommun シリコン基板上のインダクタ装置及びその製造方法
JP2000022085A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355270B2 (en) 2004-02-10 2008-04-08 Hitachi, Ltd. Semiconductor chip with coil antenna and communication system
JP2010523001A (ja) * 2007-03-29 2010-07-08 インターナショナル・ビジネス・マシーンズ・コーポレーション インダクタを組み込んだ集積回路構造体、その設計方法、及びその設計システム
JP2008263074A (ja) * 2007-04-12 2008-10-30 Renesas Technology Corp 半導体装置
US9042117B2 (en) 2010-03-24 2015-05-26 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
EP1168442A2 (fr) 2002-01-02
DE60138159D1 (de) 2009-05-14
TW513811B (en) 2002-12-11
US20020063585A1 (en) 2002-05-30
KR20020000109A (ko) 2002-01-04
US7002233B2 (en) 2006-02-21
EP1168442A3 (fr) 2002-05-02
EP1168442B1 (fr) 2009-04-01
CN100372120C (zh) 2008-02-27
FR2810451A1 (fr) 2001-12-21
CN1331493A (zh) 2002-01-16
KR100875601B1 (ko) 2008-12-23

Similar Documents

Publication Publication Date Title
US7564319B2 (en) Vertical LC tank device
US7501924B2 (en) Self-shielding inductor
US7046113B1 (en) Inductor element
US7847666B2 (en) Differential inductor for use in integrated circuits
CN100468717C (zh) 平面电感元件和包括平面电感元件的集成电路
CN101983427B (zh) 具有经图案化接地平面的电感器
JP2002093916A (ja) 大きなｑ因子を有する誘導素子を含む非常にコンパクトな集積回路
US5959522A (en) Integrated electromagnetic device and method
US6188306B1 (en) On-chip transformers
KR100771726B1 (ko) 유도성 소자의 집적 회로
EP1566883A2 (en) LC oscillator
US7030455B2 (en) Integrated electromagnetic shielding device
JPH10256826A (ja) 同調型スロットアンテナ
US6903459B2 (en) High frequency semiconductor device
JP2002009166A (ja) 集積された誘導性回路
US7362204B2 (en) Inductance with a midpoint
JPH11273949A (ja) インダクタ素子
JP2004031922A (ja) 半導体装置
JP2002246476A (ja) 絶縁デバイス、集積回路、発信器及び無線信号受信装置
KR100668220B1 (ko) 반도체 소자용 인덕터
KR19990070958A (ko) 반도체 집적회로용 유도성 소자
US6278871B1 (en) Integrated circuit including a low-dispersion capacitive network
EP1197973A1 (en) Inductor element
EP1211799B1 (en) Lc oscillator
JP2000357774A (ja) 複数本導線線路、インダクタ素子及びモノリシックマイクロ波集積回路

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080509

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080618

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20081014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120120