CN100468717C - 平面电感元件和包括平面电感元件的集成电路 - Google Patents

平面电感元件和包括平面电感元件的集成电路 Download PDF

Info

Publication number
CN100468717C
CN100468717C CNB2003801055641A CN200380105564A CN100468717C CN 100468717 C CN100468717 C CN 100468717C CN B2003801055641 A CNB2003801055641 A CN B2003801055641A CN 200380105564 A CN200380105564 A CN 200380105564A CN 100468717 C CN100468717 C CN 100468717C
Authority
CN
China
Prior art keywords
track
ground shield
substrate
inductive component
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003801055641A
Other languages
English (en)
Other versions
CN1723513A (zh
Inventor
L·F·蒂梅杰
R·J·哈文斯
D·M·W·里纳尔特斯
N·帕洛维克
H·韦恩斯特拉
E·范德海登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1723513A publication Critical patent/CN1723513A/zh
Application granted granted Critical
Publication of CN100468717C publication Critical patent/CN100468717C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00—Variable inductances or transformers of the signal type
    • H01F21/12—Variable inductances or transformers of the signal type discontinuously variable, e.g. tapped
    • H01F2021/125—Printed variable inductor with taps, e.g. for VCO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明涉及位于基板(103)之上的平面电感元件。基板包括位于第一平面中的线圈(101)和用于通过屏蔽将线圈(101)与基板(103)隔开的形成图形的地线屏蔽罩(102)。线圈(101)至少关于与第一平面垂直的镜像平面(104)大致对称。形成图形的地线屏蔽罩(102)包括多个位于与第一平面平行的第一地线屏蔽平面中的电气导电的第一轨迹(105)。第一轨迹的方向与镜像平面(104)垂直。在没有形成图形的地线屏蔽罩(102)的情况下，线圈(101)与基板(103)电容耦合。基板的电阻导致电感元件(100)的品质因数下降。形成图形的地线屏蔽罩(102)通过屏蔽将线圈(101)与基板(103)隔开，由此消除了基板的使降低品质因数的影响。为了防止平面电感元件的有效自感减小，必须在形成图形的地线屏蔽罩中防止环流，同时必须促进在线圈(100)的两个镜像的半边中感应的电荷的传输。这是通过第一轨迹(105)实现的。

Description

平面电感元件和包括平面电感元件的集成电路
技术领域
本发明涉及平面电感元件，该平面电感元件包括：
-位于第一平面中的线圈，
-形成图形的地线屏蔽罩，用于通过屏蔽将线圈与其它层隔开，本发明还涉及包括基板和平面电感元件的集成电路。
景技术
在序列号为WO 98/50956的国际专利申请中披露了这种平面电感元件。这种平面电源元件被广泛地用在例如在RF频率下运行的集成电路中。例如，在无线通信设备如蜂窝电话和无线LAN基站中将发现这种电路的应用。
所披露的平面电感元件是集成电路的一部分。平面电感元件的形成图形的地线屏蔽罩位于其线圈与在其上形成平面电感元件的半导体基板之间。所披露的形成图形的地线屏蔽罩基本上是一个由导电材料构成的薄片，在运行中，该薄片与提供固定电压的直流电压源连接。
如在WO 98/50956中所披露的地线屏蔽罩的第一个目的是通过屏蔽使线圈与基板隔开。在不采取任何附加措施的情况下，反射电流将流入薄片，这将使电感元件的有效电感减小并且限制了其品质因数。因此，如在WO 98/50956中所披露的地线屏蔽罩的第二个目的是防止这些反射电流流动。通过以这样的方式使地线屏蔽罩形成图形实现了这个目的，即，在地线屏蔽罩中不出现这种反射电流可以流动的闭合回路。已知的平面电感元件的依然存在的缺点在于它的品质因数相对较低。
发明内容
除了别的以外，本发明的一个目的是提供一种具有高品质因数的平面电感元件。
为此，本发明提供了如开头段落所定义的平面电感元件，所述形成图形的地线屏蔽罩包括位于与所述第一平面平行的第一地线屏蔽平面中的多个电气导电的第一轨迹，其特征在于：
所述形成图形的地线屏蔽罩包括位于与所述第一地线屏蔽平面平行的另一个地线屏蔽平面中的多个电气导电的其它轨迹，所述其它轨迹与所述第一轨迹电气耦合并且其方向与所述第一轨迹平行。
本发明基于这样的理解，即，平面电感元件的品质因数会受到线圈中电流拥挤和形成图形的地线屏蔽罩内的电阻的限制。线圈的对称性确保了线圈的轨迹内的电流均匀分布。因此，应该防止导致线圈内的轨迹的有效电阻率更高的电流拥挤。这本身提高了按照本发明的电感元件的可达到的品质因数。
在正常的运行模式中，将差动电压加到线圈上。由于其对称性，在镜像平面的一侧的线圈中的电压与在镜像平面的另一侧的对应的镜像位置的电压幅值相等，但符号相反。因此，由这些电压通过在线圈与形成图形的地线屏蔽罩之间的寄生电容在形成图形的地线屏蔽罩的第一轨迹当中的一个轨迹中感应的电荷应该数量相等且符号相反。由于所施加的电压的交变特性，在线圈中，在所述位置和其对应的镜像位置的电压将随时间变化，但仍保持大小相等，符号相反。
在线圈中，对于所有在所述镜像平面的一侧上的位置以及在镜像平面的另一侧上的对应的镜像位置来说，情况都是如此，因此，在所述镜像图像的一侧上的第一轨迹当中的一个轨迹中感应的电荷将被在镜像平面的另一侧上的第一轨迹当中的同一个轨迹中感应的电荷平衡。此外，第一轨迹的方向保证了由交变感应电流引起的电流将通过尽可能最短的路径流动，即电阻最小的路径。由此，使形成图形的地线屏蔽罩的有效电阻最小，同时防止镜像电流。由于出现了寄生电容，因此，形成图形的地线屏蔽罩相对于镜像平面对称是有利的。
很明显，如果线圈不是严格对称，形成图形的地线屏蔽罩的运行情况也基本保持不变。由于这个原因，例如，螺旋形线圈可以被认为是大致对称的。
按照本发明的平面电感元件的实施例的特征在于，包括方向与所述第一平面平行的第二导电轨迹的所述形成图形的地线屏蔽罩关于所述镜像平面对称，并且与所述第一轨迹电气耦合。谈实施例的优点在于在形成图形的地线屏蔽罩中的第一轨迹将都具有相同的直流电动势。虽然对此的要求并不严格，但由于运行中在形成图形的地线屏蔽罩的第一轨迹之间不发生电荷转移，因而实际上使第一轨迹处在相同的直流电动势是理想的。通过将所述第二轨迹电气耦合到直流电源或已知的直流电位如地线，可以确定形成图形的地线屏蔽罩在运行中的直流电动势。实际上，使第二轨迹位于第一地线屏蔽罩平面中是有利的。
按照本发明的平面电感元件的另一个实施例的特征在于，所述形成图形的地线屏蔽罩包括位于与所述第一地线屏蔽罩平面平行的另一个地线屏蔽罩中的电气导电的多个另外的轨迹，所述另外的轨迹的方向与所述第一轨迹平行，并且与所述第一轨迹电气耦合。实际上，使用多层形成图形的地线屏蔽罩可能是有利的。例如，在集成电路中，可以实现具有不同电导率的导电材料的不同层，可以对此加以利用。由此，可以将第一层用于第一轨迹，而将另一层用于其它轨迹。通过使第一轨迹与其它轨迹电气上相互连接，有效地建立电阻率比第一轨迹或其它轨迹更低的复合轨迹。这样就提高了地线屏蔽罩的功效，产生了具有更高品质因数的平面电感元件。
按照本发明的平面电感元件的另一个实施例的特征在于，所述线圈包括与具有第二中心的至少大致为螺旋形的第二副线圈相互缠绕的，具有第一中心的至少大致为螺旋形的第一副线圈，所述第一和第二中心相互重合，所述第二副线圈的形状为所述第一副线圈的形状的镜像图像，并且所述第一和第二副线圈在电气上串联连接。
包括与这种螺旋形的第二副线圈相互缠绕的这种螺旋形的第一副线圈的平面电感元件是一种实现多线圈电感元件的有利方法，其中，在副线圈的轨迹中，电流分布是均匀的。实际上，通常得到螺旋形的轨迹并不容易。但是，例如形状与八边形相似的大致的螺旋形轨迹是很容易得到的。
按照本发明的平面电感元件的另一个实施例的特征在于，所述线圈大致是圆形的。由于其固有的对称性，大致圆形的线圈是有利的。
按照本发明的集成电路包括基板和按照本发明的平面电感元件，其中，所述其它层是基板。按照本发明的电感元件可以被有利地使用在集成电路中。在可以用于实现集成的半导体器件之间或之中的电气导电相互连接的常规IC工艺中可用的层中的任何层都可以用于所述线圈或所述形成图形的地线屏蔽罩。
附图说明
根据以下结合附图进行的详细描述，本发明的上述和其它目的和特性将变得更加清楚，其中：
图1示出了按照本发明的平面电感元件的实施例的顶视图；
图2A-B示出了按照本发明的平面电感元件的其它实施例的顶视图；
图3A-B示出了图2A-B所示的平面电感元件的其它实施例的截面图；
图4A-B示出了图2A-B所示的平面电感元件的其它实施例的集总元件模块的电气示意图；
图5A-F示出了按照本发明的平面电感元件的形成图形的地线屏蔽罩的其它实施例的顶视图和截面图；
图6A-B示出了按照本发明的平面电感元件的线圈的其它实施例的顶视图；
图7示出了按照本发明的平面电感元件的线圈的另一个实施例的顶视图；
图8示出了包括按照本发明的平面电感元件的集成电路的示意图。
在这些附图中，用相同的标号表示相同的部分。
具体实施方式
图1示出了按照本发明的平面电感元件的实施例的顶视图。示出的平面电感元件100包括线圈101和形成图形的地线屏蔽罩102。平面电感元件100位于另一层，即基板103，的顶部。线圈101本质上是由导电材料，例如铝，构成的轨迹，这个轨迹形成了大致为圆形的环，该轨迹关于方向与基板103的表面垂直的镜像平面104对称。形成图形的地线屏蔽罩位于线圈101与基板103之间。地线屏蔽罩102包括多个由导电材料，例如铝或多晶硅，构成的轨迹105。轨迹105位于与基板的表面平行的平面中，并且，轨迹105的方向与镜像平面104垂直。
在平面电感元件100的接线端，电压差有最大值。因此，在这些位置，在形成图形的地线屏蔽罩中感应的电荷也具有最大量(按照绝对值)。感应的电荷具有相反的符号。因此，沿着与镜像平面104垂直的方向发生的电荷重新分布必须尽可能“容易”。利用尽可能短的导电路径，即利用第一轨迹105实现了低电阻。
对于差动模式运行，提供与线圈101电气连接并且关于镜像平面104对称的中间抽头是有利的。这样有效地将线圈101分割为两个对称的其他特性都相同的副线圈。
图2A-B示出了按照本发明的平面电感元件的其它实施例的顶视图。图2A示出了包括线圈201和形成图形的地线屏蔽罩202的平面电感元件200。线圈201位于形成图形的地线屏蔽罩202与基板203之间。形成图形的地线屏蔽罩202和线圈201位于彼此平行，且与基板203的表面平行的平面中。线圈201是一个关于与基板203的表面垂直的镜像平面204对称的大致为圆形的环。形成图形的地线屏蔽罩202包括多个方向与镜像平面204垂直的第一轨迹。通过方向与镜像平面204平行的第二轨迹使第一轨迹205相互连接。第二轨迹206关于镜像平面204对称。
图2B示出了包括线圈211和形成图形的地线屏蔽罩212的平面电感元件210。形成图形的地线屏蔽罩212位于线圈211与基板213之间。形成图形的地线屏蔽罩212和线圈211位于彼此平行，且与基板213的表面平行的平面中。线圈211是一个关于与基板213的表面垂直的镜像平面214对称的大致为圆形的环。形成图形的地线屏蔽罩212包括多个方向与镜像平面214垂直的第一轨迹。通过方向与镜像平面214平行的第二轨迹使第一轨迹215相互连接。第二轨迹216关于镜像平面214对称。
利用第二轨迹206、216来确保第一轨迹205、215在运行中都具有相同的直流电动势是有利的。另外，如果平面电感元件不是被精确地差动驱动，则第二轨迹206、216可能是有利的。
与线圈的直径相比，如果第一和第二轨迹的宽度很小是有利的，最好，该宽度小于线圈直径的10％。在实际情况中，第一轨迹205、215的宽度约为20微米，间隔约为2微米。第二轨迹206、216的宽度约为20微米。线圈201、211的典型直径约为300微米。
图3A-B示出了图2A-B所示的平面电感元件的其它实施例的截面图。图3A示出了平面电感元件200和基板203沿着图2A中画出的平面AA’的截面图。线圈201位于基板203之上，在方向与基板203的表面平行的平面中。形成图形的地线屏蔽罩202的第一轨迹205中的一个轨迹位于基板203之上，在方向与基板203的表面平行的平面中。线圈201和第一轨迹205关于方向与基板203的表面垂直的镜像平面204对称。
图3B示出了平面电感元件210和基板213沿着图2B中画出的平面BB’的截面图。形成图形的地线屏蔽罩212的第一轨迹215中的一个轨迹位于基板213之上，在方向与基板213的表面平行的平面中。线圈211位于形成图形的地线屏蔽罩212之上，在方向与基板213的表面平行的平面中。线圈211和第一轨迹215关于方向与基板213的表面垂直的镜像平面214对称。
在图2A-B和图3A-B中分别示出的平面电感元件的线圈201、211与它们各自相应的形成图形的地线屏蔽罩205、215被由具有一定介电常数的第一电气非导电材料构成的层分开。按照相似的方式，利用由具有另一介电常数的第二电气非导电材料构成的另一层将线圈201和形成图形的地线屏蔽罩212与相应的基板203、213分开。因此，线圈201、211与相应的形成图形的地线屏蔽罩202、212电容耦合。线圈201与基板203电容耦合，而形成图形的地线屏蔽罩212与基板213电容耦合。电容耦合的程度取决于层的厚度和所用材料的介电常数。此外，基板203、213的基板材料具有一定的电阻率。
图4A-B示出了图2A-B所示的平面电感元件的其它实施例的集总元件模块的电气示意图。图4A示出了在图2A和3A中示出的平面电感元件的集总元件模块的示意图。用第一端连接节点401，第二端连接节点402的电感L1代表线圈201。用第一端连接节点401的寄生电容Cwsh1和第一端连接节点402的寄生电容Cwsh2代表线圈201与形成图形的地线屏蔽罩202之间的电容耦合。用将Cwsh1的第二端与Cwsh2的第二端短接代表形成图形的地线屏蔽罩202。用第一端连接节点401的寄生电容Cwsub1和第一端连接节点402的寄生电容Cwsub2代表线圈201与基板203之间的电容耦合。用第一端与Cwsub1的第二端连接，第二端与Cwsub2的第二端连接的基板电阻Rsub1代表基板的电阻。
一方面，根据线圈201与形成图形的地线屏蔽罩202之间以及线圈201与基板203之间的耦合电容的程度，另一方面，由此根据寄生电容Cwsh1、Cwsh2、Cwsub1和Cwsub2的值，在图2A和图3B中示出的结构可以提供利用形成图形的地线屏蔽罩通过屏蔽将线圈与基板隔开的电感元件。
图4B示出了在图2B和3B中示出的平面电感元件的集总元件模块的示意图。用第一端连接节点411，第二端连接节点412的电感L2代表线圈211。用第一端连接节点411的寄生电容Cwsh3和第一端连接节点412的寄生电容Cwsh4代表线圈211与形成图形的地线屏蔽罩212之间的电容耦合。用将Cwsh3的第二端与Cwsh4的第二端短接代表形成图形的地线屏蔽罩212。用第一端连接表示形成图形的地线屏蔽罩212的短接的寄生电容Cshsub1和第一端连接表示形成图形的地线屏蔽罩212的短接的寄生电容Cshsub2代表形成图形的地线屏蔽罩212与基板213之间的电容耦合。用第一端与Cshsub1的第二端连接，第二端与Cshsub2的第二端连接的基板电阻Rsub2代表基板的电阻。
形成图形的地线屏蔽罩212有效地消除了寄生电容Cshsub1和Cshsub2以及基板电阻Rsub2的影响。虽然由Cwsh3和Cwsh4代表的，与自感L2并联的总体的有效寄生电容比没有形成图形的地线屏蔽罩的情况稍微大一些，但由于消除了由Rsub2代表的基板电阻的影响，因此电感元件的品质因数将更高。
图5A-F示出了按照本发明的平面电感元件的形成图形的地线屏蔽罩的其它实施例的顶视图和截面图。在图5A的顶视图中示出的形成图形的地线屏蔽罩502包括多个关于镜像平面504对称并且方向与镜像平面504垂直的第一轨迹505。形成图形的地线屏蔽罩502还包括方向与镜像平面504平行并且关于镜像平面504对称的第二轨迹506。第一轨迹505和第二轨迹506位于相同的平面中。第二轨迹506与第一轨迹505相交。图5B示出了平面电感元件502沿着在图5A中画出的平面CC’的截面图。图5B示出了第一轨迹505和第二轨迹506关于镜像平面504对称并且方向与基板503平行。
在图5C中示出的形成图形的地线屏蔽罩512包括多个关于镜像平面514对称并且方向与镜像平面514垂直的第一轨迹515。形成图形的地线屏蔽罩512还包括方向与镜像平面514平行并且关于镜像平面514对称的第二轨迹516。第一轨迹515和第二轨迹516位于彼此平行的不同平面中。第二轨迹516越过第一轨迹515并且在交叉的位置与第一轨迹515电气连接。图5D示出了平面电感元件512沿着在图5C中画出的平面DD’的截面图。图5D示出了第一轨迹515和第二轨迹516关于镜像平面514对称并且方向与基板513平行。此外，还示出了第一轨迹515位于第二轨迹516与基板513之间。这是不需要的。出于实际原因，使第二轨迹516位于第一轨迹515与基板513之间是有利的。
在实际情况中，可以使第一轨迹515位于多晶硅层中，而使第二轨迹516位于金属层中。
不要求第一轨迹515和第二轨迹516位于同一层中。对于第一轨迹515，电导率比第二轨迹516大得多。第二轨迹516主要提供将第一轨迹515连接到固定直流电位如地线的通路。实际上，例如由于布局的原因，使第一轨迹515与第二轨迹516位于不同层是有利的。
在图5E中示出的形成图形的地线屏蔽罩522包括多个关于镜像平面524对称并且方向与镜像平面524垂直的第一轨迹525。形成图形的地线屏蔽罩522还包括方向与镜像平面524平行并且关于镜像平面524对称的第二轨迹516。第一轨迹525和第二轨迹516位于彼此平行的不同平面中。第二轨迹516越过第一轨迹525并且在交叉的位置与第一轨迹525电气连接。形成图形的地线屏蔽罩522还包括多个与第一轨迹平行并且位于与第一轨迹所在的平面平行的平面中的第三轨迹527。第一轨迹525与第三轨迹527电气连接。图5F示出了平面电感元件522沿着在图5E中画出的平面EE’的截面图。图5F示出了第一轨迹525和第二轨迹516关于镜像平面524对称并且方向与基板523平行。图5F还示出了第三轨迹527位于与第一轨迹525所在的平面平行的平面中。此外，还示出了第一轨迹525位于第二轨迹516与基板523之间。这是不需要的。出于实际原因，使第二轨迹516位于第一轨迹525与基板523之间是有利的。
在实际情况中，可以在例如包括铝的金属层中形成第一轨迹，并且在埋入N(BN)的层中形成第三轨迹。第一轨迹的功能是使形成图形的地线屏蔽罩沿着垂直于镜像平面524的方向的有效电导率提高。可以利用深沟隔离技术(deep trench isolation)在埋入N的层中的各个轨迹之间提供电气绝缘。这减少了各个第三轨迹之间的电容耦合。为了减少在第三轨迹上面的第一轨迹之间的电气连接的电阻，使用了所谓的BN抽头。从电感元件的线圈的金属到BN层的距离大于线圈的金属与多晶硅之间的距离，因而使电容耦合更小。因此，在BN中实现的包括第三轨迹的形成图形的地线屏蔽罩可能是比在多晶硅中实现的仅包括第一轨迹的形成图形的地线屏蔽罩更好的解决措施。如果缩短第一轨迹525的长度，使得它们不伸到平面电感元件的线圈的下面，则可以进一步提高形成图形的地线屏蔽罩522的作用。倘若如此，则第一轨迹525仅有助于减小地线屏蔽罩沿着与镜像平面524垂直的方向的有效电阻，而对线圈与形成图形的地线屏蔽罩之间的寄生耦合不起作用。
图6A-B示出了按照本发明的平面电感元件的线圈的其它实施例的顶视图。图6A示出了包括第一副线圈601和第二副线圈602的线圈600。第一和第二副线圈601、602大致为螺旋形。第一和第二副线圈601、602关于方向与线圈600垂直的镜像平面603对称并且在电气上串联连接。对于差动模式运行，在第一和第二副线圈601、602相互连接的位置提供中心抽头可能是有利的。
图6B示出了包括第一副线圈611和第二副线圈612的线圈610。第一和第二副线圈611、612大致为螺旋形。第一和第二副线圈611、612关于方向与线圈610垂直的镜像平面613对称，并且在电气上串联连接。对于差动模式运行，在第一和第二副线圈611、612相互连接的位置提供中心抽头可能是有利的。
图7示出了按照本发明的平面电感元件的线圈的另一个实施例的顶视图。图7示出了包括第一副线圈701和第二副线圈702的线圈700。第一和第二副线圈701、702大致为螺旋形。此外，副线圈701包括两个平行的轨迹701A、701B，而副线圈702包括两个平行的轨迹702A、702B。第一和第二副线圈701、702关于方向与线圈700垂直的镜像平面703对称，并且在电气上串联连接。在副线圈701与702连接的位置，导电轨迹701A与导电轨迹702B连接，而导电轨迹701B与导电轨迹702A连接。在运行中，这使得线圈700中的电流分布更均匀，由此防止会导致线圈700的有效电阻更高并且因此降低平面电感元件的品质因数的电流拥挤。对于差动模式运行，在第一和第二副线圈701、702相互连接的位置提供中心抽头可能是有利的。
图8示出了包括按照本发明的平面电感元件的集成电路的示意图。示出的示意图是压控振荡器(VCO)的简化示意图。VCO800包括第一晶体管T1、第二晶体管T2、第一电容器C1、第二电容器C2、第三电容器C3、第一电感L3和第二电感L4。T1的发射极与电源负极VEE连接。T1的集电极与节点801连接，T2的集电极与节点802连接。C1的第一端连接节点801，第二端连接T2的基极。C2的第一端连接节点802，第二端连接T1的基极。C3的第一端连接节点801，第二端连接节点802。L3的第一端连接节点801，第二端连接电源正极VCC。L4的第一端连接节点802，第二端连接VCC。
实际上，L3和L4可以实现为在图1A-B、2A-B、6和7中的一个中示出的，配备有如以上所讨论的中间抽头的平面电感元件的副线圈。在所示电路800的情况下，中间抽头连接VCC，电感元件的第一端连接节点801，电感元件的第二端连接节点802。
综上所述，本发明涉及位于基板103之上的平面电感元件。基板包括位于第一平面中的线圈101以及用于通过屏蔽将线圈101与基板103隔开的形成图形的地线屏蔽罩102。线圈101至少关于与第一平面垂直的镜像平面104大致对称。形成图形的地线屏蔽罩102包括多个位于与第一平面平行的第一地线屏蔽平面中的电气导电的第一轨迹105。第一轨迹的方向与镜像平面104垂直。在没有形成图形的地线屏蔽罩102的情况下，线圈101与基板103电容耦合。基板的电阻导致电感元件100的品质因数下降。形成图形的地线屏蔽罩102通过屏蔽将线圈101与基板103隔开，由此消除了基板的使品质因数降低的影响。为了防止平面电感元件的有效自感减小，必须防止在形成图形的地线屏蔽罩中的环流，同时必须促进在线圈100的两个镜像的半边中感应的电荷的传输。这通过第一轨迹105实现。
应该将这里所描述的本发明的实施例理解为说明性的，而非限制性的。在不脱离由所附权利要求限定的本发明的范围的情况下，本领域技术人员可以对这些实施例进行各种修改。
例如，具有螺旋形线圈的平面电感元件是关于对称轴大致对称的。
例如，其它类型的晶体管可以代替在图8中示出的双极型晶体管。此外，很明显，许多应用(差动)电感元件的集成电路可以从使用按照本发明的平面电感元件中得到益处。

Claims (3)

1.一种平面电感元件，包括:
-位于第一平面中的线圈，
-形成图形的地线屏蔽罩，用于将所述线圈与其它层屏蔽隔开，
其中，所述线圈至少关于与所述第一平面垂直的镜像平面大致对称，并且
所述形成图形的地线屏蔽罩包括位于与所述第一平面平行的第一地线屏蔽平面中的多个电气导电的第一轨迹，
特征在于，所述形成图形的地线屏蔽罩包括位于与所述第一地线屏蔽平面平行的另一个地线屏蔽平面中的多个电气导电的其它轨迹，所述其它轨迹与所述第一轨迹电气耦合并且其方向与所述第一轨迹平行。
2.如权利要求1所述的平面电感元件，特征在于，所述其它轨迹关于所述镜像平面至少大致对称。
3.一种集成电路，包括基板和如权利要求1或2所述的平面电感元件，所述其它层是该基板。
CNB2003801055641A 2002-12-13 2003-12-05 平面电感元件和包括平面电感元件的集成电路 Expired - Fee Related CN100468717C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02080328.4 2002-12-13
EP02080328 2002-12-13

Publications (2)

Publication Number Publication Date
CN1723513A CN1723513A (zh) 2006-01-18
CN100468717C true CN100468717C (zh) 2009-03-11

Family

ID=32524039

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801055641A Expired - Fee Related CN100468717C (zh) 2002-12-13 2003-12-05 平面电感元件和包括平面电感元件的集成电路

Country Status (8)

Country Link
US (1) US20060049481A1 (zh)
EP (1) EP1573754B1 (zh)
JP (1) JP2006511068A (zh)
KR (1) KR20050089036A (zh)
CN (1) CN100468717C (zh)
AU (1) AU2003283753A1 (zh)
TW (1) TW200414530A (zh)
WO (1) WO2004055839A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105827208A (zh) * 2009-12-07 2016-08-03 高通股份有限公司 用于实施差分驱动放大器及线圈布置的设备及方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084728B2 (en) * 2003-12-15 2006-08-01 Nokia Corporation Electrically decoupled integrated transformer having at least one grounded electric shield
DE102005050484B4 (de) * 2005-10-21 2010-01-28 Atmel Automotive Gmbh Monolithisch integrierbare Schaltungsanordnung
US7161228B1 (en) * 2005-12-28 2007-01-09 Analog Devices, Inc. Three-dimensional integrated capacitance structure
WO2007080531A1 (en) * 2006-01-09 2007-07-19 Nxp B.V. Integrated circuit inductor with small floating metal structures
WO2007131967A1 (en) 2006-05-15 2007-11-22 Koninklijke Philips Electronics N.V. Integrated low-loss capacitor-arrray structure
KR100744143B1 (ko) * 2006-07-27 2007-08-01 삼성전자주식회사 필름 배선 기판과 이를 이용한 반도체 칩 패키지 및 평판표시 장치
CN100442507C (zh) * 2006-12-15 2008-12-10 威盛电子股份有限公司 对称电感元件
TWI344658B (en) * 2007-05-11 2011-07-01 Via Tech Inc Inductor structure
US8138876B2 (en) * 2008-01-29 2012-03-20 International Business Machines Corporation On-chip integrated voltage-controlled variable inductor, methods of making and tuning such variable inductors, and design structures integrating such variable inductors
US8559186B2 (en) 2008-04-03 2013-10-15 Qualcomm, Incorporated Inductor with patterned ground plane
CN101556860B (zh) * 2008-04-10 2011-10-12 财团法人工业技术研究院 含有电感与电容并联的电路元件
WO2009125324A1 (en) 2008-04-10 2009-10-15 Nxp B.V. 8-shaped inductor
EP2269199B1 (en) 2008-04-21 2016-06-08 Nxp B.V. Planar inductive unit and an electronic device comprising a planar inductive unit
US8143696B2 (en) * 2009-03-18 2012-03-27 Agere Systems Inc. Integrated circuit inductors with reduced magnetic coupling
US8988852B2 (en) * 2009-11-17 2015-03-24 Marvell World Trade Ltd. Ground shield capacitor
EP2689456B1 (en) * 2011-03-21 2017-07-19 Xilinx, Inc. Symmetrical center tap inductor structure
US8836078B2 (en) * 2011-08-18 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented inductor within interconnect structures and capacitor structure thereof
US8659126B2 (en) * 2011-12-07 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit ground shielding structure
US8610247B2 (en) 2011-12-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a transformer with magnetic features
CN102522402A (zh) * 2011-12-27 2012-06-27 杭州电子科技大学 一种新型衬底屏蔽层的片上变压器结构
CN102446898A (zh) * 2011-12-27 2012-05-09 杭州电子科技大学 一种多个衬底屏蔽层的集成电路片上电感结构
EP2669906B1 (en) 2012-06-01 2018-08-29 Nxp B.V. An integrated circuit based transformer
CN102738124B (zh) * 2012-06-29 2015-05-13 杭州电子科技大学 一种分形图案接地屏蔽结构
JP5970308B2 (ja) 2012-09-19 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置
US9214269B2 (en) * 2012-12-10 2015-12-15 Texas Instruments Incorporated IC rectangular inductor with perpendicular center and side shield traces
CN104078448B (zh) * 2013-03-28 2018-02-06 瑞昱半导体股份有限公司 集成电感结构以及集成电感结构制造方法
CN103247614A (zh) * 2013-04-28 2013-08-14 上海宏力半导体制造有限公司 电感器件
CN103337494A (zh) * 2013-06-08 2013-10-02 上海集成电路研发中心有限公司 电感结构
US9805864B2 (en) 2014-04-04 2017-10-31 Apple Inc. Inductive spring system
US10062492B2 (en) 2014-04-18 2018-08-28 Apple Inc. Induction coil having a conductive winding formed on a surface of a molded substrate
US20160064137A1 (en) * 2014-09-02 2016-03-03 Apple Inc. Capacitively balanced inductive charging coil
US10404089B2 (en) 2014-09-29 2019-09-03 Apple Inc. Inductive charging between electronic devices
US20160094078A1 (en) 2014-09-29 2016-03-31 Apple Inc. Inductive coupling assembly for an electronic device
US9837847B2 (en) * 2014-10-28 2017-12-05 Lite-On Technology Corporation Wireless charging transmitter and method thereof
US9583554B1 (en) * 2014-12-23 2017-02-28 Altera Corporation Adjustable ground shielding circuitry
US10075138B2 (en) * 2015-10-12 2018-09-11 Qualcomm Incorporated Inductor shielding
US10644697B2 (en) * 2016-02-11 2020-05-05 Texas Instruments Incorporated Material-discernment proximity sensor
WO2017169543A1 (ja) * 2016-03-29 2017-10-05 株式会社村田製作所 コイルアンテナ、給電装置、受電装置およびワイヤレス電力供給システム
CN106024340A (zh) * 2016-08-02 2016-10-12 成都线易科技有限责任公司 具有屏蔽结构的变压器
US10561049B2 (en) * 2016-10-28 2020-02-11 Integrated Device Technology, Inc. Interference filter for wireless power transfer systems
TWI645428B (zh) * 2016-11-25 2018-12-21 瑞昱半導體股份有限公司 積體電感
US10217703B2 (en) * 2017-01-03 2019-02-26 Xilinx, Inc. Circuits for and methods of implementing an inductor and a pattern ground shield in an integrated circuit
JP6808565B2 (ja) * 2017-04-07 2021-01-06 ルネサスエレクトロニクス株式会社 半導体装置、それを備えた電子回路、及び、半導体装置の形成方法
CN107946279B (zh) * 2017-11-15 2020-07-17 上海华虹宏力半导体制造有限公司 调节电感结构感值的方法
CN109950228B (zh) * 2017-12-20 2021-03-09 炬芯科技股份有限公司 一种芯片及设备
US10692963B2 (en) * 2018-01-30 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for shielded inductive devices
US10896780B2 (en) 2018-03-02 2021-01-19 Intel IP Corporation Resonant LC tank package and method of manufacture
WO2020220341A1 (zh) * 2019-04-30 2020-11-05 华为技术有限公司 一种半导体器件及电子设备
EP4040482A4 (en) * 2019-10-29 2022-11-02 Huawei Technologies Co., Ltd. SEMICONDUCTOR DEVICE AND METHOD FOR MAKING IT
CN112019168A (zh) * 2020-08-21 2020-12-01 武汉大学 一种基于慢波微带线匹配网络的功率放大器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1213762A1 (fr) * 2000-12-05 2002-06-12 Koninklijke Philips Electronics N.V. Dispositif d'isolation d'un élement électrique
US6593838B2 (en) * 2000-12-19 2003-07-15 Atheros Communications Inc. Planar inductor with segmented conductive plane
FR2819938B1 (fr) * 2001-01-22 2003-05-30 St Microelectronics Sa Dispositif semi-conducteur comprenant des enroulements constituant des inductances
US6573822B2 (en) * 2001-06-18 2003-06-03 Intel Corporation Tunable inductor using microelectromechanical switches
US6794977B2 (en) * 2001-10-15 2004-09-21 Nokia Corportation Planar transformers
US6794978B2 (en) * 2002-05-15 2004-09-21 John C. Tung Accurate multi-ground inductors for high-speed integrated circuits
US6803849B2 (en) * 2002-10-31 2004-10-12 Intersil Americas Inc. Solid state inducting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105827208A (zh) * 2009-12-07 2016-08-03 高通股份有限公司 用于实施差分驱动放大器及线圈布置的设备及方法

Also Published As

Publication number Publication date
EP1573754A1 (en) 2005-09-14
EP1573754B1 (en) 2016-06-29
KR20050089036A (ko) 2005-09-07
CN1723513A (zh) 2006-01-18
AU2003283753A1 (en) 2004-07-09
JP2006511068A (ja) 2006-03-30
TW200414530A (en) 2004-08-01
WO2004055839A1 (en) 2004-07-01
US20060049481A1 (en) 2006-03-09

Similar Documents

Publication Publication Date Title
CN100468717C (zh) 平面电感元件和包括平面电感元件的集成电路
US8276259B1 (en) Method of constructing a differential inductor
US7046113B1 (en) Inductor element
US5760456A (en) Integrated circuit compatible planar inductors with increased Q
US6593838B2 (en) Planar inductor with segmented conductive plane
US6664863B1 (en) LC oscillator
US7733205B2 (en) Electrically decoupled integrated transformer having at least one grounded electric shield
EP0654802B1 (en) Variable inductance element
KR100470622B1 (ko) 인덕터를구비한반도체집적회로
US7064411B2 (en) Spiral inductor and transformer
EP0778593A1 (en) Method for realizing magnetic circuits in an integrated circuit
US20040140878A1 (en) Inductor having small energy loss
US7253497B2 (en) Integrated circuit with inductor having horizontal magnetic flux lines
KR20030007400A (ko) 초소형 회로에 집적되는 코일, 코일 시스템 및 초소형 회로
US7420452B1 (en) Inductor structure
US8198965B2 (en) Grounding of magnetic cores
US7002233B2 (en) Integrated circuit including an inductive element having a large quality factor and being highly compact
CN100511640C (zh) 具有多重导线结构的螺旋电感元件
US11736134B2 (en) Digital isolator
CN108401368A (zh) 一种电路板和电子设备
US20230104920A1 (en) Transformer in a package substrate
EP1211799B1 (en) Lc oscillator
CN117238634A (zh) 单片或多芯片集成电路变压器
JPH11340420A (ja) マイクロ波半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070907

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070907

Address after: Holland Ian Deho Finn

Applicant after: NXP B.V.

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20211205

CF01 Termination of patent right due to non-payment of annual fee