JP6808565B2 - 半導体装置、それを備えた電子回路、及び、半導体装置の形成方法 - Google Patents

半導体装置、それを備えた電子回路、及び、半導体装置の形成方法 Download PDF

Info

Publication number
JP6808565B2
JP6808565B2 JP2017076933A JP2017076933A JP6808565B2 JP 6808565 B2 JP6808565 B2 JP 6808565B2 JP 2017076933 A JP2017076933 A JP 2017076933A JP 2017076933 A JP2017076933 A JP 2017076933A JP 6808565 B2 JP6808565 B2 JP 6808565B2
Authority
JP
Japan
Prior art keywords
inductor
wirings
semiconductor device
plan
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017076933A
Other languages
English (en)
Other versions
JP2018181980A (ja
Inventor
慎一 内田
慎一 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017076933A priority Critical patent/JP6808565B2/ja
Priority to US15/858,529 priority patent/US10446485B2/en
Priority to CN201820474979.XU priority patent/CN208093537U/zh
Priority to CN201810296240.9A priority patent/CN108695251A/zh
Publication of JP2018181980A publication Critical patent/JP2018181980A/ja
Priority to US16/577,228 priority patent/US11276640B2/en
Application granted granted Critical
Publication of JP6808565B2 publication Critical patent/JP6808565B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier

Description

本発明は、半導体装置、それを備えた電子回路、及び、半導体装置の形成方法に関し、例えば回路規模を増大させることなくインダクタの特性の劣化を抑制するのに適した半導体装置、それを備えた電子回路、及び、半導体装置の形成方法に関する。
デジタル回路の高速化に伴い、デジタル信号を増幅する増幅回路は、インダクタを負荷として用いてマッチングを行うことにより、高周波の入力信号に対するゲインを高くすることが求められている。
ここで、半導体基板上に電子回路とともにインダクタが形成されている場合、当該インダクタから発生する磁束により、電源電圧や接地電圧等の固定電位が伝搬する配線上に逆起電流が発生する。インダクタは、この逆起電流により発生する磁束の影響を受けて、正常に動作することができないという問題があった。
このような問題に対する解決策が、特許文献１に開示されている。特許文献１に開示された半導体装置は、インダクタ素子と配線との間に遮蔽導体（シールド）を設けることにより、配線上の逆起電流により発生する磁束によってインダクタの特性が劣化するのを防いでいる。
特開２０１１−１９９２２５号公報
しかしながら、特許文献１の構成では、シールドを追加で設ける必要があるため、回路規模が増大してしまうという問題があった。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、第１層に形成され、固定電位を示す複数の第１配線と、前記第１層に積層された第２層において形成されたインダクタと、を備え、前記複数の第１配線では、平面視して、前記インダクタの形成領域の範囲内に位置する第１配線の配線幅が、前記インダクタの形成領域の範囲外に位置する第１配線の配線幅よりも細くなるように、構成されている。
他の実施の形態によれば、半導体装置は、第１層に形成された複数の第１配線と、前記第１層に積層された第２層において前記複数の第１配線と交差するように形成された複数の第２配線と、前記複数の第１配線と、前記複数の第２配線と、の交差点に設けられた複数の第１ビアと、前記第１層及び前記第２層に積層された第３層において形成されたインダクタと、を備え、平面視して、前記複数の第１配線、前記複数の第２配線、及び、前記複数の第１ビアによって形成される複数の電流経路のループのうち、最も短い長さのループの長さが所定長さよりも長くなるように、前記複数の第１ビアが配置されている。
他の実施の形態によれば、半導体装置の形成方法は、第１層に、固定電位を示す複数の第１配線を形成し、前記第１層に積層された第２層に、インダクタを形成し、前記複数の第１配線を形成するステップでは、前記複数の第１配線のうち、平面視して、前記インダクタの形成領域の範囲内に位置する第１配線の配線幅を、前記インダクタの形成領域の範囲外に位置する第１配線の配線幅よりも細くする。
前記一実施の形態によれば、回路規模を増大させることなくインダクタの特性の劣化を抑制することが可能な半導体装置、それを備えた電子回路、及び、半導体装置の形成方法を提供することができる。
実施の形態１にかかる半導体装置のレイアウト構成例を示す概略平面図である。 図１に示す半導体装置の概略断面図である。 ガードリングが設けられた場合の半導体装置のレイアウト構成例を示す概略平面図である。 図３に示す半導体装置の概略断面図である。 実施の形態１にかかる半導体装置の効果を説明するための図である。 インダクタのその他の形状を示す概略平面図である。 インダクタのその他の形状を示す概略平面図である。 インダクタのその他の形状を示す概略斜視図である。 図１に示す半導体装置のインダクタ構造が適用された増幅回路の構成例を示す回路図である。 図１に示す半導体装置のインダクタ構造が適用されたＬＣタンクを有する発振器の構成例を示す回路図である。 図１に示す半導体装置のインダクタ構造が適用された整合回路を有する増幅回路の構成例を示す図である。 整合回路の具体的構成の一例を示す回路図である。 整合回路の具体的構成の他の例を示す回路図である。 図１に示す半導体装置のインダクタ構造が適用されたバランの構成例を示す回路図である。 インダクタ適用前後の増幅回路の周波数特性及びゲインの関係を示す図である。 図１に示す半導体装置の第１変形例を示す概略平面図である。 図１に示す半導体装置の第２変形例を示す概略平面図である。 図１に示す半導体装置の第３変形例を示す概略平面図である。 図１に示す半導体装置の第４変形例を示す概略平面図である。 図１に示す半導体装置の第５変形例を示す概略平面図である。 実施の形態２にかかる半導体装置のレイアウト構成例を示す概略平面図である。 図２１に示す半導体装置の変形例を示す概略平面図である。
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
＜実施の形態１＞
以下、実施の形態１にかかる半導体装置１について説明する。
（半導体装置１のレイアウト構成）
図１は、実施の形態１に係る半導体装置１のレイアウト構成例を示す概略平面図である。図１の例では、説明をわかりやすくするため、第２メタル層Ｍ２、第３メタル層Ｍ３、第４メタル層Ｍ４の構造のみが示されている。
図１に示すように、第２メタル層Ｍ２には、複数の配線Ｗ２が一方向（本例ではｙ軸方向）に延在するように設けられている。これら複数の配線Ｗ２は、例えば、第２メタル層Ｍ２の全面にわたってスリット状に設けられている。図１には、複数の配線Ｗ２の一部として、配線Ｗ２＿１〜Ｗ２＿５が示されている。ここで、複数の配線Ｗ２には固定電位が伝搬している。本実施の形態では、複数の配線Ｗ２には電源電圧ＶＤＤが伝搬している場合を例に説明する。
第２メタル層Ｍ２に積層された第３メタル層Ｍ３及び第４メタル層Ｍ４には、インダクタＬ１が形成されている。インダクタＬ１は、主として第４メタル層Ｍ４に渦巻き状に形成され、交差する部分Ｌ１ａのみ第３メタル層Ｍ３に形成されている。
（半導体装置１の概略断面図）
図２は、半導体装置１の概略断面図である。図２の概略断面図は、図１のＡ−Ａ’断面を示したものである。
図２に示すように、半導体装置１では、シリコン基板１０１の表面にＰウェル、Ｎウェルを形成し、その上に拡散層、ゲート酸化膜、ポリシリコン等を形成することにより、内部回路１０２を構成する複数のＭＯＳトランジスタが形成される。なお、複数のＭＯＳトランジスタには、例えば、後述する増幅回路１１に用いられるＭＯＳトランジスタＴｒ１，Ｔｒ２も含まれる。
内部回路１０２が形成される層の上方には、シリコン酸化膜１０３をメタル間に介在させて第１メタル層Ｍ１、第２メタル層Ｍ２、第３メタル層Ｍ３、及び、第４メタル層Ｍ４が順番に積層されている。
第１メタル層Ｍ１には、複数のＭＯＳトランジスタ間を接続する複数の配線Ｗ１が設けられている。第２メタル層Ｍ２には、固定電位である電源電圧ＶＤＤが伝搬する複数の配線Ｗ２が設けられている。
第３メタル層Ｍ３及び第４メタル層Ｍ４には、インダクタＬ１が形成されている。インダクタＬ１は、主として第４メタル層Ｍ４に渦巻き状に形成され、交差する部分Ｌ１ａのみ第３メタル層Ｍ３に形成される。
第４メタル層Ｍ４の表面には、シリコン窒化膜１０４が形成され、その上に、ポリイミド１０５がさらに形成される。
図１に戻り、説明を続ける。
なお、インダクタＬ１には、インダクタ形成領域ＬＡ１が規定されている。インダクタ形成領域ＬＡ１は、平面視して、少なくともインダクタＬ１の外周辺によって囲まれた領域を含む。
また、インダクタＬ１形成層と同じ層にガードリングが設けられた場合、インダクタ形成領域ＬＡ１は、平面視してガードリングによって囲まれた領域となる。
図３は、ガードリングが設けられた場合の半導体装置１のレイアウト構成例を半導体装置１ｚとして示す概略平面図である。図４は、ガードリングが設けられた半導体装置１ｚの概略断面図である。ガードリングＧＲ１は、インダクタＬ１から発生した磁束が、ガードリングＧＲ１で囲まれた領域の外部に漏れないようにする役割を果たしている。具体的には、ガードリングＧＲ１は、図３に示すように、平面視してインダクタＬ１の外周を囲むように形成されている。また、ガードリングＧＲ１は、図４に示すように、インダクタＬ１形成層である第３メタル層Ｍ３及び第４メタル層Ｍ４に形成されている。ただし、ガードリングＧＲ１は、第３メタル層Ｍ３及び第４メタル層Ｍ４の何れかにのみ形成されていてもよい。
さらに、インダクタ形成領域ＬＡ１は、平面視して、インダクタＬ１の内径ＩＤに基づいて決定されることが好ましい。例えば、インダクタＬ１の外径が同じ状態で内径ＩＤが小さくなるほど、インダクタＬ１から発生する磁束が大きくなるため、インダクタ形成領域ＬＡ１を大きくする。それに対して、インダクタＬ１の外径が同じ状態で内径ＩＤが大きくなるほど、インダクタＬ１から発生する磁束が小さくなるため、インダクタ形成領域ＬＡ１を小さくする。
ここで、複数の配線Ｗ２では、平面視して、インダクタ形成領域ＬＡ１の範囲内に位置する固定電位配線層（第２メタル層Ｍ２）に形成された配線Ｗ２の配線幅（ｘ軸方向の長さ）が、インダクタ形成領域ＬＡ１の範囲外に位置する固定電位配線層に形成された配線Ｗ２の配線幅よりも細くなるように、形成されている。本例では、配線Ｗ２＿２，Ｗ２＿３，Ｗ２＿４のうち、平面視して、インダクタ形成領域ＬＡ１の範囲内に位置する配線の配線幅が、インダクタ形成領域ＬＡ１の範囲外に位置する配線の配線幅よりも細くなるように、形成されている。
それにより、インダクタＬ１からの磁束の影響で配線Ｗ２上に発生する逆起電流を抑制することができる。そして、逆起電流を抑制することにより、当該逆起電流によって発生する磁束の影響で引き起こされるインダクタＬ１の特性劣化を抑制することができる。
なお、単位面積当たりに配線Ｗ２が占める割合は、平面視して、インダクタ形成領域ＬＡ１の内外で同じであることが好ましい。それにより、インダクタ形成領域ＬＡ１の内外に位置する配線Ｗ２の抵抗率を同じにすることができる。本実施の形態では、平面視して、インダクタ形成領域ＬＡ１外に設けられた３本の配線Ｗ２＿２，Ｗ２＿３，Ｗ２＿４が、インダクタ形成領域ＬＡ１内において合計７本の配線に分岐している。
また、複数の配線Ｗ２は、平面視して、インダクタ形成領域ＬＡ１と非形成領域との境界線に位置する固定電位配線層（第２メタル層Ｍ２）において、互いに短絡するように形成されている。本実施の形態では、平面視して、インダクタ形成領域ＬＡ１と非形成領域との境界線に位置する固定電位配線層おいて、配線Ｗ２＿２，Ｗ２＿３間が配線Ｗ２ａ，Ｗ２ｂにより短絡され、配線Ｗ２＿３，Ｗ２＿４間が配線Ｗ２ｃ，Ｗ２ｄにより短絡されている。それにより、境界線付近での複数の配線Ｗ２の電位を同電位に揃えることができる。
（半導体装置１の効果）
図５は、半導体装置１の効果を説明するための図である。なお、図５には、平面視してインダクタ形成領域ＬＡ１内に位置する複数の配線Ｗ２を細くしなかった場合のレイアウト構成（左図）と、平面視してインダクタ形成領域ＬＡ１内に位置する複数の配線Ｗ２を細くした場合のレイアウト構成（右図）と、が示されている。
まず、平面視してインダクタ形成領域ＬＡ１内に位置する配線Ｗ２を細くしなかった場合について説明する。この場合、インダクタＬ１から発生する磁束により、固定電位が伝搬する配線Ｗ２に逆起電流が発生する。この逆起電流により配線Ｗ２上に形成される渦電流は、インダクタＬ１の磁束を打ち消す方向に流れるように形成される。ここで、渦電流は、配線Ｗ２の太い配線幅に応じた大きな内径の電流経路を持つため、大きな磁束を発生させる。インダクタＬ１は、この逆起電流により発生する磁束の影響を受けて、正常に動作することができない（換言すると、特性を劣化させてしまう）。
次に、平面視してインダクタ形成領域ＬＡ１内に位置する配線Ｗ２を細くした場合について説明する。この場合、インダクタＬ１から発生する磁束により、固定電位が伝搬する配線Ｗ２に逆起電流が発生する。この逆起電流により配線Ｗ２上に形成される渦電流は、インダクタＬ１の磁束を打ち消す方向に流れるように形成される。ここで、渦電流は、配線Ｗ２の細い配線幅に応じた小さな内径の電流経路を持つため、配線Ｗ２を細くしない場合よりも小さな磁束を発生させる。インダクタＬ１は、この逆起電流により発生する磁束の影響をほとんど受けないため、正常に動作することができる（換言すると、特性の劣化を防ぐことができる）。
このことから、平面視して、インダクタ形成領域ＬＡ１内に位置する配線Ｗ２をインダクタ形成領域ＬＡ１外に位置する配線Ｗ２よりも細くすることにより、回路規模を増大させることなく、インダクタＬ１の特性劣化を防ぐことができることがわかる。
このように、本実施の形態にかかる半導体装置１は、平面視して、インダクタ形成領域ＬＡ１内に位置する複数の配線Ｗ２をインダクタ形成領域ＬＡ１外に位置する配線Ｗ２よりも細くすることにより、インダクタＬ１の特性劣化を防ぐことができる。なお、このとき、インダクタＬ１と配線Ｗ２との間にシールド等を設ける必要が無いため、回路規模の増大を抑制することができる。
本実施の形態では、複数の配線Ｗ２に電源電圧ＶＤＤが伝搬している場合を例に説明したが、これに限られない。例えば、複数の配線Ｗ２には、固定電位として接地電圧ＧＮＤが伝搬していてもよい。あるいは、複数の配線Ｗ２には、固定電位を示す所定の信号が伝搬していてもよい。
また、本実施の形態では、第２メタル層Ｍ２に、複数の配線Ｗ２のみが設けられた場合を例に説明したが、これに限られない。例えば、第２メタル層Ｍ２には、電源電圧ＶＤＤが伝搬する複数の配線Ｗ２に加え、接地電圧ＧＮＤが伝搬する複数の配線Ｗ３がさらに設けられてもよい。この場合、平面視してインダクタ形成領域ＬＡ１の範囲内に位置する複数の配線Ｗ３は、インダクタ形成領域ＬＡ１の範囲外に位置する複数の配線Ｗ３よりも細くする。
また、本実施の形態では、第２メタル層Ｍ２にのみ、固定電位が伝搬する複数の配線Ｗ２が設けられた場合を例に説明したが、これに限られない。例えば、追加で設けられたメタル層（不図示）に、固定電位が伝搬する複数の配線Ｗ４がさらに設けられてもよい。この場合、平面視してインダクタ形成領域ＬＡ１の範囲内に位置する複数の配線Ｗ４は、インダクタ形成領域ＬＡ１の範囲外に位置する複数の配線Ｗ４よりも細くする。
また、本実施の形態では、インダクタＬ１及び固定電位配線Ｗ２が同一の半導体チップ上に形成される場合を例に説明したが、これに限られない。例えば、インダクタＬ１と固定電位配線Ｗ２とがそれぞれ異なる半導体チップに形成され、これらの半導体チップが対向配置されたフリップチップの構成であってもよい。
さらに、本実施の形態では、インダクタＬ１が平面して渦巻き状に形成された場合を例に説明したが、これに限られない。インダクタＬ１は、図６に示すような対称型であってもよいし、図７，図８に示すような馬蹄型であってもよい。
（半導体装置１の構造の適用事例）
図９は、半導体装置１のインダクタ構造が適用された増幅回路１１の構成例を示す回路図である。
図９に示すように、増幅回路１１は、差動入力信号ＩＮ１，ＩＮ２を増幅して差動出力信号ＯＵＴ１，ＯＵＴ２を出力する差動増幅回路であって、Ｎチャネル型のＭＯＳトランジスタＴｒ１，Ｔｒ２と、抵抗素子Ｒ１，Ｒ２と、容量素子Ｃ１，Ｃ２と、定電流源Ｉ１と、インダクタＬ１，Ｌ２と、を備える。
ＭＯＳトランジスタＴｒ１は、出力端子ＯＵＴ１が接続されるノードＮ１と、ノードＮ３と、の間に設けられ、差動入力信号の他方ＩＮ２に基づいてオンオフする。抵抗素子Ｒ１及びインダクタＬ１は、ノードＮ１と、電源電圧端子ＶＤＤと、の間に直列に設けられている。容量素子Ｃ１は、ノードＮ１と、接地電圧端子ＧＮＤと、の間に設けられている。
ＭＯＳトランジスタＴｒ２は、出力端子ＯＵＴ２が接続されるノードＮ２と、ノードＮ３と、の間に設けられ、差動入力信号の一方ＩＮ１に基づいてオンオフする。抵抗素子Ｒ２及びインダクタＬ２は、ノードＮ２と、電源電圧端子ＶＤＤと、の間に直列に設けられている。容量素子Ｃ２は、ノードＮ２と、接地電圧端子ＧＮＤと、の間に設けられている。
定電流源Ｉ１は、ノードＮ３と、接地電圧端子ＧＮＤと、の間に設けられている。
増幅回路１１では、差動入力信号の一方ＩＮ１が他方ＩＮ２より大きい場合、トランジスＴｒ１に流れる電流がトランジスタＴｒ２に流れる電流より大きくなるため、差動出力信号の一方ＯＵＴ１が他方ＯＵＴ２よりも大きくなる。それに対し、差動入力信号の一方ＩＮ１が他方ＩＮ２より小さい場合、トランジスタＴｒ１に流れる電流がトランジスタＴｒ２に流れる電流より小さくなるため、差動出力信号の一方ＯＵＴ１が他方ＯＵＴ２よりも小さくなる。
図１５は、インダクタＬ１，Ｌ２適用前後の増幅回路１１の周波数特性及びゲインの関係を示す図である。なお、図１５では、横軸が差動入力信号ＩＮ１，ＩＮ２の周波数特性を表し、縦軸が増幅回路１１のゲインを表している。
図１５に示すように、インダクタＬ１，Ｌ２が適用された増幅回路１１では、インダクタＬ１，Ｌ２が適用される前の増幅回路の場合と比較して、周波数特性が向上している。そのため、インダクタＬ１，Ｌ２が適用された増幅回路１１は、高周波の差動入力信号に対しても高いゲインで増幅することが可能となる。
（その他の適用事例）
図１０は、半導体装置１のインダクタ構造が適用されたＬＣタンクを有する発振器１２の構成例を示す回路図である。発振器１２は、トランジスタＭＰ１，ＭＰ２，ＭＮ１，ＭＮ２と、可変容量Ｃ２１，Ｃ２１と、インダクタＬ１と、定電流源Ｉ２と、を有する。
トランジスタＭＰ１では、ソースが電源電圧端子ＶＤＤに接続され、ドレインが出力端子ＯＵＴに接続され、ゲートが出力端子ＯＵＴＢに接続されている。トランジスタＭＮ１では、ソースが定電流源Ｉ２を介して接地電圧端子ＧＮＤに接続され、ドレインが出力端子ＯＵＴに接続され、ゲートが出力端子ＯＵＴＢに接続されている。
トランジスタＭＰ２では、ソースが電源電圧端子ＶＤＤに接続され、ドレインが出力端子ＯＵＴＢに接続され、ゲートが出力端子ＯＵＴに接続されている。トランジスタＭＮ２では、ソースが定電流源Ｉ２を介して接地電圧端子ＧＮＤに接続され、ドレインが出力端子ＯＵＴＢに接続され、ゲートが出力端子ＯＵＴに接続されている。
つまり、トランジスタＭＰ１，ＭＮ１により構成される第１インバータと、トランジスタＭＰ２，ＭＮ２により構成される第２インバータと、がループ状に接続されている。
インダクタＬ１は、出力端子ＯＵＴ，ＯＵＴＢ間に設けられている。可変容量Ｃ２１は、出力端子ＯＵＴと、基準電圧Ｖｒｅｆが供給される共通端子と、の間に設けられている。可変容量Ｃ２２は、出力端子ＯＵＴＢと、基準電圧Ｖｒｅｆが供給される共通端子と、の間に設けられている。
発振器１２は、インダクタＬ１の誘導性及びバリキャップダイオードの容量性によって決まる共振周波数の発振信号（及びその反転信号）を出力端子ＯＵＴ（及び出力端子ＯＵＴＢ）から出力する。
図１１は、半導体装置１のインダクタ構造が適用された整合回路を有する増幅回路１３の構成例を示す図である。増幅回路１３は、抵抗素子Ｒ３と、インダクタＬ３と、トランジスタＭＮ３と、定電流源Ｉ３と、整合回路１３１，１３２と、を備える。
抵抗素子Ｒ３、インダクタＬ３、トランジスタＭＮ３及び定電流源Ｉ３は、電源電圧端子ＶＤＤと接地電圧端子ＧＮＤとの間に直列に設けられている。そして、増幅回路１３では、トランジスタＭＮ３のゲートに入力信号ＩＮが供給され、トランジスタＭＮ３のドレインから出力信号ＯＵＴが出力される。
ここで、整合回路１３１は、入力信号ＩＮを出力する前段回路の出力インピーダンスと、増幅回路１３の入力インピーダンスと、を整合させる。それにより、増幅回路１３は、入力信号ＩＮを損失させることなく受信することができる。また、整合回路１３２は、増幅回路１３の出力インピーダンスと、出力信号ＯＵＴが供給される後段回路の入力インピーダンスと、を整合させる。それにより、増幅回路１３は、出力信号ＯＵＴを損失させることなく送信することができる。
図１２は、整合回路１３１の具体的構成の一例を整合回路１３１ａとして示す回路図である。整合回路１３１ａは、半導体装置１のインダクタ構造を有するインダクタＬ３１と、容量素子Ｃ３１と、を有する。容量素子Ｃ３１は、入力端子Ｔ１と出力端子Ｔ２との間に設けられている。インダクタＬ３１は、出力端子Ｔ２と接地電圧端子ＧＮＤとの間に設けられている。整合回路１３２についても、整合回路１３１ａと同様の回路構成を採用することができる。
図１３は、整合回路１３１の具体的構成の他の例を整合回路１３１ｂとして示す回路図である。整合回路１３１ｂは、半導体装置１のインダクタ構造を有するインダクタＬ３２と、容量素子Ｃ３２と、を有する。インダクタＬ３２は、入力端子Ｔ１と出力端子Ｔ２との間に設けられている。容量素子Ｃ３２は、入力端子Ｔ１と接地電圧端子ＧＮＤとの間に設けられている。整合回路１３２についても、整合回路１３２ｂと同様の回路構成を採用することができる。
図１４は、半導体装置１のインダクタ構造が適用されたバラン１４の構成例を示す回路図である。バラン１４は、半導体装置１のインダクタ構造を有するインダクタＬ４１，Ｌ４２を備える。バラン１４は、インダクタＬ４１を用いてシングルエンドの入力信号ＩＮを磁気に変換し、インダクタＬ４２を用いて当該磁気を差動信号ＯＵＴ，ＯＵＴＢに変換する。
上記以外にも、インダクタが用いられている回路は、半導体装置１のインダクタ構造を採用することができる。
続いて、半導体装置１のいくつかの変形例について説明する。
（半導体装置１の第１変形例）
図１６は、半導体装置１の第１変形例を半導体装置１ａとして示す概略平面図である。図１に示す半導体装置１では、平面視して、インダクタ形成領域ＬＡ１と非形成領域との境界線に位置する固定電位配線層（第２メタル層Ｍ２）において、複数の配線Ｗ２が互いに短絡するように形成されていた。それに対し、図１６に示す半導体装置１ａでは、平面視して、インダクタ形成領域ＬＡ１と非形成領域との境界線に位置する固定電位配線層において、複数の配線Ｗ２が互いに短絡しないように形成されている。
半導体装置１ａのその他の構成については、半導体装置１の場合と同様であるため、その説明を省略する。
半導体装置１ａも、半導体装置１と同等程度の効果を奏することができる。また、半導体装置１ａでは、平面視して、インダクタ形成領域ＬＡ１と非形成領域との境界線に位置する固定電位配線層において、複数の配線Ｗ２が互いに短絡しないように形成されているため、隣接する配線Ｗ２のそれぞれに異なる固定電位を伝搬させることができる。例えば、配線Ｗ２＿１、Ｗ２＿３，Ｗ２＿５に電源電圧ＶＤＤを伝搬させ、かつ、配線Ｗ２＿２，Ｗ２＿４に接地電圧ＧＮＤを伝搬させることができる。
（半導体装置１の第２変形例）
図１７は、半導体装置１の第２変形例を半導体装置１ｂとして示す概略平面図である。
図１７に示すように、半導体装置１ｂでは、平面視して、インダクタＬ１が所定内径よりも大きな内径ＩＤを有するように形成されている。この場合、インダクタＬ１の中央領域での磁束は小さくなる。したがって、平面視してインダクタＬ１の中央領域に位置する配線Ｗ２を細くする必要はない。そのため、半導体装置１ｂでは、平面視してインダクタ形成領域ＬＡ１の中央領域に位置する配線Ｗ２（図１７における配線Ｗ２ｅ）の配線幅が、インダクタ形成領域ＬＡ１の残りの領域に位置する配線Ｗ２の配線幅よりも太くなるように、構成されている。
半導体装置１ｂのその他の構成については、半導体装置１ａの場合と同様であるため、その説明を省略する。
半導体装置１ｂも、半導体装置１ａと同等程度の効果を奏することができる。また、半導体装置１ｂは、平面視してインダクタ形成領域ＬＡ１の中央領域に位置する配線Ｗ２ｅの配線幅を太くすることで、太くしない場合よりも配線Ｗ２の抵抗値を小さくすることができる。
（半導体装置１の第３変形例）
図１８は、半導体装置１の第３変形例を半導体装置１ｃとして示す概略平面図である。
図１８に示すように、半導体装置１ｃでは、平面視して、インダクタＬ１が所定内径よりも小さな内径ＩＤを有するように形成されている。この場合、インダクタＬ１の中央領域での磁束は大きくなる。そこで、その磁束を避けるため、平面視してインダクタＬ１の中央領域に位置する固定電位配線層には、配線Ｗ２が設けられる代わりに空間領域Ｗ２ｆが設けられている。
半導体装置１ｃのその他の構成については、半導体装置１ａの場合と同様であるため、その説明を省略する。
半導体装置１ｃも、半導体装置１ａと同等程度の効果を奏することができる。また、半導体装置１ｃは、平面視してインダクタ形成領域ＬＡ１の中央領域に位置する固定電位配線層に空間領域Ｗ２ｆを設けることにより、インダクタＬ１の中央領域に発生する強い磁束によって配線Ｗ２に大きな逆起電流が発生するのを避けることができる。
（半導体装置１の第４変形例）
図１９は、半導体装置１の第４変形例を半導体装置１ｄとして示す概略平面図である。
平面視してインダクタＬ１と重なる固定電位配線層に配線Ｗ２が設けられた場合、当該配線Ｗ２がインダクタＬ１から受ける磁束は大きくなる。そこで、その磁束を避けるため、半導体装置１ｄでは、平面視してインダクタＬ１と重なる固定電位配線層に、配線Ｗ２が設けられる代わりに空間領域が設けられている。
図１９の例では、平面視して、インダクタＬ１と重なる固定電位配線層のうち、配線Ｗ２の延在方向（ｙ軸方向）と同じ方向に延在するインダクタ部分と重なる固定電位配線層に、空間領域Ｗ２ｇ，Ｗ２ｈが設けられている。
半導体装置１ｄのその他の構成については、半導体装置１ａの場合と同様であるため、その説明を省略する。
半導体装置１ｄも、半導体装置１ａと同等程度の効果を奏することができる。また、半導体装置１ｄは、平面視してインダクタＬ１と重なる固定電位配線層に空間領域Ｗ２ｇ，Ｗ２ｈを設けることにより、インダクタＬ１近傍において発生する強い磁束によって配線Ｗ２に大きな逆起電流が発生することを防ぐことができる。
（半導体装置１の第５変形例）
図２０は、半導体装置１の第５変形例を半導体装置１ｅとして示す概略平面図である。
図２０に示すように、半導体装置１ｅでは、平面視してインダクタ形成領域ＬＡ１の中央領域に位置する固定電位配線層から放射状に延在する複数の配線Ｗ２ｉ，Ｗ２ｊ，Ｗ２ｋ，Ｗ２ｌが設けられている。
半導体装置１ｅのその他の構成については、半導体装置１ａの場合と同様であるため、その説明を省略する。
半導体装置１ｅも、半導体装置１ａと同等程度の効果を奏することができる。また、半導体装置１ｅは、平面視してインダクタ形成領域ＬＡ１の中央領域に位置する固定電位配線層から放射状に延在する配線Ｗ２ｉ，Ｗ２ｊ，Ｗ２ｋ，Ｗ２ｌを設けることにより、配線Ｗ２の抵抗値を小さくすることができる。
＜実施の形態２＞
図２１は、実施の形態２に係る半導体装置２のレイアウト構成を示す概略平面図である。本実施の形態では、配線が２層にわたって形成されている。具体的には、下層ＭＤには、固定電位（例えば接地電圧ＧＮＤ）が伝搬する複数の配線Ｗ５が、ｘ軸方向に延在するようにしてｙ軸方向にスリット状に形成されている。上層ＭＵには、複数の配線Ｗ５と同じレベルの固定電位が伝搬する複数の配線Ｗ６が、ｙ軸方向に延在するようにしてｘ軸方向にスリット状に形成されている。即ち、下層ＭＤに形成された複数の配線Ｗ５と上層ＭＵに形成された複数の配線Ｗ５とは、平面視して直角に交わっている。
なお、本実施の形態では、配線Ｗ５，Ｗ６に接地電圧ＧＮＤ等の固定電位が伝搬している場合を例に説明しているが、これに限られない。配線Ｗ５，Ｗ６には、電位が変動する信号が伝搬していてもよい。
ここで、仮に、複数の配線Ｗ５と複数の配線Ｗ６との全ての交差点にビア（又は小さなビアの集合体であるビア群）Ｖ１を配置した場合、配線Ｗ５，Ｗ６及びビアＶ１からなる低抵抗の電流経路がいくつも形成されてしまうため、固定電位配線層にはインダクタＬ１からの磁束により大きな渦電流が形成されてしまう可能性がある。それにより、インダクタＬ１は、大きな渦電流により発生する磁束の影響を受けて、特性を劣化させてしまう可能性がある。
そこで、本実施の形態では、インダクタ形成領域ＬＡ１において、配線Ｗ５、配線Ｗ６及びビアＶ１を用いて形成される電流経路のループのうち最も短いループＬＰｍｉｎの長さが所定長さ（例えば全ての交差点にビアＶ１を配置した場合のループの長さ）よりも長くなるように、ビアＶ１を部分的に配置している。なお、図２１の例では、複数のビアＶ１を区別してビアＶ１ａ〜Ｖ１ｋと示されている。
具体的には、まず、平面視してインダクタ形成領域ＬＡ１を含む正方形状の領域ＳＡ１を規定する。なお、インダクタ形成領域ＬＡ１が正方形状である場合には、インダクタ形成領域ＬＡ１を領域ＳＡ１としてもよい。
その後、領域ＳＡ１の一方の対角線上の複数の交差点にそれぞれ複数のビアＶ１ａを配置する。その後、この対角線上の複数のビアＶ１ａと同じ行、かつ、ｙ軸プラス方向に２列隣の列の複数の交差点に、複数のビアＶ１ａに対応する複数のビアＶ１ｂを配置する。さらに、複数のビアＶ１ｂと同じ行、かつ、ｙ軸プラス方向に３列隣の列の複数の交差点に、複数のビアＶ１ｂに対応する複数のビアＶ１ｃを配置する。その後、領域ＳＡ１の範囲内で、ｙ軸プラス方向に２列隣の列へのビア配置、３列隣の列へのビア配置が繰り返される。
また、複数のビアＶ１ａと同じ列、かつ、ｘ軸プラス方向に３行隣の行の複数の交差点に、複数のビアＶ１ａに対応する複数のビアＶ１ｇを配置する。さらに、複数のビアＶ１ｇと同じ列、かつ、ｘ軸プラス方向に２行隣の行の複数の交差点に、複数のビアＶ１ｇに対応する複数のビアＶ１ｈを配置する。その後、領域ＳＡ１の範囲内で、ｘ軸プラス方向に３行隣の行へのビア配置、２行隣の行へのビア配置が繰り返される。
それにより、平面視してインダクタ形成領域ＬＡ１内に位置する固定電位配線層において、配線Ｗ５、配線Ｗ６及びビアＶ１を用いて形成される電流経路のループのうち最も短いループＬＰｍｉｎの長さが、所定長さ（例えば全ての交差点にビアＶ１を配置した場合のループの長さ）よりも長くなる。即ち、平面視してインダクタ形成領域ＬＡ１内に位置する固定電位配線層には、高抵抗の電流経路が形成されることになる。そのため、インダクタＬ１からの磁束により形成される渦電流は小さくなる。その結果、インダクタＬ１は、この渦電流により発生する磁束の影響をほとんど受けないため、特性の劣化を防ぐことができる。
なお、本実施の形態で説明したビアＶ１の配置方法は、一例にすぎず、電流経路のループＬＰｍｉｎの長さを長くすることが可能な、他のビアＶ１の配置方法であってもよい。また、このような半導体装置２のインダクタ構造が増幅回路１１等の電子回路に採用されてもよい。
（半導体装置２の変形例）
図２２は、半導体装置２の変形例を半導体装置２ａとして示す概略平面図である。
半導体装置２では、１種類の固定電位配線が２層にわたって形成されていた。それに対し、半導体装置２ａでは、２種類の固定電位配線がそれぞれ２層にわたって形成されている。
具体的には、下層ＭＤには、接地電圧ＧＮＤが伝搬する複数の配線Ｗ５と、電源電圧ＶＤＤが伝搬する複数の配線Ｗ７と、がｘ軸方向に延在するようにしてｙ軸方向に交互に配置されている。上層ＭＵには、接地電圧ＧＮＤが伝搬する複数の配線Ｗ６と、電源電圧ＶＤＤが伝搬する複数の配線Ｗ８と、がｙ軸方向に延在するようにしてｘ軸方向に交互に配置されている。即ち、下層ＭＤに交互に配置された複数の配線Ｗ５，Ｗ７と、上層ＭＵに交互に配置された複数の配線Ｗ６，Ｗ８とは、平面視して直角に交わっている。
なお、本実施の形態では、配線Ｗ５〜Ｗ８に固定電位が伝搬している場合を例に説明しているが、これに限られない。配線Ｗ５〜Ｗ８には、電位が変動する信号が伝搬していてもよい。
ここで、インダクタ形成領域ＬＡ１において、配線Ｗ５、配線Ｗ６及びビアＶ１を用いて形成される電流経路のループのうち最も短いループＬＰｍｉｎ１の長さが所定長さ（例えば配線Ｗ５，Ｗ６の全ての交差点にビアＶ１を配置した場合のループの長さ）よりも長くなるように、ビアＶ１を部分的に配置している。同様に、インダクタ形成領域ＬＡ１において、配線Ｗ７、配線Ｗ８及びビアＶ２を用いて形成される電流経路のループのうち最も短いループＬＰｍｉｎ２の長さが所定長さ（例えば配線Ｗ７，Ｗ８の全ての交差点にビアＶ２を配置した場合のループの長さ）よりも長くなるように、ビアＶ２を部分的に配置している。
この場合も、まず、平面視してインダクタ形成領域ＬＡ１を含む正方形状の領域ＳＡ１を規定する。なお、インダクタ形成領域ＬＡ１が正方形状である場合には、インダクタ形成領域ＬＡ１を領域ＳＡ１としてもよい。
複数の配線Ｗ５，Ｗ６の交差点に対するビアＶ１の配置方法については、半導体装置２の場合と同様である。また、複数の配線Ｗ７，Ｗ８の交差点に対するビアＶ２の配置方法については、複数の配線Ｗ５，Ｗ６の交差点に対するビアＶ２の配置方法と同様である。
それにより、平面視してインダクタ形成領域ＬＡ１内に位置する固定電位配線層において、配線Ｗ５、配線Ｗ６及びビアＶ１を用いて形成される電流経路のループのうち最も短いループＬＰｍｉｎ１の長さが、所定長さ（例えば全ての交差点にビアＶ１を配置した場合のループの長さ）よりも長くなる。即ち、平面視してインダクタ形成領域ＬＡ１内に位置する固定電位配線層には、高抵抗の電流経路が形成されることになる。そのため、インダクタＬ１からの磁束により形成される渦電流は小さくなる。その結果、インダクタＬ１は、この渦電流により発生する磁束の影響をほとんど受けないため、特性の劣化を防ぐことができる。
それにより、平面視してインダクタ形成領域ＬＡ１内に位置する固定電位配線層において、配線Ｗ７、配線Ｗ８及びビアＶ２を用いて形成される電流経路のループのうち最も短いループＬＰｍｉｎ２の長さが、所定長さ（例えば全ての交差点にビアＶ２を配置した場合のループの長さ）よりも長くなる。即ち、平面視してインダクタ形成領域ＬＡ１内に位置する固定電位配線層には、高抵抗の電流経路が形成されることになる。そのため、インダクタＬ１からの磁束により形成される渦電流は小さくなる。その結果、インダクタＬ１は、この渦電流により発生する磁束の影響をほとんど受けないため、特性の劣化を防ぐことができる。
なお、本実施の形態で説明したビアＶ１，Ｖ２の配置方法は、一例にすぎず、電流経路のループＬＰｍｉｎ１，ＬＰｍｉｎ２の長さを長くすることが可能な、他のビアＶ１，Ｖ２の配置方法であってもよい。また、このような半導体装置２ａのインダクタ構造が増幅回路１１等の電子回路に採用されてもよい。
以上のように、上記実施の形態１，２に係る半導体装置１，２は、平面視してインダクタ形成領域ＬＡ１の範囲内に位置する固定電位配線の配線幅を細くしたり電流経路のループを大きくしたりすることにより、インダクタＬ１からの磁束により固定電位配線上に形成される渦電流を小さくする。それにより、上記実施の形態１，２に係る半導体装置１，２では、インダクタＬ１は、この渦電流により発生する磁束の影響をほとんど受けないため、特性の劣化を防ぐことができる。また、このとき、固定電位配線とインダクタＬ１との間にシールドを設ける必要が無いため、回路規模の増大も抑制される。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第１の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。
上記実施の形態の一部または全部は、以下の付記のようにも記載され得るが、以下には限られない
（付記１）
第１層に、固定電位を示す複数の第１配線を形成し、
前記第１層に積層された第２層にインダクタを形成し、
前記複数の第１配線を形成するステップでは、
前記複数の第１配線のうち、平面視して、前記インダクタの形成領域の範囲内に位置する第１配線の配線幅を、前記インダクタの形成領域の範囲外に位置する第１配線の配線幅よりも細くする、
半導体装置の形成方法。
（付記２）
前記インダクタの形成領域は、
平面視して、前記インダクタの外周辺によって囲まれた領域を含む、
付記１に記載の半導体装置の形成方法。
（付記３）
前記第２層に、前記インダクタを囲むようにガードリングをさらに形成し、
前記インダクタの形成領域は、
平面視して、前記ガードリングによって囲まれた領域である、
付記１に記載の半導体装置の形成方法。
（付記４）
前記インダクタを、平面視して渦巻き状に形成し、
前記インダクタの形成領域は、
平面視して、前記インダクタの内径に基づいて決定される、
付記１に記載の半導体装置の形成方法。
（付記５）
前記複数の第１配線を、電源電圧及び接地電圧の何れかが伝搬するように構成する、
付記１に記載の半導体装置の形成方法。
（付記６）
前記複数の第１配線を、前記第１層の全面にわたってスリット状に形成する、
付記１に記載の半導体装置の形成方法。
（付記７）
前記複数の第１配線を、平面視して、前記インダクタの形成領域と非形成領域との境界線に位置する前記第１層において、互いに短絡するように形成する、
付記１に記載の半導体装置の形成方法。
（付記８）
前記インダクタを、平面視して渦巻き状に形成し、かつ、所定内径よりも大きな内径を有するように形成し、
前記複数の第１配線のうち、平面視して、前記インダクタの形成領域の中央領域に位置する第１配線の配線幅を、前記インダクタの形成領域の残りの領域に位置する第１配線の配線幅よりも太くする、
付記１に記載の半導体装置の形成方法。
（付記９）
前記インダクタを、平面視して渦巻き状に形成し、かつ、所定内径よりも小さな内径を有するように形成し、
前記複数の第１配線を、平面視して、前記インダクタの形成領域の中央領域に位置する前記第１層において所定の空間領域を有するように形成する、
付記１に記載の半導体装置の形成方法。
（付記１０）
前記第１層に、前記複数の第１配線とは異なるレベルの固定電位を示す複数の第２配線をさらに形成し、
前記複数の第２配線を形成するステップでは、
前記複数の第２配線のうち、平面視して、前記インダクタの形成領域の範囲内に位置する第２配線の配線幅を、前記インダクタの形成領域の範囲外に位置する第２配線の配線幅よりも細くする、
付記１に記載の半導体装置の形成方法。
（付記１１）
前記複数の第１配線を、電源電圧が伝搬するように構成し、
前記複数の第２配線を、接地電圧が伝搬するように構成する、
付記１０に記載の半導体装置の形成方法。
（付記１２）
前記複数の第１配線、及び、前記複数の第２配線を、前記第１層の全面にわたって交互にスリット状に配置する、
付記１０に記載の半導体装置の形成方法。
（付記１３）
前記インダクタを、平面視して渦巻き状に形成し、かつ、所定内径よりも大きな内径を有するように形成し、
前記複数の第１配線のうち、平面視して、前記インダクタの形成領域の中央領域に位置する第１配線の配線幅を、前記インダクタの形成領域の残りの領域に位置する第１配線の配線幅よりも太くし、
前記複数の第２配線のうち、平面視して、前記インダクタの形成領域の中央領域に位置する第２配線の配線幅を、前記インダクタの形成領域の残りの領域に位置する第２配線の配線幅よりも太くする、
付記１０に記載の半導体装置の形成方法。
（付記１４）
前記インダクタを、平面視して渦巻き状に形成され、かつ、所定内径よりも小さな内径を有するように形成し、
前記複数の第１配線を、前記インダクタの形成領域の中央領域に位置する前記第１層において所定の空間領域を有するように形成し、
前記複数の第２配線を、前記インダクタの形成領域の中央領域に位置する前記第１層において所定の空間領域を有するように形成する、
付記１０に記載の半導体装置の形成方法。
（付記１５）
前記第１層に積層された第３層に、固定電位を示す複数の第３配線をさらに形成し、
前記複数の第３配線を形成するステップでは、
前記複数の第３配線のうち、平面視して、前記インダクタの形成領域の範囲内に位置する第３配線の配線幅を、前記インダクタの形成領域の範囲外に位置する第３配線の配線幅よりも細くする、
付記１に記載の半導体装置の形成方法。
（付記１６）
付記１に記載の半導体装置の構造を有するインダクタを形成する、
電子回路の形成方法。
（付記１７）
第１層に、複数の第１配線を形成し、
前記第１層に積層された第２層に、複数の第２配線を、前記複数の第１配線と交差するように形成し、
前記複数の第１配線と、前記複数の第２配線と、の交差点に複数の第１ビアを形成し、
前記第１層及び前記第２層に積層された第３層に、インダクタを形成し、
前記複数の第１ビアを形成するステップでは、
平面視して、前記複数の第１配線、前記複数の第２配線、及び、前記複数の第１ビアによって形成される複数の電流経路のループのうち、最も短い長さのループの長さが所定長さよりも長くなるように、前記複数の第１ビアを配置する、
半導体装置の形成方法。
（付記１８）
前記第１層に、複数の第３配線をさらに形成し、
前記第２層に、複数の第４配線を、前記複数の第３配線と交差するようにさらに形成し、
前記複数の第３配線と、前記複数の第４配線と、の交差点に複数の第２ビアをさらに形成し、
前記複数の第２ビアを形成するステップでは、
平面視して、前記複数の第３配線、前記複数の第４配線、及び、前記複数の第２ビアによって形成される複数の電流経路のループのうち、最も短い長さのループの長さが所定長さよりも長くなるように、前記複数の第２ビアを配置する、
付記１７に記載の半導体装置の形成方法。
（付記１９）
付記１７に記載の半導体装置の構造を有するインダクタを形成する、
電子回路の形成方法。
１ 半導体装置
１ａ〜１ｅ，１ｚ 半導体装置
２ 半導体装置
２ａ 半導体装置
１１ 増幅回路
１２ 発振器
１３ 増幅回路
１４ バラン
１０１ シリコン基板
１０２ 内部回路（電子回路）
１０３ シリコン酸化膜（Ｓｉ０２）
１０４ シリコン窒化膜（ＳｉＮ）
１０５ ポリイミド
１３１，１３２ 整合回路
１３１ａ，１３１ｂ 整合回路
Ｃ１，Ｃ２ 容量素子
Ｃ２１，Ｃ２２ 可変容量
Ｃ３１，Ｃ３２ 容量素子
ＧＲ１ ガードリング
Ｉ１〜Ｉ３ 定電流源
Ｌ１〜Ｌ３ インダクタ
Ｌ３１，Ｌ３２ インダクタ
Ｌ４１，Ｌ４２ インダクタ
ＬＡ１ インダクタの形成領域
Ｍ１ 第１メタル層
Ｍ２ 第２メタル層
Ｍ３ 第３メタル層
Ｍ４ 第４メタル層
ＭＮ１〜ＭＮ３ トランジスタ
ＭＰ１，ＭＰ２ トランジスタ
Ｒ１〜Ｒ３ 抵抗素子
Ｔｒ１ トランジスタ
Ｔｒ２ トランジスタ
Ｗ１〜Ｗ８ 配線
Ｗ２＿１〜Ｗ２＿５ 配線
Ｗ２ａ〜Ｗ２ｅ，Ｗ２ｉ〜Ｗ２ｌ 配線
Ｗ２ｆ〜Ｗ２ｈ 空間領域

Claims (16)

  1. 第１層に形成され、固定電位を示す複数の第１配線と、
    前記第１層に積層された第２層において形成されたインダクタと、を備え、
    前記複数の第１配線では、平面視して、前記インダクタの形成領域の範囲内に位置する第１配線の配線幅が、前記インダクタの形成領域の範囲外に位置する第１配線の配線幅よりも細くなるように、構成され、
    前記複数の第１配線は、前記第１層の全面にわたってスリット状に形成されている、
    半導体装置。
  2. 前記インダクタの形成領域は、
    平面視して、前記インダクタの外周辺によって囲まれた領域を含む、
    請求項１に記載の半導体装置。
  3. 前記第２層において前記インダクタを囲むように設けられたガードリングをさらに備え、
    前記インダクタの形成領域は、
    平面視して、前記ガードリングによって囲まれた領域である、
    請求項１に記載の半導体装置。
  4. 前記インダクタは、平面視して渦巻き状に形成され、
    前記インダクタの形成領域は、
    平面視して、前記インダクタの内径に基づいて決定される、
    請求項１に記載の半導体装置。
  5. 前記複数の第１配線は、電源電圧及び接地電圧の何れかが伝搬するように構成されている、
    請求項１に記載の半導体装置。
  6. 前記複数の第１配線は、平面視して、前記インダクタの形成領域と非形成領域との境界線に位置する前記第１層において、互いに短絡するように形成されている、
    請求項１に記載の半導体装置。
  7. 前記インダクタは、平面視して渦巻き状に形成され、かつ、所定内径よりも大きな内径を有するように形成され、
    前記複数の第１配線では、平面視して、前記インダクタの形成領域の中央領域に位置する第１配線の配線幅が、前記インダクタの形成領域の残りの領域に位置する第１配線の配線幅よりも太くなるように、構成されている、
    請求項１に記載の半導体装置。
  8. 前記インダクタは、平面視して渦巻き状に形成され、かつ、所定内径よりも小さな内径を有するように形成され、
    前記複数の第１配線は、平面視して、前記インダクタの形成領域の中央領域に位置する前記第１層において所定の空間領域を有するように、構成されている、
    請求項１に記載の半導体装置。
  9. 前記第１層に形成され、前記複数の第１配線とは異なるレベルの固定電位を示す複数の第２配線をさらに備え、
    前記複数の第２配線では、平面視して、前記インダクタの形成領域の範囲内に位置する第２配線の配線幅が、前記インダクタの形成領域の範囲外に位置する第２配線の配線幅よりも細くなるように、構成されている、
    請求項１に記載の半導体装置。
  10. 前記複数の第１配線は、電源電圧が伝搬するように構成され、
    前記複数の第２配線は、接地電圧が伝搬するように構成されている、
    請求項９に記載の半導体装置。
  11. 前記複数の第１配線、及び、前記複数の第２配線は、前記第１層の全面にわたって交互にスリット状に配置されている、
    請求項９に記載の半導体装置。
  12. 前記インダクタは、平面視して渦巻き状に形成され、かつ、所定内径よりも大きな内径を有するように形成され、
    前記複数の第１配線では、平面視して、前記インダクタの形成領域の中央領域に位置する第１配線の配線幅が、前記インダクタの形成領域の残りの領域に位置する第１配線の配線幅よりも太くなるように、構成され、
    前記複数の第２配線では、平面視して、前記インダクタの形成領域の中央領域に位置する第２配線の配線幅が、前記インダクタの形成領域の残りの領域に位置する第２配線の配線幅よりも太くなるように、構成されている、
    請求項９に記載の半導体装置。
  13. 前記インダクタは、平面視して渦巻き状に形成され、かつ、所定内径よりも小さな内径を有するように形成され、
    前記複数の第１配線は、平面視して、前記インダクタの形成領域の中央領域に位置する前記第１層において所定の空間領域を有するように、構成され、
    前記複数の第２配線は、平面視して、前記インダクタの形成領域の中央領域に位置する前記第１層において所定の空間領域を有するように、構成されている、
    請求項９に記載の半導体装置。
  14. 前記第１層に積層された第３層に形成され、固定電位を示す複数の第３配線をさらに備え、
    前記複数の第３配線では、平面視して、前記インダクタの形成領域の範囲内に位置する第３配線の配線幅が、前記インダクタの形成領域の範囲外に位置する第３配線の配線幅よりも細くなるように、形成されている、
    請求項１に記載の半導体装置。
  15. 請求項１に記載の半導体装置の構造を有するインダクタを備えた、電子回路。
  16. 第１層に、固定電位を示す複数の第１配線を形成し、
    前記第１層に積層された第２層にインダクタを形成し、
    前記複数の第１配線を形成するステップでは、
    前記複数の第１配線のうち、平面視して、前記インダクタの形成領域の範囲内に位置する第１配線の配線幅を、前記インダクタの形成領域の範囲外に位置する第１配線の配線幅よりも細くし、且つ、
    前記複数の第１配線を、前記第１層の全面にわたってスリット状に形成する、
    半導体装置の形成方法。
JP2017076933A 2017-04-07 2017-04-07 半導体装置、それを備えた電子回路、及び、半導体装置の形成方法 Active JP6808565B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017076933A JP6808565B2 (ja) 2017-04-07 2017-04-07 半導体装置、それを備えた電子回路、及び、半導体装置の形成方法
US15/858,529 US10446485B2 (en) 2017-04-07 2017-12-29 Semiconductor device, electronic circuit having the same, and semiconductor device forming method
CN201820474979.XU CN208093537U (zh) 2017-04-07 2018-04-04 半导体装置和电子电路
CN201810296240.9A CN108695251A (zh) 2017-04-07 2018-04-04 半导体装置、包含其的电子电路以及半导体装置形成方法
US16/577,228 US11276640B2 (en) 2017-04-07 2019-09-20 Semiconductor device, electronic circuit having the same, and semiconductor device forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017076933A JP6808565B2 (ja) 2017-04-07 2017-04-07 半導体装置、それを備えた電子回路、及び、半導体装置の形成方法

Publications (2)

Publication Number Publication Date
JP2018181980A JP2018181980A (ja) 2018-11-15
JP6808565B2 true JP6808565B2 (ja) 2021-01-06

Family

ID=63711856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017076933A Active JP6808565B2 (ja) 2017-04-07 2017-04-07 半導体装置、それを備えた電子回路、及び、半導体装置の形成方法

Country Status (3)

Country Link
US (2) US10446485B2 (ja)
JP (1) JP6808565B2 (ja)
CN (2) CN108695251A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6808565B2 (ja) * 2017-04-07 2021-01-06 ルネサスエレクトロニクス株式会社 半導体装置、それを備えた電子回路、及び、半導体装置の形成方法
JP7101627B2 (ja) * 2019-01-29 2022-07-15 ルネサスエレクトロニクス株式会社 半導体モジュールおよびその製造方法
US11043470B2 (en) * 2019-11-25 2021-06-22 Xilinx, Inc. Inductor design in active 3D stacking technology
US11470038B1 (en) 2020-05-19 2022-10-11 Marvell Asia Pte Ltd. Line side multiplexers with protection switching

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885275B1 (en) * 1998-11-12 2005-04-26 Broadcom Corporation Multi-track integrated spiral inductor
JP4274730B2 (ja) * 2002-01-30 2009-06-10 株式会社ルネサステクノロジ 半導体集積回路装置
CN1695066A (zh) * 2002-11-29 2005-11-09 雅马哈株式会社 磁传感器及补偿磁传感器的温度相关特性的方法
WO2004055839A1 (en) * 2002-12-13 2004-07-01 Koninklijke Philips Electronics N.V. A planar inductive component and an integrated circuit comprising a planar inductive component
US7750413B2 (en) * 2003-06-16 2010-07-06 Nec Corporation Semiconductor device and method for manufacturing same
US7268409B2 (en) * 2004-05-21 2007-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Spiral inductor with electrically controllable resistivity of silicon substrate layer
JP2006179596A (ja) * 2004-12-21 2006-07-06 Mitsubishi Electric Corp 半導体装置
US7323948B2 (en) * 2005-08-23 2008-01-29 International Business Machines Corporation Vertical LC tank device
US7990037B2 (en) * 2005-11-28 2011-08-02 Megica Corporation Carbon nanotube circuit component structure
EP2051264A1 (en) * 2006-08-01 2009-04-22 NEC Corporation Inductor element, inductor element manufacturing method, and semiconductor device with inductor element mounted thereon
US8455350B2 (en) * 2006-08-18 2013-06-04 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing gate shield and/or ground shield
JP2008205165A (ja) * 2007-02-20 2008-09-04 Toshiba Corp 半導体集積回路装置
JP5180625B2 (ja) * 2007-03-12 2013-04-10 ルネサスエレクトロニクス株式会社 半導体装置
JP5156324B2 (ja) * 2007-10-10 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
TWI349362B (en) * 2007-12-07 2011-09-21 Realtek Semiconductor Corp Integrated inductor
JP2009147150A (ja) * 2007-12-14 2009-07-02 Nec Electronics Corp 半導体装置
US20100193904A1 (en) * 2009-01-30 2010-08-05 Watt Jeffrey T Integrated circuit inductor with doped substrate
JP5409242B2 (ja) * 2009-10-07 2014-02-05 新光電気工業株式会社 インダクタ及びインダクタの製造方法
US8686639B2 (en) 2010-03-18 2014-04-01 Gs Yuasa International Ltd. Dielectric barrier discharge lamp and lamp unit
JP5551480B2 (ja) * 2010-03-24 2014-07-16 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US8686539B1 (en) * 2010-10-15 2014-04-01 Xilinx, Inc. Inductor having a deep-well noise isolation shield
WO2012128832A1 (en) * 2011-03-21 2012-09-27 Xilinx, Inc. Symmmetrical center tap inductor structure
JP5970308B2 (ja) * 2012-09-19 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置
JP6010633B2 (ja) * 2012-12-19 2016-10-19 ルネサスエレクトロニクス株式会社 半導体装置
TWI509771B (zh) * 2013-03-25 2015-11-21 Realtek Semiconductor Corp 積體電感結構以及積體電感結構製造方法
JP6294034B2 (ja) * 2013-09-05 2018-03-14 ルネサスエレクトロニクス株式会社 センサ装置
JP6369536B2 (ja) * 2014-03-28 2018-08-08 株式会社村田製作所 コイルモジュール
JP6292300B2 (ja) * 2014-05-20 2018-03-14 株式会社村田製作所 コイル部品およびこのコイル部品を備えるモジュール
CN107658288B (zh) * 2014-11-21 2020-02-07 威锋电子股份有限公司 集成电路装置
JP6503264B2 (ja) * 2015-08-27 2019-04-17 ルネサスエレクトロニクス株式会社 半導体装置
JP6500720B2 (ja) * 2015-09-15 2019-04-17 株式会社デンソー 電子装置、および電子装置の製造方法
JP6619698B2 (ja) * 2016-06-09 2019-12-11 ルネサスエレクトロニクス株式会社 半導体装置、及び通信回路
JP2018026475A (ja) * 2016-08-10 2018-02-15 ルネサスエレクトロニクス株式会社 半導体装置
US20180076134A1 (en) * 2016-09-15 2018-03-15 Xilinx, Inc. Integrated circuit with shielding structures
JP6808565B2 (ja) * 2017-04-07 2021-01-06 ルネサスエレクトロニクス株式会社 半導体装置、それを備えた電子回路、及び、半導体装置の形成方法

Also Published As

Publication number Publication date
CN208093537U (zh) 2018-11-13
US11276640B2 (en) 2022-03-15
US20180294221A1 (en) 2018-10-11
JP2018181980A (ja) 2018-11-15
US20200013716A1 (en) 2020-01-09
US10446485B2 (en) 2019-10-15
CN108695251A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
JP6808565B2 (ja) 半導体装置、それを備えた電子回路、及び、半導体装置の形成方法
US8395234B2 (en) Semiconductor device
TW582120B (en) Multi-layer wiring device, wiring method and wiring characteristic analyzing/predicting method
JP2008171977A (ja) 半導体集積回路のレイアウト構造
TWI680562B (zh) 具有備用電路單元的積體電路
KR101366401B1 (ko) 범프 대 랜딩 트레이스 비율을 위한 구조 및 방법
WO2010073884A1 (ja) 電子回路
WO2021090471A1 (ja) 半導体集積回路装置
TWI604462B (zh) 靜態隨機存取記憶體
JP2004215137A (ja) 半導体集積回路装置および半導体集積回路
US9053960B2 (en) Decoupling capacitor for integrated circuit
US7593252B2 (en) Semiconductor apparatus having shield line provided between internal layer and input/output line in layout cell
JP4552073B2 (ja) 半導体集積回路
US9165925B2 (en) Structures and methods for ring oscillator fabrication
JP2015220250A (ja) 半導体装置
JP4361569B2 (ja) スタンダードセルまたはマクロセルを含む半導体集積回路
US10855282B2 (en) Buffer circuit
JPS63292647A (ja) 半導体集積回路装置
JP2019079950A (ja) 半導体装置
JP5487616B2 (ja) Ｉ／ｏセルの出力回路
WO2023112682A1 (ja) 半導体集積回路装置
JPS60145642A (ja) 半導体集積回路装置
JPH05283615A (ja) 半導体集積回路の電源配線
TWI779508B (zh) 積體電感電容振盪器及其方法
WO2023127385A1 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201209

R150 Certificate of patent or registration of utility model

Ref document number: 6808565

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150