JP5409242B2 - インダクタ及びインダクタの製造方法 - Google Patents

インダクタ及びインダクタの製造方法 Download PDF

Info

Publication number
JP5409242B2
JP5409242B2 JP2009233496A JP2009233496A JP5409242B2 JP 5409242 B2 JP5409242 B2 JP 5409242B2 JP 2009233496 A JP2009233496 A JP 2009233496A JP 2009233496 A JP2009233496 A JP 2009233496A JP 5409242 B2 JP5409242 B2 JP 5409242B2
Authority
JP
Japan
Prior art keywords
conductors
columnar
insulating layer
core substrate
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009233496A
Other languages
English (en)
Other versions
JP2011082346A5 (ja
JP2011082346A (ja
Inventor
道夫 堀内
幸男 清水
和成 関川
壮 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009233496A priority Critical patent/JP5409242B2/ja
Priority to US12/895,915 priority patent/US8134444B2/en
Publication of JP2011082346A publication Critical patent/JP2011082346A/ja
Publication of JP2011082346A5 publication Critical patent/JP2011082346A5/ja
Application granted granted Critical
Publication of JP5409242B2 publication Critical patent/JP5409242B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/002Details of via holes for interconnecting the layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/4902Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

本発明はコイル構造体よりなるインダクタ及びその製造方法に関する。
半導体パッケージ内の電子回路にはインダクタを必要とするものが多い。半導体パッケージのパッケージ基板に小型のインダクタを組み込むには、以下のような方法がある。
1)パッケージ基板にザグリ加工を施し、インダクタとしてのコイル部品をザグリ穴に入れ込んでパッケージ基板中に埋め込む。
2)パッケージ基板内に平面配線で渦巻き型平面パターンを形成する。
3)パッケージ基板内のヴィア導体と平面配線を用いて立体的な矩形状コイル構造を形成する。
上述の1)の方法は、単品で形成された表面実装用のチップコイルをパッケージ基板内に埋め込むものである。したがって、チップコイルを埋め込むためのスペースをパッケージ基板内に確保しなければならず、パッケージ基板のサイズが大きくなってしまい、半導体パッケージの小型化を制限してしまう。
上述の2)の方法では、パッケージ基板内の配線を用いて平面コイルを形成することで、パッケージ基板の製造工程においてインダクタをパッケージ基板内に形成する。パッケージ基板にチップコイルを埋め込む構成よりはパッケージ基板のサイズを小さくすることができるが、平面状の渦巻き型コイルであるため、インダクタンスを大きくすることが難しい。
上述の3)の方法では、パッケージ基板内で垂直に延在するヴィア導体及び平面配線を用いて立体的にコイルを形成することで、パッケージ基板の製造工程においてインダクタをパッケージ基板内に形成する。パッケージ内に平面状のコイルを形成した構成よりはインダクタンスを大きくすることができるが、コイルを形成するための工程数が多くなり、パッケージ基板の製造コストが上昇してしまう。
そこで、上述の3)の方法のように基板製造技術を用いて立体的なコイルが形成された小さなチップ型のコイル構造体を形成し、これをインダクタとしてパッケージ基板に埋め込むことが提案されている(例えば、特許文献1参照。)。すなわち、小さな絶縁基板中に複数の貫通導体を形成し、絶縁基板の表面及び裏面に形成した配線パターンで貫通導体を繋いで立体的なコイルを形成し、単品のコイル構造体として小型のインダクタを形成する。
特開平2007−53311号公報
特許文献1に開示されたコイル構造体では、絶縁基板中にヴィア導体等の貫通導体を形成する必要があるため、絶縁基板中に形成できる貫通導体の密度に制限されてコイル構造体をそれ以上小さくすることが難しい。また、コイルの巻数を変更してインダクタンスを調整するためには、絶縁基板中に形成する貫通導体の数を変更しなければならず、異なるインダクタンスを有するインダクタを形成するためには絶縁基板から作り直さなければならない。
したがって、貫通導体の密度を非常に大きくしてコイル構造体を小型化でき、インダクタンスを容易に変更することのできる技術の開発が望まれている。
本発明の一実施態様によれば、各々が絶縁材で包囲されて互いに絶縁され、表面と裏面との間を貫通して延在する多数の微細な柱状導電体を含むコア基板と、前記コア基板の前記表面に形成された第1の絶縁層及び前記裏面に形成された第2の絶縁層と、前記第1の絶縁層を貫通して形成され、前記柱状導電体の一端に電気的に接続された、少なくとも2つの第1の接続導電体と、前記第2の絶縁層を貫通して形成され、前記柱状導電体の他端に電気的に接続された、少なくとも2つの第2の接続導電体と、前記第1の絶縁層の上に形成され、前記第1の接続導電体同士を電気的に接続する第1の配線と、前記第2の絶縁層の上に形成され、前記第2の接続導電体同士を電気的に接続する第2の配線と、を有し、前記柱状導電体はニッケルから形成され、前記第1及び第2の接続導電体の各々は、複数の前記柱状導電体を含む大きさの断面を備え、前記第1の配線と、前記第1の接続導電体と、前記柱状導電体と、前記第2の接続導電体と、前記第2の配線とが接続されて立体的にコイルが形成され、前記コイルの内部において、前記コア基板には、前記第1及び第2の接続導電体に接続されない電気的に孤立した柱状導電体が配置されていることを特徴とするインダクタが提供される。
本発明の他の実施態様によれば、互いに絶縁された複数のニッケルから形成された微細な柱状導電体が厚み方向に延在するコア基板を準備し、前記コア基板の第1の面に第1の絶縁層を形成し、且つ前記コア基板の前記第1の面の反対側の第2の面に第2の絶縁層を形成し、前記第1の絶縁層を貫通して前記柱状導電体の一端に電気的に接続し複数の前記柱状導電体を含む大きさの断面を備えた少なくとも2つの第1の接続導電体を形成し、且つ前記第2の絶縁層を貫通して前記柱状導電体の他端に電気的に接続し複数の前記柱状導電体を含む大きさの断面を備えた少なくとも2つの第2の接続導電体を形成し、前記第1の絶縁層上に第1の配線を形成して前記第1の接続導電体同士を接続し、且つ前記第2の絶縁層上に第2の配線を形成して前記第2の接続導電体同士を接続し、前記第1の配線と、前記第1の接続導電体と、前記柱状導電体と、前記第2の接続導電体と、前記第2の配線とが接続された立体的なコイルを、前記コイルの内部において、前記コア基板に前記第1及び第2の接続導電体に接続されない電気的に孤立した柱状導電体が配置されるように形成することを特徴とするインダクタの製造方法が提供される。

上述の発明によれば、コア基板中で配列された柱状導電体の密度を非常に大きくすることができるので、コイル構造体を小型化できる。また、ヴィアに接続された柱状導電体のみがコイルの一部として機能するため、コイルの形状を容易に変更することができ、インダクタンスを容易に変更することができる。
本発明の一実施形態によるインダクタの断面図である。 図1のII−II線に沿った断面図である。 図1のIII−III線に沿った断面図である。 図1に示すインダクタの一部を模式的に示す斜視図である。 インダクタ中に形成されたコイルの形状を示す図である。 図1に示すコア基板と同じ構成の基板の平面図である。 アルミナのグリーンシートを用いてコア基板を製造し、そのコア基板を用いてインダクタを形成する製造工程のフローチャートである。 アルミニウム板を陽極酸化して多数の微細な孔を有するコア基板を形成する工程を示すフローチャートである。 樹脂で被覆した金属線を束ねて一体に成形してコア基板を製造する工程を示す図である。
次に、実施形態について図面を参照しながら説明する。
まず、本発明の一実施形態によるインダクタの概略構成について説明する。図1は本発明の一実施形態によるインダクタの平面図、図2は図1のII−II線に沿った断面図、図3は図1のIII−III線に沿った断面図である。
本発明の一実施形態によるインダクタは、多数の柱状導電体2を含むコア基板4と、コア基板4の表面及び裏面に形成された絶縁層6,8と、絶縁層6,8上にそれぞれ形成された配線10−1,10−2,10−3,12−1,12−2,12−3とを含む。配線10−1,10−2,10−3を総称して配線10と称し、配線12−1,12−2,12−3を総称して配線12と称することもある。
コア基板4は絶縁材料中に、金属等の導電材料により形成された多数の柱状導電体2が形成された基板である。コア基板4の絶縁材料は後述のように無機材料でもよく、あるいは樹脂等の有機材料でもよい。コア基板4の厚みは、その製造方法により変わるが、例えば、100μm〜500μm程度の厚みとすることができる。
柱状導電体2は、例えば直径が20μm以下の微細な金属線又は金属部材であり、その一本一本は絶縁材料により包囲されて絶縁されている。すなわち、コア基板4において、多数の柱状導電体2は各々が互いに絶縁されて電気的に孤立している。コア基板4における柱状導電体2の密度はなるべく大きいほうがよく、コア基板4の表面における柱状導電体2の配列は、各柱状導電体2が絶縁材料により絶縁されながら六方最密充填構造となっていることが好ましい。また、コア基板4における柱状導電体2の密度を大きくするために、柱状導電体2の直径を20μm以下とすることが好ましい。直径が20μm以下というように微細な径の柱状導電体2は、通常の基板の厚み方向に延在するヴィアで形成することはできないが、後述する方法により容易に形成することができる。
絶縁層6,8は絶縁材料により形成される。絶縁層6,8の絶縁材料としては、例えば、ビルドアップ基板を形成する際に用いられるエポキシ樹脂やポリイミド樹脂等の樹脂材料を用いることができる。絶縁層6,8の厚みは、例えば、20μm〜50μmである。
絶縁層6,8の中には、ヴィア6a、8aが形成される。ヴィア6a,8aはそれぞれ絶縁層6,8を貫通して延在する接続導電体である。コア基板4の表面に形成された絶縁層6に形成されたヴィア6aは、その一端がコア基板4の表面に露出している柱状導電体2に接続される。ヴィア6aは一本の柱状導電体2の断面よりはるかに大きな断面を有しており、一つのヴィア6aの一端は複数の柱状導電体2に接続される。ヴィア6aの他端は、絶縁層6上に形成された配線10に接続される。また、コア基板4の裏面に形成された絶縁層8に形成されたヴィア8aは、その一端がコア基板4の裏面に露出している柱状導電体2に接続される。ヴィア8aは一本の柱状導電体2の断面よりはるかに大きな断面を有しており、一つのヴィア8aの一端は複数の柱状導電体2に接続される。ヴィア8aの他端は、絶縁層8上に形成された配線12に接続される。
図4は、上述のインダクタの一部を模式的に示す斜視図である。図4において、コア基板4の中が透視して示されている。コア基板4の中には多数の柱状導電体2が配置されており、柱状導電体2の周囲は絶縁材料で埋められている。したがって、柱状導電体2の各々は絶縁材料で絶縁されており、電気的に孤立した状態である。
コア基板4の表面には絶縁層6が形成されており、絶縁層6の上に配線10が形成されている。配線10の端部に相当する位置において、絶縁層6を貫通するヴィア6aが形成されている。ヴィア6aの一端は配線10に接続され、他端は複数の柱状導電体2に接続されている。図4には現れないが、コア基板4の裏面には絶縁層8が形成されており、絶縁層8の上に配線12が形成されている。配線12の端部に相当する位置において、絶縁層8を貫通するヴィア8aが形成されている。ヴィア8aの一端は配線12に接続され、他端は複数の柱状導電体2に接続されている。
上述の構成のインダクタにおいて、配線10と、ヴィア6aと、複数の柱状導電体2と、ヴィア8aと、配線12とで矩形状のコイルが立体的に形成される。図5はコイルの立体的なイメージを示す簡略図である。絶縁層6上で水平に延在する配線10−1の一端は、絶縁層6中で垂直に延在するヴィア6aに接続される。ヴィア6aはコア基板4中で垂直に延在する複数の柱状導電体2に接続される。複数の柱状導電体2は、絶縁層8中で垂直に延在するヴィア8aに接続される。そして、ヴィア8aは絶縁層8上で水平に延在する配線12−1の一端に接続される。配線12−1の他端は、絶縁層8中で垂直に延在するヴィア8aに接続される。ヴィア8aはコア基板4中で垂直に延在する複数の柱状導電体2に接続される。複数の柱状導電体2は、絶縁層6中で垂直に延在するヴィア6aに接続される。そして、ヴィア6aは絶縁層6上で水平に延在する配線10−2の一端に接続される。以上の構成で立体的なコイルの一巻が形成されている。
図1〜図3に示すインダクタでは、以上のように表側の配線10−1から裏側の配線12−3までが接続されて三巻のコイルが形成されているが、配線10,12及びヴィア6a,8aを増やすことで、コイルの巻数を図5に示すように任意の数に増やすことができる。
ここで、コイルを形成するための配線方法について説明する。コイルの垂直方向に延在する部分は、コア基板4の中の多数の柱状導電体2のうちの一部に相当する。すなわち、ヴィア6a,8aに接続される複数の柱状導電体2のみがコイルの垂直方向に延在する部分となり、ヴィア6a,8aに接続されない柱状導電体2はコイルの形成には寄与せず、単にコア基板4の中で電気的に孤立した状態になっている。すなわち、ヴィア6a,8aを形成した部分の柱状導電体2のみがコイルの垂直方向に延在する部分として自動的に選択される。したがって、コイルの垂直方向に延在する部分を予めコア基板4中に形成しておく必要はなく、任意の位置の柱状導電体2をコイルの垂直方向に延在する部分として用いることができる。これにより、コイルの設計の自由度を大きくすることができる。
図6はコア基板4と同じ構成の基板の平面図であり、コイルを形成するための配線例が示されている。図6において、基板の表面側の配線が太い実線で示され、裏面側の配線が太い点線で示されている。また、絶縁層に形成されるヴィアが円形で示されている。図6において基板全体に示された多数の円形は、ヴィアを形成することのできる領域を示すものであり、これらの円形の中から任意位置の円形を選択して、その位置において絶縁層にヴィアを形成すれば、任意の形状のコイルを立体的に形成することができる。
次に、上述のコア基板4の製造方法について説明する。上述のように、コア基板4は、絶縁材料中に金属等の導電材料により形成された柱状導電体2が配置されて形成された基板である。柱状導電体2の直径は非常に小さく、例えば20μm以下である。このような柱状導電体2が絶縁材料の中に多数配列された基板を製造する必要がある。コア基板4の表面をみたときに、柱状導電体2が最密六方充填構造となっていることが好ましい。最密六方充填構造とすることにより、一定の面積の中に配列する柱状導電体2の数を最大にすることができる。
上述のような構成のコア基板4を製造するために、コア基板4の基材としてアルミナ(酸化アルミニウム:Al)のグリーンシートを用いることができる。図7はアルミナ(酸化アルミニウム:Al)のグリーンシートを用いてコア基板4を製造してから、そのコア基板4を用いてインダクタを形成する製造工程のフローチャートである。まず、例えば、厚さ70μm〜100μm程度のアルミナのグリーンシートを準備する(ステップS1)。そして、アルミナのグリーンシートの全体に、パンチャ等で微小な貫通孔を形成する(ステップS2)。このとき、貫通孔の配列を最密六方充填構造とすることが好ましい。その後、貫通孔に銀(Ag)や銅(Cu)等の導電性ペーストを充填する(ステップS3)。そして、グリーンシートをコア基板4の大きさに切断してコア基板4が完成する(ステップS4)。続いて、コア基板4の表面及び裏面に、エポキシ樹脂やポリイミド樹脂等を塗布して絶縁層6,8を形成する(ステップS5)。次に、フォトリソグラフィを用いて絶縁層6,8の予め定められた位置にヴィアホールを形成する(ステップS6)。そして、めっき法等を用いてヴィアホールに銅(Cu)等の金属を充填してヴィア6a,8aを形成する(ステップS7)。最後に、絶縁層6,8の上に銅(Cu)等の配線10,12を形成して所定のヴィア6a,8aを接続し(ステップS8)、インダクタが完成する。
上述の方法では、貫通孔の直径及び密度は、パンチャによる加工で制限される。しかし、アルミニウム板を陽極酸化して微細な孔を形成する方法を用いれば、パンチャにより加工した貫通孔よりもはるかに小さな径の貫通孔を大きな密度で有するコア基板を製造することができる。図8はアルミニウム板を陽極酸化してコア基板に微細な孔を形成する工程を示すフローチャートである。
まず、一方の面が絶縁被膜されたアルミニウム(Al)基板を準備する(ステップS11)。次に、アルミニウム基板の表面を洗浄した後、電解液中に浸漬し、アルミニウム基板を陽極酸化する(ステップS12)。電解液として、硫酸水溶液を用いることが好ましい。この際、アルミニウム基板を陽極とし、これに対向して配置される白金(Pt)電極を陰極として通電する(パルス電圧を印加する)ことによりアルミニウム基板の陽極酸化を行なう。これにより、アルミニウム基板の表面に多孔質の酸化アルミニウム膜が形成される。このようにして形成した酸化アルミニウム膜には、径が30nm〜1μm程度の多数の孔が形成される。この多数の孔は最密六方充填構造の配列となっている。続いて、陽極酸化とは逆電位の電圧を各電極に印加(アルミニウム基板を陰極とし、白金電極を陽極として通電)することで、多孔質の酸化アルミニウム膜をアルミニウム基板から分離する(ステップS13)。以上の工程がコア基板の基材となる、多数の微小な貫通孔を有する誘電体基板を製造する工程である。
続いて、誘電体基板の貫通孔に金属材料を充填して柱状導電体を形成する(ステップS14)。充填する金属材料としては、導電性の良好な材料であればよいが、めっき法を用いて容易に充填できるという観点から、銅(Cu)又はニッケル(Ni)を用いることが好ましい。すなわち、めっき法により銅(Cu)又はニッケル(Ni)を貫通孔に充填することが好ましい。あるいは、他の方法として、貫通孔に銀(Ag)や銅(Cu)等の導電性ペーストを充填することとしてもよい。さらに必要に応じて、貫通孔に金属を充填した誘電体基板の両面を、機械研磨、化学機械研磨(CMP)等により研磨して平坦化し、各柱状導電体の両端を誘電体基板の両面に露出させる。以上の工程により、コア基板が完成する。コア基板が完成した後は、図7に示すステップS5〜S8の処理を行ない、コア基板を用いてインダクタを形成する。
さらに他の方法でコア基板を製造することもできる。図9は樹脂で被覆した金属線を束ねて一体に成形してコア基板を製造する工程を示す図である。
まず、銅線等の金属線22の外周に半硬化性樹脂等の被覆樹脂24を被覆した被覆ワイヤ20を多数準備し、これを束ねて被覆樹脂24を硬化させて一体化する。そして、被覆ワイヤ一体品26を所定の厚みに切断して、被覆樹脂24中に多数の金属線22がその厚み方向に延在したコア基板4を形成する。コア基板4が完成した後は、図7に示すステップS5〜S8の処理を行ない、コア基板を用いてインダクタを形成する。
2 柱状導電体
4 コア基板
6,8 絶縁層
6a,8a ヴィア
10,10−1,10−2,10−3,12,12−1,12−2,12−3 配線
20 被覆ワイヤ
22 金属線
24 樹脂被覆
26 被覆ワイヤ一体品

Claims (8)

  1. 各々が絶縁材で包囲されて互いに絶縁され、表面と裏面との間を貫通して延在する多数の微細な柱状導電体を含むコア基板と、
    前記コア基板の前記表面に形成された第1の絶縁層及び前記裏面に形成された第2の絶縁層と、
    前記第1の絶縁層を貫通して形成され、前記柱状導電体の一端に電気的に接続された、少なくとも2つの第1の接続導電体と、
    前記第2の絶縁層を貫通して形成され、前記柱状導電体の他端に電気的に接続された、少なくとも2つの第2の接続導電体と、
    前記第1の絶縁層の上に形成され、前記第1の接続導電体同士を電気的に接続する第1の配線と、
    前記第2の絶縁層の上に形成され、前記第2の接続導電体同士を電気的に接続する第2の配線と、
    を有し、
    前記柱状導電体はニッケルから形成され、
    前記第1及び第2の接続導電体の各々は、複数の前記柱状導電体を含む大きさの断面を備え、
    前記第1の配線と、前記第1の接続導電体と、前記柱状導電体と、前記第2の接続導電体と、前記第2の配線とが接続されて立体的にコイルが形成され
    前記コイルの内部において、前記コア基板には、前記第1及び第2の接続導電体に接続されない電気的に孤立した柱状導電体が配置されていることを特徴とするインダクタ。
  2. 請求項1記載のインダクタであって、
    前記柱状導電体の各々の直径は20μm以下であり、前記柱状導電体は六方最密充填構造となるように前記コア基板中に配列されていることを特徴とするインダクタ。
  3. 請求項1又は2記載のインダクタであって、
    前記コア基板は、無機絶縁材料中に前記柱状導電体が近接して配置された構造であることを特徴とするインダクタ。
  4. 請求項記載のインダクタであって、
    前記無機絶縁材料はアルミニウムの陽極酸化物であり、該陽極酸化物に形成された多数の微細な孔に導電材料が充填されて前記柱状導電体が形成されたことを特徴とするインダクタ。
  5. 請求項1又は2記載のインダクタであって、
    前記コア基板は、樹脂材料中に前記柱状導電体として金属線が近接して配置された構造であることを特徴とするインダクタ。
  6. 互いに絶縁された複数のニッケルから形成された微細な柱状導電体が厚み方向に延在するコア基板を準備し、
    前記コア基板の第1の面に第1の絶縁層を形成し、且つ前記コア基板の前記第1の面の反対側の第2の面に第2の絶縁層を形成し、
    前記第1の絶縁層を貫通して前記柱状導電体の一端に電気的に接続し複数の前記柱状導電体を含む大きさの断面を備えた少なくとも2つの第1の接続導電体を形成し、且つ前記第2の絶縁層を貫通して前記柱状導電体の他端に電気的に接続し複数の前記柱状導電体を含む大きさの断面を備えた少なくとも2つの第2の接続導電体を形成し、
    前記第1の絶縁層上に第1の配線を形成して前記第1の接続導電体同士を接続し、且つ前記第2の絶縁層上に第2の配線を形成して前記第2の接続導電体同士を接続し、
    前記第1の配線と、前記第1の接続導電体と、前記柱状導電体と、前記第2の接続導電体と、前記第2の配線とが接続された立体的なコイルを、前記コイルの内部において、前記コア基板に前記第1及び第2の接続導電体に接続されない電気的に孤立した柱状導電体が配置されるように形成する
    ことを特徴とするインダクタの製造方法。
  7. 請求項記載のインダクタの製造方法であって、
    絶縁基板にパンチャにより複数の貫通孔を形成し、該貫通孔に導電材料を充填して前記コア基板を形成することを特徴とするインダクタの製造方法。
  8. 請求項記載のインダクタの製造方法であって、
    アルミニウム基板を陽極酸化して多孔質の酸化アルミニウム膜を形成し、該酸化アルミニウム膜の貫通孔に導電材料を充填して前記コア基板を形成することを特徴とするインダクタの製造方法。
JP2009233496A 2009-10-07 2009-10-07 インダクタ及びインダクタの製造方法 Expired - Fee Related JP5409242B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009233496A JP5409242B2 (ja) 2009-10-07 2009-10-07 インダクタ及びインダクタの製造方法
US12/895,915 US8134444B2 (en) 2009-10-07 2010-10-01 Inductor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009233496A JP5409242B2 (ja) 2009-10-07 2009-10-07 インダクタ及びインダクタの製造方法

Publications (3)

Publication Number Publication Date
JP2011082346A JP2011082346A (ja) 2011-04-21
JP2011082346A5 JP2011082346A5 (ja) 2012-10-25
JP5409242B2 true JP5409242B2 (ja) 2014-02-05

Family

ID=43822757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009233496A Expired - Fee Related JP5409242B2 (ja) 2009-10-07 2009-10-07 インダクタ及びインダクタの製造方法

Country Status (2)

Country Link
US (1) US8134444B2 (ja)
JP (1) JP5409242B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103975398B (zh) * 2011-08-18 2017-07-04 温彻斯特技术有限责任公司 具有大电感可调谐性的静电可调谐磁电电感器
CN103094737A (zh) * 2011-11-05 2013-05-08 宝宸(厦门)光学科技有限公司 引脚结构与引脚连接结构
JP2014038884A (ja) * 2012-08-10 2014-02-27 Murata Mfg Co Ltd 電子部品および電子部品の製造方法
JP6156345B2 (ja) * 2014-12-10 2017-07-05 株式会社村田製作所 電子部品及びその製造方法
JP6808565B2 (ja) * 2017-04-07 2021-01-06 ルネサスエレクトロニクス株式会社 半導体装置、それを備えた電子回路、及び、半導体装置の形成方法
CN108346952B (zh) * 2018-01-25 2020-11-24 番禺得意精密电子工业有限公司 电连接器固持装置
KR20220091265A (ko) * 2020-12-23 2022-06-30 (주)포인트엔지니어링 인덕터 및 인덕터용 바디 부재
CN113514540B (zh) * 2021-04-25 2023-11-14 爱德森(厦门)电子有限公司 一种提高涡流检测线圈分辨能力的方法和装置
KR102655257B1 (ko) * 2022-02-23 2024-04-19 (주)포인트엔지니어링 인덕터 및 그 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836039B2 (ja) * 1989-12-28 1998-12-14 ティーディーケイ株式会社 インピーダンス素子
IT1266392B1 (it) * 1993-03-05 1996-12-30 Nordica Spa Struttura di dispositivo di frenatura, particolarmente per pattini
US5573172A (en) * 1993-11-08 1996-11-12 Sawtek, Inc. Surface mount stress relief hidden lead package device and method
US5451770A (en) * 1994-02-28 1995-09-19 Stewart; Jack D. Machine controller having optical elements within annular openings
US5800184A (en) * 1994-03-08 1998-09-01 International Business Machines Corporation High density electrical interconnect apparatus and method
US5509815A (en) * 1994-06-08 1996-04-23 At&T Corp. Solder medium for circuit interconnection
US5477933A (en) * 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
US5586010A (en) * 1995-03-13 1996-12-17 Texas Instruments Incorporated Low stress ball grid array package
JPH0992538A (ja) 1995-09-21 1997-04-04 Canon Inc プリントインダクタおよびプリント基板
US5598033A (en) * 1995-10-16 1997-01-28 Advanced Micro Devices, Inc. Micro BGA stacking scheme
US5700549A (en) * 1996-06-24 1997-12-23 International Business Machines Corporation Structure to reduce stress in multilayer ceramic substrates
US5738531A (en) * 1996-09-09 1998-04-14 International Business Machines Corporation Self-alligning low profile socket for connecting ball grid array devices through a dendritic interposer
JPH1090594A (ja) * 1996-09-17 1998-04-10 Nikon Corp 焦点検出装置を有する光学系
US5829988A (en) * 1996-11-14 1998-11-03 Amkor Electronics, Inc. Socket assembly for integrated circuit chip carrier package
JPH10335142A (ja) * 1997-05-29 1998-12-18 Citizen Electron Co Ltd チップインダクタとその製造方法
JP3436170B2 (ja) * 1999-02-16 2003-08-11 日本電気株式会社 異方性導電フィルム、これを用いた半導体装置及びその製造方法
JP2003092220A (ja) * 2001-09-18 2003-03-28 Toshiba Corp インダクタ
JP2004273480A (ja) * 2003-03-05 2004-09-30 Sony Corp 配線基板およびその製造方法および半導体装置
JP2005024390A (ja) * 2003-07-02 2005-01-27 Mitsutoyo Corp 誘導型位置検出装置の製造方法
JP2006190394A (ja) * 2005-01-06 2006-07-20 Elpida Memory Inc 半導体記憶装置
JP2007053311A (ja) 2005-08-19 2007-03-01 Shinko Electric Ind Co Ltd コイル構造体及びその製造方法ならびに半導体パッケージ
US7636242B2 (en) * 2006-06-29 2009-12-22 Intel Corporation Integrated inductor
US7340825B2 (en) * 2006-07-06 2008-03-11 Harris Corporation Method of making a transformer
JP2008066672A (ja) * 2006-09-11 2008-03-21 Fuji Electric Device Technology Co Ltd 薄型磁気部品内蔵基板及びそれを用いたスイッチング電源モジュール
JP5344667B2 (ja) * 2007-12-18 2013-11-20 太陽誘電株式会社 回路基板およびその製造方法並びに回路モジュール
JP5460155B2 (ja) * 2009-07-14 2014-04-02 新光電気工業株式会社 キャパシタ及び配線基板

Also Published As

Publication number Publication date
US20110080247A1 (en) 2011-04-07
JP2011082346A (ja) 2011-04-21
US8134444B2 (en) 2012-03-13

Similar Documents

Publication Publication Date Title
JP5409242B2 (ja) インダクタ及びインダクタの製造方法
KR101832608B1 (ko) 코일 전자 부품 및 그 제조방법
TWI500053B (zh) 一種製作電磁元件的方法
US9578745B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
CN108806950B (zh) 线圈部件
KR101762039B1 (ko) 코일 부품
JP5113025B2 (ja) コイル構造体及びその製造方法
CN105655316A (zh) 具有与电容器串联的至少一个通孔的芯片用聚合物框架
JP6459107B2 (ja) 多層電子支持構造体の製作方法
CN115458299A (zh) 线圈组件及其制造方法
CN108811319A (zh) 电子部件及其制造方法
US20150041184A1 (en) The printed circuit board and the method for manufacturing the same
US20220375679A1 (en) Coil component and manufacturing method therefor
US20190053374A1 (en) Trace anywhere interconnect
CN112712961A (zh) 电感器阵列部件以及电感器阵列部件内置基板
US20240006116A1 (en) Method to form an inductive component
JP2015204428A (ja) プリント配線板及びプリント配線板の製造方法
KR101770148B1 (ko) 폴리머 매트릭스를 가진 인터포저 프레임
US20220375681A1 (en) Coil component and manufacturing method therefor
US20230071379A1 (en) Coil component and manufacturing method therefor
KR20180050348A (ko) 모든 상호접속의 트레이스
JP4558257B2 (ja) 固体電解コンデンサ
JP7402627B2 (ja) 基体
TW201729470A (zh) 無論何處的跡線互連
KR20230019926A (ko) 반도체 장치 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120906

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131105

R150 Certificate of patent or registration of utility model

Ref document number: 5409242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees