JP5460155B2 - キャパシタ及び配線基板 - Google Patents

Description

本発明は、キャパシタ及び配線基板に関し、特に、半導体素子等の電子部品（チップ）を実装する配線基板に埋め込み実装されるよう適応されたキャパシタ及びそれを備えた配線基板に関する。

かかるキャパシタを内蔵する配線基板は、半導体素子等を実装する役割を果たすという点で、以下の記述では便宜上、「半導体パッケージ」もしくは単に「パッケージ」ともいう。

半導体パッケージにおいては配線の更なる微細化及び高密度化が要求されており、各配線パターンはより一層近接しつつある状況にある。このため、配線間でクロストークノイズが生じたり、また電源ライン等の電位が変動したりする等の問題が起こり得る。特に、高速のスイッチング動作が要求されるＭＰＵ（マイクロプロセッサユニット）等のチップを実装するパッケージでは、周波数の上昇に伴いクロストークノイズが発生し易くなり、またスイッチング素子が高速にオン／オフすることでスイッチングノイズが発生し、これによって電源ライン等の電位が変動し易くなる。そこで、電源電圧を安定させ、スイッチングノイズ等を低減させる目的で、半導体パッケージにキャパシタ機能を搭載して電源ライン等を「デカップリング」することが行われている。

配線基板（パッケージ）にキャパシタ機能を搭載する方法としては、高誘電体層を電極層で交互に挟んだ多層平行平板構造を有するチップ状のキャパシタ部品（チップキャパシタ）を、はんだ等の導電性材料を用いて基板上の導体部（ランドもしくはパッド）に電気的に接続する（つまり、部品を表面実装する）方法が一般的に行われている。

また、最近のモバイル機器や携帯機器等の電子機器の小型化及び薄型化に伴い、キャパシタ機能を基板に内蔵させる技術も実用化されている。例えば、高誘電率絶縁シート（誘電率を高めるための無機フィラーを混入した樹脂のシート）を基板内に配設し、この樹脂シート（誘電体）を挟み込んでその上下にキャパシタの各電極を構成する各導体層（配線層）を形成したものや、予めフィルム状に形成したキャパシタを基板内に埋め込み、このキャパシタの各電極をその上下の各配線層に接続したものなどがある。

かかる従来技術に関連する技術の一例は、下記の特許文献１に記載されている。この文献に開示された技術では、可撓性を有する基材の少なくとも一方の面に配線パターンを設け、その一方の面に所定の深さを有し所定のパターン形状に形成した溝に、所定の材料を埋め込んで基材と一体化した回路部品を形成し、この回路部品と配線パターンとを接続してフレキシブル回路基板を構成するようにしている。そして、その回路部品の一つの形態として、対向する櫛形パターン形状に形成した溝に電極材料を埋め込んで形成した櫛形電極対と、これら櫛形電極対間の基材を誘電体層とするキャパシタが形成されている。

特開２００７−１５０１８０号公報

上述したように従来の技術では、デカップリング効果を奏するためのキャパシタ機能を配線基板（パッケージ）に搭載する様々な技術が実用化されているが、部品（チップキャパシタ）を基板に表面実装する形態では、その実装した分だけ薄型化が阻害される。

また、この形態ではチップキャパシタは基板に表面実装されるため、この同じ基板に実装される半導体素子との位置関係によっては（特に、半導体素子とチップキャパシタが基板を挟んで反対側に配置されている場合）、チップキャパシタと半導体素子の電源／グランド端子とを接続する配線の引き回し距離が長くなり、その結果、インダクタンスが大きくなり、デカップリング効果が減殺されてしまうといった問題があった。さらに、高速のスイッチング動作が要求される半導体素子を実装した場合、所要のデカップリング効果を奏するためには多数のチップキャパシタの設置を必要とするため、その実装に要する工程が長くなるといった問題もあった。

一方、キャパシタ機能を基板に内蔵させる形態では、表面実装する形態と比べるとデカップリング効果という点では有利であるが、その反面、以下のように設計上の制約により大きな容量を得るのが難しいといった課題があった。

すなわち、所要のデカップリング効果を有効に機能させるためにはキャパシタの容量を大きくする必要があるが、その手段として、例えば、基板内で誘電体層を挟み込んでいる電極（導体層の一部分）の対向面積を大きくすると、当該導体層のほとんどの部分を電極専用として割り当てる必要があり、電極が占める面積が大きくなるため、当該導体層において他の配線パターンの設計自由度が阻害されるといった不都合があった。その結果、配線基板内に所要の大容量を有したキャパシタンス構造を容易に内蔵させることができないといった課題があった。

また、各電極の対向面積を大きくする他の方法として、誘電体を構成する絶縁層（樹脂層）と電極を構成する導体層とを交互に積層する方法があるが、ビルドアップ法のように一層ずつ積み重ねる必要があるため、製造期間が長くなり、コストアップにつながるといった問題があった。

本発明は、かかる従来技術における課題に鑑み創作されたもので、設計上の制約を受けることなく容量を容易に変更可能とし、大容量化に対応できるとともに、基板への内蔵を容易に行うことができるキャパシタ及び配線基板を提供することを目的とする。

上記の従来技術の課題を解決するため、本発明の一形態によれば、誘電体基板と、前記誘電体基板内にその厚さ方向に貫通形成された多数の線状導体と、一群の前記線状導体ごとに前記線状導体の上側端部及び下側端部のいずれか一方の端部に接続された電極であって、相互に接続しない電極とを有し、前記上側端部に接続された電極と前記上側端部に接続された電極に隣接する前記下側端部に接続された電極とを含むキャパシタ、又は、隣接する前記上側端部に接続された電極を含むキャパシタ、又は、隣接する前記下側端部に接続された電極を含むキャパシタであって、前記線状導体の各群の間に、電気的に孤立した前記線状導体が配置されていることを特徴とするキャパシタが提供される。

また、本発明の他の形態によれば、誘電体基板と、前記誘電体基板内にその厚さ方向に貫通形成された多数の線状導体と、一群の前記線状導体ごとに前記線状導体の上側端部及び下側端部のいずれか一方の端部に接続された電極であって、相互に接続しない電極とを有し、前記上側端部に接続された電極と前記上側端部に接続された電極に隣接する前記下側端部に接続された電極とを含むキャパシタ、又は、隣接する前記上側端部に接続された電極を含むキャパシタ、又は、隣接する前記下側端部に接続された電極を含むキャパシタであって、前記線状導体の各群の間に、電気的に孤立した前記線状導体が配置されたキャパシタを備えたことを特徴とする配線基板が提供される。

本発明の一形態に係るキャパシタの構成によれば、誘電体基板の厚さ方向に多数の線状導体を貫通形成してなる構造体をキャパシタの誘電体として利用し、この誘電体基板の両面上でそれぞれ少なくとも１箇所に（又は一方の面上で少なくとも２箇所に）に、複数の線状導体を一群として各群毎に当該線状導体の一端側にのみ接続された電極を配置している。つまり、誘電体基板の一方の面に設けられた電極と他方の面に設けられた電極とは、位置的に対向しないように配置されている（基板の両面に電極が配置されている形態の場合）。基板の一方の面上にのみ電極が配置されている形態の場合も、各電極は位置的に離れている。

これにより、一方の電極及びこれに接続された複数の線状導体と、他方の電極及びこれに接続された複数の線状導体とは、電気的には接続されず、誘電体（誘電体基板）のみを介して容量結合された構造となっている。

この構成により、誘電体基板上に配置される各電極のサイズや相対位置を適宜変更し設計することで、キャパシタ容量を容易に変更することができ、従来技術に見られたような設計上の制約を受けることなく、必要とされる大きな容量を得ることができる。

また、キャパシタは平板状であり、誘電体として用いる基板には多数の線状導体が貫通形成されているので、この線状導体を介して誘電体基板の両面間を容易に接続することができる。このため、本キャパシタを配線基板（パッケージ）に埋め込み実装するに際し、従来技術に見られたような、基板内の導体層において他の配線パターンの設計自由度が阻害されるといった不都合を生じることなく、基板への内蔵を容易に行うことができる。

本発明の他の形態に係るキャパシタの製造方法によれば、上記の形態に係るキャパシタで得られた効果に加えて、さらに以下のメリットがある。すなわち、従来技術で行われていたような、絶縁層（誘電体層）と導体層（電極）を交互に積み重ねて積層する工程を必要としないので、製造期間の短縮化及びコストの低減化を図ることができる。

本発明の第１実施形態に係るキャパシタの構成を示す断面図である。 図１のキャパシタにおける要部（線状導体及びこれに接続される電極）の一形態を模式的に示す図であり、（ａ）はその要部の斜視図、（ｂ）は平面図である。 図１のキャパシタにおける要部（線状導体及びこれに接続される電極）の他の形態を模式的に示す図であり、（ａ）はその要部の斜視図、（ｂ）は平面図である。 図１のキャパシタの製造工程の一例を示す断面図である。 本発明の第２実施形態に係るキャパシタの構成を示す断面図である。 本発明の第３実施形態に係るキャパシタの要部（線状導体及びこれに接続される電極）の形態を模式的に示す斜視図である。 本発明の第３実施形態に係るキャパシタの構成を示す断面図であり、（ａ）及び（ｂ）はそれぞれ図６におけるＡ−Ａ’線及びＢ−Ｂ’線に沿って見たときの縦断面構造を示す図である。 本発明の第４実施形態に係るキャパシタの要部（線状導体及びこれに接続される電極）の形態を模式的に示す斜視図である。

以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。

図１は、本発明の第１実施形態に係るキャパシタの構成を断面図の形態で示したものである。本実施形態のキャパシタ１０は、それ自体で単一の製品として使用することも可能であるが、基本的には、半導体素子等の電子部品（チップ）を実装する配線基板（パッケージ）に埋め込み実装されて用いられることを意図している。

本実施形態に係るキャパシタ１０は、その基本構成として、所要の厚さを有した誘電体基板１１に、その厚さ方向に貫通する微小径の線状導体１２が所定の間隔で高密度に設けられた構造を有している。つまり、線状導体１２は、その両端が誘電体基板１１の両面に露出するように形成されている。誘電体基板１１には、可能な限り誘電率の高い材料を使用するのが望ましく、例えば、アルミナ（酸化アルミニウム）等の無機材料を好適に使用することができる。

さらに、この誘電体基板１１の両面には、それぞれ複数の箇所に、複数の線状導体１２を一群として各群毎に当該線状導体１２の一端側にのみ接続された導体層の一部からなる電極１５ａ（１５ｂ）及び１６ａ（１６ｂ）が個別に配置されている。つまり、誘電体基板１１の一方の面に形成された各電極１５ａ（１５ｂ）と、他方の面に形成された各電極１６ａ（１６ｂ）とは、図示のように位置的に対向しないように配置されている。これにより、一方の面に形成された電極１５ａ（１５ｂ）及びこれに接続された複数の線状導体１２と、他方の面に形成された電極１６ａ（１６ｂ）及びこれに接続された複数の線状導体１２とは、電気的には接続されず、誘電体部分（誘電体基板１１）のみを介して容量結合された構造となっている。

各電極１５ａ（１５ｂ），１６ａ（１６ｂ）は、後述するように所要の形状にパターニングされ、当該導体層を形成したときに同時に形成されるようになっている。例えば、図２に示すような「パッド状」の電極１５ａ，１６ａ、図３に示すような「ストリップ状」の電極１５ｂ，１６ｂとすることができる。

このように誘電体基板１１に設けられた多数の線状導体１２は、図２、図３に示したように複数の線状導体１２を一群として各群毎にいずれかの電極１５ａ，１５ｂ，１６ａ，１６ｂに電気的に接続されているが、図示のように、いずれの電極にも電気的に接続されていない孤立した線状導体１２も含まれている。

この線状導体１２は、後述するように誘電体基板１１に形成された貫通孔に金属材料を充填することによって形成される。誘電体基板１１に形成された各線状導体１２のうち、基板両面の各電極１５ａ，１５ｂ，１６ａ，１６ｂに接続されている線状導体１２は、キャパシタ電極の一部として機能する。

このように線状導体１２は重要な役割を果たすため、設計の際にその信号の接続部分として絶縁性基材１１上の任意の領域を選択したときに、その選択したいずれの領域においても平均的に多数の線状導体１２が含まれていることが望ましい。従って、可能な限り誘電体基板１１における金属充填密度を高くする必要があり、このため、上述したように微小径の線状導体１２を高密度に配置している。

本実施形態では、線状導体１２間の距離（Ｄ）が線状導体１２の直径（ｄ）よりも小さくなるように（Ｄ＜ｄ）、各線状導体１２を配置している。更に好適には、線状導体１２の直径（ｄ）が３０ｎｍ〜１μｍ程度となるように選定している。各線状導体１２の配置形態については、Ｄ＜ｄを満たしていれば、特に限定されない。例えば、ヘキサゴナル状に配置されていてもよいし、グリッド状に配置されていてもよい。

さらに、誘電体基板１１の両面には、各電極１５ａ（１５ｂ），１６ａ（１６ｂ）の間の領域を被覆するようにそれぞれ絶縁層１３及び１４が形成されている。正確には、後述するように誘電体基板１１の両面に絶縁層が形成された後、その絶縁層の所要の箇所に形成された開口部を導電性材料で充填することで、当該電極が形成される。その際、導体層１５，１６も同時に形成される。つまり、各電極１５ａ（１５ｂ），１６ａ（１６ｂ）は導体層１５，１６と一体的に形成されている。

以下、第１実施形態に係るキャパシタ１０を製造する方法について、その製造工程の一例を示す図４を参照しながら説明する。

先ず最初の工程では（図４（ａ）参照）、誘電体基板１１として、アルミナ（酸化アルミニウム）のグリーンシート（厚さは７０〜１００μｍ程度で、大きさは１００×１００ｍｍ程度）を用意し、このシート全体に亘りその厚さ方向に、パンチャ等により多数の貫通孔ＴＨを形成する。すなわち、この貫通孔ＴＨには線状導体１２が充填されるので、上述した所定の関係：Ｄ（線状導体１２間の距離）＜ｄ（線状導体１２の直径）を満たすように貫通孔ＴＨを高密度に形成する。

本実施形態では、上述したように誘電体基板１１における金属充填密度を可能な限り高くすることを意図している。このため、線状導体１２の直径（ｄ）は可能な限り小さい方が望ましい（好適には、３０ｎｍ〜１μｍ程度）。このような微小径の孔（貫通孔ＴＨ）は、陽極酸化法を用いて形成することができる。

例えば、アルミニウム（Ａｌ）基板の一方の面を絶縁被膜したものを用意し、このＡｌ基板の表面を洗浄後、電解液（好適には硫酸水溶液）中に浸漬し、このＡｌ基板を陽極とし、これに対向配置される白金（Ｐｄ）電極を陰極として通電（パルス電圧を印加）することで、Ａｌ基板の表面に多孔質金属酸化膜（微小径の孔が規則正しく形成された酸化アルミニウムの膜）を形成することができる。この後、陽極酸化とは逆電位の電圧を各電極に印加（Ａｌ基板を陰極とし、Ｐｄ電極を陽極として通電）することで、多孔質金属酸化膜をＡｌ基板から分離する。これによって、所望の微小径（３０ｎｍ〜１μｍ程度）の貫通孔ＴＨが高密度に形成された誘電体（アルミナ）基板１１が得られる。

次の工程では（図４（ｂ）参照）、誘電体基板１１に形成された貫通孔ＴＨに金属材料を充填して線状導体１２を形成する。金属材料としては、基本的には導電性の良好な材料であれば十分であるが、入手のし易さ、加工のし易さ、めっき法を用いて容易に充填できるという点から、銅（Ｃｕ）もしくはニッケル（Ｎｉ）が好適に用いられる。

あるいは、他の方法として、銀（Ａｇ）や銅（Ｃｕ）等の導電性ペーストを用いたスクリーン印刷法やインクジェット法等により、当該金属材料（Ａｇ、Ｃｕ等）を貫通孔ＴＨに充填することも可能である。

さらに、必要に応じて機械研磨、化学機械研磨（ＣＭＰ）等により両面を研磨して平坦化し、各線状導体１２の両端を誘電体基板１１の両面に露出させる。これによって、図示のように誘電体基板１１の厚さ方向に多数の線状導体１２が貫通形成された構造体が作製されたことになる。

次の工程では（図４（ｃ）参照）、前の工程で作製された構造体（誘電体基板１１及び線状導体１２）の両面に、それぞれ絶縁層１３Ａ及び１３Ｂを形成する。絶縁層１３Ａ，１３Ｂの材料としては、ビルドアップ多層配線板において一般に用いられているエポキシ系樹脂やポリイミド系樹脂等の有機樹脂が用いられる。樹脂のタイプとしては、熱硬化性樹脂、感光性樹脂のいずれも使用可能であるが、本実施形態では熱硬化性のエポキシ系樹脂を使用している。また、樹脂の形態としては、液状のものに限らず、フィルム状に成形されたものも使用可能である。

つまり、誘電体基板１１（線状導体１２を含む）の両面に熱硬化性のエポキシ系樹脂をコーティングし、もしくは熱硬化性のエポキシ系樹脂フィルムをラミネートし、熱硬化させて、それぞれ絶縁層１３Ａ，１３Ｂを形成している。

次の工程では（図４（ｄ）参照）、誘電体基板１１（線状導体１２を含む）の両面に形成された各絶縁層１３Ａ，１４Ａに対し、炭酸ガスレーザ、エキシマレーザ等により、それぞれ所要の箇所を開口して、誘電体基板１１（線状導体１２を含む）に達するビアホール（開口部）ＯＰを形成する（絶縁層１３，１４の形成）。各開口部ＯＰは、誘電体基板１１（線状導体１２を含む）の両面に形成すべき電極の形状、すなわち、図２（図３）に例示したようなパッド状（ストリップ状）の電極１５ａ，１６ａ（１５ｂ，１６ｂ）など所要の形状に従ってパターニングされる。

最後の工程では（図４（ｅ）参照）、誘電体基板１１（線状導体１２を含む）の両面及び各絶縁層１３，１４上に、それぞれ当該絶縁層に形成された開口部ＯＰを充填するように導体層１５，１６を形成する。例えば、以下のようにして形成することができる。

先ず、誘電体基板１１の両面（絶縁層１３，１４上）に、スパッタリングや無電解めっき等により、シード層を形成する。例えば、スパッタリングによりチタン（Ｔｉ）の導体層を０．１μｍ程度の厚さに形成し、さらにその上にスパッタリングにより銅（Ｃｕ）の導体層を０．５μｍ程度の厚さに形成して、２層構造（Ｔｉ／Ｃｕ）のシード層を形成する。このシード層の下層のＴｉ層は、その下層の絶縁層１３，１４及び誘電体基板１１と上層のＣｕ層との密着性を高めるための金属層である。Ｔｉの代わりに、クロム（Ｃｒ）を用いてもよい。次いで、各シード層上に、それぞれ当該シード層を給電層として利用した電解Ｃｕめっきにより、所要の厚さの導体（Ｃｕ）層１５，１６を形成する。各導体層１５，１６を構成する部分のうち、各開口部ＯＰに充填された導体部分は、それぞれキャパシタの電極１５ａ（１５ｂ），１６ａ（１６ｂ）を構成する。

あるいは、他の方法として、Ｃｕ等の金属を含有する導電性ペーストをスクリーン印刷法等により開口部ＯＰに充填した後、サブトラクティブ法、セミアディティブ法等により所要の厚さの導体層１５，１６を形成してもよい。

これによって、図示のように誘電体基板１１（その厚さ方向に多数の線状導体１２が貫通形成されたもの）の両面に、複数の線状導体１２を一群として各群毎に当該線状導体１２の一端側にのみ接続された電極１５ａ（１５ｂ），１６ａ（１６ｂ）が配置されるとともに、各電極１５ａ（１５ｂ），１６ａ（１６ｂ）の間の領域を被覆するようにそれぞれ絶縁層１３，１４が形成され、さらにその上に、各電極１５ａ（１５ｂ），１６ａ（１６ｂ）と一体的に導体層１５，１６が形成されてなる構造体、すなわち、本実施形態のキャパシタ１０が作製されたことになる。

以上説明したように、本実施形態に係るキャパシタ１０（図１）及びその製造方法（図４）によれば、誘電体基板１１の厚さ方向に微小径の線状導体１２を高密度に貫通形成してなる構造体（図４（ｂ））をキャパシタの誘電体として利用し、この誘電体基板１１の両面のそれぞれ所要の箇所に、複数の線状導体１２を一群として各群毎に当該線状導体１２の一端側にのみ接続された電極１５ａ（１５ｂ），１６ａ（１６ｂ）を配置している。つまり、誘電体基板１１の一方の面に形成された電極１５ａ（１５ｂ）と他方の面に形成された電極１６ａ（１６ｂ）とは、位置的に対向しないように配置されており、これにより、誘電体部分（誘電体基板１１）のみを介して容量結合された構造となっている。

この構成により、誘電体基板１１の両面に配置される電極（１５ａ，１５ｂ，１６ａ，１６ｂ）のサイズや相対位置を適宜変更し設計することで、キャパシタ容量を容易に変更することができ、従来技術に見られたような設計上の制約を受けることなく、必要とされる大きな容量を得ることができる（大容量化に対応できる）。

また、キャパシタ１０は平板状であり、誘電体として用いる基板１１には多数の線状導体１２が貫通形成されているので、この線状導体１２を介して誘電体基板１１の両面間を容易に接続することができる。このため、本キャパシタ１０を配線基板（パッケージ）に埋め込み実装するに際し、従来技術に見られたような、基板内の導体層において他の配線パターンの設計自由度が阻害されるといった不都合を生じることなく、基板への内蔵を容易に行うことができる。

また、キャパシタの容量を大きくするための手段として、従来技術で行われていたような、絶縁層（誘電体層）と導体層（電極）を交互に積み重ねて積層する工程を必要としないので、製造期間の短縮化及びコストの低減化を図ることが可能となる。

上述した第１実施形態では、誘電体基板１１（その厚さ方向に多数の線状導体１２が貫通形成されたもの）の一方の面に形成された電極１５ａ（１５ｂ）及びこれに接続された導体層１５をキャパシタ１０の一方の端子とし、他方の面に形成された電極１６ａ（１６ｂ）及びこれに接続された導体層１６をキャパシタ１０の他方の端子として利用する場合を例にとって説明したが、本発明の要旨（誘電体基板の両面に配置されるキャパシタ電極のサイズや相対位置を適宜変更し設計することで、キャパシタ容量を容易に変更可能（大容量化に対応可能）とし、基板内に容易に埋め込み実装できるようにすること）からも明らかなように、キャパシタの端子の形態がこれに限定されないことはもちろんである。

図５は、本発明の第２実施形態に係るキャパシタの構成を断面図の形態で示したものである。

本実施形態のキャパシタ２０（図５）は、第１実施形態のキャパシタ１０（図１）の構成と比べて、キャパシタ２０の両面に形成された各導体層２５，２６が、図示の例ではそれぞれ２つの導体層領域に分割されている点、誘電体基板１１の両面に形成された各絶縁層２３，２４は、２つの導体層領域に分割されている部分において露出している点、一方の導体層２５に共通に接続された複数の電極２５ａ，２５ｂのうち一部の電極２５ｂと、他方の導体層２６に共通に接続された複数の電極２６ａ，２６ｂのうち一部の電極２６ｂとが、誘電体基板１１を挟んで対向する位置に配置され、複数の線状導体１１を介して電気的に接続されている点で相違する。他の構成については、第１実施形態の場合と同様であるのでその説明は省略する。

この第２実施形態のキャパシタ２０は、基本的には、第１実施形態のプロセス（図４）と同様の工程を経て作製することができる。ただし、上記の構成上の違いにより、関連する工程において行う処理が若干相違する。

先ず、図４（ｄ）の工程において、誘電体基板１１（その厚さ方向に線状導体１２が高密度に貫通形成されたもの）の両面に開口部を有した絶縁層２３，２４を形成する際に、その開口部の形状及びその位置が相違する。すなわち、絶縁層２３，２４に形成すべき開口部は、基本的には、第１実施形態の場合と同様に誘電体基板１１の両面に形成すべき電極２５ａ，２５ｂ，２６ａ，２６ｂの形状に従ってパターニングされるが、一部の電極２５ｂ，２６ｂについては、図５に示すように誘電体基板１１を挟んで対向配置されるようにパターニングされる。

また、図４（ｅ）の工程において、誘電体基板１１の両面及び各絶縁層２３，２４上に導体層２５，２６を形成する際に、２つの導体層領域に分割されるように（つまり、その分割される部分において各絶縁層２３，２４が露出するように）形成する。

この第２実施形態に係るキャパシタ２０の構成によれば、第１実施形態（図１）で得られた効果に加えて、さらに以下のメリットがある。すなわち、一方の面側の導体層２５につながる電極２５ｂと、他方の面側の導体層２６につながる電極２６ｂとは、誘電体基板１１内の複数の線状導体１２を介して電気的に接続されているので、基板１１の一方の側の導体層２５（又は２６）を電源層とした場合、対向する導体層（グランド層）と相対位置を入れ替えることができる。つまり、対向配置された電極２５ｂ，２６ｂ間に介在する複数の線状導体１１は、一種の導体ビアとして機能する。

これにより、本キャパシタ２０を配線基板（パッケージ）に埋め込み実装して用いた場合に、このキャパシタ２０を介在させてその上下間で各配線（電源ライン、グランドライン、信号ライン）のひき回しを行うことができる。つまり、基板内に所要のデカップリング効果を奏することができるキャパシタ２０を内蔵させる一方で、キャパシタ２０の両面の導体層２５，２６を利用して上下間での配線のひき回しを容易に行うことができる。

図６は、本発明の第３実施形態に係るキャパシタ３０の要部（線状導体１２及びこれに接続される電極３５，３６）の形態を斜視図の形態で模式的に示したものである。また、図７はそのキャパシタ３０の構成を示したもので、（ａ）及び（ｂ）はそれぞれ図６におけるＡ−Ａ’線及びＢ−Ｂ’線に沿って見たときの縦断面構造を示している。

本実施形態のキャパシタ３０（図７）は、第１実施形態のキャパシタ１０（図１）の構成と比べて、誘電体基板１１（その厚さ方向に線状導体１２が貫通形成されたもの）の両面にそれぞれ配置される電極３５，３６が櫛形パターンの形状に成形されている点、各電極３５，３６は、それぞれ相互に平行に延びる細線部（櫛歯部分）３５ａ，３６ａと、各細線部３５ａ，３６ａに対し直角方向につながっている配線部（連結部分）３５ｂ（ただし、電極３６についてはその配線部の図示を省略している）とから構成されている点、誘電体基板１１の両面にそれぞれ電極３５，３６を被覆するように絶縁層３３，３４が形成されている点、各絶縁層３３，３４上にそれぞれ導体層３７，３８が形成されている点、各導体層３７，３８は、それぞれ絶縁層３３，３４の所要の箇所に形成された導体ビアＶＡ（ただし、絶縁層３４についてはその導体ビアの図示を省略している）を介して、それぞれ対応する電極３５，３６の配線部３５ｂ（電極３６については配線部の図示を省略）に接続されている点で相違する。他の構成については、基本的に第１実施形態の場合と同様であるのでその説明は省略する。

この第３実施形態では、誘電体基板１１の一方の面に形成された電極３５をキャパシタ３０の一方の電極（端子）とし、他方の面に形成された電極３６をキャパシタ３０の他方の電極（端子）として利用することを意図している。このため、一方の面側の電極３５と他方の面側の電極３６とは、位置的に対向しないように配置されている。つまり、一方の電極３５に各々の一端が接続された複数の線状導体１２と、他方の電極３６に各々の一端が接続された複数の線状導体１２とは、電気的には接続されておらず、誘電体部分（誘電体基板１１）のみを介して容量結合されている。また、各電極３５，３６に接続された複数の線状導体１２以外に、いずれの電極３５，３６にも電気的に接続されていない孤立した線状導体１２も含まれている。

この第３実施形態のキャパシタ３０も、基本的には第１実施形態のプロセス（図４）と同様の工程を経て作製することができる。ただし、上記の構成上の違いにより、関連する工程において行う処理が若干相違する。

先ず、図４（ａ），（ｂ）の工程を経た後、誘電体基板１１（その厚さ方向に線状導体１２が高密度に貫通形成されたもの）の両面に、所要の櫛形状にパターニングされた電極３５，３６を形成する。次に、図４（ｃ）の工程で行った処理と同様にして、誘電体基板１１の両面にそれぞれ電極３５，３６を被覆するようにして絶縁層３３，３４を形成し、さらに各絶縁層３３，３４の所要の箇所に、レーザ等によりビアホールを形成した後、各絶縁層３３，３４上に、めっき等により、当該ビアホール内を充填するようにして（ビアＶＡの形成）導体層３７，３８を形成する。

この第３実施形態に係るキャパシタ３０の構成によれば、誘電体基板１１（その厚さ方向に線状導体１２が貫通形成されたもの）の両面に形成される電極３５，３６の形状が相違しているものの、基本的な原理は第１実施形態（図１）の場合と同じであるので、第１実施形態（図１）で得られた効果と同様の効果を奏することができる。

なお、第３実施形態に係るキャパシタ３０の構成（図７）では、各電極３５，３６の配線部３５ｂ（電極３６については配線部の図示を省略）を、その上の絶縁層３３，３４に形成された導体ビアＶＡ（絶縁層３４については導体ビアの図示を省略）を介して導体層３７，３８に接続しているが、キャパシタ３０としての機能を果たすためには、導体ビアＶＡは必ずしも必要ではない。つまり、この導体ビアＶＡは、本キャパシタ３０を配線基板（パッケージ）に埋め込み実装したときに、導体層３７，３８を介してキャパシタ上下間を電気的に接続する際に必要とされる。

図８は、本発明の第４実施形態に係るキャパシタ４０の要部（線状導体１２及びこれに接続される電極４５，４６）の形態を斜視図の形態で模式的に示したものである。

本実施形態のキャパシタ４０（図８）は、第３実施形態のキャパシタ３０（図６）の構成と比べて、誘電体基板１１（その厚さ方向に線状導体１２が貫通形成されたもの）の同じ側の面に、キャパシタ４０の一方の電極（端子）を構成する櫛形状の電極４５と、キャパシタ４０の他方の電極（端子）を構成する櫛形状の電極４６とが、対向配置されている点で相違する。各電極４５，４６は、第３実施形態の場合（電極３５，３６）と同様に、それぞれ相互に平行に延びる細線部（櫛歯部分）４５ａ，４６ａと、各細線部４５ａ，４６ａに対し直角方向につながっている配線部（連結部分）４５ｂ，４６ｂとから構成されている。そして、各電極４５，４６の櫛歯部分４５ａ，４６ａは、互いに間隔をおいて平行に位置するよう配置されている。

他の構成については、基本的に第３実施形態の場合と同様である。すなわち、この第４実施形態のキャパシタ４０においても、誘電体基板１１の両面に電極４５，４６を被覆する絶縁層（図７の絶縁層３３，３４に相当）が形成され、電極４５，４６が形成されている側の絶縁層上に導体層（図７の導体層３７に相当）が形成されるとともに、その導体層が、当該絶縁層の所要の箇所に形成された導体ビア（図７の導体ビアＶＡに相当）を介して、対応する電極４５，４６の配線部４５ｂ，４６ｂに接続された構造を有している。

また、この第４実施形態のキャパシタ４０においても、一方の電極４５と他方の電極４６とは、位置的に対向しないように配置されており、これにより、一方の電極４５に接続された複数の線状導体１２と、他方の電極４６に接続された複数の線状導体１２とが、誘電体部分（誘電体基板１１）のみを介して容量結合されている。また、各電極４５，４６に接続された複数の線状導体１２以外に、いずれの電極４５，４６にも電気的に接続されていない孤立した線状導体１２も含まれている。

この第４実施形態に係るキャパシタ４０は、基本的には上述した第３実施形態のプロセスと同様の工程を経て作製することができる。よって、その説明は省略する。

この第４実施形態に係るキャパシタ４０の構成によれば、第３実施形態（図６、図７）の場合と比べて電極４５，４６の配置形態が相違しているものの、基本的な原理は同じであるので、第３実施形態の場合と同様に、第１実施形態（図１）で得られた効果と同様の効果を奏することができる。

上述した各実施形態では、誘電体基板１１を構成する材料としてアルミナ（酸化アルミニウム）を使用した場合を例にとって説明したが、基板の材料がこれに限定されないことはもちろんである。本発明の要旨からも明らかなように、要は、可能な限り誘電率が高い材料から構成されていれば十分である。他の材料としては、例えば、酸化チタニウム、窒化アルミニウム、ムライト等のセラミックス（無機材料）が好適に用いられる。ムライトを使用した場合、誘電率の点ではアルミナよりも若干劣る（アルミナの誘電率が８〜１０程度であるのに対し、ムライトの誘電率は６．５である）が、信号伝播の高速化という点では有利であり、高速のスイッチング動作が要求されるチップ部品を搭載するパッケージ内に本キャパシタを埋め込んで使用する場合に特に有用である。

さらに他の材料として、ペロブスカイト型構造の金属酸化物、例えば、ＢＳＴ（チタン酸バリウムストロンチウム）、ＢＴＯ（チタン酸バリウム）、ＳＴＯ（チタン酸ストロンチウム）、ＰＺＴ（チタンジルコン酸鉛）等の無機材料を使用することも可能である。

１０，２０，３０，４０…キャパシタ、
１１…誘電体基板、
１２…線状導体、
１３，１４，２３，２４，３３，３４…絶縁層、
１５，１６，２５，２６，３７，３８…導体層、
１５ａ，１５ｂ，１６ａ，１６ｂ，２５ａ，２５ｂ，２６ａ，２６ｂ、３５，３６，４５，４６…電極、
ＶＡ…導体ビア。

Claims (8)

1. 誘電体基板と、
   前記誘電体基板内にその厚さ方向に貫通形成された多数の線状導体と、
   一群の前記線状導体ごとに前記線状導体の上側端部及び下側端部のいずれか一方の端部に接続された電極であって、相互に接続しない電極とを有し、
   前記上側端部に接続された電極と前記上側端部に接続された電極に隣接する前記下側端部に接続された電極とを含むキャパシタ、又は、隣接する前記上側端部に接続された電極を含むキャパシタ、又は、隣接する前記下側端部に接続された電極を含むキャパシタであって、
   前記線状導体の各群の間に、電気的に孤立した前記線状導体が配置されていることを特徴とするキャパシタ。
2. 前記誘電体基板の各面上に、複数の前記電極と、前記電極間の領域を被覆する絶縁層と、前記絶縁層上に形成され、所要数の前記電極と一体化された導体層とを有し、
   一方の面上の前記絶縁層の形成領域に対応する前記誘電体基板内には、他方の面上の前記電極に接続された一群の前記線状導体が配置されていることを特徴とする請求項１に記載のキャパシタ。
3. 前記誘電体基板の一方の面上の前記導体層が前記絶縁層を挟んで、第１導体層と第２導体層に分離され、前記誘電体基板の他方の面上の前記導体層が前記絶縁層を挟んで、前記第１導体層と対向配置された第３導体層と、前記第２導体層と対向配置された第４導体層に分離され、一群の前記線状導体の両端に接続された電極を介して前記第１導体層と前記第４導体層が接続されたことを特徴とする請求項２に記載のキャパシタ。
4. 前記電極は、相互に平行に延びる複数の櫛歯部分と、該櫛歯部分に対し直角方向につながっている連結部分とからなることを特徴とする請求項１に記載のキャパシタ。
5. 前記誘電体基板上に前記電極を被覆して絶縁層が形成されるとともに、該絶縁層上に導体層が形成され、該導体層が、当該絶縁層に形成された導体ビアを介して前記電極の連結部分に接続されていることを特徴とする請求項４に記載のキャパシタ。
6. 前記誘電体基板における多数の線状導体は、隣り合う前記線状導体間の距離が前記線状導体の直径よりも小さくなるように配置されていることを特徴とする請求項１に記載のキャパシタ。
7. 誘電体基板と、前記誘電体基板内にその厚さ方向に貫通形成された多数の線状導体と、一群の前記線状導体ごとに前記線状導体の上側端部及び下側端部のいずれか一方の端部に接続された電極であって、相互に接続しない電極とを有し、前記上側端部に接続された電極と前記上側端部に接続された電極に隣接する前記下側端部に接続された電極とを含むキャパシタ、又は、隣接する前記上側端部に接続された電極を含むキャパシタ、又は、隣接する前記下側端部に接続された電極を含むキャパシタであって、前記線状導体の各群の間に、電気的に孤立した前記線状導体が配置されたキャパシタを備えたことを特徴とする配線基板。
8. 誘電体基板と、前記誘電体基板内にその厚さ方向に貫通形成された多数の線状導体と、一群の前記線状導体ごとに前記線状導体の上側端部及び下側端部のいずれか一方の端部に接続された電極であって、相互に接続しない電極とを有し、前記上側端部に接続された電極と前記上側端部に接続された電極に隣接する前記下側端部に接続された電極とを含むキャパシタ、又は、隣接する前記上側端部に接続された電極を含むキャパシタ、又は、隣接する前記下側端部に接続された電極を含むキャパシタであって、前記線状導体の各群の間に電気的に孤立した前記線状導体が配置されたキャパシタと、
   前記誘電体基板上に配置された、信号配線、グランド配線及び電源配線とを備え、
   前記グランド配線と前記電源配線は、それぞれ、前記隣接する電極に接続されて前記キャパシタを介してつながっていることを特徴とする配線基板。

Images