WO2019107130A1 - キャパシタ - Google Patents

キャパシタ Download PDF

Info

Publication number
WO2019107130A1
WO2019107130A1 PCT/JP2018/041805 JP2018041805W WO2019107130A1 WO 2019107130 A1 WO2019107130 A1 WO 2019107130A1 JP 2018041805 W JP2018041805 W JP 2018041805W WO 2019107130 A1 WO2019107130 A1 WO 2019107130A1
Authority
WO
WIPO (PCT)
Prior art keywords
trench
capacitor
main surface
conductor
external electrode
Prior art date
Application number
PCT/JP2018/041805
Other languages
English (en)
French (fr)
Inventor
智行 芦峰
博 中川
康裕 村瀬
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201880053659.XA priority Critical patent/CN111033656A/zh
Priority to JP2019557119A priority patent/JP6981476B2/ja
Priority to DE112018006155.8T priority patent/DE112018006155T5/de
Publication of WO2019107130A1 publication Critical patent/WO2019107130A1/ja
Priority to US16/781,459 priority patent/US11605503B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Definitions

  • the present invention relates to a capacitor, and more particularly to a front and back electrode type trench capacitor.
  • Patent Document 1 a capacitor that can be formed on a semiconductor substrate using a semiconductor process is known (for example, Patent Document 1).
  • a plurality of recesses are formed in a silicon substrate, and the portions defining the plurality of recesses in the silicon substrate are oxidized to form silicon oxide.
  • An anode and a cathode are respectively formed.
  • a capacitor of such a configuration is referred to herein as a trench capacitor.
  • the capacitor of Patent Document 1 can be formed using a semiconductor process, it is suitable for being formed as one circuit element in a semiconductor integrated circuit. In addition, since it is possible to miniaturize and control the shape of the trench with the accuracy of the semiconductor process, it is suitable for improving the capacitance density (capacitance per unit volume) and withstand voltage of the capacitor.
  • the anode wiring and the cathode wiring are both taken out from the same main surface of the silicon substrate.
  • Patent Document 2 discloses a so-called front and back electrode type capacitor in which an anode wiring and a cathode wiring are respectively taken out from one and the other principal surface sides of the substrate facing each other.
  • the front and back electrode type capacitors are suitable, for example, for forming a composite element such as a CR snubber element in which a capacitor and a resistor are connected in series.
  • an object of this invention is to provide the trench capacitor of front and back surface electrode type which can be easily formed using a semiconductor process.
  • a capacitor according to one aspect of the present invention comprises a base material comprising an insulator and having a first main surface and a second main surface facing each other, and the first main surface of the base material Formed on the first main surface side of the base, and connected to the first main surface portion; and a first conductor portion formed in the first trench portion and a bottomed first trench portion formed on the surface; First external electrode portion, a bottomed second trench portion formed on the second main surface of the substrate, a second conductor portion formed in the second trench portion, and the substrate And a second external electrode portion formed on the second main surface side and connected to the second conductor portion, and the first trench portion and the second trench portion overlap.
  • the capacitor according to one aspect of the present invention includes a base formed of an insulator and having a first main surface and a second main surface facing each other, and the first main surface of the base A first trench at the bottom, a second trench formed to penetrate the base, a first conductor formed in the first trench, and the first main surface of the base A first external electrode portion formed to be connected to the first conductor portion, a second conductor portion formed in the second trench portion, and the second main surface side of the base material; And a second external electrode portion connected to the second conductor portion, and the first trench portion and the second trench portion overlap each other.
  • the capacitor of the present invention it is possible to obtain a front and back electrode type trench capacitor which can be easily formed using a semiconductor process.
  • FIG. 1 is a perspective view showing an example of the structure of a capacitor according to the first embodiment.
  • FIG. 2 is a front view showing an example of the structure of the capacitor in accordance with the first embodiment.
  • FIG. 3 is a side view showing an example of the structure of the capacitor in accordance with the first embodiment.
  • FIG. 4 is a process chart showing an example of a method of manufacturing a capacitor in accordance with the first embodiment.
  • FIG. 5 is a perspective view showing an example of the structure of the capacitor in accordance with the second embodiment.
  • FIG. 6 is a front view showing an example of the structure of the capacitor in accordance with the second embodiment.
  • FIG. 7 is a side view showing an example of the structure of the capacitor in accordance with the second embodiment.
  • FIG. 1 is a perspective view showing an example of the structure of a capacitor according to the first embodiment.
  • FIG. 2 is a front view showing an example of the structure of the capacitor in accordance with the first embodiment.
  • FIG. 3 is a side view showing an
  • FIG. 8 is a process chart showing an example of a method of manufacturing a capacitor according to the second embodiment.
  • FIG. 9 is a perspective view showing an example of the structure of the capacitor according to the third embodiment.
  • FIG. 10 is a front view showing an example of the structure of the capacitor in accordance with the third embodiment.
  • FIG. 11 is a process chart showing an example of a method of manufacturing a capacitor in accordance with the third embodiment.
  • Embodiment 1 The capacitor according to the first embodiment is a front and back electrode trench capacitor that can be easily formed using a semiconductor process.
  • FIG.1, FIG.2, and FIG.3 are the perspective view, front view, and side view which show an example of the structure of the capacitor based on Embodiment 1, respectively.
  • 2 corresponds to a cross section taken in the arrow direction of the cut surface including the II-II cut line in FIG. 1
  • FIG. 3 is a cross section taken in the arrow direction of the cut surface including the III-III cut line in FIG.
  • the capacitor 1 includes the base 11, the first external electrode portion 12, the second external electrode portion 13, the first trench portion 14 a, and the first conductor.
  • a portion 14, a second trench portion 15 a, and a second conductor portion 15 are provided.
  • the base 11 is made of an insulator, and has a first main surface 111 and a second main surface 112 opposed to each other.
  • the substrate 11 may be formed of silicon oxide having a thickness of 50 ⁇ m, as one non-limiting example.
  • the first external electrode portion 12 is formed on the side of the first major surface 111 of the base 11.
  • the second external electrode portion 13 is formed on the second main surface 112 side of the base 11.
  • the first external electrode portion 12 and the second external electrode portion 13 may be made of aluminum as one non-limiting example.
  • the first trench portion 14 a is a bottomed (that is, shallower than the thickness of the base 11) recess formed on the first main surface 111 of the base 11.
  • the second trench portion 15 a is a bottomed (that is, shallower than the thickness of the base 11) recess formed on the second main surface 112 of the base 11.
  • the first trench portion 14a and the second trench portion 15a may be, as a non-limiting example, a rectangular groove whose shape in top view is long in the Y direction, and may have a depth of 30 ⁇ m. The depths of the first trench portion 14a and the second trench portion 15a in FIGS. 1 to 4 are exaggerated.
  • the first trench portion 14a and the second trench portion 15a are opposed to each other in planes (for example, YZ plane) including the longitudinal direction (Y direction). In other words, they overlap each other.
  • the first conductor portion 14 is formed in the first trench portion 14 a and connected to the first external electrode portion 12.
  • the second conductor portion 15 is formed in the second trench portion 15 a and connected to the second external electrode portion 13.
  • the first conductor portion 14 and the second conductor portion 15 may be made of, for example, polysilicon.
  • a capacity developing portion 17 is formed by the first conductor portion 14, the second conductor portion 15, and the portion sandwiched between the first conductor portion 14 and the second conductor portion 15 of the base 11.
  • FIG. 4 is a process chart showing an example of a method of manufacturing the capacitor 1.
  • a silicon substrate 11a having a thickness of 50 ⁇ m is prepared (step a).
  • the silicon substrate 11a is oxidized by thermal oxidation treatment in an oxygen atmosphere at a temperature of 1000 ° C. to obtain a substrate 11 made of silicon oxide (step b).
  • a groove-shaped first trench portion 14a with a depth of 30 ⁇ m is formed in the first major surface 111 of the base 11 by lithography and dry etching (step c).
  • the first conductor portion 14 is formed by filling polysilicon in the first trench portion 14 a by a CVD (Chemical Vapor Deposition) process (step d).
  • CVD Chemical Vapor Deposition
  • An aluminum electrode is formed on the first major surface 111 of the base 11 and the first conductor portion 14 to form a first external electrode portion 12 (step e).
  • a groove-shaped second trench portion 15a with a depth of 30 ⁇ m is formed in the second major surface 112 of the base 11 by lithography and dry etching (step f).
  • Polysilicon is filled in the second trench 15 a by the CVD process, and the second conductor 15 is formed by the CMP process (step g).
  • An aluminum electrode is formed on the second main surface 112 of the base 11 and the second conductor portion 15 to form a second external electrode portion 13 (step h).
  • the capacitor 1 is formed as a front and back electrode type trench capacitor by a semiconductor process using, for example, the silicon substrate 11 a.
  • a plurality of capacitors 1 may be formed on the silicon substrate 11a and separated into pieces by dicing cut.
  • the capacitor 1 since the first trench portion 14 a and the second trench portion 15 a can be miniaturized and shape-managed with the accuracy of the semiconductor process, the capacitance density and the withstand voltage can be improved. Further, since the capacitor 1 is configured as a front and back electrode type trench capacitor, the capacitor 1 is suitable for forming a front and back electrode type composite element including a trench capacitor. Specific examples of the composite element will be described later.
  • the groove-shaped first trench portion 14 a and the second trench portion 15 a are made to face each other at surfaces including the longitudinal direction of the groove. Therefore, for example, as compared with the case where the trench portion is formed in a columnar shape, the capacitance developing portion can be formed in a large area, and a capacitor having a large capacitance density can be obtained.
  • the capacitor according to the second embodiment is a front and back electrode trench capacitor that can be easily formed using a semiconductor process.
  • FIG. 5 is a perspective view, a front view, and a side view showing an example of the structure of the capacitor according to the second embodiment, respectively.
  • 6 corresponds to a cross section taken in the arrow direction of the cut surface including the VI-VI cutting line in FIG. 5
  • FIG. 7 is a cross section taken in the arrow direction of the cut surface including the VII-VII cutting line in FIG.
  • 6 corresponds to a cross section taken in the arrow direction of the cut surface including the VI-VI cutting line in FIG. 5
  • FIG. 7 is a cross section taken in the arrow direction of the cut surface including the VII-VII cutting line in FIG.
  • the capacitor 2 includes the base 21, the first external electrode portion 22, the second external electrode portion 23, the first trench portion 24a, and the first conductor.
  • a portion 24, a second trench portion 25 a and a second conductor portion 25 are provided.
  • the base 21 is made of an insulator and has a first main surface 211 and a second main surface 212 opposed to each other.
  • the base 21 may be formed of silicon oxide having a thickness of 50 ⁇ m, as one non-limiting example.
  • the first external electrode portion 22 is formed on the side of the first major surface 211 of the base 21.
  • An opening 26 is formed in a portion overlapping with the second conductor portion 25 in top view of the first external electrode portion 22.
  • the second external electrode portion 23 is formed on the second main surface 212 side of the base 21.
  • the first external electrode portion 22 and the second external electrode portion 23 may be formed of aluminum as one non-limiting example.
  • the first trench portion 24 a is a bottomed (that is, shallower than the thickness of the base 21) recess formed on the first main surface 211 of the base 21.
  • the second trench portion 25 a is a through hole penetrating the base 21.
  • the first trench portion 24a and the second trench portion 25a are, as a non-limiting example, a rectangular groove and a through hole whose shape in top view is long in the Y direction, and the depth of the first trench portion 24a may be 30 ⁇ m. .
  • the depth of the first trench portion 24a in FIGS. 5 to 8 is exaggerated.
  • the first trench portion 24a and the second trench portion 25a face each other in planes (for example, YZ planes) including the longitudinal direction (Y direction). In other words, they overlap each other.
  • the first conductor portion 24 is formed in the first trench portion 24 a and connected to the first external electrode portion 22.
  • the second conductor portion 25 is formed in the second trench portion 25 a and connected to the second external electrode portion 23.
  • the second conductor portion 25 is not connected to the first external electrode portion 22 because of the opening 26 provided in the first external electrode portion 22.
  • the first conductor portion 24 and the second conductor portion 25 may be made of, for example, polysilicon.
  • a capacity developing portion 27 is formed by the first conductor portion 24, the second conductor portion 25, and the portion sandwiched between the first conductor portion 24 and the second conductor portion 25 of the base material 21.
  • FIG. 8 is a process chart showing an example of a method of manufacturing the capacitor 2.
  • a silicon substrate 21a having a thickness of 50 ⁇ m is prepared.
  • the silicon substrate 21a is oxidized by thermal oxidation treatment in an oxygen atmosphere at a temperature of 1000 ° C. to obtain a substrate 21 made of silicon oxide (step a).
  • a groove-shaped first trench portion 24 a with a depth of 30 ⁇ m and a second trench portion 25 a which is a through hole penetrating the substrate 21 are formed in the first major surface 211 of the substrate 21 by lithography and dry etching ( Step b).
  • the first trench 24 a and the trench 25 a are filled with polysilicon by a CVD (Chemical Vapor Deposition) process to form the first conductor 24 and the second conductor 25 (step c).
  • CVD Chemical Vapor Deposition
  • An aluminum electrode is formed on the first major surface 211 of the base 21, the first conductor portion 24, and the second conductor portion 25. A portion overlapping the second conductor portion 25 in a top view of the aluminum electrode is removed by lithography and etching to form an opening 26, and the first external electrode portion 22 is formed (step d).
  • An aluminum electrode is film-formed on the second main surface 212 of the base 21 and the second conductor portion 25 to form a second external electrode portion 23 (step e).
  • the capacitor 2 is formed as a front and back electrode type trench capacitor by a semiconductor process using, for example, the silicon substrate 21a.
  • a plurality of capacitors 2 may be formed on the silicon substrate 21a and separated into pieces by dicing cut.
  • the capacitor 2 since the first trench portion 24a and the second trench portion 25a can be miniaturized and shape-managed with the accuracy of the semiconductor process, the capacitance density and the withstand voltage can be improved. Further, since the capacitor 2 is configured as a front and back surface electrode type trench capacitor, it is suitable for forming a front and back surface electrode type composite element including a trench capacitor. Specific examples of the composite element will be described later.
  • the groove-shaped first trench portion 24 a and the second trench portion 25 a are made to face each other at surfaces including the longitudinal direction of the groove. Therefore, for example, as compared with the case where the trench portion is formed in a columnar shape, the capacitance developing portion can be formed in a large area, and a capacitor having a large capacitance density can be obtained.
  • the composite element according to the third embodiment is a front and back electrode type composite element including a trench capacitor that can be easily formed using a semiconductor process.
  • a composite element will be described by taking an example of a CR snubber element.
  • FIG. 10 corresponds to a cross section of the cutting plane including the XX cutting line of FIG. 9 as viewed in the arrow direction.
  • the composite element 3 includes the insulating base 31, the first external electrode 32, the second external electrode 33, the first trench 34a, and the first conductor 34. , A second trench portion 35a, a second conductor portion 35, and a conductor base 38.
  • the insulating base 31 is made of an insulator and has a first main surface 311 and a second main surface 312 opposed to each other.
  • the insulating base 31 may be made of silicon oxide having a thickness of 50 ⁇ m, as one non-limiting example.
  • the conductive base material 38 is a conductive portion formed between the second trench portion 35 a and the second external electrode portion 33 and having a resistance component.
  • the conductive base material 38 may be formed of low resistance silicon having a resistivity of about 1.0 ⁇ 10 1 ⁇ cm, as one non-limiting example. Even if the conductive base material 38 has the first main surface 381 and the second main surface 382 facing each other, and the first main surface 381 is in contact with the second main surface 312 of the insulating base material 31. Good.
  • the first external electrode portion 32 is formed on the side of the first main surface 311 of the insulating base 31.
  • An opening 36 is formed in a portion overlapping with the second conductor portion 35 in a top view of the first external electrode portion 32.
  • the second outer electrode portion 33 is formed on the second main surface 312 side of the insulating base 31 with the conductor base 38 interposed therebetween.
  • the first external electrode portion 32 and the second external electrode portion 33 may be made of aluminum as one non-limiting example.
  • the first trench portion 34 a is a bottomed (that is, shallower than the thickness of the insulating base 31) recess formed on the first main surface 311 of the insulating base 31.
  • the second trench portion 35 a is a recess that penetrates the insulating base 31 and the bottom portion reaches the conductive base 38.
  • the first trench portion 34a and the second trench portion 35a are, as a non-limiting example, a rectangular groove and a through hole whose shape in top view is long in the Y direction, and the depth of the first trench portion 34a may be 30 ⁇ m. .
  • the depth of the second trench portion 35 a is equal to or larger than the thickness of the insulating base 31 and shallower than the total thickness of the insulating base 31 and the conductive base 38.
  • the depth of the first trench portion 34a in FIGS. 9 to 11 is exaggerated.
  • the first trench portion 34a and the second trench portion 35a face each other in planes (for example, YZ plane) including the longitudinal direction (Y direction). In other words, they overlap each other.
  • the first conductor portion 34 is formed in the first trench portion 34 a and connected to the first external electrode portion 32.
  • the second conductor portion 35 is formed in the second trench portion 35 a and connected to the second external electrode portion 33 with the conductor base 38 interposed therebetween.
  • the second conductor portion 35 is not connected to the first external electrode portion 32 because of the opening 36 provided in the first external electrode portion 32.
  • the first conductor portion 34 and the second conductor portion 35 may be made of, for example, polysilicon.
  • a capacity developing portion 37 is formed by the first conductor portion 34, the second conductor portion 35, and the portion sandwiched between the first conductor portion 34 and the second conductor portion 35 of the insulating base material 31. Further, a resistance developing portion 39 is formed by the portion sandwiched between the second conductor portion 35 and the second external electrode portion 33 of the conductor base material 38.
  • FIG. 11 is a process chart showing an example of a method of manufacturing the composite element 3.
  • a silicon substrate 31a having a thickness of 625 ⁇ m is prepared (step a).
  • the silicon substrate 31a is formed of, for example, low-resistance silicon having a resistivity of about 1.0 ⁇ 10 1 ⁇ cm.
  • the silicon substrate 31a is oxidized to a depth of 50 ⁇ m from the one main surface side by thermal oxidation treatment in an oxygen atmosphere at a temperature of 1000 ° C., and the oxidized portion is used as the insulating base 31 made of silicon oxide.
  • the non-oxidized portion on the other main surface side of the silicon substrate 31a becomes the conductor base 38 (step b).
  • the first main surface 311 of the insulating base 31 is penetrated by the groove-shaped first trench portion 34 a having a depth of 30 ⁇ m and the insulating base 31 by lithography and dry etching (that is, the depth is the insulating base 31).
  • a second trench portion 35a in the form of a groove which is thicker than the thickness and shallower than the combined thickness of the insulating base 31 and the conductive base 38 is formed (step c).
  • the depth of the second trench portion 35a may be, for example, 50 ⁇ m.
  • the first trench 34a and the trench 35a are filled with polysilicon by a CVD (Chemical Vapor Deposition) process to form the first conductor 34 and the second conductor 35 (step d).
  • CVD Chemical Vapor Deposition
  • An aluminum electrode is formed on the first main surface 311 of the insulating base 31, the first conductor portion 34, and the second conductor portion 35. A portion overlapping the second conductor portion 35 in a top view of the aluminum electrode is removed by lithography and etching to form an opening 36, and the first external electrode portion 32 is formed (step e).
  • An aluminum electrode is formed on the second main surface 382 of the conductor base 38 to form a second external electrode portion 33 (step f).
  • the composite element 3 is formed as a front and back electrode type composite element in which a capacitor and a resistor are connected in series by a semiconductor process using the silicon substrate 31 a.
  • a plurality of composite elements 3 may be formed on a silicon substrate 31a and separated into pieces by dicing cut.
  • the capacitance density and withstand voltage of the capacitor can be improved.
  • the groove-shaped first trench portion 34 a and the second trench portion 35 a are made to face each other at surfaces including the longitudinal direction of the groove. Therefore, for example, as compared with the case where the trench portion is formed in a columnar shape, the capacitance developing portion can be formed in a large area, and a capacitor having a large capacitance density can be obtained.
  • the composite element 3 can be easily formed using a semiconductor process, for example, in the semiconductor integrated circuit, it can be disposed as a CR snubber element in the immediate vicinity of the power semiconductor element. Thereby, the influence of the inductor component of the wiring is reduced, and a better ringing reduction effect can be obtained.
  • a capacitor according to one aspect of the present invention comprises a base material comprising an insulator and having a first main surface and a second main surface facing each other, and the first main surface of the base material Formed on the first main surface side of the base, and connected to the first main surface portion; and a first conductor portion formed in the first trench portion and a bottomed first trench portion formed on the surface; First external electrode portion, a bottomed second trench portion formed on the second main surface of the substrate, a second conductor portion formed in the second trench portion, and the substrate And a second external electrode portion formed on the second main surface side and connected to the second conductor portion, and the first trench portion and the second trench portion overlap.
  • the capacitor thus configured can be formed in a semiconductor process using, for example, silicon oxide as a base material.
  • the miniaturization and shape control of the trench can be performed with the accuracy of the semiconductor process, so that the capacitance density and the withstand voltage of the capacitor can be improved.
  • the said capacitor is comprised as a trench capacitor of front and back surface electrode type, it is suitable for comprising the composite element of front and back surface electrode type containing a trench capacitor.
  • the capacitor according to one aspect of the present invention includes a base formed of an insulator and having a first main surface and a second main surface facing each other, and the first main surface of the base A first trench at the bottom, a second trench formed to penetrate the base, a first conductor formed in the first trench, and the first main surface of the base A first external electrode portion formed to be connected to the first conductor portion, a second conductor portion formed in the second trench portion, and the second main surface side of the base material; And a second external electrode portion connected to the second conductor portion, and the first trench portion and the second trench portion overlap each other.
  • the capacitor thus configured can be formed in a semiconductor process using, for example, silicon oxide as a base material.
  • the miniaturization and shape control of the trench can be performed with the accuracy of the semiconductor process, so that the capacitance density and the withstand voltage of the capacitor can be improved.
  • the said capacitor is comprised as a trench capacitor of front and back surface electrode type, it is suitable for comprising the composite element of front and back surface electrode type containing a trench capacitor.
  • the capacitor may further include a conductive base material having a resistance component between the second trench portion and the second external electrode portion.
  • first trench portion and the second trench portion may be in the form of a groove, and surfaces facing each other including the longitudinal direction of the groove may be opposed to each other.
  • the capacitance developing portion can be formed in a large area, and a capacitor with a large capacitance density can be obtained. can get.
  • the present invention can be widely used for various electronic devices as a front and back electrode type trench capacitor which can be easily formed using a semiconductor process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Abstract

キャパシタ（１）は、絶縁体からなり、互いに対向する第１主面（１１１）と第２主面（１１２）とを有する基材（１１）と、基材（１１）の第１主面（１１１）に形成された有底の第１トレンチ部（１４ａ）と、第１トレンチ部（１４ａ）内に形成された第１導体部（１４）と、基材（１１）の第１主面（１１１）側に形成され、第１導体部（１４）に接続された第１外部電極部（１２）と、基材（１１）の第２主面（１１２）に形成された有底の第２トレンチ部（１５ａ）と、第２トレンチ部（１５ａ）内に形成された第２導体部（１５）と、基材（１１）の第２主面（１１２）側に形成され、第２導体部（１５）に接続された第２外部電極部（１３）と、を有し、第１トレンチ部（１４ａ）と第２トレンチ部（１５ａ）とが重なっている。

Description

キャパシタ
　本発明はキャパシタに関し、特には、表裏面電極型のトレンチキャパシタに関する。
　従来、半導体プロセスを用いて半導体基板に形成可能なキャパシタが周知である（例えば、特許文献１）。
　特許文献１のキャパシタは、例えば、シリコン基板に複数の凹部（いわゆるトレンチ）を形成し、シリコン基板の前記複数の凹部を規定する部分を酸化させて酸化シリコンとし、隣り合う凹部の一方および他方に陽極および陰極をそれぞれ形成してなるものである。このような構成のキャパシタを、本明細書ではトレンチキャパシタと称する。
　特許文献１のキャパシタは、半導体プロセスを用いて形成できるので、半導体集積回路内の１つの回路要素として形成するために適している。また、半導体プロセスの精度でトレンチの微細化および形状管理ができるため、キャパシタの容量密度（単位体積あたりの容量）および耐電圧を向上するために適している。
　特許文献１のキャパシタでは、陽極配線および陰極配線が、いずれもシリコン基板の同一主面から取り出される構成となっている。
　これに対し、特許文献２には、陽極配線および陰極配線が、基板の互いに対向する一方主面側および他方主面側からそれぞれ取り出される、いわゆる表裏面電極型のキャパシタが開示されている。表裏面電極型のキャパシタは、例えばキャパシタとレジスタとを直列に接続してなるＣＲスナバ素子などの複合素子を構成するために適している。
特開２００９－５９９９０号公報 特許第５４１６８４０号公報
　しかしながら、特許文献２のキャパシタは、弁金属の基材に陽極酸化にて複数の貫通孔を設け、貫通孔内に柱状電極を形成してなるものである。そのため、当該キャパシタを、半導体プロセスで半導体集積回路内に形成することは、容易ではない。
　そこで、本発明は、半導体プロセスを用いて容易に形成可能な表裏面電極型のトレンチキャパシタを提供することを目的とする。
　上記目的を達成するために、本発明の一態様に係るキャパシタは、絶縁体からなり、互いに対向する第１主面と第２主面とを有する基材と、前記基材の前記第１主面に形成された有底の第１トレンチ部と、前記第１トレンチ部内に形成された第１導体部と、前記基材の前記第１主面側に形成され、前記第１導体部に接続された第１外部電極部と、前記基材の前記第２主面に形成された有底の第２トレンチ部と、前記第２トレンチ部内に形成された第２導体部と、前記基材の前記第２主面側に形成され、前記第２導体部に接続された第２外部電極部と、を有し、前記第１トレンチ部と前記第２トレンチ部とが重なっている。
　また、本発明の一態様に係るキャパシタは、絶縁体からなり、互いに対向する第１主面と第２主面とを有する基材と、前記基材の前記第１主面に形成された有底の第１トレンチ部と、前記基材を貫通するように形成された第２トレンチ部と、第１トレンチ部内に形成された第１導体部と、前記基材の前記第１主面側に形成され、前記第１導体部に接続された第１外部電極部と、前記第２トレンチ部内に形成された第２導体部と、前記基材の前記第２主面側に形成され、前記第２導体部に接続された第２外部電極部と、を有し、前記第１トレンチ部と前記第２トレンチ部とが重なっている。
　本発明に係るキャパシタによれば、半導体プロセスを用いて容易に形成可能な表裏面電極型のトレンチキャパシタが得られる。
図１は、実施の形態１に係るキャパシタの構造の一例を示す斜視図である。 図２は、実施の形態１に係るキャパシタの構造の一例を示す正面図である。 図３は、実施の形態１に係るキャパシタの構造の一例を示す側面図である。 図４は、実施の形態１に係るキャパシタの製造方法の一例を示す工程図である。 図５は、実施の形態２に係るキャパシタの構造の一例を示す斜視図である。 図６は、実施の形態２に係るキャパシタの構造の一例を示す正面図である。 図７は、実施の形態２に係るキャパシタの構造の一例を示す側面図である。 図８は、実施の形態２に係るキャパシタの製造方法の一例を示す工程図である。 図９は、実施の形態３に係るキャパシタの構造の一例を示す斜視図である。 図１０は、実施の形態３に係るキャパシタの構造の一例を示す正面図である。 図１１は、実施の形態３に係るキャパシタの製造方法の一例を示す工程図である。
　以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップおよびステップの順序などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
　（実施の形態１）
　実施の形態１に係るキャパシタは、半導体プロセスを用いて容易に形成可能な、表裏面電極型のトレンチキャパシタである。
　（キャパシタの構造）
　図１、図２、および図３は、それぞれ実施の形態１に係るキャパシタの構造の一例を示す斜視図、正面図、および側面図である。図２は、図１のＩＩ－ＩＩ切断線を含む切断面を矢印方向に見た断面に対応し、図３は、図１のＩＩＩ－ＩＩＩ切断線を含む切断面を矢印方向に見た断面に対応する。
　図１、図２、および図３に示されるように、キャパシタ１は、基材１１と、第１外部電極部１２と、第２外部電極部１３と、第１トレンチ部１４ａと、第１導体部１４と、第２トレンチ部１５ａと、第２導体部１５と、を有している。
　基材１１は、絶縁体からなり、互いに対向する第１主面１１１と第２主面１１２とを有している。基材１１は、限定されない一例として、厚さが５０μｍのシリコン酸化物で形成されていてもよい。
　第１外部電極部１２は、基材１１の第１主面１１１側に形成されている。第２外部電極部１３は、基材１１の第２主面１１２側に形成されている。第１外部電極部１２および第２外部電極部１３は、限定されない一例として、アルミニウムで形成されていてもよい。
　第１トレンチ部１４ａは、基材１１の第１主面１１１に形成された有底の（つまり、基材１１の厚さよりも浅い）凹部である。第２トレンチ部１５ａは、基材１１の第２主面１１２に形成された有底の（つまり、基材１１の厚さよりも浅い）凹部である。第１トレンチ部１４ａおよび第２トレンチ部１５ａは、限定されない一例として、上面視での形状がＹ方向に長い矩形の溝であり、深さは３０μｍとしてもよい。なお、図１～図４での第１トレンチ部１４ａおよび第２トレンチ部１５ａの深さは誇張されている。
　第１トレンチ部１４ａおよび第２トレンチ部１５ａは、長手方向（Ｙ方向）を含む面（例えばＹＺ面）同士で互いに対向している。つまり、互いに重なっている。
　第１導体部１４は、第１トレンチ部１４ａ内に形成され、第１外部電極部１２に接続されている。第２導体部１５は、第２トレンチ部１５ａ内に形成され、第２外部電極部１３に接続されている。第１導体部１４および第２導体部１５は、一例として、ポリシリコンで形成されていてもよい。
　第１導体部１４、第２導体部１５、および基材１１の第１導体部１４と第２導体部１５とで挟まれた部分によって、容量発現部１７が形成される。
　（キャパシタの製造方法）
　次に、キャパシタ１の製造方法の一例について説明する。
　図４は、キャパシタ１の製造方法の一例を示す工程図である。
　厚さ５０μｍのシリコン基板１１ａを用意する（工程ａ）。シリコン基板１１ａを、温度１０００℃、酸素雰囲気での熱酸化処理により酸化させ、シリコン酸化物からなる基材１１を得る（工程ｂ）。
　リソグラフィおよびドライエッチングにより、基材１１の第１主面１１１に、深さ３０μｍの溝状の第１トレンチ部１４ａを形成する（工程ｃ）。
　ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）処理により、第１トレンチ部１４ａ内にポリシリコンを充填することにより、第１導体部１４を形成する（工程ｄ）。
　基材１１の第１主面１１１および第１導体部１４の上にアルミニウム電極を成膜し、第１外部電極部１２とする（工程ｅ）。
　リソグラフィおよびドライエッチングにより、基材１１の第２主面１１２に、深さ３０μｍの溝状の第２トレンチ部１５ａを形成する（工程ｆ）。
　ＣＶＤ処理により、第２トレンチ部１５ａ内にポリシリコンを充填し、ＣＭＰ処理により、第２導体部１５を形成する（工程ｇ）。
　基材１１の第２主面１１２および第２導体部１５の上にアルミニウム電極を成膜し、第２外部電極部１３とする（工程ｈ）。
　このように、キャパシタ１は、例えばシリコン基板１１ａを用いて、半導体プロセスにより表裏面電極型のトレンチキャパシタとして形成される。なお、キャパシタ１は、シリコン基板１１ａ上に複数個形成され、ダイシングカットによって個片化されてもよい。
　キャパシタ１では、半導体プロセスの精度で第１トレンチ部１４ａおよび第２トレンチ部１５ａの微細化および形状管理ができるので、容量密度および耐電圧を向上することができる。また、キャパシタ１は、表裏面電極型のトレンチキャパシタとして構成されるので、トレンチキャパシタを含む表裏面電極型の複合素子を構成するために適している。複合素子の具体例については後述する。
　また、キャパシタ１では、溝状の第１トレンチ部１４ａおよび第２トレンチ部１５ａを、溝の長手方向を含む面同士で互いに対向させている。そのため、例えば、トレンチ部を柱状に形成する場合と比べて、容量発現部を大面積に形成することができ、容量密度の大きなキャパシタが得られる。
　（実施の形態２）
　実施の形態２に係るキャパシタは、半導体プロセスを用いて容易に形成可能な、表裏面電極型のトレンチキャパシタである。
　（キャパシタの構造）
　図５、図６、および図７は、それぞれ実施の形態２に係るキャパシタの構造の一例を示す斜視図、正面図、および側面図である。図６は、図５のＶＩ－ＶＩ切断線を含む切断面を矢印方向に見た断面に対応し、図７は、図５のＶＩＩ－ＶＩＩ切断線を含む切断面を矢印方向に見た断面に対応する。
　図５、図６、および図７に示されるように、キャパシタ２は、基材２１と、第１外部電極部２２と、第２外部電極部２３と、第１トレンチ部２４ａと、第１導体部２４と、第２トレンチ部２５ａと、第２導体部２５と、を有している。
　基材２１は、絶縁体からなり、互いに対向する第１主面２１１と第２主面２１２とを有している。基材２１は、限定されない一例として、厚さが５０μｍのシリコン酸化物で形成されていてもよい。
　第１外部電極部２２は、基材２１の第１主面２１１側に形成されている。第１外部電極部２２の上面視で第２導体部２５と重なる部分には、開口２６が形成されている。第２外部電極部２３は、基材２１の第２主面２１２側に形成されている。第１外部電極部２２および第２外部電極部２３は、限定されない一例として、アルミニウムで形成されていてもよい。
　第１トレンチ部２４ａは、基材２１の第１主面２１１に形成された有底の（つまり、基材２１の厚さよりも浅い）凹部である。第２トレンチ部２５ａは、基材２１を貫通する貫通孔である。第１トレンチ部２４ａおよび第２トレンチ部２５ａは、限定されない一例として、上面視での形状がＹ方向に長い矩形の溝および貫通孔であり、第１トレンチ部２４ａの深さは３０μｍとしてもよい。なお、図５～８での第１トレンチ部２４ａの深さは誇張されている。
　第１トレンチ部２４ａおよび第２トレンチ部２５ａは、長手方向（Ｙ方向）を含む面（例えばＹＺ面）同士で互いに対向している。つまり、互いに重なっている。
　第１導体部２４は、第１トレンチ部２４ａ内に形成され、第１外部電極部２２に接続されている。第２導体部２５は、第２トレンチ部２５ａ内に形成され、第２外部電極部２３に接続されている。第２導体部２５は、第１外部電極部２２に設けられた開口２６のため、第１外部電極部２２とは接続しない。第１導体部２４および第２導体部２５は、一例として、ポリシリコンで形成されていてもよい。
　第１導体部２４、第２導体部２５、および基材２１の第１導体部２４と第２導体部２５とで挟まれた部分によって、容量発現部２７が形成される。
　（キャパシタの製造方法）
　次に、キャパシタ２の製造方法の一例について説明する。
　図８は、キャパシタ２の製造方法の一例を示す工程図である。
　厚さ５０μｍのシリコン基板２１ａを用意する。シリコン基板２１ａを、温度１０００℃、酸素雰囲気での熱酸化処理により酸化させ、シリコン酸化物からなる基材２１を得る（工程ａ）。
　リソグラフィおよびドライエッチングにより、基材２１の第１主面２１１に、深さ３０μｍの溝状の第１トレンチ部２４ａ、および基材２１を貫通する貫通孔である第２トレンチ部２５ａを形成する（工程ｂ）。
　ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）処理により、第１トレンチ部２４ａおよびトレンチ部２５ａ内にポリシリコンを充填することにより、第１導体部２４および第２導体部２５を形成する（工程ｃ）。
　基材２１の第１主面２１１、第１導体部２４、および第２導体部２５の上にアルミニウム電極を成膜する。アルミニウム電極の上面視で第２導体部２５と重なる部分を、リソグラフィおよびエッチングにより除去して開口２６とし、第１外部電極部２２を形成する（工程ｄ）。
　基材２１の第２主面２１２および第２導体部２５の上にアルミニウム電極を成膜し、第２外部電極部２３とする（工程ｅ）。
　このように、キャパシタ２は、例えばシリコン基板２１ａを用いて、半導体プロセスにより表裏面電極型のトレンチキャパシタとして形成される。なお、キャパシタ２は、シリコン基板２１ａ上に複数個形成され、ダイシングカットによって個片化されてもよい。
　キャパシタ２では、半導体プロセスの精度で第１トレンチ部２４ａおよび第２トレンチ部２５ａの微細化および形状管理ができるので、容量密度および耐電圧を向上することができる。また、キャパシタ２は、表裏面電極型のトレンチキャパシタとして構成されるので、トレンチキャパシタを含む表裏面電極型の複合素子を構成するために適している。複合素子の具体例については後述する。
　また、キャパシタ２では、溝状の第１トレンチ部２４ａおよび第２トレンチ部２５ａを、溝の長手方向を含む面同士で互いに対向させている。そのため、例えば、トレンチ部を柱状に形成する場合と比べて、容量発現部を大面積に形成することができ、容量密度の大きなキャパシタが得られる。
　（実施の形態３）
　実施の形態３に係る複合素子は、半導体プロセスを用いて容易に形成可能な、トレンチキャパシタを含む表裏面電極型の複合素子である。実施の形態３では、そのような複合素子について、ＣＲスナバ素子の例を挙げて説明する。
　（複合素子の構造）
　図９および図１０は、それぞれ実施の形態３に係る複合素子の構造の一例を示す斜視図および正面図である。図１０は、図９のＸ－Ｘ切断線を含む切断面を矢印方向に見た断面に対応する。
　図９および図１０に示されるように、複合素子３は、絶縁基材３１と、第１外部電極部３２と、第２外部電極部３３と、第１トレンチ部３４ａと、第１導体部３４と、第２トレンチ部３５ａと、第２導体部３５と、導体基材３８と、を有している。
　絶縁基材３１は、絶縁体からなり、互いに対向する第１主面３１１と第２主面３１２とを有している。絶縁基材３１は、限定されない一例として、厚さが５０μｍのシリコン酸化物で形成されていてもよい。
　導体基材３８は、第２トレンチ部３５ａと第２外部電極部３３との間に形成された、抵抗成分を有する導電部である。導体基材３８は、限定されない一例として、抵抗率が１．０×１０１Ωｃｍ程度の低抵抗シリコンで形成されていてもよい。導体基材３８は、互いに対向する第１主面３８１と第２主面３８２とを有し、第１主面３８１が絶縁基材３１の第２主面３１２と接するように形成されていてもよい。
　第１外部電極部３２は、絶縁基材３１の第１主面３１１側に形成されている。第１外部電極部３２の上面視で第２導体部３５と重なる部分には、開口３６が形成されている。第２外部電極部３３は、絶縁基材３１の第２主面３１２側に導体基材３８を介在して形成されている。第１外部電極部３２および第２外部電極部３３は、限定されない一例として、アルミニウムで形成されていてもよい。
　第１トレンチ部３４ａは、絶縁基材３１の第１主面３１１に形成された有底の（つまり、絶縁基材３１の厚さよりも浅い）凹部である。第２トレンチ部３５ａは、絶縁基材３１を貫通し、底部が導体基材３８に到達する凹部である。第１トレンチ部３４ａおよび第２トレンチ部３５ａは、限定されない一例として、上面視での形状がＹ方向に長い矩形の溝および貫通孔であり、第１トレンチ部３４ａの深さは３０μｍとしてもよい。第２トレンチ部３５ａの深さは、絶縁基材３１の厚さ以上で、かつ絶縁基材３１と導体基材３８とを合わせた厚さよりも浅い。なお、図９～１１での第１トレンチ部３４ａの深さは誇張されている。
　第１トレンチ部３４ａおよび第２トレンチ部３５ａは、長手方向（Ｙ方向）を含む面（例えばＹＺ面）同士で互いに対向している。つまり、互いに重なっている。
　第１導体部３４は、第１トレンチ部３４ａ内に形成され、第１外部電極部３２に接続されている。第２導体部３５は、第２トレンチ部３５ａ内に形成され、導体基材３８を介在して第２外部電極部３３に接続されている。第２導体部３５は、第１外部電極部３２に設けられた開口３６のため、第１外部電極部３２とは接続しない。第１導体部３４および第２導体部３５は、一例として、ポリシリコンで形成されていてもよい。
　第１導体部３４、第２導体部３５、および絶縁基材３１の第１導体部３４と第２導体部３５とで挟まれた部分によって、容量発現部３７が形成される。また、導体基材３８の第２導体部３５と第２外部電極部３３とで挟まれた部分によって、抵抗発現部３９が形成される。
　（複合素子の製造方法）
　次に、複合素子３の製造方法の一例について説明する。
　図１１は、複合素子３の製造方法の一例を示す工程図である。
　厚さ６２５μｍのシリコン基板３１ａを用意する（工程ａ）。シリコン基板３１ａは、例えば、抵抗率が１．０×１０１Ωｃｍ程度の低抵抗シリコンで形成されている。シリコン基板３１ａを、温度１０００℃、酸素雰囲気での熱酸化処理により、一方主面側から５０μｍの深さまで酸化させ、酸化された部分をシリコン酸化物からなる絶縁基材３１とする。シリコン基板３１ａの他方主面側の酸化されていない部分が、導体基材３８となる（工程ｂ）。
　リソグラフィおよびドライエッチングにより、絶縁基材３１の第１主面３１１に、深さ３０μｍの溝状の第１トレンチ部３４ａ、および絶縁基材３１を貫通する（つまり、深さが絶縁基材３１の厚さ以上で、かつ絶縁基材３１と導体基材３８とを合わせた厚さよりも浅い）溝状の第２トレンチ部３５ａを形成する（工程ｃ）。第２トレンチ部３５ａの深さは、一例として５０μｍとしてもよい。
　ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）処理により、第１トレンチ部３４ａおよびトレンチ部３５ａ内にポリシリコンを充填することにより、第１導体部３４および第２導体部３５を形成する（工程ｄ）。
　絶縁基材３１の第１主面３１１、第１導体部３４、および第２導体部３５の上にアルミニウム電極を成膜する。アルミニウム電極の上面視で第２導体部３５と重なる部分を、リソグラフィおよびエッチングにより除去して開口３６とし、第１外部電極部３２を形成する（工程ｅ）。
　導体基材３８の第２主面３８２の上にアルミニウム電極を成膜し、第２外部電極部３３とする（工程ｆ）。
　このように、複合素子３は、シリコン基板３１ａを用いて、半導体プロセスにより、キャパシタと抵抗とが直列に接続された表裏面電極型の複合素子として形成される。なお、複合素子３は、シリコン基板３１ａ上に複数個形成され、ダイシングカットによって個片化されてもよい。
　複合素子３では、半導体プロセスの精度で第１トレンチ部３４ａおよび第２トレンチ部３５ａの微細化および形状管理ができるので、キャパシタの容量密度および耐電圧を向上することができる。
　また、複合素子３では、溝状の第１トレンチ部３４ａおよび第２トレンチ部３５ａを、溝の長手方向を含む面同士で互いに対向させている。そのため、例えば、トレンチ部を柱状に形成する場合と比べて、容量発現部を大面積に形成することができ、容量密度の大きなキャパシタが得られる。
　また、複合素子３は、半導体プロセスを用いて容易に形成できるので、例えば、半導体集積回路において、ＣＲスナバ素子としてパワー半導体素子の直近に配置できる。これにより、配線のインダクタ成分の影響が軽減され、より優れたリンギングの低減効果が得られる。
　（その他の実施の形態など）
　以上、本発明の実施の形態に係るキャパシタおよび複合素子について説明したが、本発明は、個々の実施の形態には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。
　（まとめ）
　上記目的を達成するために、本発明の一態様に係るキャパシタは、絶縁体からなり、互いに対向する第１主面と第２主面とを有する基材と、前記基材の前記第１主面に形成された有底の第１トレンチ部と、前記第１トレンチ部内に形成された第１導体部と、前記基材の前記第１主面側に形成され、前記第１導体部に接続された第１外部電極部と、前記基材の前記第２主面に形成された有底の第２トレンチ部と、前記第２トレンチ部内に形成された第２導体部と、前記基材の前記第２主面側に形成され、前記第２導体部に接続された第２外部電極部と、を有し、前記第１トレンチ部と前記第２トレンチ部とが重なっている。
　このように構成されるキャパシタは、例えばシリコン酸化物を基材に用いて、半導体プロセスで形成できる。これにより、半導体プロセスの精度でトレンチの微細化および形状管理ができるので、当該キャパシタの容量密度および耐電圧を向上することができる。また、当該キャパシタは、表裏面電極型のトレンチキャパシタとして構成されるので、トレンチキャパシタを含む表裏面電極型の複合素子を構成するために適している。
　また、本発明の一態様に係るキャパシタは、絶縁体からなり、互いに対向する第１主面と第２主面とを有する基材と、前記基材の前記第１主面に形成された有底の第１トレンチ部と、前記基材を貫通するように形成された第２トレンチ部と、第１トレンチ部内に形成された第１導体部と、前記基材の前記第１主面側に形成され、前記第１導体部に接続された第１外部電極部と、前記第２トレンチ部内に形成された第２導体部と、前記基材の前記第２主面側に形成され、前記第２導体部に接続された第２外部電極部と、を有し、前記第１トレンチ部と前記第２トレンチ部とが重なっている。
　このように構成されるキャパシタは、例えばシリコン酸化物を基材に用いて、半導体プロセスで形成できる。これにより、半導体プロセスの精度でトレンチの微細化および形状管理ができるので、当該キャパシタの容量密度および耐電圧を向上することができる。また、当該キャパシタは、表裏面電極型のトレンチキャパシタとして構成されるので、トレンチキャパシタを含む表裏面電極型の複合素子を構成するために適している。
　また、前記キャパシタは、前記第２トレンチ部と前記第２外部電極部との間に抵抗成分を有する導体基材を、さらに有してもよい。
　この構成によれば、抵抗成分を有する導体基材によってＣＲスナバ素子として機能する表裏面電極型のトレンチキャパシタが得られる。
　また、前記第１トレンチ部および第２トレンチ部が溝状であり、かつ溝の長手方向を含む面同士で互いに対向していてもよい。
　この構成によれば、溝状の第１および第２トレンチを、溝の長手方向を含む面同士で互いに対向させるので、容量発現部を大面積に形成することができ、容量密度の大きなキャパシタが得られる。
　本発明は、半導体プロセスを用いて容易に形成可能な表裏面電極型のトレンチキャパシタとして、各種の電子機器に広く利用できる。
　　１、２　　キャパシタ
　　３　　複合素子
　　１１、２１　　基材
　　
　　１１ａ、２１ａ、３１ａ　　シリコン基板
　　１２、２２、３２　　第１外部電極部
　　１３、２３、３３　　第２外部電極部
　　１４、２４、３４　　第１導体部
　　１４ａ、２４ａ、３４ａ　　第１トレンチ部
　　１５、２５、３５　　第２導体部
　　１５ａ、２５ａ、３５ａ　　第２トレンチ部
　　１７、２７、３７　　容量発現部
　　２６、３６　　開口
　　３１　　絶縁基材　　
　　３８　　導体基材
　　３９　　抵抗発現部
　　１１１、２１１、３１１、３８１　　第１主面
　　１１２、２１２、３１２、３８２　　第２主面

Claims (4)

  1. 　絶縁体からなり、互いに対向する第１主面と第２主面とを有する基材と、
    　前記基材の前記第１主面に形成された有底の第１トレンチ部と、
    　前記第１トレンチ部内に形成された第１導体部と、
    　前記基材の前記第１主面側に形成され、前記第１導体部に接続された第１外部電極部と、
    　前記基材の前記第２主面に形成された有底の第２トレンチ部と、
    　前記第２トレンチ部内に形成された第２導体部と、
    　前記基材の前記第２主面側に形成され、前記第２導体部に接続された第２外部電極部と、を有し、
    　前記第１トレンチ部と前記第２トレンチ部とが重なっている、
    　キャパシタ。
  2. 　絶縁体からなり、互いに対向する第１主面と第２主面とを有する基材と、
    　前記基材の前記第１主面に形成された有底の第１トレンチ部と、
    　前記基材を貫通するように形成された第２トレンチ部と、
    　前記第１トレンチ部内に形成された第１導体部と、
    　前記基材の前記第１主面側に形成され、前記第１導体部に接続された第１外部電極部と、
    　前記第２トレンチ部内に形成された第２導体部と、
    　前記基材の前記第２主面側に形成され、前記第２導体部に接続された第２外部電極部と、を有し、
    　前記第１トレンチ部と前記第２トレンチ部とが重なっている、
    　キャパシタ。
  3. 　前記第２トレンチ部と前記第２外部電極部との間に抵抗成分を有する導体基材を、さらに有する、
    　請求項２に記載のキャパシタ。
  4. 　前記第１トレンチ部および第２トレンチ部が溝状であり、かつ溝の長手方向を含む面同士で互いに対向している、
    　請求項１から３のいずれか１項に記載のキャパシタ。
PCT/JP2018/041805 2017-11-30 2018-11-12 キャパシタ WO2019107130A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201880053659.XA CN111033656A (zh) 2017-11-30 2018-11-12 电容器
JP2019557119A JP6981476B2 (ja) 2017-11-30 2018-11-12 キャパシタ
DE112018006155.8T DE112018006155T5 (de) 2017-11-30 2018-11-12 Kondensator
US16/781,459 US11605503B2 (en) 2017-11-30 2020-02-04 Front and back electrode trench capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017229930 2017-11-30
JP2017-229930 2017-11-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/781,459 Continuation US11605503B2 (en) 2017-11-30 2020-02-04 Front and back electrode trench capacitor

Publications (1)

Publication Number Publication Date
WO2019107130A1 true WO2019107130A1 (ja) 2019-06-06

Family

ID=66665616

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/041805 WO2019107130A1 (ja) 2017-11-30 2018-11-12 キャパシタ

Country Status (5)

Country Link
US (1) US11605503B2 (ja)
JP (1) JP6981476B2 (ja)
CN (1) CN111033656A (ja)
DE (1) DE112018006155T5 (ja)
WO (1) WO2019107130A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210034492A (ko) * 2019-09-20 2021-03-30 가부시끼가이샤 도시바 콘덴서 및 에칭 방법
KR20210034493A (ko) * 2019-09-20 2021-03-30 가부시끼가이샤 도시바 콘덴서

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411073B2 (en) * 2020-02-26 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234843A (ja) * 2006-03-01 2007-09-13 Fujitsu Ltd 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法
JP2008153618A (ja) * 2006-11-24 2008-07-03 Taiyo Yuden Co Ltd コンデンサ及びコンデンサの製造方法
JP2009515356A (ja) * 2005-11-08 2009-04-09 エヌエックスピー ビー ヴィ 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置
JP2014505354A (ja) * 2010-12-09 2014-02-27 テッセラ，インコーポレイテッド 高密度３次元集積コンデンサ
JP2015111671A (ja) * 2013-11-22 2015-06-18 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ 集積キャパシタおよびそれを製造する方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745968A (en) * 1980-08-29 1982-03-16 Ibm Capacitor with double dielectric unit
DE19854915C2 (de) * 1998-11-27 2002-09-05 Infineon Technologies Ag MOS-Feldeffekttransistor mit Hilfselektrode
JP3967544B2 (ja) * 1999-12-14 2007-08-29 株式会社東芝 Ｍｉｍキャパシタ
US6570210B1 (en) * 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
US6781817B2 (en) * 2000-10-02 2004-08-24 Biosource, Inc. Fringe-field capacitor electrode for electrochemical device
US6532143B2 (en) * 2000-12-29 2003-03-11 Intel Corporation Multiple tier array capacitor
DE10217567A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter Kapazitätsstruktur und Verfahren zu dessen Herstellung
TW541646B (en) * 2002-07-11 2003-07-11 Acer Labs Inc Polar integrated capacitor and method of making same
US7560761B2 (en) * 2006-01-09 2009-07-14 International Business Machines Corporation Semiconductor structure including trench capacitor and trench resistor
JP4907594B2 (ja) * 2007-06-14 2012-03-28 太陽誘電株式会社 コンデンサ及びその製造方法
JP5270124B2 (ja) * 2007-09-03 2013-08-21 ローム株式会社 コンデンサ、および電子部品
JP4493686B2 (ja) * 2007-09-27 2010-06-30 太陽誘電株式会社 コンデンサ及びその製造方法
JP4952937B2 (ja) * 2007-11-30 2012-06-13 Ｔｄｋ株式会社 薄膜コンデンサ及びその製造方法
US7879681B2 (en) * 2008-10-06 2011-02-01 Samsung Electronics Co., Ltd. Methods of fabricating three-dimensional capacitor structures having planar metal-insulator-metal and vertical capacitors therein
US8207592B2 (en) * 2008-11-21 2012-06-26 Xilinx, Inc. Integrated capacitor with array of crosses
JP5460155B2 (ja) * 2009-07-14 2014-04-02 新光電気工業株式会社 キャパシタ及び配線基板
US9941195B2 (en) * 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US8395880B2 (en) * 2010-03-30 2013-03-12 Medtronic, Inc. High density capacitor array patterns
US20130148259A1 (en) 2010-06-30 2013-06-13 Taiyo Yuden Co., Ltd. Capacitor and method of manufacturing same
CN102376780B (zh) * 2010-08-16 2013-09-25 众智光电科技股份有限公司 具有嵌入式高密度电容的硅基座
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US8493708B2 (en) * 2011-02-21 2013-07-23 International Business Machines Corporation Capacitor structure
US8841030B2 (en) * 2012-01-24 2014-09-23 Enovix Corporation Microstructured electrode structures
CN102623184A (zh) * 2012-04-05 2012-08-01 清华大学 基于光刻胶隔膜的微型超级电容及其制作方法
JP6323029B2 (ja) 2014-01-24 2018-05-16 富士通株式会社 コンデンサの製造方法
JP6218660B2 (ja) * 2014-03-28 2017-10-25 太陽誘電株式会社 コンデンサ
WO2016171772A1 (en) * 2015-04-21 2016-10-27 Massachusetts Institute Of Technology Dual trench deep trench-based unreleased mems resonators
KR101811851B1 (ko) * 2016-06-09 2017-12-22 (주)포인트엔지니어링 3차원 커패시터
CN108074739B (zh) * 2017-12-28 2023-07-07 山东芯诺电子科技股份有限公司 立式贴片电容及其制作工艺
CN108281283A (zh) * 2017-12-28 2018-07-13 山东迪电子科技有限公司 立式陶瓷贴片电容的制造工艺及其电容产品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009515356A (ja) * 2005-11-08 2009-04-09 エヌエックスピー ビー ヴィ 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置
JP2007234843A (ja) * 2006-03-01 2007-09-13 Fujitsu Ltd 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法
JP2008153618A (ja) * 2006-11-24 2008-07-03 Taiyo Yuden Co Ltd コンデンサ及びコンデンサの製造方法
JP2014505354A (ja) * 2010-12-09 2014-02-27 テッセラ，インコーポレイテッド 高密度３次元集積コンデンサ
JP2015111671A (ja) * 2013-11-22 2015-06-18 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ 集積キャパシタおよびそれを製造する方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210034492A (ko) * 2019-09-20 2021-03-30 가부시끼가이샤 도시바 콘덴서 및 에칭 방법
KR20210034493A (ko) * 2019-09-20 2021-03-30 가부시끼가이샤 도시바 콘덴서
KR102384494B1 (ko) 2019-09-20 2022-04-12 가부시끼가이샤 도시바 콘덴서 및 에칭 방법
KR102385623B1 (ko) 2019-09-20 2022-04-12 가부시끼가이샤 도시바 콘덴서

Also Published As

Publication number Publication date
CN111033656A (zh) 2020-04-17
JP6981476B2 (ja) 2021-12-15
US11605503B2 (en) 2023-03-14
JPWO2019107130A1 (ja) 2020-04-09
DE112018006155T5 (de) 2020-09-10
US20200176614A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
US11605503B2 (en) Front and back electrode trench capacitor
JP2008258602A (ja) 固体電解コンデンサ及びその製造方法
JP2016535441A (ja) 改良型コンデンサを有する構造
JP5270124B2 (ja) コンデンサ、および電子部品
JP2012079961A (ja) 半導体装置およびその製造方法
JP2010109221A (ja) 半導体装置
JP2016149484A (ja) 積層コンデンサ
JP2016149487A (ja) 積層コンデンサ
JP7230653B2 (ja) 薄膜キャパシタ及び薄膜キャパシタが埋め込まれた多層回路基板
WO2020184517A1 (ja) キャパシタ及びその製造方法
JP2017195321A (ja) チップコンデンサ
JP5029293B2 (ja) ケース入りコンデンサ
JP2016076582A (ja) セラミック電子部品
JP6788847B2 (ja) キャパシタ
JP2019029537A (ja) キャパシタ
US11011315B2 (en) Thin film capacitor, manufacturing method therefor, and multilayer circuit board embedded with thin film capacitor
US10199166B2 (en) Capacitor
JP2016536786A (ja) 多層デバイスおよび多層デバイスを製造するための方法
JP2007317784A (ja) 固体電解コンデンサ
JPWO2021200197A5 (ja)
JP6399270B1 (ja) 薄膜デバイスおよび薄膜デバイスの製造方法
JP6677017B2 (ja) 電子装置
JP2016152300A (ja) コンデンサモジュール
KR20140145427A (ko) 압전 소자용 내부 전극, 이를 포함하는 압전 소자 및 압전 소자 제조 방법
JP2009054681A (ja) 表面実装型コンデンサ及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18882385

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019557119

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18882385

Country of ref document: EP

Kind code of ref document: A1