JP6399270B1 - 薄膜デバイスおよび薄膜デバイスの製造方法 - Google Patents

薄膜デバイスおよび薄膜デバイスの製造方法 Download PDF

Info

Publication number
JP6399270B1
JP6399270B1 JP2018535071A JP2018535071A JP6399270B1 JP 6399270 B1 JP6399270 B1 JP 6399270B1 JP 2018535071 A JP2018535071 A JP 2018535071A JP 2018535071 A JP2018535071 A JP 2018535071A JP 6399270 B1 JP6399270 B1 JP 6399270B1
Authority
JP
Japan
Prior art keywords
electrode
wiring electrode
thin film
layer
film device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018535071A
Other languages
English (en)
Other versions
JPWO2018123926A1 (ja
Inventor
奏子 深堀
奏子 深堀
俊幸 中磯
俊幸 中磯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6399270B1 publication Critical patent/JP6399270B1/ja
Publication of JPWO2018123926A1 publication Critical patent/JPWO2018123926A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)

Abstract

薄膜デバイスの機能を損ねることなく、実装される面側からの見栄えの悪化を抑制する。配線電極(62)は、再配線層の表面に平行な第1主面(612)および第2主面(622)と、第1主面(621)および第2主面(622)を連接する側面(623)とを有する平膜状である。配線電極(62)は銅を含む。端子電極(82)は配線電極(62)の第1主面(621)の第1領域(R1)に形成されており、第1密着層(92)は、銅とは異なる材料からなり、配線電極(62)の第1主面(621)における第1領域(R1)に隣接した第2領域(R2)と、第2領域(R2)に連接する配線電極(62)の側面(623)とを連続的に覆う形状である。

Description

本発明は、銅電極を含む再配線層を備える薄膜デバイスに関する。
従来、再配線層に銅(Cu)電極を用いた薄膜デバイスが各種実用化されている。例えば、特許文献1の薄膜デバイスでは、キャパシタの上面に再配線層が形成されており、この再配線層に銅の配線電極が用いられている。さらに特許文献1の薄膜デバイスでは、配線電極の一部を除き、樹脂絶縁層が形成されており、この樹脂絶縁層で覆われていない箇所に半田バンプが形成されている。
特開2007−81325号公報
しかしながら、特許文献1に記載の薄膜デバイスにおいては、樹脂絶縁層と配線電極の密着性が低く、樹脂絶縁層が水分を通すため、半田バンプのフラックス等に含まれるハロゲンが+極(正極)側の配線電極へ集まり、銅と化合物を形成することがある。すなわち、銅が酸化(腐食)することがある。これにより、例えば、配線電極の電気抵抗が高くなって、薄膜デバイスの機能が低下する虞がある。また、実装される面側から薄膜デバイスを見ると、+極(正極)側の配線電極の銅が変色しているため、見栄えが良くない。
本発明の目的は、薄膜デバイスの機能を損ねることなく、実装される面側からの見栄えの悪化を抑制することである。
この発明の薄膜デバイスは、基板内部または基板上に形成された機能素子と、基板上に形成された再配線層と、再配線層の基板と反対側の表面に形成された端子電極と、第1密着層と、を備える。再配線層は、機能素子と端子電極とを接続する平膜状の配線電極を含む。配線電極は、再配線層の表面に平行な第1主面および第1主面に対向する第2主面を有するとともに、配線電極は、銅を含む材料で形成されている。端子電極は配線電極の第1主面の第1領域に直接的または間接的に接続されている。第1密着層は、不動態を形成する材料からなる。第1密着層は、配線電極に密着され、配線電極の第1主面における第1領域に隣接した第2領域と、該第2領域に連接する配線電極の端部とを連続的に覆う形状である。
この構成では、配線電極の第1主面と側面が第1密着層で連続的に覆われている。このため、半田バンプのフラックスから生成されるハロゲンイオンが配線電極に到達せず、ハロゲンイオンと配線電極の銅との化合物が生成されることが抑制される。
また、この発明の薄膜デバイスでは、第1密着層と端子電極の側面を覆う樹脂絶縁層を備えることが好ましい。
この構成では、絶縁性を保った再配線層が安価で容易に形成でき、配線電極および第1密着層が外部の水分から保護され、信頼性が向上する。
また、この発明の薄膜デバイスでは、樹脂絶縁層は、端子電極の表面外縁部を覆っていることが好ましい。
この構成では、樹脂絶縁層と端子電極の密着性が向上し、この界面を介したフラックスの入り混みが抑制される。
また、この発明の薄膜デバイスでは、配線電極の第2主面に形成された、不動態を形成する材料からなる第2密着層を備えており、第2密着層は、第1密着層と連接している、ことが好ましい。
この構成では、配線電極の第1主面、側面、および第2主面が樹脂絶縁層に覆われるので、配線電極の腐食がより確実に抑制される。また、配線電極の腐食が抑制されることにより、電気抵抗が高くなることを抑制できる。
また、この発明の薄膜デバイスでは、第1密着層と第2密着層は、チタン(Ti)、クロム(Cr)、ニッケル(Ni)、アルミニウム(Al)のうちの少なくとも1種類、または、これらのいずれかを含む化合物のうち少なくとも1種類の材料によって形成されていることが好ましい。
これらの材料は不動態膜を作る、すなわち、酸化物内の酸素拡散速度が遅いため、表面に薄い緻密な酸化膜を形成することにより、元の金属を表面の酸化膜で守り、腐食されにくい特徴を持つ。したがって、これらの材料を用いることにより、配線電極の保護効果が向上する。
また、この発明の薄膜デバイスでは、機能素子は、誘電体層とキャパシタ電極を有する薄膜キャパシタであり、さらに、配線電極は、キャパシタ電極のうち、正極側のキャパシタ電極に電気的に接続されていることが好ましい。
この構成では、配線電極の腐食が発生し易い箇所が、より確実に保護される。また、配線電極の腐食が抑制されることにより、電気抵抗が高くなることを抑制できる。
また、この発明の薄膜デバイスでは、配線電極の端部は、キャパシタ電極のうち、負極側のキャパシタ電極に電気的に接続された他の配線電極に対向していることが好ましい。
この構成では、配線電極の腐食がさらに発生し易い箇所が、より確実に保護される。また、配線電極の腐食が抑制されることにより、電気抵抗が高くなることを抑制できる。
また、この発明の薄膜デバイスの誘電体層は、焼結体であることが好ましい。
この構成では、薄膜デバイスのキャパシタ容量を大きくすることができる。
また、この発明の薄膜デバイスの配線電極は、キャパシタ電極よりも導電率が高い材料で構成されていることが好ましい。
この構成では、伝送損失を低減できる。
また、この発明の薄膜デバイスの配線電極の厚みは、キャパシタ電極よりも厚いことが好ましい。
この構成では、配線電極の導体抵抗を低減できる。
また、この発明の薄膜デバイスの製造方法では、次の工程を有する。この製造方法は、機能素子を有する基板の上面に、配線電極を含む再配線層を形成する工程と、再配線層の基板と反対側の表面の第1領域に、端子電極を形成する工程と、を有する。再配線層を形成する工程は、不動態からなる第2密着層を形成する工程と、第2密着層の表面に、銅を含む材料からなる配線電極を形成することで、第2密着層の表面に配線電極が形成された配線電極形成領域と、第2密着層の表面に配線電極が形成されていない露出領域とを形成する工程と、配線電極における第1領域に隣接する第2領域、配線電極の端部、および、第2密着層の露出領域に連続する、不動態からなる第1密着層を形成する工程と、配線電極に接していない部分の第1密着層と第2密着層とを削除する工程と、を有する。
この製造方法では、第1密着層と第2密着層との不要部の削除が一度に行われるので、製造方法がより簡素化される。
この発明によれば、薄膜デバイスの機能を損ねることなく、実装される面側からの見栄えの悪化を抑制できる。
本発明の第1の実施形態に係る薄膜デバイスの概略構成を示す側面断面図である。 本発明の第1の実施形態に係る薄膜デバイスの概略構成を示す拡大側面断面図である。 本発明の第1の実施形態に係る薄膜デバイスの製造工程を示したフローチャート図である。 (A)、(B)、(C)は、図3に示す薄膜デバイスの製造フローの前半工程の各工程での構成を示した図である。 (A)、(B)、(C)は、図3に示す薄膜デバイスの製造フローの後半工程の各工程での構成を示した図である。 本発明の第2の実施形態に係る薄膜デバイスの概略構成を示す側面断面図である。 本発明の第2の実施形態に係る薄膜デバイスの概略構成を示す拡大側面断面図である。 本発明の第2の実施形態に係る薄膜デバイスの製造工程を示したフローチャート図である。 (A)、(B)、(C)は、図8に示す薄膜デバイスの製造フローの前半工程の各工程での構成を示した図である。 (A)、(B)、(C)は、図8に示す薄膜デバイスの製造フローの後半工程の各工程での構成を示した図である。 本発明の第3の実施形態に係る薄膜デバイスの側面断面図である。 本発明の第4の実施形態に係る薄膜デバイスの概略構成を示す拡大側面断面図である。 本発明の実施形態に係る薄膜デバイスの派生構成を示す拡大側面断面図である。
(第1の実施形態)
本発明の第1の実施形態に係る薄膜デバイスについて、図を参照して説明する。図1は、本発明の第1の実施形態に係る薄膜デバイスの概略構成を示す側面断面図である。図2は、本発明の第1の実施形態に係る薄膜デバイスの概略構成を示す拡大側面断面図である。図3は、本発明の第1の実施形態に係る薄膜デバイスの製造工程を示したフローチャート図である。図4(A)、図4(B)、図4(C)は、図3に示す薄膜デバイスの製造フローの前半工程の各工程での構成を示した図である。図5(A)、図5(B)、図5(C)は、図3に示す薄膜デバイスの製造フローの後半工程の各工程での構成を示した図である。
図1に示すように、薄膜デバイス10は、ベース基板20、キャパシタ層30、絶縁体層41、42、配線電極51、52、61、62、樹脂絶縁層53、樹脂絶縁層71、端子電極81、82、および、第1密着層91、92を備える。薄膜デバイス10はいわゆる薄膜キャパシタのデバイスであって、ベース基板20の上に薄膜プロセスによって、キャパシタ層、および、上述の各構成要素を形成したものである。キャパシタが本発明の「機能素子」に対応する。
ベース基板20は、半導体基板または絶縁性基板である。ベース基板20は、平面視して矩形である。キャパシタ層30は、ベース基板20の表面に形成されている。キャパシタ層30は、複数の第1キャパシタ電極31、複数の第2キャパシタ電極32、複数の誘電体層33を備える。より具体的には、キャパシタ層30は、次の構成からなる。ベース基板20の表面には、密着層として機能する誘電体層33が形成されている。この密着層の表面には、第1キャパシタ電極31、誘電体層33、および、第2キャパシタ電極32が順に形成されている。第1キャパシタ電極31と第2キャパシタ電極32とは、誘電体層33を挟んで対向している。第2キャパシタ電極32の表面には、さらに、誘電体層33が形成されている。以下、この層構造が繰り返されることによって、積層方向に並ぶ複数の第1キャパシタ電極31と複数の第2キャパシタ電極32とがそれぞれに誘電体層33を挟んで対向する。
なお、誘電体層33は、BST等の焼結体によって形成されている。このことによって、誘電体層33のキャパシタ容量を大きくできる。また、誘電体層33を焼結させる工程において、第1キャパシタ電極31と第2キャパシタ電極は、耐酸化性に優れた材質(例えば、Pt)であることが好ましい。
絶縁体層41は、ベース基板20の表面側の略全面を覆う形状である。この際、絶縁体層41は、キャパシタ層30の表面および側面を覆っている。絶縁体層41は、耐湿性保護膜として機能する。これにより、キャパシタ層30は、絶縁体層41とベース基板20とによって全面が覆われ、湿度等の外部環境から保護される。絶縁体層42は、絶縁体層41の表面(ベース基板20に当接する側の面と反対側の面)に形成されている。機能素子は、キャパシタに限るものではなく、ベース基板20上に形成されていてもよく、ベース基板20内に形成されていてもよい。
配線電極51、52は、平膜状であって、絶縁体層42の表面に形成されている。配線電極51、52は、それぞれ複数である。配線電極51は、絶縁体層41、42に形成された複数のコンタクトホール501によって、第1キャパシタ電極31に接続されている。配線電極52は、絶縁体層41、42に形成された複数のコンタクトホール502によって、第2キャパシタ電極32に接続されている。
樹脂絶縁層53は、表面部530と側面部531とからなる。表面部530は、絶縁体層42の表面に形成されており、側面部531は、絶縁体層42の側面、および、絶縁体層41の側面に形成されている。この際、樹脂絶縁層53の表面部530は、配線電極51、52を覆っており、実質的に本発明の再配線層に対応している。すなわち、再配線層は、ベース基板20の上側に形成されている。
図1、図2に示すように、配線電極61は、平膜状であって、樹脂絶縁層53の表面に配置されている。配線電極61は、樹脂絶縁層53に形成されたコンタクトホール601によって、配線電極51に接続されている。
配線電極62は、平膜状であって、樹脂絶縁層53の表面に配置されている。配線電極62は、樹脂絶縁層53に形成されたコンタクトホール602によって、配線電極52に接続されている。
配線電極51、52、樹脂絶縁層53における表面側の部分、配線電極61、62、および、コンタクトホール601、602から構成される箇所が、本発明の「再配線層」に対応する。すなわち、再配線層は、機能素子の上面側に配置されている。
端子電極81は、配線電極61の第1主面(表面)611に形成されている。
第1密着層91は、配線電極61の第1主面(表面)611における端子電極81の形成領域を除く領域と、この第1主面611に連接する配線電極61の側面613とに連続的に形成されている。すなわち、第1密着層91における第1主面611側の部分と側面613側の部分は連通している。
端子電極82は、配線電極62の第1主面(表面)621に形成されている。
第1密着層92は、配線電極62の第1主面(表面)621における端子電極82の形成領域(第1領域R1)を除く第2領域R2と、この第2領域R2に連接する配線電極62の側面623とに連続的に形成されている。この配線電極62における配線電極61に対向する側面623が、本発明の「配線電極の端部」に対応する。すなわち、第1密着層92における第1主面621側の部分と側面623側の部分は連通している。なお、配線電極の端部は、側面623のような平面状な形状以外にも、凹凸を有する形状であっても良い。
図1に示すように、端子電極81には、半田バンプ81Aが形成されており、端子電極82には半田バンプ82Aが形成される。
樹脂絶縁層71は、第1密着層91、92の露出面を覆うように形成されている。
このような構成とすることによって、配線電極61は、端子電極81、第1密着層91に覆われる構造となり、樹脂絶縁層71、および、半田バンプ81Aに対して接しない構造となる。また、配線電極62は、端子電極82、第1密着層92に覆われる構造となり、樹脂絶縁層71、および、半田バンプ82Aと接しない構造となる。
配線電極51、52、61、62は、銅(Cu)で構成されている。なお、配線電極51、52、61、62は、銅(Cu)を主成分とするものであってもよい。第1密着層91、92は、チタン(Ti)で構成されている。なお、第1密着層91、92は、不動態を形成する材料であればよく、チタン(Ti)、クロム(Cr)、ニッケル(Ni)、アルミニウム(Al)の少なくとも1種類の材料、または、これらのいずれかを含む化合物のうち少なくとも1種類の材料によって形成されていることが好ましい。
このような構成において、配線電極62および端子電極82が+極(正極)側の電極であり、配線電極61および端子電極81が−極(負極)側の電極である場合、半田バンプ82Aのフラックス等に含まれるハロゲンは、表面の水分と反応しイオン化した後、水蒸気とともに樹脂絶縁層71を通り、配線電極62の第2領域R2に集まることがある。しかしながら、上述のように、配線電極62の第1主面621の第2領域R2と側面623とを第1密着層92で覆われているため、配線電極62の銅とハロゲンとが化合しない。なお、正極側の配線電極62は、正極側のキャパシタ層30の電極に接続されている。
したがって、配線電極62の酸化(腐食)が抑制される。これにより、配線電極62の第1主面621の第2領域R2における変色を抑制でき、見栄えの悪化を抑制できる。なお、第1密着層92を形成する材料は不動態膜を作る、すなわち、酸化物内の酸素拡散速度が遅いため、表面に薄い緻密な酸化膜を形成することにより、元の金属を表面の酸化膜で守り、腐食されにくい特徴を持つ。このように、腐食されにくい第1密着層92によって配線電極62が覆われているので、配線電極62の保護効果が向上する。また、配線電極62の銅の酸化が抑制されるため、例えば配線電極62の電気抵抗が高くなりにくく、薄膜デバイス10の機能低下を抑制することができる。
一方、上述した通り、従来の第1密着層92が形成されていない構成では、配線電極の銅とハロゲンとが化合してしまい、配線電極の第2領域R2が変色する。なお、ハロゲンイオンは、+極(正極)側の電極に集中する特性を有する。したがって、少なくとも+極(正極)側の電極である配線電極62に、第1密着層92があればよい。
さらに、+極(正極)側の配線電極62と−極(負極)側の配線電極61が近接する場合、これらの間に生じる電界が強くなり、ハロゲンが+極(正極)側の配線電極62に生じ易いが、上述の構成を備えることによって、銅とハロゲンが化合しないので、腐食が抑制される。また、配線電極62の銅の酸化が抑制されるため、例えば配線電極62の電気抵抗が高くなりにくく、薄膜デバイス10の機能低下を抑制することができる。
なお、配線電極62は、焼結体を形成した後に形成することができ、樹脂絶縁層71と接する部分のみ耐酸化性を持たせればよい。したがって、耐酸化性に優れたPtのような材質を用いなくても、第1キャパシタ電極31、第2キャパシタ電極32よりも導体抵抗の小さな材質(例えば、Cu等)の材料を用いて、密着層で覆うことができる。
また、内層電極である、第1キャパシタ電極31、第2キャパシタ電極32は、内部応力低減のために薄く形成されることが好ましい。しかしながら、配線電極62は、応力低減をする必要性が小さいため、第1キャパシタ電極31、第2キャパシタ電極32よりも厚く形成することができる。このことにより、導体抵抗を低減できる。配線電極62が厚くなることにより、配線電極62の端部(側面)で第1密着層92と接する部分が増加する。したがって、配線電極62の端部(側面)も第1密着層92で覆うことが好ましい。
このような構成の薄膜デバイス10は、図3、図4(A)、図4(B)、図4(C)、図5(A)、図5(B)、図5(C)に示す方法によって製造されている。なお、ここでは、配線電極62の周囲の製造工程のみを示す。それ以外の工程は、既知の製造方法によって実現が可能であり、説明は省略する。
まず、図3、図4(A)に示すように、コンタクトホール602が形成された樹脂絶縁層53の表面(絶縁体層41に当接する側の面と反対側の面)に、配線電極60Aを形成する(S101)。配線電極60Aは、Cu(銅)からなる。
次に、図3、図4(B)に示すように、配線電極60Aの第1主面(表面)の第1領域R1に端子電極82を形成する(S102)。端子電極82は、例えば、Ni/Auメッキ層からなる。
次に、図3、図4(C)に示すように、配線電極60Aを部分的に削除して、互いに離間された配線電極61、配線電極62を形成する(S103)。この際、配線電極60Aの削除には、選択性エッチングを用いる。この工程によって、配線電極61の第1主面(表面)611、および、側面613が形成され、同様に、配線電極62の第1主面(表面)621、および、側面623が形成される。そして、配線電極62の第1主面(表面)621における第1領域R1に隣接する領域が、第2領域R2である。
次に、図3、図5(A)に示すように、配線電極61、62の露出面を覆うように、第1密着層90Aを形成する(S104)。
第1密着層90Aを形成することにより、端子電極82が形成されている部分(第1領域R1)を除く配線電極62の第1主面621(第2領域R2に対応する)、配線電極62の第2主面622、および、配線電極62の側面623は、第1密着層90Aによって覆われる。配線電極61も、配線電極62と同様に、第1密着層90Aによって覆われる。
次に、図3、図5(B)に示すように、配線電極61、62の間に形成されている、第1密着層90Aを削除する(S105)。これにより、配線電極61を覆う第1密着層91が形成される。
次に、図3、図5(C)に示すように、第1密着層91、92、樹脂絶縁層53の露出面に、樹脂絶縁層71を形成する(S106)。
このような製造方法を用いることによって、上述の構成の薄膜デバイス10を製造できる。
(第2の実施形態)
本発明の第2の実施形態に係る薄膜デバイスについて、図を参照して説明する。図6は、本発明の第2の実施形態に係る薄膜デバイスの概略構成を示す側面断面図である。図7は、本発明の第2の実施形態に係る薄膜デバイスの概略構成を示す拡大側面断面図である。図8は、本発明の第2の実施形態に係る薄膜デバイスの製造工程を示したフローチャート図である。図9(A)、図9(B)、図9(C)は、図8に示す薄膜デバイスの製造フローの前半工程の各工程での構成を示した図である。図10(A)、図10(B)、図10(C)は、図8に示す薄膜デバイスの製造フローの後半工程の各工程での構成を示した図である。
図6に示すように、本実施形態の薄膜デバイス10Aは、第1の実施形態に係る薄膜デバイス10に対して、第2密着層93、94を追加した点において異なる。薄膜デバイス10Aの他の構成は、薄膜デバイス10と同様であり、同様の箇所の説明は省略する。
図6、図7に示すように、配線電極61は、平膜状であって、樹脂絶縁層53の表面に対して、第2密着層93を介して配置されている。言い換えれば、第2密着層93は、樹脂絶縁層53の表面に形成されており、配線電極61の第2主面(裏面)612に当接している。配線電極61(第2密着層93)は、樹脂絶縁層53に形成されたコンタクトホール601によって、配線電極51に接続されている。
配線電極62は、平膜状であって、樹脂絶縁層53の表面に対して、第2密着層94を介して配置されている。言い換えれば、第2密着層94は、樹脂絶縁層53の表面に形成されており、配線電極62の第2主面(裏面)622に当接している。配線電極62(第2密着層94)は、樹脂絶縁層53に形成されたコンタクトホール602によって、配線電極52に接続されている。
第1密着層91における第1主面611側の部分と側面613側の部分は連通している。さらに、第1密着層91は、第2密着層93に連接している。
第1密着層92における第1主面621側の部分と側面623側の部分は連通している。さらに、第1密着層92は、第2密着層94に連接している。第1密着層92は、配線電極62に密着しており、第2密着層94にも密着している。
図6に示すように、端子電極81には、半田バンプ81Aが形成されており、端子電極82には半田バンプ82Aが形成される。
樹脂絶縁層71は、第1密着層91、92、および、第2密着層93、94の露出面を覆うように形成されている。
このような構成とすることによって、配線電極61は、端子電極81、第1密着層91、および第2密着層93に覆われる構造となり、樹脂絶縁層71、および、半田バンプ81Aに対して接しない構造となる。また、配線電極62は、端子電極82、第1密着層92、第2密着層94に覆われる構造となり、樹脂絶縁層71、および、半田バンプ82Aと接しない構造となる。
第1の実施形態と同様に配線電極51、52、61、62は、銅(Cu)で構成されている。なお、配線電極51、52、61、62は、銅(Cu)を主成分とするものであってもよい。第1密着層91、92、第2密着層93、94は、チタン(Ti)で構成されている。なお、第1密着層91、92、第2密着層93、94は、不動態を形成する材料であればよく、チタン(Ti)、クロム(Cr)、ニッケル(Ni)、アルミニウム(Al)の少なくとも1種類の材料、または、これらのいずれかを含む化合物のうち少なくとも1種類の材料によって形成されていることが好ましい。
さらに、+極(正極)側の配線電極62と−極(負極)側の配線電極61が近接する場合、これらの間に生じる電界が強くなり、ハロゲンが+極(正極)側の配線電極62に生じ易いが、上述の構成を備えることによって、銅とハロゲンが化合しないので、腐食が抑制される。
また、本実施形態では、第1密着層92とともに第2密着層94を備えることで、配線電極62が樹脂絶縁層71と樹脂絶縁層53との両方に接しないので、配線電極62の酸化(腐食)をより確実に抑制できる。また、配線電極62の銅の酸化が抑制されるため、例えば配線電極62の電気抵抗が高くなりにくく、薄膜デバイス10Aの機能低下を抑制することができる。
さらに、第2密着層93、94が形成されていることによって、第1の実施形態と比較し、下面への酸化(腐食)が抑制され、配線電極61、62と樹脂絶縁層53との密着性が向上する。
このような構成の薄膜デバイス10Aは、図8、図9(A)、図9(B)、図9(C)、図10(A)、図10(B)、図10(C)示す方法によって製造されている。なお、ここでは、配線電極62の周囲の製造工程のみを示す。それ以外の工程は、既知の製造方法によって実現が可能であり、説明は省略する。
まず、図8、図9(A)に示すように、コンタクトホール602が形成された樹脂絶縁層53の表面(絶縁体層41に当接する側の面と反対側の面)に、第2密着層90Bを形成する(S201)。第2密着層90Bは、例えば、Ti(チタン)からなる。そして、この第2密着層90Bの表面に、配線電極60Aを形成する(S202)。配線電極60Aは、Cu(銅)からなる。
次に、図8、図9(B)に示すように、配線電極60Aの第1主面(表面)の第1領域R1に端子電極82を形成する(S203)。端子電極82は、例えば、Ni/Auメッキ層からなる。
次に、図8、図9(C)に示すように、配線電極60Aを部分的に削除して、互いに離間された配線電極61、配線電極62を形成する(S204)。すなわち、第2密着層の表面に配線電極形成領域と第2密着層の露出領域とを形成する。この際、配線電極60Aの削除には、選択性エッチングを用い、配線電極60Aを削除し、第2密着層90Bを削除しない溶剤を用いればよい。この工程によって、配線電極61の第1主面(表面)611、第2主面(裏面)612、および、側面613が形成され、同様に、配線電極62の第1主面(表面)621、第2主面(裏面)622、および、側面623が形成される。そして、配線電極62の第1主面(表面)621における第1領域R1に隣接する領域が、第2領域R2である。
次に、図8、図10(A)に示すように、配線電極61、62の露出面と第2密着層90Bの露出面とを覆うように、第1密着層90Aを形成する(S205)。
第1密着層90A、および、第2密着層90Bを形成することにより、端子電極82が形成されている部分(第1領域R1)を除く配線電極62の第1主面621(第2領域R2に対応する)、配線電極62の第2主面622、および、配線電極62の側面623は、第1密着層90A、および、第2密着層90Bによって覆われる。配線電極61も、配線電極62と同様に、第1密着層90A、および、第2密着層90Bによって覆われる。
また、配線電極61と配線電極62の間の部分は、第1密着層90Aおよび第2密着層90Bの積層膜となる。
次に、図8、図10(B)に示すように、配線電極61、62の間に形成されている、第1密着層90Aおよび第2密着層90Bを削除する(S206)。これにより、配線電極61を覆う第1密着層91および第2密着層93と、配線電極62を覆う第1密着層92および第2密着層94と、が形成される。
次に、図8、図10(C)に示すように、第1密着層91、92、第2密着層93、94、樹脂絶縁層53の露出面に、樹脂絶縁層71を形成する(S207)。
このような製造方法を用いることによって、上述の構成の薄膜デバイス10Aを製造できる。さらに、第1密着層90Aおよび第2密着層90Bを同じ材料とすることによって、第1密着層91、92、第2密着層93、94を一工程で形成することができ、製造工程を簡素化できる。
(第3の実施形態)
次に、本発明の第3の実施形態に係る薄膜デバイスについて説明する。図11は、本発明の第3の実施形態に係る薄膜デバイスの側面断面図である。
図11に示すように、本実施形態の薄膜デバイス10Bは、第1の実施形態に係る薄膜デバイス10に対して、第2密着層93、94、第3密着層95、および、第4密着層96を追加した点において異なる。薄膜デバイス10Bの他の構成は、薄膜デバイス10と同様であり、同様の箇所の説明は省略する。
第3密着層95は、配線電極51を覆っている。また、第4密着層96は、配線電極52を覆っている。
配線電極62が+極(正極)側の配線電極である場合、半田バンプ81Aのフラックスから生成されたハロゲンイオンは、樹脂絶縁層71のみでなく樹脂絶縁層53をも通ることが考えられる。しかしながら、配線電極52を第4密着層96で覆うことにより、配線電極52は、樹脂絶縁層53と接しない構造となる。したがって、配線電極52の銅とハロゲンとが化合せず、配線電極52の腐食が抑制される。
また、配線電極52の銅の酸化が抑制されるため、例えば配線電極52の電気抵抗が高くなりにくく、薄膜デバイス10Bの機能低下を抑制することができる。同様に、配線電極62の銅の酸化が抑制されるため、例えば配線電極62の電気抵抗が高くなりにくく、薄膜デバイス10Bの機能低下を抑制することができる。
この構成により、薄膜デバイス10Bは、第1の実施形態に係る薄膜デバイス10と同様の作用効果を有し、再配線層のさらに内部の配線電極の腐食も抑制できる。
(第4の実施形態)
次に、本発明の第4の実施形態に係る薄膜デバイスについて説明する。図12は、本発明の第4の実施形態に係る薄膜デバイスの概略構成を示す拡大側面断面図である。
図12に示すように、本実施形態の薄膜デバイス10Cは、第1の実施形態に係る薄膜デバイス10に対して、第2密着層93、94を追加した点、および、樹脂絶縁層71Cの形状において異なる。薄膜デバイス10Cの他の構成は、薄膜デバイス10と同様であり、同様の箇所の説明は省略する。
樹脂絶縁層71Cは、端子電極82の表面(配線電極62に当接する側の面と反対側の面)の一部(表面外縁部)を覆っている。なお、図示しないが、端子電極81の表面の一部(表面外縁部)も覆っている。
端子電極82の表面の一部(表面外縁部)が樹脂絶縁層71Cによって覆われていることにより、端子電極82の表面の角が樹脂絶縁層71Cに覆われ、樹脂絶縁層71Cと端子電極82との密着性が向上する。これにより、信頼性が向上する。また、端子電極82の表面の角が樹脂絶縁層71Cで覆われることによって、樹脂絶縁層71Cと端子電極82との界面を介した、水およびハロゲンの浸入が抑制され、上述の腐食をさらに抑制できる。
また、樹脂絶縁層71Cは、本願の作用効果を得るためだけであれば、省略は可能であるが、配線電極61、62、第1密着層91、92等を外部環境から保護でき、信頼性が向上する。
また、上述の説明では、配線電極62に端子電極82が直接的に接続される態様を示したが、図13に示すように、端子電極82は、配線電極62に間接的に接続されていてもよい。図13は、本発明の実施形態に係る薄膜デバイスの派生構成を示す拡大側面断面図である。図13に示すように、薄膜デバイス10Dの端子電極82は、補助電極820およびコンタクトホール610を介して、配線電極62に接続されている。補助電極820は、配線電極62よりも腐食され難い材料からなる。このような構成であっても、上述の作用効果を実現できる。
10、10A、10B、10C、10D:薄膜デバイス
20:ベース基板
30:キャパシタ層
31:第1キャパシタ電極
32:第2キャパシタ電極
33:誘電体層
41、42:絶縁体層
51、52:配線電極
53:樹脂絶縁層
60A、61、62:配線電極
71、71C:樹脂絶縁層
81、82:端子電極
81A、82A:半田バンプ
90A、91、92:第1密着層
90B、93、94:第2密着層
95:第3密着層
96:第4密着層
501、502、601、602、610:コンタクトホール
530:表面部
531:側面部
611、621:第1主面
612、622:第2主面
613、623:側面
820:補助電極
R1:第1領域
R2:第2領域

Claims (11)

  1. 基板内部または基板上に形成された機能素子と、
    前記基板上に形成された再配線層と、
    前記再配線層の前記基板と反対側の表面に形成された端子電極と、
    第1密着層と、を備え、
    前記再配線層は、前記機能素子と前記端子電極とを接続する平膜状の配線電極を含み、
    前記配線電極は、前記再配線層の表面に平行な第1主面および前記第1主面に対向する第2主面を有するとともに、前記配線電極は、銅を含む材料で形成され、
    前記端子電極は前記配線電極の前記第1主面の第1領域に直接的または間接的に接続されており、
    前記第1密着層は、不動態を形成する材料からなり、前記配線電極に密着され、前記配線電極の前記第1主面における前記第1領域に隣接した第2領域と、該第2領域に連接する前記配線電極の端部とを連続的に覆う形状である、
    薄膜デバイス。
  2. 前記第1密着層と前記端子電極の側面を覆う樹脂絶縁層を備える、
    請求項1に記載の薄膜デバイス。
  3. 前記樹脂絶縁層は、前記端子電極の表面外縁部を覆っている、
    請求項2に記載の薄膜デバイス。
  4. 前記配線電極の前記第2主面に形成された、不動態を形成する材料からなる第2密着層を備え、
    前記第2密着層は、前記第1密着層と連接している、
    請求項1乃至請求項3のいずれかに記載の薄膜デバイス。
  5. 前記第1密着層および前記第2密着層は、
    チタン、クロム、ニッケル、アルミニウムの少なくとも1種類の材料、または、これらのいずれかを含む化合物のうち少なくとも1種類の材料によって形成されている、
    請求項4に記載の薄膜デバイス。
  6. 前記機能素子は、誘電体層とキャパシタ電極を有する薄膜キャパシタであり、
    前記配線電極は、前記キャパシタ電極のうち、正極側のキャパシタ電極に電気的に接続されている、
    請求項1乃至請求項5のいずれかに記載の薄膜デバイス。
  7. 前記配線電極の前記端部は、前記キャパシタ電極のうち、負極側のキャパシタ電極に電気的に接続された他の配線電極に対向している、請求項6に記載の薄膜デバイス。
  8. 前記誘電体層は、焼結体である、請求項6に記載の薄膜デバイス。
  9. 前記配線電極は、前記キャパシタ電極よりも導電率が高い材料で構成されている、請求項6に記載の薄膜デバイス。
  10. 前記配線電極の厚みは、前記キャパシタ電極よりも厚い、請求項6に記載の薄膜デバイス。
  11. 機能素子を有する基板の上面に、配線電極を含む再配線層を形成する工程と、
    前記再配線層の前記基板と反対側の表面の第1領域に、端子電極を形成する工程と、
    を有する、薄膜デバイスの製造方法であって、
    前記再配線層を形成する工程は、
    不動態からなる第2密着層を形成する工程と、
    前記第2密着層の表面に、銅を含む材料からなる配線電極を形成することで、前記第2密着層の表面に配線電極が形成された配線電極形成領域と、前記第2密着層の表面に配線電極が形成されていない露出領域とを形成する工程と、
    前記配線電極における前記第1領域に隣接する第2領域、前記配線電極の端部、および、前記第2密着層の前記露出領域に連続する、不動態からなる第1密着層を形成する工程と、
    前記配線電極に接していない部分の前記第1密着層と前記第2密着層とを削除する工程と、
    を有する、
    薄膜デバイスの製造方法。
JP2018535071A 2016-12-28 2017-12-25 薄膜デバイスおよび薄膜デバイスの製造方法 Active JP6399270B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016254714 2016-12-28
JP2016254714 2016-12-28
PCT/JP2017/046315 WO2018123926A1 (ja) 2016-12-28 2017-12-25 薄膜デバイスおよび薄膜デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP6399270B1 true JP6399270B1 (ja) 2018-10-03
JPWO2018123926A1 JPWO2018123926A1 (ja) 2018-12-27

Family

ID=62707586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018535071A Active JP6399270B1 (ja) 2016-12-28 2017-12-25 薄膜デバイスおよび薄膜デバイスの製造方法

Country Status (4)

Country Link
US (1) US11587734B2 (ja)
JP (1) JP6399270B1 (ja)
CN (1) CN209015904U (ja)
WO (1) WO2018123926A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210020587A1 (en) * 2019-06-11 2021-01-21 Skyworks Solutions, Inc. Moisture barrier for metal insulator metal capacitors and integrated circuit having the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057291A (ja) * 2000-08-11 2002-02-22 Iep Technologies:Kk 半導体装置および半導体装置の製造方法
JP2007081325A (ja) * 2005-09-16 2007-03-29 Murata Mfg Co Ltd 薄膜キャパシタ
JP2014090077A (ja) * 2012-10-30 2014-05-15 Murata Mfg Co Ltd 薄膜キャパシタおよびその製造方法
JP2014167988A (ja) * 2013-02-28 2014-09-11 Murata Mfg Co Ltd 半導体装置
JP2016213254A (ja) * 2015-04-30 2016-12-15 富士通株式会社 配線構造及びその製造方法、並びに半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000044043A1 (fr) * 1999-01-22 2000-07-27 Hitachi, Ltd. Dispositif a semi-conducteurs et son procede de fabrication
JP3838827B2 (ja) 1999-10-05 2006-10-25 新光電気工業株式会社 薄膜コンデンサ素子及びプリント回路基板の製造方法
US6847066B2 (en) 2000-08-11 2005-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
JP4674606B2 (ja) * 2005-10-18 2011-04-20 株式会社村田製作所 薄膜キャパシタ
TWI423282B (zh) * 2005-12-22 2014-01-11 Ngk Spark Plug Co 電容器與配線板及其製造方法
US7365412B2 (en) * 2006-04-12 2008-04-29 International Business Machines Corporation Vertical parallel plate capacitor using spacer shaped electrodes and method for fabrication thereof
JP5245360B2 (ja) * 2007-11-05 2013-07-24 富士通セミコンダクター株式会社 半導体装置の検査方法
JP5376186B2 (ja) * 2010-09-13 2013-12-25 株式会社村田製作所 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法
EP3128544B1 (en) * 2014-04-03 2021-01-20 Murata Manufacturing Co., Ltd. Variable capacitance device and production method therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057291A (ja) * 2000-08-11 2002-02-22 Iep Technologies:Kk 半導体装置および半導体装置の製造方法
JP2007081325A (ja) * 2005-09-16 2007-03-29 Murata Mfg Co Ltd 薄膜キャパシタ
JP2014090077A (ja) * 2012-10-30 2014-05-15 Murata Mfg Co Ltd 薄膜キャパシタおよびその製造方法
JP2014167988A (ja) * 2013-02-28 2014-09-11 Murata Mfg Co Ltd 半導体装置
JP2016213254A (ja) * 2015-04-30 2016-12-15 富士通株式会社 配線構造及びその製造方法、並びに半導体装置

Also Published As

Publication number Publication date
WO2018123926A1 (ja) 2018-07-05
US11587734B2 (en) 2023-02-21
US20190122822A1 (en) 2019-04-25
CN209015904U (zh) 2019-06-21
JPWO2018123926A1 (ja) 2018-12-27

Similar Documents

Publication Publication Date Title
JP7358692B2 (ja) キャパシタ部品及びキャパシタ部品の製造方法
JP6489202B2 (ja) キャパシタ
JPWO2007080852A1 (ja) 積層コンデンサ
JP2011192968A (ja) コンデンサ及びその製造方法
WO2012036017A1 (ja) 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法
JP2001210545A (ja) チップ型電子部品及びチップ型コンデンサ
JP5299158B2 (ja) 誘電体薄膜素子
JP6731777B2 (ja) チップコンデンサ
JP2009010114A (ja) 誘電体薄膜キャパシタ
JP6399270B1 (ja) 薄膜デバイスおよび薄膜デバイスの製造方法
JP6795327B2 (ja) チップコンデンサ
JP2008258315A (ja) トランジスタ
JP6788847B2 (ja) キャパシタ
JP2023174895A (ja) 半導体素子および半導体装置
JP2022104205A (ja) 電子部品
TWI469158B (zh) 過電流保護元件
CN109196610B (zh) 薄膜器件以及薄膜器件的制造方法
JP6677017B2 (ja) 電子装置
JP2008021774A (ja) チップ形固体電解コンデンサ及びその製造方法
US11315708B1 (en) Chip resistor
US20230230742A1 (en) Multilayer coil component
WO2020080291A1 (ja) トレンチキャパシタおよびトレンチキャパシタの製造方法
JP2017079237A (ja) 半導体装置
JP4206293B2 (ja) 薄膜コンデンサおよびそれを用いたコンデンサ基板
JP6641935B2 (ja) 電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180704

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180704

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180820

R150 Certificate of patent or registration of utility model

Ref document number: 6399270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150