WO2012036017A1 - 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法 - Google Patents
誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法 Download PDFInfo
- Publication number
- WO2012036017A1 WO2012036017A1 PCT/JP2011/070219 JP2011070219W WO2012036017A1 WO 2012036017 A1 WO2012036017 A1 WO 2012036017A1 JP 2011070219 W JP2011070219 W JP 2011070219W WO 2012036017 A1 WO2012036017 A1 WO 2012036017A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- thin film
- surface metal
- wiring
- film element
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 115
- 239000002184 metal Substances 0.000 claims abstract description 115
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000007747 plating Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 425
- 239000011241 protective layer Substances 0.000 claims description 73
- 239000003990 capacitor Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 11
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 20
- 230000000052 comparative effect Effects 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 230000035882 stress Effects 0.000 description 7
- 238000000059 patterning Methods 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 230000002040 relaxant effect Effects 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000000224 chemical solution deposition Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 150000002902 organometallic compounds Chemical class 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
- H01L23/53261—Refractory-metal alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
耐湿性の高い誘電体薄膜素子を提供する。 誘電体薄膜素子１０は、誘電体層２２と、誘電体層２２の上下面に形成されている一対の電極層２１、２３と、を有する容量部２０と、容量部２０を覆うように形成されている保護層３０と、保護層３０の上面まで引き出されている一対の配線層４１、４２と、表面金属層と、配線層４１、４２と電気的に接続されるように形成されている外部電極４７、４８と、を備えている。そして、表面金属層は、第１の表面金属層４３、４４と、第２の表面金属層４５、４６と、を有しており、第１の表面金属層４３、４４は、配線層４１、４２の開口部３３、３４の内面に沿った部分を覆うようにめっき法により形成されており、第２の表面金属層４５、４６は真空薄膜法により形成されており、第１の表面金属層４３、４４の端部は第２の表面金属層４５、４６の端部と接していることを特徴としている。
Description
本発明は誘電体薄膜素子に関する。また、誘電体薄膜素子を備えるアンチヒューズ素子に関する。また、誘電体薄膜素子の製造方法に関する。
近年、薄膜コンデンサやアンチヒューズ素子等に用いられる誘電体薄膜素子の研究が盛んになってきている。従来の誘電体薄膜素子として、例えば、特許文献１に記載のものが知られている。この誘電体薄膜素子は、図１６のように、下部電極層１０２と、誘電体層１０３と、上部電極層１０４と、保護層１０５と、配線層１０７－１、１０７－２と、を備えている。下部電極層１０２、誘電体層１０３、上部電極層１０４は、基板１０１上に順次形成されている。また、保護層１０５は、下部電極層１０２、誘電体層１０３、上部電極層１０４を覆うように形成されている。また、配線層１０７－１は、下部電極層１０２から保護層１０５上へ引き出されるように形成されている。そして、配線層１０７－２は、上部電極層１０４から保護層１０５上へ引き出されるように形成されている。
特許文献１の誘電体薄膜素子では、配線層１０７－１、１０７－２が下部電極層１０２、上部電極層１０４とそれぞれ接している部分の面積が小さい。そのため、外部から応力が配線層１０７－１、１０７－２に加わると、配線層１０７－１、１０７－２が下部電極層１０２、上部電極層１０４から剥離しやすいという問題があった。また、配線層１０７－１、１０７－２は表面が露出した状態であり、酸化、腐食しやすいという問題があった。これらの問題は、いずれも誘電体薄膜素子の耐湿性低下の原因となる。
本発明の目的は、かかる課題に鑑みてなされたものであり、配線層に加わる応力を緩和し、かつ、配線層の酸化や腐食を抑えることにより、耐湿性の高い誘電体薄膜素子を提供することである。
本発明に係る誘電体薄膜素子は、誘電体層と、前記誘電体層の上下面に形成されている一対の電極層と、を有する容量部と、前記容量部を覆うように形成されている保護層と、前記保護層を貫通して前記電極層のそれぞれの表面が露出するように形成されている開口部の内面に沿って形成され、前記電極層のそれぞれと接しており、前記保護層の上面まで引き出されている一対の配線層と、前記配線層の表面上に形成されている表面金属層と、前記配線層の前記保護層の上面まで引き出されている部分の、前記保護層と接する面とは異なる面側に、前記配線層と電気的に接続されるように形成されている外部電極と、を備え、前記表面金属層は、少なくとも、前記配線層の前記開口部の内面に沿った部分を覆う第１の表面金属層と、前記保護層の上面に形成され、前記第１の表面金属層の端部と接する第２の表面金属層と、を有し、前記第１の表面金属層はめっき膜であり、前記第２の表面金属層は真空薄膜法による膜であることを特徴としている。
また、本発明に係る誘電体薄膜素子では、前記第１の表面金属層は、前記配線層の前記保護層の上面まで引き出されている部分の表面上にも形成されていることが好ましい。
また、本発明に係る誘電体薄膜素子では、前記第１の表面金属層の材質はＮｉを主成分とすることが好ましい。
また、本発明に係る誘電体薄膜素子では、前記第２の表面金属層の材質はＴｉ又はＣｒ、あるいはＮｉとＣｒの合金を主成分とすることが好ましい。
また、本発明に係る誘電体薄膜素子では、前記配線層は複数層の構造であり、前記配線層の最下層の材質が前記第２の表面金属層と同じであることが好ましい。
また、本発明は、上記に記載の誘電体薄膜素子を備えるアンチヒューズ素子にも向けられる。
また、本発明は、以下のように構成した誘電体薄膜素子の製造方法を提供する。
本発明に係る誘電体薄膜素子の製造方法は、誘電体層と、前記誘電体層の上下面に形成されている一対の電極層と、を有する容量部を形成する工程と、前記容量部を覆うように保護層を形成する工程と、前記保護層を貫通して前記電極層のそれぞれの表面が露出するように開口部を形成する工程と、前記電極層のそれぞれと接し、前記保護層の上面まで引き出されるように、前記開口部の内面に沿って一対の配線層を形成する工程と、前記配線層の表面上に真空薄膜法により第２の表面金属層を形成する工程と、前記第２の表面金属層における前記開口部の内面に沿った部分を少なくとも除去する工程と、前記第２の表面金属層を除去した部分にめっき法により第１の表面金属層を形成する工程と、を備えることを特徴としている。
また、本発明に係る誘電体薄膜素子の製造方法では、前記配線層は真空薄膜法により形成することが好ましい。
本発明の誘電体薄膜素子では、第１の表面金属層と第２の表面金属層とが、配線層の表面上に形成されることにより、配線層の腐食や酸化を抑える役割を有する。特に、前記開口部の内面に沿った部分を覆う第１の表面金属層がめっき膜であるので、前記配線層の前記電極層からの剥離を効果的に防ぐことができる。
また、本発明の誘電体薄膜素子では、表面金属層が、めっき膜である上述の第１の表面金属層と、真空薄膜法による膜である第２の表面金属層と、を少なくとも有し、互いの端部が接していることにより、外部電極から配線層を通じて電極層に伝搬する応力を緩和することができる。
以上により、耐湿性の高い誘電体薄膜素子を得ることができる。
以下において、本発明を実施するための形態について説明する。
図１は本発明に係る誘電体薄膜素子１０の平面図である。また、図２は、図１のＡ－Ａ断面図である。なお、図１～図９は分かりやすいように模式的に記載している。
誘電体薄膜素子１０は、基板１１上に、例えば薄膜形成プロセスを用いて形成される。基板１１の例としては、Ｓｉ単結晶基板（以下「Ｓｉ基板」という。）が挙げられる。また、基板１１の表面には酸化物層１２が形成されていることが好ましい。酸化物層１２は、例えば基板１１を熱処理することによって形成される。
酸化物層１２の上には、密着層１３、下部電極層２１、誘電体層２２、上部電極層２３、無機絶縁層２４が順次積層されている。容量部２０は、下部電極層２１と、誘電体層２２と、上部電極層２３と、を有する。
密着層１３は、酸化物層１２と下部電極層２１との密着性を確保するために形成されている。密着層１３と誘電体層２２の材質とが同一の場合には、製造が簡単になる。
誘電体層２２に用いられる誘電体材料の例としては、（Ｂａ，Ｓｒ）ＴｉＯ3（以下「ＢＳＴ」という。）が挙げられる。
下部電極層２１は誘電体層２２の下面に形成されている。また、上部電極層２３は誘電体層２２の上面に形成されている。下部電極層２１及び上部電極層２３には、導電性を有する金属材料が用いられる。具体的には、導電性が良好で耐酸化性に優れた高融点の貴金属が好ましい。貴金属の例としては、ＡｕやＰｔが挙げられる。
無機保護層２４は上部電極層２３の上面に設けられている。無機絶縁層２４は、例えば上部電極層２３と保護層３０との密着性を向上させるために設けられている。無機絶縁層２４と誘電体層２２の材質とが同一の場合には、製造が簡単になる。
保護層３０は、密着層１３と容量部２０と無機絶縁層２４とを覆うように形成されている。保護層３０は、例えば容量部２０への水分の浸入を防ぐために形成される。本実施形態において、保護層３０は無機保護層３１と、有機保護層３２と、を有する。無機保護層３１の材質の例としては、ＳｉＮx、ＳｉＯ2、Ａｌ2Ｏ3、ＴｉＯ2が挙げられる。また、有機保護層３２の材質の例としては、ポリイミド樹脂やエポキシ樹脂が挙げられる。
開口部３３、３４は、保護層３０を貫通して、それぞれ下部電極層２１、上部電極層２３の表面が露出するように形成されている。そして、配線層４１、４２は、開口部３３、３４の内面に沿って形成され、それぞれ下部電極層２１、上部電極層２３と接している。そして、配線層４１、４２は保護層３０の上面まで引き出されている。配線層４１、４２は、例えば配線密着層と配線金属層の二層構造で構成されている（図示しない）。配線密着層は二層構造の下層であり、配線金属層は二層構造の上層である。配線密着層は、下地との密着性を確保するために形成される。配線密着層の材質の例としては、Ｔｉが挙げられる。また、配線金属層は、配線層の電気伝導性を確保するために形成される。配線金属層の材質の例としては、Ｃｕが挙げられる。配線密着層と後述する第２の表面金属層４５、４６とが同じ材質であれば、低コストで製造可能であり、好ましい。
配線層４１、４２の表面上には表面金属層が形成されており、表面金属層は、それぞれ、第１の表面金属層４３、４４と、第２の表面金属層４５、４６と、を有している。第１の表面金属層４３、４４と第２の表面金属層４５、４６とは、配線層４１、４２の表面上に形成されることにより、配線層４１、４２の腐食や酸化を抑える役割を有する。
外部電極４７は、配線層４１の保護層３０の上面まで引き出されている部分の、保護層３０と接する面とは異なる面側に、配線層４１と電気的に接続されるように形成されている。また、外部電極４８は、配線層４２の保護層３０の上面まで引き出されている部分の、保護層３０と接する面とは異なる面側に、配線層４２と電気的に接続されるように形成されている。
有機絶縁層５１は、保護層３０と、配線層４１、４２と、第１の表面金属層４３、４４と、第２の表面金属層４５、４６と、を覆うように、かつ、外部電極４７、４８が露出するように、形成されている。有機絶縁層５１の材質の例としては、ポリイミド樹脂やエポキシ樹脂が挙げられる。
本実施形態においては、第１の表面金属層４３、４４は、配線層４１、４２の開口部３３、３４の内面に沿った部分を覆うようにめっき膜で形成されている。そのため、配線層４１、４２の電極層からの剥離を効果的に防ぐことができる。特に、本実施形態においては、開口部３３、３４は側面と底面を有しており、この側面と底面の境界に応力が集中する。そのため、少なくとも側面と底面の境界に対応する部分に第１の表面金属層４３、４４が形成されていればよい。
第１の表面金属層４３、４４の材質はＮｉを主成分としていることが好ましい。この場合、上述の効果が顕著であるためである。
また、第１の表面金属層４３、４４は、電解めっき法で形成されることが好ましい。この場合、低コストで製造可能であるためである。
第２の表面金属層４５、４６は真空薄膜法による膜である。本明細書において、真空薄膜法とは、蒸着法、スパッタリング法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；有機金属気相成長法）等、真空中で成膜する方法を指す。第２の表面金属層４５、４６は、保護層３０の上面に位置する配線層４１、４２の表面上に形成されており、かつ、外部電極４７、４８と接している。すなわち、外部電極４７、４８から伝搬した応力が、第２の表面金属層４５、４６、第１の表面金属層４３、４４、を介して開口部３３、３４に達しようとするとき、この応力が、第２の表面金属層４５、４６と第１の表面金属層４３、４４との連接部分において大きく緩和されるわけである。
第２の表面金属層４５、４６の材質は、Ｔｉ又はＣｒ、あるいはＮｉとＣｒの合金を主成分としていることが好ましい。これらの材料は、第２の表面金属層４５、４６の表面上に酸化物層を形成する。そのため、配線層４１、４２の酸化や腐食をより効果的に抑えることが可能である。
第１の表面金属層４３、４４は、配線層４１、４２の保護層３０の上面まで引き出されている部分の表面上にも形成されていることが好ましい。この場合、第１の表面金属層４３、４４の端部と第２の表面金属層４５、４６の端部とが、配線層４１、４２の保護層３０の上面で接することになる。この場合、応力を緩和する効果がより大きくなる。また、第１の表面金属層４３、４４の端部と第２の表面金属層４５、４６の端部とが、開口部４３、４４の近傍で接していると、応力を緩和する効果がさらに大きくなる。
また、本発明は、上記の誘電体薄膜素子を備えるアンチヒューズ素子にも向けられる。アンチヒューズ素子は、一定値以上の電圧が印加されると短絡し、電流が流れる機能を有する電子部品である。本実施形態の場合には、外部電極４７、４８間に一定値以上の電圧を印加して、下部電極層２１と上部電極層２３の間の誘電体層２２を絶縁破壊させて、短絡させる。仮に開口部３３、３４の直下で絶縁破壊が生じると、配線層４１、４２が絶縁破壊時に巻き込まれて断線し、アンチヒューズ素子自体に開放不良が発生するおそれがあるが、本発明の場合は、電圧印加後の誘電体層２２の絶縁破壊が開口部３３、３４の直下で起こりにくくなる。よって、開放不良のおそれの少ないアンチヒューズ素子が得られる。
なお、本実施形態において、容量部２０中の誘電体層２２は単層であるが、例えば静電容量を確保するために、容量部２０は複数の誘電体層と電極層とが交互に設けられる構造であっても良い。
また、本実施形態において、無機絶縁層２４は例えば上部電極層２３と保護層３０との密着性を向上されるために設けられているが、無機絶縁層２４は必ずしも必要ではない。
次に、上記誘電体薄膜素子の製造方法の一例を図３～図６に基づき詳述する。
まず、図３（Ａ）のように、基板１１を用意する。例えば、酸化物層１２として５００～１０００ｎｍのＳｉＯ2層が形成されたＳｉ基板を用意する。ＳｉＯ2層は、例えばＳｉ基板を熱処理することにより形成される。
次に、図３（Ｂ）、図３（Ｃ）のように、容量部２０を形成する。
まず、図３（Ｂ）のように、基板１１の酸化物層１２の上に、密着層１３、下部電極層２１、誘電体層２２、上部電極層２３、無機絶縁層２４を順次形成する。
まず、酸化物層１２上に密着層１３を形成する。密着層１３としては、例えば厚さ１０～１００ｎｍのＢＳＴ層を形成する。密着層１３は、例えば化学溶液堆積（Ｃｈｅｍｉｃａｌ Ｓｏｌｕｔｉｏｎ Ｄｅｐｏｓｉｔｉｏｎ）法で形成される。具体的には、ＳｉＯ2層が形成されたＳｉ基板の上面に、Ｂａ：Ｓｒ：Ｔｉ＝７０：３０：１００（モル比）となるように、有機金属化合物を含む誘電体原料溶液をスピンコートにより塗布する。その後、ホットプレートにより３００～４００℃で乾燥する。その後、６００～７００℃の条件で１０～６０分間の熱処理を行う。
次に、密着層１３上に、下部電極層２１と、誘電体層２２と、上部電極層２３と、を有する容量部２０を形成する。まず、密着層１３上に、下部電極層２１を形成する。下部電極層としては、例えばスパッタリング法により厚さ１００～５００ｎｍのＰｔ層を形成する。その後、下部電極層２１上に誘電体層２２を形成する。誘電体層２２としては、例えば厚さ５０～２００ｎｍのＢＳＴ層を、前述した密着層１３と同様の方法で形成する。その後、誘電体層２２上に上部電極層２３を形成する。上部電極層２３としては、例えば厚さ１００～５００ｎｍのＰｔ層を、前述したＰｔ層と同様の方法で形成する。
次に、容量部２０上に無機絶縁層２４を形成する。無機絶縁層２４としては、例えば密着層１３、誘電体層２２と同様の方法により、厚さ１０～１００ｎｍのＢＳＴ層を形成する。
次に、図３（Ｃ）のように、無機絶縁層２４、上部電極層２３、誘電体層２２、下部電極層２１、密着層１３のパターニングを行う。まず、無機絶縁層２４と上部電極層２３のパターニングを行う。例えば、無機絶縁層２４の上にフォトリソグラフィ法により、レジストを塗布し、露光、現像、キュアを順に行いレジストマスクを形成する。そして、Ａｒイオンミリング法により所定形状にパターニングした後、アッシングによりレジストマスクを除去する。同様の方法で、誘電体層２２、下部電極層２１及び密着層１３をパターニングした後、レジストマスクを除去する。この時、無機絶縁層２４と上部電極層２３を一回でパターニングすることが可能である。また、誘電体層２２、下部電極層２１及び密着層１３を一回でパターニングすることも可能である。この場合、別々にパターニングする場合に比べて、低コストでパターニングが可能である。
次に、必要に応じて７００～９００℃で３０分間の熱処理を行う。
次に、密着層１３と容量部２０と無機絶縁層２４の露出している部分を覆うように保護層３０を以下のように形成する。
まず、図３（Ｄ）のように、密着層１３と容量部２０と無機絶縁層２４を覆うように無機保護層３１を形成する。無機保護層３１の厚さは、例えば２００～１０００ｎｍである。無機保護層３１としては、例えばＳｉＯ2膜が形成される。無機保護層３１は、例えばＰＥＣＶＤ（Ｐｌａｓｍａ－Ｅｎｈａｎｃｅｄ ＣＶＤ）法やスパッタリング法等の真空薄膜法により形成される。
そして、図４（Ｅ）のように、無機保護層３１上に、有機保護層３２を形成する。有機保護層３２の厚さは、例えば２～１０μｍである。有機保護層３２は、例えば感光性樹脂材料をスピンコートし、露光、現像、キュアすることにより後述のようにパターン形成される。このようにして保護層３０が形成される。
次に、図４（Ｆ）のように、無機保護層３１と誘電体層２２を貫通して下部電極層２１の表面が露出するように開口部３３を形成する。また、無機保護層３１と無機絶縁層２４を貫通して上部電極層２３の表面が露出するように開口部３４を形成する。具体的には、有機保護層３２をレジストマスクとして使用し、例えばＣＨＦ3ガスを用いて無機保護層３１、誘電体層２２、無機絶縁層２４をパターニングする。この時、誘電体層２２と無機絶縁層２４が同じ材質であれば、低コストでパターニングすることが可能になる。
次に、図４（Ｇ）のように、配線層４１、４２を形成する。配線層４１は開口部３３に沿って、下部電極層２１と接している。また、配線層４２は開口部３４に沿って、上部電極層２３と接している。そして、配線層４１、４２は、保護層３０の上面まで引き出されるように形成されている。配線層４１、４２は、例えばスパッタリング法等の真空薄膜法を用いて形成される。
次に、図５（Ｈ）のように、配線層４１、４２の表面上に真空薄膜法により第２の表面金属層４５、４６を形成する。配線層４１、４２が真空薄膜法で形成されている場合には、第２の表面金属層４５、４６は、配線層４１、４２と連続して形成しても良い。
次に、図５（Ｉ）のように、第２の表面金属層４５、４６における開口部３３、３４の内面に沿った部分を少なくとも除去する。具体的には、例えばフォトリソグラフィ法によりレジストマスクを形成し、ウェットエッチングにより除去する。
次に、図５（Ｊ）のように、第２の表面金属層４５、４６を除去した部分にめっき法により第１の表面金属層４３、４４を形成する。このとき、第２の表面金属層４５、４６が酸化している場合、第２の表面金属層４５、４６がめっきのマスクとして作用する。
次に、図６（Ｋ）のように、外部電極４７，４８を形成する。外部電極４７、４８は、配線層４１、４２の保護層３０の上面まで引き出されている部分の、保護層３０と接する面とは異なる面側に、配線層４１、４２と電気的に接続されるように形成される。具体的には、フォトリソグラフィ法によりレジストマスクを形成し、第２の表面金属層４５、４６の一部を除去する。その後、第２の表面金属層４５、４６を除去した部分に、配線層４１、４２と接するように外部電極４７、４８を形成する。外部電極４７、４８は、例えばめっき法で形成される。また、外部電極４７、４８は配線層４１、４２とそれぞれ直接接していることが望ましいが、別の層を介して電気的に接していても良い。
次に、図６（Ｌ）のように、配線層４１、４２と第２の表面金属層４５、４６のパターニングを行う。具体的には、例えば、フォトリソグラフィ法によりレジストマスクを形成し、ウェットエッチングによりパターニングを行う。
最後に、図６（Ｍ）のように、保護層３０と、配線層４１、４２と、第１の表面金属層４３、４４と、第２の表面金属層４５、４６と、を覆うように有機絶縁層５１を形成する。有機絶縁層５１は、外部電極４７、４８が露出するように形成される。具体的には、例えばエポキシ樹脂をスピンコートし、露光、現像、キュアを順に行うことで形成する。有機絶縁層５１の厚さは、例えば２～１０μｍである。
以上のようにして、誘電体薄膜素子を作製する。
なお、複数の誘電体薄膜素子を一枚の基板に同時に形成した場合には、個々の誘電体薄膜素子を基板からカットして取り出しても良い。
また、本実施形態においては、第１の表面金属層４３、４４と外部電極４７、４８とを別々に形成しているが、同時に形成しても良い。この場合には、低コストで製造することが可能である。
なお、本発明は上記の実施形態に限定されるものではない。各層の厚さ、形成方法、形成条件は単なる例示である。したがって、誘電体薄膜素子の機能を損なわない範囲で任意に変更可能である。
（実験例）
以下のように誘電体薄膜素子を作製した。
以下のように誘電体薄膜素子を作製した。
（実験例１）
実験例１として、図２のような誘電体薄膜素子を作製した。
実験例１として、図２のような誘電体薄膜素子を作製した。
まず、酸化物層として厚さ７００ｎｍのＳｉＯ2層が形成されたＳｉ基板を用意した。
次に、基板上に、密着層として、５０ｎｍのＢＳＴ層を形成した。具体的には、酸化物層が形成されたＳｉ基板の上面に、Ｂａ：Ｓｒ：Ｔｉ＝７０：３０：１００（モル比）となるように、有機金属化合物を含む誘電体原料溶液をスピンコートにより塗布した。その後、ホットプレート上で３５０℃の条件で乾燥した。その後、６５０℃、３０分の熱処理を行った。
次に、密着層上に、下部電極層として厚さ２００ｎｍのＰｔ層を形成した。Ｐｔ層はスパッタリング法で形成した。
次に、誘電体層、上部電極層を順に形成した。具体的には、前述したＢＳＴ層と同様の方法で、Ｐｔ層上に厚さ９０ｎｍのＢＳＴ層を形成した。その後、ＢＳＴ層上に、前述したＰｔ層と同様の方法で、厚さ２００ｎｍのＰｔ層を形成した。
次に、上部電極層上に無機絶縁層を形成した。具体的には、前述したＢＳＴ層と同様の方法で、Ｐｔ層上に厚さ９０ｎｍのＢＳＴ層を形成した。
次に、無機絶縁層、上部電極層のパターニングを行った。その後、誘電体層、下部電極層、密着層のパターニングを行った。具体的には、まず、無機絶縁層であるＢＳＴ層の上にフォトリソグラフィ法によりレジストマスクを形成した。その後、Ａｒイオンミリング法により、無機絶縁層と上部電極層とを所定形状にパターニングした。その後、同様の方法で、誘電体層、下部電極層、密着層のパターニングを行った。
次に、上記の積層構造体に８５０℃、３０分の熱処理を行った。
次に、無機保護層を形成した。具体的には、ＰＥＣＶＤ法により厚さ７００ｎｍのＳｉＯ2層を形成した。
次に、無機保護層上に、有機保護層を形成した。具体的には、感光性ポリイミドをスピンコートし、露光、現像、キュアを順に行うことで厚さ６μｍのポリイミド樹脂層を形成した。
次に、有機保護層をレジストマスクとして使用し、ＣＨＦ3ガスを用いて無機保護層のパターニングを行った。この時、上部電極層の表面の一部と下部電極層の表面の一部を露出させるように開口部を形成した。
次に、配線層と第２の表面金属層をマグネトロンスパッタ法で形成した。具体的には、配線層として、Ｔｉ層（層厚１００ｎｍ）とＣｕ層（層厚１０００ｎｍ）の二層構造で形成した。その後、第２の表面金属層として、Ｔｉ層（１００ｎｍ）を連続して形成した。
次に、第２の表面金属層の一部を除去した後に、第１の表面金属層を形成した。具体的には、フォトリソグラフィ法によりレジストマスクを形成し、開口部に形成されている第２の表面金属層であるＴｉ層の一部を除去した。その後、Ｔｉ層の一部を除去した部分に、第１の表面金属層としてＮｉ層を０．５μｍ形成した。Ｎｉ層は電解めっき法で形成した。
次に、外部電極を形成した。具体的には、フォトリソグラフィ法によりレジストマスクを形成し、保護層の上面まで引き出されている第２の表面金属層のＴｉ層の一部を除去した。その後、外部電極として厚さ２μｍのＮｉ層と厚さ０．１μｍのＡｕ層との二層構造で形成した。Ｎｉ層とＡｕ層は電解めっき法で形成した。
次に、配線層と第２の表面金属層のパターニングを行った。具体的には、フォトリソグラフィ法によりレジストマスクを形成し、配線層の一部と第２の表面金属層の一部を除去した。
次に、有機絶縁層を、外部電極が露出するように形成した。具体的には、エポキシ樹脂をスピンコートし、露光、現像、キュアを順に行うことにより、厚さ８μｍのエポキシ樹脂層を形成した。
最後に、基板をカットして、誘電体薄膜素子を取り出した。
（比較例１）
比較例１として、図７のような誘電体薄膜素子を作製した。図７の誘電体薄膜素子は、第１の表面金属層４３、４４が形成されており、第２の表面金属層が形成されていない構造である。それ以外は実験例１と同様の構成であり、実験例１の同様のプロセスで作製した。
比較例１として、図７のような誘電体薄膜素子を作製した。図７の誘電体薄膜素子は、第１の表面金属層４３、４４が形成されており、第２の表面金属層が形成されていない構造である。それ以外は実験例１と同様の構成であり、実験例１の同様のプロセスで作製した。
（比較例２）
比較例２として、図８のような誘電体薄膜素子を作製した。図８の誘電体薄膜素子は、第１の表面金属層が形成されておらず、第２の表面金属層４５、４６が開口部の内面にも形成されている構造である。それ以外は実験例１と同様の構成であり、実験例１の同様のプロセスで作製した。
比較例２として、図８のような誘電体薄膜素子を作製した。図８の誘電体薄膜素子は、第１の表面金属層が形成されておらず、第２の表面金属層４５、４６が開口部の内面にも形成されている構造である。それ以外は実験例１と同様の構成であり、実験例１の同様のプロセスで作製した。
（比較例３）
比較例３として、図９のような誘電体薄膜素子を作製した。図９の誘電体薄膜素子は、第１の表面金属層と第２の表面金属層がどちらも形成されていない構造である。それ以外は実験例１と同様の構成であり、実験例１の同様のプロセスで作製した。
比較例３として、図９のような誘電体薄膜素子を作製した。図９の誘電体薄膜素子は、第１の表面金属層と第２の表面金属層がどちらも形成されていない構造である。それ以外は実験例１と同様の構成であり、実験例１の同様のプロセスで作製した。
得られた実験例１と比較例１～３の誘電体薄膜素子について、以下の評価を行った。
最初に、実験例１の誘電体薄膜素子について、開口部の底面と側面の境界付近を観察した。図１０は実験例１の誘電体薄膜素子の断面を示すＳＥＭ写真である。図１１は図１０の模式図である。また、図１２は図１１の円部分を矢印方向から観察したＦＩＢ写真である。図１２は、第１の表面金属層の表面を観察している。図１１の円部分の第１の表面金属層のうち、開口部の底面に対応する部分をＡ、直下に無機保護層が位置している部分をＢ、直下に有機保護層が位置している部分をＣとする。
また、比較のため、比較例３の誘電体薄膜素子も観察した。図１３は比較例３の誘電体薄膜素子の断面を示すＳＥＭ写真である。図１４は図１３の模式図である。また、図１５は図１４の円部分を矢印方向から観察したＦＩＢ写真である。図１５は、配線層の表面を観察している。図１４の円部分の配線層のうち、開口部の底面に対応する部分をＡ、直下に無機保護層が位置している部分をＢ、直下に有機保護層が位置している部分をＣとする。
図１２と図１５を比較すると、第１の表面金属層の表面は、配線層の表面に比べて平滑であることが分かる。したがって、第１の表面金属層は、配線層表面の凹凸をならしつつ、開口部の内面を被覆し、保護していることが分かる。
次に、耐湿負荷試験（１２１℃、８５％ＲＨ、＋４Ｖ印加）を実施した。そして、２４時間実施後、４８時間実施後、９６時間実施後における、誘電体薄膜素子の故障数を調査した。試料数は３０とした。誘電体薄膜素子には、定格４Ｖであり、絶縁抵抗が５０ＭΩ以上のものを使用した。そして、耐湿負荷試験後の絶縁抵抗が１ＭΩ以下になったものを故障とした。
表１に、耐湿負荷試験後に故障した試料数を示す。
１０ 誘電体薄膜素子
１１ 基板
１２ 酸化物層
１３ 密着層
２０ 容量部
２１ 下部電極層
２２ 誘電体層
２３ 上部電極層
２４ 無機絶縁層
３０ 保護層
３１ 無機保護層
３２ 有機保護層
３３，３４ 開口部
４１，４２ 配線層
４３，４４ 第１の表面金属層
４５，４６ 第２の表面金属層
４７，４８ 外部電極
５１ 有機絶縁層
１０１ 基板
１０２ 下部電極層
１０３ 誘電体層
１０４ 上部電極層
１０５ 保護層
１０７－１ 配線層
１０７－２ 配線層
１１ 基板
１２ 酸化物層
１３ 密着層
２０ 容量部
２１ 下部電極層
２２ 誘電体層
２３ 上部電極層
２４ 無機絶縁層
３０ 保護層
３１ 無機保護層
３２ 有機保護層
３３，３４ 開口部
４１，４２ 配線層
４３，４４ 第１の表面金属層
４５，４６ 第２の表面金属層
４７，４８ 外部電極
５１ 有機絶縁層
１０１ 基板
１０２ 下部電極層
１０３ 誘電体層
１０４ 上部電極層
１０５ 保護層
１０７－１ 配線層
１０７－２ 配線層
Claims (8)
- 誘電体層と、前記誘電体層の上下面に形成されている一対の電極層と、を有する容量部と、
前記容量部を覆うように形成されている保護層と、
前記保護層を貫通して前記電極層のそれぞれの表面が露出するように形成されている開口部の内面に沿って形成され、前記電極層のそれぞれと接しており、前記保護層の上面まで引き出されている一対の配線層と、
前記配線層の表面上に形成されている表面金属層と、
前記配線層の前記保護層の上面まで引き出されている部分の、前記保護層と接する面とは異なる面側に、前記配線層と電気的に接続されるように形成されている外部電極と、
を備え、
前記表面金属層は、少なくとも、
前記配線層の前記開口部の内面に沿った部分を覆う第１の表面金属層と、
前記保護層の上面に形成され、前記第１の表面金属層の端部と接する第２の表面金属層と、を有し、
前記第１の表面金属層はめっき膜であり、
前記第２の表面金属層は真空薄膜法による膜であることを特徴とする、誘電体薄膜素子。 - 前記第１の表面金属層は、前記配線層の前記保護層の上面まで引き出されている部分の表面上にも形成されている、請求項１に記載の誘電体薄膜素子。
- 前記第１の表面金属層の材質はＮｉを主成分とする、請求項１又は２に記載の誘電体薄膜素子。
- 前記第２の表面金属層の材質はＴｉ又はＣｒ、あるいはＮｉとＣｒの合金を主成分とする、請求項１～３のいずれか１項に記載の誘電体薄膜素子。
- 前記配線層は複数層の構造であり、前記配線層の最下層の材質が前記第２の表面金属層と同じである、請求項１～４のいずれか１項に記載の誘電体薄膜素子。
- 請求項１～５のいずれか１項に記載の誘電体薄膜素子を備える、アンチヒューズ素子。
- 誘電体層と、前記誘電体層の上下面に形成されている一対の電極層と、を有する容量部を形成する工程と、
前記容量部を覆うように保護層を形成する工程と、
前記保護層を貫通して前記電極層のそれぞれの表面が露出するように開口部を形成する工程と、
前記電極層のそれぞれと接し、前記保護層の上面まで引き出されるように、前記開口部の内面に沿って一対の配線層を形成する工程と、
前記配線層の表面上に真空薄膜法により第２の表面金属層を形成する工程と、
前記第２の表面金属層における前記開口部の内面に沿った部分を少なくとも除去する工程と、
前記第２の表面金属層を除去した部分にめっき法により第１の表面金属層を形成する工程と、
を備える、誘電体薄膜素子の製造方法。 - 前記配線層は真空薄膜法により形成する、請求項７に記載の誘電体薄膜素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012533951A JP5376186B2 (ja) | 2010-09-13 | 2011-09-06 | 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法 |
| CN201180043631.6A CN103098199B (zh) | 2010-09-13 | 2011-09-06 | 电介质薄膜元件、反熔丝元件及电介质薄膜元件的制造方法 |
| US13/795,677 US9460859B2 (en) | 2010-09-13 | 2013-03-12 | Dielectric thin film element, antifuse element, and method of producing dielectric thin film element |
| US15/073,914 US9548161B2 (en) | 2010-09-13 | 2016-03-18 | Dielectric thin film element, antifuse element, and method of producing dielectric thin film element |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010204668 | 2010-09-13 | ||
| JP2010-204668 | 2010-09-13 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| US13/795,677 Continuation US9460859B2 (en) | 2010-09-13 | 2013-03-12 | Dielectric thin film element, antifuse element, and method of producing dielectric thin film element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2012036017A1 true WO2012036017A1 (ja) | 2012-03-22 |
Family
ID=45831484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2011/070219 WO2012036017A1 (ja) | 2010-09-13 | 2011-09-06 | 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US9460859B2 (ja) |
| JP (1) | JP5376186B2 (ja) |
| CN (1) | CN103098199B (ja) |
| WO (1) | WO2012036017A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014090077A (ja) * | 2012-10-30 | 2014-05-15 | Murata Mfg Co Ltd | 薄膜キャパシタおよびその製造方法 |
| US20160027579A1 (en) * | 2014-07-24 | 2016-01-28 | Tdk Corporation | Thin film capacitor |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103098199B (zh) * | 2010-09-13 | 2014-12-10 | 株式会社村田制作所 | 电介质薄膜元件、反熔丝元件及电介质薄膜元件的制造方法 |
| KR20120039460A (ko) * | 2010-10-15 | 2012-04-25 | 삼성전자주식회사 | 반도체 패키지 |
| CN105609352B (zh) * | 2016-01-12 | 2018-04-17 | 珠海创飞芯科技有限公司 | 一种薄膜开关及其制备方法 |
| US10460877B2 (en) * | 2016-05-27 | 2019-10-29 | Tdk Corporation | Thin-film capacitor including groove portions |
| CN109923630B (zh) * | 2016-11-02 | 2023-04-28 | 株式会社村田制作所 | 电容器 |
| KR20180056257A (ko) * | 2016-11-18 | 2018-05-28 | 삼성전기주식회사 | 박막 커패시터 |
| WO2018123926A1 (ja) * | 2016-12-28 | 2018-07-05 | 株式会社村田製作所 | 薄膜デバイスおよび薄膜デバイスの製造方法 |
| JP7063027B2 (ja) * | 2018-03-19 | 2022-05-09 | Tdk株式会社 | 薄膜コンデンサおよび薄膜コンデンサの製造方法 |
| CN111200061B (zh) * | 2019-12-20 | 2023-03-17 | 厦门市三安集成电路有限公司 | 一种半导体器件电容结构及其制作方法 |
| JP7363928B2 (ja) * | 2020-01-20 | 2023-10-18 | 株式会社村田製作所 | 半導体装置及び容量装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000044043A1 (fr) * | 1999-01-22 | 2000-07-27 | Hitachi, Ltd. | Dispositif a semi-conducteurs et son procede de fabrication |
| JP2004018964A (ja) * | 2002-06-18 | 2004-01-22 | Renesas Technology Corp | 半導体ウエハおよび半導体装置の製造方法 |
| JP2005019522A (ja) * | 2003-06-24 | 2005-01-20 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| WO2007046173A1 (ja) * | 2005-10-18 | 2007-04-26 | Murata Manufacturing Co., Ltd. | 薄膜キャパシタ |
| JP2010171386A (ja) * | 2008-12-26 | 2010-08-05 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0689831A (ja) | 1992-09-08 | 1994-03-29 | Toshiba Corp | 薄膜コンデンサ |
| JP2000044043A (ja) | 1998-07-31 | 2000-02-15 | Shinko Electric Co Ltd | 部品排出装置 |
| JP2007227874A (ja) * | 2006-01-30 | 2007-09-06 | Fujitsu Ltd | 薄膜キャパシタ及びその製造方法 |
| CN103098199B (zh) * | 2010-09-13 | 2014-12-10 | 株式会社村田制作所 | 电介质薄膜元件、反熔丝元件及电介质薄膜元件的制造方法 |
-
2011
- 2011-09-06 CN CN201180043631.6A patent/CN103098199B/zh not_active Expired - Fee Related
- 2011-09-06 WO PCT/JP2011/070219 patent/WO2012036017A1/ja active Application Filing
- 2011-09-06 JP JP2012533951A patent/JP5376186B2/ja not_active Expired - Fee Related
-
2013
- 2013-03-12 US US13/795,677 patent/US9460859B2/en active Active
-
2016
- 2016-03-18 US US15/073,914 patent/US9548161B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000044043A1 (fr) * | 1999-01-22 | 2000-07-27 | Hitachi, Ltd. | Dispositif a semi-conducteurs et son procede de fabrication |
| JP2004018964A (ja) * | 2002-06-18 | 2004-01-22 | Renesas Technology Corp | 半導体ウエハおよび半導体装置の製造方法 |
| JP2005019522A (ja) * | 2003-06-24 | 2005-01-20 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| WO2007046173A1 (ja) * | 2005-10-18 | 2007-04-26 | Murata Manufacturing Co., Ltd. | 薄膜キャパシタ |
| JP2010171386A (ja) * | 2008-12-26 | 2010-08-05 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014090077A (ja) * | 2012-10-30 | 2014-05-15 | Murata Mfg Co Ltd | 薄膜キャパシタおよびその製造方法 |
| US20160027579A1 (en) * | 2014-07-24 | 2016-01-28 | Tdk Corporation | Thin film capacitor |
| US9773614B2 (en) * | 2014-07-24 | 2017-09-26 | Tdk Corporation | Thin film capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| US9460859B2 (en) | 2016-10-04 |
| CN103098199B (zh) | 2014-12-10 |
| US20130194714A1 (en) | 2013-08-01 |
| CN103098199A (zh) | 2013-05-08 |
| JP5376186B2 (ja) | 2013-12-25 |
| US20160204063A1 (en) | 2016-07-14 |
| JPWO2012036017A1 (ja) | 2014-02-03 |
| US9548161B2 (en) | 2017-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5376186B2 (ja) | 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法 | |
| JP5093327B2 (ja) | 薄膜キャパシタ | |
| JP5344197B2 (ja) | 誘電体薄膜素子及びその製造方法 | |
| JP5299158B2 (ja) | 誘電体薄膜素子 | |
| JP5803731B2 (ja) | 薄膜素子 | |
| JP2010192605A5 (ja) | ||
| JP2009010114A (ja) | 誘電体薄膜キャパシタ | |
| JPWO2016136564A1 (ja) | キャパシタ | |
| JP2016046454A (ja) | 薄膜電子部品 | |
| JP5348565B2 (ja) | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ | |
| JP5098422B2 (ja) | 薄膜電子部品 | |
| JP2010225849A (ja) | 薄膜キャパシタ | |
| JP2005311299A5 (ja) | ||
| JP6788847B2 (ja) | キャパシタ | |
| JP5929540B2 (ja) | 電子部品 | |
| JP2006332122A (ja) | 電子回路装置、その製造方法、バリスタの製造方法、及び半導体装置の製造方法 | |
| JP6610159B2 (ja) | 薄膜キャパシタ | |
| JP7439392B2 (ja) | キャパシタ | |
| JP2003174096A (ja) | 半導体装置の製造方法 | |
| WO2022239722A1 (ja) | 半導体装置、マッチング回路及びフィルタ回路 | |
| JP6232845B2 (ja) | 配線接続構造およびこの配線接続構造を有する誘電体薄膜キャパシタ | |
| JP4206293B2 (ja) | 薄膜コンデンサおよびそれを用いたコンデンサ基板 | |
| JP2011187864A (ja) | スタック型抵抗素子およびその製造方法 | |
| JP2004014853A (ja) | 薄膜コンデンサ | |
| CN109791840A (zh) | 电子部件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WWE | Wipo information: entry into national phase |
Ref document number: 201180043631.6 Country of ref document: CN |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 11825023 Country of ref document: EP Kind code of ref document: A1 |
|
| ENP | Entry into the national phase |
Ref document number: 2012533951 Country of ref document: JP Kind code of ref document: A |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 11825023 Country of ref document: EP Kind code of ref document: A1 |