JP5348565B2 - 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ - Google Patents
誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ Download PDFInfo
- Publication number
- JP5348565B2 JP5348565B2 JP2010523721A JP2010523721A JP5348565B2 JP 5348565 B2 JP5348565 B2 JP 5348565B2 JP 2010523721 A JP2010523721 A JP 2010523721A JP 2010523721 A JP2010523721 A JP 2010523721A JP 5348565 B2 JP5348565 B2 JP 5348565B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- layer
- capacitor
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 135
- 239000010409 thin film Substances 0.000 title claims description 105
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims description 93
- 238000010438 heat treatment Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 239000010408 film Substances 0.000 description 19
- 238000009792 diffusion process Methods 0.000 description 18
- 230000002265 prevention Effects 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 230000005496 eutectics Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- -1 Pb (Zr Chemical class 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 238000000224 chemical solution deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/236—Terminals leading through the housing, i.e. lead-through
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
Description
本発明は、誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタに関し、より詳しくは導電性基板の主面の両側に外部電極が形成された誘電体薄膜キャパシタの製造方法、及びこの製造方法を使用して作製された誘電体薄膜キャパシタに関する。
従来より、この種の誘電体薄膜キャパシタは、チタン酸バリウム等のペロブスカイト構造を有する酸化物がキャパシタの誘電体部分に多く用いられている。
例えば、特許文献１には、図１２に示すように、低抵抗のシリコン基板１０１の一方の面には導電性被膜１０２をオーミックコンタクトし、他方の面にはチタン酸系の絶縁物とほぼ等しい格子定数をもつ第１の金属電極１０３を該第１の金属電極１０３と前記シリコン基板１０１とが共晶するのを防ぐ所定パターンの共晶防止膜１０４を介在してかつ該第１の金属電極１０３の一部が前記シリコン基板１０１に接続するように被着形成し、該第１の金属電極１０３上にチタン酸系の絶縁膜１０５を被着形成し、さらに該絶縁膜１０５上に第２の金属電極１０６を被着形成した薄膜コンデンサ（誘電体薄膜キャパシタ）が提案されている。
第１の金属電極１０３及び第２の金属電極１０６は、いずれもＣｒ層１０３ａ、１０６ａ、Ｐｔ層１０３ｂ、１０６ｂ及びＡｕ層１０３ｃ、１０６ｃの三層構造からなり、絶縁膜１０５がキャパシタの誘電体部分に相当する。
この特許文献１では、第１の金属電極１０３は、そのパターンを共晶防止膜１０４より大きく形成して、シリコン基板１０１と接触する構造となっており、絶縁層１０５を５００〜６００℃でスパッタリングする際に、第１の金属電極１０３とシリコン基板１０１とが共晶してオーミックコンタクトしている。
ところで、この種の誘電体薄膜キャパシタでは、通常、スパッタ法やＣＶＤ法等により薄膜を堆積させた後、熱処理により誘電体薄膜の結晶性を向上させ、これにより誘電特性の向上を図っている。
しかしながら、特許文献１に示すようなシリコン基板１０１の下面に導電性被膜１０２を形成した薄膜コンデンサのように、シリコン基板１０１の両側に電極を形成する場合、熱処理を行うと共晶部分及びシリコンが酸化されるため、第１の金属電極１０３とシリコン基板１０１との間の接触抵抗が大きくなり、キャパシタの等価直列抵抗（以下、「ＥＳＲ」という。）が増大するおそれがある。
一方、接触抵抗を小さくするためには第１の金属電極１０３の膜厚を厚くすることが考えられるが、この場合は第１の金属電極１０３の表面が粗くなり、その結果、キャパシタ特性の劣化を招くおそれがある。
本発明はこのような事情に鑑みなされたものであって、熱処理を行っても信頼性を損なうことなく、ＥＳＲの増加を抑制できる誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタを提供することを目的とする。
上記目的を達成するために本発明に係る誘電体薄膜キャパシタの製造方法は、導電性基板の一方の主面側に少なくとも一つの第１の外部電極を形成し、前記導電性基板の他方の主面側に第２の外部電極を形成した誘電体薄膜キャパシタの製造方法であって、誘電体層の上下両面に電極層が形成された少なくとも一つ以上の容量発生部を有するキャパシタ部を前記導電性基板の前記一方の主面上に形成するキャパシタ部形成工程と、前記キャパシタ部を絶縁層で被覆する絶縁層形成工程と、前記電極層のうちの一方の極となるべき電極層と前記導電性基板とを電気的に接続する基板配線を形成する配線形成工程とを有すると共に、前記絶縁層形成工程が、前記キャパシタ部を被覆するようにスパッタ法により無機絶縁層を形成する無機絶縁層形成工程を含み、さらに、前記キャパシタ形成工程と前記配線形成工程との間であって、前記無機絶縁層形成工程の前に、前記キャパシタ部を酸素含有雰囲気中で熱処理する熱処理工程を含んでいることを特徴としている。
また、本発明の誘電体薄膜キャパシタの製造方法は、前記基板配線の少なくとも一部を前記絶縁層上に形成することを特徴としている。
また、本発明の誘電体薄膜キャパシタの製造方法は、前記キャパシタ部と電気的に接続された薄膜抵抗を形成する薄膜抵抗形成工程を前記熱処理工程と前記配線形成工程との間に有していることを特徴としている。
さらに、本発明の誘電体薄膜キャパシタの製造方法は、前記薄膜抵抗形成工程が、前記薄膜抵抗を平坦状に形成することを特徴としている。
また、本発明に係る薄膜キャパシタは、導電性基板の一方の主面側に少なくとも一つの第１の外部電極が形成されると共に、前記導電性基板の他方の主面側に第２の外部電極が形成された誘電体薄膜キャパシタであって、誘電体層の上下両面に電極層を有する少なくとも一つ以上の容量発生部を備えたキャパシタ部が、前記導電性基板の前記一方の主面上に形成されると共に、前記電極層のうちの一方の極となるべき電極層が、基板配線及び前記導電性基板を介して前記第２の外部電極と電気的に接続され、かつ、他方の極となるべき電極層が、前記第１の外部電極と電気的に接続され、前記キャパシタ部は、無機絶縁層を含む絶縁層で被覆されると共に、前記無機絶縁層の形成前に酸素含有雰囲気中で熱処理されてなり、少なくとも前記基板配線は、前記熱処理後に形成されることを特徴としている。
また、本発明の誘電体薄膜キャパシタは、前記基板配線の少なくも一部が前記絶縁層上に形成されていることを特徴としている。
さらに、本発明の誘電体薄膜キャパシタは、薄膜抵抗が、前記他方の極となるべき電極層と電気的に接続されるように形成されていることを特徴としている。
また、本発明の誘電体薄膜キャパシタは、前記薄膜抵抗は、キャパシタ部上に形成されていることを特徴としている。
また、本発明の誘電体薄膜キャパシタは、薄膜抵抗が、平坦状に形成されていることを特徴としている。
上記誘電体薄膜キャパシタの製造方法、及び薄膜キャパシタによれば、キャパシタ部を熱処理した後に基板配線を形成するため、基板配線が熱処理雰囲気に晒されて酸化されることもない。したがって熱処理を行ってもキャパシタ部の信頼性を損なうことがなく、ＥＳＲの増加を抑制することができる。しかも、誘電体層の結晶性を向上させるための熱処理を、無機絶縁層を形成する前に酸素含有雰囲気で行うので、誘電特性が向上するのみならず、高温時電圧負荷にも耐えることができ、良好な信頼性を確保することができる。
また、一方の極となるべき電極層と導電性基板とを直接に電気的接続させるのではなく、基板配線を介して電気的接続させているので、基板配線を十分に厚くしたり、基板配線にＡｕやＣｕ等の低抵抗の導電性材料を使用することが可能であり、前記一方の極となるべき電極層から第２の外部電極までの間の抵抗を十分に低減することが可能である。すなわち、配線の材質や形状の選定、長さの調整の自由度の大きい高容量、高信頼性・低ＥＳＲの誘電体薄膜キャパシタを得ることができる。
また、基板配線を形成する前にキャパシタ部を絶縁層で被覆するので、配線形成時のエッチングによるキャパシタ特性の劣化を防ぐことができる。
また、キャパシタ構造に薄膜抵抗を付加するので、抵抗機能を備えた高容量、高信頼性、低ＥＳＲの誘電体薄膜キャパシタを得ることができる。
また、薄膜抵抗をキャパシタ部上に形成するので、薄膜抵抗を備えている場合であっても素子の大型化を極力回避することができる。
また、薄膜抵抗を平坦状に形成するので、薄膜抵抗の抵抗値にバラツキが生じるのを抑制することができる。
次に、本発明の実施の形態を添付図面に基づき詳説する。
図１は本発明の製造方法により製造された誘電体薄膜キャパシタの一実施の形態（第１の実施の形態）を示す断面図である。
すなわち、この誘電体薄膜キャパシタは、Ｓｉ等の半導体で形成された導電性基板１の一方の主面にＳｉＯ２等からなる拡散防止層２が形成されると共に、該拡散防止層２の表面には密着層３が形成され、さらに、該密着層３の表面にはキャパシタ部４が形成されている。前記拡散防止層２は、導電性基板１に含有される元素がキャパシタ部４に拡散するのを防止する機能を有する。
キャパシタ部４は、密着層３上に形成された第１の電極層５と、該第１の電極層５上に形成された誘電体層６と、該誘電体層６上に形成された第２の電極層７とから構成されている。
誘電体層６は、例えば（Ｂａ，Ｓｒ）ＴｉＯ３（以下、「ＢＳＴ」という。）、ＢａＴｉＯ３，ＳｒＴｉＯ３などの他、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３系、ＳｒＢｉ４Ｔｉ４Ｏ15等のビスマス層状化合物を用いることができる。
また、第１及び第２の電極層５、７は、後述するように、キャパシタ部４が好ましくは酸素含有雰囲気で熱処理されてなることから、Ｐｔ、Ａｕ、Ｒｕ等の熱処理に対して耐酸化性を有する材料が好んで使用される。尚、密着層３は、誘電体層６と同一組成系の材料、又は同一組成の材料を使用することができる。
キャパシタ部４は、全体が絶縁層８で被覆されている。この絶縁層８は、無機絶縁層９と有機絶縁層１０とからなる。無機絶縁層９は外部からの水分がキャパシタ部４に浸入するのを防止する機能を有し、例えばＳｉＮｘやＳｉＯ２で形成される。尚、無機絶縁層９としてＳｉＮｘを使用する場合は、ＳｉとＮのモル比が３：４の化学量論組成であるＳｉ３Ｎ４の他、必要に応じ化学量論組成から偏移した化合物を使用することができる。
また、有機絶縁層１０は、ポリイミド樹脂やエポキシ樹脂で形成され、後述する電極配線や基板配線からの機械的応力を吸収する。
第１の電極層５は基板配線１１に接続されると共に、第２の電極層７は電極配線１２に接続されている。
基板配線１１は、具体的には、第１の電極層５の上面から絶縁層８（無機絶縁層９及び有機絶縁層１）を貫通し、有機絶縁層１０上から絶縁層８の側面に架けて連設され、導電性基板１上にオーミック接触された第１の接続電極１４に電気的に接続されている。
また、電極配線１２は、第２の電極層７の上面から絶縁層８（無機絶縁層９及び有機絶縁層１）を貫通し、かつ有機絶縁層１０上に配されるように形成されている。
そして、前記電極配線１２の上面には上部外部電極（第１の外部電極）１５が形成され、第２の電極層７は電極配線１２を介して上部外部電極１５と電気的に接続されている。
また、導電性基板１の上面側は、上部外部電極１５を除く部分は、保護樹脂１８で被覆されている。
さらに、導電性基板１の他方の主面上には第２の接続電極１６が形成され、該第２の接続電極１６上には下部外部電極（第２の外部電極）１７が形成されている。
尚、第１及び第２の接続電極１４、１６は、導電性基板１とオーミック接触させてＥＳＲを下げる必要があることから、Ａｕで形成するのが好ましい。
また、上部外部電極１５及び下部外部電極１７は複層構造が好ましく、例えばＡｕ／Ｃｕ、Ａｕ／Ｎｉ、Ｓｎ／Ｃｕを使用することができる。
このように本誘電体薄膜キャパシタは、下部外部電極１７が、第２の接続電極１６、導電性基板１、第１の接続電極１４、基板配線１１を介して第１の電極層５と電気的に接続され、上部外部電極１５は、電極配線１２を介して第２の電極層７と電気的に接続されている。そして、上部外部電極１５と下部外部電極１７との間に電圧が印加されると、キャパシタ部４はキャパシタとしての機能を発揮する。
次に、誘電体薄膜キャパシタの製造方法を詳述する。
まず、図２（ａ）に示すように、例えば、厚さが５２５μｍのｐ型導電性Ｓｉ基板等からなる導電性基板１を用意する。
次いで、図２（ｂ）に示すように、拡散防止層２及び密着層３を順次成膜する。
すなわち、例えば、熱酸化法により膜厚７００ｎｍのＳｉＯ２等からなる拡散防止層２を成膜する。
次いで、化学溶液堆積（Chemical Solution Deposition；以下「ＣＳＤ」という。）法等により拡散防止層２上に、例えば膜厚１００ｎｍの密着層３を形成する。密着層３としては、ＢＳＴ、ＳｒＴｉＯ３、ＢａＴｉＯ３や、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３等のペロブスカイト化合物、ＳｒＢｉ４Ｔｉ４Ｏ15等のビスマス層状化合物等を使用することができるが、例えば、ＢＳＴで密着層３を形成する場合は、以下のようにして作製することができる。
すなわち、まず、Ｂａ、Ｓｒ、Ｔｉが、モル比で例えばＢａ：Ｓｒ：Ｔｉ＝７：３：１０に配合された成膜原料溶液を用意する。次いで、この成膜原料溶液を拡散防止層２上に塗布し、３００〜４００℃のホットプレ−ト上で乾燥させ、６５０℃の温度で３０分間、高速昇温熱処理を行って結晶化させ、これにより密着層３を形成する。
次に、図２（ｃ）に示すように、第１の電極層５、誘電体層６、及び第２の電極層７を順次成膜する。
すなわち、例えば、ＲＦマグネトロンスパッタ法等により膜厚２００ｎｍのＰｔからなる第１の電極層５を形成し、次いで、密着層３と同様、ＣＳＤ法等によりＢＳＴ等からなる膜厚１００ｎｍの誘電体層６を形成し、その後、第１の電極層５と同様、ＲＦマグネトロンスパッタ法等により膜厚２００ｎｍのＰｔからなる第２の電極層６を形成する。
次に、図２（ｄ）に示すように、上記密着層３、第１の電極層５、誘電体層６、及び第２の電極層７を、周知のフォトリソグラフィー技術及びアルゴンイオンミリング法等を使用して所定パターンにエッチングし、キャパシタ部４を形成する。すなわち、フォトレジストを塗布してプリベークした後、フォトマスクを介して紫外光をフォトレジストに照射し、露光、現像、ポストベークを行なってフォトマスクパターンをレジストパターンに転写する。次いで、アルゴンイオンミリング法によりアルゴンイオンをエッチング面に衝突させて第２の電極層７、誘電体層６、第１の電極層５、及び密着層３の所定領域をエッチングし、これによりキャパシタ部４を作製する。
次いで、キャパシタ部４を熱処理し、誘電体層６の誘電特性を向上させる。この熱処理は、誘電体層６の結晶性を向上させるために行うものであり、例えば８５０℃の温度で３０分間熱処理を行う。また、誘電体層６に酸素欠陥が多いと、高温時の電圧負荷に耐えられず、信頼性が低下するおそれがあることから、酸素含有雰囲気中で熱処理を行うのが好ましい。
次に、図３（ｅ）に示すように、キャパシタ部４の全体を覆うように、無機絶縁層９及び有機絶縁層１０からなる絶縁層８を形成する。すなわち、例えば、スパッタ法により厚さ５００ｎｍのＳｉＮｘ等からなる無機絶縁層９を成膜する。次いで、感光性ポリイミドを前記無機絶縁層９の上面を覆うように塗布し、その後、１２５℃の温度で５分間加熱し、露光、現像処理を行った後、３５０℃で１時間程度加熱し、例えば膜厚が５０００ｎｍの所定パターンの有機絶縁層１０を形成する。
次に、図３（ｆ）に示すように、感光性ポリイミドからなる有機絶縁層１０をマスクとし、反応性イオンエッチング法により無機絶縁層９を加工して孔１９、２０を形成し、第１及び第２の電極層５、７の一部を表面露出させる。
次に、所定のレジストパターンを形成した後、バッファードフッ酸で拡散防止層２の一部を溶解除去し、導電性基板１の一部を表面露出させる。
その後、真空蒸着法により導電性基板１の表面露出部分に例えば膜厚３００ｎｍのＡｕを蒸着させ、リフトオフ法によりフォトレジストを除去し、図３（ｇ）に示すように、第１の接続電極１４を形成する。
次に、図４（ｈ）に示すように、孔２０の内面から有機絶縁層１０の上面及び側面さらには第１の接続電極１４上に架けて基板配線１１を形成し、孔１９の内面から有機絶縁層１０の上面に架けて電極配線１２を形成する。そしてこの後電極配線１２の上部に、上部外部電極１５を形成する。
これら基板配線１１、電極配線１２、及び上部外部電極１５は、具体的には以下のようにして作製される。
すなわち、まず、スパッタ法により膜厚１００ｎｍからなるＴｉ層を表面に成膜し、該Ｔｉ層上に膜厚５００ｎｍからなるＣｕ層を成膜する。次に、Ｃｕ層上に開口部を有するように、該Ｃｕ層上にフォトレジストを塗布して所定のレジストパターンを形成し、次いで、電解めっきを行って前記開口部に膜厚２０００ｎｍのＮｉ層及び膜厚１０００ｎｍのＡｕ層を順次形成する。そして、前記フォトレジストを除去してＡｕ層及びＮｉ層からなる二層構造の上部外部電極１５を形成する。
次に、再び、電極配線１２となるべき部位と基板配線１１となるべき部位とが離間するように、Ｃｕ層上にフォトレジストを塗布して所定のレジストパターンを形成し、次いで、ウェットエッチングによりＣｕ層及びＴｉ層をエッチングする。そしてその後、フォトレジストを除去し、Ｃｕ層及びＴｉ層からなる二層構造の電極配線１２及び基板配線１１を形成する。
次いで、図４（ｉ）に示すように、導電性基板１上の上部外部電極１５を除く部分を保護樹脂層１８で被覆する。
すなわち、感光性ポリイミド等の感光性樹脂を上面に塗布し、その後、１２５℃の温度で５分間加熱し、露光、現像処理を行った後、３５０℃で１時間程度加熱し、例えば膜厚が５０００ｎｍの所定パターンの保護樹脂層１８を形成する。
次に、図４（ｊ）に示すように、導電性基板１の他方の主面上に第２の接続電極１６を形成し、第２の接続電極１６上に下部外部電極１７を形成する。
すなわち、まず、導電性基板１の裏面を所定厚みとなるように研削し、バッファードフッ酸で処理し、真空蒸着法により膜厚３００ｎｍのＡｕからなる第２の接続電極１６を形成する。次に、電解めっきを行なって膜厚２０００ｎｍのＮｉ層及び膜厚１０００ｎｍのＡｕ層を順次成膜し、これにより二層構造の下部外部電極１７を形成する。
最後に、より確実なオーミック接触を得るために３５０℃の温度で熱処理を行い、下部外部電極１７と導電性基板１との界面を安定化させ、これにより誘電体薄膜キャパシタが得られる。
このように本第１の実施の形態では、キャパシタ部４を熱処理した後に基板配線１１を形成するため、基板配線１１が熱処理雰囲気に晒されて酸化されることもない。したがって熱処理を行ってもキャパシタ部４の信頼性を損なうこともなく、ＥＳＲの増加を抑制することができる。
また、第２の電極層７と導電性基板１とを直接に電気的接続させるのではなく、基板配線１１を介して電気的接続させているので、基板配線１１を十分に厚くしたり、基板配線１１にＡｕやＣｕ等の低抵抗の導電性材料を使用することが可能であり、前記第２の電極層７から第２の外部電極１７までの間の抵抗を十分に低減することが可能である。すなわち、配線の材質や形状の選定、長さの調整の自由度の大きい高容量、高信頼性・低ＥＳＲの誘電体薄膜キャパシタを得ることができる。
また、基板配線１１を形成する前にキャパシタ部４を絶縁層８で被覆しているので、配線形成時のエッチングによるキャパシタ特性の劣化を防ぐことができる。
図５は、本発明の第２の実施の形態を示す誘電体薄膜キャパシタの断面図であって、該第２の実施の形態は、導電性基板１の一方の主面側に２個のキャパシタ部２１ａ、２１ｂが形成され、かつ各キャパシタ部２１ａ、２１ｂは電極層と誘電体操とが交互に積層され、複数の容量発生部を有している。
すなわち、導電性基板１上に形成された拡散防止層２上には、無機絶縁層２２を挟んで２個の密着層２３ａ、２３ｂが形成されている。そして、それぞれの密着層２３ａ、２３ｂ上には第１の電極層２４ａ、２４ｂ、第１の誘電体層２５ａ、２５ｂ、第２の電極層２６ａ、２６ｂ、第２の誘電体層２７ａ、２７ｂ、第３の電極層２８ａ、２８ｂ、第３の誘電体層２９ａ、２９ｂ、及び第４の電極層３０ａ、３０ｂが順次積層されてキャパシタ部２１ａ、２１ｂを形成している。そして、キャパシタ部２１ａ、２１ｂの最上層の第４の電極層３０ａ、３０ｂの表面に、第４の誘電体層３１ａ、３１ｂが形成されている。また、無機絶縁層２２は有機絶縁層３２で被覆されている。
また、基板配線３３ａ、３３ｂ及び電極配線３５ａ、３５ｂは、第１の実施の形態と略同様の形状を有するように形成され、基板配線３３ａ、３３ｂは、導電性基板１にオーミック接触された第１の接続電極３４ａ、３４ｂに電気的に接続されている。
そして、第１の電極層２４ａ、２４ｂは、基板配線３３ａ、３３ｂ、第１の接続電極３４ａ、３４ｂ、導電性基板１、及び第２の接続電極１６を介して下部外部電極１７に電気的に接続されると共に、第４の電極層３０ａ、３０ｂは、電極配線３５ａ、３５ｂを介して上部外部電極３６ａ、３６ｂに電気的に接続されている。また、本誘電体薄膜キャパシタは、導電性基板１のキャパシタ部２１ａ、２１ｂ側は、上部外部電極３６ａ、３６ｂを除く全体が保護樹脂層３７で被覆されている。
そして、本第２の実施の形態においても、基板配線３３ａ、３３ｂを形成する前に、キャパシタ部２１ａ、２１ｂの熱処理が行なわれ、これによりキャパシタ部の信頼性を損なうことなく、ＥＳＲの増加を抑制している。
しかも、本第２の実施の形態では、キャパシタ部２１ａ、２１ｂが複数の容量発生部を有しているので、耐電圧を向上させた薄膜キャパシタを得ることができる。また、第４の誘電体層３１ａ、３１ｂをキャパシタ部２１ａ、２１ｂ上に形成しているので、無機絶縁層２２の成膜時のキャパシタの劣化を防ぐことができ、リーク電流を抑制することが可能となる。
図６は、本発明の第３の実施の形態を示す誘電体薄膜キャパシタの断面図であって、本第３の実施の形態では、導電性基板１上に形成された拡散防止層２上に密着層２３、第１の電極層２４、及び第１の誘電体層２５が順次形成され、この第１の誘電体層２５上に電極層と誘電体層とが交互に積層されてキャパシタ部を形成している。
すなわち、前記第１の誘電体層２５上に無機絶縁層２２を介して第２の電極層２６ａ、２６ｂ、第２の誘電体層２７ａ、２７ｂ、第３の電極層２８ａ、２８ｂ、第３の誘電体層２９ａ、２９ｂ、及び第４の電極層３０ａ、３０ｂが順次積層され、これら第１〜第４の誘電体層２５、２７ａ、２７ｂ、２９ａ、２９ｂ及び第１の電極層２４、２６ａ、２６ｂ、２８ａ、２８ｂ、３０ａ、３０ｂでキャパシタ部を形成している。
そして、本第３の実施の形態においても、基板配線３３ａ、３３ｂを形成する前に、キャパシタ部の熱処理が行なわれ、これによりキャパシタ部の信頼性を損なうことなく、ＥＳＲの増加を抑制している。
しかも、本第３の実施の形態においても、第２の実施の形態と同様、複数の容量発生部を有するキャパシタ部を備えているので、耐電圧を向上させた薄膜キャパシタを形成することができる。また、第４の誘電体層３１ａ、３１ｂをキャパシタ部上に形成しているので、無機絶縁層２２成膜時のキャパシタ劣化を防ぐことができ、リーク電流を抑制することが可能となる。
そして、これら第２及び第３の実施の形態においても、誘電体層や電極層の積層数、及び誘電体層、電極層、電極配線、基板配線の形成パターンを適宜調整する以外は、第１の実施の形態と同様に製造することができる。
図７は本発明の第４の実施の形態を示す誘電体薄膜キャパシタの断面図であって、本第４の実施の形態では、有機絶縁層１０上に平坦状に薄膜抵抗４２が形成されると共に、第２の電極層７は電極配線１２を介して薄膜抵抗４２と電気的に接続されている。さらに、電極配線１２は上部外部電極を兼ねると共に、薄膜抵抗４２は、別の上部外部電極４１と電気的に接続されている。
すなわち、この第４の実施の形態は、第１の実施の形態と同様、導電性基板１の一方の主面にはＳｉＯ２等からなる拡散防止層２が形成されると共に、該拡散防止層２の表面には密着層３が形成され、さらに、該密着層３の表面には第１の電極層５、誘電体層６及び第２の電極層７からなるキャパシタ部４が形成されている。
また、キャパシタ部４は、第１の実施の形態と同様、無機絶縁層９と有機絶縁層１０とからなる絶縁層８で被覆されている。
また、基板配線１１及び電極配線１２も、第１の実施の形態と略同様の形状に形成され、第１の電極層５は基板配線１１に接続されると共に、第２の電極層７は電極配線１２に接続されている。ただし、この第４の実施の形態では、電極配線１２は、上述したように上部外部電極を兼ねている。
そして、有機絶縁層１０の表面には、別の上部外部電極４１が形成され、この上部外部電極４１と電極配線１２とが薄膜抵抗４２を介して電気的に接続されている。
そして、導電性基板１は、電極配線１２及び上部外部電極４１の部分を除き、全体が保護樹脂層４３で被覆されている。
次に、上記第４の実施の形態の製造方法を、図８及び図９に基づき詳述する。
まず、第１の実施の形態と同様、導電性基板１上に拡散防止層２、密着層３、第１の電極層５、誘電体層６、及び第２の電極層６を順次形成し、周知のフォトリソグラフィー技術及びアルゴンイオンミリング法等を使用して所定パターンにエッチングし、キャパシタ部４を形成する。そして、誘電体層６の誘電特性を向上させるためにキャパシタ部４を酸素含有雰囲気中で熱処理する。次いで、キャパシタ部４を被覆するように無機絶縁層９、有機絶縁層１０からなる絶縁層８を形成し、反応性イオンエッチング法により無機絶縁層９を加工する。そして、図８（ａ）に示すように、孔１９、２０を形成し、第１及び第２の電極層５、７の一部を表面露出させる。
次に、図８（ｂ）に示すように、スパッタ法により膜厚４０〜６０ｎｍのＴａＮやＮｉ−Ｃｒ合金からなる薄膜層を成膜する。次に、フォトレジストを塗布して所定のレジストパターンを形成した後、反応性イオンエッチングにより所定領域をエッチング除去し、薄膜抵抗４２を形成し、その後、フォトレジストを溶解除去する。
次いで、再び、フォトレジストを塗布して所定のレジストパターンを形成した後、バッファードフッ酸で拡散防止層２の一部を溶解除去し、導電性基板１の一部を表面露出させる。
その後、真空蒸着法により導電性基板１の表面露出部分に例えば膜厚３００ｎｍのＡｕを成膜させた後、リフトオフ法によりフォトレジストを除去し、図８（ｃ）に示すように、第１の接続電極１４を形成する。
次に、スパッタ法により膜厚１００ｎｍのＴｉ層及び膜厚５００ｎｍのＡｕ層を成膜し、次いで、フォトレジストを塗布してレジストパターンを形成し、ウェットエッチングによりＡｕ層及びＴｉ層を加工し、フォトレジストを除去し、これにより、図９（ｄ）に示すように、基板配線１１、電極配線１２及び上部外部電極４１を形成する。その後、空気中、３７０℃で３０分間熱処理し、薄膜抵抗４２を酸化させ、安定化処理を行なう。
その後、第１の実施の形態と同様の方法・手順により、図９（ｅ）に示すように、上部外部電極４１及び電極配線１２を除く全体を覆うように保護樹脂層４３で被覆する。
次に、第１の実施の形態と同様の方法・手順で、図９（ｆ）に示すように、導電性基板１の他方の主面上に第２の接続電極１６を形成し、第２の接続電極１６上に下部外部電極１７を形成する。
このように本第４の実施の形態では、第１の実施の形態の作用効果に加え、薄膜抵抗４２を付加することにより、抵抗機能を複合させた高容量・高信頼性・低ＥＳＲの薄膜キャパシタを実現することが可能となる。
また、薄膜抵抗をキャパシタ部４上に形成しているので、素子の大型化を招くのを極力回避できる。
また、薄膜抵抗４２を平坦状に形成しているので、抵抗値にバラツキが生じるのを抑制することができる。
図１０は、第５の実施の形態を示す誘電体薄膜キャパシタの断面図である。
すなわち、この第５の実施の形態では、拡散防止層２上に薄膜抵抗４６を形成し、電極配線４７と上部外部電極４５とが拡散防止層２の面上で前記薄膜抵抗４６と電気的に接続されている。
この第５の実施の形態のように拡散防止層２上に薄膜抵抗４６を形成した場合であっても、第１の実施の形態の作用効果に加え、薄膜抵抗４６を付加することにより、抵抗機能を複合させた高容量・高信頼性・低ＥＳＲの薄膜キャパシタを実現することが可能となる。
また、第４の実施の形態と同様、薄膜抵抗４６を平坦状に形成しているので、抵抗値にバラツキが生じるのを抑制することができる。
図１１は第６の実施の形態を示す誘電体薄膜キャパシタの断面図である。
本第６の実施の形態は、キャパシタ部が第３の実施の形態と略同様の構造を有している。
すなわち、導電性基板１上に形成された拡散防止層２上に密着層４８、第１の電極層４９、及び第１の誘電体層５０が順次形成され、この第１の誘電体層５０上に電極層と誘電体層とが交互に積層されてキャパシタ部を形成している。
すなわち、前記第１の誘電体層５０上に、無機絶縁層５１を挟んで第２の電極層５２ａ、５２ｂ、第２の誘電体層５３ａ、５３ｂ、第３の電極層５４ａ、５４ｂ、第３の誘電体層５５ａ、５５ｂ、及び第４の電極層５６ａ、５６ｂ、第４の誘電体層５７ａ、５７ｂ、及び第５の電極層５８ａ、５８ｂが順次積層され、これら第１〜第４の誘電体層５０、５３ａ、５３ｂ、５５ａ、５５ｂ、５７ａ、５７ｂ及び第１〜第５の電極層４９、５２ａ、５２ｂ、５４ａ、５４ｂ、５６ａ、５６ｂ、５８ａ、５８ｂでキャパシタ部を形成している。そして、第５の電極層５８ａ、５８ｂ上に第５の誘電体層５９ａ、５９ｂが形成され、無機絶縁層５１は上面が有機絶縁層６０で被覆されている。
そして、基板配線６１及び電極配線６２、６３は第４の実施の形態と略同様の形状とされ、第１の電極層４９が基板配線１１を介して第１の接続電極１４に接続されると共に、第５の電極層５８ａ、５８ｂが上部外部電極を兼ねる電極配線６３、６２とそれぞれ電気的に接続されている。
そして、有機絶縁層６０上に薄膜抵抗６４が形成され、該薄膜抵抗６４には電極配線６３及び上部外部電極６５が電気的に接続され、これにより第５の電極層５８は電極配線６３及び薄膜抵抗６４を介して上部外部電極６５と電気的に接続されている。
このように本第６の実施の形態においても、第１の実施の形態の作用効果に加え、薄膜抵抗６４を付加することにより、抵抗機能を複合させた高容量・高信頼性・低ＥＳＲの薄膜キャパシタを実現することが可能となる。
また、薄膜抵抗６４をキャパシタ部上に形成しているので、素子の大型化を招くのを極力回避できる。
また、薄膜抵抗６４を平坦状に形成しているので、抵抗値にバラツキが生じるのを抑制することができる。
尚、本発明は上記実施の形態に限定されるものではない。本発明は上述のように種々の変形例が可能であるが、上記各実施の形態で述べた成膜方法・成膜条件や膜厚等は例示であり、これらの方法・条件・膜厚に限定されるものではない。また、複数個分をまとめて製造する場合には、ダイシング等により個別に分割すればよいのはいうまでもない。
導電性基板の両側に外部電極を有する誘電体薄膜キャパシタであっても、キャパシタとしての信頼性を損なうことなく、ＥＳＲの増加を抑制できる。
１ 導電性基板
４、２１ａ、２１ｂ キャパシタ部
５、７ 電極層
６ 誘電体層
８ 絶縁層
１１、３３、６１ 基板配線
１２、４７、６２、６３ 電極配線、
１５、４１、４５ 上部外部電極（第１の外部電極）
１７ 下部外部電極（第２の外部電極）
２４、２６、２８、３０ 電極層
２５、２７、２９ 誘電体層
４２、４６、６４ 薄膜抵抗
４９、５２、５４、５６、５８ 電極層
５０、５３、５５、５７、５９ 誘電体層
４、２１ａ、２１ｂ キャパシタ部
５、７ 電極層
６ 誘電体層
８ 絶縁層
１１、３３、６１ 基板配線
１２、４７、６２、６３ 電極配線、
１５、４１、４５ 上部外部電極（第１の外部電極）
１７ 下部外部電極（第２の外部電極）
２４、２６、２８、３０ 電極層
２５、２７、２９ 誘電体層
４２、４６、６４ 薄膜抵抗
４９、５２、５４、５６、５８ 電極層
５０、５３、５５、５７、５９ 誘電体層
Claims (9)
- 導電性基板の一方の主面側に少なくとも一つの第１の外部電極を形成し、前記導電性基板の他方の主面側に第２の外部電極を形成した誘電体薄膜キャパシタの製造方法であって、
誘電体層の上下両面に電極層が形成された少なくとも一つ以上の容量発生部を有するキャパシタ部を前記導電性基板の前記一方の主面上に形成するキャパシタ部形成工程と、
前記キャパシタ部を絶縁層で被覆する絶縁層形成工程と、
前記電極層のうちの一方の極となるべき電極層と前記導電性基板とを電気的に接続する基板配線を形成する配線形成工程とを有すると共に、
前記絶縁層形成工程が、前記キャパシタ部を被覆するようにスパッタ法により無機絶縁層を形成する無機絶縁層形成工程を含み、
さらに、前記キャパシタ形成工程と前記配線形成工程との間であって、前記無機絶縁層形成工程の前に、前記キャパシタ部を酸素含有雰囲気中で熱処理する熱処理工程を含んでいることを特徴とする誘電体薄膜キャパシタの製造方法。 - 前記基板配線の少なくとも一部を前記絶縁層上に形成することを特徴とする請求項１記載の誘電体薄膜キャパシタの製造方法。
- 前記キャパシタ部と電気的に接続された薄膜抵抗を形成する薄膜抵抗形成工程を前記熱処理工程と前記配線形成工程との間に有していることを特徴とする請求項１記載又は請求項２記載の誘電体薄膜キャパシタの製造方法。
- 前記薄膜抵抗形成工程は、前記薄膜抵抗を平坦状に形成することを特徴とする請求項３記載の誘電体薄膜キャパシタの製造方法。
- 導電性基板の一方の主面側に少なくとも一つの第１の外部電極が形成されると共に、前記導電性基板の他方の主面側に第２の外部電極が形成された誘電体薄膜キャパシタであって、
誘電体層の上下両面に電極層を有する少なくとも一つ以上の容量発生部を備えたキャパシタ部が、前記導電性基板の前記一方の主面上に形成されると共に、
前記電極層のうちの一方の極となるべき電極層が、基板配線及び前記導電性基板を介して前記第２の外部電極と電気的に接続され、かつ、他方の極となるべき電極層が、前記第１の外部電極と電気的に接続され、
前記キャパシタ部は、無機絶縁層を含む絶縁層で被覆されると共に、前記無機絶縁層の形成前に酸素含有雰囲気中で熱処理されてなり、
少なくとも前記基板配線は、前記熱処理後に形成されることを特徴とする誘電体薄膜キャパシタ。 - 前記基板配線の少なくも一部が前記絶縁層上に形成されていることを特徴とする請求項５記載の誘電体薄膜キャパシタ。
- 薄膜抵抗が、前記他方の極となるべき電極層と電気的に接続されるように形成されていることを特徴とする請求項５又は請求項６記載の誘電体薄膜キャパシタ。
- 前記薄膜抵抗は、キャパシタ部上に形成されていることを特徴とする請求項７記載の誘電体薄膜キャパシタ。
- 前記薄膜抵抗は、平坦状に形成されていることを特徴とする請求項７又は請求項８記載の誘電体薄膜キャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010523721A JP5348565B2 (ja) | 2008-08-04 | 2009-05-13 | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008200958 | 2008-08-04 | ||
| JP2008200958 | 2008-08-04 | ||
| JP2010523721A JP5348565B2 (ja) | 2008-08-04 | 2009-05-13 | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ |
| PCT/JP2009/002090 WO2010016171A1 (ja) | 2008-08-04 | 2009-05-13 | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2010016171A1 JPWO2010016171A1 (ja) | 2012-01-12 |
| JP5348565B2 true JP5348565B2 (ja) | 2013-11-20 |
Family
ID=41663400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010523721A Expired - Fee Related JP5348565B2 (ja) | 2008-08-04 | 2009-05-13 | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5348565B2 (ja) |
| CN (1) | CN102113113A (ja) |
| WO (1) | WO2010016171A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219318B (zh) * | 2013-04-12 | 2015-07-08 | 中国电子科技集团公司第十三研究所 | 一种耐高温的微波内匹配晶体管用mim电容及其制造方法 |
| JP5924461B1 (ja) * | 2014-08-06 | 2016-05-25 | 株式会社村田製作所 | 複合電子部品 |
| CN208061869U (zh) * | 2015-10-02 | 2018-11-06 | 株式会社村田制作所 | 薄膜型lc部件以及其安装结构 |
| US10468187B2 (en) * | 2016-08-05 | 2019-11-05 | Samsung Electro-Mechanics Co., Ltd. | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit |
| KR101912282B1 (ko) | 2016-08-05 | 2018-10-29 | 삼성전기 주식회사 | 박막 커패시터 |
| CN109923630B (zh) * | 2016-11-02 | 2023-04-28 | 株式会社村田制作所 | 电容器 |
| JP7039982B2 (ja) * | 2017-12-13 | 2022-03-23 | 富士電機株式会社 | 抵抗素子及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1022464A (ja) * | 1996-07-03 | 1998-01-23 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH1041485A (ja) * | 1996-07-26 | 1998-02-13 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH10321803A (ja) * | 1997-05-23 | 1998-12-04 | Mitsubishi Materials Corp | 薄膜コンデンサ |
-
2009
- 2009-05-13 WO PCT/JP2009/002090 patent/WO2010016171A1/ja active Application Filing
- 2009-05-13 CN CN2009801311664A patent/CN102113113A/zh active Pending
- 2009-05-13 JP JP2010523721A patent/JP5348565B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1022464A (ja) * | 1996-07-03 | 1998-01-23 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH1041485A (ja) * | 1996-07-26 | 1998-02-13 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH10321803A (ja) * | 1997-05-23 | 1998-12-04 | Mitsubishi Materials Corp | 薄膜コンデンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010016171A1 (ja) | 2010-02-11 |
| JPWO2010016171A1 (ja) | 2012-01-12 |
| CN102113113A (zh) | 2011-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4525947B2 (ja) | 薄膜キャパシタの製造方法 | |
| JP5348565B2 (ja) | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ | |
| JP5344197B2 (ja) | 誘電体薄膜素子及びその製造方法 | |
| JP5376186B2 (ja) | 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法 | |
| JPH05299578A (ja) | 半導体装置およびその製法 | |
| US7026680B2 (en) | Thin film capacitive element, method for producing same and electronic device | |
| JP5803731B2 (ja) | 薄膜素子 | |
| JP5299158B2 (ja) | 誘電体薄膜素子 | |
| JP5267251B2 (ja) | 薄膜コンデンサ、及び薄膜コンデンサの製造方法 | |
| WO2016021529A1 (ja) | 複合電子部品 | |
| JP2009010114A (ja) | 誘電体薄膜キャパシタ | |
| JP5098422B2 (ja) | 薄膜電子部品 | |
| US11114248B2 (en) | Thin film capacitor and manufacturing method thereof | |
| JP2003060054A (ja) | 強誘電体キャパシタを有する半導体装置 | |
| JP2005203680A (ja) | インターポーザキャパシタの製造方法 | |
| JP4864313B2 (ja) | 薄膜キャパシタ基板、その製造方法、及び、半導体装置 | |
| JP6516020B2 (ja) | 薄膜デバイスおよび薄膜デバイスの製造方法 | |
| JP2007221156A (ja) | 半導体装置及びその製造方法 | |
| JP6232845B2 (ja) | 配線接続構造およびこの配線接続構造を有する誘電体薄膜キャパシタ | |
| JP2019071388A (ja) | 薄膜コンデンサおよびその製造方法 | |
| JP2014179533A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130808 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5348565 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |